JP4815996B2

JP4815996B2 - 電力変換装置

Info

Publication number: JP4815996B2
Application number: JP2005309512A
Authority: JP
Inventors: 郁朗菅; 太一郎民田; 知之川上
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2005-10-25
Filing date: 2005-10-25
Publication date: 2011-11-16
Anticipated expiration: 2025-10-25
Also published as: JP2007124731A

Description

この発明は、直流電力を交流電力に変換する電力変換装置に関する。

従来の電力変換装置においては、それぞれ絶縁された入力を持つ３レベルの出力が可能な３レベル単相出力インバータブリッジをｎ個備え、３レベル単相出力インバータブリッジの出力端子を直列接続した直列ｎ段の単相出力が得られ、ｎ個の３レベル単相出力インバータブリッジの各出力電圧の振幅Ｖ１、Ｖ２、Ｖ３およびＶｎの振幅比を、Ｖ１：Ｖ２：Ｖ３：・・・：Ｖｎ＝１：２：４：・・・：２^{（ｎ−１）}とする電圧振幅比配分手段と、直列ｎ段の電力変換装置に与える出力電圧指令に最も近い電圧をＶ２乃至Ｖｎの出力電圧振幅を持つ３レベル単相出力インバータブリッジの出力電圧の組合せによって発生する指令電圧発生手段とを備えている（例えば、特許文献１参照）。

特開平１１−８９２４２号公報（第３頁、第１図）

従来の電力変換装置では、それぞれ絶縁された入力を持つ３レベル出力が可能な３レベル単相出力インバータブリッジをｎ個備え、３レベル単相出力インバータブリッジの出力端子をｎ段直列接続していた。出力する電力が小さい場合などには、２個の３レベル単相出力インバータブリッジを直列接続する構成が用いられていた。しかしながら、２個の３レベル単相出力インバータブリッジを直列接続し、３レベル単相出力インバータブリッジの各出力電圧の振幅Ｖ１、Ｖ２の振幅比をＶ１：Ｖ２＝１：２とする電圧振幅比配分では、交流出力電圧の全高調波歪率を小さくできず、交流出力電圧の高調波成分を十分低減できない問題があった。また、交流出力電圧の高調波成分を減衰させるために大きな出力フィルタを備える必要があった。

この発明は、上述のような課題を解決するためになされたもので、交流出力電圧の全高調波歪率を小さくすると共に、基本波成分を大きくし、出力フィルタの小型軽量化が可能な電力変換装置を得るものである。また、３レベル単相出力インバータブリッジのスイッチングの制御が簡易である電力変換装置を得るものである。

この発明に係る電力変換装置は、異なる電圧が入力され、出力端子同士が変圧器を介さずに直列接続された２個の３レベル単相出力インバータブリッジと、２個の３レベル単相出力インバータブリッジの出力端子を直列接続して出力される交流出力電圧の１周期を１４以上の偶数である分割数２ｎで均等分割した時間毎に２個の３レベル単相出力インバータブリッジの出力電圧のレベルを切換える制御手段とを備え、分割数に応じて交流出力電圧の全高調波歪率が所定値以下となるように２個の３レベル単相出力インバータブリッジの各々の出力電圧の振幅Ｖ１と振幅Ｖ２との振幅比を設定することを特徴とするものである。

この発明に係る電力変換装置は、異なる電圧が入力され、出力端子同士が変圧器を介さずに直列接続された２個の３レベル単相出力インバータブリッジと、２個の３レベル単相出力インバータブリッジの出力端子を直列接続して出力される交流出力電圧の１周期を１４以上の偶数である分割数２ｎで均等分割した時間毎に２個の３レベル単相出力インバータブリッジの出力電圧のレベルを切換える制御手段とを備え、分割数に応じて交流出力電圧の全高調波歪率が所定値以下となるように２個の３レベル単相出力インバータブリッジの各々の出力電圧の振幅Ｖ１と振幅Ｖ２との振幅比を設定したので、交流出力電圧の全高調波歪率を小さくすると共に、基本波成分を大きくし、出力フィルタの小型軽量化が可能な電力変換装置を得ることができる。また、制御が簡易である電力変換装置を得るものである。さらに、交流出力電圧の零クロス点が明確である電力変換装置を得るものである。

実施の形態１．
図１は、この発明を実施するための実施の形態１における電力変換装置の構成図を示すものである。図１において、入力電圧Ｖ１を有する第１の入力電源１に、＋Ｖ１、０、−Ｖ１の３レベル出力が可能な第１の３レベル単相出力インバータブリッジ３が接続され、入力電圧Ｖ２を有する第２の入力電源２に、＋Ｖ２、０、−Ｖ２の３レベル出力が可能な第２の３レベル単相出力インバータブリッジ４が接続されている。入力電圧Ｖ１と入力電圧Ｖ２とはＶ１＜Ｖ２の関係にあり、２個の３レベル単相出力インバータブリッジである第１の３レベル単相出力インバータブリッジ３および第２の３レベル単相出力インバータブリッジ４には異なる電圧が入力される。第１の３レベル単相出力インバータブリッジ３の出力端子と第２の３レベル単相出力インバータブリッジ４の出力端子とは、直列に接続されて直列２段の単相交流出力の電力変換器を構成している。

第１の３レベル単相出力インバータブリッジ３は、ＭＯＳＦＥＴ（電界効果型トランジスタ）などのスイッチング素子３ａ，３ｂ，３ｃ，３ｄによって構成されており、第２の３レベル単相出力インバータブリッジ４は、スイッチング素子４ａ，４ｂ，４ｃ，４ｄによって構成されている。第１の駆動回路５はスイッチング素子３ａ〜３ｄのオン、オフの制御を行い、第２の駆動回路６はスイッチング素子４ａ〜４ｄのオン、オフの制御を行う。第１の駆動回路５および第２の駆動回路６は、マイクロコンピュータ、デジタルシグナルプロセッサなどで構成される制御回路７から駆動信号を受けてオン、オフの制御を行う。

第１の３レベル単相出力インバータブリッジ３の出力端子と第２の３レベル単相出力インバータブリッジ４の出力端子とを直列２段に接続した電力変換装置の出力端子８、９間に、所望の電圧実効値および所望の出力周波数を有する交流出力電圧を出力する。制御回路７は、交流出力電圧の１周期を１４以上の偶数である分割数２ｎで均等分割した時間毎に、第１の３レベル単相出力インバータブリッジ３および第２の３レベル単相出力インバータブリッジ４の各々の出力電圧のレベルを切換える制御手段である。

分割数に応じて交流出力電圧の全高調波歪率が所定値以下となるように第１の３レベル単相出力インバータブリッジ３の出力電圧の振幅Ｖ１と第２の３レベル単相出力インバータブリッジ４の出力電圧の振幅Ｖ２との振幅比を設定し、制御回路７から駆動信号を受けてスイッチング素子３ａ〜３ｄ、４ａ〜４ｄのオン、オフの制御を行うことで、第１の３レベル単相出力インバータブリッジ３の出力電圧と第２の３レベル単相出力インバータブリッジ４の出力電圧とが重畳された交流出力電圧を得ることができる。均等分割した時間毎にスイッチング素子３ａ〜３ｄ、４ａ〜４ｄを制御することによって、制御回路７での制御が非常に容易になり、マイクロコンピュータやデジタルシグナルプロセッサなどの処理負荷を軽減でき、制御回路７の簡略化が可能となる。

図２は実施の形態１における交流出力電圧とスイッチング素子３ａ〜３ｄ、４ａ〜４ｄのスイッチ切換えシーケンスとの関係を示す波形図である。図２（ａ）は出力端子８、９間に出力される所望の電圧実効値および所望の出力周波数を有する擬似正弦波出力の交流出力電圧の波形図である。所望の交流出力電圧の１周期を均等に１４分割しており、例えば出力周波数５０Ｈｚの場合には１．４２８６ｍｓ毎に均等分割し、出力周波数６０Ｈｚの場合には１．１９０５ｍｓ毎に均等分割する。図２（ｂ）は交流出力電圧を得るためのスイッチング素子３ａ〜３ｄ、４ａ〜４ｄのスイッチ切換えのためのオン、オフ信号の一例であり、Ｈｉｇｈはオン信号、Ｌｏｗはオフ信号である。

図２（ｂ）のスイッチング素子３ａ〜３ｄ、４ａ〜４ｄのスイッチ切換えによって、第１の３レベル単相出力インバータブリッジ３と第２の３レベル単相出力インバータブリッジ４との各々の出力電圧の＋、−および０の３レベルの組合せを、交流出力電圧の１周期の間に（＋Ｖ１、０）、（―Ｖ１、＋Ｖ２）、（０、＋Ｖ２）、（＋Ｖ１、＋Ｖ２）、（０、＋Ｖ２）、（―Ｖ１、＋Ｖ２）、（＋Ｖ１、０）、（―Ｖ１、０）、（＋Ｖ１、―Ｖ２）、（０、―Ｖ２）、（―Ｖ１、―Ｖ２）、（０、―Ｖ２）、（＋Ｖ１、―Ｖ２）、（―Ｖ１、０）の順序で、かつ、（＋Ｖ１、＋Ｖ２）および（―Ｖ１、―Ｖ２）の組合せとなる時間をそれぞれ均等分割した時間のｍ回分（ｍ＝ｎ−６）となるように均等分割した時間毎に、制御手段である制御回路７からの駆動信号によって各々の出力電圧のレベルを切換える。

本実施の形態１では、分割数２ｎは１４であり、ｎ＝７となるので、（＋Ｖ１、＋Ｖ２）および（―Ｖ１、―Ｖ２）の組合せとなる時間をそれぞれ均等分割した時間の１回分となるように均等分割した時間毎に制御手段である制御回路７からの駆動信号によって各々の出力電圧のレベルを切換えることになる。これによって、出力電圧は図２（ａ）に示すように、１周期の間に＋Ｖ１、＋Ｖ２−Ｖ１、＋Ｖ２、＋Ｖ１＋Ｖ２、＋Ｖ２、＋Ｖ２−Ｖ１、＋Ｖ１、−Ｖ１、−Ｖ２＋Ｖ１、−Ｖ２、−Ｖ１−Ｖ２、−Ｖ２、−Ｖ２＋Ｖ１、−Ｖ１と変化する。＋Ｖ１から−Ｖ１までと−Ｖ１から＋Ｖ１までとの変化時に電圧の零クロス点を通過し、零クロス点が一意に決まり、零クロス点が明確に定まる。零クロス点を信号に用いた負荷装置や位相制御を用いた負荷装置にも適応が可能である。

図３は実施の形態１における振幅比と交流出力電圧の全高調波歪率との関係図である。第１の入力電源１の電圧Ｖ１と第２の入力電源２の電圧Ｖ２との電圧比Ｖ２／Ｖ１、すなわち、第１の３レベル単相出力インバータブリッジ３の出力電圧の振幅Ｖ１と第２の３レベル単相出力インバータブリッジ４の出力電圧の振幅Ｖ２との振幅比Ｋ（＝Ｖ２／Ｖ１）は、図３に示すように交流出力電圧の全高調波歪率ＴＨＤと関係があり、ＴＨＤを最小にできる振幅比Ｋ（Ａ点）が存在し、均等した分割数に応じて振幅比Ｋを決定することによってＴＨＤを最小化することになる。なお、従来の技術ではＶ２／Ｖ１＝２であった。しかしながら、本実施の形態のように、交流出力電圧を均等に１４分割する場合には、Ｖ２／Ｖ１＝２でＴＨＤが最小とならず、Ｖ２／Ｖ１≠２とする必要がある。

図４は実施の形態１における振幅比と交流出力電圧の基本波成分の大きさとの関係図である。基本波成分は、出力周波数が５０Ｈｚの場合には５０Ｈｚ成分である。Ｂ点の振幅比Ｋにおいて基本波成分が最大となる。このＢ点と図３のＡ点とは同一となり、均等した分割数に対して一意的に決定できる。

図５は実施の形態１における振幅比と標準偏差との関係図である。標準偏差は、所望の理想正弦波出力電圧と本実施の形態によって得られる出力電圧とから求められる。Ｃ点の振幅比Ｋにおいて標準偏差が最小となり、最も理想的な正弦波に近づけることができる。Ｃ点の振幅比Ｋは図３のＡ点および図４のＢ点と同じ値である。

分割数２ｎとして、所望の交流出力電圧の実効値Ｖｒｍｓに対して、擬似正弦波出力電圧の実効値と交流出力電圧の実効値Ｖｒｍｓとを一致させる条件式である式（１）を満たすように振幅Ｖ１と振幅比Ｋ（＝Ｖ２／Ｖ１）とを設定することによって、所望の実効値Ｖｒｍｓを有する交流出力電圧が容易に得られる。

本実施の形態１では、分割数２ｎは１４であり、ｎ＝７となるので、式（１）のｎに７を代入した式（２）を満たすように振幅Ｖ１と、振幅Ｖ２または振幅比Ｋ（＝Ｖ２／Ｖ１）とを設定することによって、所望の実効値Ｖｒｍｓを有する交流出力電圧が容易に得られる。

図２（ａ）に示したような分割数１４で均等に分割の場合には、図３〜図５に示したＡ〜Ｃ点での振幅比Ｋは、Ｋ＝４．０５６７、すなわちＶ１：Ｖ２＝１：４．０５６７であり、振幅比Ｋを４．１程度の値に設定することによって、交流出力電圧の全高調波歪率を最小にすると共に、基本波成分を最大にすることができる。実用的には、Ｋ＝４．０５６７の近傍に設定することになる。出力にＬＣフィルタを設けて理想正弦波出力に近づける場合には、最も波形歪が小さいので、最もＬＣフィルタの小型軽量化を図ることができる。

また、交流出力電圧の全高調波歪率を最小にしなくても、交流出力電圧の全高調波歪率が所定値以下であれば、波形歪を小さくすることができる。これによって、ＬＣフィルタの小型軽量化を図ることができる。全高調波歪率の所定値を全高調波歪率の最小値に＋１％加えた値とする場合、つまり、全高調波歪率の最小値に対して＋１％まで歪率を許容する場合には、振幅比Ｋを３．３５≦Ｋ≦５．１４の範囲に設定すれば良い。全高調波歪率の所定値を全高調波歪率の最小値に＋２％加えた値とする場合、つまり、全高調波歪率の最小値に対して＋２％まで歪率を許容する場合には、振幅比Ｋを３．１１≦Ｋ≦５．８３の範囲に設定すれば良い。全高調波歪率の所定値を全高調波歪率の最小値に＋３％加えた値とする場合、つまり、全高調波歪率の最小値に対して＋３％まで許容する場合には、振幅比Ｋを２．９４≦Ｋ≦６．５２の範囲に設定すれば良い。なお、従来の技術ではＫ＝２であり、全く異なる振幅比が最適値であることがわかる。

交流出力電圧の全高調波歪率が最小で、基本波成分が最大となるＫ＝４．０５６７の場合には、式（２）より交流出力電圧の所望の実効値Ｖｒｍｓと、２段の３レベル単相出力インバータブリッジにおける低電圧側、ここでは第１の３レベル単相出力インバータブリッジ３の出力電圧の振幅Ｖ１との振幅比をＶｒｍｓ：Ｖ１＝１：０．２９７３とすると、所望の実効値Ｖｒｍｓを有する交流出力電圧が容易に得られる。例えば、実効値１００Ｖ出力では、Ｖ１＝２９．７３Ｖ、実効値２００Ｖ出力では、Ｖ１＝５９．４７Ｖ、実効値２２０Ｖ出力では、Ｖ１＝６５．４２Ｖ、実効値２４０Ｖ出力では、Ｖ１＝７１．３６Ｖに設定したほうが良い。

また、出力電圧の全高調波歪率が最小で、基本波成分が最大となるＫ＝４．０５６７の場合には、交流出力電圧の所望の実効値Ｖｒｍｓと、２段の３レベル単相出力インバータブリッジにおける高電圧側の出力電圧の振幅Ｖ２との振幅比をＶｒｍｓ：Ｖ２＝１：１．２０６３にすると、所望の実効値の出力電圧が容易に得られる。例えば、実効値１００Ｖ出力では、Ｖ２＝１２０．６３Ｖ、実効値２００Ｖ出力では、Ｖ２＝２４１．２５Ｖ、実効値２２０Ｖ出力では、Ｖ２＝２６５．３８Ｖ、実効値２４０Ｖ出力では、Ｖ２＝２８９．５０Ｖに設定したほうが良い。

さらに、交流出力電圧の波高率（（Ｖ１＋Ｖ２）／Ｖｒｍｓ）は、式（３）のようになるので、波高率が１．５０３６となるようにすれば、出力電圧の全高調波歪率が最小で、基本波成分が最大となるＫ＝４．０５６７とすることができる。

以上のように、分割数に応じて交流出力電圧の全高調波歪率が所定値以下となるように２個の３レベル単相出力インバータブリッジの各々の出力電圧の振幅Ｖ１と振幅Ｖ２との振幅比を設定したので、交流出力電圧の全高調波歪率を小さくすると共に、基本波成分を大きくし、出力フィルタの小型軽量化が可能な電力変換装置を得ることができる。また、交流出力電圧の所望の実効値を容易に出力することができ、電力変換装置の制御を簡易にすることができる。さらに、交流出力電圧の零クロス点が明確に定まる効果がある。

なお、実施の形態１では、２段の３レベル単相出力インバータブリッジ３、４の各出力電圧の振幅が、上段である第２の３レベル単相出力インバータブリッジ４の出力電圧の振幅が大きい場合について説明した。しかしながら、下段である第１の３レベル単相出力インバータブリッジ３の出力電圧の振幅が大きくても良く、上段の３レベル単相出力インバータブリッジと下段の３レベル単相出力インバータブリッジとを入れ換えても同様の効果を得ることができる。

実施の形態２．
図６は、この発明を実施するための実施の形態２における出力電圧とスイッチング素子３ａ〜３ｄ、４ａ〜４ｄのスイッチ切換えシーケンスとの関係を示す波形図である。本実施の形態における電力変換装置は、交流出力電圧の１周期の分割数および２個の３レベル単相出力インバータブリッジの各々の出力電圧の＋、−および０の３レベルの組合せ以外の構成は実施の形態１と同じである。

本実施の形態２では、異なる電圧が入力される２個の３レベル単相出力インバータブリッジである第１の３レベル単相出力インバータブリッジ３および第２の３レベル単相出力インバータブリッジ４と、第１の３レベル単相出力インバータブリッジ３および第２の３レベル単相出力インバータブリッジ４の出力端子を直列接続して出力される交流出力電圧の１周期を分割数１６で均等分割した時間毎に、第１の３レベル単相出力インバータブリッジ３および第２の３レベル単相出力インバータブリッジ４の出力電圧のレベルを切換える制御手段である制御回路７とを備えている。

図６（ａ）は出力端子８、９間に出力される所望の電圧実効値および所望の出力周波数を有する擬似正弦波出力の交流出力電圧の波形図である。所望の交流出力電圧の１周期を均等に１６分割しており、例えば出力周波数５０Ｈｚの場合には１．２５ｍｓ毎に均等分割し、出力周波数６０Ｈｚの場合には１．０４１７ｍｓ毎に均等分割する。図６（ｂ）は交流出力電圧を得るためのスイッチング素子３ａ〜３ｄ、４ａ〜４ｄのスイッチ切換えのためのオン、オフ信号の一例であり、Ｈｉｇｈはオン信号、Ｌｏｗはオフ信号である。

図６（ｂ）のスイッチング素子３ａ〜３ｄ、４ａ〜４ｄのスイッチ切換えによって、第１の３レベル単相出力インバータブリッジ３と第２の３レベル単相出力インバータブリッジ４との各々の出力電圧の＋、−および０の３レベルの組合せを、交流出力電圧の１周期の間に（＋Ｖ１、０）、（―Ｖ１、＋Ｖ２）、（０、＋Ｖ２）、（＋Ｖ１、＋Ｖ２）、（０、＋Ｖ２）、（―Ｖ１、＋Ｖ２）、（＋Ｖ１、０）、（―Ｖ１、０）、（＋Ｖ１、―Ｖ２）、（０、―Ｖ２）、（―Ｖ１、―Ｖ２）、（０、―Ｖ２）、（＋Ｖ１、―Ｖ２）、（―Ｖ１、０）の順序で、かつ、（＋Ｖ１、＋Ｖ２）および（―Ｖ１、―Ｖ２）の組合せとなる時間をそれぞれ均等分割した時間のｍ回分（ｍ＝ｎ−６）となるように均等分割した時間毎に制御手段である制御回路７からの駆動信号によって各々の出力電圧のレベルを切換える。

本実施の形態２では、分割数２ｎは１６であり、ｎ＝８となるので、（＋Ｖ１、＋Ｖ２）および（―Ｖ１、―Ｖ２）の組合せとなる時間をそれぞれ均等分割した時間の２回分となるように均等分割した時間毎に制御手段である制御回路７からの駆動信号によって各々の出力電圧のレベルを切換えることになる。

これによって、出力電圧は図６（ａ）に示すように、１周期の間に＋Ｖ１、＋Ｖ２−Ｖ１、＋Ｖ２、＋Ｖ１＋Ｖ２、＋Ｖ１＋Ｖ２、＋Ｖ２、＋Ｖ２−Ｖ１、＋Ｖ１、−Ｖ１、−Ｖ２＋Ｖ１、−Ｖ２、−Ｖ１−Ｖ２、−Ｖ１−Ｖ２、−Ｖ２、−Ｖ２＋Ｖ１、−Ｖ１と変化する。＋Ｖ１から−Ｖ１までと−Ｖ１から＋Ｖ１までとの変化時に電圧の零クロス点を通過し、零クロス点が一意に決まり、明確に定まる。

実施の形態１と同様に、第１の３レベル単相出力インバータブリッジ３と第２の３レベル単相出力インバータブリッジ４とにおける各出力電圧の振幅Ｖ１、Ｖ２の振幅比Ｋ（＝Ｖ２／Ｖ１）は、交流出力電圧の全高調波歪率ＴＨＤと関係があり、ＴＨＤを最小にできる振幅比Ｋ（Ａ点）が存在し、均等した分割数に応じて２段の３レベル単相出力インバータブリッジにおける振幅比Ｋを決定することによってＴＨＤを最小化することになる。また、交流出力電圧の基本波成分と関係があり、基本波成分が最大となる振幅比Ｋ（Ｂ点）が存在し、さらに、所望の理想正弦波出力電圧と本実施の形態によって得られる出力電圧とから求められる標準偏差とも関係があり、標準偏差が最小となる振幅比Ｋ（Ｃ点）が存在する。Ｃ点はＡ点およびＢ点と同じ値である。

本実施の形態２では、分割数２ｎは１６であり、ｎ＝８となるので、式（１）のｎに８を代入した式（４）を満たすように振幅Ｖ１と、振幅Ｖ２または振幅比Ｋ（＝Ｖ２／Ｖ１）とを設定することによって、所望の実効値Ｖｒｍｓを有する交流出力電圧が容易に得られる。

図６（ａ）に示したような分割数１６で均等に分割の場合には、図３〜図５に示したＡ〜Ｃ点での振幅比Ｋは、Ｋ＝３．８１７２、すなわちＶ１：Ｖ２＝１：３．８１７２であり、振幅比Ｋを３．８程度の値に設定することによって、出力電圧の全高調波歪率を最小にすると共に、基本波成分を最大にすることができる。実用的には、Ｋ＝３．８１７２の近傍に設定することになる。出力にＬＣフィルタを設けて理想正弦波出力に近づける場合には、最も波形歪が小さいので、最もＬＣフィルタの小型軽量化を図ることができる。

また、交流出力電圧の全高調波歪率を最小にしなくても、交流出力電圧の全高調波歪率が所定値以下であれば、波形歪を小さくすることができる。これによって、ＬＣフィルタの小型軽量化を図ることができる。全高調波歪率の所定値を全高調波歪率の最小値に＋１％加えた値とする場合、つまり、全高調波歪率の最小値に対して＋１％まで歪率を許容する場合には、振幅比Ｋを３．１７≦Ｋ≦４．７６の範囲に設定すれば良い。全高調波歪率の所定値を全高調波歪率の最小値に＋２％加えた値とする場合、つまり、全高調波歪率の最小値に対して＋２％まで歪率を許容する場合には、振幅比Ｋを２．９５≦Ｋ≦５．３３の範囲に設定すれば良い。全高調波歪率の所定値を全高調波歪率の最小値に＋３％加えた値とする場合、つまり、全高調波歪率の最小値に対して＋３％まで許容する場合には、振幅比Ｋを２．７９≦Ｋ≦５．９１の範囲に設定すれば良い。なお、従来の技術ではＫ＝２であり、全く異なる振幅比が最適値であることがわかる。

交流出力電圧の全高調波歪率が最小で、基本波成分が最大となるＫ＝３．８１７２の場合には、式（４）より交流出力電圧の所望の実効値Ｖｒｍｓと、２段の３レベル単相出力インバータブリッジにおける低電圧側、ここでは第１の３レベル単相出力インバータブリッジ３の出力電圧の振幅Ｖ１との振幅比をＶｒｍｓ：Ｖ１＝１：０．２９２６とすると、所望の実効値Ｖｒｍｓを有する交流出力電圧が容易に得られる。例えば、実効値１００Ｖ出力では、Ｖ１＝２９．２６Ｖ、実効値２００Ｖ出力では、Ｖ１＝５８．５３Ｖ、実効値２２０Ｖ出力では、Ｖ１＝６４．３８Ｖ、実効値２４０Ｖ出力では、Ｖ１＝７０．２３Ｖに設定したほうが良い。

また、出力電圧の全高調波歪率が最小で、基本波成分が最大となるＫ＝３．８１７２の場合には、交流出力電圧の所望の実効値Ｖｒｍｓと、２段の３レベル単相出力インバータブリッジにおける高電圧側の出力電圧の振幅Ｖ２との振幅比をＶｒｍｓ：Ｖ２＝１：１．１１７０にすると、所望の実効値の出力電圧が容易に得られる。例えば、実効値１００Ｖ出力では、Ｖ２＝１１１．７０Ｖ、実効値２００Ｖ出力では、Ｖ２＝２２３．４０Ｖ、実効値２２０Ｖ出力では、Ｖ２＝２４５．７４Ｖ、実効値２４０Ｖ出力では、Ｖ２＝２６８．０８Ｖに設定したほうが良い。したがって、分割数を１４とした場合に比べて、Ｖ２の電圧を低くすることができる。

さらに、交流出力電圧の波高率は、式（５）のようになるので、波高率が１．４０９６となるようにすれば、出力電圧の全高調波歪率が最小で、基本波成分が最大となるＫ＝３．８１７２とすることができる。

なお、実施の形態２では、２段の３レベル単相出力インバータブリッジ３、４の各出力電圧の振幅が、上段である第２の３レベル単相出力インバータブリッジ４の出力電圧の振幅が大きい場合について説明した。しかしながら、下段である第１の３レベル単相出力インバータブリッジ３の出力電圧の振幅が大きくても良く、上段の３レベル単相出力インバータブリッジと下段の３レベル単相出力インバータブリッジとを入れ換えても同様の効果を得ることができる。

実施の形態３．
図７は、この発明を実施するための実施の形態３における出力電圧とスイッチング素子３ａ〜３ｄ、４ａ〜４ｄのスイッチ切換えシーケンスとの関係を示す波形図である。本実施の形態における電力変換装置は、交流出力電圧の１周期の分割数および２個の３レベル単相出力インバータブリッジの各々の出力電圧の＋、−および０の３レベルの組合せ以外の構成は実施の形態１と同じである。

本実施の形態３では、異なる電圧が入力される２個の３レベル単相出力インバータブリッジである第１の３レベル単相出力インバータブリッジ３および第２の３レベル単相出力インバータブリッジ４と、第１の３レベル単相出力インバータブリッジ３および第２の３レベル単相出力インバータブリッジ４の出力端子を直列接続して出力される交流出力電圧の１周期を分割数１８で均等分割した時間毎に、第１の３レベル単相出力インバータブリッジ３および第２の３レベル単相出力インバータブリッジ４の出力電圧のレベルを切換える制御手段である制御回路７とを備えている。

図７（ａ）は出力端子８、９間に出力される所望の電圧実効値および所望の出力周波数を有する擬似正弦波出力の交流出力電圧の波形図である。所望の交流出力電圧の１周期を均等に１８分割しており、例えば出力周波数５０Ｈｚの場合には１．１１１１ｍｓ毎に均等分割し、出力周波数６０Ｈｚの場合には０．９２５９ｍｓ毎に均等分割する。図７（ｂ）は交流出力電圧を得るためのスイッチング素子３ａ〜３ｄ、４ａ〜４ｄのスイッチ切換えのためのオン、オフ信号の一例であり、Ｈｉｇｈはオン信号、Ｌｏｗはオフ信号である。

図７（ｂ）のスイッチング素子３ａ〜３ｄ、４ａ〜４ｄのスイッチ切換えによって、第１の３レベル単相出力インバータブリッジ３と第２の３レベル単相出力インバータブリッジ４との各々の出力電圧の＋、−および０の３レベルの組合せを、交流出力電圧の１周期の間に（＋Ｖ１、０）、（―Ｖ１、＋Ｖ２）、（０、＋Ｖ２）、（＋Ｖ１、＋Ｖ２）、（０、＋Ｖ２）、（―Ｖ１、＋Ｖ２）、（＋Ｖ１、０）、（―Ｖ１、０）、（＋Ｖ１、―Ｖ２）、（０、―Ｖ２）、（―Ｖ１、―Ｖ２）、（０、―Ｖ２）、（＋Ｖ１、―Ｖ２）、（―Ｖ１、０）の順序で、かつ、（＋Ｖ１、＋Ｖ２）および（―Ｖ１、―Ｖ２）の組合せとなる時間をそれぞれ均等分割した時間のｍ回分（ｍ＝ｎ−６）となるように均等分割した時間毎に制御手段である制御回路７からの駆動信号によって各々の出力電圧のレベルを切換える。

本実施の形態３では、分割数２ｎは１８であり、ｎ＝９となるので、（＋Ｖ１、＋Ｖ２）および（―Ｖ１、―Ｖ２）の組合せとなる時間をそれぞれ均等分割した時間の３回分となるように均等分割した時間毎に制御手段である制御回路７からの駆動信号によって各々の出力電圧のレベルを切換えることになる。

これによって、出力電圧は図７（ａ）に示すように、１周期の間に＋Ｖ１、＋Ｖ２−Ｖ１、＋Ｖ２、＋Ｖ１＋Ｖ２、＋Ｖ１＋Ｖ２、＋Ｖ１＋Ｖ２、＋Ｖ２、＋Ｖ２−Ｖ１、＋Ｖ１、−Ｖ１、−Ｖ２＋Ｖ１、−Ｖ２、−Ｖ１−Ｖ２、−Ｖ１−Ｖ２、−Ｖ１−Ｖ２、−Ｖ２、−Ｖ２＋Ｖ１、−Ｖ１と変化する。＋Ｖ１から−Ｖ１までと−Ｖ１から＋Ｖ１までとの変化時に電圧の零クロス点を通過し、零クロス点が一意に決まり、明確に定まる。

本実施の形態３では、分割数２ｎは１８であり、ｎ＝９となるので、式（１）のｎに９を代入した式（６）を満たすように振幅Ｖ１と、振幅Ｖ２または振幅比Ｋ（＝Ｖ２／Ｖ１）とを設定することによって、所望の実効値Ｖｒｍｓを有する交流出力電圧が容易に得られる。

図７（ａ）に示したような分割数１８で均等に分割の場合には、図３〜図５に示したＡ〜Ｃ点での振幅比Ｋは、Ｋ＝３．５０３９、すなわちＶ１：Ｖ２＝１：３．５０３９であり、振幅比Ｋを３．５程度の値に設定することによって、出力電圧の全高調波歪率を最小にすると共に、基本波成分を最大にすることができる。実用的には、Ｋ＝３．５０３９の近傍に設定することになる。出力にＬＣフィルタを設けて理想正弦波出力に近づける場合には、最も波形歪が小さいので、最もＬＣフィルタの小型軽量化を図ることができる。

また、交流出力電圧の全高調波歪率を最小にしなくても、交流出力電圧の全高調波歪率が所定値以下であれば、波形歪を小さくすることができる。これによって、ＬＣフィルタの小型軽量化を図ることができる。全高調波歪率の所定値を全高調波歪率の最小値に＋１％加えた値とする場合、つまり、全高調波歪率の最小値に対して＋１％まで歪率を許容する場合には、振幅比Ｋを２．９２≦Ｋ≦４．３２の範囲に設定すれば良い。全高調波歪率の所定値を全高調波歪率の最小値に＋２％加えた値とする場合、つまり、全高調波歪率の最小値に対して＋２％まで歪率を許容する場合には、振幅比Ｋを２．７２≦Ｋ≦４．８１の範囲に設定すれば良い。全高調波歪率の所定値を全高調波歪率の最小値に＋３％加えた値とする場合、つまり、全高調波歪率の最小値に対して＋３％まで許容する場合には、振幅比Ｋを２．５７≦Ｋ≦５．２９の範囲に設定すれば良い。なお、従来の技術ではＫ＝２であり、全く異なる振幅比が最適値であることがわかる。

交流出力電圧の全高調波歪率が最小で、基本波成分が最大となるＫ＝３．５０３９の場合には、式（６）より交流出力電圧の所望の実効値Ｖｒｍｓと、２段の３レベル単相出力インバータブリッジにおける低電圧側、ここでは第１の３レベル単相出力インバータブリッジ３の出力電圧の振幅Ｖ１との振幅比をＶｒｍｓ：Ｖ１＝１：０．３００１とすると、所望の実効値Ｖｒｍｓを有する交流出力電圧が容易に得られる。例えば、実効値１００Ｖ出力では、Ｖ１＝３０．０１Ｖ、実効値２００Ｖ出力では、Ｖ１＝６０．０１Ｖ、実効値２２０Ｖ出力では、Ｖ１＝６６．０２Ｖ、実効値２４０Ｖ出力では、Ｖ１＝７２．０２Ｖに設定したほうが良い。

また、出力電圧の全高調波歪率が最小で、基本波成分が最大となるＫ＝３．５０３９の場合には、交流出力電圧の所望の実効値Ｖｒｍｓと、２段の３レベル単相出力インバータブリッジにおける高電圧側の出力電圧の振幅Ｖ２との振幅比をＶｒｍｓ：Ｖ２＝１：１．０５１４にすると、所望の実効値の出力電圧が容易に得られる。例えば、実効値１００Ｖ出力では、Ｖ２＝１０５．１４Ｖ、実効値２００Ｖ出力では、Ｖ２＝２１０．２９Ｖ、実効値２２０Ｖ出力では、Ｖ２＝２３１．３２Ｖ、実効値２４０Ｖ出力では、Ｖ２＝２５２．３５Ｖに設定したほうが良い。したがって、分割数を１４または１６とした場合に比べて、Ｖ２の電圧を低くすることができる。

さらに、交流出力電圧の波高率は、式（７）のようになるので、波高率が１．３５１５となるようにすれば、出力電圧の全高調波歪率が最小で、基本波成分が最大となるＫ＝３．５０３９とすることができる。

なお、実施の形態３では、２段の３レベル単相出力インバータブリッジ３、４の各出力電圧の振幅が、上段である第２の３レベル単相出力インバータブリッジ４の出力電圧の振幅が大きい場合について説明した。しかしながら、下段である第１の３レベル単相出力インバータブリッジ３の出力電圧の振幅が大きくても良く、上段の３レベル単相出力インバータブリッジと下段の３レベル単相出力インバータブリッジとを入れ換えても同様の効果を得ることができる。

実施の形態４．
実施の形態３では分割数が１８の場合について示したが、分割数を２０とし、（＋Ｖ１、＋Ｖ２）および（―Ｖ１、―Ｖ２）の組合せとなる時間をそれぞれ均等分割した時間の４回分となるようにしても同様の効果を得ることができる。

本実施の形態４では、分割数２ｎは２０であり、ｎ＝１０となるので、式（１）のｎに１０を代入した式（８）を満たすように振幅Ｖ１と、振幅Ｖ２または振幅比Ｋ（＝Ｖ２／Ｖ１）とを設定することによって、所望の実効値Ｖｒｍｓを有する交流出力電圧が容易に得られる。

分割数２０で均等に分割の場合には、振幅比Ｋ＝３．２２０３、すなわちＶ１：Ｖ２＝１：３．２２０３であり、振幅比Ｋを３．２程度の値に設定することによって、出力電圧の全高調波歪率を最小にすると共に、基本波成分を最大にすることができる。実用的には、Ｋ＝３．２２０３の近傍に設定することになる。出力にＬＣフィルタを設けて理想正弦波出力に近づける場合には、最も波形歪が小さいので、最もＬＣフィルタの小型軽量化を図ることができる。

また、交流出力電圧の全高調波歪率を最小にしなくても、交流出力電圧の全高調波歪率が所定値以下であれば、波形歪を小さくすることができる。これによって、ＬＣフィルタの小型軽量化を図ることができる。全高調波歪率の所定値を全高調波歪率の最小値に＋１％加えた値とする場合、つまり、全高調波歪率の最小値に対して＋１％まで歪率を許容する場合には、振幅比Ｋを２．６７≦Ｋ≦３．９７の範囲に設定すれば良い。全高調波歪率の所定値を全高調波歪率の最小値に＋２％加えた値とする場合、つまり、全高調波歪率の最小値に対して＋２％まで歪率を許容する場合には、振幅比Ｋを２．４８≦Ｋ≦４．４３の範囲に設定すれば良い。全高調波歪率の所定値を全高調波歪率の最小値に＋３％加えた値とする場合、つまり、全高調波歪率の最小値に対して＋３％まで許容する場合には、振幅比Ｋを２．３３≦Ｋ≦４．８６の範囲に設定すれば良い。なお、従来の技術ではＫ＝２であり、全く異なる振幅比が最適値であることがわかる。

実施の形態５．
分割数が２ｎで、（＋Ｖ１、＋Ｖ２）および（―Ｖ１、―Ｖ２）の組合せとなる時間をそれぞれ均等分割した時間のｍ回分（ｍ＝ｎ−６）となるようにしても、実施の形態１〜４と同様の効果を得ることができる。

分割数を２ｎとして、所望の交流出力電圧の実効値Ｖｒｍｓに対して、式（１）を満たすように振幅Ｖ１と、振幅Ｖ２または振幅比Ｋ（＝Ｖ２／Ｖ１）とを設定することによって、所望の実効値Ｖｒｍｓを有する交流出力電圧が容易に得られる。分割数２ｎで均等に分割した場合には、出力電圧の全高調波歪率を最小にすると共に、基本波成分を最大にするためには、振幅比Ｋが式（９）を満たす値の近傍にあれば良い。

式（９）を満たすように振幅比Ｋを設定することによって、交流出力電圧の全高調波歪率を最小にすると共に、基本波成分を最大にすることができるので、出力にＬＣフィルタを設けて理想正弦波出力に近づける場合には、最もＬＣフィルタの小型軽量化を図ることができる。また、交流出力電圧の全高調波歪率を最小にしなくても、交流出力電圧の全高調波歪率が所定値以下であれば、波形歪を小さくすることができる。実施の形態１〜４と同様に、全高調波歪率の最小値に対して＋１％、＋２％、または＋３％の値を加えて全高調波歪率の所定値を設定し、それに応じた振幅比Ｋを設定すれば良い。

この発明の実施の形態１を示す電力変換装置の構成図である。この発明の実施の形態１における交流出力電圧とスイッチング素子のスイッチ切換えシーケンスとの関係を示す波形図である。この発明の実施の形態１における振幅比と交流出力電圧の全高調波歪率との関係図である。この発明の実施の形態１における振幅比と交流出力電圧の基本波成分の大きさとの関係図である。この発明の実施の形態１における振幅比と標準偏差との関係図である。この発明の実施の形態２における交流出力電圧とスイッチング素子のスイッチ切換えシーケンスとの関係を示す波形図である。この発明の実施の形態３における交流出力電圧とスイッチング素子のスイッチ切換えシーケンスとの関係を示す波形図である。

符号の説明

１，２入力電源、３，４３レベル単相インバータブリッジ、３ａ〜３ｄ，４ａ〜４ｄスイッチング素子、５，６駆動回路、７制御回路、８，９出力端子。

Claims

異なる電圧が入力され、出力端子同士が変圧器を介さずに直列接続された２個の３レベル単相出力インバータブリッジと、
前記２個の３レベル単相出力インバータブリッジの出力端子を直列接続して出力される交流出力電圧の１周期を１４以上の偶数である分割数２ｎで均等分割した時間毎に前記２個の３レベル単相出力インバータブリッジの出力電圧のレベルを切換える制御手段とを備え、
前記分割数に応じて前記交流出力電圧の全高調波歪率が所定値以下となるように前記２個の３レベル単相出力インバータブリッジの各々の出力電圧の振幅Ｖ１と振幅Ｖ２との振幅比を設定することを特徴とする電力変換装置。
２個の３レベル単相出力インバータブリッジの各々の出力電圧の＋、−および０の３レベルの組合せを、交流出力電圧の１周期の間に（＋Ｖ１、０）、（―Ｖ１、＋Ｖ２）、（０、＋Ｖ２）、（＋Ｖ１、＋Ｖ２）、（０、＋Ｖ２）、（―Ｖ１、＋Ｖ２）、（＋Ｖ１、０）、（―Ｖ１、０）、（＋Ｖ１、―Ｖ２）、（０、―Ｖ２）、（―Ｖ１、―Ｖ２）、（０、―Ｖ２）、（＋Ｖ１、―Ｖ２）、（―Ｖ１、０）の順序で、かつ、（＋Ｖ１、＋Ｖ２）および（―Ｖ１、―Ｖ２）の組合せとなる時間をそれぞれ均等分割した時間のｍ回分（ｍ＝ｎ−６）となるように前記均等分割した時間毎に制御手段によって前記各々の出力電圧のレベルを切換えることを特徴とする請求項１記載の電力変換装置。
異なる電圧が入力される２個の３レベル単相出力インバータブリッジと、
前記２個の３レベル単相出力インバータブリッジの出力端子を直列接続して出力される交流出力電圧の１周期を１４以上の偶数である分割数２ｎで均等分割した時間毎に前記２個の３レベル単相出力インバータブリッジの出力電圧のレベルを切換える制御手段とを備え、
前記分割数に応じて前記交流出力電圧の全高調波歪率が所定値以下となるように前記２個の３レベル単相出力インバータブリッジの各々の出力電圧の振幅Ｖ１と振幅Ｖ２との振幅比を設定し、
前記２個の３レベル単相出力インバータブリッジの各々の出力電圧の＋、−および０の３レベルの組合せを、前記交流出力電圧の１周期の間に（＋Ｖ１、０）、（―Ｖ１、＋Ｖ２）、（０、＋Ｖ２）、（＋Ｖ１、＋Ｖ２）、（０、＋Ｖ２）、（―Ｖ１、＋Ｖ２）、（＋Ｖ１、０）、（―Ｖ１、０）、（＋Ｖ１、―Ｖ２）、（０、―Ｖ２）、（―Ｖ１、―Ｖ２）、（０、―Ｖ２）、（＋Ｖ１、―Ｖ２）、（―Ｖ１、０）の順序で、かつ、（＋Ｖ１、＋Ｖ２）および（―Ｖ１、―Ｖ２）の組合せとなる時間をそれぞれ均等分割した時間のｍ回分（ｍ＝ｎ−６）となるように前記均等分割した時間毎に制御手段によって前記各々の出力電圧のレベルを切換えることを特徴とする電力変換装置。
所望の交流出力電圧の実効値Ｖｒｍｓに対して式（１）を満たすように振幅Ｖ１と振幅比Ｋ（＝Ｖ２／Ｖ１）とを設定することを特徴とする請求項２または請求項３記載の電力変換装置。
分割数２ｎが１４の場合には、振幅比Ｋは２．９４以上、６．５２以下の範囲にあることを特徴とする請求項４記載の電力変換装置。
分割数２ｎが１６の場合には、振幅比Ｋは２．７９以上、５．９１以下の範囲にあることを特徴とする請求項４記載の電力変換装置。
分割数２ｎが１８の場合には、振幅比Ｋは２．５７以上、５．２９以下の範囲にあることを特徴とする請求項４記載の電力変換装置。
分割数２ｎが２０の場合には、振幅比Ｋは２．３３以上、４．８６以下の範囲にあることを特徴とする請求項４記載の電力変換装置。
振幅比Ｋは、式（２）から導出された値の近傍の値であることを特徴とする請求項４記載の電力変換装置。