JP4812080B2 - 画像表示装置 - Google Patents

Description

本発明は画像表示装置とその駆動回路に係り、特に画素回路を内蔵したアクティブマトリクス型のディスプレイで、駆動回路を基板上に内蔵して非表示領域の面積を小さくしたディスプレイとその駆動回路に関する。

画素に発光素子を使用した画像表示装置として、エレクトロルミネッセンス（以下、ＥＬと略す）素子を用いたＥＬディスプレイが報告されている。さらに、アクティブマトリクス型のＥＬディスプレイでは、信号や電流を伝える配線をマトリクス状に配線し、画素にはＥＬ素子の他に、アクティブ素子である薄膜トランジスタ（以下、ＴＦＴと略す）で形成した画素回路を内蔵している。

画素回路によるＥＬ素子の発光輝度の制御は、画素回路がＥＬ素子へ供給する電流を制御することによって行われる。画素回路により電流を制御する方法としては、特開２００３−１２２３０１公報に報告されている。また、電流量に比例して発光輝度が変化するＥＬ素子として有機ＥＬダイオードが知られている。

図１７（ａ）にＥＬ素子を使った従来の画素回路ＰＸの回路構成を示し、同図（ｂ）には等価な簡略表示した画素回路ＰＸを示す。画像信号電圧Ｖ_Ｄを伝えるためのデータ線Ｄ、走査パルスを伝えるためのゲート線Ｇ、三角波電圧波形Ｖ_Ｓを伝えるための三角波信号線Ｓ、スイッチとして機能するＴＦＴ＿Ｑ１〜Ｑ３、電流を制御するｐチャネルＴＦＴ＿Ｑ４、キャパシタＣで構成される。図１７には、ＥＬ素子５１と接地電極５２も記載されているが、実際には画素回路ＰＸにオーバーラップして、不図示の発光有機膜とコモン電極を蒸着することで作成される。ＥＬ素子を流れる電流Ｉ_ＯＬＥＤは、電源線５３から供給され、ＴＦＴ＿Ｑ４とＥＬ素子５１を通して接地電極５２に流れる。ＥＬ素子５１の発光強度は、垂直走査期間に流れる電流Ｉ_ＯＬＥＤの時間的な積分量に比例する。

図１８に、ゲート線Ｇの論理状態とＴＦＴ＿Ｑ１〜Ｑ３のＯＮ／ＯＦＦ動作の関係を示す。ゲート線Ｇがハイ（Ｈ）レベルのとき、ＴＦＴ＿Ｑ１とＱ２はＯＮ、ＴＦＴ＿Ｑ３はＯＦＦになる。このとき、画素回路ＰＸはデータ線Ｄの画像信号電圧ＶＤをキャパシタに読み込む動作をする。ゲート線Ｇがロー（Ｌ）レベルのとき、ＴＦＴ＿Ｑ１とＱ２はＯＦＦ、ＴＦＴ＿Ｑ３はＯＮになる。このとき、画素回路１３はキャパシタに読み込まれた電圧と三角波電圧波形ＶＳとの比較を行い、その大小関係によって電流Ｉ_ＯＬＥＤの流す／流さないを制御する。

以下に、画像信号電圧Ｖ_Ｄによって画素回路ＰＸがＥＬ素子５１の明るさを制御する動作原理について述べる。
図１９に、図１７に示した画素回路ＰＸの各部の動作波形の例を示す。ゲート線Ｇには垂直走査期間Ｔ_Ｖごとにパルスが供給される。ゲート線Ｇにパルスが入力されたとき（Ｇ＝Ｈレベルのとき）にデータ線Ｄの電圧Ｖ_ＤはキャパシタＣに読み込まれ、キャパシタＣの左側のノードの電圧Ｖ_Ｃはそのときのデータ線Ｄの電圧Ｖ_Ｄと同じ電圧になる。同時にＱ１がＯＮになることで、キャパシタＣの右側の電圧ＶＸは、ＴＦＴ＿Ｑ４がＩ_ＯＬＥＤ電流を流す／流さない条件の閾値となる電圧Ｖ_ＲＥＳになる。ゲート線Ｇにパルスが入力されていないとき（Ｇ＝Ｌレベルのとき）に、三角波信号線Ｓの電圧波形Ｖ_ＳはキャパシタＣに印加され、キャパシタＣの左側のノードの電圧Ｖ_ＣにはＶ_Ｓと同じ三角波電圧波形が現れる。そして、ゲート線ＧがＨレベルだったときのデータ線Ｄの電圧Ｖ_Ｄと比べて、三角波電圧が高いときにはＴＦＴ＿Ｑ４はＯＦＦになり、電流Ｉ_ＯＬＥＤは流れない。逆にゲート線ＧがＨレベルだったときのデータ線Ｄの電圧Ｖ_Ｄと比べて、三角波電圧が低いときにはＴＦＴ＿Ｑ４がＯＮになり、電流Ｉ_ＯＬＥＤが流れる。

図１９では、例として時刻ｔ１において、データ線の画像信号電圧Ｖ_Ｄが相対的に低い電圧Ｖ_ＤＬとしている。ゲート線Ｇのパルスに同期してキャパシタＣに電圧Ｖ_ＤＬが読み込まれる。時刻ｔ_１から時刻ｔ_２の間では、キャパシタの左側のノードには三角波電圧波形Ｖ_Ｓが供給されるが、キャパシタＣが電極間に保持する電圧によってキャパシタの右側のノードの電圧Ｖ_ＸにはＶ_Ｃの電圧波形を相対的に高い電圧にシフトした波形が発生する。そのため、垂直走査期間Ｔ_Ｖの間に流れる電流Ｉ_ＯＬＥＤの積分量は相対的に少なくなり、ＥＬ素子２１は相対的に暗く見える。

図１９では、一例として時刻ｔ_２において、データ線の画像信号電圧が相対的に高い電圧Ｖ_ＤＨとしている。ゲート線Ｇのパルスに同期して、キャパシタＣに電圧Ｖ_ＤＨが読み込まれる。時刻ｔ_２から時刻ｔ_３の間では、キャパシタの左側のノードには三角波電圧波形Ｖ_Ｓが供給されるが、キャパシタＣが電極間に保持する電圧によってキャパシタの右側のノードの電圧Ｖ_ＸにはＶ_Ｃの電圧波形を相対的に低い電圧にシフトした波形が発生する。そのため、垂直走査期間Ｔ_Ｖの間に流れる電流Ｉ_ＯＬＥＤの積分量は相対的に多くなり、ＥＬ素子２１は相対的に明るく見える。なお、画素回路の構成および駆動原理に関しては、特開２００３−００５７０９号公報（特許文献２参照）でより詳しく説明されている。

以上のように画像信号電圧Ｖ_ＤによってＥＬ素子の明るさを制御できる画素回路を基板上にマトリクス状に配列することで画像表示装置を作成することができる。

図２０に画素回路ＰＸを用いて作成した従来の画像表示装置の構成を示す。透明なガラス基板６０の表面で、画像を表示する領域６２に、画素回路ＰＸをマトリクス状に複数配置する。表示領域６２の周辺にはデータドライバＬＳＩ６４、走査回路６５と信号発生回路（Ｓ＿ＧＥＮＥ）６６〜６９が配置されている。走査回路６５の出力はゲート線Ｇ１〜Ｇ４によって画素回路ＰＸに接続されており、データドライバＬＳＩ６４の出力はデータ線７５によって画素回路ＰＸに接続されている。信号発生回路６６〜６９の出力は三角波信号線Ｓ１〜Ｓ４を通して画素回路ＰＸに接続されており、ゲート線Ｇ１〜Ｇ４のパルスに同期して互いに位相の異なったＶ字型の三角波電圧波形ＶＳ１〜ＶＳ４をそれぞれ発生する。

図２０においては、説明を分かりやすくするために、画素回路ＰＸはＸ方向に１回路、Ｙ方向に４回路しか示されていないが、一般的な画像表示装置では、画素回路の配列数は、Ｘ方向、Ｙ方向ともに数１００以上ある。画素回路ＰＸには、図１７に示した画素回路を用いる。走査回路６５は複数のラッチで構成したシフトレジスタ回路を用いる。走査回路６５のラッチおよび信号発生回路６６〜６９の個数は４つしか記載されていないが、実際には画素回路のＹ方向の個数と同じである。

図２１にデータドライバＬＳＩ６４、走査回路６５、波形発生回路６６〜６９が発生する電圧波形を示す。データドライバＬＳＩ６４はデータ線７５に画像信号電圧Ｖ_Ｄ１〜Ｖ_Ｄ４を順次出力し、走査回路６５は画像信号電圧Ｖ_Ｄ１〜Ｖ_Ｄ４に同期したパルス信号Ｓｙｎｃをゲート線Ｇ１〜Ｇ４に出力する。走査回路６５が発生するパルス信号に同期して三角波を供給する信号発生回路（Ｓ＿ＧＥＮＥ）６６〜６９を設けることによって、信号発生回路６６〜６９は互いに位相の異なった三角波電圧波形Ｖ_Ｓ１〜Ｖ_Ｓ４をそれぞれ発生し、全ての画素回路ＰＸに対して垂直走査期間Ｔ_Ｖにおいてパルス信号と三角波電圧波形とを同期させることができる。

全ての画素回路が図１９に示した動作をすることが可能になる。信号発生回路６６〜６９を実現する手段の１つとして、特表２００４−５１０２０８公報の図７および図１０に報告されているような積分回路を用いる方法がある。

特開２００３−１２２３０１号公報 特開２００３−００５７０９号公報 特表２００４−５１０２０８号公報

図２１に示したように、信号発生回路６６〜６９はゲート線Ｇ１〜Ｇ４のパルスに同期して互いに位相の異なるＶ字型の三角波電圧波形Ｖ_Ｓ１〜Ｖ_Ｓ４をそれぞれ発生するために必要であった。しかしながら、特表２００４−５１０２０８の図１０に報告されているような積分回路を、ＴＦＴで形成することは困難であった。ＴＦＴはそれが持つ電気特性、例えば、閾値電圧Ｖｔｈ、移動度μなどがあるが、そのばらつきは単結晶シリコンを用いて作製されるＬＳＩに比べて極端に大きい。

そのために、積分回路の構成上必要となるアナログアンプをＴＦＴで形成した場合、アナログアンプの特性が大きくばらつくこととなり、精度の良い三角波波形を出力することが困難になる。また、一般にＴＦＴを作成するプロセスは、単結晶シリコンのＬＳＩを作成するプロセスに比べて加工精度が１桁以上低いため、ＴＦＴで作成した積分回路は、回路構成が複雑であり広い回路面積を必要とする。そのような積分回路をゲート線毎に配置することによって、回路面積が非常に大きくなり、画像表示装置の額縁（非表示部分）が大きくなってしまう。

また、信号発生回路６６〜６９を単結晶シリコンで作成されたＬＳＩを使って作成し、そのＬＳＩをガラス基板に実装する方法がある。この場合は、精度の良い三角波波形を発生することができるが、データドライバＬＳＩの他に、もう一つ三角波波形発生用のＬＳＩを用意しなくてはならないので、その制作費と実装費分だけ画像表示装置のコストが上昇する。

そこで、本発明の目的は、薄膜トランジスタを用いても少ない面積で構成でき、互いに位相の異なる複数の三角波波形を発生する波形発生回路と、それを適用した画像表示装置を提供することにある。

本明細書において開示される発明のうち代表的手段の一例を示せば下記の通りである。
すなわち、本発明に係る画像表示装置は、基板上に、発光素子と、映像信号を記憶するキャパシタと、前記映像信号と三角波電圧波形または階段状電圧波形を比較によって前記発光素子へ供給する電流を制御する回路素子とで構成され、かつ、マトリクス状に配列された複数の画素回路と、前記複数の画素回路の動作を制御するための走査回路と、前記複数の画素回路に画像信号電圧を供給するためのデータドライバと、前記走査回路の信号を前記複数の画素回路へ伝えるための複数のゲート線と、前記ゲート線と交差し、前記複数の画素回路に画像信号電圧を供給するための複数のデータ線と、前記基板上にループ状抵抗配線を用いた波形発生回路とを具備し、前記波形発生回路は、前記ループ状配線上の複数の箇所に接続し、接続箇所に２種類の異なる電圧Ｖ _ＳＨ 、Ｖ _ＳＬ を供給可能な複数の電圧供給スイッチを具備し、前記複数の電圧供給スイッチは、前記ループ状配線上の異なる箇所に電圧Ｖ _ＳＨ および電圧Ｖ _ＳＬ を供給し、なおかつ、電圧Ｖ _ＳＨ と電圧Ｖ _ＳＬ の供給箇所をシフトさせることによって前記ループ状抵抗配線上に三角波電圧波形または階段状電圧波形を発生させ、前記波形発生回路は前記ループ状抵抗配線上に発生する三角波電圧波形または階段状電圧波形を前記画素回路に供給することを特徴とするものである。

また、本発明に係る駆動回路は、画素回路内に薄膜トランジスタを有する画像表示装置の駆動回路であって、前記画像表示装置を構成する基板上に、ループ状抵抗配線と、前記ループ状抵抗配線に少なくとも２種類の電圧を供給するために、薄膜トランジスタを用いて形成された複数の電圧供給スイッチとで構成される波形発生回路を具備し、前記波形発生回路の前記ループ状抵抗配線上に発生する位相の異なる複数の三角波電圧波形または階段状電圧波形を、前記画素回路の全てに出力することを特徴とする画像表示装置の駆動回路。

本発明によれば、画像表示装置に搭載する波形発生回路は積分回路を使わない簡単な構成であるため、画像表示装置の額縁（非表示領域）を細くすることができる。また、画像表示装置に搭載する波形発生回路は、薄膜トランジスタで構成することができるので、専用のＬＳＩを実装することが不要となり、より安いコストで画像表示装置を作成できる。

次に、本発明に係る好適な実施例について、添付図面を参照しながら以下詳細に説明する。

図１に本発明に係る画像表示装置に搭載する駆動回路の第一の実施例を示す。本実施例の駆動回路は、ループ状抵抗９０と、ループ状抵抗上に設けられた複数の端子９１と、出力波形の最高電圧Ｖ_ＳＨを供給する電圧供給電極９２と、出力波形の最低電圧Ｖ_ＳＬを供給する電圧供給電極９３によって構成されている。複数の端子９１は、駆動回路を内蔵する画像表示装置の画素配列の縦方向の数と同じ数だけ設けられている。電圧供給電極９２は連続して並んでいる端子９１のうちのいくつか（図では３つ）の端子と接続されており、電圧供給電極９３は電圧供給電極９２が接続されている端子のほぼ反対側の端子９１の１つに接続されている。

図２に、電圧供給電極の接続端子と複数の端子９１のうちの端子Ｓ１〜Ｓ４の出力波形を示す。なお横軸ｔは時間を示し、横軸θは波形の位相（deg.）を示している。時刻ｔ１において、電圧供給電極９２は端子Ｓ１とその前後の端子、電圧供給電極９３は端子Ｓ３に接続されている。端子Ｓ１には最高電圧Ｖ_ＳＨ、端子Ｓ３には最低電圧Ｖ_ＳＬ、端子Ｓ２にはループ状抵抗９０によって最高電圧Ｖ_ＳＨと最低電圧Ｖ_ＳＬを分圧した電圧がそれぞれ発生し、その分圧比は端子Ｓ２から電圧供給電極９２が接続された端子までの距離と、端子Ｓ２から電圧供給電極９３が接続された端子までの距離との比に等しくなる。端子Ｓ４に発生する電圧も同様である。

電圧供給電極９２および９３は、図１の矢印ＡおよびＢに示したように時間経過と共に同じ速度で端子９１との接続位置が順次シフトされる。すると、電圧供給電極９２との接続位置が近づき、かつ、電圧供給電極９３との接続位置が遠ざかる端子９１においては、時間経過に比例して電圧が上昇する。反対に、電圧供給電極９３との接続位置が近づき、かつ、電圧供給電極９２との接続位置が遠ざかる端子９１においては、時間経過に比例して電圧が下降する。

電圧供給電極９２および９３のシフトは不連続なシフト動作であるので、厳密には端子９１での電圧の変化は拡大図Ｅに示したようなステップ状の変化となる。しかしながら、端子９１の個数を十分に多くすることで、ステップの刻みを細かくするか、あるいは、端子９１の全てにキャパシタを接続してステップ状波形を鈍らせることによって、端子９１での電圧の変化を直線としてみなすことができる。

時刻ｔ１〜ｔ５にかけて、電圧供給電極９２および９３の接続位置がループ状抵抗９０上の端子９１を一周すると、端子Ｓ１には１周期分の三角波が発生する。端子Ｓ２〜Ｓ４においても、同じ形状の三角波が発生するが、端子Ｓ１〜Ｓ４に発生する三角波の時間的位相が互いに異なっている。端子Ｓ２に発生する三角波は、端子Ｓ１に発生する三角波に対して、９０度遅れた位相を持っている。端子Ｓ３に発生する三角波は、端子Ｓ１に発生する三角波に対して、１８０度遅れた位相を持っている。端子Ｓ４に発生する三角波は、端子Ｓ１に発生する三角波に対して、２７０度遅れた位相を持っている。

すなわち、図１のループ状抵抗９０の上における端子Ｓ１〜Ｓ４の空間的位相に対応した時間的位相を持った三角波が、端子Ｓ１〜Ｓ４に発生することがわかる。同様にして、他の全ての端子９１においても、ループ状抵抗９０の上におけるその端子の空間的位相に対応した時間的位相を持った三角波が発生する。

以上のように、ループ状抵抗９０と２つの電圧供給電極９２と９３によって複数の位相の異なる三角波電圧波形を発生することができる。電圧供給電極９２および９３と端子９１との接続関係を切り替えるためには、薄膜トランジスタで構成したスイッチを用いれば、容易に実現できる。このとき、薄膜トランジスタはスイッチの機能としてのみ使用するのでＯＮ／ＯＦＦの機能だけ得られれば良い。したがって、特性のばらつく薄膜トランジスタを用いても、三角波電圧波形の精度は安定する。

回路規模については、図２０で示したようにゲート線毎に必要だった信号発生回路６６〜６９に比べて、ループ状抵抗９０と電圧供給電極９２および９３を構成する薄膜トランジスタスイッチだけにすることができるので、必要とする回路面積は非常に小さくなる。

図１に示したループ状抵抗の端子９１に発生する複数の位相の異なる三角波電圧波形を画像表示装置に供給することで、全ての画素回路は、走査回路のパルスと同期した三角波電圧波形を受けることが可能になる。

図３に本発明に係る画像表示装置及びそれに搭載する駆動回路の第二の実施例を示す。透明なガラス基板１０の表面で、画像を表示する領域１２に、薄膜トランジスタ用いて形成した画素回路ＰＸをマトリクス状に複数形成する。図３においては、図面を見やすくするために、画素回路ＰＸの個数はＸ方向に７個、Ｙ方向の個数は３個しか示していないが、一般的なの画像表示装置では、画素回路の配列数は、縦方向、横方向ともに数１００以上あり、例えば画像表示装置がカラー表示で解像度がＶＧＡ（Video Graphics Array）である場合、画素回路ＰＸのＸ方向の個数は６４０×３（ＲＧＢ）＝１９２０個、画素回路ＰＸのＹ方向の個数は４８０個である。

表示領域１２の上には、蒸着技術によって発光有機膜２１が蒸着されている。発光有機膜２１の上には、さらにコモン電極２２が蒸着技術によって蒸着されている。発光有機膜が大気中の水分や酸素と反応することを防止するために、ガラス基板１０には、透明なガラス基板２０が張り合わされている。ガラス基板２０の下側には水分吸収のための乾燥剤が貼り付けられている場合もある。

コモン電極の電圧を基準として画素回路ＰＸが電圧を発生することで、挟持された発光有機膜２１には電流が流れて発光する。画素回路ＰＸから供給される電流を、画素回路ＰＸごとに制御することによって画像を表示することができる。また、画素回路ＰＸによって発光色が異なる発光有機膜を蒸着することで、カラーの画像が表示できる。発光有機膜２１が発する光はガラス基板１０を透過するので、表示画像はＺ方向から見ることができる。また、コモン電極２２に光透過する材料を用いるか、あるいは、その膜厚を薄くすることで表示画像はＺ方向の反対方向からも見ることができる。

表示領域の周辺部には、画素回路ＰＸに駆動信号を供給するための波形発生回路１１と走査回路１０４が、薄膜トランジスタを用いてガラス基板１０上に形成されている。また、画素回路ＰＸに、画像信号に対応した電圧信号を供給するためのドライバＬＳＩ１４がガラス基板１０上に実装されている。ガラス基板１０の１辺には、ＦＰＣ（Flexible Printed Circuit）１６が実装されており、このＦＰＣ１６を通して画像表示装置を搭載するアプリケーションから画像信号、制御信号、電源電圧が供給される。発光有機膜２１を発光させるための−側電圧は、ガラス基板１０上に設けられたコンタクト２３を通してコモン電極２２に供給される。また、その＋側電圧は、図面には示されていないが、ガラス基板１０上に設けられた配線を通して全ての画素回路ＰＸに供給される。

図４に、本実施例の画像表示装置に内蔵される駆動回路の構成を示す。ガラス基板１０上の表示領域１２の周辺には、波形発生回路１１と走査回路１０４が配置されている。図４においては、説明を分かりやすくするために、画素回路ＰＸはＸ方向に１回路、Ｙ方向に４回路しか示していないが、一般的な画像表示装置では、画素回路ＰＸの配列数は、縦方向、横方向ともに数１００以上ある。なお、図４では４つの画素回路ＰＸを区別するために、それぞれＰＸ１〜ＰＸ４の符号を付けてある。

波形発生回路１１は、１つのループ状抵抗配線１００と、複数の電圧供給スイッチＳＸと、２つのシフトレジスタ１０２および１０３とから構成されている。電圧供給スイッチＳＸは、波形発生回路１１の中に、画素回路ＰＸのＹ方向の個数（図面では、４個のみ示している）と同じ数だけ配置されている。なお、図４では、４つの電圧供給スイッチＳＸを区別するために、それぞれＳＸ１〜ＳＸ４の符号を付けてある。全ての電圧供給スイッチＳＸは、出力波形の最高電圧Ｖ_ＳＨを供給するためのスイッチ２００と、出力波形の最低電圧Ｖ_ＳＬを供給するためのスイッチ２０１で構成されている。

シフトレジスタ１０２は、ラッチ２０２を直列に接続することで構成されている。シフトレジスタ１０３も同じくラッチ２０３を直列に接続することで構成されている。シフトレジスタ１０２および１０３が有するラッチの段数は、画素回路ＰＸのＹ方向の個数（図面では４個のみ示している）と同じ数になっている。シフトレジスタ１０２は、入力ＳＳＴａから論理データが入力され、入力された論理データは、入力ＳＣＫに入力されるクロック信号に同期して、各ラッチ２０２をシフトする。

各ラッチ２０２は、それぞれ１つずつ出力（ａ１〜ａ４）を持っており、各ラッチが記憶している論理データを、各電圧供給スイッチＳＸに供給することによって、各電圧供給スイッチＳＸ内の２００のＯＮ／ＯＦＦ動作を制御する。シフトレジスタ１０３は、入力ＳＳＴｂから論理データが入力され、入力された論理データは、入力ＳＣＫに入力されるクロック信号に同期して、各ラッチ２０３をシフトする。

各ラッチ２０３は、それぞれ１つずつ出力（ｂ１〜ｂ４）を持っており、各ラッチが記憶している論理データを、各電圧供給スイッチＳＸに供給することによって、各電圧供給スイッチＳＸ内の２０１のＯＮ／ＯＦＦ動作を制御する。

ループ状抵抗配線１００には、複数の接続ノード２０５が配置されている。接続ノード２０５の個数は、画素回路ＰＸのＹ方向の個数（１１個のみ示している）と同じ数になっている。全ての接続ノードは、隣接する接続ノード２０５間で等しい抵抗値Ｒになるように、ループ状抵抗配線の上に配置されている。全ての接続ノード２０５は、それぞれ、電圧供給スイッチＳＸの出力と、画素回路ＰＸの波形入力端子Ｓに接続されている。

図４においては、接続ノード２０５のうち三角波信号線Ｓ１〜Ｓ４に接続される４つにのみ、接続ノード２０５と、電圧供給スイッチＳＸ１〜ＳＸ４の出力と、画素回路ＰＸ１〜ＰＸ４の波形入力端子Ｓとの接続関係を示してあり、接続ノード２０５の残りの接続ノードに関しては、それらの接続関係の記載は省略している。

走査回路１０４は、ラッチ２０４を直列に接続したシフトレジスタ回路で構成されている。走査回路１０４が有するラッチの段数は、画素回路１３のＹ方向の個数（図面では４個のみ記載）と同じ数になっている。走査回路１０４は、入力ＧＳＴから論理データを入力し、入力した論理データは、入力ＧＣＫに入力されるクロック信号に同期して、各ラッチ２０４をシフトする。各ラッチ２０２はそれぞれ１つずつ出力を持っており、各ラッチが記憶している論理データを、ゲート線Ｇ１〜Ｇ４を通して各行の画素回路ＰＸの走査信号入力Ｇに供給することによって、各行の画素回路ＰＸの動作を制御する。

マトリクス状に配置された画素回路ＰＸは、列毎に共通のデータ線１５によってデータ入力端子Ｄが互いに接続されており、データ線１５には、ドライバＬＳＩ１４から画像情報を持った画像信号電圧ＶＤが供給される。図４では、データ線１５は１本しか示されていないが、実際のデータ線の本数は、画素回路ＰＸのＸ方向の個数と同じ数だけある。

画素回路ＰＸの回路構成は従来例として示した図１７と同じであり、画素回路ＰＸの動作は従来例として示した図１９および図３と同じである。

図５に、シフトレジスタ１０２、１０３および走査回路１０４を駆動するための入力信号波形を示す。走査回路１０４の入力ＧＣＫには、水平走査期間に相当する周期の同期クロックが常時入力されており、走査回路１０４の入力ＧＳＴには、入力ＧＣＫのクロックに同期して、垂直走査期間Ｔ_Ｖ（たとえば１／６０秒）毎に１つのパルスが入力される。ＧＳＴに入力されるパルスは、ＧＣＫに入力されるクロックの立ち上がり部を１箇所含むようにする。

シフトレジスタ１０２および１０３のクロック入力ＳＣＫには、走査回路１０４の入力ＧＣＫと周波数が極めて近く、なおかつ、垂直走査期間Ｔ_Ｖの間に、シフトレジスタ１０２および１０３のラッチの段数と同じ個数のパルスが均等な間隔を持って入力されるようなクロックが常時入力される。シフトレジスタ１０３の入力ＳＳＴｂには、入力ＳＣＫのクロックに同期して、垂直走査期間Ｔ_Ｖ毎に１つのパルスが入力される。ＳＳＴｂに入力されるパルスは、ＳＣＫに入力されるクロックの立ち上がり部を１箇所含むようにする。また、ＳＳＴｂに入力されるパルスは、ＧＳＴに入力されるパルスに対して、垂直走査期間Ｔ_Ｖの半分の時間（Ｔ_Ｖ／２）とほぼ同じ時間だけ遅れたタイミングで供給される。

シフトレジスタ１０２の入力ＳＳＴａには、入力ＳＣＫのクロックに同期して、垂直走査期間Ｔ_Ｖ毎に１つのパルスが入力される。ＳＳＴａに入力されるパルスは、ＳＣＫに入力されるクロックの立ち上がり部を連続した複数箇所、含むようにする。また、ＳＳＴａに入力されるパルスは、ＧＳＴにパルスが入力される時間を広く含むようにする。

図６に、シフトレジスタ１０２、１０３、走査回路１０４の出力波形および、三角波信号線Ｓ１〜Ｓ４の電圧波形を示す。走査回路１０４およびシフトレジスタ１０２、１０３のシフト動作によって、出力Ｇ１〜Ｇ４にはＧＳＴに入力された波形と同じ形状の波形が出力され、出力ａ１〜ａ４にはＳＳＴａに入力された波形と同じ形状の波形が出力され、出力ｂ１〜ｂ４には、ＳＳＴｂに入力された波形と同じ形状の波形が出力される。

出力Ｇ１〜Ｇ４の間での波形の違い、出力ａ１〜ａ４の間での波形の違い、出力ｂ１〜ｂ４の間での波形の違いは、波形の位相だけである。シフトレジスタ１０２および１０３から電圧供給スイッチ２０１にパルスが供給されるが、その供給先が時間と共にシフトすることによって、最高電圧Ｖ_ＳＨを供給している状態の電圧供給スイッチ２００と、最低電圧Ｖ_ＳＬを供給している状態の電圧供給スイッチ２０１が、ループ状配線抵抗１００の接続ノード２０５を時間と共にシフトすることになる。

この結果、本実施例から分かるように、三角波信号線Ｓ１〜Ｓ４には、三角波電圧波形Ｖ_Ｓ１〜Ｖ_Ｓ４が出力されることになる。三角波電圧波形Ｖ_Ｓ１〜Ｖ_Ｓ４の位相は、出力ａ１〜ａ４および出力ｂ１〜ｂ４の位相と等しいので、三角波電圧波形Ｖ_Ｓ１〜Ｖ_Ｓ４の位相を、走査回路１０４の出力Ｇ１〜Ｇ４に合わせることができる。したがって、全ての画素回路ＰＸ１〜ＰＸ４には、走査パルスに同期した三角波電圧波形が供給されることになる。

図７に本実施例の画像表示装置の動作波形を示す。図７は、データドライバ１４がデータ線１５に供給する画像信号電圧Ｖ_Ｄ、ゲート線Ｇ１〜Ｇ４の状態、画素回路ＰＸ１〜ＰＸ４内のキャパシタＣの左側のノードに発生する電圧Ｖ_Ｃ１〜Ｖ_Ｃ４、画素回路ＰＸ１〜ＰＸ４内のＥＬ素子に流れる電流Ｉ_{ＯＬＥＤ１}〜Ｉ_{ＯＬＥＤ４}をそれぞれ示している。時刻ｔ_１〜ｔ_４にゲート線Ｇ１〜Ｇ４に発生するパルスに同期して、データドライバＬＳＩ１４は、データ線１５に画像信号電圧ＶＤ１〜Ｖ_Ｄ４を順次供給する。ゲート線Ｇ１〜Ｇ４のパルスによって、画素回路ＰＸ１〜ＰＸ４は、画像信号電圧Ｖ_Ｄ１〜Ｖ_Ｄ４を、各画素回路内のキャパシタＣにそれぞれ供給する。

ゲート線にパルスが無い時間においては、画素回路ＰＸ１〜ＰＸ４内のキャパシタＣの電圧Ｖ_Ｃ１〜Ｖ_Ｃ４には、三角波電圧波形Ｖ_Ｓ１〜Ｖ_Ｓ４の波形が現れ、各画素回路ＰＸ１〜ＰＸ４に供給された画像信号電圧Ｖ_Ｄ１〜Ｖ_Ｄ４よりも三角波電圧波形Ｖ_Ｃ１〜Ｖ_Ｃ４が低い時間にＥＬ素子に電流Ｉ_{ＯＬＥＤ１}〜Ｉ_{ＯＬＥＤ４}が流れ、反対のときには電流Ｉ_{ＯＬＥＤ１}〜Ｉ_{ＯＬＥＤ４}は流れない。

なお、画像信号電圧Ｖ_Ｄ１〜Ｖ_Ｄ４は、例としては相対的に低い電圧Ｖ_ＤＬであった場合として記述されており、Ｉ_{ＯＬＥＤ１}〜Ｉ_{ＯＬＥＤ４}が流れる時間が相対的に短くなり、画像表示装置は暗い画像を表示することができる。また、画像信号電圧Ｖ_Ｄ５〜Ｖ_Ｄ８は、一例として相対的に高い電圧Ｖ_ＤＨであった場合として記述されており、Ｉ_{ＯＬＥＤ１}〜Ｉ_{ＯＬＥＤ４}が流れる時間が相対的に長くなり、画像表示装置は明るい画像を表示することができる。

図８にシフトレジスタ回路１０２、１０３および走査回路１０４を構成するラッチ２０２〜２０４の回路図を示す。各ラッチ回路は、２つのｎチャネルＴＦＴと２つのｐチャネルＴＦＴで構成されるクロックドインバータ２２１〜２２４と、１つのｎチャネルＴＦＴと１つのｐチャネルＴＦＴで構成されるインバータ２２５、２２６とで構成される。出力Ｑには、電流増幅のためのインバータ２２７、２２８が必要ならば設けられる。インバータの段数を奇数個にすることで出力Ｑの論理を反転することもできる。ｃｋはクロック信号入力、ｃｋｎはクロック信号の反転信号の入力を表している。ｃｋｎの信号は、インバータを利用してｃｋを反転させることで容易に生成することができる。なお、Ｖ_ＤＤは電源電圧、Ｖ_ＳＳは接地電圧を示す。

図９にループ状抵抗配線の第二の構造を示す。図９に示したループ状抵抗配線は、図４のループ状配線抵抗１００の代わりに使用することができる。図９に示したループ状抵抗配線は、線状抵抗配線２１１とそれよりシート抵抗値の低い抵抗値を持った配線２１２により構成される。線状抵抗配線２１１と配線２１２の両端を接続することによりループを形成している。接続ノード２０５は、線状抵抗配線２１１の上に配置され、なおかつ、各接続ノード間の抵抗値はほぼ一定の抵抗値Ｒになるように配置されている。さらに、線状抵抗配線２１１の両端に配置された２つの接続ノード２０５間の抵抗値は、より低いシート抵抗値を持った配線２１２によって、ほぼ抵抗値Ｒになっている。

このループ状抵抗配線の第二の構造は、接続ノードを線状抵抗配線２１１の上に１列に配置できるため、各接続ノードを各画素回路のＹ方向の位置に揃えてレイアウトできる利点がある。

図１０にループ状抵抗配線の第三の構造を示す。図１０に示したループ状抵抗配線は、図４のループ状配線抵抗１００の代わりに使用することができる。図１０に示したループ状抵抗配線は、複数の抵抗素子２１３を、抵抗素子２１３間を接続する配線２１４によって連結することで構成される。配線２１４は、抵抗素子２１３の抵抗素子よりも十分に小さい配線抵抗値を持っている。接続ノード２０５は、２つの抵抗素子２１３の間に配置される。このループ状抵抗配線の第三の構造は、抵抗素子の抵抗が比較的高いために、接続ノード間の距離を抵抗素子だけで接続することが困難な場合に利用できる。

図１１に、ループ状抵抗配線の第二の構造を用いた場合の電圧供給スイッチＳＸと、ループ状抵抗配線のレイアウト例を示す。電圧供給スイッチＳＸ内のスイッチ２００と２０１は、それぞれ１つのＴＦＴで構成されている。ポリシリコン膜３０１と３０２にオーバーラップして、ゲート絶縁膜を挟んでゲート電極配線３０３、３０４を形成する。ポリシリコン膜３０１とゲート電極配線３０３のオーバーラップ部およびポリシリコン膜３０２とゲート電極配線３０４のオーバーラップ部が、それぞれスイッチ２００および２０１を構成するＴＦＴとなる。

アルミニウム配線３０５は三角波電圧波形の最高電圧Ｖ_ＳＨの供給配線、アルミニウム配線３０６は三角波電圧波形の最低電圧Ｖ_ＳＬの供給配線、アルミニウム配線３０７は電圧供給スイッチＳＸ１の出力配線を構成している。アルミニウム配線３０５〜３０７は、複数のコンタクトホール３０８を通してポリシリコン膜３０２と接続している。つまり、アルミニウム配線３０５〜３０７は、ＴＦＴのソースおよびドレイン電極と接続している。

線状抵抗配線２１１は、ゲート電極配線３０３、３０４と同じ配線層を使用して形成される。ゲート電極配線のシート抵抗値が比較的低く、抵抗値Ｒを得るために長い配線長を必要とする場合には、線状抵抗配線２１１に折り返し構造３５０を適用して配線長を長くすることができる。配線２１２は、ＴＦＴのソースおよびドレイン電極と接続するアルミニウム配線３０５〜３０７と同じアルミニウム配線を用いて形成される。アルミニウムは金属の中で比較的に抵抗率が低い材料であるので、配線２１２のシート抵抗値を低くすることが容易である。

図１２に、図１１内のＡ−Ａ’線に沿った部分の断面構造を示す。ガラス基板１０の上に絶縁膜３５１が形成されている。その上にはＴＦＴの一部であるポリシリコン膜３０２が形成されている。その上にゲート絶縁膜３５２を挟んで、ＴＦＴの一部であるゲート電極配線３０４と、線状抵抗配線２１１とが、同じ層を用いて形成されている。その上に絶縁膜３５３を挟んで、アルミニウム配線３０６、３０７および配線２１２が同じアルミニウム層を用いて形成されている。その上に絶縁膜３５４が形成されている。絶縁膜３５４の上には発光有機膜などが蒸着されるが、波形発生回路では特にそれらを利用していないので図示は省略してある。コンタクトホール３０８では、絶縁膜に穴があけられ、アルミニウム層とポリシリコン膜、および、アルミニウム層とゲート電極配線がコンタクトしている。アルミニウム層をゲート電極配線層よりもより厚く形成することで、配線２１２の抵抗をより低くすることができる。

図１３に、ループ状抵抗配線の第三の構造を用いた場合の電圧供給スイッチＳＸとループ状抵抗配線のレイアウト例を示す。電圧供給スイッチＳＸ１のレイアウトは、図１１と同じである。

抵抗素子２１３は、電圧供給スイッチＳＸ内のＴＦＴを構成するポリシリコン膜３０１および３０２と同じポリシリコン膜の層を使用して形成される。ポリシリコン膜のシート抵抗が比較的高く、抵抗値Ｒを得るために短い配線長で十分な場合には、抵抗素子２１３の間はアルミニウム配線３０７で接続される。また、配線２１４はＴＦＴのソースおよびドレイン電極と接続するアルミニウム配線３０５〜３０７と同じアルミニウム配線を用いて形成される。アルミニウムは金属の中で比較的に抵抗率が低い材料であるので、配線２１４のシート抵抗値を低くすることが容易である。

図１４に、図１２内のＢ−Ｂ’線に沿った部分の断面構造を示す。ガラス基板１０の上に絶縁膜３５１が形成されている。その上にはＴＦＴの一部であるポリシリコン膜３０２および抵抗素子２１３が同じポリシリコン層で形成されている。その上にゲート絶縁膜３５２を挟んで、ＴＦＴの一部であるゲート電極配線３０４が形成されている。その上に絶縁膜３５３を挟んで、アルミニウム配線３０６、３０７および配線２１４が同じアルミニウム層を用いて形成されている。その上に絶縁膜３０４が形成されている。絶縁膜３５４の上には発光有機膜などが蒸着されるが、波形発生回路では特にそれらを利用していないので図示は省略してある。コンタクトホール３０８では、絶縁膜に穴があけられ、アルミニウム層とポリシリコン膜、および、アルミニウム層とゲート電極配線がコンタクトしている。アルミニウム層をゲート電極配線層よりもより厚く形成することで、配線２１４の抵抗をより低くすることができる。

以上のように、本実施例の画像表示装置の駆動回路は、ＴＦＴを論理回路およびスイッチとしてのみ使用し、三角波電圧波形はループ状抵抗配線１００の分圧によって発生することができるので、実施例１と同様にしてアナログアンプ回路を使用しないで精度の良い三角波電圧波形を発生することができる。

また、波形発生回路１１は１つのループ状抵抗配線と、ラッチで構成される２つのシフトレジスタ回路と、２つのＴＦＴで構成される電圧供給スイッチ（その個数は画素回路のＹ方向と同じ数）で構成されることから、回路構成は簡単であり、回路で消費する面積を小さくすることができる。

したがって、本実施例の駆動回路によって、薄膜トランジスタを用いて互いに位相の異なる三角波電圧波形を画素回路に供給できるようになるため、画像表示装置には三角波電圧発生用のＬＳＩを実装することが不要となり、より安いコストで画像表示装置を作製できることになる。また、必要な回路面積を小さくできるので、画像表示装置の額縁（非表示領域）を小さくすることができる。

図１５は、実施例１あるいは実施例２を適用したモバイル用電子機器を示している。モバイル用電子機器４０１には、本発明の画像表示装置４００の他に、アンテナ部４０２、マイク４０３、スピーカ４０４、撮像素子４０５、オーディオ再生ボタン４０６を装備している。本発明に係る画像表示装置では額縁部が細くなるので、４０１〜４０６の部材を配置する場所をより多く確保するか、あるいは、モバイル用電子機器４０１自体のサイズを小さくすることができる。さらに、画像表示装置４００のコストが下がることで、モバイル用電子機器４０１の製造コストを下げることができる。

図１６は、実施例１あるいは実施例２を適用したテレビジョンを示している。テレビジョン４１１に内蔵した本発明に係る画像表示装置４１０では額縁部が細くなるので、画像表示装置の額縁部４１２も細くすることができる。さらに、画像表示装置４１０のコストが下がることで、テレビジョン４１１の製造コストを下げることができる。

本発明に係る画像表示装置の第一の実施例を示す駆動回路図。 図１の電圧供給電極の接続端子と端子Ｓ１〜Ｓ４の出力波形を示す図。 本発明に係る画像表示装置の第二の実施例を示す構成図。 本発明に係る画像表示装置に内蔵される駆動回路の構成を示す図。 図４のシフトレジスタ及び走査回路を駆動するための入力信号波形を示す図。 図４のシフトレジスタと走査回路の出力波形、及び三角波信号線の電圧波形を示す図。 本発明に係る画像表示装置の動作波形を示す図。 図４のシフトレジスタと走査回路を構成するラッチの回路図。 ループ状抵抗配線の第二の構造を示す図。 ループ状抵抗配線の第三の構造を示す図。 第二の構造のループ状抵抗配線と電圧供給スイッチのレイアウト例を示す図。 図１１のＡ−Ａ’線に沿った部分の断面構造図。 第三の構造のループ状抵抗配線と電圧供給スイッチとのレイアウト例を示す図。 図１３内のＢ−Ｂ’線に沿った部分の断面構造図。 本発明に係る画像表示装置を適用するモバイル用電子機器を示す図。 本発明に係る画像表示装置を適用するテレビジョンを示す図。 ＥＬ素子を使った従来の画素回路の構成を示す図。 図１７に示したゲート線の論理状態とＴＦＴのＯＮ／ＯＦＦ動作の関係を示す図。 図１７の画素回路の各部の動作波形の一例を示す図。 従来の画像表示装置の構成を示す図。 図２０のデータドライバＬＳＩ、走査回路、波形発生回路の電圧波形を示す図。

符号の説明

１０…ガラス基板、１１…波形発生回路、１２…画像表示領域、１４…データドライバＬＳＩ、１５…データ線、１６…ＦＰＣ、２０…ガラス基板、２１…発光有機膜、２２…コモン電極、２３…コンタクト、５１…ＥＬ素子、５２…接地電極、５３…電源線、６０…ガラス基板、６２…表示領域、６４…データドライバＬＳＩ、６５…走査回路、６６〜６９…信号発生回路、７５…データ線、９０…ループ状抵抗、９１…端子、９２…Ｖ_ＳＨを供給する電圧供給電極、９３…Ｖ_ＳＬを供給する電圧供給電極、１００…ループ状抵抗配線、１０２，１０３…シフトレジスタ、１０４…走査回路、２００，２０１…スイッチ、２０２〜２０４…ラッチ、２０５…接続ノード、２１１…線状抵抗配線、２１２…配線、２１３…抵抗素子、２１４…配線、２２１〜２２４…クロックドインバータ、２２５〜２２８…インバータ、３０１、３０２…ポリシリコン膜、３０３、３０４…ゲート電極配線、３０５〜３０７…アルミニウム配線、３０８…コンタクトホール、３５１…絶縁膜、３５２…ゲート絶縁膜、３５３，３５４…絶縁膜、４００…画像表示装置、４０１…モバイル用電子機器４０１、４０２…アンテナ、４０３…マイク、４０４…スピーカ、４０５…撮像素子、４０６…オーディオ再生ボタン、４１０…画像表示装置、４１１…テレビジョン、ＰＸ（ＰＸ１〜ＰＸ４）…画素回路、ＳＸ（ＳＸ１〜ＳＸ４）…電圧供給スイッチ、Ｓ１〜Ｓ４…三角波信号線、Ｇ１〜Ｇ４…ゲート線、Ｑ１〜Ｑ４…ＴＦＴ、Ｖ_ＳＨ…出力波形の最高電圧、Ｖ_ＳＬ…出力波形の最低電圧。

Claims (9)

1. 基板上に、
   発光素子と、映像信号を記憶するキャパシタと、前記映像信号と三角波電圧波形または階段状電圧波形を比較によって前記発光素子へ供給する電流を制御する回路素子とで構成され、かつ、マトリクス状に配列された複数の画素回路と、
   前記複数の画素回路の動作を制御するための走査回路と、
   前記複数の画素回路に画像信号電圧を供給するためのデータドライバと、
   前記走査回路の信号を前記複数の画素回路へ伝えるための複数のゲート線と、
   前記ゲート線と交差し、前記複数の画素回路に画像信号電圧を供給するための複数のデータ線と、
   前記基板上にループ状抵抗配線を用いた波形発生回路とを具備し、
   前記波形発生回路は、前記ループ状配線上の複数の箇所に接続し、接続箇所に２種類の異なる電圧Ｖ _ＳＨ 、Ｖ _ＳＬ を供給可能な複数の電圧供給スイッチを具備し、
   前記複数の電圧供給スイッチは、前記ループ状配線上の異なる箇所に電圧Ｖ _ＳＨ および電圧Ｖ _ＳＬ を供給し、なおかつ、電圧Ｖ _ＳＨ と電圧Ｖ _ＳＬ の供給箇所をシフトさせることによって前記ループ状抵抗配線上に三角波電圧波形または階段状電圧波形を発生させ、
   前記波形発生回路は前記ループ状抵抗配線上に発生する三角波電圧波形または階段状電圧波形を前記画素回路に供給することを特徴とする画像表示装置。
2. 請求項１の画像表示装置において、
   前記波形発生回路は、２つのシフトレジスタ回路を具備し、
   一方の前記シフトレジスタ回路が有する複数のロジック出力端子は、電圧Ｖ _ＳＨ の供給を制御する電圧供給スイッチのそれぞれに接続し、
   もう一方の前記シフトレジスタ回路が有する複数のロジック出力端子は、電圧Ｖ _ＳＬ の供給を制御する電圧供給スイッチのそれぞれに接続し、
   前記２つのシフトレジスタ回路は、ロジック出力端子のイネーブル状態をシフトさせることで、電圧Ｖ _ＳＨ と電圧Ｖ _ＳＬ の供給箇所をシフトさせて、さらに、前記ループ状抵抗配線上に三角波電圧波形または階段状電圧波形を発生させ、
   前記ループ状抵抗配線上に発生する三角波電圧波形または階段状電圧波形を前記画素回路に出力することを特徴とする画像表示装置。
3. 請求項１の画像表示装置において、前記波形発生回路は、位相の異なる複数の三角波電圧波形または階段状電圧波形を発生することを特徴とする画像表示装置。
4. 請求項１の画像表示装置において、前記走査回路はタイミングの異なる走査パルスを発生し、
   前記波形発生回路は複数の位相の異なる複数の三角波電圧波形または階段状電圧波形を発生し、
   全ての前記画素回路に、前記走査パルスと前記三角波電圧波形、または、前記走査パルスと前記階段状電圧波形が同期するように供給されることを特徴とする画像表示装置。
5. 請求項１の画像表示装置において、
   前記波形発生回路は、回路を構成する能動素子に薄膜トランジスタを用い、画素表示領域の周辺部に配置されることを特徴とする画像表示装置。
6. 請求項１の画像表示装置において、
   前記ループ状抵抗配線は、異なるシート抵抗値を有する２本の線状配線の両端を接続してループが形成されていることを特徴とする画像表示装置。
7. 請求項６の画像表示装置において、
   前記２本の線状配線のうち、高いシート抵抗値を有する線状配線は薄膜トランジスタのゲート電極を形成する配線と同じ配線層で形成され、低いシート抵抗値を有する線状配線は薄膜トランジスタのドレイン電極およびソース電極と接続する配線と同じ配線層で形成されることを特徴とする画像表示装置。
8. 請求項１の画像表示装置において、
   前記ループ状抵抗配線は、複数の抵抗素子と、前記複数の抵抗素子を接続する複数の配線で構成され、前記複数の抵抗素子と、前記複数の配線を交互に接続してループが形成されていることを特徴とする画像表示装置。
9. 請求項８の画像表示装置において、
   前記複数の抵抗素子は薄膜トランジスタのポリシリコン膜と同じ配線層で形成され、
   前記複数の配線は薄膜トランジスタのドレイン電極およびソース電極と接続する配線と同じ配線層で形成されることを特徴とする画像表示装置。

Images