JP4807996B2 - 判定装置及び判定方法 - Google Patents
判定装置及び判定方法 Download PDFInfo
- Publication number
- JP4807996B2 JP4807996B2 JP2005288817A JP2005288817A JP4807996B2 JP 4807996 B2 JP4807996 B2 JP 4807996B2 JP 2005288817 A JP2005288817 A JP 2005288817A JP 2005288817 A JP2005288817 A JP 2005288817A JP 4807996 B2 JP4807996 B2 JP 4807996B2
- Authority
- JP
- Japan
- Prior art keywords
- determination
- calculation
- signal
- image signal
- expected value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
記演算手段の演算結果と前記格納手段に格納されている期待値とを比較し、前記画像信号の良又は不良を判定する判定手段とを備える。
Gate Arrayにより形成されていてもよい。
下、PT板とも記す。)を備える。そして、被試験体101は、LCD103を駆動するための信号であるLVDS信号を出力する。LVDS信号とは、Low Voltage
Differential Signalingの略である。このLVDS信号については後述する。
Array(以下、単にFPGAとも記す。)を使用している。例えば図2に示される図では、CRC演算回路部204、カウンタ回路部205、期待値格納部206及び判定回路部207がFPGAにより作成されている。なお、本発明の判定装置は、FPGAを用いる場合に限定されるのではなく、例えば、Application Specific Integrated Circuit(ASIC)、CPLD(Complex Programmable Logic Device)を用いるとしても良い。
たLVDS信号をLCDに出力するためのインターフェースである。すなわち、表示信号出力I/F209は、LCDと接続することができる。したがって、判定装置に取り入れたLVDS信号は、画像信号に変換された後、再度LVDS信号へと変換される。よって、Parallel−LVDS変換部203から出力された信号をLCD等の表示装置に表示させることも可能となる。
。
果表示部907と、表示信号出力I/F908と、外部I/F909は、それぞれ、図2に示されるそれぞれに対応する部材と同様の動作をするため、詳細な説明を省略する。
(付記1)
画像信号にデータ量を削減する演算を行う演算手段と、
前記演算手段の演算結果と比較される期待値を格納する格納手段と、
前記演算手段の演算結果と前記格納手段に格納されている期待値とを比較し、前記画像信号の良又は不良を判定する判定手段とを備える判定装置。
(付記2)
前記画像信号は、一つの画面に含まれるそれぞれの画素を形成する画素データを有し、
前記演算手段は、前記複数の画素データ間で算術演算することにより前記画面または画面の一部を構成する画素データから一意に決定される数値データを前記演算結果として算出する手段を有する付記1記載の判定装置。
(付記3)
前記演算手段は、データ量を圧縮する誤り検出を行うことを特徴とする付記1記載の判定装置。
(付記4)
前記演算手段における演算がCyclic Redundancy Check方式による演算である付記1記載の判定装置。
(付記5)
前記格納手段が、Field Programmable Gate Arrayにより形成されている付記1記載の判定装置。
(付記6)
被試験体からの画像信号にデータ量を削減する演算を行う第1の演算手段と、
前記被試験体からの画像信号の画像と同じ画像の正常な画像信号にデータ量を削減する演算を行う第2の演算手段と、
前記第1の演算手段の演算結果と、前記第2の演算手段の演算結果とを比較し、前記被試験体からの画像信号の良又は不良を判定する判定手段とを備える判定装置。
画像信号にデータ量を削減する演算を行う演算工程と、
前記演算工程における演算結果と、該演算結果と比較される期待値を格納する格納手段に格納されている期待値とを比較し、前記画像信号の良又は不良を判定する判定工程とを備える判定方法。
(付記8)
前記画像信号は、一つの画面に含まれるそれぞれの画素を形成する画素データを有し、
前記演算工程は、前記複数の画素データ間で算術演算することにより前記画面または画面の一部を構成する画素データから一意に決定される数値データを前記演算結果として算出する工程を有する付記7記載の判定方法。
(付記9)
前記演算工程は、データ量を圧縮する誤り検出を行うことを特徴とする付記7記載の判定方法。
(付記10)
前記演算工程における演算がCyclic Redundancy Check方式による演算である付記7記載の判定方法。
前記格納手段が、Field Programmable Gate Arrayにより形成されている付記7記載の判定方法。
(付記12)
被試験体からの画像信号にデータ量を削減する演算を行う第1の演算工程と、
前記被試験体からの画像信号の画像と同じ画像の正常な画像信号にデータ量を削減する演算を行う第2の演算工程と、
前記第1の演算工程の演算結果と、前記第2の演算工程の演算結果とを比較し、前記被試験体からの画像信号の良又は不良を判定する判定工程とを備える判定方法。
102 判定装置
103 LCD
201 表示信号入力I/F
202 LVDS−Parallel変換部
203 Parallel−LVDS変換部
204 CRC演算回路部(演算手段)
205 カウンタ回路部
206 期待値格納部(格納手段)
207 判定回路部(判定手段)
208 判定結果表示部
209 表示信号出力I/F
210 外部I/F
301 CRC演算回路
302 判定回路部
401 ExclusiveOR
402 FF
403 ExclusiveOR
404 FF
405 ExclusiveOR
406 FF
901 表示信号入力I/F
902 LVDS−Parallel変換部
903 Parallel−LVDS変換部
904 CRC演算回路部
905 カウンタ回路部
906 判定回路部
907 判定結果表示部
908 表示信号出力I/F
909 外部I/F
910 表示信号入力I/F
911 LVDS−Parallel変換部
912 CRC演算回路部
Claims (3)
- 画像信号のデータ量を圧縮する伝送誤りの検出方法の演算を前記画像信号に行う演算手段と、
前記演算手段の演算結果と比較される期待値を格納する格納手段と、
前記演算手段の演算結果と前記格納手段に格納されている期待値とを比較し、前記画像信号の良又は不良を判定する判定手段と、
を備える判定装置。 - 被試験体内部で生成された予め決められたパターン画像のデータの入力を受け付ける表示信号入力インタフェース部と、
前記パターン画像のデータを前記画像信号に変換する変換部と、
をさらに備える請求項1に記載の判定装置。 - 画像信号のデータ量を圧縮する伝送誤りの検出方法の演算を前記画像信号に行う演算工程と、
前記演算工程における演算結果と比較される期待値を格納する格納工程と、
前記演算工程における演算結果と、該演算結果と比較される期待値を格納する格納手段に格納されている期待値とを比較し、前記画像信号の良又は不良を判定する判定工程と、を備える判定方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005288817A JP4807996B2 (ja) | 2005-09-30 | 2005-09-30 | 判定装置及び判定方法 |
US11/333,862 US7702703B2 (en) | 2005-09-30 | 2006-01-17 | Determination apparatus and determination method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005288817A JP4807996B2 (ja) | 2005-09-30 | 2005-09-30 | 判定装置及び判定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007101691A JP2007101691A (ja) | 2007-04-19 |
JP4807996B2 true JP4807996B2 (ja) | 2011-11-02 |
Family
ID=37903118
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005288817A Expired - Fee Related JP4807996B2 (ja) | 2005-09-30 | 2005-09-30 | 判定装置及び判定方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7702703B2 (ja) |
JP (1) | JP4807996B2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ES2387459T3 (es) * | 2009-07-06 | 2012-09-24 | Deuta-Werke Gmbh | Procedimiento para representar información relativa a seguridad en un dispositivo de presentación y dispositivo para aplicar el procedimiento |
JP5670117B2 (ja) | 2010-08-04 | 2015-02-18 | ルネサスエレクトロニクス株式会社 | 表示制御装置 |
CN104409059A (zh) * | 2014-11-21 | 2015-03-11 | 中航华东光电有限公司 | 一种驱动电路、显示器及其驱动方法 |
JP5970055B2 (ja) * | 2014-12-17 | 2016-08-17 | ルネサスエレクトロニクス株式会社 | 自動車 |
CN105472288B (zh) * | 2015-12-05 | 2018-11-13 | 武汉精测电子集团股份有限公司 | 一种v-by-one视频信号单路转多路的装置及方法 |
EP3392872A4 (en) | 2015-12-15 | 2019-08-14 | Seiko Epson Corporation | CIRCUIT-FORMING DEVICE, ELECTRO-OPTICAL DEVICE, ELECTRONIC APPARATUS, MOBILE BODY, AND ERROR DETECTION METHOD |
CN106097993A (zh) * | 2016-06-06 | 2016-11-09 | 湖南中岳显控科技股份有限公司 | 高亮高分辨率超小尺寸像源驱动电路 |
CN109643446B (zh) | 2016-08-15 | 2023-07-04 | 精工爱普生株式会社 | 电路装置、电子设备以及错误检测方法 |
TWI755482B (zh) | 2017-02-20 | 2022-02-21 | 日商精工愛普生股份有限公司 | 驅動器、光電裝置及電子機器 |
JP7155530B2 (ja) | 2018-02-14 | 2022-10-19 | セイコーエプソン株式会社 | 回路装置、電子機器及びエラー検出方法 |
JP2020027176A (ja) | 2018-08-10 | 2020-02-20 | セイコーエプソン株式会社 | 回路装置、表示制御システム、電子機器及び移動体 |
KR102541501B1 (ko) * | 2020-12-02 | 2023-06-12 | 주식회사 텔레칩스 | 이미지 오류 검출 방법 및 그 장치 |
CN113406923A (zh) * | 2021-06-24 | 2021-09-17 | 深圳市华茂欧特科技有限公司 | 一种高效编解码规则实现plc高速差分背板总线的方法 |
CN117409847B (zh) * | 2023-12-13 | 2024-03-22 | 合肥康芯威存储技术有限公司 | 一种存储测试装置及其测试方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6449448A (en) * | 1987-08-20 | 1989-02-23 | Fujitsu Ltd | Error detector |
JPH05161642A (ja) * | 1991-12-17 | 1993-06-29 | Hitachi Medical Corp | 試験信号発生装置 |
JPH07135635A (ja) * | 1993-11-10 | 1995-05-23 | Hitachi Ltd | 映像信号処理装置 |
JP2000046748A (ja) * | 1998-07-27 | 2000-02-18 | Hitachi Ltd | 導体パターンの検査方法およびその装置並びに多層基板の製造方法 |
JP2001167262A (ja) * | 1999-12-07 | 2001-06-22 | Canon Inc | 信号処理装置 |
JP2001184018A (ja) * | 1999-12-24 | 2001-07-06 | Matsushita Electric Ind Co Ltd | 電子機器の表示機能の自動判定システムおよび自動判定方法 |
US6993546B2 (en) * | 2000-12-21 | 2006-01-31 | Texas Instruments Incorporated | Quantized nonlinear scaler |
US6996291B2 (en) * | 2001-08-06 | 2006-02-07 | Mitutoyo Corporation | Systems and methods for correlating images in an image correlation system with reduced computational loads |
JP2003324732A (ja) * | 2002-04-30 | 2003-11-14 | Sony Corp | 画像処理装置およびその方法 |
JP2004199536A (ja) | 2002-12-20 | 2004-07-15 | Ricoh Co Ltd | 回路検証装置 |
-
2005
- 2005-09-30 JP JP2005288817A patent/JP4807996B2/ja not_active Expired - Fee Related
-
2006
- 2006-01-17 US US11/333,862 patent/US7702703B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20070078922A1 (en) | 2007-04-05 |
JP2007101691A (ja) | 2007-04-19 |
US7702703B2 (en) | 2010-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4807996B2 (ja) | 判定装置及び判定方法 | |
US8543349B2 (en) | Test device, display device, and method for checking a validity of display signals | |
JP4044020B2 (ja) | 双方向シフトレジスタ、および、それを備えた表示装置 | |
JP2019219221A (ja) | 半導体集積回路、ブリッジチップ、ディスプレイシステム、自動車 | |
TWI502207B (zh) | 用來測試面板上所連結之複數個訊號傳輸線之電性連接狀態的方法以及相關的積體電路與顯示面板模組 | |
JP2008164289A (ja) | 液晶表示装置試験回路およびこれを組み込んだ液晶表示装置、並びに液晶表示装置の試験方法 | |
JP5015037B2 (ja) | 駆動回路および該駆動回路を備えた表示装置 | |
KR20150047964A (ko) | 표시 장치 및 그 구동 방법 | |
KR101552826B1 (ko) | 디스플레이 패널의 불량 테스트 시스템 | |
JP6179754B2 (ja) | 表示装置及び表示装置の検査方法 | |
JP2006243420A (ja) | 映像信号線駆動回路およびそれを備える表示装置 | |
WO2005064583A1 (ja) | 表示装置の駆動装置、表示装置、駆動装置または表示装置の検査方法 | |
JP2001184018A (ja) | 電子機器の表示機能の自動判定システムおよび自動判定方法 | |
CN111402770A (zh) | 显示装置的测试装置 | |
KR20140042484A (ko) | 표시 장치 | |
JP2009205001A (ja) | 駆動回路および該駆動回路を備えた表示装置 | |
JP2009210838A (ja) | 駆動回路および駆動回路を備えた表示装置 | |
US20070132702A1 (en) | Display driving integrated circuit and method for determining wire configuration of the same | |
US20120120129A1 (en) | Display controller driver and method for testing the same | |
JP2014062943A (ja) | 検査回路、表示装置、電子機器、電子時計および表示装置の検査方法 | |
JP2020067540A (ja) | 検査装置及び検査方法 | |
WO2005064586A1 (ja) | 表示装置の駆動装置、表示装置、駆動装置または表示装置の検査方法 | |
US11495152B2 (en) | Method for diagnosing display connection and operation | |
KR100535357B1 (ko) | 타이밍 제어기 | |
KR102065667B1 (ko) | 디스플레이 구동회로 및 이를 포함하는 디스플레이 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080324 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110114 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110301 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110510 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110518 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110809 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110816 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140826 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |