JP4798399B2 - 直流オフセット補正装置および直流オフセット補正方法 - Google Patents

Description

本発明は、信号処理回路の直流オフセットを補正する直流オフセット補正装置に係り、特に、直流オフセット補正装置における直流オフセットの検出とその補正に関する。

通信システムの通信端末などに用いられる送信機は、周波数変換を行うミキサや電力増幅を行うアンプなどの信号処理回路を備えている。そして、送信機は、入力された変調信号（ベースバンド信号）を、信号処理回路を用いて処理して送信する。

ここでは、信号処理回路の一例として、ミキサによる周波数変換の動作を説明する。

ミキサの特性にＤＣ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ：直流）レベルのシフトが存在しているか、もしくはミキサに入力するベースバンド信号にＤＣ成分が存在している場合、ミキサから出力される高周波信号は送信スペクトラム中にＤＣオフセットに起因するキャリアリークを含む。図１は、理想的な高周波信号の送信スペクトラムを示すグラフであり、図２は、キャリアリークを含む高周波信号の送信スペクトラムを示すグラフである。

図１と図２を比較すると分かるように、キャリアリークの発生した信号の波形（図２）には理想的な波形（図１）と相違している。この相違により、送信機から送信される高周波出力信号のＥＶＭ（Ｅｒｒｏｒ Ｖｅｃｔｏｒ Ｍａｇｎｉｔｕｄｅ：変調精度）が劣化する。

図３は、一般的な送信機の構成を示すブロック図である。図３を参照すると、送信機は、信号生成部９１、周波数変換部９２、振幅検出部９３、およびオフセット調整部９４を有している。

信号生成部９１はベースバンド回路であり、ベースバンド信号を発生して周波数変換部９２に送る。

周波数変換部９２はミキサであり、信号生成部９１から入力したベースバンド信号をＲＦ（ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ：無線周波数）信号に周波数変換し、さらに増幅あるいは減衰して出力する。周波数変換部９２の出力が送信機の出力となる。

振幅検出部９３は、例えばＲＦ振幅を検出するスペクトラムアナライザからなり、周波数変換部９２から出力されたＲＦ信号の振幅を検出し、その振幅値をオフセット調整部９４に通知する。

オフセット調整部９４は、振幅検出部９３より通知された振幅値に基づいて、ＤＣオフセットを補正するためのＤＣオフセット補正信号を生成し、信号生成部９１にフィードバックさせる。

この構成により、図３に示した送信機は、ミキサからの高周波信号の周波数スペクトラムにキャリアリークが認められるか否かを監視していた。そして、スペクトラム中にキャリアリークが認められた場合、送信機は、信号生成部９１（ベースバンド回路）内に設けられたＤＡＣ（Ｄｉｇｉｔａｌ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ：デジタルアナログ変換器）などの回路を用いてキャリアリークを相殺するようにＤＣレベルを調整し、ＤＣオフセット成分が最小になるようにしていた。

ここで、ＤＣオフセットとＲＦ送信出力におけるキャリアリークとの関係について、さらに詳しく説明する。

ミキサは、ベースバンド信号とローカル信号をミキシングして得られた高周波出力信号を電力増幅することで送信機の出力信号を生成する。ＤＣオフセットが無い理想的な状態における送信機の送信出力Ｐｏｕｔは式（１）のように表すことができる。

ここで、Ａ（ｔ）はミキサに入力されるベースバンド信号を示し、ｓｉｎ（ωｔ）はローカル信号を示している。

また、この理想的な送信出力Ｐｏｕｔの送信スペクトラムは、図１に示したようになる。図１では横軸が周波数を示し、縦軸が各周波数における信号成分ＳＧＮＬ（一般的に、周波数スペクトラムと称される）の強度を示している。図１によれば、周波数に対する信号成分ＳＧＮＬを得ることができる。

ここで、ミキサに入力されるベースバンド信号Ａ（ｔ）がＩ／Ｑ（Ｉｎ−ｐｈａｓｅ／Ｑｕａｄｒａｔｕｒｅ−ｐｈａｓｅ：同相／直交位相）信号であり、このＩ／Ｑ信号にＤＣオフセットＢが存在すれば、送信出力Ｐｏｕｔは式（２）のように表すことができる。

式（２）から分かるように、送信出力ＰｏｕｔにはＤＣオフセットＢにより生じたキャリアリークＢｓｉｎ（ωｔ）が現われることになる。送信出力Ｐｏｕｔに、キャリアリークが現われた状態では、周波数スペクトルは図２に示したようになる。図２では横軸が周波数を示し、縦軸が各周波数における信号成分ＳＧＮＬの強度を示している。

図２から分かるように、通常の信号成分ＳＧＮＬ以外に、ＤＣオフセットＢによるキャリアリークＣＲＬＫが生じている。

このＤＣオフセット成分により生じたキャリアリークは、通信システムにおいて高周波出力信号のＥＶＭを劣化させ、通信品質を劣化させることが分かっている。

また、通信システムでは、ミキサ以外に、ミキサの前段に置かれるベースバンド電力増幅器など他の回路でもＤＣオフセット成分によってキャリアリークが発生することが分かっている。そして、これらのキャリアリークも通信システムの通信品質を劣化させていた。

通信システムにおいてはＤＣオフセット成分に起因する通信品質の劣化を最小に抑制することが好ましく、理想的にはＤＣオフセット成分をゼロにすることが望ましい。そのために、従来の送信機は、キャリアリークの強度をスペクトラムアナライザで検出し、キャリアリークの強度を最小にする方向に信号のＤＣレベルを調節していた。

ＤＣレベルを調整する構成としては、直交変調器に入力するＤＣオフセットを調整するカーテシアンループ方式の負帰還増幅器が提案されている（例えば、特開平１０−１３６０４８号公報参照）。

ＤＣオフセットを最小にするような調整をすれば、ＤＣオフセットの大きさは、情報を送信するときの送信信号の大きさと比較して十分小さな値となる。高精度でＤＣオフセットを補償するためには、振幅検出部９３は、そのような小さな信号を検出できなくてはならない。

ところが、ＤＣオフセット成分の強度を検出する検出回路は、実際には回路パラメータにばらつきがあるので、ある一定以上の強度のＤＣオフセット信号でなければ正確に検出できない。

ここで、周波数変換部９２におけるＩ、Ｑの残留オフセットをそれぞれＩ_{ｏｆｆｓｅｔ}、Ｑ_{ｏｆｆｓｅｔ}とし、周波数変換部９２から振幅検出部９３までの回路のゲインをＧとする。そうすると振幅検出部９３が検出すべきＤＣオフセット成分の大きさはＧ×√（Ｉ_{ｏｆｆｓｅｔ} ^２＋Ｑ_{ｏｆｆｓｅｔ} ^２）となる。そのため、振幅検出部９３は、この振幅レベルＧ×√（Ｉ_{ｏｆｆｓｅｔ} ^２＋Ｑ_{ｏｆｆｓｅｔ} ^２）を検出し、それ同士を比較することとなる。

上述したように、ＤＣオフセットを高精度で補償し、補償後に残留するＤＣオフセットＩ_{ｏｆｆｓｅｔ}、Ｑ_{ｏｆｆｓｅｔ}を十分に小さな値にすることが要求される。ある一定以上の強度のＤＣオフセット信号でなければ正確に検出できない検出回路を用いて、Ｇ×√（Ｉ_{ｏｆｆｓｅｔ} ^２＋Ｑ_{ｏｆｆｓｅｔ} ^２）同士を高い精度で比較するにはゲインＧを大きくすればよい。そして、ゲインＧを大きくするには、振幅検出部９３の検出回路に入力する高周波信号を増幅すればよい。しかし、その増幅には高ゲインのＲＦアンプが必要であり、送信機の回路規模が増大し、また消費電力も増大するという問題があった。

本発明の目的は、小規模かつ低消費電力の構成によって高い精度で直流オフセットを調整する直流オフセット補正装置および方法を提供することである。

上記目的を達成するために、本発明の直流オフセット補正装置は、
周波数変換回路の直流オフセットを補正する直流オフセット補正装置であって、
基準電圧から正方向に所定の振幅を有する正信号と前記基準電圧から負方向に前記正信号と同じ振幅を有する負信号とを含むテスト信号を生成し、直流オフセット補正信号を与えられると、該直流オフセット補正信号に基づいて前記テスト信号の直流レベルを補正し、補正した前記テスト信号を前記周波数変換回路に送る信号生成部と、
前記周波数変換回路で処理された前記テスト信号の前記正信号の振幅と前記負信号の振幅とを検出する振幅検出部と、
前記振幅検出部で検出された前記正信号の振幅および前記負信号の振幅を、入力レベルによって変化する利得でレベル変換するレベル圧縮部と、
前記レベル圧縮部でレベル変換された前記正信号の振幅と前記負信号の振幅とを比較する比較部と、
前記比較部による比較結果に応じた前記直流オフセット補正信号を生成し、前記信号生成部に与えるオフセット調整部と、を有している。

理想的な高周波信号の送信スペクトラムを示すグラフである。 キャリアリークを含む高周波信号の送信スペクトラムを示すグラフである。 一般的な送信機の構成を示すブロック図である。 本実施形態のＤＣオフセット補正装置の構成を示すブロック図である。 テスト信号の一例を示す図である。 振幅検出部１３がテスト信号の振幅を検出するときの様子を示す図である。 レベル圧縮部１４の入力とゲインＧ_ＩＦの関係の一例を示すグラフである。 周波数変換部１２の出力信号とゲインＧ_ＩＦ特性の関係を説明するための図である。 振幅検出部１３とレベル圧縮部１４を構成する回路の一例を示す図である。 振幅検出部１３とレベル圧縮部１４を構成する回路の他の例を示す図である。 振幅検出部１３とレベル圧縮部１４を構成する回路の他の例を示す図である。 オフセットを負方向に補正するときのＤＣオフセット補正回路の動作を説明するための図である。 オフセットを正方向に補正するときのＤＣオフセット補正回路の動作を説明するための図である。 本実施形態のＤＣオフセット補正装置によるＤＣオフセット補正の動作の一例を示すフローチャートである。 本実施形態のＤＣオフセット補正装置によるＤＣオフセット補正の動作の他の例を示すフローチャートである。 本実施形態のＤＣオフセット補正装置によるＤＣオフセット補正の動作のさらに他の例を示すフローチャートである。 比較部１５の一構成例を示すブロック図である。 比較部１５の他の構成例を示すブロック図である。 比較部１５のさらに他の構成例を示すブロック図である。 比較部１５のさらに他の構成例を示すブロック図である。 非線形性を相殺する差動回路の一例を説明するための図である。 振幅検出部１３とレベル圧縮部１４を構成する回路の他の例を示す図である。 振幅検出部１３とレベル圧縮部１４を構成する回路の他の例を示す図である。 振幅検出部１３とレベル圧縮部１４を構成する回路の他の例を示す図である。 レベル圧縮部１４の入力とゲインＧ_ＩＦの関係の他の例を示すグラフである。 周波数変換部１２の出力信号とゲインＧ_ＩＦ特性の関係を説明するための図である。 レベル圧縮部１４の入力とゲインＧ_ＩＦの関係の他の例を示すグラフである。 周波数変換部１２の出力信号とゲインＧ_ＩＦ特性の関係を説明するための図である。 信号生成部１１を構成する回路の一例を示す図である。 第１６の実施例によるＤＣオフセット補正装置の構成を示すブロック図である。 ＤＣオフセット補正前の各部の信号を示すタイミングチャートである。 ＤＣオフセット補正後の各部の信号を示すタイミングチャートである。

本発明を実施するための形態について図面を参照して詳細に説明する。ここではＤＣオフセット補正装置を送信機に適用した例を示す。

図４は、本実施形態のＤＣオフセット補正装置の構成を示すブロック図である。図４を参照すると、本実施形態のＤＣオフセット補正装置は、信号生成部１１、周波数変換部１２、振幅検出部１３、レベル圧縮部１４、比較部１５、およびオフセット調整部１６を有している。

信号生成部１１は、テスト信号を発生し、周波数変換部１２に与える。その際、信号生成部１１は、オフセット調整部１６からＤＣオフセット補正信号を受けると、そのＤＣオフセット補正信号をテスト信号に合成する。

周波数変換部１２は、信号生成部１１から入力した信号をＲＦに周波数変換し、さらに増幅あるいは減衰して出力する。周波数変換部１１の出力は送信機の出力となる。

振幅検出部１３は、周波数変換部１２から出力された信号の振幅を検出し、その振幅のレベル信号をレベル圧縮部１４に送る。なお、振幅検出部１３で検出される振幅は負の値となることはない。

レベル圧縮部１４は、振幅検出部１３から出力された信号をレベル圧縮し、得られたレベル信号を比較部１５に送る。

比較部１５は、レベル圧縮部１４から時系列に出力されたレベル信号同士を比較し、比較結果をオフセット調整部１６に送る。振幅検出部１３からのレベル信号は負の値とならず、そのレベル信号はレベル圧縮部１４でレベル圧縮されても負の値となることはない。

オフセット調整部１６は、比較部１５から出力された比較結果に基づいて、信号生成部１１におけるＤＣオフセットを補正するためのＤＣオフセット補正信号を発生し、信号生成部１６にフィードバックさせる。

以上のような構成の送信機において、信号生成部１１の生成するテスト信号は、基準電位もしくは基準電流からみて正方向の正信号と負方向の負信号とを含む。正信号と負信号の振幅は等しい。図５は、テスト信号の一例を示す図である。図５に示したテスト信号には、正方向の矩形波からなる正信号と、負方向の矩形波からなる負信号が含まれている。なお、正信号と負信号の現れる順序は問わない。また、正信号と負信号の間隔、正信号と負信号の間の信号の状態は問わない。図５に示したテスト信号を受けると、振幅検出部１３は、そのテスト信号の正信号の振幅と負信号の振幅とを検出する。図５において、正信号の振幅がＶ_ｐ１で、負信号の振幅がＶ_ｎ１である。Ｖ_ｐ１とＶ_ｎ１は等しい。

図６は、振幅検出部１３がテスト信号の振幅を検出するときの様子を示す図である。周波数変換部１２には振幅の等しい正信号と負信号を含むテスト信号が入力される。しかし、周波数変換部１２の特性が有するＤＣレベルのシフトやベースバンド信号に存在するＤＣ成分によるＤＣオフセットの影響で、周波数変換部１２から振幅検出部１３に送られる信号のレベルは、本来とは異なったレベルとなる。

本実施形態のＤＣオフセット補正装置は、残留オフセットをフィードバックさせてＤＣオフセットを相殺するように出力信号のレベルを調整する。本実施形態では、一例として信号生成部１１から周波数変換部１２に与えられるテスト信号がＩ／Ｑ信号であり、そのＱのオフセットを調整する場合を考える。

ここでは周波数変換部１２でのＩの残留オフセットをＩ_{ｏｆｆｓｅｔ}とし、Ｑの残留オフセットをＱ_{ｏｆｆｓｅｔ}とする。また、周波数変換部１２から振幅検出部１３までの回路のゲインをＧ’とし、その後段からレベル圧縮部１４を含み比較部１５までの回路のゲインをＧ_ＩＦとする。テスト信号は、許容される残留オフセットの大きさと比べて十分に大きな振幅Ａの正信号および負信号からなる矩形波である。

振幅検出部１３は、正信号および負信号のそれぞれの振幅を検出する。検出される正信号の振幅は式（３）で表され、負信号の振幅は式（４）で表される。

レベル圧縮部１４は、振幅検出部１３で検出された正信号および負信号の振幅をゲインＧ_ＩＦでレベル圧縮するので、レベル圧縮部１４から出力される正信号の振幅は式（５）で表され、負信号の振幅は式（６）で表される。

レベル圧縮部１４は、レベル圧縮を行う際に用いるゲインＧ_ＩＦを信号レベルに依存して変化させる。以下、その変化について説明する。

比較部１５は、レベル圧縮部１４から出力される正信号と負信号を比較する。残留オフセットＩ_{ｏｆｆｓｅｔ}、Ｑ_{ｏｆｆｓｅｔ}はテスト信号の振幅Ａに比べて小さいので、比較部１５で得られるレベル差Ｄは式（７）で表される。

比較部１５は、回路のばらつきから強度が所定値以上の信号でなければ正確に検出できない。比較部１５において正確な比較を行うには、レベル差Ｄがこの所定値以上で無ければならない。そのため、Ｑ_{ｏｆｆｓｅｔ}が小さい領域ではゲインＧ_ＩＦを大きくする必要がある。

一方、近年の微細ＣＭＯＳプロセスでは電源の低電圧化が進み、回路の動作レンジが狭くなっている。レベル差Ｄを所定値以上とするための増幅において、Ｑ_{ｏｆｆｓｅｔ}が大きい領域でゲインを大きくとろうとすると、出力が動作レンジを超えて飽和し、ＤＣオフセット補正装置は誤動作する。そのため、Ｑ_{ｏｆｆｓｅｔ}が大きい領域では、ゲインＧ_ＩＦを大きくすることは好ましくない。

特に、振幅Ａの等しい正信号と負信号からなる矩形波をテスト信号として用いる場合、ＤＣオフセットが完全に補償されるとき、すなわちＩ_{ｏｆｆｓｅｔ}、Ｑ_{ｏｆｆｓｅｔ}が最も小さくなるときに、最も高い精度の比較が要求される。逆に、ＤＣオフセットが完全に相殺された状態から離れるに従って、すなわちＩ_{ｏｆｆｓｅｔ}、Ｑ_{ｏｆｆｓｅｔ}が大きくなるに従って、要求される精度は低くなる。

これらのことから、レベル圧縮部１４は、信号レベルが小さいときにゲインＧ_ＩＦを大きくし、信号レベルが大きいときにゲインＧ_ＩＦを小さくする。

図７は、レベル圧縮部１４の入力とゲインＧ_ＩＦの関係の一例を示すグラフである。図８は、周波数変換部１２の出力信号とゲインＧ_ＩＦ特性の関係を説明するための図である。

図７に示すゲインＧ_ＩＦ特性において、レベル圧縮部１４の入力レベルがトランジスタの閾値以下と微弱な領域ではゲインＧ_ＩＦは小さい。その領域では、ゲインＧ_ＩＦは、入力レベルが大きくなるに従って単調増加している。それを除く、入力レベルが閾値より大きい領域では、ゲインＧ_ＩＦは入力レベルが大きくなるに従って単調減少し、入力レベルが電源電圧付近となる領域ではゲインＧ_ＩＦが小さくなっている。高い精度が要求される入力レベルの大きな領域から、高い精度は要求されないがトランジスタの飽和に近づく入力レベルの小さな領域に向けてゲインＧ_ＩＦが単調減少するように設定されているので、それぞれの入力レベルで要求される精度に応じた適切なゲインＧ_ＩＦを設定することができる。

図８では、（Ａ）はＤＣオフセットが大きい状態のテスト信号を示し、（Ｂ）はＤＣオフセットが除去されたテスト信号を示している。一例として、（Ｂ）に示すようなＤＣオフセットが除去されたテスト信号を周波数変換部１２に入力したときにレベル圧縮部１４へ入力される信号のレベルを入力レベル２とすると、図８に示したように、入力レベル２が、入力レベル１の５０％（半分）から１５０％（１．５倍）の範囲内になるように設定されている。

上述したように、ＤＣオフセットが除去された状態のときに最も高い精度の振幅検出が必要とされる。入力レベル２が入力レベル１の５０％から１５０％の範囲内となるように設定すれば、ＤＣオフセットが除去されたテスト信号を周波数変換部１２に入力したときにゲインＧ_ＩＦがピークの付近の大きな値となる。その結果、最も高い精度の振幅検出が要求される状態で大きなゲインＧ_ＩＦをとることができる。

図７に示したゲイン特性のレベル圧縮を行うレベル圧縮部１４と、そのレベル圧縮部１４にレベル信号を与える振幅検出部１３とは非常に単純な回路で構成することができる。例えば、それを非常に単純なエミッタ接地のトランジスタ回路で構成することができる。また、それを非常に単純なソース接地のトランジスタ回路で構成することもできる。また、それをダイオード回路で構成することもできる。

図９は、振幅検出部１３とレベル圧縮部１４を構成する回路の一例を示す図である。図９にはエミッタ接地の電界効果型トランジスタ回路の例が示されている。周波数変換部１２からのＲＦ信号は容量Ｃ１によってＤＣ成分を除去される。ソース接地のトランジスタＴ１は、入力レベルＧ’×Ａの付近でゲインＧ_ＩＦのピークが得られるようにバイアスされている。図９の一体的な回路による検波（振幅検出）と、その回路の非線形性によるレベル圧縮が行われる。

図１０は、振幅検出部１３とレベル圧縮部１４を構成する回路の他の例を示す図である。図１０にはソース接地のバイポーラトランジスタ回路の例が示されている。周波数変換部１２からのＲＦ信号は容量Ｃ２によってＤＣ成分を除去される。エミッタ接地のトランジスタＴ２は、入力レベルＧ’×Ａの付近でゲインＧ_ＩＦのピークが得られるようにバイアスされている。図１０の回路による検波と、その回路の非線形性によるレベル圧縮が行われる。

図１１は、振幅検出部１３とレベル圧縮部１４を構成する回路の他の例を示す図である。図１１にはダイオード回路の例が示されている。周波数変換部１２からのＲＦ信号は容量Ｃ３によってＤＣ成分を除去され、ダイオードＤ１による検波回路で検波される。さらに、ソース接地のトランジスタＴ３は、入力レベルＧ’×Ａの付近でゲインＧ_ＩＦのピークが得られるようにバイアスされている。このトランジスタ回路の非線形性によってレベル圧縮が行われる。

比較部１５は、レベル圧縮部１４によってレベル圧縮された正信号と負信号を比較し、オフセット調整部１０は、その比較結果に基づいて、正信号と負信号の振幅を等しくするようなＤＣオフセット補正信号を生成して信号生成部１１に与える。そのとき、オフセット調整部１０は、レベル圧縮部１４から出力される正信号についてのレベル信号が、レベル圧縮部１４から出力される負信号についてのレベル信号よりレベルが高ければ、オフセットを負方向に補正する。逆に、レベル圧縮部１４から出力される正信号についてのレベル信号が、レベル圧縮部１４から出力される負信号についてのレベル信号よりレベルが低ければ、オフセット調整部１０は、オフセットを正方向に補正する。

これらの回路によれば、レベル圧縮部１４は、入力レベルに応じて変化する利得でレベルを変換し、比較部１５が、レベル変換された正信号の振幅と負信号の振幅を比較する。そのため、入力レベルに応じて要求される精度が異なるＤＣオフセット補正の振幅比較の動作において、大規模で消費電力の大きな回路を用いることなく適切な精度で正確にＤＣオフセット補正を行うことができる。

また、比較部１５に高い精度が要求されるような残留オフセットが小さい領域ではゲインＧ_ＩＦを大きくし、比較部１５にそれほど高い精度が要求されず、回路の飽和に近づくような、残留オフセットが大きい領域ではゲインＧ_ＩＦを小さくすることができる。これにより大規模で消費電力の高い回路を用いることなく、高い精度でＤＣオフセットを調整することが可能になる。

図１２は、オフセットを負方向に補正するときのＤＣオフセット補正回路の動作を説明するための図である。図１２には、（ａ）として、信号生成部１１から周波数変換部１２に入力されるテスト信号と、（ｂ）として、振幅検出部１３からレベル圧縮部１４に入力されるレベル信号とが示されている。

（ａ）に示すように正方向のＤＣオフセットが存在している状態では、（ｂ）に示すように正信号についてのレベル信号が負信号のレベル信号より高くなる。そのため、オフセット調整部１６は、信号生成部１１のＤＣオフセットを負方向に調整する。そうすると、（ａ）に示すように、ＤＣオフセットが低減され、（ｂ）に示すように、正信号についてのレベル信号と、負信号についてのレベル信号とのレベル差が減少する。

図１３は、オフセットを正方向に補正するときのＤＣオフセット補正回路の動作を説明するための図である。図１３には、（ａ）として、信号生成部１１から周波数変換部１２に入力されるテスト信号と、（ｂ）として、振幅検出部１３からレベル圧縮部１４に入力されるレベル信号とが示されている。

（ａ）に示すように負方向のＤＣオフセットが存在している状態では、（ｂ）に示すように正信号についてのレベル信号が負信号のレベル信号より低くなる。そのため、オフセット調整部１６は、信号生成部１１のＤＣオフセットを正方向に調整する。そうすると、（ａ）に示すように、ＤＣオフセットが低減され、（ｂ）に示すように、正信号についてのレベル信号と、負信号についてのレベル信号とのレベル差が減少する。

図１４は、本実施形態のＤＣオフセット補正装置によるＤＣオフセット補正の動作の一例を示すフローチャートである。図１４を参照すると、ＤＣオフセット補正装置は、正信号および負信号を含むテスト信号を信号処理部（周波数変換部１２）に入力する（ステップ１０１）。次に、比較部１５は、正信号の振幅を示すレベル信号が、負信号の振幅を示すレベル信号より低いか否か判定する（ステップ１０２）。

正信号の振幅を示すレベル信号が負信号の振幅を示すレベル信号より低ければ、オフセット調整部１６は、信号生成部１１のオフセットを正方向に補正する（ステップ１０３）。また、正信号の振幅を示すレベル信号が負信号の振幅を示すレベル信号より低くなければ、オフセット調整部１６は、信号生成部１１のオフセットを負方向に補正する（ステップ１０４）。

図１５は、本実施形態のＤＣオフセット補正装置によるＤＣオフセット補正の動作の他の例を示すフローチャートである。この例では、オフセットが一定の補正値Δずつ補正される。図１５を参照すると、ＤＣオフセット補正装置は、正信号および負信号を含むテスト信号を信号処理部（周波数変換部１２）に入力する（ステップ２０１）。次に、比較部１５は、正信号の振幅を示すレベル信号が、負信号の振幅を示すレベル信号より低いか否か判定する（ステップ２０２）。

正信号の振幅を示すレベル信号が負信号の振幅を示すレベル信号より低ければ、オフセット調整部１６は、信号生成部１１のオフセットを正方向に補正値Δだけ補正する（ステップ２０３）。また、正信号の振幅を示すレベル信号が負信号の振幅を示すレベル信号より低くなければ、オフセット調整部１６は、信号生成部１１のオフセットを負方向に補正値Δだけ補正する（ステップ２０４）。

そして、ＤＣオフセット補正装置は、所定の終了条件が満たされているか否か判定する（ステップ２０５）。ＤＣオフセット補正装置は、終了条件が満たされていれば処理を終了し、終了条件が満たされていなければステップ２０１に戻って補正を繰り返す。一例として、オフセット補正の繰り返し回数が所定回に達したことを終了条件としてもよい。

図１５に示すように、オフセット調整部１６から信号生成部１１におけるオフセットの補正を繰り返すことにより最終的にＤＣオフセットを高い精度で補正することができる。

図１６は、本実施形態のＤＣオフセット補正装置によるＤＣオフセット補正の動作のさらに他の例を示すフローチャートである。この例では、補正値Δが徐々に小さくなる。図１６を参照すると、ＤＣオフセット補正装置は、正信号および負信号を含むテスト信号を信号処理部（周波数変換部１２）に入力する（ステップ３０１）。次に、比較部１５は、正信号の振幅を示すレベル信号が、負信号の振幅を示すレベル信号より低いか否か判定する（ステップ３０２）。

正信号の振幅を示すレベル信号が負信号の振幅を示すレベル信号より低ければ、オフセット調整部１６は、信号生成部１１のオフセットを正方向に補正値Δだけ補正する（ステップ３０３）。また、正信号の振幅を示すレベル信号が負信号の振幅を示すレベル信号より低くなければ、オフセット調整部１６は、信号生成部１１のオフセットを負方向に補正値Δだけ補正する（ステップ３０４）。

ステップ３０３またはステップ３０４の次に、ＤＣオフセット補正装置は、補正値Δを小さな値に更新する（ステップ３０５）。例えば、このとき補正値Δを前回の１／２にすることとしてもよい。

そして、ＤＣオフセット補正装置は、所定の終了条件が満たされているか否か判定する（ステップ３０６）。ＤＣオフセット補正装置は、終了条件が満たされていれば処理を終了し、終了条件が満たされていなければステップ３０１に戻って補正を繰り返す。一例として、オフセット補正の繰り返し回数が所定回に達したことを終了条件としてもよい。また、他の例として、補正値Δが一定値以下になったことを終了条件としてもよい。

図１６に示すように、オフセット調整部１６から信号生成部１１におけるオフセットの補正を、補正値Δを小さくしながら繰り返すことにより最終的にＤＣオフセットを高い精度で補正することができる。

図１７は、比較部１５の一構成例を示すブロック図である。図１７を参照すると、比較部１５は、正信号レベル保持部２１、負信号レベル保持部２２、および差信号出力器２３を有している。

正信号レベル保持部２１は、正信号のタイミングを示す正信号トリガに応じて、正信号のレベルを保持する。負信号レベル保持部２２は、負信号のタイミングを示す負信号トリガに応じて、負信号のレベルを保持する。差信号出力器２３は、正信号レベル保持部２１に保持された正信号のレベルと、負信号レベル保持部２２に保持された負信号のレベルとのレベル差を示す信号を生成する。このレベル差の示す信号の極性によって正信号のレベルと負信号のレベルのどちらが大きいかが分かる。差信号出力器２３は例えばオペアンプによって構成することができる。

図１８は、比較部１５の他の構成例を示すブロック図である。図１８を参照すると、比較部１５は、アナログデジタル変換部（ＡＤＣ）３１、正信号レベルレジスタ３２、負信号レベルレジスタ３３、および減算器３４を有している。

ＡＤＣ３１は、レベル圧縮部１４からの信号をデジタル変換する。正信号レベルレジスタ３２は、ＡＤＣ３１から出力される正信号のレベルを示す値を保持する。負信号レベルレジスタ３３は、ＡＤＣ３１から出力される負信号のレベルを示す値を保持する。減算器３４は、正信号レベルレジスタ３２に保持された値から、負信号レベルレジスタ３３に保持された値を減算する。あるいは、負信号レベルレジスタ３３の値から正信号レベルレジスタ３２の値を減算してもよい。この減算結果の極性によって正信号のレベルと負信号のレベルのどちらが大きいかが分かる。ここでは減算器３４を用いる例を示したが、正信号のレベルと負信号のレベルのどちらがどれだけ大きいかというレベル差は必ずしも必要でない。そのため減算器３４の代わりにコンパレータを配置し、コンパレータが正信号のレベルと負信号のレベルのいずれが大きいかを判定することとしてもよい。そうすれば、比較部１５およびオフセット調整部１６を単純な構成とすることができる。

図１９は、比較部１５のさらに他の構成例を示すブロック図である。図１９を参照すると、比較部１５は、サンプルホールド回路（Ｓ／Ｈ）４１、４２およびコンパレータ４３を有している。

Ｓ／Ｈ４１は、正信号の振幅が検出されているタイミングを示す正信号トリガに応じて、正信号のレベルを保持する。Ｓ／Ｈ４２は、負信号の振幅が検出されているタイミングを示す負信号トリガに応じて、負信号のレベルを保持する。コンパレータ４３は、Ｓ／Ｈ４２に保持されたレベルと、Ｓ／Ｈ４２に保持されたレベルの大小を比較する。

図２０は、比較部１５のさらに他の構成例を示すブロック図である。この例では、図１９の構成からＳ／Ｈが１つ省かれている。図２０を参照すると、比較部１５は、Ｓ／Ｈ５１およびコンパレータ５２を有している。

Ｓ／Ｈ５１は、正信号のタイミングを示す正信号トリガに応じて、正信号のレベルを保持する。正信号と負信号は時系列で現れるので、コンパレータ５２は、負信号のレベルが現れたタイミングで、Ｓ／Ｈ５１に保持された正信号のレベルと、負信号のレベルとの大小を比較する。この場合、正信号と負信号が逆であってもよい。

図１９あるいは図２０の構成によれば、サンプルホールド回路とコンパレータとで比較部１５を単純に構成できる。

なお、ここでテスト信号の正信号および負信号の振幅に誤差があればＤＣオフセット補正に悪影響を及ぼす。

図２１は、非線形性を相殺する差動回路の一例を説明するための図である。例えば、図２１（ａ）のように非線形回路に基準レベルから等振幅の信号を入力したとすると、出力端では非線形性により正信号と負信号の振幅が異なってしまう。信号生成部１１に非線形性があると、テスト信号の正信号と負信号が互いに振幅の異なる信号となり、ＤＣオフセット補正の精度が低下する。非線形性を有する回路を差動回路で構成することで非線形性による正負の振幅の誤差の影響を相殺することができる。その結果として正負の振幅を等しくし、ＤＣオフセット補正の精度を高めることができる。本実施形態のＤＣオフセット補正装置において、信号生成部１１に差動回路を使用することで通信品質の良い送信機を実現することができる。

次に、本実施形態の様々な実施例について説明する。

（第１の実施例）
第１の実施例のＤＣオフセット補正装置では、図４に示した振幅検出部１３およびレベル圧縮部１４が、図９に示したソース接地のトランジスタ回路で構成されている。図９の回路は、容量Ｃ１により周波数変換部１２からのＲＦ信号からＤＣ成分を除去する。また、図９の回路では、抵抗やインダクタ等を用いたＲＦチョークによってトランジスタＴ１がバイアスされている。

そのバイアス点は、ＤＣオフセットが除かれたテスト信号の正信号あるいは負信号を周波数変換部１２に入力したとき、周波数変換部１２から出力される信号の振幅に対するゲインＧ_ＩＦが大きな値となるように設定されている。

本実施例のレベル圧縮部１４は、図７に示したように、ある値以上の入力レベルに対してゲインＧ_ＩＦが単調減少となるようなピーク入力レベル１を有する。また、ＤＣオフセットが除かれたテスト信号を周波数変換部１２に入力したときにレベル圧縮部１４へ入力される信号のレベルを入力レベル２とすると、図８に示したように、入力レベル２が、入力レベル１の５０％から１５０％の範囲内になるように設定されている。この設定は、テスト信号のレベルを調整すること、あるいはＭＯＳトランスタのバイアスを調整することによって行われる。

本実施例の振幅検出部１３およびレベル圧縮部１４の構成によれば、ＶＧＡのような回路規模が大きく消費電力の高い回路を用いることなく、単純な構成でテスト信号を高精度で比較することができる。そして、その結果、小規模かつ低消費電力の構成によって送信機のＤＣオフセットを調整することができる。

（第２の実施例）
第２の実施例のＤＣオフセット補正装置では、図４に示した振幅検出部１３およびレベル圧縮部１４が、図１０に示したエミッタ接地のトランジスタ回路で構成されている。図１０の回路は、容量Ｃ２により周波数変換部１２からのＲＦ信号からＤＣ成分を除去する。また、図１０の回路では、抵抗やインダクタ等を用いたＲＦチョークによってトランジスタＴ２がバイアスされている。

そのバイアス点は、ＤＣオフセットが除かれたテスト信号の正信号あるいは負信号を周波数変換部１２に入力したとき、周波数変換部１２から出力される信号の振幅に対するゲインＧ_ＩＦが大きな値となるように設定されている。

本実施例のレベル圧縮部１４は、図７に示したように、ある値以上の入力レベルに対してゲインＧ_ＩＦが単調減少となるようなピーク入力レベル１を有する。また、ＤＣオフセットが除かれたテスト信号を周波数変換部１２に入力したときにレベル圧縮部１４に入力される信号のレベルを入力レベル２とすると、図８に示したように、入力レベル２が、入力レベル１の５０％から１５０％の範囲内になるように設定されている。この設定は、テスト信号のレベルを調整すること、あるいはバイポーラトランジスタのバイアスを調整することによって行われる。

本実施例の振幅検出部１３およびレベル圧縮部１４の構成によれば、ＶＧＡのような回路規模が大きく消費電力の高い回路を用いることなく、単純な構成でテスト信号を高精度で比較することができる。そして、その結果、小規模かつ低消費電力の構成によって送信機のＤＣオフセットを調整することができる。

（第３の実施例）
第３の実施例のＤＣオフセット補正装置では、図４に示した振幅検出部１３およびレベル圧縮部１４が、図１１に示した回路で構成されている。図１１において、振幅検出部１３はダイオード回路で構成され、レベル圧縮部１４はソース接地のトランジスタ回路で構成されている。

本実施例の振幅検出部１３は、ダイオードＤ１により検波を行い、検波されたレベル信号をレベル圧縮部１４に与える。レベル圧縮部１４は、ＤＣオフセットが除かれたテスト信号の正信号または負信号が周波数変換部１２に入力されたとき、周波数変換部１２から出力されるＲＦ信号の振幅に対して大きな値となるようにゲインＧ_ＩＦの特性が設定されている。

本実施例のレベル圧縮部１４は、図７に示したように、ある値以上の入力レベルに対してゲインＧ_ＩＦが単調減少となるようなピーク入力レベル１を有する。また、ＤＣオフセットが除かれたテスト信号を周波数変換部１２に入力したときにレベル圧縮部１４へ入力される信号のレベルを入力レベル２とすると、図８に示したように、入力レベル２が、入力レベル１の５０％から１５０％の範囲内になるように設定されている。この設定は、テスト信号のレベルを調整すること、あるいはＭＯＳトランジスタのバイアスを調整することによって行われる。

本実施例の振幅検出部１３およびレベル圧縮部１４の構成によれば、ＶＧＡのような回路規模が大きく消費電力の高い回路を用いることなく、単純な構成でテスト信号を高精度で比較することができる。そして、その結果、小規模かつ低消費電力の構成によって送信機のＤＣオフセットを調整することができる。

なお、ここでは図１１の構成を例示したが、他の例として図２２の構成も同様である。

（第４の実施例）
第４の実施例のＤＣオフセット補正装置では、図４に示した振幅検出部１３およびレベル圧縮部１４が、図２３に示した回路で構成されている。図２３において、振幅検出部１３はダイオード回路で構成され、レベル圧縮部１４はエミッタ接地のトランジスタ回路で構成されている。

本実施例の振幅検出部１３は、ダイオードＤ２により検波を行い、検波されたレベル信号をレベル圧縮部１４に与える。レベル圧縮部１４は、ＤＣオフセットが除かれたテスト信号の正信号または負信号が周波数変換部１２に入力されたとき、周波数変換部１２から出力されるＲＦ信号の振幅に対して大きな値となるようにゲインＧ_ＩＦの特性が設定されている。

本実施例のレベル圧縮部１４は、図７に示したように、ある値以上の入力レベルに対してゲインＧ_ＩＦが単調減少となるようなピーク入力レベル１を有する。また、ＤＣオフセットが除かれたテスト信号を周波数変換部１２に入力したときにレベル圧縮部１４へ入力される信号のレベルを入力レベル２とすると、図８に示したように、入力レベル２が、入力レベル１の５０％から１５０％の範囲内になるように設定されている。この設定は、テスト信号のレベルを調整すること、あるいはバイポーラトランジスタのバイアスを調整することによって行われる。

本実施例の振幅検出部１３およびレベル圧縮部１４の構成によれば、ＶＧＡのような回路規模が大きく消費電力の高い回路を用いることなく、単純な構成でテスト信号を高精度で比較することができる。そして、その結果、小規模かつ低消費電力の構成によって送信機のＤＣオフセットを調整することができる。

なお、ここでは図２３の構成を例示したが、他の例として図２４の構成も同様である。

（第５の実施例）
第５の実施例のＤＣオフセット補正装置では、図４に示した振幅検出部１３およびレベル圧縮部１４が、図９に示したソース接地のトランジスタ回路で構成されている。図９の回路は、容量Ｃ１により周波数変換部１２からのＲＦ信号からＤＣ成分を除去する。また、図９の回路では、抵抗やインダクタ等を用いたＲＦチョークによってトランジスタＴ１がバイアスされている。

そのバイアス点は、ＤＣオフセットが除かれたテスト信号の正信号あるいは負信号を周波数変換部１２に入力したとき、周波数変換部１２から出力される信号の振幅に対するゲインＧ_ＩＦが大きな値となるように設定されている。

本実施例のレベル圧縮部１４は、図２５に示したように、ある値以上の入力レベルに対してゲインＧ_ＩＦが単調減少となるような、ゲインＧ_ＩＦの変化開始点の入力レベル１を有する。また、ＤＣオフセットが除かれたテスト信号を周波数変換部１２に入力したときにレベル圧縮部１４へ入力される信号のレベルを入力レベル２とすると、図２５に示したように、入力レベル２が、入力レベル１の５０％から１５０％の範囲内になるように設定されている。この設定は、テスト信号のレベルを調整すること、あるいはＭＯＳトランジスタのバイアスを調整することによって行われる。

この例では、入力レベル２より大きいレベルを圧縮することにより、レベル圧縮部１４より後段の回路において飽和に大きく寄与する入力レベルを圧縮している。

本実施例の振幅検出部１３およびレベル圧縮部１４の構成によれば、ＶＧＡのような回路規模が大きく消費電力の高い回路を用いることなく、単純な構成でテスト信号を高精度で比較することができる。そして、その結果、小規模かつ低消費電力の構成によって送信機のＤＣオフセットを調整することができる。

なお、ここでは図９の構成を例示したが、他の例として図１０の構成も同様である。

（第６の実施例）
第６の実施例のＤＣオフセット補正装置では、図４に示した振幅検出部１３およびレベル圧縮部１４が、図１１に示した回路で構成されている。図１１において、振幅検出部１３はダイオード回路で構成され、レベル圧縮部１４はソース接地のトランジスタ回路で構成されている。

本実施例の振幅検出部１３は、ダイオードＤ１により検波を行い、検波されたレベル信号をレベル圧縮部１４に与える。レベル圧縮部１４は、ＤＣオフセットが除かれたテスト信号の正信号または負信号が周波数変換部１２に入力されたとき、周波数変換部１２から出力されるＲＦ信号の振幅に対して大きな値となるようにゲインＧ_ＩＦの特性が設定されている。

本実施例のレベル圧縮部１４は、図２５に示したように、ある値以上の入力レベルに対してゲインＧ_ＩＦが単調減少となるような、ゲインＧＩＦの変化開始点の入力レベル１を有する。また、ＤＣオフセットが除かれたテスト信号を周波数変換部１２に入力したときにレベル圧縮部１４へ入力される信号のレベルを入力レベル２とすると、図２６に示したように、入力レベル２が、入力レベル１の５０％から１５０％の範囲内になるように設定されている。この設定は、テスト信号のレベルを調整すること、あるいはＭＯＳトランジスタのバイアスを調整することによって行われる。

この例では、入力レベル２より大きいレベルを圧縮することにより、レベル圧縮部１４より後段の回路において飽和に大きく寄与する入力レベルを圧縮している。

本実施例の振幅検出部１３およびレベル圧縮部１４の構成によれば、ＶＧＡのような回路規模が大きく消費電力の高い回路を用いることなく、単純な構成でテスト信号を高精度で比較することができる。そして、その結果、小規模かつ低消費電力の構成によって送信機のＤＣオフセットを調整することができる。

なお、ここでは図１１の構成を例示したが、他の例として図２２の構成も同様である。

（第７の実施例）
第７の実施例のＤＣオフセット補正装置では、図４に示した振幅検出部１３およびレベル圧縮部１４が、図２３に示した回路で構成されている。図２３において、振幅検出部１３はダイオード回路で構成され、レベル圧縮部１４はエミッタ接地のトランジスタ回路で構成されている。

本実施例の振幅検出部１３は、ダイオードＤ２により検波を行い、検波されたレベル信号をレベル圧縮部１４に与える。レベル圧縮部１４は、ＤＣオフセットが除かれたテスト信号の正信号または負信号が周波数変換部１２に入力されたとき、周波数変換部１２から出力されるＲＦ信号の振幅に対して大きな値となるようにゲインＧ_ＩＦの特性が設定されている。

本実施例のレベル圧縮部１４は、図２５に示したように、ある値以上の入力レベルに対してゲインＧ_ＩＦが単調減少となるような、ゲインＧ_ＩＦの変化開始点の入力レベル１を有する。また、ＤＣオフセットが除かれたテスト信号を周波数変換部１２に入力したときにレベル圧縮部１４へ入力される信号のレベルを入力レベル２とすると、図２６に示したように、入力レベル２が、入力レベル１の５０％から１５０％の範囲内になるように設定されている。この設定は、テスト信号のレベルを調整すること、あるいはバイポーラトランジスタのバイアスを調整することによって行われる。

この例では、入力レベル２より大きいレベルを圧縮することにより、レベル圧縮部１４より後段の回路において飽和に大きく寄与する入力レベルを圧縮している。

本実施例の振幅検出部１３およびレベル圧縮部１４の構成によれば、ＶＧＡのような回路規模が大きく消費電力の高い回路を用いることなく、単純な構成でテスト信号を高精度で比較することができる。そして、その結果、小規模かつ低消費電力の構成によって送信機のＤＣオフセットを調整することができる。

なお、ここでは図２３の構成を例示したが、他の例として図２４の構成も同様である。

（第８の実施例）
第８の実施例のＤＣオフセット補正装置では、図４に示した振幅検出部１３およびレベル圧縮部１４が、図９に示したソース接地のトランジスタ回路で構成されている。図９の回路は、容量Ｃ１により周波数変換部１２からのＲＦ信号からＤＣ成分を除去する。また、図９の回路では、抵抗やインダクタ等を用いたＲＦチョークによってトランジスタＴ１がバイアスされている。

そのバイアス点は、図２７に示すように、周波数変換部１２から出力されたＲＦ信号の振幅が大きくなるほどゲインＧ_ＩＦが小さくなるように設定されている。これによれば、ＤＣオフセットが除かれたテスト信号を周波数変換部１２に入力したときのレベル圧縮部１４への入力レベルを入力レベル２とすると、図２８に示すように、それ以下の入力レベルに対するゲインは必要最小限より大きくなってしまうが、最終的に飽和に大きく寄与する入力レベルが大きいときのゲインを下げてレベル圧縮を行っている。

本実施例の振幅検出部１３およびレベル圧縮部１４の構成によれば、ＶＧＡのような回路規模が大きく消費電力の高い回路を用いることなく、単純な構成でテスト信号を高精度で比較することができる。そして、その結果、小規模かつ低消費電力の構成によって送信機のＤＣオフセットを調整することができる。

なお、ここでは図９の構成を例示したが、他の例として図１０の構成も同様である。

（第９の実施例）
第９の実施例のＤＣオフセット補正装置では、図４に示した振幅検出部１３およびレベル圧縮部１４が、図１１に示したソース接地のトランジスタ回路で構成されている。図１１において、振幅検出部１３はダイオード回路で構成され、レベル圧縮部１４はソース接地のトランジスタ回路で構成されている。

本実施例の振幅検出部１３は、ダイオードＤ１により検波を行い、検波されたレベル信号をレベル圧縮部１４に与える。レベル圧縮部１４のトランジスタＴ１のバイアス点は、図２７に示すように、周波数変換部１２から出力されたＲＦ信号の振幅が大きくなるほどゲインＧ_ＩＦが小さくなるように設定されている。これによれば、ＤＣオフセットが除かれたテスト信号を周波数変換部１２に入力したときのレベル圧縮部１４への入力レベルを入力レベル２とすると、図２８に示すように、それ以下の入力レベルに対するゲインは必要最小限より大きくなってしまうが、最終的に飽和に大きく寄与する入力レベルが大きいときのゲインを下げてレベル圧縮を行っている。

本実施例の振幅検出部１３およびレベル圧縮部１４の構成によれば、ＶＧＡのような回路規模が大きく消費電力の高い回路を用いることなく、単純な構成でテスト信号を高精度で比較することができる。そして、その結果、小規模かつ低消費電力の構成によって送信機のＤＣオフセットを調整することができる。

なお、ここでは図１１の構成を例示したが、他の例として図２２の構成も同様である。

（第１０の実施例）
第１０の実施例のＤＣオフセット補正装置では、図４に示した振幅検出部１３およびレベル圧縮部１４が、図２３に示した回路で構成されている。図２３において、振幅検出部１３はダイオード回路で構成され、レベル圧縮部１４はエミッタ接地のトランジスタ回路で構成されている。

本実施例の振幅検出部１３は、ダイオードＤ２により検波を行い、検波されたレベル信号をレベル圧縮部１４に与える。レベル圧縮部１４のトランジスタＴ４のバイアス点は、図２７に示すように、周波数変換部１２から出力されたＲＦ信号の振幅が大きくなるほどゲインＧ_ＩＦが小さくなるように設定されている。これによれば、ＤＣオフセットが除かれたテスト信号を周波数変換部１２に入力したときのレベル圧縮部１４への入力レベルを入力レベル２とすると、図２８に示すように、それ以下の入力レベルに対するゲインは必要最小限より大きくなってしまうが、最終的に飽和に大きく寄与する入力レベルが大きいときのゲインを下げてレベル圧縮を行っている。

本実施例の振幅検出部１３およびレベル圧縮部１４の構成によれば、ＶＧＡのような回路規模が大きく消費電力の高い回路を用いることなく、単純な構成でテスト信号を高精度で比較することができる。そして、その結果、小規模かつ低消費電力の構成によって送信機のＤＣオフセットを調整することができる。

なお、ここでは図２３の構成を例示したが、他の例として図２４の構成も同様である。

（第１１の実施例）
第１１の実施例のＤＣオフセット補正装置では、図４に示した信号生成部１１が、図２９に示すような回路で構成されている。図２９を参照すると、信号生成部１１は、基準電圧からの振幅が共にＡ［Ｖ］と等しい正信号および負信号と基準電圧を生成する正負信号生成用の信号源と、ＤＣオフセット補正信号Ｖ_{ｏｆｆｓｅｔ}［Ｖ］を基準電圧に印加するオフセット印加用の信号源とを有している。オフセット補正用の信号源の出力端子は、正負信号生成用の信号源の基準電位に接続されている。そして、信号生成部１１は、Ｖ_{ｏｆｆｓｅｔ}＋Ａ、Ｖ_{ｏｆｆｓｅｔ}、Ｖ_{ｏｆｆｓｅｔ}−Ａのいずれかを選択して出力するスイッチを介し周波数変換部１２に接続されている。テスト信号はスイッチが正信号Ｖ_{ｏｆｆｓｅｔ}＋Ａ、負信号Ｖ_{ｏｆｆｓｅｔ}−Ａの電位を出力することにより発生する。このテスト信号により適切なＤＣオフセット補正が可能となる。そして、適切なＤＣオフセット補正が行われた後に基準電位Ｖ_{ｏｆｆｓｅｔ}を出力すれば、キャリアリークを抑圧した状態とすることができる。図２９の回路によって生成されたテスト信号の一例が図５に示されている。

なお、テスト信号は、図５に例示したパルス信号に限定されるものではない。テスト信号は、正信号の振幅と負信号の振幅とが基準電圧（もしくは基準電流）から等振幅であればよく、正信号と負信号の順序は問わない。また、正信号と負信号の間隔や、正信号と負信号の間の信号波形は問わない。

本実施例のような単純な構成の信号生成部１１により、振幅の等しい正信号と負信号からなるテスト信号のＤＣオフセットを適切に補正することができる。

（第１２の実施例）
第１２の実施例のＤＣオフセット補正装置では、図４に示した比較部１５が図１７に示すような回路で構成されている。比較部１５は、正信号レベル保持部２１、負信号レベル保持部２２、および差信号出力器２３を有している。

正信号レベル保持部２１は、レベル圧縮部１４からのレベル圧縮された検波信号の正信号の検出レベルを保持する。負信号レベル保持部２２は、レベル圧縮部１４からのレベル圧縮された検波信号の負信号の検出レベルを保持する。差信号出力器２３は、正信号レベル保持部２１による検出レベルと、負信号レベル保持部２２による検出レベルとを比較し、比較結果を差信号として出力する。

レベル圧縮部１４からのレベル圧縮された検波信号は、正信号レベル保持部２１および負信号レベル保持部２２に入力される。

正信号レベル保持部２１は、正信号のタイミングを示す正信号トリガに応じて正信号のレベルを保持する。信号生成部１１から入力された正信号を正信号トリガとしてもよく、また、信号発生部１１から正信号が発生している間に発生する信号を正信号トリガとしてもよい。

負信号レベル保持部２２は、負信号のタイミングを示す負信号トリガに応じて負信号のレベルを保持する。信号発生部１１から入力された負信号を負信号トリガとしてもよく、また、信号発生部１１から入力されたテスト信号の負信号が発生して間に発生する信号を負信号トリガとしてもよい。

正信号レベル保持部２１に保持された検波正信号の検出レベルと、負信号レベル保持部２２に保持された検波負信号の検出レベルは各々に差信号出力器２３に入力される。正信号レベル保持部２１から出力される信号は直流的な電圧出力となっている。また、負信号レベル保持部２２からの出力される信号は直流的な電圧出力となっている。

差信号出力器２３は、入力された検波正信号の検出レベルと検波負信号の検出レベルとを比較し、比較結果を出力する。

差信号出力器２３の出力する比較結果は、例えば、いずれの検出レベルが高いかを示す信号であってもよく、また、前者の検出レベルと後者の検出レベルとのレベル差を示す差分信号であってもよい。

いずれの検出レベルが高いかを判定する回路の具体的な例として比較器（コンパレータ）を用いるものがある。比較器を用いた場合の比較結果は、例えば前者の検出レベルが後者の検出レベルよりも低ければ反転出力信号を出力し、前者の検出レベルが後者の検出レベルよりも高い場合に非反転出力信号を出力することとし、反転出力信号と非反転出力信号と２値で比較結果を示せばよい。

また、レベル差を差分信号として出力する回路の具体的な例として、演算増幅器や減算器などの演算回路を用いるものがある。

以上説明したような単純な構成の本実施例の比較部１５により、オフセット調整部１６に比較結果を与えることで、オフセット調整部１６が比較結果に応じて直流オフセット補正信号を発生し、信号生成部１１にフィードバックさせることができる。

（第１３の実施例）
第１３の実施例のＤＣオフセット補正装置では、図４に示した比較部１５が、図１９に示すような回路で構成されている。比較部１５は、サンプル／ホールド回路４１、サンプル／ホールド回路４２、およびコンパレータ４３を有している。

サンプル／ホールド回路４１は、レベル圧縮部１４からの正信号の検波レベルを取り込んで保持する。サンプル／ホールド回路４２は、レベル圧縮部１４からの負信号の検波レベルを取り込んで保持する。比較器（コンパレータ）４３は、サンプル／ホールド回路４１で保持された検波レベルと、サンプル／ホールド回路４２で保持された検波レベルとを比較し、比較結果を差信号として出力する。

本実施例は、第１２の実施例に示した差信号出力器２３として比較器（コンパレータ）を用いた例である。

レベル圧縮部１４でレベル圧縮された検波信号は、サンプル／ホールド回路４１およびサンプル／ホールド回路４２に入力される。

サンプル／ホールド回路４１は、正信号のタイミングを示す正信号トリガに応じて正信号のレベルを保持する。信号生成部１１から入力された正信号を正信号トリガとしてもよく、また、信号発生部１１から正信号が発生している間に発生する信号を正信号トリガとしてもよい。

サンプル／ホールド回路４２は、負信号のタイミングを示す負信号トリガに応じて負信号のレベルを保持する。信号発生部１１から入力された負信号を負信号トリガとしてもよく、また、信号発生部１１から入力されたテスト信号の負信号が発生して間に発生する信号を負信号トリガとしてもよい。

サンプル／ホールド回路４１に保持された検波正信号の検出レベルと、サンプル／ホールド回路４２に保持された検波負信号の検出レベルは各々にコンパレータ４３に入力される。サンプル／ホールド回路４１から出力される信号は直流的な電圧出力となっている。また、サンプル／ホールド回路４２からの出力される信号は直流的な電圧出力となっている。コンパレータ４３は、それらの検出レベルを比較し、比較結果を出力する。この比較結果は、テスト信号のＤＣオフセットが正方向へのシフトか、負方向へのシフトかを示す。

例えば、前者の検出レベルが後者の検出レベルよりも低ければ反転出力信号を出力し、前者の検出レベルが後者の検出レベルよりも高い場合に非反転出力信号を出力することとし、反転出力信号と非反転出力信号と２値で比較結果を示せばよい。

ここでは、どちらの検出レベルがどれだけ大きいかという差分量は必ずしも必要ではない。例えば、上述したような反転出力信号と非反転出力信号の２値でテスト信号のＤＣオフセットのシフト方向を示せば、どちらの方向にＤＣオフセット補正を行えばよいかが分かる。

本実施例のように単純な回路のコンパレータ４３を用いれば容易に直流シフトの方向を示す情報をオフセット調整部１６に与えることができ、比較部１５およびその後段のオフセット調整部１６の回路構成を単純化できる。

レベル圧縮部１４からの検波信号において検波レベルは時系列に現れるので、それら時系列で現れる検波レベルをサンプル／ホールド回路４１、４２で並列にしてコンパレータ４３に入力すればよく、本実施例の比較部１５は、単純な回路で検波レベルの比較を行うことができる。

（第１４の実施例）
第１４の実施例のＤＣオフセット補正装置では、図４に示した比較部１５が、図２０に示すような回路で構成されている。比較部１５は、サンプル／ホールド回路５１およびコンパレータ５２を有している。

サンプル／ホールド回路５１は、レベル圧縮部１４からの正信号（あるいは負信号）の検波レベルを取り込んで保持する。比較器（コンパレータ）５２は、サンプル／ホールド回路５１で保持された検波レベルと、レベル圧縮部１４からの負信号（あるいは正信号）の検波レベルとを比較し、比較結果を差信号として出力する。

サンプル／ホールド回路５１にて用いられるトリガは、第１２、１３の実施例と同様のものである。

サンプル／ホールド回路５１は、正信号トリガに応じて正信号のレベルを保持しようとするとき、信号生成部１１から入力された正信号を正信号トリガとしてもよく、また、信号発生部１１から正信号が発生している間に発生する信号を正信号トリガとしてもよい。

サンプル／ホールド回路４２は、負信号トリガに応じて負信号のレベルを保持しようとするとき、信号発生部１１から入力された負信号を負信号トリガとしてもよく、また、信号発生部１１から入力されたテスト信号の負信号が発生して間に発生する信号を負信号トリガとしてもよい。

サンプル／ホールド回路５１に保持された検波正信号（あるいは負信号）の検出レベルと、レベル圧縮部１４からの検波負信号の検出レベルは各々にコンパレータ５２に入力される。サンプル／ホールド回路５１から出力される信号は直流的な電圧出力となっている。

コンパレータ５２は、負信号（あるいは正信号）のタイミングで、それらの検出レベルを比較し、比較結果を出力する。この比較結果は、テスト信号のＤＣオフセットが正方向へのシフトか、負方向へのシフトかを示す。

この比較結果は、第１３の実施例と同様に、例えば、前者の検出レベルが後者の検出レベルよりも低ければ反転出力信号を出力し、前者の検出レベルが後者の検出レベルよりも高い場合に非反転出力信号を出力することとし、反転出力信号と非反転出力信号と２値で比較結果を示せばよい。

本実施例によれば、１つのサンプル／ホールド回路と比較器の簡単な回路で比較部１５を実現できる。すなわち、正信号の検出レベルと負信号の検出レベルが時系列に現れる、レベル圧縮された検波信号から検波正信号（あるいは検波負信号）の検出レベルをサンプルホールド回路にて保持し、この検波正信号（あるいは検波負信号）の直流的な検出レベルと、レベル圧縮された検波信号の検波負信号（あるいは検波正信号）の検出レベルを負信号（あるいは正信号）のタイミングで比較することで回路を単純化することができる。

（第１５の実施例）
第１５の実施例のＤＣオフセット補正装置では、図４に示した比較部１５が図１８に示すような回路で構成されている。比較部１５は、Ａ／Ｄコンバータ３１、正信号レベルレジスタ３２、負信号レベルレジスタ３３、および減算器３４を有している。

Ａ／Ｄコンバータ３１は、レベル圧縮部１４からのレベル圧縮されたアナログの検波信号の検出レベルを示すアナログ値をデジタル値（デジタル信号）に変換する。正信号レベルレジスタ３２は、デジタル変換された、レベル圧縮された検波信号を入力とし、その中から検波正信号の検出レベルに相当するデジタル値を記録する。負信号レベルレジスタ３３は、デジタル変換された、レベル圧縮された検波信号を入力とし、その中から検波負信号の検出レベルに相当するデジタル値を記録する。減算器３４は、正信号レベルレジスタ３２に記録されたデジタル値から、負信号レベルレジスタ３３に記録されたデジタル値を減算する。

レベル圧縮部１４からのレベル圧縮された検波信号は、Ａ／Ｄコンバータ３１に入力される。レベル圧縮された検波信号の検出レベルは、Ａ／Ｄコンバータ３１でアナログ／デジタル変換された後、正信号レベルレジスタ３２および負信号レベルレジスタ３３に入力される。

正信号レベルレジスタ３２は、正信号のタイミングを示す正信号トリガに応じて正信号のデジタル値を記録する。信号生成部１１から入力された正信号を正信号トリガとしてもよく、また、信号発生部１１から正信号が発生している間に発生する信号を正信号トリガとしてもよい。

負信号レベルレジスタ３３は、負信号のタイミングを示す負信号トリガに応じて負信号のデジタル値を記録する。信号生成部１１から入力された負信号を負信号トリガとしてもよく、また、信号発生部１１から負信号が発生している間に発生する信号を負信号トリガとしてもよい。

正信号レベルレジスタ３２に記録されたデジタル値と、負信号レベルレジスタ３３に記録されたデジタル値とは、各々に減算器３４に入力される。

減算器３４は、例えば正信号レベルレジスタ３２のデジタル値から、負信号レベルレジスタ３３のデジタル値を減算し、減算結果を出力する。減算器３４からの減算結果は、オフセット調整部１６に入力される。オフセット調整部１６は、その減算結果に応じてＤＣオフセットを行うためのＤＣオフセット補正信号を生成する。

本実施例によれば、デジタル回路で比較部１５の回路を構成することにより、第１２から１４の実施例に示したようなアナログ処理のレベル比較と同様に、デジタル処理によるレベル比較を行い、その結果をオフセット調整部１６に与えることができる。

（第１６の実施例）
図３０は、第１６の実施例によるＤＣオフセット補正装置の構成を示すブロック図である。図３０を参照すると、第１６の実施例によるＤＣオフセット補正装置は、ベースバンド部６１、信号生成部６２、ミキサ６３、振幅検出部６４、レベル圧縮部６５、比較部６６、オフセット調整部６７、および局部発振器６８を有している。

図４の周波数変換部１２が図３０ではミキサ６３と局部発振器６８で構成されており、ミキサ６３には信号生成部６２に加えてベースバンド部６１が接続されている。

ベースバンド部６１からのベースバンド信号はミキサ６３に入力され、ミキサ６３にて局部発振器６８からの局部発振信号（ローカル信号）とミキシングされ、そのミキシングにより周波数変換される。局部発振器６８から出力される局部発振信号の周波数は予め定められている。ミキサ６３で周波数変換されたＲＦ信号は、必要に応じて電力増幅などの高周波信号処理が行われた後に出力される。

同様に、信号生成部６２からのテスト信号は、ミキサ６３に入力され、ミキサ６３にて局部発振器６８からの局部発振信号とミキシングされ、そのミキシングにより周波数変換される。局部発振器６８から出力される局部発振信号の周波数は予め定められている。ミキサ６３で周波数変換されたＲＦ信号は、必要に応じて電力増幅などの高周波信号処理が行われた後に出力される。

ミキサ６３から振幅検出部６４に送られる信号は、周波数変換により、直流信号や低周波信号ではなく、特定の高周波成分を有する信号になる。振幅検出部６４は、例えば包絡線検波器（エンベロープディテクタ）を有する構成とすれば、包絡線検波による振幅検出を容易に実現することができる。

ミキサ６３からの高周波信号は、例えば空中線を介して所望の相手に送信される。信号生成部６２、振幅検出部６４、レベル圧縮部６５、比較部６６、オフセット調整部６７は、図４に示した信号生成部１１、レベル圧縮部１４、比較部１５、オフセット調整部１６と同様の構成を採用することができる。

図３１は、ＤＣオフセット補正前の各部の信号を示すタイミングチャートである。図３２は、ＤＣオフセット補正後の各部の信号を示すタイミングチャートである。図３１、３２において、（ａ）は、局部発振器６８がミキサ６３に入力する局部発振信号を示す。（ｂ）は、ミキサ６３に入力されるテスト信号もしくはベースバンド信号を示す。（ｃ）は、ミキサ６３から出力される高周波信号を示す。（ｄ）は、レベル圧縮部６５から出力される包絡線検波された検波信号をレベル圧縮した信号を示す。

図３１の（ｂ）を見ると、ＤＣオフセット補正が行われていないため、正方向にテスト信号（あるいはベースバンド信号）のＤＣレベルがシフトしていることが分かる。このため、図３１の（ｃ）に示したように、正信号で変調された高周波信号の振幅と、負信号で変調された高周波信号の振幅とが異なっている。この結果、図３１の（ｄ）を見ると、この高周波信号を包絡線検波したとき、検波信号が一定でなく振幅がゆらいでいる。

これに対して、図３２の（ｂ）を見ると、ＤＣオフセット補正が行われているため、テスト信号（あるいはベースバンド信号）にＤＣレベルのオフセットがなくなっている。このため、正信号の振幅と負信号の振幅が等しくなっており、図３２の（ｃ）に示したように、正信号で変調された高周波信号の振幅と、負信号で変調された高周波信号の振幅とが等しくなる。この結果、図３２の（ｄ）を見ると、この高周波信号を包絡線検波したとき、検波信号の振幅が一定になっている。

以上のように、ＤＣシフトがあれば、レベル圧縮部６５から出力される信号の検波レベルが変化し、検波正信号の検出レベルと検波負信号の検出レベルとが一致しない。しかし、ＤＣオフセット補正を行うことにより、この変化を除去すれば、包絡線検波して得られる検波正信号の検出レベルと検波負信号の検出レベルとを一致させることができる。

検波正信号の検出レベルと検波負信号の検出レベルとが一致した状態は、ＤＣオフセット補正が良好に行われてＤＣレベルのシフトがない状態であり、キャリアリークのない品質の良好な通信が可能である。

（第１７の実施例）
第１７の実施例のＤＣオフセット補正装置では、図４に示した信号生成部１１が作動回路で構成されている。

図４に示した信号発生部１１は、図５に示したようなテスト信号を出力する場合、パルス信号発生回路で発生させたパルス信号を電力増幅器で所望の振幅まで増幅することでテスト信号を生成するという構成が一般的であると考えられる。

ここで、基準レベル（基準電圧）からの振幅が正信号と負信号とで等しいテスト信号を生成し、電力増幅して周波数変換部１２に入力しようとするときを考える。その電力増幅器が図２１（ａ）に示すような特性の非線形回路であったとすると、増幅されたテスト信号は、電力増幅器の非線形性により正信号と負信号とで振幅の異なる信号になってしまう。

このテスト信号は正信号の振幅と負信号の振幅とが異なるため、比較部１５における検波正信号と検波負信号とのレベル比較で誤差が生じる。そして、その結果、ＤＣオフセットの補正が正確に行えなくなってしまう。

そこで、本実施例の信号生成部１１は、一例として差動回路（あるいは差動増幅回路）を用いた構成である。この構成により、正信号と負信号の振幅が等しいテスト信号を生成することができる。

図２１（ｂ）を参照すると、パルス信号発生回路からは、基準レベル（基準電圧）からの正信号の振幅と負信号の振幅とが等しいテスト信号がから出力され、その同相信号と逆相信号が非線形回路である電力増幅器に入力される。本実施例の電力増幅器は差動回路なので、その差動回路を構成する２つのトランジスタの各々に同相信号と逆相信号が入力される。

トランジスタの非線形性により、同相信号の正信号と負信号の振幅は異なるものとなり、また、逆相信号の正信号と負信号の振幅も異なるものとなる。しかし、これらは差動回路で相殺され、電力増幅器から出力されるテスト信号は正信号と負信号の振幅が等しい理想的なテスト信号となる。

このようなテスト信号を用いることで、比較部１５において、誤差を含まない比較が可能となり、テスト信号のＤＣシフトを正確に検出し、ＤＣオフセットを正確に補正することができる。

Claims (20)

1. 周波数変換回路の直流オフセットを補正する直流オフセット補正装置であって、
   基準電圧から正方向に所定の振幅を有する正信号と前記基準電圧から負方向に前記正信号と同じ振幅を有する負信号とを含むテスト信号を生成し、直流オフセット補正信号を与えられると、該直流オフセット補正信号に基づいて前記テスト信号の直流レベルを補正し、補正した前記テスト信号を前記周波数変換回路に送る信号生成部と、
   前記周波数変換回路で処理された前記テスト信号の前記正信号の振幅と前記負信号の振幅とを検出する振幅検出部と、
   前記振幅検出部で検出された前記正信号の振幅および前記負信号の振幅を、入カレベルによって変化する利得でレベル変換するレベル圧縮部と、
   前記レベル圧縮部でレベル変換された前記正信号の振幅と前記負信号の振幅とを比較する比較部と、
   前記比較部による比較結果に応じて、前記直流オフセットを相殺するように、前記直流オフセット補正信号を生成し、前記信号生成部に与えるオフセット調整部と、を有する直流オフセット補正装置。
2. 前記レベル圧縮部の前記利得は、前記入力レベルが所定の範囲内において、前記入カレベルの増加に伴って単調減少する、請求項１に記載の直流オフセット補正装置。
3. 前記レベル圧縮部の前記利得は、所定値より大きな利得の得られる第１の入カレベルより大きな入力レベルの範囲で単調減少し、前記直流オフセットが除去された状態のテスト信号を前記周波数変換回路に入力したときに前記振幅検出部力前記レベル圧縮部に送られる前記テスト信号の前記正信号および前記負信号の振幅である第２の入力レベルが前記第１の入力レベルの５０％以上１５０％以下の範囲内にある、請求項２に記載の直流オフセット補正装置。
4. 前記レベル圧縮部の前記利得は、前記第１の入力レベルにピークがあり、該第１の入力レベルより小さな入力レベルの範囲で単調増加する、請求項３に記載の直流オフセット補正装置。
5. 前記オフセット調整部は、前記比較部において前記正信号の振幅と前記負信号の振幅を等しくするような前記オフセット補正信号を生成する、請求項１に記載の直流オフセット補正装置。
6. 前記振幅検出部と前記レベル圧縮部は一体的なトランジスタ回路で構成される、請求項１に記載の直流オフセット補正装置。
7. 前記振幅検出部がダイオード回路で構成され、前記レベル圧縮部がトランジスタ回路で構成される、請求項１に記載の直流オフセット補正装置。
8. 前記トランジスタ回路はソース接地の電解効果型トランジスタ回路である、請求項６または７に記載の直流オフセット補正装置。
9. 前記トランジスタ回路はエミッタ接地のバイポーラトランジスタ回路である、請求項６または７に記載の直流オフセット補正装置。
10. 前記比較部は、
    前記レベル圧縮部でレベル変換された前記正信号の振幅のレベルを保持する正信号レベル保持回路と、
    前記レベル圧縮部でレベル変換された前記負信号の振幅のレベルを保持する負信号レベル保持回路と、
    前記正信号レベル保持部で保持された前記正信号の振幅のレベルと前記負信号レベル保持部で保持された前記負信号の振幅のレベルとの差分を示す差信号を出力する差信号出力回路と、を有する、請求項１に記載の直流オフセット補正装置。
11. 前記比較部は、
    前記振幅検出部で前記正信号の振幅が検出されている間に、該正信号の振幅のレベルを保持する正信号サンプルホールド回路と、
    前記振幅検出部で前記負信号の振幅が検出されている間に、該負信号の振幅のレベルを保持する負信号サンプルホールド回路と、
    前記正信号サンプルホールド回路で保持された前記正信号の振幅のレベルと、前記負信号サンプルホールド回路で保持された前記負信号の振幅のレベルとを比較するコンパレータと、を有する、請求項１に記載の直流オフセット補正装置。
12. 前記比較部は、
    前記正信号の振幅のレベルまたは前記負信号の振幅のレベルのいずれか一方を保持するサンプルホールド回路と、
    前記サンプルホールド回路の保持した前記正信号または前記負信号のいずれか一方の前記レベルと、前記レベル圧縮部でレベル変換された他方のレベルとを比較するコンパレータと、を有する、請求項１に記載の直流オフセット補正装置。
13. 前記比較部は、
    前記レベル圧縮部でレベル変換された前記正信号の振幅と前記負信号の振幅をデジタル値に変換するアナログデジタル変換器と、
    前記アナログデジタル変換器で得られた前記正信号の振幅を示すデジタル値を保持する正信号レベルレジスタと、
    前記アナログデジタル変換器で得られた前記負信号の振幅を示すデジタル値を保持する負信号レベルレジスタと、
    前記正信号レベルレジスタに保持された前記正信号の振幅を示すデジタル値と前記負信号レベルレジスタに保持された前記負信号の振幅を示すデジタル値との差を演算する減算器と、を有する請求項１に記載の直流オフセット補正装置。
14. 前記信号生成部は差動回路で構成されている、請求項１に記載の直流オフセット補正装置。
15. 前記振幅検出部は、前記テスト信号の振幅を包絡線検波で検出する、請求項１から１４のいずれか１項に記載の直流オフセット補正装置。
16. 周波数変換回路の直流オフセットを補正するための直流オフセット補正方法であって、
    基準電圧から正方向に所定の振幅を有する正信号と前記基準電圧から負方向に前記正信号と同じ振幅を有する負信号とを含むテスト信号を生成して前記周波数変換回路に送り、
    前記周波数変換回路で処理された前記テスト信号の前記正信号の振幅と前記負信号の振幅とを検出し、
    検出された前記正信号の振幅および前記負信号の振幅を、入力レベルによって変化する利得でレベル変換し、
    レベル変換された前記正信号の振幅と前記負信号の振幅とを比較し、
    前記比較の結果に応じて、前記直流オフセットを相殺するための直流オフセット補正信号を生成し、
    前記直流オフセット補正信号に基づいて、前記周波数変換回路に送る前記テスト信号の直流レベルを補正する、直流オフセット補正方法。
17. 前記利得は、前記入力レベルが所定の範囲内において、前記入力レベルの増加に伴って単調減少する、請求項１６に記載の直流オフセット補正方法。
18. 前記利得は、所定値より大きな利得の得られる第１の入力レベルより大きな入カレベルの範囲で単調減少し、前記直流オフセットが除去された状態のテスト信号を前記周波数変換回路に入力したときのレベル変換前の前記テスト信号の前記正信号および前記負信号の振幅である第２の入力レベルが前記第１の入力レベルの５０％以上１５０％以下の範囲内にある、請求項１７に記載の直流オフセット補正方法。
19. 前記利得は、前記第１の入力レベルにピークがあり、該第１の入力レベルより小さな入力レベルの範囲で単調増加する、請求項１８に記載の直流オフセット補正方法。
20. レベル変換された前記正信号の振幅と前記負信号の振幅を等しくするような前記オフセット補正信号を生成する、請求項１６に記載の直流オフセット補正方法。

Images