JP4795815B2 - Constant current circuit and constant voltage circuit - Google Patents

Constant current circuit and constant voltage circuit Download PDF

Info

Publication number
JP4795815B2
JP4795815B2 JP2006049812A JP2006049812A JP4795815B2 JP 4795815 B2 JP4795815 B2 JP 4795815B2 JP 2006049812 A JP2006049812 A JP 2006049812A JP 2006049812 A JP2006049812 A JP 2006049812A JP 4795815 B2 JP4795815 B2 JP 4795815B2
Authority
JP
Japan
Prior art keywords
mos transistor
type mos
constant current
source
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006049812A
Other languages
Japanese (ja)
Other versions
JP2007226710A (en
Inventor
宝昭 根来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2006049812A priority Critical patent/JP4795815B2/en
Publication of JP2007226710A publication Critical patent/JP2007226710A/en
Application granted granted Critical
Publication of JP4795815B2 publication Critical patent/JP4795815B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Electrical Variables (AREA)

Description

本発明は、ＭＯＳ（Metal Oxide Semiconductor）構成の定電流回路と定電圧回路に係り、特に、回路の動作を安定させるのに好適な技術に関するものである。   The present invention relates to a constant current circuit and a constant voltage circuit having a MOS (Metal Oxide Semiconductor) configuration, and more particularly to a technique suitable for stabilizing the operation of the circuit.

ＭＯＳトランジスタを用いて構成されたアナログ回路においては、動作を安定させるために、基準電圧および定電流源が重要である。しかし、定電流源の生成に用いるＭＯＳトランジスタは、製造工程における閾値電圧のばらつきや、温度による閾値電圧の変化が発生する。例えば、閾値電圧が高くなると定電流が大きくなり、閾値電圧が低くなると定電流が小さくなる。   In an analog circuit configured using MOS transistors, a reference voltage and a constant current source are important in order to stabilize the operation. However, in the MOS transistor used for generating the constant current source, variations in threshold voltage in the manufacturing process and changes in threshold voltage due to temperature occur. For example, the constant current increases as the threshold voltage increases, and the constant current decreases as the threshold voltage decreases.

このような、ＭＯＳトランジスタの製造工程における閾値のばらつきに対応した従来の定電流回路として、例えば特許文献１に記載の図３に示す回路がある。   As a conventional constant current circuit corresponding to such a variation in threshold value in the manufacturing process of the MOS transistor, there is a circuit shown in FIG.

図３は、従来のＭＯＳトランジスタを用いた定電流回路の構成例を示す回路図であり、図３（ａ）における回路は、ディプレッションタイプＭＯＳトランジスタ（Ｄ型ＭＯＳトランジスタ）３１と抵抗３２を用いた構成、図３（ｂ）における回路は、Ｄ型ＭＯＳトランジスタ３１のみを用いた構成となっている。   FIG. 3 is a circuit diagram showing a configuration example of a constant current circuit using a conventional MOS transistor. The circuit in FIG. 3A uses a depletion type MOS transistor (D type MOS transistor) 31 and a resistor 32. The configuration, the circuit in FIG. 3B, has a configuration using only the D-type MOS transistor 31.

図３（ｂ）に示す回路では、Ｄ型ＭＯＳトランジスタ３１のゲートとソースとサブストレート（基板）をグランド電位ＶＳＳに接続し、ドレインを高電位ＶＤＤに接続した構成としており、Ｄ型ＭＯＳトランジスタ３１のソース・ドレイン間に定電流が流れる。   In the circuit shown in FIG. 3B, the gate, source and substrate (substrate) of the D-type MOS transistor 31 are connected to the ground potential VSS, and the drain is connected to the high potential VDD. A constant current flows between the source and drain.

このような図３（ｂ）に示すＤ型ＭＯＳトランジスタ３１単体による構成の回路では、熱拡散、ゲート酸化、イオン注入等、Ｄ型ＭＯＳトランジスタ３１の製造工程で生じるＭＯＳトランジスタのしきい値電圧（閾値電圧）の変動によって、定電流の絶対値や温度係数が大きく変わるという問題がある。   In such a circuit having a single D-type MOS transistor 31 shown in FIG. 3B, the threshold voltage of the MOS transistor (Differential MOS transistor 31 generated in the manufacturing process of the D-type MOS transistor 31 such as thermal diffusion, gate oxidation, ion implantation, etc.) There is a problem that the absolute value of the constant current and the temperature coefficient change greatly due to fluctuations in the threshold voltage.

図３（ａ）に示す回路では、Ｄ型ＭＯＳトランジスタ３１のゲートとソースとの間に抵抗３２を挿入している。すなわち、Ｄ型ＭＯＳトランジスタ３１のソースとサブストレートと抵抗３２の一端を接続し、Ｄ型ＭＯＳトランジスタ３１のゲートと抵抗３２の他端をＶＳＳで接続し、Ｄ型ＭＯＳトランジスタ３１のドレインをＶＤＤに接続している。   In the circuit shown in FIG. 3A, a resistor 32 is inserted between the gate and source of the D-type MOS transistor 31. That is, the source and substrate of the D-type MOS transistor 31 and one end of the resistor 32 are connected, the gate of the D-type MOS transistor 31 and the other end of the resistor 32 are connected by VSS, and the drain of the D-type MOS transistor 31 is set to VDD. Connected.

このような構成とすることにより、Ｄ型ＭＯＳトランジスタ３１の閾値電圧が製造工程のばらつきで、例えば高くなるとＤ型ＭＯＳトランジスタ３１に流れる定電流が増加する方向となるが、ゲート・ソース間に挿入された抵抗３２に流れる電流で生じる電圧降下によって、Ｄ型ＭＯＳトランジスタ３１のゲート電位は、ソース電位に対してマイナス（−）方向となり、定電流を流さなくなる方向に変化し、その結果、定電流は安定化する。   With such a configuration, when the threshold voltage of the D-type MOS transistor 31 is varied due to a manufacturing process, for example, the threshold voltage increases, the constant current flowing through the D-type MOS transistor 31 increases. Due to the voltage drop caused by the current flowing through the resistor 32, the gate potential of the D-type MOS transistor 31 changes to the minus (−) direction with respect to the source potential and changes in a direction in which no constant current flows. As a result, the constant current Stabilizes.

また逆に、閾値電圧が低くなるとＤ型ＭＯＳトランジスタ３１に流れる定電流が減少する方向となるが、抵抗３２に流れる電流で生じる電圧降下は小さくなるので、Ｄ型ＭＯＳトランジスタ３１のゲート電位は、ソース電位に対してプラス（＋）方向となり、定電流を流れやすくなる方向に変化し、その結果、定電流は安定化する。   Conversely, when the threshold voltage is lowered, the constant current flowing through the D-type MOS transistor 31 tends to decrease. However, since the voltage drop caused by the current flowing through the resistor 32 is reduced, the gate potential of the D-type MOS transistor 31 is A positive (+) direction with respect to the source potential changes to a direction in which a constant current easily flows, and as a result, the constant current is stabilized.

尚、一般的に温度があがる場合、Ｄ型ＭＯＳトランジスタ３１の閾値電圧の変動と連動して定電流が大きくなる場合、抵抗値が大きくなる抵抗３２（例えば、ポリシリコン抵抗、拡散抵抗）を用いることによって、さらに安定した定電流を得ることができる。   In general, when the temperature rises, a resistor 32 (for example, a polysilicon resistor or a diffused resistor) that increases the resistance value is used when the constant current increases in conjunction with the fluctuation of the threshold voltage of the D-type MOS transistor 31. Thus, a more stable constant current can be obtained.

また、上記特許文献１においては、図３（ａ）に示した定電流回路を用いた基準電圧回路の構成例が記載されており、また、図３（ｂ）に示した定電流回路を用いた基準電圧回路の構成例が特許文献２および特許文献３に記載されている。   Further, in Patent Document 1, a configuration example of a reference voltage circuit using the constant current circuit shown in FIG. 3A is described, and the constant current circuit shown in FIG. 3B is used. Examples of the configuration of the reference voltage circuit are described in Patent Document 2 and Patent Document 3.

図４は、従来のＭＯＳトランジスタを用いた基準電圧回路の構成例を示す回路図であり、上記特許文献２および特許文献３に記載の上記図３（ｂ）に示した定電流回路を用いた基準電圧回路の構成例を示している。   FIG. 4 is a circuit diagram showing a configuration example of a reference voltage circuit using a conventional MOS transistor. The constant current circuit shown in FIG. 3B described in Patent Document 2 and Patent Document 3 is used. 2 shows a configuration example of a reference voltage circuit.

図４における基準電圧回路では、高電位側の電源にディプレション（Ｄ）型ｎチャネルＭＯＳトランジスタ４５のドレインを接続し、低電位側の電源にエンハンスメント（Ｅ）型ｎチャネルＭＯＳトランジスタ４７のソースおよびバルクを接続している。   In the reference voltage circuit in FIG. 4, the drain of the depletion (D) type n-channel MOS transistor 45 is connected to the high potential side power supply, and the source of the enhancement (E) type n channel MOS transistor 47 is connected to the low potential side power supply. And connecting the bulk.

そして、Ｄ型ｎチャネルＭＯＳトランジスタ４５のソースおよびバルクをＥ型ｎチャネルＭＯＳトランジスタ４７のドレインに接続点４８で接続し、それぞれのゲート同士を接続点４６で接続するとともに、接続点４８にも接続する。この接続点４８が低電位側の電源を基準電位とする基準電圧出力である。   The source and bulk of the D-type n-channel MOS transistor 45 are connected to the drain of the E-type n-channel MOS transistor 47 at the connection point 48, and the gates are connected to each other at the connection point 46 and also connected to the connection point 48. To do. This connection point 48 is a reference voltage output using the power source on the low potential side as a reference potential.

一般的に、エンハンスメント（Ｅ）型ＭＯＳトランジスタは表面チャンネル型トランジスタであるのでスレショールド電圧の製造ばらつきが小さいが、それに対してディプリーション（Ｄ）型トランジスタは埋め込みチャンネル型トランジスタとなっているので、スレショールド電圧の製造ばらつきが大きく、飽和ドレイン電流の製造ばらつきが非常に大きいという問題がある。   In general, the enhancement (E) type MOS transistor is a surface channel type transistor, so the manufacturing variation of the threshold voltage is small. On the other hand, the depletion (D) type transistor is a buried channel type transistor. Therefore, there is a problem that the manufacturing variation of the threshold voltage is large and the manufacturing variation of the saturation drain current is very large.

図５は、図４における基準電圧回路を用いた定電流回路の構成例を示す回路図であり、この定電流回路においては、ドレインが高電位側の電源５４に接続されたディプレッションタイプＭＯＳトランジスタすなわちＤ型ＭＯＳトランジスタ５１（（図中「ＤｅｐＴｒ１」と記載）のソースと、ソースが低電位側（グランド）に接続されたエンハンスメントタイプＭＯＳトランジスタすなわちＥ型ＭＯＳトランジスタ５２（（図中「ＥｎｈＴｒ１」と記載）のドレインと各々のゲートを結線して図４に示す基準電圧回路を構成し、基準電圧５５を得、さらに、この基準電圧５５をＥ型ＭＯＳトランジスタ５３（（図中「ＥｎｈＴｒ２」と記載）のゲートに結線し、このＥ型ＭＯＳトランジスタ５３（ＥｎｈＴｒ２）の飽和ドレイン電流を定電流値Ｉｒｅｆとして出力する構成となっている。   FIG. 5 is a circuit diagram showing a configuration example of a constant current circuit using the reference voltage circuit in FIG. 4. In this constant current circuit, a depletion type MOS transistor having a drain connected to a power source 54 on the high potential side, that is, The source of the D-type MOS transistor 51 (denoted as “DepTr1” in the figure) and the enhancement type MOS transistor, ie, the E-type MOS transistor 52 (denoted as “EnhTr1” in the figure) whose source is connected to the low potential side (ground) 4) is connected to each gate to form the reference voltage circuit shown in FIG. 4 to obtain the reference voltage 55. Further, this reference voltage 55 is connected to the E-type MOS transistor 53 (denoted as “EnhTr2” in the figure). The saturation drain current of the E-type MOS transistor 53 (EnhTr2) is a constant current. And it has a configuration to be output as Iref.

このとき、Ｄ型ＭＯＳトランジスタ５１の飽和電流は定電流源となり、Ｅ型ＭＯＳトランジスタ５２はドレイン、ゲートが共通であるため、上部の定電流値となるようにゲート電圧が決まる。そのゲート電圧をＥ型ＭＯＳトランジスタ５３がもらって動作するので、Ｄ型ＭＯＳトランジスタの電流値をカレントミラーする。   At this time, the saturation current of the D-type MOS transistor 51 becomes a constant current source, and since the drain and gate of the E-type MOS transistor 52 are common, the gate voltage is determined so as to have an upper constant current value. Since the E-type MOS transistor 53 operates with the gate voltage, the current value of the D-type MOS transistor is current mirrored.

このようなＤ型ＭＯＳトランジスタ５１（ＤｅｐＴｒ１）とＥ型ＭＯＳトランジスタ５２（ＥｎｈＴｒ１）およびＥ型ＭＯＳトランジスタ５３（ＥｎｈＴｒ２）を用いて構成された定電流回路においては、Ｄ型ＭＯＳトランジスタ５１（ＤｅｐＴｒ１）のスレショールド電圧の製造ばらつきが大きい場合には、その電流値のばらつきも大きくなり、Ｅ型ＭＯＳトランジスタ５３（ＥｎｈＴｒ２）の飽和ドレイン電流値（定電流値Ｉｒｅｆ）も大きく影響されてしまう。   In a constant current circuit configured using such a D-type MOS transistor 51 (DepTr1), an E-type MOS transistor 52 (EnhTr1), and an E-type MOS transistor 53 (EnhTr2), the D-type MOS transistor 51 (DepTr1) When the manufacturing variation of the threshold voltage is large, the variation of the current value is also large, and the saturation drain current value (constant current value Iref) of the E-type MOS transistor 53 (EnhTr2) is greatly influenced.

また、Ｄ型ＭＯＳトランジスタ５１（ＤｅｐＴｒ１）においては、温度による閾値電圧の変化も発生し、Ｄ型ＭＯＳトランジスタ５１（ＤｅｐＴｒ１）とＥ型ＭＯＳトランジスタ５２（ＥｎｈＴｒ１）のスレショールド電圧の差（閾値差）からなる基準電圧５５も不安定となり、この基準電圧５５を用いた定電流回路全体が不安定となっていた。   Further, in the D-type MOS transistor 51 (DepTr1), a change in threshold voltage due to temperature also occurs, and a difference in threshold voltage between the D-type MOS transistor 51 (DepTr1) and the E-type MOS transistor 52 (EnhTr1) (threshold difference). ) Is also unstable, and the entire constant current circuit using the reference voltage 55 is unstable.

このような問題に対処するための従来技術として、例えば、特許文献４に記載の技術がある。この技術では、ＭＯＳトランジスタ５３（ＥｎｈＴｒ２）のソースと基板間に抵抗を挿入し、この抵抗をレーザ光線によってトリミングすることで電流値を調整している。   As a conventional technique for dealing with such a problem, there is a technique described in Patent Document 4, for example. In this technique, a resistance is inserted between the source of the MOS transistor 53 (EnhTr2) and the substrate, and the current value is adjusted by trimming the resistance with a laser beam.

また、このような抵抗のトリミングにより温度依存性の小さい定電流発生回路を実現する従来技術として、例えば、特許文献５に記載の技術もある。   Further, as a conventional technique for realizing a constant current generating circuit with a small temperature dependency by trimming such a resistor, there is a technique described in Patent Document 5, for example.

しかし、このような、トリミングという手段を使う場合には、サイズの異なるトランジスタを用意し、さらにトリミング用のビットを容易するために大きな面積が必要であり、温度変化に対しては補正ができない欠点があった。   However, when using such a means of trimming, it is necessary to prepare transistors of different sizes and to make a bit for trimming, a large area is required, and it is not possible to correct for temperature changes. was there.

尚、定電流回路における従来の安定化技術に関しては、特許文献６〜１０に記載の技術がある。   In addition, there exists a technique of patent documents 6-10 regarding the conventional stabilization technique in a constant current circuit.

特許第３５１７３４３号公報Japanese Patent No. 3517343 特開平９−３２５８２６号公報Japanese Patent Laid-Open No. 9-325826 特公平４−６５５４６号公報Japanese Patent Publication No. 4-65546 特開平２−２６６４０７号公報JP-A-2-266407 特開２００４−１９２５１８号公報JP 2004-192518 A 特許第２５９９３０４号公報Japanese Patent No. 2599304 特開平４−９７４０５号公報Japanese Patent Laid-Open No. 4-97405 特許第２８００５２３号公報Japanese Patent No. 2800523 特開２００２−２３６５２１号公報JP 2002-236521 A 特許第３０５２８１８号公報Japanese Patent No. 3052818 特開平７−１６０３４７号公報JP-A-7-160347

解決しようとする問題点は、図５に示す従来の定電流回路では、Ｄ型ＭＯＳトランジスタ５１（ＤｅｐＴｒ１）の製造上のばらつきによる閾値電圧の変化と温度による閾値電圧の変化が発生し、不安定な回路となっている点である。   The problem to be solved is that in the conventional constant current circuit shown in FIG. 5, the threshold voltage changes due to manufacturing variations of the D-type MOS transistor 51 (DepTr1) and the threshold voltage changes due to temperature. It is a point that is a simple circuit.

本発明の目的は、これら従来技術の課題を解決し、定電流回路におけるＤ型ＭＯＳトランジスタの製造上のばらつきや温度変化による定電流出力値への影響を低減することである。また、同時に定電圧源としても成立させることを目的とする。   An object of the present invention is to solve these problems of the prior art and reduce the influence on the constant current output value due to manufacturing variations of D-type MOS transistors and temperature changes in the constant current circuit. Another object is to establish a constant voltage source at the same time.

上記目的を達成するため、本発明では、ドレインが高電位側に結線されたＤ型ＭＯＳトランジスタと、それぞれソースが低電位側に結線された第１，第２のＥ型ＭＯＳトランジスタとを具備し、Ｄ型ＭＯＳトランジスタのソースとゲートおよび第１のＥ型ＭＯＳトランジスタのゲートを結線し、Ｄ型ＭＯＳトランジスタのソースと第１のＥ型ＭＯＳトランジスタのドレインを抵抗を介して結線し、抵抗と第１のＥ型ＭＯＳトランジスタのドレイン間の結線上に第２のＥ型ＭＯＳトランジスタのゲートを結線し、第２のＥ型ＭＯＳトランジスタのドレインを定電流出力端とすることを特徴とする。また、第２のＥ型ＭＯＳトランジスタの閾値電圧を第１のＥ型ＭＯＳトランジスタの閾値電圧よりも抵抗の電圧ドロップによる分だけ低くし、第２のＥ型ＭＯＳトランジスタのソース・ドレイン間電流の温度変化が小さくなる値に当該第２のＥ型ＭＯＳトランジスタのゲート電位を設定したことを特徴とする。また、D型MOSトランジスタのソースと抵抗との結線部分の出力電圧を基準電圧とすることで同時に定電圧源も設定できることも特徴とする。   In order to achieve the above object, the present invention comprises a D-type MOS transistor whose drain is connected to the high potential side, and first and second E-type MOS transistors each having a source connected to the low potential side. The source and gate of the D-type MOS transistor and the gate of the first E-type MOS transistor are connected, and the source of the D-type MOS transistor and the drain of the first E-type MOS transistor are connected via a resistor, The gate of the second E-type MOS transistor is connected on the connection between the drains of one E-type MOS transistor, and the drain of the second E-type MOS transistor is used as a constant current output terminal. Further, the threshold voltage of the second E-type MOS transistor is made lower than the threshold voltage of the first E-type MOS transistor by the resistance voltage drop, and the temperature of the source-drain current of the second E-type MOS transistor is reduced. The gate potential of the second E-type MOS transistor is set to a value at which the change becomes small. In addition, a constant voltage source can be set at the same time by using the output voltage at the connection portion between the source and the resistor of the D-type MOS transistor as a reference voltage.

本発明によれば、製造ばらつきにより各トランジスタの閾値が変化し、そこに流れる電流量が変化したとしても、挿入した抵抗により、その変動量を吸収する方向に補正がかかるために一定の電流値をつくることができる。   According to the present invention, even if the threshold value of each transistor changes due to manufacturing variation, and the amount of current flowing therethrough changes, the resistance is inserted and correction is applied in the direction of absorbing the fluctuation amount. Can be made.

以下、図を用いて本発明を実施するための最良の形態例を説明する。図１は、本発明に係る定電流回路および定電圧回路の構成例を示すブロック図であり、図２は、図１における定電流回路を構成するトランジスタの温度特性例を示す説明図である。   The best mode for carrying out the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing a configuration example of a constant current circuit and a constant voltage circuit according to the present invention, and FIG. 2 is an explanatory diagram showing a temperature characteristic example of a transistor constituting the constant current circuit in FIG.

図１に示すように、本例の定電流および定電圧回路は、ドレインが高電位側の電源４に結線されたＤ型ＭＯＳトランジスタ（図中「ＤｅｐＴｒ１」と記載）１と、それぞれソースが低電位側（グランド）に結線された第１，第２のＥ型ＭＯＳトランジスタ（図中「ＥｎｈＴｒ１」，「ＥｎｈＴｒ２」と記載）２，３とを具備し、Ｄ型ＭＯＳトランジスタ１（ＤｅｐＴｒ１）のソースと（第１の）Ｅ型ＭＯＳトランジスタ２（ＥｎｈＴｒ１）のドレインを抵抗Ｒ１を介して結線し（第１の結線）、Ｄ型ＭＯＳトランジスタ１（ＤｅｐＴｒ１）とＥ型ＭＯＳトランジスタ２（ＥｎｈＴｒ１）のそれぞれのゲートを結線し（第２の結線）、この第２の結線と第１の結線におけるＤ型ＭＯＳトランジスタ１（ＤｅｐＴｒ１）のソースと抵抗Ｒ１との接続点（基準電圧５）とを結線し（第３の結線）、第１の結線におけるＥ型ＭＯＳトランジスタ２（ＥｎｈＴｒ１）のドレインと抵抗Ｒ１との接続点（出力電圧６）に（第２の）Ｅ型ＭＯＳトランジスタ３（ＥｎｈＴｒ２）のゲートを結線（第４の結線）することで、当該Ｅ型ＭＯＳトランジスタ３（ＥｎｈＴｒ２）のドレインを定電流出力端（Ｉｒｅｆ）としている。また、Ｄ型ＭＯＳトランジスタ１のソースと抵抗Ｒ１との結線部分を基準電圧端としている。   As shown in FIG. 1, the constant current and constant voltage circuit of this example includes a D-type MOS transistor (denoted as “DepTr1” in FIG. 1) 1 whose drain is connected to the power source 4 on the high potential side, and a low source. First and second E-type MOS transistors (denoted as “EnhTr1” and “EnhTr2” in the figure) 2 and 3 connected to the potential side (ground), and the source of the D-type MOS transistor 1 (DepTr1) And the drain of the (first) E-type MOS transistor 2 (EnhTr1) are connected via the resistor R1 (first connection), and each of the D-type MOS transistor 1 (DepTr1) and the E-type MOS transistor 2 (EnhTr1) is connected. Are connected (second connection), and the connection between the source of the D-type MOS transistor 1 (DepTr1) and the resistor R1 in the second connection and the first connection is made. A point (reference voltage 5) is connected (third connection) to the connection point (output voltage 6) between the drain of the E-type MOS transistor 2 (EnhTr1) and the resistor R1 in the first connection (second voltage). By connecting the gate of the E-type MOS transistor 3 (EnhTr2) (fourth connection), the drain of the E-type MOS transistor 3 (EnhTr2) is used as a constant current output terminal (Iref). A connection portion between the source of the D-type MOS transistor 1 and the resistor R1 is used as a reference voltage terminal.

本例の定電流回路および定電圧では、Ｄ型ＭＯＳトランジスタ１（ＤｅｐＴｒ１）とＥ型ＭＯＳトランジスタ２（ＥｎｈＴｒ１）からなる図５で示した基準電圧回路に、抵抗Ｒ１を設けることにより、図５で示した基準電圧回路で生成される基準電圧５から出力電圧６を形成し、Ｅ型ＭＯＳトランジスタ３（ＥｎｈＴｒ２）のゲート電圧として与えている。   In the constant current circuit and constant voltage of this example, the resistor R1 is provided in the reference voltage circuit shown in FIG. 5 composed of the D-type MOS transistor 1 (DepTr1) and the E-type MOS transistor 2 (EnhTr1). An output voltage 6 is formed from the reference voltage 5 generated by the shown reference voltage circuit, and is given as the gate voltage of the E-type MOS transistor 3 (EnhTr2).

このように、本例の定電流および定電圧回路では、Ｄ型ＭＯＳトランジスタ１（ＤｅｐＴｒ１）のソース側に抵抗Ｒ１を配し、この抵抗Ｒ１を介してＥ型ＭＯＳトランジスタ２（ＥｎｈＴｒ１）のドレインに接続すると共に、Ｄ型ＭＯＳトランジスタ１（ＤｅｐＴｒ１）とＥ型ＭＯＳトランジスタ２（ＥｎｈＴｒ１）の各ゲートを共通としてし、かつＤ型ＭＯＳトランジスタ１（ＤｅｐＴｒ１）のソース側と結線しているので、基準電圧５は、Ｄ型ＭＯＳトランジスタ１（ＤｅｐＴｒ１）とＥ型ＭＯＳトランジスタ２（ＥｎｈＴｒ１）の閾値の差分の一定電圧に固定される。   Thus, in the constant current and constant voltage circuit of this example, the resistor R1 is arranged on the source side of the D-type MOS transistor 1 (DepTr1), and the drain of the E-type MOS transistor 2 (EnhTr1) is connected via the resistor R1. Since the gates of the D-type MOS transistor 1 (DepTr1) and the E-type MOS transistor 2 (EnhTr1) are shared and connected to the source side of the D-type MOS transistor 1 (DepTr1), the reference voltage 5 is fixed to a constant voltage of a difference between threshold values of the D-type MOS transistor 1 (DepTr1) and the E-type MOS transistor 2 (EnhTr1).

そして、Ｄ型ＭＯＳトランジスタ１（ＤｅｐＴｒ１）の閾値が製造工程においてばらつくことで定電流値が変化した場合、抵抗Ｒ１により出力電圧６の電圧に帰還がかかる。本例の回路では、Ｄ型ＭＯＳトランジスタ１（ＤｅｐＴｒ１）とＥ型ＭＯＳトランジスタ２，３（ＥｎｈＴｒ１，２）をＮチャネルで、同じウエル拡散内に作り込む構成としており、製造上のばらつきで発生する閾値変動は同じ方向に変化し、Ｄ型ＭＯＳトランジスタ１（ＤｅｐＴｒ１）で電流が多く流れるとＥ型ＭＯＳトランジスタ３（ＥｎｈＴｒ２）のゲート電圧が低くなり、電流は流れないように補正がかかる。   When the constant current value changes because the threshold value of the D-type MOS transistor 1 (DepTr1) varies in the manufacturing process, feedback is applied to the voltage of the output voltage 6 by the resistor R1. In the circuit of this example, the D-type MOS transistor 1 (DepTr1) and the E-type MOS transistors 2 and 3 (EnhTr1 and 2) are formed in the same well diffusion with an N channel, and are generated due to manufacturing variations. The threshold variation changes in the same direction. When a large amount of current flows in the D-type MOS transistor 1 (DepTr1), the gate voltage of the E-type MOS transistor 3 (EnhTr2) decreases, and correction is applied so that no current flows.

このようにして本例の定電流および定電圧回路では、図５で示した従来回路の問題点「（１）Ｄ型ＭＯＳトランジスタＤｅｐＴｒとＥ型ＭＯＳトランジスタＥｎｈＴｒとで発生させる基準電圧をゲート電圧としてＭＯＳトランジスタを動作させて、その飽和ドレイン電流を定電流源としてつかった場合、製造上のばらつきでＤｅｐＴｒの閾値が変化するためにその飽和ドレイン電流値が大きく変化し、閾値ばらつきの影響を大きくうけていた。」との問題点を解決することができる。   As described above, in the constant current and constant voltage circuit of this example, the problem of the conventional circuit shown in FIG. 5 "(1) The reference voltage generated by the D-type MOS transistor DepTr and the E-type MOS transistor EnhTr is used as the gate voltage. When a MOS transistor is operated and its saturated drain current is used as a constant current source, the threshold value of DepTr changes due to manufacturing variations, so that the value of the saturated drain current changes greatly, and the influence of threshold variations is greatly affected. It was possible to solve the problem “

尚、これだけでは、製造ばらつきによる閾値変化による定電流値の変動の問題点を、常温において解決しているが、定電流を発生するＥ型ＭＯＳトランジスタの温度特性（温度変化による閾値の変動）を補正できない問題がある。このような問題に対処するための本例の技術を、以下に、図２を用いて説明する。   This alone solves the problem of fluctuations in the constant current value due to the change in threshold due to manufacturing variations at room temperature. However, the temperature characteristics of the E-type MOS transistor that generates a constant current (threshold fluctuation due to temperature change) are solved. There is a problem that cannot be corrected. The technique of this example for coping with such a problem will be described below with reference to FIG.

図１に示すＥ型ＭＯＳトランジスタ３（ＥｎｈＴｒ２）における温度変化による閾値の変化に関して、図２に示すように、トランジスタのＶｇ−Ｉｄ特性（ゲート電位−ドレイン電流）においては、温度変化に対してＩｄ（ドレイン電流）の変化しないＶｇ（ゲート電位Ｐ）があり、図１における定電流および定電圧回路において、Ｅ型ＭＯＳトランジスタ３（ＥｎｈＴｒ２）のゲート電圧が上記Ｐとなるように、出力電圧６を設定することで、温度特性のない定電流源となる。   Regarding the change in threshold value due to temperature change in the E-type MOS transistor 3 (EnhTr2) shown in FIG. 1, as shown in FIG. 2, in the Vg-Id characteristic (gate potential-drain current) of the transistor, Id with respect to temperature change. There is Vg (gate potential P) in which (drain current) does not change, and the output voltage 6 is set so that the gate voltage of the E-type MOS transistor 3 (EnhTr2) becomes P in the constant current and constant voltage circuit in FIG. By setting, it becomes a constant current source without temperature characteristics.

この際、Ｅ型ＭＯＳトランジスタ２（ＥｎｈＴｒ１）とＥ型ＭＯＳトランジスタ３（ＥｎｈＴｒ２）の閾値電圧は、Ｅ型ＭＯＳトランジスタ３（ＥｎｈＴｒ２）の方が、抵抗Ｒ１の電圧ドロップによる分だけ低い閾値電圧となる場合に最適化される。これにより、トランジスタの閾値ばらつき及び温度特性に対して変動の少ない基準電圧と定電流源を同じ回路でつくることができる。   At this time, the threshold voltages of the E-type MOS transistor 2 (EnhTr1) and the E-type MOS transistor 3 (EnhTr2) are lower in the E-type MOS transistor 3 (EnhTr2) by the voltage drop of the resistor R1. Optimized when. As a result, the reference voltage and the constant current source with little variation with respect to the threshold variation and the temperature characteristic of the transistor can be formed with the same circuit.

以上、図１，２を用いて説明したように、本例の定電流および定電圧回路では、製造ばらつきにより各トランジスタの閾値が変化し、そこに流れる電流量が変化したとしても、挿入した抵抗Ｒ１により、その変動量を吸収する方向に補正がかかる構成となっているので、基準電圧及び定電流に対して変動を抑えることができる。また、温度特性のないゲート電圧を設定していることで温度変化もない定電流回路および定電圧回路とすることができる。   As described above with reference to FIGS. 1 and 2, in the constant current and constant voltage circuit of this example, even if the threshold value of each transistor changes due to manufacturing variations and the amount of current flowing therethrough changes, the inserted resistor Since the correction is performed in the direction in which the fluctuation amount is absorbed by R1, fluctuations can be suppressed with respect to the reference voltage and the constant current. Further, by setting a gate voltage having no temperature characteristic, a constant current circuit and a constant voltage circuit having no temperature change can be obtained.

本発明に係る定電流および定電圧回路の構成例を示すブロック図である。It is a block diagram which shows the structural example of the constant current and constant voltage circuit which concern on this invention. 従来のＭＯＳトランジスタを用いた定電流回路の構成例を示す回路図である。It is a circuit diagram which shows the structural example of the constant current circuit using the conventional MOS transistor. 従来のＭＯＳトランジスタを用いた定電流回路の構成例を示す回路図である。It is a circuit diagram which shows the structural example of the constant current circuit using the conventional MOS transistor. 従来のＭＯＳトランジスタを用いた基準電圧回路の構成例を示す回路図である。It is a circuit diagram which shows the structural example of the reference voltage circuit using the conventional MOS transistor. 図４における基準電圧回路を用いた定電流回路の構成例を示す回路図である。FIG. 5 is a circuit diagram showing a configuration example of a constant current circuit using the reference voltage circuit in FIG. 4.

符号の説明Explanation of symbols

１：Ｄ型ＭＯＳトランジスタ（ディプレッションタイプＭＯＳトランジスタ、ＤｅｐＴｒ１）、２，３：Ｅ型ＭＯＳトランジスタ（エンハンスメントタイプＭＯＳトランジスタ、ＥｎｈＴｒ１，２）、４：電源（高電位側）、５：基準電圧、６：出力電圧、Ｒ１：抵抗、３１：Ｄ型ＭＯＳトランジスタ、３２：抵抗、４５：ディプレション型ｎチャネルＭＯＳトランジスタ、４６，４８：接続点、４７：エンハンスメント型ｎチャネルＭＯＳトランジスタ、５１：Ｄ型ＭＯＳトランジスタ（ディプレッションタイプＭＯＳトランジスタ、ＤｅｐＴｒ１）、５２，５３：Ｅ型ＭＯＳトランジスタ（エンハンスメントタイプＭＯＳトランジスタ、ＥｎｈＴｒ１，２）、５４：電源（高電位側）５５：基準電圧、Ｉｒｅｆ：定電流。   1: D-type MOS transistor (depletion type MOS transistor, DepTr1), 2, 3: E-type MOS transistor (enhancement type MOS transistor, EnhTr1, 2), 4: Power supply (high potential side), 5: Reference voltage, 6: Output voltage, R1: resistance, 31: D-type MOS transistor, 32: resistance, 45: depletion type n-channel MOS transistor, 46, 48: connection point, 47: enhancement type n-channel MOS transistor, 51: D-type MOS transistor Transistor (depletion type MOS transistor, DepTr1), 52, 53: E type MOS transistor (enhancement type MOS transistor, EnhTr1, 2), 54: power supply (high potential side) 55: reference voltage, Iref: constant current.

Claims (4)

ドレインが高電位側に結線されたＤ型ＭＯＳトランジスタと、それぞれソースが低電位側に結線された第１，第２のＥ型ＭＯＳトランジスタとを具備し、
上記Ｄ型ＭＯＳトランジスタのソースとゲートおよび上記第１のＥ型ＭＯＳトランジスタのゲートを結線し、
上記Ｄ型ＭＯＳトランジスタのソースと上記第１のＥ型ＭＯＳトランジスタのドレインを抵抗を介して結線し、
該抵抗と上記第１のＥ型ＭＯＳトランジスタのドレイン間の結線上に上記第２のＥ型ＭＯＳトランジスタのゲートを結線し、
該第２のＥ型ＭＯＳトランジスタのドレインを定電流出力端とすることを特徴とする定電流回路。 A D-type MOS transistor having a drain connected to the high potential side, and first and second E-type MOS transistors each having a source connected to the low potential side,
Connecting the source and gate of the D-type MOS transistor and the gate of the first E-type MOS transistor;
Connecting the source of the D-type MOS transistor and the drain of the first E-type MOS transistor via a resistor;
Connecting the gate of the second E-type MOS transistor to the connection between the resistor and the drain of the first E-type MOS transistor;
A constant current circuit, wherein a drain of the second E-type MOS transistor is a constant current output terminal. 請求項１に記載の定電流回路であって、
上記第２のＥ型ＭＯＳトランジスタの閾値電圧を上記第１のＥ型ＭＯＳトランジスタの閾値電圧よりも上記抵抗の電圧ドロップによる分だけ低くし、上記第２のＥ型ＭＯＳトランジスタのソース・ドレイン間電流の温度変化が小さくなる値に該第２のＥ型ＭＯＳトランジスタのゲート電位を設定したことを特徴とする定電流回路。 The constant current circuit according to claim 1,
The threshold voltage of the second E-type MOS transistor is made lower than the threshold voltage of the first E-type MOS transistor by the voltage drop of the resistor, and the source-drain current of the second E-type MOS transistor is reduced. A constant current circuit characterized in that the gate potential of the second E-type MOS transistor is set to a value at which the temperature change becomes small. ドレインが高電位側に結線されたＤ型ＭＯＳトランジスタと、それぞれソースが低電位側に結線された第１，第２のＥ型ＭＯＳトランジスタとを具備し、
上記Ｄ型ＭＯＳトランジスタのソースとゲートおよび上記第１のＥ型ＭＯＳトランジスタのゲートを結線し、
上記Ｄ型ＭＯＳトランジスタのソースと上記第１のＥ型ＭＯＳトランジスタのドレインを抵抗を介して結線し、
該抵抗と上記第１のＥ型ＭＯＳトランジスタのドレイン間の結線上に上記第２のＥ型ＭＯＳトランジスタのゲートを結線し、
上記Ｄ型ＭＯＳトランジスタのソースと上記抵抗との結線部分の出力電圧を基準電圧端とすることを特徴とする定電圧回路。 A D-type MOS transistor having a drain connected to the high potential side, and first and second E-type MOS transistors each having a source connected to the low potential side,
Connecting the source and gate of the D-type MOS transistor and the gate of the first E-type MOS transistor;
Connecting the source of the D-type MOS transistor and the drain of the first E-type MOS transistor via a resistor;
Connecting the gate of the second E-type MOS transistor to the connection between the resistor and the drain of the first E-type MOS transistor;
A constant voltage circuit characterized in that an output voltage at a connection portion between the source of the D-type MOS transistor and the resistor is used as a reference voltage terminal. 請求項３に記載の定電圧回路であって、
上記第２のＥ型ＭＯＳトランジスタの閾値電圧を上記第１のＥ型ＭＯＳトランジスタの閾値電圧よりも上記抵抗の電圧ドロップによる分だけ低くし、上記第２のＥ型ＭＯＳトランジスタのソース・ドレイン間電流の温度変化が小さくなる値に該第２のＥ型ＭＯＳトランジスタのゲート電位を設定したことを特徴とする定電圧回路。 The constant voltage circuit according to claim 3,
The threshold voltage of the second E-type MOS transistor is made lower than the threshold voltage of the first E-type MOS transistor by the voltage drop of the resistor, and the source-drain current of the second E-type MOS transistor is reduced. A constant voltage circuit characterized in that the gate potential of the second E-type MOS transistor is set to a value at which the temperature change becomes small.
JP2006049812A 2006-02-27 2006-02-27 Constant current circuit and constant voltage circuit Expired - Fee Related JP4795815B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006049812A JP4795815B2 (en) 2006-02-27 2006-02-27 Constant current circuit and constant voltage circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006049812A JP4795815B2 (en) 2006-02-27 2006-02-27 Constant current circuit and constant voltage circuit

Publications (2)

Publication Number Publication Date
JP2007226710A JP2007226710A (en) 2007-09-06
JP4795815B2 true JP4795815B2 (en) 2011-10-19

Family

ID=38548443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006049812A Expired - Fee Related JP4795815B2 (en) 2006-02-27 2006-02-27 Constant current circuit and constant voltage circuit

Country Status (1)

Country Link
JP (1) JP4795815B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5593904B2 (en) 2010-07-16 2014-09-24 株式会社リコー Voltage clamp circuit and integrated circuit using the same
JP6104784B2 (en) 2013-12-05 2017-03-29 株式会社東芝 Reference voltage generation circuit
JP6291929B2 (en) * 2014-03-14 2018-03-14 富士電機株式会社 Semiconductor device
JP6384956B2 (en) * 2014-11-07 2018-09-05 富士電機株式会社 Semiconductor circuit device
CN115173854B (en) * 2022-09-06 2022-11-29 英彼森半导体(珠海)有限公司 Self-adaptive MOS transistor threshold voltage reduction circuit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2690924B2 (en) * 1987-01-14 1997-12-17 株式会社日立製作所 Constant current circuit
JP3314411B2 (en) * 1992-06-19 2002-08-12 株式会社リコー MOSFET constant current source generation circuit
JPH07160347A (en) * 1993-12-08 1995-06-23 Nec Corp Reference current circuit and reference voltage circuit
JP4607482B2 (en) * 2004-04-07 2011-01-05 株式会社リコー Constant current circuit

Also Published As

Publication number Publication date
JP2007226710A (en) 2007-09-06

Similar Documents

Publication Publication Date Title
JP4716887B2 (en) Constant current circuit
JP4713280B2 (en) Reference voltage generation circuit and constant voltage circuit using the reference voltage generation circuit
US7843018B2 (en) Transistor providing different threshold voltages and method of fabrication thereof
JP5078502B2 (en) Reference voltage circuit
KR101451468B1 (en) Constant current circuit and reference voltage circuit
JP5446895B2 (en) Amplifier
JP4795815B2 (en) Constant current circuit and constant voltage circuit
JP5937436B2 (en) Protection circuit
US8183914B2 (en) Constant Gm circuit and methods
TWI629581B (en) Voltage regulator
US9874894B2 (en) Temperature stable reference current
JP2008152632A (en) Reference voltage generation circuit
JP2006260193A (en) Voltage regulator circuit
JPH11194844A (en) Self-correction type constant current circuit
KR102658160B1 (en) Reference voltage generator
JP4263056B2 (en) Reference voltage generator
JP4868868B2 (en) Reference voltage generator
JP2005044051A (en) Reference voltage generating circuit
JP4823829B2 (en) Reference voltage generator
JP2008066649A (en) Voltage source circuit
JP2006352193A (en) Differential amplifier
JP2008263195A (en) Reference voltage source circuit using field-effect transistor
JP6650800B2 (en) Bias circuit, class AB amplifier, and bias voltage generation method
JP2005284544A (en) Reference voltage generating circuit
TW202422264A (en) Reference current source

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090116

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110525

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110726

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110728

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140805

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees