JP4793595B2 - 周波数シンセサイザ - Google Patents
周波数シンセサイザ Download PDFInfo
- Publication number
- JP4793595B2 JP4793595B2 JP2007529474A JP2007529474A JP4793595B2 JP 4793595 B2 JP4793595 B2 JP 4793595B2 JP 2007529474 A JP2007529474 A JP 2007529474A JP 2007529474 A JP2007529474 A JP 2007529474A JP 4793595 B2 JP4793595 B2 JP 4793595B2
- Authority
- JP
- Japan
- Prior art keywords
- cmos
- frequency
- signal
- phase
- frequency synthesizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000872 buffer Substances 0.000 claims description 67
- 239000000758 substrate Substances 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 35
- 239000003990 capacitor Substances 0.000 description 13
- 230000010363 phase shift Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002194 synthesizing effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B21/00—Generation of oscillations by combining unmodulated signals of different frequencies
- H03B21/01—Generation of oscillations by combining unmodulated signals of different frequencies by beating unmodulated signals of different frequencies
- H03B21/02—Generation of oscillations by combining unmodulated signals of different frequencies by beating unmodulated signals of different frequencies by plural beating, i.e. for frequency synthesis ; Beating in combination with multiplication or division of frequency
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
Christoph Sandner et al., "A 3GHz to 7GHz Fast-Hopping Frequency Synthesizerfor UWB", IWUWBT(International Workshop on UWB Technologies)2004、p.405-409
4相信号を発生するCMOS直交電圧制御発振器と、
前記CMOS直交電圧制御発振器により生成された4相信号を分周する分周器と、
前記CMOS直交電圧制御発振器により生成された4相信号または前記分周器により分周された4相信号のうちのいずれか1つを選択するCMOSセレクタと、
前記CMOSセレクタにより選択された4相信号と外部から入力された4相入力信号とを乗算することにより、該4相信号の周波数と該4相入力信号の周波数との和あるいは差の周波数の信号を生成して出力するCMOS SSBミキサと、
前記CMOS SSBミキサからの出力信号のレベル調整を行って他回路へ出力するためのCMLバッファと、
を備え、
前記CMOS直交電圧制御発振器を構成するための第1のインダクタと第2のインダクタとが半導体基板上に左右対称に配置され、該第1のインダクタと該第2のインダクタとの間に前記CMOS SSBミキサが配置され、該CMOS SSBミキサの上下に前記CMOSセレクタと前記CMLバッファとが配置されている。
3、4 分周器
5 CMLセレクタ
6 CML SSBミキサ
7 CMLバッファ
13 入力信号
14、15 出力信号
31、32 CMOS直交VCO
33 CMOSセレクタ
34 CMOS SSBミキサ
35 CMLバッファ
36、37 4相クロック信号
38 4相出力信号
39 4相入力信号
40、41 出力信号
60、61 インダクタ
82 分周器
86 4相出力信号
88 4相出力信号
105 フィルタ
112 出力信号
125 CMLバッファ
131 出力信号
141 高速周波数可変CMOS直交VCO
144 4相出力信号
161 CMOS8相VCO
162 ハーモニクス周波数可変CMOS SSBミキサ
164 8相信号
166 出力信号
185 2相の差動信号
186 出力信号
202 位相補正回路(MPC)
206 補正後の8相信号
232、233 ウェル
301、302 差動LC−VCO(D−LC−VCO)
303 コントロール端子
304〜307 入出力信号
321、322 CMOSインバータ
323、324 CMOSインバータ323、324
325 インダクタ
326、327 バラクタダイオード(可変容量ダイオード)
328、329 差動入力端子
330、331 差動出力端子
332 コントロール端子
340、341 NAND回路
342、343 nMOSスイッチ付きCMOSインバータ
344、345 入力端子
346 出力端子
347 入力端子
361、362 第1の差動対
363、364 第2の差動対
365、366 第3の差動対
367、368 第4の差動対
369、370 負荷抵抗
371、372 スイッチ付きキャパシタ
373〜376 ソース端子
401、402 バッファの差動対
404、405 レプリカの差動対
403 バッファの電流源
406 レプリカの電流源
407、408 バッファの負荷抵抗
409、410 レプリカの負荷抵抗
411、412 インダクタ
413 オペアンプ
414、415 入力端子
416、417 出力端子
418 反転入力端子
421〜427 nMOSトランジスタ
428〜434 nMOSトランジスタ
435〜438 インバータ
439、440 差動入力信号端子
441〜444 4相出力信号端子
451〜453 インダクタ
454〜456 スイッチ
457 端子
478、479 スイッチ付きキャパシタ
501、502 スイッチ付きVCO
503、504 コントロール端子
505 出力端子
521、522 インダクタの両端子
523、524 キャパシタ
525、526 スイッチ付きインバータ
527、528 スイッチ付き2段インバータ
529、530 出力端子
551〜558 nMOSトランジスタの差動対
559〜562 EXOR(排他的論理和)回路
563〜566 セレクタ
567〜573 入力端子
574、575 出力端子
591〜594 4相位相補正回路
595〜600 入力端子
601〜604 出力端子
701、702 入力端子
703 出力端子
704、705 キャパシタ
706〜709 スイッチ
710 バイアス電圧発生回路
806 CMLバッファ
811 CMLレベルの信号
905、906 ゲイン可変CMLバッファ
911 出力信号
913 出力信号
図1は、本発明の第1の実施形態による周波数シンセサイザの全体構成を示すブロック図である。本実施形態の周波数シンセサイザは、図1に示されるように、CMOS直交(Quadrature)VCO31、32と、CMOSセレクタ33と、CMOS SSBミキサ34と、ゲイン調整を行うためのCMLバッファ35とから構成されている。なお、4相入力信号39にはCMOSセレクタ33の4相出力信号38に比べて低速なCML(Current Mode Logic)レベルを入力する。具体的には、4相出力信号38には4〜8GHzの高周波信号を、4相入力信号39には数百MHz〜2GHzの低周波信号を入力する。
次に、本発明の第2の実施形態について図面を参照して詳細に説明する。
次に、本発明の第3の実施形態について図面を参照して詳細に説明する。
次に、本発明の第4の実施形態について図面を参照して詳細に説明する。
次に、本発明の第5の実施形態について図面を参照して詳細に説明する。
次に、本発明の第6の実施形態について図面を参照して詳細に説明する。
次に、本発明の第7の実施形態について図面を参照して詳細に説明する。
本実施形態の周波数シンセサイザは、図17に示した第6の実施形態の周波数シンセサイザに対して、CMOS8相VCO161を、CMOS 差動VCO181と、8相クロック発生回路182とにより実現した構成となっている。
次に、本発明の第8の実施形態について図面を参照して詳細に説明する。
次に、本発明の第9の実施形態について図面を参照して詳細に説明する。
次に、本発明の第10の実施形態について図面を参照して詳細に説明する。
次に、本発明の第11の実施形態について図面を参照して詳細に説明する。
次に、本発明の第12の実施形態について図面を参照して詳細に説明する。
Claims (2)
- 4相信号を発生するCMOS直交電圧制御発振器と、
前記CMOS直交電圧制御発振器により生成された4相信号を分周する分周器と、
前記CMOS直交電圧制御発振器により生成された4相信号または前記分周器により分周された4相信号のうちのいずれか1つを選択するCMOSセレクタと、
前記CMOSセレクタにより選択された4相信号と外部から入力された4相入力信号とを乗算することにより、該4相信号の周波数と該4相入力信号の周波数との和あるいは差の周波数の信号を生成して出力するCMOS SSBミキサと、
前記CMOS SSBミキサからの出力信号のレベル調整を行って他回路へ出力するためのCMLバッファと、
を備え、
前記CMOS直交電圧制御発振器を構成するための第1のインダクタと第2のインダクタとが半導体基板上に左右対称に配置され、該第1のインダクタと該第2のインダクタとの間に前記CMOS SSBミキサが配置され、該CMOS SSBミキサの上下に前記CMOSセレクタと前記CMLバッファとが配置された周波数シンセサイザ。 - 前記第1および第2のインダクタ、前記CMOS SSBミキサおよび前記CMOSセレクタの周囲が第1のウェルで囲まれ、前記CMLバッファの周囲が第2のウェルで囲まれた請求項1記載の周波数シンセサイザ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007529474A JP4793595B2 (ja) | 2005-08-09 | 2006-07-24 | 周波数シンセサイザ |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005230617 | 2005-08-09 | ||
JP2005230617 | 2005-08-09 | ||
JP2007529474A JP4793595B2 (ja) | 2005-08-09 | 2006-07-24 | 周波数シンセサイザ |
PCT/JP2006/314553 WO2007018030A1 (ja) | 2005-08-09 | 2006-07-24 | 周波数シンセサイザ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2007018030A1 JPWO2007018030A1 (ja) | 2009-02-19 |
JP4793595B2 true JP4793595B2 (ja) | 2011-10-12 |
Family
ID=37727219
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007529474A Expired - Fee Related JP4793595B2 (ja) | 2005-08-09 | 2006-07-24 | 周波数シンセサイザ |
Country Status (3)
Country | Link |
---|---|
US (1) | US7741926B2 (ja) |
JP (1) | JP4793595B2 (ja) |
WO (1) | WO2007018030A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3675362B1 (en) * | 2017-09-19 | 2021-10-27 | Mitsubishi Electric Corporation | Local oscillator |
US10116314B1 (en) * | 2017-11-01 | 2018-10-30 | Nvidia Corporation | Multi-mode frequency divider |
CN109067390A (zh) * | 2018-07-19 | 2018-12-21 | 重庆湃芯入微科技有限公司 | 一种基于传输门和反相器的超高速时钟分频电路 |
US10678296B2 (en) * | 2018-08-03 | 2020-06-09 | Futurewei Technologies, Inc. | Multi-phase signal generation |
CN116614089B (zh) * | 2023-07-21 | 2023-10-10 | 浙江大学 | 一种低相噪多核压控振荡器版图结构及振荡器结构 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001077632A (ja) * | 1999-09-01 | 2001-03-23 | Nec Saitama Ltd | 周波数変換回路 |
JP2003198329A (ja) * | 2001-12-28 | 2003-07-11 | Rf Chips Technology Inc | 能動型ポリフェーズフィルタ・アンプおよびミキサ回路、ならびにイメージリジェクションミキサ |
JP2003258666A (ja) * | 2002-03-04 | 2003-09-12 | Matsushita Electric Ind Co Ltd | 受信機 |
JP2005175698A (ja) * | 2003-12-09 | 2005-06-30 | Toshiba Corp | ローカル発生器とこのローカル発生器を備えた無線通信装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6268778B1 (en) * | 1999-05-03 | 2001-07-31 | Silicon Wave, Inc. | Method and apparatus for fully integrating a voltage controlled oscillator on an integrated circuit |
JP3495311B2 (ja) | 2000-03-24 | 2004-02-09 | Necエレクトロニクス株式会社 | クロック制御回路 |
JP3450293B2 (ja) | 2000-11-29 | 2003-09-22 | Necエレクトロニクス株式会社 | クロック制御回路及びクロック制御方法 |
JP2002232314A (ja) * | 2001-01-31 | 2002-08-16 | Matsushita Electric Ind Co Ltd | デュアルモード受信機 |
KR100498490B1 (ko) * | 2003-02-28 | 2005-07-01 | 삼성전자주식회사 | 인페이스 신호와 쿼드러쳐 신호 간의 위상차를 가변시킬수 있는 쿼드러쳐 전압제어 발진기 |
JP4127208B2 (ja) | 2003-07-14 | 2008-07-30 | 日本電気株式会社 | 周波数シンセサイザ |
DE102004020031B3 (de) * | 2004-04-23 | 2005-12-08 | Infineon Technologies Ag | Verlustarmer Frequenzmustergenerator |
-
2006
- 2006-07-24 JP JP2007529474A patent/JP4793595B2/ja not_active Expired - Fee Related
- 2006-07-24 WO PCT/JP2006/314553 patent/WO2007018030A1/ja active Application Filing
- 2006-07-24 US US12/063,453 patent/US7741926B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001077632A (ja) * | 1999-09-01 | 2001-03-23 | Nec Saitama Ltd | 周波数変換回路 |
JP2003198329A (ja) * | 2001-12-28 | 2003-07-11 | Rf Chips Technology Inc | 能動型ポリフェーズフィルタ・アンプおよびミキサ回路、ならびにイメージリジェクションミキサ |
JP2003258666A (ja) * | 2002-03-04 | 2003-09-12 | Matsushita Electric Ind Co Ltd | 受信機 |
JP2005175698A (ja) * | 2003-12-09 | 2005-06-30 | Toshiba Corp | ローカル発生器とこのローカル発生器を備えた無線通信装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2007018030A1 (ja) | 2007-02-15 |
US20090108945A1 (en) | 2009-04-30 |
JPWO2007018030A1 (ja) | 2009-02-19 |
US7741926B2 (en) | 2010-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6535037B2 (en) | Injection locked frequency multiplier | |
US8154352B2 (en) | Oscillating circuit | |
US8248172B2 (en) | Wideband oscillation circuit | |
JP4932572B2 (ja) | カップリングキャパシタを備える4位相電圧制御発振器 | |
US7233211B2 (en) | Method to improve high frequency divider bandwidth coverage | |
JPWO2007072549A1 (ja) | 発振器 | |
KR20110055663A (ko) | 3분주 직교 주파수 분주기 | |
JP4793595B2 (ja) | 周波数シンセサイザ | |
US7893782B2 (en) | Voltage-controlled oscillator | |
JP3550030B2 (ja) | 発振回路、位相同期回路、位相補間回路、位相調整回路および位相結合回路 | |
US7940847B2 (en) | Frequency synthesizer and frequency synthesizing method | |
KR101208616B1 (ko) | 광대역 출력 주파수를 갖는 링 발진기 | |
JP6112307B2 (ja) | バンドパスフィルタ | |
US6396360B1 (en) | Method and circuitry for implementing an inductor-capacitor phase interpolated voltage-controlled oscillator | |
US11539353B2 (en) | RTWO-based frequency multiplier | |
US20040207433A1 (en) | High speed differential signaling logic gate and applications thereof | |
JP3764483B2 (ja) | 同調制御方式 | |
US7843276B2 (en) | Oscillator | |
WO2009096413A1 (ja) | 電圧制御発振器、位相ロックループ回路、クロック・データ再生回路及び制御方法 | |
US11239797B1 (en) | Regenerative frequency doubler | |
Bevilacqua et al. | A 2.7–6.1 GHz CMOS local oscillator based on frequency multiplication by 3/2 | |
JP3764484B2 (ja) | 同調制御方式 | |
Lee et al. | A Miller divider based clock generator for MBOA-UWB application | |
CN114421892A (zh) | 一种谐波生成倍频器的基波电流消除方法 | |
JP5621060B1 (ja) | 復調器および変調器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110406 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110629 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110712 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4793595 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |