JP4784542B2 - プリエンファシス自動調整システム及びその調整方法並びにエンファシス設定信号発生回路 - Google Patents
プリエンファシス自動調整システム及びその調整方法並びにエンファシス設定信号発生回路 Download PDFInfo
- Publication number
- JP4784542B2 JP4784542B2 JP2007093509A JP2007093509A JP4784542B2 JP 4784542 B2 JP4784542 B2 JP 4784542B2 JP 2007093509 A JP2007093509 A JP 2007093509A JP 2007093509 A JP2007093509 A JP 2007093509A JP 4784542 B2 JP4784542 B2 JP 4784542B2
- Authority
- JP
- Japan
- Prior art keywords
- emphasis
- signal
- reference voltage
- adjustment
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 26
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 title claims description 13
- 230000005540 biological transmission Effects 0.000 claims description 79
- 238000001514 detection method Methods 0.000 claims description 77
- 230000008054 signal transmission Effects 0.000 claims description 56
- 230000001939 inductive effect Effects 0.000 claims description 7
- 238000005070 sampling Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 5
- 230000002238 attenuated effect Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000013016 damping Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
- H04L25/0286—Provision of wave shaping within the driver
- H04L25/0288—Provision of wave shaping within the driver the shape being matched to the transmission line
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G5/00—Tone control or bandwidth control in amplifiers
- H03G5/16—Automatic control
- H03G5/24—Automatic control in frequency-selective amplifiers
- H03G5/28—Automatic control in frequency-selective amplifiers having semiconductor devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03343—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
- H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Dc Digital Transmission (AREA)
Description
そのランダムパターンの信号を受信する受信回路109では、そのVeye判定部111でランダムパターンの信号と参照電位発生部113の参照電位とを比較して電圧方向のアイ開口の値(Veye)を把握する。この把握は、サンプリングクロック制御部115から出力されるサンプリングクロックによって行うが、そのサンプリングクロック制御部115は、受信アイ開口の中央でのVeyeとなるようにサンプリングクロックのタイミング制御が行われる。
このフィードバック制御は、上述のVeyeが最大となるまで繰り返して行われる。
上述したプリエンファシス自動調整当初においては図8のようなアイ開口の状態であった信号受信状態は、プリエンファシス調整が最適となる、すなわち、プリエンファシス調整が完了すると、アイ開口の状態は、図9のようになる。
この特許文献1には、送信回路から送信したテスト信号を受信回路で反射させ、その反射されて来た信号を送信回路で有効に活用して所期の目的であるプリエンファシス自動調整を達成しようとするプリエンファシス自動調整手段が開示されている。
このプリエンファシス自動調整手段は、次のように構成されている。プリエンファシス自動調整に際して、送信側からの制御により受信回路の受信端の開放を行う。この状態において、送信回路からステップパルスのテスト信号を信号伝送線路を介して受信回路へ送信する。そのテスト信号は、受信回路で反射されて送信回路へ戻る。
このような物理的構成に加えて、受信回路において受信したランダムパターン信号のアイ開口が落ち着いてから、Veyeを測定し、プリエンファシス強度調整信号(エンファシス強弱指示信号)を送信側へ送り返す。そして、プリエンファシス強度調整信号対応のエンファシスをランダムパターン信号に付与して受信回路へ送信し、そのランダムパターン信号についてのVeyeを測定して付与されたエンファシスの適否を判定するという手順を繰り返えさなければ最適なプリエンファシス自動調整を施行し得ないという技術的制限が不可避的な欠点として存在する。
この欠点は、調整完了までの時間の増大を招くばかりでなく、調整手順の複雑化となっている。
この実施例のプリエンファシス自動調整システム10は、信号配線にスルーホールがある場合でも最適なプリエンファシスを設定し得る回路に係り、自動調整制御部11と、送信回路12と、信号伝送路14と、受信回路16と、反射波検出回路18と、エンファシス調整設定回路20とから構成されている。
送信回路12は、出力バツファ12a、ステップ信号発生部12s及びセレクタ12tを有して構成される。送信回路12は、送信信号を信号伝送路14に送出するほか、ステップ信号発生部12sのステップ信号をセレクタ12t、出力バッフア12aを介して送出し得るように構成されている。出力バツファ12aは、エンファシス設定値に応じたエンファシスを送信信号に付与する機能を有する。
信号伝送路14は、図2に示すように、配線基板14aの一面側14bに形成された信号配線14cが、配線基板14aの信号層乗り換え用スルーホール14dを介して配線基板14aの他面側14eに形成された信号配線14fに接続されて形成される例である。スルーホール14dは、伝送される信号に対して容量性反射を呈する伝送路部位である。
第1の参照電圧Vref1は、反射波信号の低い信号レベルを検出するために予め設定される参照電圧である。
第1の区間検出回路18eは、第1の比較回路18dの信号とサンプリングクロック回路18cからのサンプリングクロックに応答して第1の比較回路18dの信号が第1の参照電圧Vref1未満のとき、高レベルの信号(図4の18d出力)を出力する一方、第1の比較回路18dの信号が第1の参照電圧Vref1を超えているとき、低レベルの信号(図4の18d出力)を出力するように構成されている。第1の区間検出回路18eが、高レベルとなっている時間期間の信号を第1の区間検出信号という。
第1の区間検出回路18eの出力は、エンファシス調整設定回路20の第1の区間検出信号入力に接続されている。
第2の区間検出回路18iは、第2の比較回路18g及び第3の比較回路18hの出力信号レベル(図4の18g出力、18h出力)とサンプリングクロック回路18cからのサンプリングクロックに応答して上記2つの出力信号レベルについての排他的論理和出力を出力するように構成される。反射波信号が上記第2の参照電圧Vref2と、第3の参照電圧Vref3との間に存在するときに第2の区間検出回路18iから出力される信号(図4の区間検出(EX−OR))を第2の区間検出信号という。
第2の区間検出回路18iの出力は、エンファシス調整設定回路20の第2の区間検出信号入力に接続されている。
エンファシス設定値は、予め、信号伝送路の評価基板を用いて上述の各区間検出信号に対して設定されるべき値を取得してエンファシス調整設定回路20に保持される。
送信回路12から通常の送信信号を受信回路16へ送信するのに先立って、先ず、自動調整制御部11から信号線11aを介してセレクタ11t及び受信回路16へ自動調整開始信号を送信する。この信号によってセレクタ11tがステップ信号発生部11sを出力バッファ12a側へ切り換える一方、受信回路16のスイッチ16bを開放して所定の終端状態を解除する。
終端が解除された状態の受信回路16へ、ステップ信号(図1のS)(プリエンファシス調整用信号)が信号伝送路14を介して受信回路16へ送信される。信号伝送路14の信号配線14c、スルーホール14d、信号配線14fで減衰されて受信されるステップ信号(図1のa)は、受信回路16で全反射され、受信ステップ信号と同じ波形の信号(図1のb)が送信回路12側へ戻される。
反射信号(図1のc)の信号レベルと第1の参照電圧源18dの第1の参照電圧Vref1とが比較される。反射信号の信号レベルが第1の参照電圧Vref1を超える容量性反射区間(図3、図4)前後においては第1の比較回路18dから低レベルの信号(図4の18d出力L)が出力される。
これに対して、容量性反射区間においては図3に示すように減衰量が増大して信号レベルが落ち込む。これを周波数で表すと、f=1/t(秒)となり、この周波数前後の信号減衰量にはグラフで表すと図5のようなピーク(共振点)が現れる。
このような減衰が反射信号に与えられるから、上記容量性反射区間については、反射信号の信号レベルが第1の参照電圧Vref1未満になり、第1の比較回路18dから高レベルの信号(図4の18d出力H)が出力されるので、第1の反射波検出回路18eから第1の区間検出信号が出力され、該信号は、エンファシス調整設定回路20へ転送される。
第2の反射波検出回路18bの第2の比較回路18gにおいて、反射信号(図1のc)の信号レベルと第2の参照電圧源18jの第2の参照電圧Vref2とが比較される。反射信号の信号レベルが第2の参照電圧Vref2未満のときは第2の比較回路18gから低レベルの信号(図4の18g出力L)が出力され、反射信号の信号レベルが第2の参照電圧Vref2を超えると第2の比較回路18gから高レベルの信号(図4の18g出力H)が出力される。
第2の比較回路18gの動作と同様の動作が、第3の比較回路18hで生ずる。すなわち、反射信号(図1のc)の信号レベルと第3の参照電圧源18kの第3の参照電圧Vref3とが比較される。反射信号の信号レベルが第3の参照電圧Vref3未満のときは第3の比較回路18hから低レベルの信号(図4の18h出力L)が出力され、反射信号の信号レベルが第3の参照電圧Vref3を超えると第3の比較回路18hから高レベルの信号(図4の18h出力H)が出力される。
したがって、第2の反射波検出回路18iからは、両出力信号の排他的論理和で表される第2の区間検出信号が出力され、該信号は、エンファシス調整設定回路20へ転送される。
これにより、調整時間の短縮、回路規模の縮小、調整手順の簡素化を達成することができる。
この実施例の構成が、実施例1のそれと大きく異なる点は、スルーホールでの反射波の検出に2つの参照電圧を用いるようにした点である。
すなわち、この実施例のプリエンファシス自動調整システム10Aは、図6に示すように、実施例1の第1の反射波検出回路を次のように構成したことにその特徴部分がある。
この実施例での第1の反射波検出回路18Aは、第1の比較回路18dと、第4の比較回路18lと、第3の区間検出回路18nとからなる。第3の区間検出回路18nは、エンファシス調整設定回路20aに接続されている。
第1の比較回路18dは、第1の参照電圧Vref1を出力する第1の参照電圧源18fの出力と上記した接続個所12bとに接続され、その出力は第3の区間検出回路18nの第1の区間検出入力に接続されている。
第1の参照電圧Vref1は、反射波信号の低い第1の信号レベルを検出するために予め設定される参照電圧である。
第4の参照電圧Vref4は、上記第1の信号レベルより高い信号レベルを検出するために予め設定される参照電圧である。
第3の区間検出回路18nの出力は、エンファシス調整設定回路20aの第2の区間検出信号入力に接続されている。
エンファシス設定値は、実施例1と同様にして,予め、取得されてエンファシス調整設定回路20aに保持される。
この実施例の動作は、第1の区間検出信号の発生態様に実施例1と次のような差違があるだけで、その他の動作は同じである。
この実施例の第1の区間検出信号は、第3の反射波検出回路18Aから次のようにして出力される。すなわち、反射信号(図6のc)の信号レベルと第1の参照電圧源18fの第1の参照電圧Vref1とが第1の比較回路18において比較される。反射信号の信号レベルが第1の参照電圧Vref1未満のときは第1の比較回路18dから低レベルの信号が出力され、反射信号の信号レベルが第1の参照電圧Vref1を超えると第1の比較回路18dから高レベルの信号が出力される。
第1の比較回路18dの出力信号と第4の比較回路18lの信号との排他的論理和を取る第3の反射波検出回路18nから第1の区間検出信号が出力され、該信号は、エンファシス調整設定回路20aへ転送される。
例えば、スルーホール以外の容量性反射や、誘導性反射部位を有する信号伝送路でもこの発明を実施することができる。
また、ステップ信号をプリエンファシス自動調整に用いる例を示したが、ステップ信号と同等に使用可能な波形の信号でもよい。
また、実施例では、全反射の場合について説明したが、この発明の実施可能なその他の反射形式でもよい。
12 送信回路
14 信号伝送路
16 受信回路
18d 第1の比較回路(比較回路)、
18f 第1の参照電圧源(参照電圧源)
18l 第4の比較回路(第2の比較回路)
18m 第4の参照電圧源(第2の参照電圧源)
Claims (21)
- 送信装置から信号伝送路を介して送信されたプリエンファシス調整用信号が受信装置で反射されて前記送信装置へ戻った前記プリエンファシス調整用信号に基づいて、前記送信装置から前記受信装置へ送信される送信信号に対して付与される所定のエンファシスを調整するプリエンファシス自動調整システムであって、
前記受信装置から戻る前記プリエンファシス調整用信号に前記信号伝送路の不整合部位で与えられる減衰の度合いを検出する検出手段と、
該検出手段から検出される減衰の度合いに基づいて前記送信信号に付与されるエンファシスを調整する調整手段とを前記送信装置に備えることを特徴とするプリエンファシス自動調整システム。 - 前記プリエンファシス調整用信号は、ステップ信号であることを特徴とする請求項1記載のプリエンファシス自動調整システム。
- 不整合部位は、容量性反射部位又は誘導性反射部位であることを特徴とする請求項1又は2記載のプリエンファシス自動調整システム。
- 前記容量性反射部位は、前記信号伝送路のスルーホールであることを特徴とする請求項3記載のプリエンファシス自動調整システム。
- 前記検出手段は、予め設定される参照電圧を出力する参照電圧源と、前記送信装置と前記信号伝送路との接続箇所と前記参照電圧源とに接続され、前記参照電圧と前記接続個所から入力される前記プリエンファシス調整用信号とを比較する比較回路とを含んで構成されることを特徴とする請求項1、2、3又は4記載のプリエンファシス自動調整システム。
- 前記参照電圧源は、予め設定される第1の参照電圧を出力する第1の参照電圧源と、前記第1の参照電圧とは異なる予め設定される第2の参照電圧を出力する第2の参照電圧源と、前記第1の参照電圧と前記接続個所から入力される前記プリエンファシス調整用信号とを比較する第1の比較回路と、前記第2の参照電圧と前記接続個所から入力される前記プリエンファシス調整用信号とを比較する第2の比較回路とを含んで構成されることを特徴とする請求項5記載のプリエンファシス自動調整システム。
- 前記調整手段は、予め取得されている複数の減衰の度合い対応のエンファシス設定値の中から検出された減衰の度合い対応のエンファシス設定値を得て調整を行うことを特徴とする請求項1乃至6のいずれか一に記載のプリエンファシス自動調整システム。
- 前記プリエンファシス調整用信号は、前記送信装置から前記信号伝送路を介して前記受信装置へ終端解除信号を送信して前記受信装置の終端を解除した後に送信されることを特徴とする請求項1乃至7のいずれか一に記載のプリエンファシス自動調整システム。
- 送信装置から信号伝送路を介して送信されたプリエンファシス調整用信号が受信装置で反射されて前記送信装置へ戻った前記プリエンファシス調整用信号に基づいて、前記送信装置から前記受信装置へ送信される送信信号に対して付与される所定のエンファシスを調整するプリエンファシス自動調整方法であって、
前記受信装置から戻る前記プリエンファシス調整用信号に前記信号伝送路の不整合部位で与えられる減衰の度合いを検出し、
検出される前記減衰の度合いに基づいて前記送信信号に付与されるエンファシスを調整することを特徴とするプリエンファシス自動調整方法。 - 前記プリエンファシス調整用信号は、ステップ信号であることを特徴とする請求項9記載のプリエンファシス自動調整方法。
- 不整合部位は、容量性反射部位又は誘導性反射部位であることを特徴とする請求項9又は10記載のプリエンファシス自動調整方法。
- 前記容量性反射部位は、前記信号伝送路のスルーホールであることを特徴とする請求項11記載のプリエンファシス自動調整方法。
- 前記減衰の度合いの検出は、予め設定される参照電圧と、前記送信装置の側で受信される前記プリエンファシス調整用信号とに基づいて行うことを特徴とする請求項9、10、11又は12記載のプリエンファシス自動調整方法。
- 前記減衰の度合いの検出は、予め設定される第1の参照電圧と前記送信装置の側で受信される前記プリエンファシス調整用信号とに基づいて行った第1の結果と、前記第1の参照電圧とは異なる予め設定される第2の参照電圧と前記送信装置の側で受信される前記プリエンファシス調整用信号とに基づいて行った第2の結果とに基づいて行うことを特徴とする請求項9、10、11又は12記載のプリエンファシス自動調整方法。
- 前記エンファシスの調整は、予め取得されている複数の減衰の度合い対応のエンファシス設定値の中から検出された減衰の度合い対応のエンファシス設定値を得て行うことを特徴とする請求項9乃至14のいずれか一に記載のプリエンファシス自動調整方法。
- 前記プリエンファシス調整用信号は、前記送信装置から前記信号伝送路を介して前記受信装置へ終端解除信号を送信して前記受信装置の終端を解除した後に送信されることを特徴とする請求項9乃至15のいずれか一に記載のプリエンファシス自動調整方法。
- 送信装置と不整合部位を有する信号伝送路との接続箇所に接続され、受信装置で反射されて前記接続個所から入力されるプリエンファシス調整用信号に応答して前記送信装置から送信される送信信号に対して付与される所定のエンファシス量を調整するためのエンファシス設定信号発生回路であって、
前記プリエンファシス調整用信号に前記不整合部位で与えられる減衰の度合いに対して予め設定される参照電圧を出力する参照電圧源と、
該参照電圧源及び前記接続個所に接続され、前記参照電圧と前記接続個所から入力される前記プリエンファシス調整用信号とを比較する比較回路と、
該比較回路の出力に基づいて前記減衰対応のエンファシス設定信号を出力する出力回路とを備えることを特徴とするエンファシス設定信号発生回路。 - 前記プリエンファシス調整用信号は、ステップ信号であることを特徴とする請求項17記載のエンファシス設定信号発生回路。
- 不整合部位は、容量性反射部位又は誘導性反射部位であることを特徴とする請求項17又は18記載のエンファシス設定信号発生回路。
- 前記容量性反射部位は、前記信号伝送路のスルーホールであることを特徴とする請求項17、18又は19記載のエンファシス設定信号発生回路。
- 前記参照電圧源は、予め設定される第1の参照電圧を出力する第1の参照電圧源と、前記第1の参照電圧とは異なる予め設定される第2の参照電圧を出力する第2の参照電圧源とからなり、前記比較回路は、前記第1の参照電圧と前記接続個所から入力される前記プリエンファシス調整用信号とを比較する第1の比較回路と、前記第2の参照電圧と前記接続個所から入力される前記プリエンファシス調整用信号とを比較する第2の比較回路とからなり、前記出力回路は、前記第1の比較回路及び前記第2の比較回路の出力に基づいて前記減衰対応のエンファシス設定信号を出力する回路であることを特徴とする請求項17、18、19又は20記載のエンファシス設定信号発生回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007093509A JP4784542B2 (ja) | 2007-03-30 | 2007-03-30 | プリエンファシス自動調整システム及びその調整方法並びにエンファシス設定信号発生回路 |
US12/059,328 US8107555B2 (en) | 2007-03-30 | 2008-03-31 | Pre-emphasis automatic adjusting system, method of adjusting pre-emphasis and pre-emphasis setting signal generating circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007093509A JP4784542B2 (ja) | 2007-03-30 | 2007-03-30 | プリエンファシス自動調整システム及びその調整方法並びにエンファシス設定信号発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008252696A JP2008252696A (ja) | 2008-10-16 |
JP4784542B2 true JP4784542B2 (ja) | 2011-10-05 |
Family
ID=39794309
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007093509A Expired - Fee Related JP4784542B2 (ja) | 2007-03-30 | 2007-03-30 | プリエンファシス自動調整システム及びその調整方法並びにエンファシス設定信号発生回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8107555B2 (ja) |
JP (1) | JP4784542B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5377118B2 (ja) | 2009-07-01 | 2013-12-25 | 新光電気工業株式会社 | サンプリングポイント検出回路、伝送システム、プリエンファシス強度調整方法、ロジックアナライザ、および、伝送路を評価する評価方法 |
US8125241B2 (en) * | 2009-10-07 | 2012-02-28 | Lsi Corporation | Automatic de-emphasis setting for driving capacitive backplane |
CN102195658A (zh) * | 2010-03-17 | 2011-09-21 | Lsi股份有限公司 | 用于驱动电容性底板的自动去加重设置 |
TWI787166B (zh) * | 2016-03-01 | 2022-12-21 | 日商新力股份有限公司 | 信號之發送裝置、信號之發送方法及通信系統 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004112059A (ja) | 2002-09-13 | 2004-04-08 | Nec Corp | 信号伝送装置 |
DE10328602B4 (de) * | 2003-06-25 | 2017-06-01 | Xieon Networks S.À.R.L. | Verfahren zur Preemphase optischer Signale in einem Übertragungssystem mit Add-Drop-Modulen |
JP4275583B2 (ja) * | 2004-06-24 | 2009-06-10 | ユーディナデバイス株式会社 | 電子モジュール |
US7817712B2 (en) * | 2006-05-30 | 2010-10-19 | Fujitsu Limited | System and method for independently adjusting multiple compensations applied to a signal |
-
2007
- 2007-03-30 JP JP2007093509A patent/JP4784542B2/ja not_active Expired - Fee Related
-
2008
- 2008-03-31 US US12/059,328 patent/US8107555B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008252696A (ja) | 2008-10-16 |
US20080240291A1 (en) | 2008-10-02 |
US8107555B2 (en) | 2012-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4784542B2 (ja) | プリエンファシス自動調整システム及びその調整方法並びにエンファシス設定信号発生回路 | |
KR101216405B1 (ko) | 시험 장치 및 그 시험 장치를 이용한 디바이스의 제조 방법 | |
US7928755B2 (en) | Methods and apparatus that selectively use or bypass a remote pin electronics block to test at least one device under test | |
US20040041652A1 (en) | Equalizer, equalization method, and transmitter | |
JP2006220660A5 (ja) | ||
US8040150B2 (en) | Impedance adjustment circuit | |
US20170276469A1 (en) | Systems and methods for high precision cable length measurement in a communication system | |
JP2009042230A (ja) | 試験装置 | |
US7834638B2 (en) | Differential transmission circuit, disk array apparatus, and output signal setting method | |
JP5202118B2 (ja) | 通信システム、受信器、及び適応等化器 | |
US7103512B2 (en) | USB eye pattern test mode | |
US8081931B2 (en) | Transceiver device and impedance matching method | |
KR102549607B1 (ko) | 크로스토크 노이즈 및 심볼 간 간섭을 선택적으로 보상할 수 있는 전자 회로 | |
EP2891890A1 (en) | Active probe pod in logic analyzer | |
US20170093534A1 (en) | Circuit for introducing signal jitter | |
JP6007934B2 (ja) | 伝送マージン判定システムおよび伝送マージン判定方法 | |
JP7067069B2 (ja) | 送信エンファシス決定方法および伝送システム | |
JPWO2007072684A1 (ja) | インターフェイス回路 | |
US7078912B2 (en) | Techniques to test signal propagation media | |
JP2004112059A (ja) | 信号伝送装置 | |
JP7068443B2 (ja) | 受信デバイス、伝送システム、自動車 | |
KR100918221B1 (ko) | 반도체 테스트 시스템 | |
JP4763053B2 (ja) | 閾電圧制御装置、試験装置、及び回路デバイス | |
JP5219792B2 (ja) | 無線送信装置及びこれを用いた無線映像伝送システム | |
JP2010283558A (ja) | 空中線整合装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100302 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110614 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110627 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140722 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |