JP4781009B2 - Display device and electronic device - Google Patents

Display device and electronic device Download PDF

Info

Publication number
JP4781009B2
JP4781009B2 JP2005141219A JP2005141219A JP4781009B2 JP 4781009 B2 JP4781009 B2 JP 4781009B2 JP 2005141219 A JP2005141219 A JP 2005141219A JP 2005141219 A JP2005141219 A JP 2005141219A JP 4781009 B2 JP4781009 B2 JP 4781009B2
Authority
JP
Japan
Prior art keywords
electrode
emitting element
light emitting
monitor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005141219A
Other languages
Japanese (ja)
Other versions
JP2006011388A (en
JP2006011388A5 (en
Inventor
昌彦 早川
優 山崎
由香里 安藤
恵介 宮川
潤 小山
友幸 岩淵
光明 納
彩 安西
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2005141219A priority Critical patent/JP4781009B2/en
Publication of JP2006011388A publication Critical patent/JP2006011388A/en
Publication of JP2006011388A5 publication Critical patent/JP2006011388A5/ja
Application granted granted Critical
Publication of JP4781009B2 publication Critical patent/JP4781009B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は発光素子を含む表示装置及びその駆動方法並びに電子機器に関する。 The present invention relates to a display device including a light emitting element, a driving method thereof, and an electronic apparatus.

近年、ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子を代表とする発光素子を含む表示装置の開発が進められ、発光型ゆえの高画質、広視野角、薄型、軽量等の利点を活かして、幅広い利用が期待されている。発光素子は、その輝度が電流値に比例する性質を有するため、階調を正確に表現するために、当該発光素子に一定の電流を流す定電流駆動を採用する表示装置がある（特許文献１参照）。
特開２００３−３２３１５９号公報 In recent years, the development of display devices including light emitting elements typified by EL (Electro Luminescence) elements has been promoted, and a wide range of uses is expected by taking advantage of the high image quality, wide viewing angle, thinness, light weight, etc. due to the light emitting type. ing. Since a light-emitting element has a property in which luminance is proportional to a current value, there is a display device that employs constant-current driving in which a constant current is supplied to the light-emitting element in order to accurately represent gradation (Patent Document 1). reference).
JP 2003-323159 A

発光素子は、周囲の温度（以下環境温度と表記）により、その抵抗値（内部抵抗値）が変化する性質を有する。具体的には、室温を通常の温度としたとき、環境温度が通常の温度よりも高くなると抵抗値が低下し、環境温度が通常よりも低くなると抵抗値が上昇する。そのため、環境温度が高くなると電流値が増加して所望の輝度よりも高い輝度となり、環境温度が低くなると電流値が低下して所望の輝度よりも低い輝度となる。このような発光素子の性質は、発光素子の電圧電流特性と温度の関係のグラフ（（図３３（Ａ）参照））に示す通りである。また、発光素子は、経時的にその電流値が減少する性質を有する。このような発光素子の性質は、発光素子の電圧電流特性と時間の関係のグラフ（（図３３（Ｂ）参照））に示す通りである。 A light-emitting element has a property that its resistance value (internal resistance value) varies depending on ambient temperature (hereinafter referred to as environmental temperature). Specifically, when the room temperature is a normal temperature, the resistance value decreases when the environmental temperature is higher than the normal temperature, and the resistance value increases when the environmental temperature is lower than the normal temperature. Therefore, when the environmental temperature increases, the current value increases and becomes higher than the desired luminance. When the environmental temperature decreases, the current value decreases and the luminance becomes lower than the desired luminance. Such a property of the light-emitting element is as shown in a graph of voltage-current characteristics of the light-emitting element and temperature (see FIG. 33A). Further, the light emitting element has a property that its current value decreases with time. Such a property of the light-emitting element is as shown in a graph of voltage-current characteristics of the light-emitting element and time (see FIG. 33B).

上述したような発光素子が有する性質により、環境温度が変化したり、経時変化が生じたりすると、輝度にバラツキが生じてしまう。上記の実情を鑑み、本発明は、環境温度の変化と経時変化に起因した、発光素子の電流値の変動による影響を抑制する表示装置の提供を課題とする。 Due to the properties of the light-emitting element as described above, when the environmental temperature changes or changes with time occur, the luminance varies. In view of the above circumstances, it is an object of the present invention to provide a display device that suppresses the influence of a change in the current value of a light-emitting element due to a change in environmental temperature and a change over time.

本発明の表示装置は、複数の画素を含む画素領域と、ソースドライバと、ゲートドライバとを有する。複数の画素の各々は、発光素子と、画素に対するビデオ信号の入力を制御する第１のトランジスタと、発光素子の点灯又は非点灯を制御する第２のトランジスタと、ビデオ信号を保持する容量素子とを有する。 The display device of the present invention includes a pixel region including a plurality of pixels, a source driver, and a gate driver. Each of the plurality of pixels includes a light emitting element, a first transistor that controls input of a video signal to the pixel, a second transistor that controls lighting or non-lighting of the light emitting element, and a capacitor element that holds a video signal. Have

また、本発明の表示装置は第１電極及び第２電極を備えるモニター素子と、該モニター素子に電流を供給する電流源と、バッファアンプと、第１電極及び第２電極を備える発光素子と、該発光素子を駆動する駆動トランジスタとを有し、
該モニター素子の第１電極及び該発光素子第１電極は定電位電源に接続され、
該モニター素子の第２電極は、該バッファアンプの入力端子と接続され、該発光素子の第２電極は、該駆動トランジスタを介して該バッファアンプの出力端子と接続されている。 In addition, the display device of the present invention includes a monitor element including a first electrode and a second electrode, a current source that supplies current to the monitor element, a buffer amplifier, a light-emitting element including the first electrode and the second electrode, A drive transistor for driving the light emitting element,
The first electrode of the monitor element and the first electrode of the light emitting element are connected to a constant potential power source,
The second electrode of the monitor element is connected to the input terminal of the buffer amplifier, and the second electrode of the light emitting element is connected to the output terminal of the buffer amplifier via the drive transistor.

また、本発明の表示装置は第１電極及び第２電極を備えるモニター素子と、該モニター素子に電流を供給する電流源と、該モニター素子の第２電極の電位を保持する容量素子と、該容量素子と該電流源とを導通又は非導通にする第１のスイッチと、該電流源と該モニター素子とを導通又は非導通にする第２のスイッチと、バッファアンプと、第１電極及び第２電極を備える発光素子と、該発光素子を駆動する駆動トランジスタとを有し、
該モニター素子の第１電極及び該発光素子の第１電極は定電位電源に接続され、
該モニター素子の第２電極は、該バッファアンプの入力端子と、該発光素子の第２電極は、該駆動トランジスタを介して該バッファアンプの出力端子と接続されている。 In addition, the display device of the present invention includes a monitor element including a first electrode and a second electrode, a current source that supplies current to the monitor element, a capacitor element that holds the potential of the second electrode of the monitor element, A first switch for connecting or disconnecting the capacitive element and the current source; a second switch for connecting or disconnecting the current source and the monitor element; a buffer amplifier; a first electrode; A light emitting device having two electrodes, and a driving transistor for driving the light emitting device,
The first electrode of the monitor element and the first electrode of the light emitting element are connected to a constant potential power source,
The second electrode of the monitor element is connected to the input terminal of the buffer amplifier, and the second electrode of the light emitting element is connected to the output terminal of the buffer amplifier via the drive transistor.

また、本発明の表示装置は第１電極及び第２電極を備える第１のモニター素子と、第１電極及び第２電極を備える第２のモニター素子と、該第１のモニター素子及び第２のモニター素子に電流を供給する電流源と、該電流源と該第１のモニター素子とを導通又は非導通にする第１のスイッチと、該電流源と該第２のモニター素子とを導通又は非導通にする第２のスイッチと、バッファアンプと、第１電極及び第２電極を備える発光素子と、該発光素子を駆動する駆動トランジスタとを有し、
該モニター素子の第１電極及び該発光素子の第１電極は定電位電源に接続され、
該第１のモニター素子の第２電極は、該第１のスイッチを介して該バッファアンプの入力端子と、該第２のモニター素子の第２電極は、該第２のスイッチを介して該バッファアンプの入力端子と接続され、
該発光素子の第２電極は、該駆動トランジスタを介して該バッファアンプの出力端子と接続されている。 The display device of the present invention includes a first monitor element including a first electrode and a second electrode, a second monitor element including a first electrode and a second electrode, the first monitor element, and a second monitor element. A current source for supplying a current to the monitor element; a first switch for conducting or non-conducting the current source and the first monitor element; and conducting or non-conducting the current source and the second monitor element. A second switch to be conductive; a buffer amplifier; a light-emitting element including a first electrode and a second electrode; and a drive transistor for driving the light-emitting element;
The first electrode of the monitor element and the first electrode of the light emitting element are connected to a constant potential power source,
The second electrode of the first monitor element is connected to the input terminal of the buffer amplifier via the first switch, and the second electrode of the second monitor element is connected to the buffer via the second switch. Connected to the input terminal of the amplifier,
The second electrode of the light emitting element is connected to the output terminal of the buffer amplifier via the drive transistor.

また、本発明の表示装置は第１電極と第２電極を備えた複数のモニター素子と、該複数のモニター素子に電流を供給する電流源と、該電流源と該第複数のモニター素子のそれぞれの第２電極との間に設けられた複数のスイッチと、バッファアンプと、第１電極及び第２電極を備える発光素子と、該発光素子を駆動する駆動トランジスタとを有し、
該複数のモニター素子のそれぞれの第１電極及び該発光素子の第１電極は定電位電源に接続され、
該複数のモニター素子のそれぞれの第２電極は、該複数のスイッチのいずれか一を介して該バッファアンプの入力端子と接続され、
該発光素子の第２電極は、該駆動トランジスタを介して該バッファアンプの出力端子と接続されている。 In addition, the display device of the present invention includes a plurality of monitor elements each including a first electrode and a second electrode, a current source that supplies current to the plurality of monitor elements, and each of the current source and the plurality of monitor elements. A plurality of switches provided between the second electrode, a buffer amplifier, a light emitting element including the first electrode and the second electrode, and a drive transistor for driving the light emitting element,
The first electrode of each of the plurality of monitor elements and the first electrode of the light emitting element are connected to a constant potential power source,
A second electrode of each of the plurality of monitor elements is connected to an input terminal of the buffer amplifier via any one of the plurality of switches;
The second electrode of the light emitting element is connected to the output terminal of the buffer amplifier via the drive transistor.

また、本発明の表示装置の駆動方法は、第１電極と第２電極を備えたモニター素子と、該モニター素子に電流を供給する電流源と、バッファアンプと、第１電極と第２電極を備えた発光素子と、該発光素子を駆動する駆動トランジスタとを有し、
該モニター素子の第１電極及び該発光素子の第１電極は定電位電源に接続されており、該モニター素子の第２電極の電位をバッファアンプを介して該駆動トランジスタのソース端子に設定する。 The display device driving method of the present invention includes a monitor element having a first electrode and a second electrode, a current source for supplying current to the monitor element, a buffer amplifier, a first electrode, and a second electrode. A light-emitting element provided, and a drive transistor for driving the light-emitting element,
The first electrode of the monitor element and the first electrode of the light emitting element are connected to a constant potential power source, and the potential of the second electrode of the monitor element is set to the source terminal of the drive transistor via a buffer amplifier.

また、本発明の表示装置の駆動法は、第１電極と第２電極を備えたモニター素子と、該モニター素子に電流を供給する電流源と、該モニター素子の第１電極の電位を保持する容量素子と、該容量素子と該電流源とを導通又は非導通にする第１のスイッチと、該電流源と該モニター素子とを導通又は非導通にする第２のスイッチと、バッファアンプと、第１電極と第２電極を備えた発光素子と、該発光素子を駆動する駆動トランジスタとを有し、
該モニター素子及び該発光素子の第１電極は定電位電源に接続されており、該第１のスイッチ及び第２のスイッチがオンしているときに、該モニター素子の第２電極の電位をバッファアンプにより検出し、該検出した電位を該発光素子の第２電極に設定し、該第１のスイッチ及び第２のスイッチがオフすると、該第１のスイッチ及び該第２のスイッチをオフにしたときの該モニター素子の第２電極の電位を該容量素子が保持し、該容量素子が保持した該モニター素子の第２電極の電位を該バッファアンプが検出し、該発光素子の第２電極に設定する。 The display device driving method of the present invention includes a monitor element including a first electrode and a second electrode, a current source that supplies current to the monitor element, and a potential of the first electrode of the monitor element. A capacitor, a first switch for connecting or disconnecting the capacitor and the current source, a second switch for connecting or disconnecting the current source and the monitor element, a buffer amplifier, A light-emitting element including a first electrode and a second electrode, and a driving transistor for driving the light-emitting element;
The first electrode of the monitor element and the light emitting element are connected to a constant potential power source, and the potential of the second electrode of the monitor element is buffered when the first switch and the second switch are turned on. Detected by an amplifier, the detected potential is set to the second electrode of the light emitting element, and when the first switch and the second switch are turned off, the first switch and the second switch are turned off. The capacitor element holds the potential of the second electrode of the monitor element, and the buffer amplifier detects the potential of the second electrode of the monitor element held by the capacitor element. Set.

また、上記構成の表示装置の駆動方法において、モニター素子に電流を流す期間を、１フレーム期間の３０％の期間にする。 Further, in the method for driving the display device having the above structure, a period during which a current is supplied to the monitor element is set to 30% of one frame period.

また、上記構成の表示装置の駆動法は、第１のスイッチ及び第２のスイッチとして極性の異なるトランジスタで形成されている表示装置を用いている。 In the driving method of the display device having the above structure, a display device formed of transistors having different polarities is used as the first switch and the second switch.

また、上記構成の表示装置の駆動方法は、第１のスイッチ及び第２のスイッチとして同じ極性のトランジスタで形成されている表示装置を用いている。 In the driving method of the display device having the above structure, a display device formed using transistors having the same polarity as the first switch and the second switch is used.

なお、本発明において、適用可能なトランジスタの種類に限定はなく、非晶質シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ（ＴＦＴ）、半導体基板やＳＯＩ基板を用いて形成されるＭＯＳ型トランジスタ、接合型トランジスタ、バイポーラトランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、その他のトランジスタを適用することができる。また、トランジスタが配置されている基板の種類に限定はなく、単結晶基板、ＳＯＩ基板、ガラス基板などに配置することが出来る。   Note that in the present invention, applicable transistor types are not limited, and a thin film transistor (TFT) using a non-single-crystal semiconductor film typified by amorphous silicon or polycrystalline silicon, a semiconductor substrate, or an SOI substrate is used. A MOS transistor, a junction transistor, a bipolar transistor, a transistor using an organic semiconductor or a carbon nanotube, and other transistors can be applied. There is no limitation on the kind of the substrate over which the transistor is provided, and the transistor can be provided over a single crystal substrate, an SOI substrate, a glass substrate, or the like.

また、本発明において、接続されているとは、電気的に接続されていることと同義である。したがって、本発明が開示する構成において、所定の接続関係に加え、その間に電気的な接続を可能とする他の素子（例えば、別の素子やスイッチなど）が配置されていてもよい。 In the present invention, being connected is synonymous with being electrically connected. Therefore, in the configuration disclosed by the present invention, in addition to a predetermined connection relationship, another element (for example, another element or a switch) that enables electrical connection may be disposed therebetween.

また、画素などにおける容量素子は、トランジスタなどのゲート容量によって、代用することが出来る。その場合は、容量素子を省略できる。   Further, a capacitor element in a pixel or the like can be substituted by a gate capacitor such as a transistor. In that case, the capacitive element can be omitted.

また、スイッチは、電気的スイッチでも機械的なスイッチでも何でも良い。電流の流れを制御できるものなら、何でも良い。トランジスタでもよいし、ダイオードでもよいし、それらを組み合わせた論理回路でもよい。よって、スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとして動作するため、トランジスタの極性（導電型）は特に限定されない。ただし、オフ電流が少ない方が望ましい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少ないトランジスタとしては、ＬＤＤ領域を設けているもの等がある。また、スイッチとして動作させるトランジスタのソース端子の電位が、低電位側電源（Ｖｓｓ、Ｖｇｎｄ、０Ｖなど）に近い状態で動作する場合はｎチャネル型を、反対に、ソース端子の電位が、高電位側電源（Ｖｄｄなど）に近い状態で動作する場合はｐチャネル型を用いることが望ましい。なぜなら、ゲートソース間電圧の絶対値を大きくできるため、スイッチとして、動作しやすいからである。なお、ｎチャネル型とｐチャネル型の両方を用いて、ＣＭＯＳ型のスイッチにしてもよい。   The switch may be an electrical switch or a mechanical switch. Anything that can control the current flow is acceptable. It may be a transistor, a diode, or a logic circuit combining them. Therefore, when a transistor is used as a switch, the transistor operates as a mere switch, and thus the polarity (conductivity type) of the transistor is not particularly limited. However, when it is desirable that the off-state current is small, it is desirable to use a transistor having a polarity with a small off-state current. As a transistor with low off-state current, there is a transistor provided with an LDD region. In addition, when the transistor operated as a switch operates at a source terminal potential close to a low potential power source (Vss, Vgnd, 0 V, etc.), the n-channel type is used. When operating in a state close to a side power supply (Vdd or the like), it is desirable to use a p-channel type. This is because the absolute value of the voltage between the gate and the source can be increased, so that it can easily operate as a switch. Note that a CMOS switch may be formed using both an n-channel type and a p-channel type.

定電圧駆動を用いる本発明は、定電流駆動を用いる場合と比較すると、発光素子の駆動電圧を低くすることができるため、消費電力を削減することができる。   In the present invention using the constant voltage driving, the driving voltage of the light emitting element can be lowered as compared with the case of using the constant current driving, so that power consumption can be reduced.

本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。 Embodiments of the present invention will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below.

本発明による温度及び劣化補償の基本原理として図１を用いて説明する。図１は温度及び劣化補償回路を有する表示装置の模式図を示したものである。 The basic principle of temperature and deterioration compensation according to the present invention will be described with reference to FIG. FIG. 1 is a schematic diagram of a display device having a temperature and deterioration compensation circuit.

本発明の表示装置は、ゲートドライバ１０７、ソースドライバ１０８及び画素部１０９を備える。画素部１０９は複数の画素１０６から構成される。そして、本発明の表示装置は温度及び劣化補償回路（以下補償回路という）を有する。   The display device of the present invention includes a gate driver 107, a source driver 108, and a pixel portion 109. The pixel unit 109 includes a plurality of pixels 106. The display device of the present invention includes a temperature and deterioration compensation circuit (hereinafter referred to as a compensation circuit).

補償回路の基本構成について説明する。電流源１０１、モニター素子１０２、バッファアンプ１０３、駆動ＴＦＴ１０４、発光素子１０５を有する。なお、モニター素子１０２は発光素子１０５と同一の電流特性を持つ発光素子で形成する。例えばＥＬ素子で発光素子を形成する場合には、モニター素子１０２のＥＬ素子と発光素子１０５のＥＬ素子は同じＥＬ材料を、同じ条件で作製するようにする。   The basic configuration of the compensation circuit will be described. A current source 101, a monitor element 102, a buffer amplifier 103, a driving TFT 104, and a light emitting element 105 are included. Note that the monitor element 102 is formed using a light-emitting element having the same current characteristics as the light-emitting element 105. For example, in the case where a light-emitting element is formed using an EL element, the EL element of the monitor element 102 and the EL element of the light-emitting element 105 are manufactured using the same EL material under the same conditions.

電流源１０１はモニター素子１０２に一定の電流を供給する。つまりモニター素子１０２の電流値は常に一定である。この状態で環境温度が変化すると、モニター素子１０２自体の抵抗値が変化する。モニター素子１０２の抵抗値が変化すると、当該モニター素子１０２の電流値は一定であることから、モニター素子１０２の両電極間の電位差が変化する。このモニター素子１０２の両電極間の電位差を検出することで環境温度の変化を検出する。より詳しくは、モニター素子１０２の一定の電位に保たれている側の電極の電位、つまり図１では陰極１１０の電位は変わらないので、電流源１０１に接続されている側の電位、つまり図１では陽極１１１側の電位の変化を検出する。   The current source 101 supplies a constant current to the monitor element 102. That is, the current value of the monitor element 102 is always constant. When the environmental temperature changes in this state, the resistance value of the monitor element 102 itself changes. When the resistance value of the monitor element 102 changes, the current value of the monitor element 102 is constant, so that the potential difference between both electrodes of the monitor element 102 changes. A change in environmental temperature is detected by detecting a potential difference between both electrodes of the monitor element 102. More specifically, since the potential of the electrode on the side of the monitor element 102 maintained at a constant potential, that is, the potential of the cathode 110 in FIG. 1, does not change, the potential on the side connected to the current source 101, that is, FIG. Then, a change in potential on the anode 111 side is detected.

図２はモニター素子の電圧電流特性の温度依存性を示す図である。低温（例えば−２０℃）、室温（例えば２５℃）、高温（例えば７０℃）でのモニター素子１０２の電圧電流特性をそれぞれ線２０１、２０２、２０３に示す。電流源１０１からモニター素子１０２へ流れる電流値がＩ0であるとき、室温ではモニター素子にＶ0の電圧がかかっていることになる。そして、低温時ではＶ1の電圧となり、高温時ではＶ2の電圧となる。 FIG. 2 is a diagram showing the temperature dependence of the voltage-current characteristics of the monitor element. Lines 201, 202, and 203 show voltage-current characteristics of the monitor element 102 at a low temperature (for example, −20 ° C.), room temperature (for example, 25 ° C.), and high temperature (for example, 70 ° C.), respectively. When the current value flowing from the current source 101 to the monitor element 102 is I 0 , the voltage V 0 is applied to the monitor element at room temperature. At a low temperature, the voltage is V 1 , and at a high temperature, the voltage is V 2 .

このようなモニター素子１０２の電圧の変化を含む情報は、バッファアンプ１０３に供給され、陽極１１１の電位に基づき当該バッファアンプ１０３で発光素子１０５に供給する電位を設定する。つまり図２のように環境温度が低温となった場合には発光素子１０５にＶ1の電圧がかかるように電位を設定し、高温となった場合には発光素子１０５にＶ2の電圧がかかるように電位を設定する。そうすると、温度変化に合わせて、発光素子１０５に入力する電源電位を補正することができる。つまり、温度変化に起因した電流値の変動を抑制することができる。 Information including such a change in the voltage of the monitor element 102 is supplied to the buffer amplifier 103, and the potential supplied to the light emitting element 105 by the buffer amplifier 103 is set based on the potential of the anode 111. That is, as shown in FIG. 2, the potential is set so that the voltage V 1 is applied to the light emitting element 105 when the environmental temperature is low, and the voltage V 2 is applied to the light emitting element 105 when the temperature is high. Set the potential as follows. Then, the power supply potential input to the light emitting element 105 can be corrected according to the temperature change. That is, the fluctuation of the current value caused by the temperature change can be suppressed.

また、図３はモニター素子１０２の電圧電流特性の経時変化を示す図である。モニター素子１０２の初期特性を線３０１、劣化後の特性を３０２で表している。なお、初期特性と劣化後の特性は同じ温度条件で測定したものとする。初期特性の状態でモニター素子１０２に電流Ｉ0が流れるとモニター素子１０２にかかる電圧はＶ3、劣化後のモニター素子１０２にかかる電圧はＶ4となる。よって、このＶ4の電圧を、同様に劣化した発光素子１０５に印加するようにすれば、見かけ上の発光素子１０５の劣化を低減することができる。このように、モニター素子１０２も発光素子１０５とともに劣化するため、発光素子１０５の劣化に対しても補償することができる。 FIG. 3 is a diagram showing the change with time of the voltage-current characteristic of the monitor element 102. The initial characteristic of the monitor element 102 is represented by a line 301, and the characteristic after degradation is represented by 302. Note that the initial characteristics and the characteristics after deterioration are measured under the same temperature conditions. When the current I 0 flows through the monitor element 102 in the initial characteristic state, the voltage applied to the monitor element 102 is V 3 , and the voltage applied to the monitor element 102 after deterioration is V 4 . Therefore, if this voltage V 4 is applied to the light emitting element 105 that has deteriorated in the same manner, the apparent deterioration of the light emitting element 105 can be reduced. In this manner, since the monitor element 102 deteriorates together with the light emitting element 105, the deterioration of the light emitting element 105 can be compensated.

このようにモニター素子１０２の陽極１１１の電位の変化に合わせて発光素子１０５の陽極に同電位を設定するバッファアンプ１０３には、オペアンプを用いたボルテージフォロワ回路を適用することができる。ボルテージフォロワ回路の非反転入力端子は高入力インピーダンスで、出力端子は低出力インピーダンスであるため入力端子と出力端子を同電位とし、電流源１０１の電流がボルテージフォロワ回路に流れ込むことなく出力端子からは電流を流すことができるからである。 As described above, a voltage follower circuit using an operational amplifier can be applied to the buffer amplifier 103 that sets the same potential to the anode of the light emitting element 105 in accordance with the change in the potential of the anode 111 of the monitor element 102. Since the non-inverting input terminal of the voltage follower circuit has a high input impedance and the output terminal has a low output impedance, the input terminal and the output terminal have the same potential, and the current of the current source 101 does not flow into the voltage follower circuit from the output terminal. This is because current can flow.

本実施の形態の補償回路を有する表示装置の具体的構成について図１１を用いて説明する。表示装置はゲートドライバ１１０７、ソースドライバ１１０８、画素部１１０９を有する。ソースドライバはパルス出力回路１１１９、第１のラッチ回路１１１０、第２のラッチ回路１１１１を有する。第１のラッチ回路に入力を行っている時に第２のラッチ回路では出力を行うことができる。そして、ゲートドライバ１１０７から信号が入力されるゲート線により選択された画素１１０６のスイッチング用トランジスタ１１１２がオンする。そして、第２のラッチ回路１１１１により出力された信号をソース信号線Ｓ１〜Ｓｍから保持容量１１１３に書き込む。この保持容量１１１３に書き込まれた信号によって、駆動トランジスタ１１０４がオンオフし、発光素子の点灯、非点灯が決まる。つまり、電源線Ｖ１〜Ｖｍの電位が、オンしている駆動トランジスタ１１０４を介して、発光素子１１０５の陽極に設定され、発光素子１１０５に電流が供給され、発光する。 A specific structure of a display device including the compensation circuit of this embodiment will be described with reference to FIGS. The display device includes a gate driver 1107, a source driver 1108, and a pixel portion 1109. The source driver includes a pulse output circuit 1119, a first latch circuit 1110, and a second latch circuit 1111. When the input is performed to the first latch circuit, the second latch circuit can perform the output. Then, the switching transistor 1112 of the pixel 1106 selected by the gate line to which a signal is input from the gate driver 1107 is turned on. Then, the signal output from the second latch circuit 1111 is written to the storage capacitor 1113 from the source signal lines S1 to Sm. The driving transistor 1104 is turned on / off by a signal written in the storage capacitor 1113, and lighting / non-lighting of the light emitting element is determined. That is, the potential of the power supply lines V1 to Vm is set to the anode of the light emitting element 1105 through the driving transistor 1104 that is turned on, and current is supplied to the light emitting element 1105 to emit light.

本発明は、基本電流源１１０１から、並列接続したモニター素子１１０２ａ〜１１０２ｎに電流を流す。これらのモニター素子１１０２ａ〜１１０２ｎの陽極の電位を検出し、ボルテージフォロワ回路１１０３により電源線Ｖ１〜Ｖｍに電位を設定する。こうして、温度及び劣化補償の機能を備えた表示装置を提供することができる。 In the present invention, a current is passed from the basic current source 1101 to the monitor elements 1102a to 1102n connected in parallel. The potentials of the anodes of these monitor elements 1102a to 1102n are detected, and potentials are set to the power supply lines V1 to Vm by the voltage follower circuit 1103. Thus, a display device having a function of temperature and deterioration compensation can be provided.

このように温度及び劣化補償の機能を備えた駆動方法のことをコンスタントブライトネスともいう。 Such a driving method having functions of temperature and deterioration compensation is also referred to as constant brightness.

なお、モニター素子の数は適宜選択することができる。もちろん、一個でも構わないし、図１１の様に複数配置しても構わない。モニター素子を一つだけ用いるときには基本電流源１１０１に流す電流値は各画素の発光素子１１０５に流したい電流値を設定すればよいため消費電力が少なくてすむ。また、複数のモニター素子を配置すればモニター素子毎の特性のばらつきを平均化することができる。 The number of monitor elements can be selected as appropriate. Of course, there may be one or a plurality of arrangements as shown in FIG. When only one monitor element is used, the current value to be supplied to the basic current source 1101 only needs to be set to the current value to be supplied to the light emitting element 1105 of each pixel, so that power consumption can be reduced. Further, if a plurality of monitor elements are arranged, it is possible to average the variation in characteristics of each monitor element.

なお、図１１の構成では各画素の発光素子１１０５の陰極はＧＮＤに設定されているがこれに限定されない。 In the configuration of FIG. 11, the cathode of the light emitting element 1105 of each pixel is set to GND, but is not limited to this.

また、ＲＧＢの画素毎に電源線の電位を設定することもできる。その一例を図１２に示す。図１１の表示装置と共通のところは共通の符号を用いている。また、詳しい動作については、図１１と同じなので省略する。 Further, the potential of the power supply line can be set for each pixel of RGB. An example is shown in FIG. The same reference numerals are used in common with the display device of FIG. Detailed operations are the same as those in FIG.

また、画素１１０６としては、このような構成に限られず、図２９や図３０に示した構成を適用することもできる。図２９に示す画素２９０６はスイッチング用トランジスタ２９０１と駆動用トランジスタ２９０２と、消去用トランジスタ２９０３と、容量素子２９０４と発光素子２９０５を有する。また、図３０に示す画素３００７は、スイッチング用トランジスタ３００１と、制御用トランジスタ３００２と、駆動トランジスタ３００３と、消去用トランジスタ３００４と、容量素子３００５と、発光素子３００６と有する。 Further, the pixel 1106 is not limited to such a configuration, and the configuration illustrated in FIGS. 29 and 30 can also be applied. A pixel 2906 illustrated in FIG. 29 includes a switching transistor 2901, a driving transistor 2902, an erasing transistor 2903, a capacitor 2904, and a light-emitting element 2905. 30 includes a switching transistor 3001, a control transistor 3002, a driving transistor 3003, an erasing transistor 3004, a capacitor 3005, and a light-emitting element 3006.

図１２の表示装置において信号線Ｓ１の接続されている画素がＲの発光をする画素、信号線Ｓ２の接続されている画素がＧの発光をする画素、信号線Ｓ３の接続されている画素がＢの発光をする画素とする。基本電流源１２０１ａはモニター素子１２０２ａに電流を供給し、ボルテージフォロワ回路１２０３ａがモニター素子１２０２ａの陽極の電位を検出し、この電位を電源線Ｖ1に設定する。基本電流源１２０１ｂはモニター素子１２０２ｂに電流を供給し、ボルテージフォロワ回路１２０３ｂがモニター素子１２０２ｂの陽極の電位を検出し、この電位を電源線Ｖ2に設定する。基本電流源１２０１ｃはモニター素子１２０２ｃに電流を供給し、ボルテージフォロワ回路１２０３ｃがモニター素子１２０２ｃの陽極の電位を検出し、この電位を電源線Ｖ3に設定する。こうして、ＲＧＢ毎に電位を設定することができるため、例えば、ＲＧＢ毎のＥＬ材料によって温度特性や劣化特性が異なるときに、所望の電位を発光素子に設定することができる。つまりＲＧＢ毎に電源電位を補正することができる。 In the display device of FIG. 12, pixels connected to the signal line S1 emit R, pixels connected to the signal line S2 emit G, and pixels connected to the signal line S3 are It is assumed that the pixel emits B light. Basic current supply 1201a supplies current to the monitoring element 1202a, the voltage follower circuit 1203a detects the anode potential of the monitoring element 1202a, set this voltage to the power supply line V 1. Basic current supply 1201b supplies a current to the monitoring element 1202b, a voltage follower circuit 1203b detects the anode potential of the monitoring element 1202b, set this voltage to the power supply line V 2. Basic current supply 1201c supplies current to the monitoring element 1202c, a voltage follower circuit 1203c detects the anode potential of the monitoring element 1202c, sets the potential on the power supply line V 3. Thus, since the potential can be set for each of RGB, a desired potential can be set for the light emitting element when the temperature characteristics and the deterioration characteristics differ depending on the EL material for each RGB. That is, the power supply potential can be corrected for each RGB.

（実施の形態１）
本実施の形態では劣化補償の精度をさらに高めた構成について説明する。 (Embodiment 1)
In the present embodiment, a configuration in which the accuracy of deterioration compensation is further improved will be described.

表示装置を長期間使用し続けると、モニター素子と発光素子には劣化の進行に誤差が生じてくる。この誤差は使用期間が長ければ長いほど大きくなり、劣化補償の機能が低下することになる。 If the display device is used for a long period of time, an error occurs in the progress of deterioration of the monitor element and the light emitting element. This error becomes larger as the use period is longer, and the function of compensation for deterioration is lowered.

ここで、劣化の進行に差が生じた場合について図４を用いて説明する。モニター素子１０２及び発光素子１０５の電圧電流（ＶＩ）特性の初期特性を線４０１、表示装置をある期間使用したときのモニター素子１０２の劣化後のＶＩ特性を線４０２、発光素子１０５の劣化後のＶＩ特性を線４０３で表している。このようにモニター素子１０２の劣化と発光素子１０５の劣化の進行には差が生じる。なぜならば、表示装置が表示を行っている時には常にモニター素子１０２には電流が流れ続けている。ところが画素のそれぞれの発光素子１０５は発光している期間と非発光期間が存在するためモニター素子１０２と発光素子１０５の経時劣化には誤差が生じてくる。つまり、モニター素子の劣化に比べ、発光素子の劣化の進行は遅れることになる。 Here, a case where a difference occurs in the progress of deterioration will be described with reference to FIG. The initial characteristic of voltage / current (VI) characteristics of the monitor element 102 and the light emitting element 105 is a line 401, the VI characteristic after deterioration of the monitor element 102 when the display device is used for a certain period is line 402, and after the deterioration of the light emitting element 105. The VI characteristic is represented by a line 403. Thus, there is a difference between the deterioration of the monitor element 102 and the progress of the deterioration of the light emitting element 105. This is because current always flows through the monitor element 102 when the display device performs display. However, since each light emitting element 105 of the pixel has a light emitting period and a non-light emitting period, an error occurs in the deterioration over time of the monitor element 102 and the light emitting element 105. That is, the progress of the deterioration of the light emitting element is delayed as compared with the deterioration of the monitor element.

ここで、モニター素子１０２の初期特性において、モニター素子１０２に電流値Ｉ0の電流が流れるとき、初期特性ではモニター素子にはＶ5の電圧がかかることになる。そして、発光素子１０５の劣化後ではＶ6、モニター素子１０２の劣化後ではＶ7の電圧がかかることになる。逆に言えば劣化後の発光素子１０５に電流値Ｉ0を流すためにはＶ6の電圧を印加する必要があり、劣化後のモニター素子１０２に電流値Ｉ0を流すためにはＶ7の電圧を印加する必要がある。 Here, in the initial characteristic of the monitor element 102, when a current having a current value I 0 flows through the monitor element 102, a voltage of V 5 is applied to the monitor element in the initial characteristic. The voltage V 6 is applied after the light emitting element 105 is deteriorated, and the voltage V 7 is applied after the monitor element 102 is deteriorated. In other words, it is necessary to apply a voltage of V 6 in order to flow the current value I 0 to the light emitting element 105 after deterioration, and V 7 to flow the current value I 0 to the monitor element 102 after deterioration. It is necessary to apply a voltage.

この状態でモニター素子１０２の陽極１１１の電位Ｖ7を検出し、バッファアンプ１０３によって発光素子にこの電位Ｖ7が設定されると、発光素子に電流値Ｉ0を流すために必要な電圧Ｖ6以上の電圧が印加されることになり消費電力が大きくなってしまう。また、画素の各々の発光素子は劣化の進行が異なるため、必要以上の電圧が加わると焼きつきが目立つようになる。 In this state, when the potential V 7 of the anode 111 of the monitor element 102 is detected and this potential V 7 is set to the light emitting element by the buffer amplifier 103, the voltage V 6 necessary for flowing the current value I 0 to the light emitting element. The above voltage is applied and power consumption increases. In addition, since the progress of deterioration of each light emitting element of the pixel is different, image sticking becomes conspicuous when a voltage higher than necessary is applied.

そこで、本実施の形態では、各々の発光素子の劣化とモニター素子の劣化の進行をより近いものにして、劣化補償の精度を向上させるものである。 Therefore, in this embodiment, the deterioration of each light emitting element and the progress of the deterioration of the monitor element are made closer to improve the accuracy of deterioration compensation.

そのため、本実施の形態では、表示装置の各画素の発光素子の発光期間の平均した期間をモニター素子に流す電流の期間に設定する。好ましくは、表示装置が表示を行っている期間の１０％から７０％の期間をモニター素子に電流が流れるようにする。 Therefore, in this embodiment mode, an average period of the light emission periods of the light emitting elements of the respective pixels of the display device is set as a period of current flowing through the monitor element. Preferably, a current flows through the monitor element during a period of 10% to 70% of a period during which the display device performs display.

ここで、表示装置において各画素の発光素子の発光期間と非発光期間の比の平均値は３：７の比であることが経験的に得られる。よって、より好ましくは表示装置が表示を行っている期間のうち３０％の期間をモニター素子に電流を流すようにする。 Here, in the display device, it is empirically obtained that the average value of the ratio between the light emitting period and the non-light emitting period of the light emitting element of each pixel is a ratio of 3: 7. Therefore, more preferably, a current is supplied to the monitor element for 30% of the period during which the display device performs display.

モニター素子の発光期間を設定することができる補償回路の構成を図５に示す。電流源５０１、モニター素子５０２、ボルテージフォロワ回路５０３、駆動トランジスタ５０４、発光素子５０５、容量素子５０６、第一のスイッチ５０７及び第二のスイッチ５０８を有する。 FIG. 5 shows a configuration of a compensation circuit that can set the light emission period of the monitor element. A current source 501, a monitor element 502, a voltage follower circuit 503, a drive transistor 504, a light emitting element 505, a capacitor element 506, a first switch 507, and a second switch 508 are included.

モニター素子５０２に定電流を流すときには第一のスイッチ５０７及び第二のスイッチ５０８をオンにする。するとモニター素子５０２に電流が流れ、モニター素子５０２の陽極５０９側の電位が容量素子５０６に蓄積されるとともに、ボルテージフォロア回路５０３の非反転入力端子にこの電位が入力され、出力端子に同電位が出力される。こうして、環境温度の変化により電圧電流特性の変化した発光素子１０５に所望の電位を設定することができる。 When a constant current is supplied to the monitor element 502, the first switch 507 and the second switch 508 are turned on. Then, a current flows through the monitor element 502, the potential on the anode 509 side of the monitor element 502 is accumulated in the capacitor element 506, and this potential is input to the non-inverting input terminal of the voltage follower circuit 503, and the same potential is applied to the output terminal. Is output. In this manner, a desired potential can be set for the light-emitting element 105 whose voltage-current characteristics have changed due to a change in environmental temperature.

そして、モニター素子５０２を非発光とするときには、第一のスイッチ５０７及び第二のスイッチ５０８をオフにし、モニター素子５０２の陽極５０９側の電位を容量素子５０６に保持させる。このとき第二のスイッチ５０８は第一のスイッチ５０７と同時にオフさせるか、少なくとも先にオフさせる。第一のスイッチ５０７が第二のスイッチ５０８より先にオフしてしまうと、モニター素子５０２の陽極側の電位を蓄積していた容量の電位が変動してしまうからである。 When the monitor element 502 does not emit light, the first switch 507 and the second switch 508 are turned off, and the potential on the anode 509 side of the monitor element 502 is held in the capacitor element 506. At this time, the second switch 508 is turned off simultaneously with the first switch 507, or at least turned off first. This is because if the first switch 507 is turned off before the second switch 508, the potential of the capacitor that has accumulated the potential on the anode side of the monitor element 502 changes.

こうして非発光期間においても、第二のスイッチ５０８をオフにした瞬間のモニター素子５０２の陽極５０９側の電位が、ボルテージフォロワ回路５０３の非反転入力端子に入力される。そしてボルテージフォロワ回路５０３の出力端子には同電位が出力され、第二のスイッチ５０８をオフにした瞬間のモニター素子５０２に流れていた電流を発光素子に流すことができる。 Thus, even in the non-light emission period, the potential on the anode 509 side of the monitor element 502 at the moment when the second switch 508 is turned off is input to the non-inverting input terminal of the voltage follower circuit 503. The same potential is output to the output terminal of the voltage follower circuit 503, and the current flowing in the monitor element 502 at the moment when the second switch 508 is turned off can be supplied to the light emitting element.

この構成においてはモニター素子に電流を流している期間に温度補償機能を果たすことができるので、劣化補償と温度補償の両方を実現することができる。本実施の形態においては、特に劣化補償の機能が優れている。 In this configuration, the temperature compensation function can be achieved during the period when the current is passed through the monitor element, so that both deterioration compensation and temperature compensation can be realized. In the present embodiment, the deterioration compensation function is particularly excellent.

ここで、表示装置の時間階調表示において、１フレーム期間あたりの各画素の発光と非発光の比の平均値は３０：７０の比であることが経験的に知られている。よって、表示装置の表示を行っている間中、電流を流し続けるモニター素子に流れる電流量と、各発光素子に流れる電流量の平均の比は１００：３０になることが分かる。よって、モニター素子に電流を流す期間を１フレーム期間あたり３０％に設定することでモニター素子と、画素の発光素子の劣化の進行を近づけることができる。つまり劣化補償の精度を向上させることができる。 Here, it is empirically known that in the time gradation display of the display device, the average value of the ratio of light emission to non-light emission of each pixel per frame period is a ratio of 30:70. Thus, it can be seen that the ratio of the average amount of current flowing through the monitor element and the amount of current flowing through each light emitting element is 100: 30 during display of the display device. Therefore, the progress of deterioration of the monitor element and the light emitting element of the pixel can be brought close to each other by setting the period for supplying current to the monitor element to 30% per one frame period. That is, the accuracy of deterioration compensation can be improved.

また、上記構成においてＲＧＢ毎に劣化補償のモニター素子を設け、さらなる精度の向上した劣化補償及び温度補償機能を実現することができる。ＲＧＢ毎にＥＬの劣化進行や寿命が異なる場合や、ＲＧＢ毎にＥＬ素子の温度特性が異なる場合に、それぞれのＲＧＢ毎の発光素子に対応したモニター素子を設けて温度補償及び劣化補償を行うとよい。さらにＲＧＢのそれぞれの発光素子の発光期間と非発光期間の比の平均値（デューティー比）に合わせてそれぞれのＲＧＢ毎のモニター素子の発光期間を設定することでさらなる劣化補償の精度が向上する。つまり、モニター素子の劣化進行と各発光素子の劣化の進行の平均値が概ね等しくなるので、より劣化補償の精度が高くなる。さらに、モニター素子も同色のＥＬ材料をもちいることができるので発光素子温度補償の精度も向上させることができる。そのような構成としては、図１２に示した表示装置に適用することで実現できる。 Further, in the above configuration, a monitor element for deterioration compensation is provided for each of RGB, and a deterioration compensation and temperature compensation function with further improved accuracy can be realized. When the degradation progress and life of EL are different for each RGB, or when the temperature characteristics of the EL elements are different for each RGB, a monitor element corresponding to each light emitting element for each RGB is provided to perform temperature compensation and degradation compensation. Good. Furthermore, the accuracy of further deterioration compensation is improved by setting the light emission period of the monitor element for each RGB in accordance with the average value (duty ratio) of the ratio of the light emission period and the non-light emission period of each RGB light emitting element. That is, since the average value of the progress of the deterioration of the monitor element and the progress of the deterioration of each light emitting element becomes substantially equal, the accuracy of the deterioration compensation becomes higher. Furthermore, since the monitor element can also use the same color EL material, the accuracy of light-emitting element temperature compensation can be improved. Such a configuration can be realized by applying the display device shown in FIG.

（実施の形態２）
本実施の形態では温度補償の精度を維持しつつ、劣化補償の精度を高めた表示装置の構成について図６を用いて説明する。 (Embodiment 2)
In this embodiment mode, a structure of a display device in which accuracy of deterioration compensation is increased while maintaining accuracy of temperature compensation will be described with reference to FIG.

表示装置は電流源６０１、モニター素子６０２ａ及びモニター素子６０２ｂ、ボルテージフォロワ回路６０３、駆動トランジスタ６０４、発光素子６０５、スイッチ６０６ａ及びスイッチ６０６ｂを有する。 The display device includes a current source 601, a monitor element 602a and a monitor element 602b, a voltage follower circuit 603, a drive transistor 604, a light emitting element 605, a switch 606a, and a switch 606b.

本構成の補償回路の動作について簡単に説明する。スイッチ６０６ａ又は６０６ｂが交互にオンするようにする。すると、必ずモニター素子６０２ａ又はモニター素子６０２ｂに電流が流れる。そして、これらのモニター素子のどちらかの陽極の電位をボルテージフォロワ回路６０３で検出し、その電位を発光素子６０５に設定することができる。また、スイッチ６０６ａ及び６０６ｂがオンする期間を同じに設定すれば、モニター素子６０２ａ及び６０２ｂの経時劣化を遅らせることができる。 The operation of the compensation circuit having this configuration will be briefly described. The switches 606a or 606b are alternately turned on. Then, a current always flows through the monitor element 602a or the monitor element 602b. Then, the potential of the anode of either of these monitor elements can be detected by the voltage follower circuit 603, and the potential can be set in the light emitting element 605. Further, if the periods during which the switches 606a and 606b are turned on are set to be the same, the deterioration over time of the monitor elements 602a and 602b can be delayed.

また、常にどちらかのモニター素子に電流を流し、そのモニター素子の陽極の電位を検出し、発光素子の陽極の電位を設定しているため、温度補償も常に行うことができる。 In addition, since current is always supplied to one of the monitor elements, the potential of the anode of the monitor element is detected, and the potential of the anode of the light emitting element is set, temperature compensation can always be performed.

このように動作させることができるスイッチの一例を図７に示す。スイッチ７０１が図６におけるスイッチ６０６ａ及び６０６ｂの機能を果たす。スイッチ７０１の端子ａは電流源６０１に接続され、端子ｂはモニター素子６０２ａの陽極に、端子ｃはモニター素子６０２ｂの陽極に接続されている。モニター素子６０２ａに電流源６０１からの電流を流すときにはスイッチ７０１の端子ａと端子ｂが導通状態になり、モニター素子６０２ｂに電流を流すときには端子ａと端子ｃが導通状態になる。 An example of a switch that can be operated in this way is shown in FIG. Switch 701 performs the functions of switches 606a and 606b in FIG. The terminal a of the switch 701 is connected to the current source 601, the terminal b is connected to the anode of the monitor element 602a, and the terminal c is connected to the anode of the monitor element 602b. When a current from the current source 601 is supplied to the monitor element 602a, the terminal a and the terminal b of the switch 701 are in a conductive state, and when a current is supplied to the monitor element 602b, the terminal a and the terminal c are in a conductive state.

スイッチ７０１の具体的構成の例を図８に示す。スイッチ７０１はアナログスイッチ８０１及び８０２並びにインバータ８０３を有する。制御信号がアナログスイッチ８０１及びアナログスイッチ８０２の制御入力端子に入力され、アナログスイッチ８０１又はアナログスイッチ８０２のいずれかがオンする。こうして、モニター素子６０２ａ又はモニター素子６０２ｂのいずれに電流を流すかを選択することができる。 An example of a specific configuration of the switch 701 is shown in FIG. The switch 701 includes analog switches 801 and 802 and an inverter 803. A control signal is input to the control input terminals of the analog switch 801 and the analog switch 802, and either the analog switch 801 or the analog switch 802 is turned on. In this manner, it is possible to select which of the monitor element 602a and the monitor element 602b the current is to flow.

また、スイッチ６０６ａ及びスイッチ６０６ｂの機能を図９に示すようにトランジスタを用いて実現することができる。Ｐチャネル型のスイッチング用トランジスタ９０１とＮチャネル型のスイッチング用トランジスタ９０２を用いる。スイッチング用トランジスタ９０１のソース端子と、スイッチング用トランジスタ９０２のドレイン端子とが電流源６０１に接続され、スイッチング用トランジスタ９０１のドレイン端子がモニター素子６０２ａの陽極と、スイッチング用トランジスタ９０２のソース端子がモニター素子６０２ｂの陽極と接続されている。これらのトランジスタのゲート端子に制御信号が入力される。するとスイッチング用トランジスタ９０１及び９０２は極性が異なることからどちらかがオンする。こうしてモニター素子６０２ａ又は６０２ｂを選択することができる。この構成を表示装置に適用したときの具体的な構成例を図１３に示す。図９のトランジスタ９０１が図１３のトランジスタ１３０２ｂに対応し、トランジスタ９０２が図１３のトランジスタ１３０２ａに対応する。そして、制御信号が制御線１３０１からこれらのトランジスタのゲート端子に入力され、Ｐチャネル型のトランジスタ１３０２ｂとＮチャネル型のトランジスタ１３０２ａが交互にオンする。 Further, the functions of the switch 606a and the switch 606b can be realized using transistors as shown in FIG. A P-channel switching transistor 901 and an N-channel switching transistor 902 are used. The source terminal of the switching transistor 901 and the drain terminal of the switching transistor 902 are connected to the current source 601, the drain terminal of the switching transistor 901 is the anode of the monitor element 602a, and the source terminal of the switching transistor 902 is the monitor element. It is connected to the anode of 602b. Control signals are input to the gate terminals of these transistors. Then, since the switching transistors 901 and 902 have different polarities, one of them is turned on. Thus, the monitor element 602a or 602b can be selected. FIG. 13 shows a specific configuration example when this configuration is applied to a display device. The transistor 901 in FIG. 9 corresponds to the transistor 1302b in FIG. 13, and the transistor 902 corresponds to the transistor 1302a in FIG. A control signal is input from the control line 1301 to the gate terminals of these transistors, and the P-channel transistor 1302b and the N-channel transistor 1302a are alternately turned on.

なお、図１０に示すように同じ極性のトランジスタを用いても同様の機能を果たすことができる。一方のスイッチング用トランジスタ１００１の制御入力端子には制御信号をそのまま入力し、他方のスイッチング用トランジスタ１００２にはインバータを介して制御信号を入力する。すると制御信号が反転してスイッチング用トランジスタ１００２に入力されるため、どちらかのスイッチング用トランジスタを選択することができる。なお、図１０においてはＰチャネル型のトランジスタ１００１及び１００２を用いて説明したが、もちろんＮチャネル型のトランジスタのみを用いても同様の機能を果たすことができる。この構成を表示装置に適用したときの具体的な構成例を図１４に示す。図１０のトランジスタ１００１が図１４のトランジスタ１４０２ｂに対応し、トランジスタ１００２が図１４のトランジスタ１４０２ａに対応する。そして、制御信号が制御線１４０１から入力され、この信号がトランジスタ１４０２ｂのゲート端子に入力される。一方制御信号が反転され、トランジスタ１４０２ｂとトランジスタ１４０２ａが交互にオンする。 Note that the same function can be achieved by using transistors having the same polarity as shown in FIG. A control signal is input to the control input terminal of one switching transistor 1001 as it is, and a control signal is input to the other switching transistor 1002 via an inverter. Then, since the control signal is inverted and input to the switching transistor 1002, one of the switching transistors can be selected. Note that although FIG. 10 is described using the P-channel transistors 1001 and 1002, it is needless to say that a similar function can be achieved by using only N-channel transistors. A specific configuration example when this configuration is applied to a display device is shown in FIG. The transistor 1001 in FIG. 10 corresponds to the transistor 1402b in FIG. 14, and the transistor 1002 corresponds to the transistor 1402a in FIG. Then, a control signal is input from the control line 1401, and this signal is input to the gate terminal of the transistor 1402b. On the other hand, the control signal is inverted, and the transistors 1402b and 1402a are alternately turned on.

なお、選択するモニター素子は二つに限られず複数を並列に配置して劣化進行をさらに遅くすることができる。したがって三つのモニター素子を並列に配置し、電流を流すモニター素子を順々に選択することにより、発光素子とモニター素子の劣化の進行を近づけることもできる。 Note that the number of monitor elements to be selected is not limited to two, and a plurality of monitor elements can be arranged in parallel to further slow down the deterioration. Accordingly, the progress of deterioration of the light emitting element and the monitor element can be made closer by arranging the three monitor elements in parallel and sequentially selecting the monitor elements through which a current flows.

さらに、劣化補償を高める構成を図１５に示す。画素１１０６の発光素子とモニター素子の劣化の進行を近づけるため、画素部１１０９の一列に信号を供給するソース信号線をトランジスタ１５０１ａ〜１５０１ｎのソース端子に接続し、トランジスタ１５０２ａ〜１５０２ｎのオンオフを設定するようにする。こうすることで、ある列の各発光素子と各モニター素子の発光期間と非発光期間の比を同等にすることができる。なお、図１５の構成では信号線Ｓ１を、モニター素子のオンオフを設定するトランジスタへ信号を伝えるスイッチング用のトランジスタ１５０１ａ〜１５０１ｎと接続している。 Further, FIG. 15 shows a configuration for enhancing deterioration compensation. In order to bring the deterioration of the light emitting element and the monitor element of the pixel 1106 closer, a source signal line for supplying a signal to one column of the pixel portion 1109 is connected to the source terminals of the transistors 1501a to 1501n, and the transistors 1502a to 1502n are turned on / off. Like that. By doing so, the ratio of the light emitting period to the non-light emitting period of each light emitting element and each monitor element in a certain column can be made equal. In the configuration of FIG. 15, the signal line S1 is connected to switching transistors 1501a to 1501n for transmitting a signal to a transistor for setting on / off of the monitor element.

（実施の形態３） (Embodiment 3)

図１６に示す本実施の形態の表示装置は、発光素子１６１４とモニター素子１６０６とを有する。発光素子１６１４とモニター素子１６０６は、同一の基板１６１０上に設けられている。つまり、同一の作製条件により、同一の工程で作成されたものであり、環境温度の変化と経時変化に対して同じ特性を有する。 The display device in this embodiment mode illustrated in FIG. 16 includes a light-emitting element 1614 and a monitor element 1606. The light emitting element 1614 and the monitor element 1606 are provided over the same substrate 1610. That is, it is produced in the same process under the same production conditions, and has the same characteristics with respect to changes in environmental temperature and changes over time.

また、本発明の表示装置は、経時測定回路１６０１、記憶回路１６０２、補正データ作成回路１６０３、電源回路１６０４、定電流源１６０５を有する。これらの回路は、発光素子１６１４とモニター素子１６０６と共に、同一の基板１６１０上に設けられていてもよい し、別の基板上に設けられていてもよい。 The display device of the present invention includes a time measurement circuit 1601, a storage circuit 1602, a correction data creation circuit 1603, a power supply circuit 1604, and a constant current source 1605. These circuits may be provided on the same substrate 1610 together with the light emitting element 1614 and the monitor element 1606, or may be provided on different substrates.

基板１６１０上に設けられた画素領域１６０９には、複数の画素がマトリクス状に設けられており、複数の画素の各々は発光素子１６１４と少なくとも２つのトランジスタ（図１６では駆動用トランジスタ１６１３のみを例示）を含む。発光素子１６１４は、基板１６１０上に設けられたドライバ（ここでは第１のゲートドライバ１６０８と、第２のゲートドライバ１６１１と、ソースドライバ１６１２を例示）により、点灯と非点灯やその輝度が制御される。 In the pixel region 1609 provided over the substrate 1610, a plurality of pixels are provided in a matrix. Each of the plurality of pixels includes a light-emitting element 1614 and at least two transistors (in FIG. 16, only the driving transistor 1613 is illustrated). )including. The light emitting element 1614 is turned on / off and its luminance is controlled by a driver (here, a first gate driver 1608, a second gate driver 1611, and a source driver 1612 are illustrated) provided over a substrate 1610. The

モニター素子１６０６は、基板１６１０上に１つ又は複数設けられる。１つ又は複数のモニター素子１６０６を含むモニター用回路１６０７は、画素領域１６０９内に設けてもよいし、それ以外の領域に設けてもよい。但し、モニター用回路１６０７は、画像の表示に影響を及ぼさないように、画素領域１６０９以外の領域に設けると望ましい。 One or more monitor elements 1606 are provided on the substrate 1610. The monitor circuit 1607 including one or a plurality of monitor elements 1606 may be provided in the pixel region 1609 or in other regions. However, it is preferable that the monitor circuit 1607 be provided in a region other than the pixel region 1609 so as not to affect image display.

モニター素子１６０６には定電流源１６０５により一定の電流が供給される。この状態で環境温度の変化と経時変化が生じると、モニター素子１６０６自体の抵抗値が変化する。そうすると、モニター素子１６０６の電流値は常に一定なため、モニター素子１６０６の両電極間の電位差が変化する。 A constant current is supplied to the monitor element 1606 by a constant current source 1605. When the environmental temperature changes and changes with time occur in this state, the resistance value of the monitor element 1606 itself changes. Then, since the current value of the monitor element 1606 is always constant, the potential difference between both electrodes of the monitor element 1606 changes.

上記構成の場合、モニター素子１６０６が含む２つの電極のうち、対向電極１６１５の電位は変化せず、モニター素子１６０６が含む２つの電極のうち、定電流源１６０５に接続する側の電極（ここでは第１の電極とよぶ）の電位が変化する。変化したモニター素子１６０６の第１の電極の電位は、バッファアンプに出力される。 In the case of the above configuration, the potential of the counter electrode 1615 does not change among the two electrodes included in the monitor element 1606, and the electrode on the side connected to the constant current source 1605 (here, the two electrodes included in the monitor element 1606) The potential of the first electrode changes. The changed potential of the first electrode of the monitor element 1606 is output to the buffer amplifier.

経時測定回路１６０１は、電源回路１６０４が発光素子１６１４を含むパネルに電源を供給していた時間を測定する機能、又は、画素領域１６０９内の各画素に供給するビデオ信号をサンプリングして、発光素子１６１４の点灯時間を測定する機能を有する。後者の機能の場合、画素領域１６０９には複数の発光素子１６１４が設けられており、各々の発光素子１６１４で点灯時間が異なる。従って、各々の発光素子１６１４の点灯時間を算出した後、その平均値を用いるとよい。また、複数の発光素子１６１４から選別したいくつかの発光素子１６１４の点灯時間を算出し、その平均値を用いるとよい。経時測定回路１６０１は、上記のどちらかの機能により得た経過時間に関する情報を含む信号を、補正データ作成回路１６０３に出力する。 The time measurement circuit 1601 samples the video signal supplied to each pixel in the pixel region 1609 by sampling the video signal supplied to each pixel in the pixel region 1609, or the function of measuring the power supply circuit 1604 supplying power to the panel including the light emitting element 1614. 1614 has a function of measuring the lighting time. In the case of the latter function, a plurality of light emitting elements 1614 are provided in the pixel region 1609, and lighting times are different for each light emitting element 1614. Therefore, after calculating the lighting time of each light emitting element 1614, the average value may be used. In addition, lighting times of several light emitting elements 1614 selected from the plurality of light emitting elements 1614 are calculated, and an average value thereof may be used. The time measurement circuit 1601 outputs a signal including information related to the elapsed time obtained by one of the functions described above to the correction data creation circuit 1603.

記憶回路１６０２は、発光素子１６１４の電圧電流特性の経時変化を記憶する回路である。つまり、各経過時間における発光素子１６１４の電電圧流特性を記憶しており、好ましくは１万時間から１０万時間分のものを記憶する。記憶回路１６０２は、補正データ作成回路１６０３から供給される信号に基づき、その経過時間に対応した発光素子１６１４の電圧電流特性のデータを補正データ作成回路１６０３に出力する。 The memory circuit 1602 is a circuit that stores changes over time in the voltage-current characteristics of the light-emitting element 1614. That is, the electric voltage flow characteristics of the light emitting element 1614 at each elapsed time are stored, and preferably 10,000 to 100,000 hours worth are stored. Based on the signal supplied from the correction data creation circuit 1603, the storage circuit 1602 outputs voltage / current characteristic data of the light emitting element 1614 corresponding to the elapsed time to the correction data creation circuit 1603.

補正データ作成回路１６０３は、モニター素子１６０６の出力と、記憶回路１６０２の出力に基づき、発光素子１６１４を動作させる最適な電圧条件を算出する。つまり、所望の輝度が得られる最適な電圧条件を算出する。そして、その情報を含む信号を電源回路１６０４に出力する。 The correction data generation circuit 1603 calculates an optimum voltage condition for operating the light emitting element 1614 based on the output of the monitor element 1606 and the output of the storage circuit 1602. That is, the optimum voltage condition for obtaining a desired luminance is calculated. Then, a signal including the information is output to the power supply circuit 1604.

電源回路１６０４では、補正データ作成回路１６０３から供給された信号に基づき、補正した電源電位を発光素子１６１４に供給する。 The power supply circuit 1604 supplies the corrected power supply potential to the light emitting element 1614 based on the signal supplied from the correction data generation circuit 1603.

なお、発光素子１６１４を含むパネルを用いてカラー表示を行う場合、発光波長帯の異なる電界発光層を画素毎に設けるとよく、典型的には、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色に対応した電界発光層を設けるとよい。この場合、赤、緑、青の各色に対応したモニター素子１６０６を設けて、各色毎に電源電位を補正するとよい。 Note that in the case where color display is performed using a panel including the light-emitting element 1614, electroluminescent layers having different emission wavelength bands may be provided for each pixel. Typically, red (R), green (G), blue ( It is preferable to provide an electroluminescent layer corresponding to each color of B). In this case, monitor elements 1606 corresponding to the colors red, green, and blue may be provided to correct the power supply potential for each color.

なお、ＥＬ劣化の加速試験を行い、加速係数を算出する。そして、長期の劣化特性を推定したデータを記憶回路１６０２にいれておくとよい。 In addition, an acceleration test of EL degradation is performed, and an acceleration coefficient is calculated. Then, data in which long-term deterioration characteristics are estimated may be stored in the storage circuit 1602.

上記構成を有する本発明によると、モニター素子を用いて、発光素子の電圧条件を最適なものとすることで、温度変化と経時変化の両者に起因した発光素子の電流値の変化による影響を抑制することができる。また、本発明によると、ユーザーによる操作を必要としないため、エンドユーザに渡った後も継続して補正を続けることで、製品としての長寿命化が見込まれる。  According to the present invention having the above configuration, by using the monitor element, the voltage condition of the light emitting element is optimized, thereby suppressing the influence of the change in the current value of the light emitting element due to both the temperature change and the change with time. can do. In addition, according to the present invention, since no user operation is required, it is expected that the life of the product will be extended by continuing the correction after the end user.

（実施の形態４）
また、本実施の形態では、実施の形態１乃至３で示した表示装置を用いて、表示をしていない期間に画素内の発光素子の経時劣化補正を行う方法について説明する。 (Embodiment 4)
In this embodiment, a method for correcting deterioration with time of a light-emitting element in a pixel in a period in which display is not performed using the display device described in Embodiments 1 to 3 is described.

発光素子の経時変化の進行の度合いは、初期に大きく、時間と共に段々少なくなっていく。従って、発光素子を用いた表示装置では、発光素子の輝度調整前（例えば出荷前）に、全ての発光素子の初期の経時変化を生じさせてしまう初期エージング処理を行うとよい。このような初期エージング処理を行って、発光素子の初期の急減な経時変化を予め生じさせておけば、その後、経時変化が急激に進行することはないため、発光素子の経時変化を起因とした焼き付きなどの現象を軽減することができる。 The degree of progress of the light emitting element over time is large in the initial stage and gradually decreases with time. Therefore, in a display device using light emitting elements, it is preferable to perform an initial aging process that causes an initial change over time of all the light emitting elements before adjusting the luminance of the light emitting elements (for example, before shipment). If such an initial aging process is performed to cause an initial rapid change with time of the light emitting element in advance, the time change does not proceed rapidly thereafter. Phenomena such as burn-in can be reduced.

なお、初期エージング処理は、発光素子をある期間だけ点灯させることで行うが、好ましくは、通常の使用時よりも高い電圧をかけるとよい。そうすれば、初期の経時変化が短時間で生じることになる。 Note that the initial aging process is performed by turning on the light-emitting element for a certain period, but it is preferable to apply a higher voltage than in normal use. Then, the initial change with time will occur in a short time.

また、本発明の表示装置を充電式の蓄電池を用いて動作させる場合には、表示装置の使用状態ではない充電中に、全ての画素を点灯又は点滅させる処理、標準画像（例えば待ち受け画像など）の明暗を反転させた画像を表示する処理、ビデオ信号をサンプリングすることにより、点灯頻度の低い画素を検出して、当該画素を点灯又は点滅させる処理などを行うとよい。上記のように、使用状態ではないときに、焼き付きの低減を目的として行う上記の処理は、フラッシュアウト処理とよぶ。このフラッシュアウト処理を行えば、当該処理後に、焼き付きが生じたとしても、その焼き付いた画像の一番明るい箇所と、一番暗い箇所との差を５階調以下、さらに好ましくは１階調以下に設定することができる。また、焼き付きを軽減するためには、上記の処理以外に、なるべく画像を長時間固定化しないようにする処理を行うとよい。  In addition, when the display device of the present invention is operated using a rechargeable storage battery, a process for lighting or blinking all pixels during charging that is not in use of the display device, a standard image (for example, a standby image) It is preferable to perform a process of displaying an image in which the brightness is reversed, a process of detecting a pixel with low lighting frequency by sampling a video signal, and a process of lighting or blinking the pixel. As described above, the above-described processing performed for the purpose of reducing burn-in when not in use is referred to as flash-out processing. If this flash-out process is performed, even if burn-in occurs after the process, the difference between the brightest part and the darkest part of the burned-in image is 5 gradations or less, more preferably 1 gradation or less. Can be set to In order to reduce burn-in, in addition to the above-described processing, it is preferable to perform processing so as not to fix the image for as long as possible.

低消費電力をはかることができる表示装置の構成について図１７〜１９を参照して説明する。本発明の表示装置は、ソース線Ｓｘ（ｘは自然数、１≦ｘ≦ｍ）と、ゲート線Ｇｙ（ｙは自然数、１≦ｙ≦ｎ）が絶縁体を介して交差する領域に複数の素子を含む画素１０を複数有する（図１７（Ａ）参照）。画素１０は、発光素子１３と、容量素子１６と、２つのトランジスタとを有する。２つのトランジスタのうち、１つは画素１０に対するビデオ信号の入力を制御するスイッチング用トランジスタ１１（以下ＴＦＴ１１と表記）であり、もう１つは発光素子１３の点灯と非点灯を制御する駆動用トランジスタ１２（以下ＴＦＴ１２と表記）である。ＴＦＴ１１、１２は電界効果トランジスタであり、ゲート電極、ソース電極、ドレイン電極の３つの端子を有する。 A structure of a display device that can achieve low power consumption will be described with reference to FIGS. The display device of the present invention includes a plurality of elements in a region where the source line Sx (x is a natural number, 1 ≦ x ≦ m) and the gate line Gy (y is a natural number, 1 ≦ y ≦ n) intersect via an insulator. A plurality of pixels 10 including the pixel (see FIG. 17A). The pixel 10 includes a light emitting element 13, a capacitor element 16, and two transistors. Of the two transistors, one is a switching transistor 11 (hereinafter referred to as TFT 11) that controls input of a video signal to the pixel 10, and the other is a driving transistor that controls lighting and non-lighting of the light emitting element 13. 12 (hereinafter referred to as TFT 12). The TFTs 11 and 12 are field effect transistors and have three terminals of a gate electrode, a source electrode, and a drain electrode.

ＴＦＴ１１のゲート電極はゲート線Ｇｙに接続し、ソース電極及びドレイン電極の一方はソース線Ｓｘに接続し、他方はＴＦＴ１２のゲート電極に接続する。ＴＦＴ１２のソース電極及びドレイン電極の一方は電源線Ｖｘ（ｘは自然数、１≦ｘ≦ｍ）を介して第１の電源１７に接続し、他方は発光素子１３の画素電極に接続する。発光素子１３の対向電極は第２の電源１８に接続する。容量素子１６はＴＦＴ１２のゲート電極とソース電極の間に設けられる。ＴＦＴ１１、１２の導電型は制約されず、Ｎ型とＰ型のどちらの導電型でもよいが、図示する構成では、ＴＦＴ１１はＮ型、ＴＦＴ１２がＰ型の場合を示す。第１の電源１７の電位と第２の電源１８の電位も特に制約されないが、発光素子１３に順方向バイアス又は逆方向バイアスの電圧が印加されるように、互いに異なる電位に設定する。 The gate electrode of the TFT 11 is connected to the gate line Gy, one of the source electrode and the drain electrode is connected to the source line Sx, and the other is connected to the gate electrode of the TFT 12. One of the source electrode and the drain electrode of the TFT 12 is connected to the first power supply 17 through the power supply line Vx (x is a natural number, 1 ≦ x ≦ m), and the other is connected to the pixel electrode of the light emitting element 13. The counter electrode of the light emitting element 13 is connected to the second power source 18. The capacitive element 16 is provided between the gate electrode and the source electrode of the TFT 12. The conductivity types of the TFTs 11 and 12 are not limited, and may be either N-type or P-type. However, in the illustrated configuration, the TFT 11 is N-type and the TFT 12 is P-type. The potential of the first power supply 17 and the potential of the second power supply 18 are not particularly limited, but are set to different potentials so that a forward bias voltage or a reverse bias voltage is applied to the light emitting element 13.

上記構成を有する本発明の表示装置は、画素１０に配置するトランジスタの個数が２つである点を特徴とする。上記特徴により、１つの画素１０にレイアウトするトランジスタの個数が少なくし、またトランジスタの個数が少ないことから、必然的に配置する配線の本数を少なくすることができるため、高開口率、高精細化、高歩留まりを実現する。また、高開口率が実現すると、光を発する面積の増加に伴って、発光素子の輝度を下げることができる。つまり電流密度を下げることができる。従って、駆動電圧を下げることができるため、消費電力を削減することができる。また、駆動電圧を下げることで、信頼性を向上させることができる。 The display device of the present invention having the above structure is characterized in that the number of transistors arranged in the pixel 10 is two. With the above feature, the number of transistors laid out in one pixel 10 is reduced, and the number of transistors is small, so that the number of wirings inevitably arranged can be reduced, so that a high aperture ratio and high definition are achieved. Realize high yield. In addition, when a high aperture ratio is realized, the luminance of the light-emitting element can be lowered with an increase in the area that emits light. That is, the current density can be lowered. Accordingly, the driving voltage can be lowered, so that power consumption can be reduced. Further, the reliability can be improved by reducing the drive voltage.

ＴＦＴ１１、１２を構成する半導体は、非晶質半導体（アモルファスシリコン）、微結晶半導体、多結晶半導体（ポリシリコン）、有機半導体等のいずれもよい。微結晶半導体は、シランガス（ＳｉＨ4）とフッ素ガス（Ｆ2）を用いて形成するか、シランガスと水素ガスを用いて形成するか、上記に挙げたガスを用いて薄膜を形成後にレーザ光の照射を行って形成してもよい。
ＴＦＴ１１、１２のゲート電極は、導電性材料により単層又は積層で形成する。例えば、窒化タングステン（ＷＮ）とその上層にタングステン（Ｗ）の積層構造や、モリブデン（Ｍｏ）とその上層にアルミニウム（Ａｌ）とその上層にＭｏの積層構造や、窒化モリブデン（ＭｏＮ）とその上層にＭｏの積層構造を採用するとよい。 The semiconductor constituting the TFTs 11 and 12 may be any of an amorphous semiconductor (amorphous silicon), a microcrystalline semiconductor, a polycrystalline semiconductor (polysilicon), an organic semiconductor, and the like. The microcrystalline semiconductor is formed by using silane gas (SiH 4 ) and fluorine gas (F 2 ), by using silane gas and hydrogen gas, or after forming a thin film by using the gas mentioned above, You may form by irradiating.
The gate electrodes of the TFTs 11 and 12 are formed of a single layer or a stacked layer using a conductive material. For example, tungsten nitride (WN) and a layered structure of tungsten (W) above it, molybdenum (Mo) and a layer above it with aluminum (Al) and layered thereon Mo, molybdenum nitride (MoN) and a layer above it It is preferable to adopt a laminated structure of Mo.

ＴＦＴ１１、１２が含む不純物領域（ソース電極とドレイン電極）に接続する導電層（ソース配線又はドレイン配線）は、導電性材料により単層又は積層で形成する。例えば、チタン（Ｔｉ）とその上層にアルミニウムシリコン（Ａｌ−Ｓｉ）とその上層にＴｉの積層構造や、Ｍｏとその上層にＡｌ−Ｓｉとその上層にＭｏの積層構造や、ＭｏＮとその上層にＡｌ−Ｓｉとその上層にＭｏＮの積層構造を採用するとよい。 The conductive layer (source wiring or drain wiring) connected to the impurity regions (source electrode and drain electrode) included in the TFTs 11 and 12 is formed as a single layer or a stacked layer using a conductive material. For example, titanium (Ti) and the upper layer of aluminum silicon (Al-Si) and the upper layer thereof are laminated structure of Ti, Mo and upper layer thereof are laminated of Al-Si and upper layer of Mo, MoN and upper layer thereof. A laminated structure of MoN may be employed for Al—Si and its upper layer.

次に、上記構成を有する画素１０のレイアウトを図１８に示す。このレイアウトでは、ＴＦＴ１１、１２、容量素子１６、発光素子１３の画素電極に相当する導電層１９を示す。続いて、このレイアウトのＡ−Ｂ−Ｃに対応する断面構造を図１７（Ｂ）に示す。ガラスや石英などの絶縁表面を有する基板２０上にＴＦＴ１１、１２、発光素子１３、容量素子１６が設けられている。 Next, a layout of the pixel 10 having the above configuration is shown in FIG. In this layout, the conductive layers 19 corresponding to the pixel electrodes of the TFTs 11 and 12, the capacitor element 16, and the light emitting element 13 are shown. Next, FIG. 17B shows a cross-sectional structure corresponding to ABC of this layout. TFTs 11 and 12, a light emitting element 13, and a capacitor element 16 are provided on a substrate 20 having an insulating surface such as glass or quartz.

発光素子１３は、画素電極に相当する導電層１９、電界発光層３３、対向電極に相当する導電層３４の積層体に相当する。導電層１９、３４の両者が透光性を有する場合、発光素子１３は、導電層１９に向かう方向と、導電層３４に向かう方向に光を発する。つまり発光素子１３は両面出射を行う。また、導電層１９、３４の一方が透光性を有し、他方が遮光性を有する場合、発光素子１３は導電層１９に向かう方向のみか、導電層３４に向かう方向のみに光を発する。つまり発光素子１３は上面出射又は下面出射を行う。図１７（Ｂ）は、発光素子１３が下面出射を行う場合の断面構造を示す。 The light emitting element 13 corresponds to a stacked body of a conductive layer 19 corresponding to a pixel electrode, an electroluminescent layer 33, and a conductive layer 34 corresponding to a counter electrode. When both the conductive layers 19 and 34 have translucency, the light emitting element 13 emits light in a direction toward the conductive layer 19 and in a direction toward the conductive layer 34. That is, the light emitting element 13 performs double-sided emission. When one of the conductive layers 19 and 34 has a light-transmitting property and the other has a light-blocking property, the light-emitting element 13 emits light only in the direction toward the conductive layer 19 or in the direction toward the conductive layer 34. That is, the light emitting element 13 performs top emission or bottom emission. FIG. 17B illustrates a cross-sectional structure in the case where the light-emitting element 13 performs bottom emission.

容量素子１６は、ＴＦＴ１２のゲート電極とソース電極の間に配置され、当該ＴＦＴ１２のゲートソース間電圧を保持する。容量素子１６は、ＴＦＴ１１、１２が含む半導体層と同じ層に設けられた半導体層２１と、ＴＦＴ１１、１２のゲート電極と同じ層に設けられた導電層２２ａ、２２ｂ（以下総称して導電層２２と表記）と、半導体層２１と導電層２２の間の絶縁層により容量を形成する点を特徴とする。 The capacitive element 16 is disposed between the gate electrode and the source electrode of the TFT 12 and holds the gate-source voltage of the TFT 12. The capacitive element 16 includes a semiconductor layer 21 provided in the same layer as the semiconductor layer included in the TFTs 11 and 12, and conductive layers 22a and 22b provided in the same layer as the gate electrodes of the TFTs 11 and 12 (hereinafter collectively referred to as the conductive layer 22). And a capacitor is formed by an insulating layer between the semiconductor layer 21 and the conductive layer 22.

また、容量素子１６はＴＦＴ１１、１２のゲート電極と同じ層に設けられた導電層２２と、ＴＦＴ１１、１２のソース電極及びドレイン電極に接続する導電層２４〜２７と同じ層に設けられた導電層２３と、導電層２２と導電層２３の間の絶縁層により容量を形成する点を特徴とする。 The capacitive element 16 includes a conductive layer 22 provided in the same layer as the gate electrodes of the TFTs 11 and 12, and a conductive layer provided in the same layer as the conductive layers 24 to 27 connected to the source electrode and the drain electrode of the TFTs 11 and 12. 23, and a capacitor is formed by an insulating layer between the conductive layer 22 and the conductive layer 23.

上記特徴により、容量素子１６はＴＦＴ１２のゲートソース間電圧を保持するのに十分な容量値を得ることができる。また、容量素子１６は、電源線を構成する導電層の下部に設けられており、そのために、容量素子１６の配置による開口率の減少は生じない。 Due to the above characteristics, the capacitor 16 can obtain a capacitance value sufficient to hold the gate-source voltage of the TFT 12. In addition, the capacitive element 16 is provided below the conductive layer constituting the power supply line, and therefore, the aperture ratio is not reduced by the arrangement of the capacitive element 16.

また、ＴＦＴ１１、１２のソース配線又はドレイン配線に相当する導電層２３〜２７の厚さは、５００乃至２０００ｎｍ、好ましくは５００乃至１３００ｎｍである点を特徴とする。導電層２３〜２７は、ソース線Ｓｘや電源線Ｖｘを構成しているため、上記特徴のように、導電層２３〜２７の膜厚を厚くすることで、電圧降下による影響を抑制することができる。なお、導電層２３〜２７を厚くすると配線抵抗を小さくすることができるが、逆に、導電層２３〜２７を厚くしすぎると、パターン加工を正確に行うことが困難になったり、表面の凸凹が問題になったりする。つまり、導電層２３〜２７の厚さは、配線抵抗と、パターン加工のし易さと表面の凸凹の影響とを考慮して、上記の範囲内で決定するとよい。 Further, the thickness of the conductive layers 23 to 27 corresponding to the source wiring or drain wiring of the TFTs 11 and 12 is 500 to 2000 nm, preferably 500 to 1300 nm. Since the conductive layers 23 to 27 constitute the source line Sx and the power supply line Vx, the influence of the voltage drop can be suppressed by increasing the film thickness of the conductive layers 23 to 27 as described above. it can. If the conductive layers 23 to 27 are thickened, the wiring resistance can be reduced. Conversely, if the conductive layers 23 to 27 are too thick, it becomes difficult to perform pattern processing accurately, or the surface is uneven. Becomes a problem. That is, the thickness of the conductive layers 23 to 27 is preferably determined within the above range in consideration of the wiring resistance, the ease of pattern processing, and the influence of surface irregularities.

また、ＴＦＴ１１、１２を覆う絶縁層２８、２９（以下総称して第１の絶縁層３０と表記）と、第１の絶縁層３０上に設けられた第２の絶縁層３１とを有し、第２の絶縁層３１上に画素電極に相当する導電層１９を有する点を特徴とする。仮に、第２の絶縁層３１を設けないとすると、ソース又はドレイン配線に相当する導電層２３〜２９と、導電層１９とは同じ層に設けることになる。そうすると、導電層１９を設ける領域は、導電層２３〜２９を設けた領域以外に制約されてしまう。しかしながら、第２の絶縁層３１を設けることにより、導電層１９を設ける領域のマージンが広がり、高開口率を実現する。上面出射の場合、この構成は特に有効である。高開口率を実現すると、光を発する面積の増加に伴って、駆動電圧を下げて、消費電力を削減することができる。 In addition, it has insulating layers 28 and 29 (hereinafter collectively referred to as the first insulating layer 30) covering the TFTs 11 and 12, and a second insulating layer 31 provided on the first insulating layer 30, A feature is that a conductive layer 19 corresponding to a pixel electrode is provided over the second insulating layer 31. If the second insulating layer 31 is not provided, the conductive layers 23 to 29 corresponding to the source or drain wiring and the conductive layer 19 are provided in the same layer. If it does so, the area | region which provides the conductive layer 19 will be restrict | limited except the area | region which provided the conductive layers 23-29. However, by providing the second insulating layer 31, the margin of the region where the conductive layer 19 is provided is widened, and a high aperture ratio is realized. In the case of top emission, this configuration is particularly effective. When a high aperture ratio is realized, the driving voltage can be lowered and the power consumption can be reduced as the area for emitting light increases.

なお第１の絶縁層３０と第２の絶縁層３１は、酸化珪素や窒化珪素等の無機材料、ポリイミドやアクリル等の有機材料等を用いて形成する。第１の絶縁層３０と第２の絶縁層３１を同じ材料で形成してもよいし、互いに異なる材料で形成してもよい。絶縁層の材料としては、シロキサン系の材料を用いればよく、例えば、シリコンと酸素との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、又は、シリコンと酸素との結合で骨格構造が構成され、置換基にフッ素、アルキル基、芳香族炭化水素の少なくとも１つを含む材料を用いる。 Note that the first insulating layer 30 and the second insulating layer 31 are formed using an inorganic material such as silicon oxide or silicon nitride, an organic material such as polyimide or acrylic, or the like. The first insulating layer 30 and the second insulating layer 31 may be formed of the same material, or may be formed of different materials. As a material for the insulating layer, a siloxane-based material may be used. For example, a skeleton structure is formed by a bond of silicon and oxygen, and a material containing at least hydrogen as a substituent or a skeleton by a bond of silicon and oxygen. A material having a structure and including at least one of fluorine, an alkyl group, and an aromatic hydrocarbon as a substituent is used.

また、画素１０の間に隔壁層３２（バンクともよぶ）が設けられるが、容量素子１６上の隔壁層３２の幅３５（図１９参照）は、その下部に設けられた配線を隠すことができる幅であればよい。具体的には、幅３５は、７．５乃至２７．５μｍ、好ましくは１０μｍ乃至２５μｍである点を特徴とする。このように、隔壁層３２の幅を狭くすることで、高開口率を実現する。高開口率を実現すると、光を発する面積の増加に伴って、駆動電圧を下げて、消費電力を削減することができる。 In addition, a partition layer 32 (also referred to as a bank) is provided between the pixels 10, but the width 35 (see FIG. 19) of the partition layer 32 on the capacitor 16 can hide the wiring provided therebelow. Any width is acceptable. Specifically, the width 35 is characterized by being 7.5 to 27.5 μm, preferably 10 to 25 μm. Thus, a high aperture ratio is realized by narrowing the width of the partition wall layer 32. When a high aperture ratio is realized, the driving voltage can be lowered and the power consumption can be reduced as the area for emitting light increases.

なお、図示するレイアウトによれば、画素の開口率は約５０％である。図１９では、レイアウトの画素１０の列方向（縦方向）の長さは幅３８で示し、行方向（横方向）の長さは幅３７で示す。隔壁層３２は、無機材料と有機材料のどちらの材料を用いて形成してもよい。但し、隔壁層３２に接するように、電界発光層を設けるため、当該電界発光層にピンホールなどが生じないように、曲率半径が連続的に変化する形状を有するとよい。 Note that, according to the illustrated layout, the aperture ratio of the pixel is about 50%. In FIG. 19, the length in the column direction (vertical direction) of the pixels 10 in the layout is indicated by a width 38, and the length in the row direction (horizontal direction) is indicated by a width 37. The partition layer 32 may be formed using either an inorganic material or an organic material. However, since the electroluminescent layer is provided so as to be in contact with the partition layer 32, it is preferable to have a shape in which the radius of curvature continuously changes so that no pinhole or the like is generated in the electroluminescent layer.

また、隔壁層３２は遮光性を有する点を特徴とする。上記特徴により、画素１０間の輪郭が明瞭なものとなり、高精細な画像を表示することができる。着色されているために、遮光性を有する。 Further, the partition layer 32 is characterized in that it has a light shielding property. Due to the above characteristics, the outline between the pixels 10 becomes clear, and a high-definition image can be displayed. Since it is colored, it has light shielding properties.

また、本発明の表示装置は、図２０に示したように、上述した画素１０がマトリクス状に複数配置された画素領域４０と、第１のゲートドライバ４１と、第２のゲートドライバ４２と、ソースドライバ４３とを有する（図２０参照）。第１のゲートドライバ４１と第２のゲートドライバ４２は、画素領域４０を挟んで対向するように配置するか、画素領域４０の上下左右の四方のうち一方に配置する。 Further, as shown in FIG. 20, the display device of the present invention includes a pixel region 40 in which a plurality of the pixels 10 described above are arranged in a matrix, a first gate driver 41, a second gate driver 42, And a source driver 43 (see FIG. 20). The first gate driver 41 and the second gate driver 42 are disposed so as to face each other with the pixel region 40 interposed therebetween, or are disposed in one of the upper, lower, left, and right sides of the pixel region 40.

ソースドライバ４３は、パルス出力回路４４、ラッチ４５及び選択回路４６を有する。ラッチ４５は第１のラッチ４７と第２のラッチ４８を有する。選択回路４６は、トランジスタ４９（以下ＴＦＴ４９と表記）と、アナログスイッチ５０を有する。ＴＦＴ４９とアナログスイッチ５０は、ソース線Ｓｘに対応して、各列に設けられる。インバータ５１は、ＷＥ信号（Ｗｒｉｔｅ Ｅｒａｓｅ）の反転信号を生成するためのものであり、外部からＷＥ信号の反転信号を供給する場合には設けなくてもよい。 The source driver 43 includes a pulse output circuit 44, a latch 45, and a selection circuit 46. The latch 45 has a first latch 47 and a second latch 48. The selection circuit 46 includes a transistor 49 (hereinafter referred to as TFT 49) and an analog switch 50. The TFT 49 and the analog switch 50 are provided in each column corresponding to the source line Sx. The inverter 51 is for generating an inverted signal of the WE signal (Write Erase), and may not be provided when an inverted signal of the WE signal is supplied from the outside.

ＴＦＴ４９のゲート電極は選択信号線５２に接続し、ソース電極及びドレイン電極の一方はソース線Ｓｘに接続し、他方は電源５３に接続する。アナログスイッチ５０は、第２のラッチ４８とソース線Ｓｘの間に設けられる。つまり、アナログスイッチ５０の入力ノードは第２のラッチ４８に接続し、出力ノードはソース線Ｓｘに接続する。アナログスイッチ５０の２つの制御ノードは、一方は選択信号線５２に接続し、他方はインバータ５１を介して選択信号線５２に接続する。電源５３の電位は、画素１０が含むＴＦＴ１２をオフにする電位であり、ＴＦＴ１２がＮ型の場合は電源５３の電位をＬレベルとし、ＴＦＴ１２がＰ型の場合は電源５３の電位をＨレベルとする。 The gate electrode of the TFT 49 is connected to the selection signal line 52, one of the source electrode and the drain electrode is connected to the source line Sx, and the other is connected to the power source 53. The analog switch 50 is provided between the second latch 48 and the source line Sx. That is, the input node of the analog switch 50 is connected to the second latch 48, and the output node is connected to the source line Sx. One of the two control nodes of the analog switch 50 is connected to the selection signal line 52, and the other is connected to the selection signal line 52 via the inverter 51. The potential of the power source 53 is a potential for turning off the TFT 12 included in the pixel 10. When the TFT 12 is N-type, the potential of the power source 53 is L level, and when the TFT 12 is P-type, the potential of the power source 53 is H level. To do.

第１のゲートドライバ４１はパルス出力回路５４と選択回路５５を有する。第２のゲートドライバ４２はパルス出力回路５６と選択回路５７を有する。選択回路５５、５７は、選択信号線５２に接続する。但し、第２のゲートドライバ４２が含む選択回路５７は、インバータ５８を介して選択信号線５２に接続する。つまり、選択信号線５２を介して、選択回路５５、５７に入力されるＷＥ信号は、互いに反転した関係にある。 The first gate driver 41 has a pulse output circuit 54 and a selection circuit 55. The second gate driver 42 has a pulse output circuit 56 and a selection circuit 57. The selection circuits 55 and 57 are connected to the selection signal line 52. However, the selection circuit 57 included in the second gate driver 42 is connected to the selection signal line 52 via the inverter 58. That is, the WE signals input to the selection circuits 55 and 57 via the selection signal line 52 are in an inverted relationship with each other.

選択回路５５、５７の各々はトライステートバッファを有する。トライステートバッファの入力ノードはパルス出力回路５４又はパルス出力回路５６に接続し、制御ノードは選択信号線５２に接続する。トライステートバッファの出力ノードはゲート線Ｇｙに接続する。トライステートバッファは、選択信号線５２から伝達される信号がＨレベルのときに動作状態となり、Ｌレベルのときに不定状態となる。 Each of the selection circuits 55 and 57 has a tristate buffer. The input node of the tristate buffer is connected to the pulse output circuit 54 or the pulse output circuit 56, and the control node is connected to the selection signal line 52. The output node of the tristate buffer is connected to the gate line Gy. The tri-state buffer is in an operating state when a signal transmitted from the selection signal line 52 is at an H level, and is in an indefinite state when the signal is at an L level.

ソースドライバ４３が含むパルス出力回路４４、第１のゲートドライバ４１が含むパルス出力回路５４、第２のゲートドライバ４２が含むパルス出力回路５６は、複数のフリップフロップ回路からなるシフトレジスタやデコーダ回路に相当する。パルス出力回路４４、５４、５６として、デコーダ回路を適用すれば、ソース線Ｓｘ又はゲート線Ｇｙをランダムに選択することができる。ソース線Ｓｘ又はゲート線Ｇｙをランダムに選択することができると、時間階調方式を適用した場合に生じる疑似輪郭の発生を抑制することができる。 A pulse output circuit 44 included in the source driver 43, a pulse output circuit 54 included in the first gate driver 41, and a pulse output circuit 56 included in the second gate driver 42 are used as a shift register or a decoder circuit including a plurality of flip-flop circuits. Equivalent to. If a decoder circuit is applied as the pulse output circuits 44, 54 and 56, the source line Sx or the gate line Gy can be selected at random. If the source line Sx or the gate line Gy can be selected at random, it is possible to suppress the generation of a pseudo contour that occurs when the time gray scale method is applied.

なおソースドライバ４３の構成は上記の記載に制約されず、レベルシフタやバッファを設けてもよい。また、第１のゲートドライバ４１と第２のゲートドライバ４２の構成も上記の記載に制約されず、レベルシフタやバッファを設けてもよい。また、上記には記載していないが、ソースドライバ４３、第１のゲートドライバ４１、第２のゲートドライバ４２は、保護回路を有することを特徴とする。保護回路を有するドライバの構成については、以下の実施の形態２において後述する。 The configuration of the source driver 43 is not limited to the above description, and a level shifter and a buffer may be provided. The configurations of the first gate driver 41 and the second gate driver 42 are not limited to the above description, and a level shifter or a buffer may be provided. Although not described above, the source driver 43, the first gate driver 41, and the second gate driver 42 include a protection circuit. The configuration of a driver having a protection circuit will be described later in a second embodiment.

また本発明の表示装置は、電源制御回路６３を有することを特徴とする。電源制御回路６３は、発光素子１３に電源を供給する電源回路６１とコントローラ６２を有する。電源回路６１は、ＴＦＴ１２と電源線Ｖｘを介して発光素子１３の画素電極に接続する。また、電源回路６１は、電源線を介して、発光素子１３の対向電極に接続する。 The display device of the present invention includes a power supply control circuit 63. The power supply control circuit 63 includes a power supply circuit 61 that supplies power to the light emitting element 13 and a controller 62. The power supply circuit 61 is connected to the pixel electrode of the light emitting element 13 through the TFT 12 and the power supply line Vx. The power supply circuit 61 is connected to the counter electrode of the light emitting element 13 through a power supply line.

発光素子１３に順方向バイアスの電圧を印加して、発光素子１３に電流を流して発光させるときは、第１の電源１７の電位が、第２の電源１８の電位よりも高くなるように、第１の電源１７と第２の電源１８の電位差を設定する。一方、発光素子１３に逆方向バイアスの電圧を印加する際は、第１の電源１７の電位が、第２の電源１８の電位よりも低くなるように、第１の電源１７と第２の電源１８の電位を設定する。このような電源の設定は、コントローラ６２から電源回路６１に所定の信号を供給することにより行われる。 When a forward bias voltage is applied to the light emitting element 13 and a current is caused to flow through the light emitting element 13 to emit light, the potential of the first power supply 17 becomes higher than the potential of the second power supply 18. A potential difference between the first power supply 17 and the second power supply 18 is set. On the other hand, when a reverse bias voltage is applied to the light emitting element 13, the first power supply 17 and the second power supply are set so that the potential of the first power supply 17 is lower than the potential of the second power supply 18. 18 potentials are set. Such power supply setting is performed by supplying a predetermined signal from the controller 62 to the power supply circuit 61.

本発明は、電源制御回路６３を用いて、発光素子１３に逆方向バイアスの電圧を印加することで、発光素子１３の経時劣化を抑制し、信頼性を向上させることができる。また、発光素子１３は、異物の付着や、陽極又は陰極にある微細な突起によるピンホール、電界発光層の不均一性を起因として、陽極と陰極が短絡する初期不良が生じることがある。このような初期不良が発生すると、信号に応じた点灯及び非点灯が行われず、電流のほとんどすべてが短絡部を流れて素子全体が消光する現象が生じたり、特定の画素が点灯又は非点灯しない現象が生じたりして、画像の表示が良好に行われないという問題が発生する。しかしながら、本発明の構成によると、発光素子に逆方向バイアスを印加することができるため、陽極と陰極の短絡部のみに局所的に電流を流し、該短絡部を発熱させ、その結果、短絡部を酸化又は炭化して絶縁化することができる。その結果、初期不良が生じても、その不良を解消し、画像の表示を良好に行うことができる。なお、このような初期不良の絶縁化は、出荷前に行うとよい。また、初期不良だけでなく、時間の経過に伴い、新たに陽極と陰極の短絡が発生することがある。このような不良は進行性不良とも呼ばれるが、本発明の構成によると、定期的に発光素子に逆方向バイアスを印加することができるので、進行性不良が生じても、その不良を解消し、画像の表示を良好に行うことができる。なお、発光素子１３に逆方向バイアスの電圧を印加するタイミングには特に制約はない。 In the present invention, by applying a reverse bias voltage to the light emitting element 13 using the power supply control circuit 63, deterioration with time of the light emitting element 13 can be suppressed and reliability can be improved. In addition, the light emitting element 13 may have an initial failure in which the anode and the cathode are short-circuited due to adhesion of foreign matters, pinholes due to fine protrusions on the anode or the cathode, and non-uniformity of the electroluminescent layer. When such an initial failure occurs, lighting and non-lighting according to the signal are not performed, and almost all of the current flows through the short-circuit portion, causing a phenomenon that the entire element is extinguished, or a specific pixel is not lighted or not lighted As a result, a problem arises that the image is not displayed well. However, according to the configuration of the present invention, since a reverse bias can be applied to the light emitting element, a current is supplied locally only to the short-circuited portion of the anode and the cathode, and the short-circuited portion is heated, and as a result, the short-circuited portion Can be oxidized or carbonized for insulation. As a result, even if an initial failure occurs, the failure can be resolved and an image can be displayed favorably. It should be noted that such initial failure insulation is preferably performed before shipment. In addition to the initial failure, a new short circuit between the anode and the cathode may occur over time. Such a defect is also called a progressive defect, but according to the configuration of the present invention, a reverse bias can be periodically applied to the light emitting element, so even if a progressive defect occurs, the defect is eliminated, An image can be displayed satisfactorily. Note that there is no particular limitation on the timing at which the reverse bias voltage is applied to the light emitting element 13.

また本発明の表示装置は、モニター回路６４と制御回路６５を有することを特徴とする。モニター回路６４は、周囲の温度（以下環境温度と表記）に基づき動作する。制御回路６５は定電流源とバッファを有する。図示する構成では、モニター回路６４は、モニター素子６６（以下発光素子６６と表記）を有する。 The display device of the present invention includes a monitor circuit 64 and a control circuit 65. The monitor circuit 64 operates based on the ambient temperature (hereinafter referred to as environmental temperature). The control circuit 65 has a constant current source and a buffer. In the configuration shown in the figure, the monitor circuit 64 includes a monitor element 66 (hereinafter referred to as a light emitting element 66).

制御回路６５は、モニター回路６４の出力に基づき、電源電位を変更する信号を、電源制御回路６３に供給する。電源制御回路６３は、制御回路６５から供給される信号に基づき、画素領域４０に供給する電源電位を変更する。上記構成を有する本発明は、環境温度の変化に起因した電流値の変動を抑制して、信頼性を向上させることができる。 The control circuit 65 supplies a signal for changing the power supply potential to the power supply control circuit 63 based on the output of the monitor circuit 64. The power supply control circuit 63 changes the power supply potential supplied to the pixel region 40 based on the signal supplied from the control circuit 65. The present invention having the above-described configuration can improve the reliability by suppressing the fluctuation of the current value caused by the change in the environmental temperature.

定電圧駆動を行う本発明は、発光素子の輝度が５００ｃｄ／ｍ2、画素の開口率が５０％のとき、消費電力が１Ｗ以下（９５０ｍＷ）となった。一方、定電流駆動を行う表示装置は、発光素子の輝度が５００ｃｄ／ｍ2、画素の開口率が２５％のとき、消費電力は約２Ｗ（２０４０ｍＷ）であった。つまり、定電圧駆動を採用することで、消費電力を削減することができるが分かる。なお、定電圧駆動を採用することで、消費電力は１Ｗ以下、好ましくは０．７Ｗ以下にまで削減することができる。 In the present invention in which constant voltage driving is performed, power consumption is 1 W or less (950 mW) when the luminance of the light emitting element is 500 cd / m 2 and the aperture ratio of the pixel is 50%. On the other hand, the power consumption of the display device that performs constant current driving was approximately 2 W (2040 mW) when the luminance of the light emitting element was 500 cd / m 2 and the aperture ratio of the pixel was 25%. That is, it can be seen that power consumption can be reduced by employing constant voltage driving. Note that power consumption can be reduced to 1 W or less, preferably 0.7 W or less by employing constant voltage driving.

なお、上記の消費電力の値は、画素領域のみの消費電力であり、駆動回路部分の消費電力は含まれていない。また、両者とも時間階調の表示デューティーは７０％である。 Note that the above power consumption value is the power consumption of only the pixel region, and does not include the power consumption of the drive circuit portion. In both cases, the display duty of the time gradation is 70%.

なお、すでに述べたように、本発明におけるトランジスタは、どのようなタイプのトランジスタでもよいし、どのような基板上に形成されていてもよい。したがって、図２０で示したような回路が、全てガラス基板上に形成されていてもよいし、プラスチック基板に形成されていてもよいし、単結晶基板に形成されていてもよいし、ＳＯＩ基板上に形成されていてもよいし、どのような基板上に形成されていてもよい。あるいは、図２０における回路の一部が、ある基板に形成されており、図２０における回路の別の一部が、別の基板に形成されていてもよい。つまり、図２０における回路の全てが同じ基板上に形成されていなくてもよい。例えば、図２０において、画素４０とゲートドライバ４１とは、ガラス基板上にＴＦＴを用いて形成し、ソースドライバ４３（もしくはその一部）は、単結晶基板上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）で接続してガラス基板上に配置してもよい。あるいは、そのＩＣチップをＴＡＢ（Ｔａｐｅ Ａｕｔｏ Ｂｏｎｄｉｎｇ）やプリント基板を用いてガラス基板と接続してもよい。 Note that as described above, the transistor in the present invention may be any type of transistor, and may be formed on any substrate. Accordingly, the circuit as shown in FIG. 20 may be entirely formed on a glass substrate, may be formed on a plastic substrate, may be formed on a single crystal substrate, or may be an SOI substrate. It may be formed on any substrate, and may be formed on any substrate. Alternatively, a part of the circuit in FIG. 20 may be formed on a certain substrate, and another part of the circuit in FIG. 20 may be formed on another substrate. That is, all the circuits in FIG. 20 do not have to be formed on the same substrate. For example, in FIG. 20, a pixel 40 and a gate driver 41 are formed using a TFT on a glass substrate, a source driver 43 (or a part thereof) is formed on a single crystal substrate, and the IC chip is COG. You may connect by (Chip On Glass) and arrange | position on a glass substrate. Alternatively, the IC chip may be connected to the glass substrate using TAB (Tape Auto Bonding) or a printed board.

本発明の表示装置が有するソースドライバ４３の構成について図２１〜２３を参照して説明する。ソースドライバ４３はパルス出力回路４４、ＮＡＮＤ７１、第１のラッチ４７、第２のラッチ４８、選択回路４６（図面では第１のラッチ４７、第２のラッチ４８及び選択回路４６を総称してＳＬＡＴと表記）を有する（図２１参照）。パルス出力回路４４は、複数の単位回路（ＳＳＲ）７０が縦列接続した構成を有する。パルス出力回路４４には、クロック信号（ＳＣＫ）、クロックバック信号（ＳＣＫＢ）、スタートパルス（ＳＳＰ）が供給される。第１のラッチ４７にはデータ信号（ＤａｔａＲ、ＤａｔａＧ、ＤａｔａＢ）が供給される。第２のラッチ４８にはラッチパルス（ＳＬＡＴ）、ラッチパルスの反転パルス（ＳＬＡＴＢ）が供給される。選択回路４６には書き込み消去信号（ＳＷＥ、Ｗｒｉｔｅ Ｅｒａｓｅ信号、以下ＷＥ信号と表記することがある）と、ＷＥ信号の反転信号（ＳＷＥＢ）が供給される。 A configuration of the source driver 43 included in the display device of the present invention will be described with reference to FIGS. The source driver 43 includes a pulse output circuit 44, a NAND 71, a first latch 47, a second latch 48, a selection circuit 46 (in the drawing, the first latch 47, the second latch 48, and the selection circuit 46 are collectively referred to as SLAT). (See FIG. 21). The pulse output circuit 44 has a configuration in which a plurality of unit circuits (SSR) 70 are connected in cascade. The pulse output circuit 44 is supplied with a clock signal (SCK), a clock back signal (SCKB), and a start pulse (SSP). A data signal (DataR, DataG, DataB) is supplied to the first latch 47. The second latch 48 is supplied with a latch pulse (SLAT) and an inversion pulse (SLATB) of the latch pulse. The selection circuit 46 is supplied with a write / erase signal (SWE, Write Erase signal, hereinafter sometimes referred to as WE signal) and an inverted signal (SWEB) of the WE signal.

パルス出力回路４４が含む単位回路７０は、複数のトランジスタと論理回路を有する（図２２参照）。単位回路７０は、クロック信号又はクロックバック信号が入力される入力ノードに、保護回路として抵抗素子７２が設けられている。また第１のラッチ４７の入力ノードであって、データ信号が供給される入力ノードに、保護回路として抵抗素子７６〜７８が設けられている（図２３参照）。また図２１には示していないが、選択回路４６の下段には、レベルシフタ７３、バッファ７４が設けられ、当該バッファ７４の下段に、保護回路７５が設けられている。保護回路７５は、ソース線１本に対して、４つのトランジスタ７９〜８２を含む。なおバッファ７４に供給される電源電位８３〜８５は、ソース線Ｓｘに接続する画素が発光する色に応じて、電位が設定される。 The unit circuit 70 included in the pulse output circuit 44 includes a plurality of transistors and a logic circuit (see FIG. 22). In the unit circuit 70, a resistance element 72 is provided as a protection circuit at an input node to which a clock signal or a clock back signal is input. Resistive elements 76 to 78 are provided as protection circuits at the input node of the first latch 47 and supplied with the data signal (see FIG. 23). Although not shown in FIG. 21, a level shifter 73 and a buffer 74 are provided below the selection circuit 46, and a protection circuit 75 is provided below the buffer 74. The protection circuit 75 includes four transistors 79 to 82 for one source line. Note that the power supply potentials 83 to 85 supplied to the buffer 74 are set according to the color of light emitted from the pixels connected to the source line Sx.

ソースドライバ４３は、パルス出力回路４４の入力ノードに接続する第１の保護回路（図示する構成では抵抗素子７２に相当）と、第１のラッチ４７の入力ノードに接続する第２の保護回路（図示する構成では抵抗素子７６〜７８に相当）と、選択回路４６の下段に設けられた第３の保護回路（図示する構成ではトランジスタ７９〜８２に相当）とを有する点を特徴とする。上記特徴により、静電気に起因した素子の劣化や破壊を抑制することができる。 The source driver 43 includes a first protection circuit (corresponding to the resistance element 72 in the configuration shown in the figure) connected to the input node of the pulse output circuit 44 and a second protection circuit (connected to the input node of the first latch 47). In the configuration shown in the figure, it is characterized by having resistance elements 76 to 78) and a third protection circuit (corresponding to the transistors 79 to 82 in the configuration shown in the figure) provided in the lower stage of the selection circuit 46. With the above characteristics, deterioration and destruction of the element due to static electricity can be suppressed.

次に、第１のゲートドライバ４１の構成について図２４、２５を参照して説明する。第２のゲートドライバ４２の構成は、第１のゲートドライバ４１と同様であるため、ここでは、その構成の説明を省略する。第１のゲートドライバ４１は、パルス出力回路５４、レベルシフタ（ＧＬＳ）８６、選択回路５５を有する（図２４参照）。パルス出力回路５４の構成は、ソースドライバ４３が含むパルス出力回路４４と同じ構成であり、複数の単位回路（ＧＳＲ）７０が縦続接続した構成を有し、その入力ノードには保護回路が設けられている。 Next, the configuration of the first gate driver 41 will be described with reference to FIGS. Since the configuration of the second gate driver 42 is the same as that of the first gate driver 41, the description of the configuration is omitted here. The first gate driver 41 includes a pulse output circuit 54, a level shifter (GLS) 86, and a selection circuit 55 (see FIG. 24). The configuration of the pulse output circuit 54 is the same as that of the pulse output circuit 44 included in the source driver 43, and has a configuration in which a plurality of unit circuits (GSR) 70 are connected in cascade, and a protection circuit is provided at the input node. ing.

選択回路５５はトライステートバッファ８７と、保護回路８８を有する（図２５参照）。トライステートバッファ８７は、第１のゲートドライバ４１及び第２のゲートドライバ４２の一方がゲート線Ｇｙの充放電を行う際に、他方のドライバの出力がそれを阻害しないようにするものである。従って、選択回路５５としては、上記のような機能を有するものであれば、トライステートバッファだけでなく、アナログスイッチやクロックドインバータ等を用いてもよい。保護回路８８は、素子群８９、９０を有する。 The selection circuit 55 includes a tristate buffer 87 and a protection circuit 88 (see FIG. 25). The tri-state buffer 87 prevents one of the first gate driver 41 and the second gate driver 42 from disturbing the output of the other driver when the gate line Gy is charged / discharged. Therefore, as the selection circuit 55, an analog switch, a clocked inverter, or the like may be used in addition to the tristate buffer as long as it has the above function. The protection circuit 88 includes element groups 89 and 90.

第１のゲートドライバ４１は、パルス出力回路５４の入力ノードに接続する第１の保護回路と、選択回路５５の下段に設けられた第２の保護回路８８を有する点を特徴とする。上記特徴により、静電気に起因した素子の劣化や破壊を抑制することができる。より具体的には、入力ノードに入力されるクロック信号やデータ信号には雑音が含まれている場合があり、この雑音により、瞬間的に高い電圧又は低い電圧が素子に与えられることがある。しかしながら、保護回路を有する本発明は、素子の誤作動、素子の劣化や破壊を抑制することができる。 The first gate driver 41 includes a first protection circuit connected to the input node of the pulse output circuit 54 and a second protection circuit 88 provided in the lower stage of the selection circuit 55. With the above characteristics, deterioration and destruction of the element due to static electricity can be suppressed. More specifically, a clock signal or a data signal input to the input node may contain noise, and this noise may momentarily give a high voltage or a low voltage to the element. However, the present invention having a protection circuit can suppress malfunction of the element, deterioration and destruction of the element.

なお保護回路は、抵抗素子やトランジスタだけでなく、抵抗素子、容量素子及び整流素子から選択された１個又は複数個から構成される。整流素子とはゲート電極とドレイン電極が接続されたトランジスタ又はダイオードである。 Note that the protection circuit includes not only a resistor element and a transistor but also one or a plurality selected from a resistor element, a capacitor element, and a rectifier element. The rectifying element is a transistor or a diode in which a gate electrode and a drain electrode are connected.

次に、保護回路の動作について簡単に説明する。ここでは、第１のゲートドライバ４１が含む保護回路８８の動作について説明する。 Next, the operation of the protection circuit will be briefly described. Here, the operation of the protection circuit 88 included in the first gate driver 41 will be described.

まず、雑音等の影響により、トライステートバッファ８７の出力ノードから、ＶＤＤよりも高い電圧の信号が供給されたとする。そうすると、そのゲートソース間電圧の関係から、素子群８９はオフ、素子群９０はオンとなる。そうすると、トライステートバッファ８７にチャージした電荷は、ＶＤＤを伝達する電源線に放電して、ゲート線Ｇｘの電位は、ＶＤＤ、又はＶＤＤ＋αの電位となる。 First, it is assumed that a signal having a voltage higher than VDD is supplied from the output node of the tristate buffer 87 due to the influence of noise or the like. Then, the element group 89 is turned off and the element group 90 is turned on from the relationship between the gate-source voltages. Then, the charge charged in the tristate buffer 87 is discharged to the power supply line that transmits VDD, and the potential of the gate line Gx becomes the potential of VDD or VDD + α.

一方、トライステートバッファ８７の出力ノードから、ＶＳＳよりも低い電圧の信号が供給されたとする。そうすると、そのゲートソース間電圧の関係から、素子群８９がオン、素子群９０はオフとなる。そうすると、ゲート線Ｇｘの電位は、ＶＳＳ、又はＶＳＳ−αの電位となる。 On the other hand, it is assumed that a signal having a voltage lower than VSS is supplied from the output node of the tristate buffer 87. Then, the element group 89 is turned on and the element group 90 is turned off from the relationship between the gate-source voltages. Then, the potential of the gate line Gx becomes VSS or VSS-α.

このように、雑音等により、トライステートバッファ８７の出力ノードから供給される電圧が、瞬間的に、ＶＤＤより高くなったり、ＶＳＳよりも低くなったりしても、ゲート線Ｇｘに与えられる電圧は、ＶＤＤよりも高くならず、またＶＳＳよりも低くならない。従って、雑音や静電気等に起因した素子の誤作動、損傷、破壊を抑制することができる。 Thus, even if the voltage supplied from the output node of the tristate buffer 87 instantaneously becomes higher than VDD or lower than VSS due to noise or the like, the voltage applied to the gate line Gx is , Not higher than VDD and lower than VSS. Therefore, malfunction, damage, and destruction of the element due to noise, static electricity, and the like can be suppressed.

また本発明の表示装置は、ＦＰＣ（ｆｌｅｘｉｂｌｅ ｐｒｉｎｔ ｃｉｒｃｕｉｔ）等の接続フィルムと、ゲートドライバ４１、４２又はソースドライバ４３との間に設けられた保護回路を有する。ソースドライバ４３であれば、ＳＣＫ、ＳＳＰ、ＤａｔａＲ、ＤａｔａＧ、ＤａｔａＢ、ＳＬＡＴ及びＳＷＥ等の信号は、接続フィルムを介して外部から供給されるが、保護回路は、上記に挙げた信号を伝達する配線と、接続フィルムとの間に設けられる。また、ゲートドライバ４１であれば、ＧＣＫ、Ｇ１ＳＰ、ＰＷＣ及びＷＥ等の信号は、接続フィルムを介して外部から供給されるが、保護回路は、上記に挙げた信号を伝達する配線と、接続フィルムとの間に設けられる。本実施の形態は、上記の実施の形態と自由に組み合わせることができる。 In addition, the display device of the present invention includes a protection circuit provided between a connection film such as an FPC (flexible print circuit) and the gate drivers 41 and 42 or the source driver 43. In the case of the source driver 43, signals such as SCK, SSP, DataR, DataG, DataB, SLAT, and SWE are supplied from the outside through the connection film, but the protection circuit is a wiring that transmits the signals listed above. And the connecting film. In addition, in the case of the gate driver 41, signals such as GCK, G1SP, PWC, and WE are supplied from the outside through the connection film, but the protection circuit includes the wiring that transmits the signals listed above and the connection film. Between. This embodiment mode can be freely combined with the above embodiment modes.

本発明の温度補償機能は、周囲の温度に基づき動作するモニター回路６４、制御回路６５及び電源制御回路６３により実行される（図２６参照）。モニター回路６４は、図示する構成では発光素子６６を有する。発光素子６６の一方の電極は一定の電位の保たれた電源に接続し（図示する構成では接地している）、他方の電極は制御回路６５に接続する。制御回路６５は、定電流源９１とアンプ９２を有する。電源制御回路６３は電源回路６１とコントローラ６２とを有する。なお、電源回路６１は、供給する電源電位を変えることができる可変電源であることが好ましい。 The temperature compensation function of the present invention is executed by the monitor circuit 64, the control circuit 65, and the power supply control circuit 63 that operate based on the ambient temperature (see FIG. 26). The monitor circuit 64 includes a light emitting element 66 in the illustrated configuration. One electrode of the light emitting element 66 is connected to a power source maintained at a constant potential (grounded in the configuration shown in the figure), and the other electrode is connected to the control circuit 65. The control circuit 65 includes a constant current source 91 and an amplifier 92. The power supply control circuit 63 includes a power supply circuit 61 and a controller 62. The power supply circuit 61 is preferably a variable power supply that can change the power supply potential to be supplied.

発光素子６６を用いて環境温度の変化を検出する仕組みについて説明する。発光素子６６の両電極間には、定電流源９１から一定の電流が供給される。つまり発光素子６６の電流値は常に一定である。この状態で環境温度が変化すると、発光素子６６自体の抵抗値が変化する。発光素子６６の抵抗値が変化すると、当該発光素子６６の電流値は常に一定であることから、発光素子６６の両電極間の電位差が変化する。この発光素子６６の両電極間の電位差の変化を検出することで、環境温度の変化を検出する。より詳しくは、発光素子６６の一定の電位に保たれている側の電極の電位は変わらないので、定電流源９１に接続する側の電極の電位の変化を検出する。このような発光素子の電位の変化の情報を含む信号は、アンプ９２に供給され、当該アンプ９２で増幅された後、電源制御回路６３に出力される。電源制御回路６３は、アンプ９２を介して、モニター回路６４の出力に基づき、画素領域４０に供給する電源の電位を変える。そうすると、温度変化に合わせて、電源電位を補正することができる。つまり、温度変化に起因した電流値の変動を抑制することができる。 A mechanism for detecting a change in environmental temperature using the light emitting element 66 will be described. A constant current is supplied from the constant current source 91 between both electrodes of the light emitting element 66. That is, the current value of the light emitting element 66 is always constant. When the environmental temperature changes in this state, the resistance value of the light emitting element 66 itself changes. When the resistance value of the light emitting element 66 changes, the current value of the light emitting element 66 is always constant, so that the potential difference between both electrodes of the light emitting element 66 changes. By detecting a change in potential difference between both electrodes of the light emitting element 66, a change in environmental temperature is detected. More specifically, since the potential of the electrode on the side of the light emitting element 66 maintained at a constant potential does not change, a change in the potential of the electrode connected to the constant current source 91 is detected. A signal including information on such a change in potential of the light emitting element is supplied to the amplifier 92, amplified by the amplifier 92, and then output to the power supply control circuit 63. The power supply control circuit 63 changes the potential of the power supplied to the pixel region 40 through the amplifier 92 based on the output of the monitor circuit 64. Then, the power supply potential can be corrected according to the temperature change. That is, the fluctuation of the current value caused by the temperature change can be suppressed.

なお図示する構成では、発光素子６６を複数有するが、本発明はこれに制約されない。モニター回路６４に設ける発光素子６６の個数は制約されない。また、発光素子６６を用いる場合であっても、当該発光素子６６にトランジスタを直列に接続した構成を適用してもよい。その場合は、必要なときに、発光素子６６に直列に接続するトランジスタをオン状態にする。またモニター回路６４として、発光素子６６を用いているが、本発明はこれに制約されず、公知の温度センサを用いてもよい。公知の温度センサを用いる場合は、画素領域４０と同じ基板上に設けてもよいし、ＩＣを用いて外付けにしてもよい。本発明の温度補償機能は、ユーザによる操作を必要としないため、エンドユーザに表示装置が渡った後も、継続して補正することができるため、製品として、長寿命化を図ることができる。本実施の形態は、上記の実施の形態と自由に組み合わせることができる。 In addition, in the structure shown in figure, although it has multiple light emitting elements 66, this invention is not restrict | limited to this. The number of light emitting elements 66 provided in the monitor circuit 64 is not limited. Even when the light-emitting element 66 is used, a structure in which a transistor is connected to the light-emitting element 66 in series may be applied. In that case, when necessary, a transistor connected in series to the light-emitting element 66 is turned on. Further, although the light emitting element 66 is used as the monitor circuit 64, the present invention is not limited to this, and a known temperature sensor may be used. When a known temperature sensor is used, it may be provided on the same substrate as the pixel region 40 or may be externally attached using an IC. Since the temperature compensation function of the present invention does not require any operation by the user, it can be corrected continuously after the display device is passed to the end user, so that the product can have a long life. This embodiment mode can be freely combined with the above embodiment modes.

本実施の形態の表示装置の動作について図２０、２７を参照して説明する。まず、ソースドライバの動作について説明する（図２０、２７（Ａ）参照）。パルス出力回路４４には、クロック信号（ＳＣＫ）、クロック反転信号（ＳＣＫＢ）及びスタートパルス（ＳＳＰ）が入力され、これらの信号のタイミングに従って、第１のラッチ４７にサンプリングパルスを出力する。データが入力される第１のラッチ４７は、サンプリングパルスが入力されるタイミングに従って、１列目から最終列目までビデオ信号を保持する。第２のラッチ４８は、ラッチパルスが入力されると、第１のラッチ４７に保持されていたビデオ信号を、一斉に第２のラッチ４８に転送する。 The operation of the display device of this embodiment will be described with reference to FIGS. First, the operation of the source driver will be described (see FIGS. 20 and 27A). A clock signal (SCK), a clock inversion signal (SCKB), and a start pulse (SSP) are input to the pulse output circuit 44, and a sampling pulse is output to the first latch 47 in accordance with the timing of these signals. The first latch 47 to which data is input holds the video signal from the first column to the last column in accordance with the timing at which the sampling pulse is input. When the latch pulse is input, the second latch 48 transfers the video signals held in the first latch 47 to the second latch 48 all at once.

ここで、選択信号線５２から伝達されるＷＥ信号がＬレベルのときを期間Ｔ１とし、ＷＥ信号がＨレベルのときを期間Ｔ２として、各期間における選択回路４６の動作について説明する。期間Ｔ１、Ｔ２は水平走査期間の半分の期間に相当し、期間Ｔ１を第１のサブゲート選択期間、期間Ｔ２を第２のサブゲート選択期間ともよぶ。 Here, the operation of the selection circuit 46 in each period will be described with the period T1 when the WE signal transmitted from the selection signal line 52 is L level and the period T2 when the WE signal is H level. The periods T1 and T2 correspond to half of the horizontal scanning period. The period T1 is also referred to as a first sub-gate selection period and the period T2 is also referred to as a second sub-gate selection period.

期間Ｔ１（第１のサブゲート選択期間）において、選択信号線５２から伝達されるＷＥ信号はＬレベルであり、ＴＦＴ４９はオン状態、アナログスイッチ５０は非導通状態となる。そうすると、複数の信号線Ｓ１〜Ｓｎは、各列に配置されたＴＦＴ４９を介して、電源５３と電気的に接続する。つまり、複数の信号線Ｓ１〜Ｓｎは、電源５３と同電位になる。
このとき、画素１０が含むＴＦＴ１１はオン状態であり、当該ＴＦＴ１１を介して、電源５３の電位がＴＦＴ１２のゲート電極に伝達される。そうすると、ＴＦＴ１２はオフ状態となり、発光素子１３が含む２つの電極は同電位となる。つまり、発光素子１３が含む両電極間には電流が流れず非発光となる。このように、ビデオ線に入力されるビデオ信号の状態に関係なく、電源５３の電位がＴＦＴ１２のゲート電極に伝達されて、当該ＴＦＴ１１がオフ状態になり、発光素子１３が含む２つの電極の電位が同電位になる動作を消去動作とよぶ。 In the period T1 (first sub-gate selection period), the WE signal transmitted from the selection signal line 52 is at the L level, the TFT 49 is turned on, and the analog switch 50 is turned off. Then, the plurality of signal lines S1 to Sn are electrically connected to the power supply 53 through the TFTs 49 arranged in each column. That is, the plurality of signal lines S <b> 1 to Sn have the same potential as the power supply 53.
At this time, the TFT 11 included in the pixel 10 is in an on state, and the potential of the power supply 53 is transmitted to the gate electrode of the TFT 12 through the TFT 11. Then, the TFT 12 is turned off, and the two electrodes included in the light emitting element 13 have the same potential. That is, no current flows between both electrodes included in the light emitting element 13 and no light is emitted. In this manner, regardless of the state of the video signal input to the video line, the potential of the power supply 53 is transmitted to the gate electrode of the TFT 12, the TFT 11 is turned off, and the potentials of the two electrodes included in the light emitting element 13. An operation in which the same potential is applied is called an erase operation.

期間Ｔ２（第２のサブゲート選択期間）において、選択信号線５２から伝達されるＷＥ信号はＨレベルであり、ＴＦＴ４９はオフ状態、アナログスイッチ５０は導通状態となる。そうすると、第２のラッチ４８に保持されたビデオ信号は、１行分が同時に複数の信号線Ｓ１〜Ｓｎに伝達される。このとき、画素１０が含むＴＦＴ１１はオン状態であり、当該ＴＦＴ１１を介して、ビデオ信号がＴＦＴ１２のゲート電極に伝達される。そうすると、入力されたビデオ信号に従って、ＴＦＴ１２はオン状態又はオフ状態となり、発光素子１３が含む２つの電極は、互いに異なる電位又は同電位となる。より詳しくは、ＴＦＴ１２がオン状態になると、発光素子１３が含む２つの電極は互いに異なる電位となり、発光素子１３に電流が流れる。つまり、発光素子１３は発光する。なお発光素子１３に流れる電流は、ＴＦＴ１２のソースドレイン間に流れる電流と同じである。一方、ＴＦＴ１２がオフ状態になると、発光素子１３が含む２つの電極は同電位となり、発光素子１３に電流は流れない。つまり、発光素子１３は非発光となる。このように、ビデオ信号に従って、ＴＦＴ１２がオン状態又はオフ状態になり、発光素子１３が含む２つの電極の電位が互いに異なる電位又は同電位となる動作を書き込み動作とよぶ。 In the period T2 (second sub-gate selection period), the WE signal transmitted from the selection signal line 52 is at the H level, the TFT 49 is turned off, and the analog switch 50 is turned on. Then, the video signal held in the second latch 48 is transmitted to a plurality of signal lines S1 to Sn simultaneously for one row. At this time, the TFT 11 included in the pixel 10 is in an on state, and a video signal is transmitted to the gate electrode of the TFT 12 through the TFT 11. Then, according to the input video signal, the TFT 12 is turned on or off, and the two electrodes included in the light emitting element 13 have different potentials or the same potential. More specifically, when the TFT 12 is turned on, the two electrodes included in the light emitting element 13 have different potentials, and a current flows through the light emitting element 13. That is, the light emitting element 13 emits light. The current flowing through the light emitting element 13 is the same as the current flowing between the source and drain of the TFT 12. On the other hand, when the TFT 12 is turned off, the two electrodes included in the light emitting element 13 have the same potential, and no current flows through the light emitting element 13. That is, the light emitting element 13 does not emit light. In this manner, an operation in which the TFT 12 is turned on or off in accordance with the video signal and the potentials of the two electrodes included in the light emitting element 13 are different from each other or the same potential is referred to as a writing operation.

次に、第１のゲートドライバ４１、第２のゲートドライバ４２の動作について説明する。パルス出力回路５４には、Ｇ１ＣＫ、Ｇ１ＣＫＢ、Ｇ１ＳＰが入力され、これらの信号のタイミングに従って、選択回路５５に順次パルスを出力する。パルス出力回路５６には、Ｇ２ＣＫ、Ｇ２ＣＫＢ、Ｇ２ＳＰが入力され、これらの信号のタイミングに従って、選択回路５７に順次パルスを出力する。図２７（Ｂ）には、ｉ行目、ｊ行目、ｋ行目、ｐ行目（ｉ、ｊ、ｋ、ｐは自然数、１≦ｉ、ｊ、ｋ、ｐ≦ｎ）の各列の選択回路５５、５７に供給されるパルスの電位を示す。 Next, operations of the first gate driver 41 and the second gate driver 42 will be described. G1CK, G1CKB, and G1SP are input to the pulse output circuit 54, and pulses are sequentially output to the selection circuit 55 in accordance with the timing of these signals. G2CK, G2CKB, and G2SP are input to the pulse output circuit 56, and pulses are sequentially output to the selection circuit 57 in accordance with the timing of these signals. FIG. 27B shows the i-th row, j-th row, k-th row, and p-th row (i, j, k, p are natural numbers, 1 ≦ i, j, k, p ≦ n). The potential of the pulse supplied to the selection circuits 55 and 57 is shown.

ここで、ソースドライバ４３の動作の説明と同様に、選択信号線５２から伝達されるＷＥ信号がＬレベルのときを期間Ｔ１とし、ＷＥ信号がＨレベルのときを期間Ｔ２として、各期間における第１のゲートドライバ４１が含む選択回路５５と、第２のゲートドライバ４２が含む選択回路５７の動作について説明する。なお、図２７（Ｂ）のタイミングチャートでは、第１のゲートドライバ４１から信号が伝達されたゲート線Ｇｙ（ｙは自然数、１≦ｙ≦ｎ）の電位をＧｙ４１と表記し、第２のゲートドライバ４２から信号が伝達されたゲート線の電位をＧｙ４２と表記する。そして、言うまでもなく、Ｇｙ４１とＧｙ４２は、同じ配線を示す。 Here, similarly to the description of the operation of the source driver 43, the period T1 is when the WE signal transmitted from the selection signal line 52 is L level, and the period T2 is when the WE signal is H level. The operation of the selection circuit 55 included in the first gate driver 41 and the selection circuit 57 included in the second gate driver 42 will be described. Note that in the timing chart of FIG. 27B, the potential of the gate line Gy (y is a natural number, 1 ≦ y ≦ n) to which a signal is transmitted from the first gate driver 41 is denoted as Gy41, and the second gate The potential of the gate line to which the signal is transmitted from the driver 42 is denoted as Gy42. Needless to say, Gy41 and Gy42 indicate the same wiring.

期間Ｔ１（第１のサブゲート選択期間）において、選択信号線５２から伝達されるＷＥ信号はＬレベルである。そうすると、第１のゲートドライバ４１が含む選択回路５５には、ＬレベルのＷＥ信号が入力され、選択回路５５は不定状態となる。一方、第２のゲートドライバ４２が含む選択回路５７には、ＷＥ信号が反転したＨレベルの信号が入力され、選択回路５７は動作状態となる。つまり、選択回路５７はＨレベルの信号（行選択信号）をｉ行目のゲート線Ｇｉに伝達し、ゲート線ＧｉはＨレベルの信号と同電位となる。つまり、第２のゲートドライバ４２によりｉ行目のゲート線Ｇｉが選択される。その結果、画素１０が含むＴＦＴ１１はオン状態となる。そして、ソースドライバ４３が含む電源５３の電位がＴＦＴ１２のゲート電極に伝達され、ＴＦＴ１２はオフ状態となり、発光素子１３の両電極の電位は同電位となる。つまり、この期間では、発光素子１３が非発光となる消去動作が行われる。 In the period T1 (first sub-gate selection period), the WE signal transmitted from the selection signal line 52 is at the L level. Then, the L level WE signal is input to the selection circuit 55 included in the first gate driver 41, and the selection circuit 55 becomes indefinite. On the other hand, an H level signal obtained by inverting the WE signal is input to the selection circuit 57 included in the second gate driver 42, and the selection circuit 57 enters an operating state. That is, the selection circuit 57 transmits an H level signal (row selection signal) to the i-th gate line Gi, and the gate line Gi has the same potential as the H-level signal. That is, the second gate driver 42 selects the i-th gate line Gi. As a result, the TFT 11 included in the pixel 10 is turned on. Then, the potential of the power supply 53 included in the source driver 43 is transmitted to the gate electrode of the TFT 12, the TFT 12 is turned off, and the potentials of both electrodes of the light emitting element 13 are the same potential. That is, during this period, an erasing operation in which the light emitting element 13 does not emit light is performed.

期間Ｔ２（第２のサブゲート選択期間）において、選択信号線５２から伝達されるＷＥ信号はＨレベルである。そうすると、第１のゲートドライバ４１が含む選択回路５５には、ＨレベルのＷＥ信号が入力され、選択回路５５は動作状態となる。つまり、選択回路５５はＨレベルの信号をｉ行目のゲート線Ｇｉに伝達し、ゲート線ＧｉはＨレベルの信号と同電位となる。つまり、第１のゲートドライバ４１により、ｉ行目のゲート線Ｇｉが選択される。その結果、画素１０が含むＴＦＴ１１はオン状態となる。そして、ソースドライバ４３が含む第２のラッチ４８からビデオ信号がＴＦＴ１２のゲート電極に伝達され、ＴＦＴ１２はオン状態又はオフ状態となり、発光素子１３が含む２つの電極の電位は、互いに異なる電位又は同電位となる。つまり、この期間では、発光素子１３は発光又は非発光となる書き込み動作が行われる。一方、第２のゲートドライバ４２が含む選択回路５７には、Ｌレベルの信号が入力され、不定状態となる。 In the period T2 (second sub-gate selection period), the WE signal transmitted from the selection signal line 52 is at the H level. Then, an H level WE signal is input to the selection circuit 55 included in the first gate driver 41, and the selection circuit 55 enters an operating state. That is, the selection circuit 55 transmits the H level signal to the gate line Gi of the i-th row, and the gate line Gi has the same potential as the H level signal. That is, the first gate driver 41 selects the i-th gate line Gi. As a result, the TFT 11 included in the pixel 10 is turned on. Then, the video signal is transmitted from the second latch 48 included in the source driver 43 to the gate electrode of the TFT 12, the TFT 12 is turned on or off, and the potentials of the two electrodes included in the light emitting element 13 are different from each other. It becomes a potential. That is, in this period, the writing operation in which the light emitting element 13 emits light or does not emit light is performed. On the other hand, an L level signal is input to the selection circuit 57 included in the second gate driver 42, and an indefinite state is set.

このように、ゲート線Ｇｙは、期間Ｔ１（第１のサブゲート選択期間）において第２のゲートドライバ４２により選択され、期間Ｔ２（第２のサブゲート選択期間）において第１のゲートドライバ４１により選択される。つまり、ゲート線は、第１のゲートドライバ４１と第２のゲートドライバ４２により、相補的に制御される。そして、第１及び第２のサブゲート選択期間において、一方で消去動作を行って、他方で書き込み動作を行う。 Thus, the gate line Gy is selected by the second gate driver 42 in the period T1 (first subgate selection period) and selected by the first gate driver 41 in the period T2 (second subgate selection period). The That is, the gate line is controlled complementarily by the first gate driver 41 and the second gate driver 42. In the first and second sub-gate selection periods, the erase operation is performed on one side and the write operation is performed on the other side.

なお第１のゲートドライバ４１がｉ行目のゲート線Ｇｉを選択する期間では、第２のゲートドライバ４２は動作していない状態（選択回路５７が不定状態）、又はｉ行目を除く他の行のゲート線に行選択信号を伝達する。同様に、第２のゲートドライバ４２がｉ行目のゲート線Ｇｉに行選択信号を伝達する期間は、第１のゲートドライバ４１は不定状態、又はｉ行目を除く他の行のゲート線に行選択信号を伝達する。 Note that in a period in which the first gate driver 41 selects the i-th gate line Gi, the second gate driver 42 is not operating (the selection circuit 57 is in an indefinite state) or other than the i-th row. A row selection signal is transmitted to the gate line of the row. Similarly, during a period in which the second gate driver 42 transmits a row selection signal to the i-th gate line Gi, the first gate driver 41 is in an indefinite state, or the gate lines of other rows except for the i-th row. A row selection signal is transmitted.

また上記のような動作を行う本発明は、発光素子１３を強制的にオフにすることができるために、階調数が多くなった場合にも、デューティー比の向上を実現する。さらに、発光素子１３を強制的にオフにすることができるにも関わらず、容量素子１６の電荷を放電するＴＦＴを設ける必要がないために、高開口率を実現する。高開口率を実現すると、光を発する面積の増加に伴って、発光素子の輝度を下げることができる。つまり、駆動電圧を下げることができるため、消費電力を削減することができる。 In addition, since the light emitting element 13 can be forcibly turned off according to the present invention that performs the above-described operation, the duty ratio can be improved even when the number of gradations increases. Further, although the light emitting element 13 can be forcibly turned off, it is not necessary to provide a TFT for discharging the charge of the capacitor 16, and thus a high aperture ratio is realized. When a high aperture ratio is realized, the luminance of the light-emitting element can be lowered with an increase in the area that emits light. That is, since the driving voltage can be lowered, power consumption can be reduced.

なお、本発明は、ゲート選択期間を２分割する上記の形態に制約されない。ゲート選択期間を３つ以上に分割してもよい。本実施の形態は、上記の実施の形態と自由に組み合わせることができる。 Note that the present invention is not limited to the above-described form in which the gate selection period is divided into two. The gate selection period may be divided into three or more. This embodiment mode can be freely combined with the above embodiment modes.

なお、ゲート選択期間の前半（第１のサブゲート選択期間）には、画素に消去信号が入力され、ゲート選択期間の後半（第２サブゲート選択期間）には、画素に画像（ビデオ）信号が入力されているが、これに限定されない。ゲート選択期間の前半（第１のサブゲート選択期間）には、画素に画像（ビデオ）信号が入力され、ゲート選択期間の後半（第２サブゲート選択期間）には、画素に消去信号が入力されてもよい。 Note that an erasing signal is input to the pixel in the first half of the gate selection period (first sub-gate selection period), and an image (video) signal is input to the pixel in the second half of the gate selection period (second sub-gate selection period). However, it is not limited to this. In the first half of the gate selection period (first sub-gate selection period), an image (video) signal is input to the pixel, and in the second half of the gate selection period (second sub-gate selection period), an erase signal is input to the pixel. Also good.

またあるいは、ゲート選択期間の前半（第１のサブゲート選択期間）にも、画素に画像（ビデオ）信号が入力され、ゲート選択期間の後半（第２サブゲート選択期間）にも、画素に画像（ビデオ）信号が入力されてもよい。各々には、異なるサブフレームに相当する信号を入力すればよい。その結果、消去期間を設けずに、点灯期間が連続的に配置されるようにして、サブフレーム期間を設けることが出来る。この場合は、消去期間を設ける必要が無いため、デューティー比を高くすることが出来る。   Alternatively, an image (video) signal is input to the pixel also in the first half of the gate selection period (first sub-gate selection period), and an image (video) is also input to the pixel in the second half of the gate selection period (second sub-gate selection period). ) A signal may be input. A signal corresponding to a different subframe may be input to each. As a result, the subframe period can be provided so that the lighting period is continuously arranged without providing the erasing period. In this case, since it is not necessary to provide an erasing period, the duty ratio can be increased.

本実施の形態の表示装置の動作について、縦軸が走査線、横軸が時間のタイミングチャート（図２８（Ａ）（Ｃ））と、ｉ行目のゲート線Ｇｉ（１≦ｉ≦ｍ）のタイミングチャート（図２８（Ｂ）（Ｄ））を用いて説明する。時間階調方式は、１フレーム期間は複数のサブフレーム期間ＳＦ１、ＳＦ２、・・・、ＳＦｎ（ｎは自然数）を有する。 Regarding the operation of the display device of this embodiment, the vertical axis represents a scanning line, the horizontal axis represents time (FIGS. 28A and 28C), and the i-th gate line Gi (1 ≦ i ≦ m). This will be described with reference to the timing chart (FIGS. 28B and 28D). In the time gray scale method, one frame period has a plurality of subframe periods SF1, SF2,..., SFn (n is a natural number).

複数のサブフレーム期間の各々は、書き込み動作又は消去動作を行う複数の書き込み期間Ｔａ１、Ｔａ２、・・・、Ｔａｎから選択された一つと、複数の点灯期間Ｔｓ１、Ｔｓ２、・・・、Ｔｓｎから選択された一つとを有する。複数の書き込み期間の各々は、複数のゲート選択期間を有する。複数のゲート選択期間の各々は、複数のサブゲート選択期間を有する。ゲート選択期間の各々の分割数は特に制約されないが、好ましくは２つ〜８つに分割し、さらに好ましくは２つ〜４つに分割するとよい。また点灯期間Ｔｓ１：Ｔｓ２：・・・：Ｔｓｎは、その長さの比を、例えば２(n-1)：２(n-2)：・・・：２1：２0とする。つまり、点灯期間Ｔｓ１、Ｔｓ２、・・・、Ｔｓｎは、各ビットで長さが異なるように設定する。 Each of the plurality of subframe periods includes one selected from a plurality of write periods Ta1, Ta2,..., Tan performing a write operation or an erase operation, and a plurality of lighting periods Ts1, Ts2,. With one selected. Each of the plurality of writing periods has a plurality of gate selection periods. Each of the plurality of gate selection periods has a plurality of sub-gate selection periods. The number of divisions in each gate selection period is not particularly limited, but is preferably divided into two to eight, and more preferably two to four. Further, the lighting period Ts1: Ts2:...: Tsn has a length ratio of, for example, 2 (n-1) : 2 (n-2) : ...: 2 1 : 2 0 . That is, the lighting periods Ts1, Ts2,..., Tsn are set so that each bit has a different length.

以下には、まず、交流駆動期間ＦＲＢを含まない場合であって、３ビット階調（８階調）を表現する場合のタイミングチャートについて説明する（図２８（Ａ）（Ｂ）参照）。この場合、１フレーム期間を３つのサブフレーム期間ＳＦ１〜ＳＦ３に分割する。サブフレーム期間ＳＦ１〜ＳＦ３は、書き込み期間Ｔａ１〜Ｔａ３から選択された１つと、点灯期間Ｔｓ１〜Ｔｓ３から選択された１つとを有する。書き込み期間は、複数のゲート選択期間を有する。複数のゲート選択期間の各々は、複数のサブゲート選択期間を有するが、ここでは、複数のゲート選択期間の各々は、２つのサブゲート選択期間を有し、第１のサブゲート選択期間において消去動作を行い、第２のサブゲート選択期間において書き込み動作を行う場合について示す。 Hereinafter, a timing chart in the case where the AC driving period FRB is not included and 3 bit gradation (8 gradations) is expressed will be described (see FIGS. 28A and 28B). In this case, one frame period is divided into three subframe periods SF1 to SF3. The sub-frame periods SF1 to SF3 have one selected from the writing periods Ta1 to Ta3 and one selected from the lighting periods Ts1 to Ts3. The writing period has a plurality of gate selection periods. Each of the plurality of gate selection periods has a plurality of subgate selection periods. Here, each of the plurality of gate selection periods has two subgate selection periods, and performs an erasing operation in the first subgate selection period. A case where a writing operation is performed in the second sub-gate selection period is described.

なお、消去動作は、発光素子を非発光にするために行う動作であり、必要なサブフレーム期間においてのみに行う動作である。 Note that the erasing operation is an operation performed in order to make the light emitting element emit no light, and is an operation performed only in a necessary subframe period.

次に、交流駆動期間ＦＲＢを含む場合のタイミングチャートについて説明する（図２８（Ｃ）（Ｄ）参照）。交流駆動期間ＦＲＢは消去動作のみを行う書き込み期間ＴａＲＢと、発光素子の両電極間に印加する電位の上下関係（高低差）を逆にして、全ての発光素子に同時に逆方向バイアスを印加する逆バイアス印加期間ＲＢを有する。 Next, a timing chart in the case where the AC drive period FRB is included will be described (see FIGS. 28C and 28D). In the AC driving period FRB, the writing period TaRB in which only the erasing operation is performed is reversed, and the vertical relationship (height difference) of the potential applied between the electrodes of the light emitting element is reversed, and the reverse bias is simultaneously applied to all the light emitting elements. It has a bias application period RB.

なお、交流駆動期間ＦＲＢは、各フレーム期間に設ける必要はなく、複数のフレーム期間毎に設けてもよい。また、サブフレーム期間ＳＦ１〜ＳＦ３と交流駆動期間ＦＲＢを別に設ける必要はなく、あるサブフレーム期間の点灯期間Ｔｓ１〜Ｔｓ３中に設けてもよい。 Note that the AC driving period FRB is not necessarily provided in each frame period, and may be provided for each of a plurality of frame periods. Further, it is not necessary to provide the subframe periods SF1 to SF3 and the AC drive period FRB separately, and they may be provided during the lighting periods Ts1 to Ts3 of a certain subframe period.

また、サブフレーム期間の順序は、上位ビットから下位ビットの順序に出現する上記記載に制約されず、出現する順序はランダムでもよい。さらに、フレーム期間毎に、サブフレーム期間が出現する順序をランダムにしてもよい。 Further, the order of the subframe periods is not limited to the above description that appears in the order of the upper bits to the lower bits, and the order of appearance may be random. Further, the order in which the subframe periods appear may be random for each frame period.

また、複数のサブフレーム期間から選択された１つ又は複数の期間を複数に分割してもよい。その場合、分割された１つ又は複数のサブフレーム期間の各々と、分割されていない１つ又は複数のサブフレーム期間の各々は、複数の書き込み期間Ｔａ１、Ｔａ２、・・・、Ｔａｍ（ｍは自然数）から選択された１つと、複数の点灯期間Ｔｓ１、Ｔｓ２、・・・、Ｔｓｍから選択された１つとを有する。 One or a plurality of periods selected from a plurality of subframe periods may be divided into a plurality of periods. In that case, each of the divided one or more subframe periods and each of the non-divided one or more subframe periods includes a plurality of writing periods Ta1, Ta2,. One selected from a natural number) and one selected from a plurality of lighting periods Ts1, Ts2, ..., Tsm.

本発明は、定電流駆動を行う表示装置にも適用することができる。本実施例では、複数のモニター素子を用いて経時変化の度合いを検出する場合であって、この検出結果を基に、ビデオ信号又は電源電位を補正することで、発光素子の経時変化を補償する場合について、図３４を参照して説明する。 The present invention can also be applied to a display device that performs constant current driving. In this embodiment, the degree of change with time is detected using a plurality of monitor elements, and the change with time of the light emitting element is compensated by correcting the video signal or the power supply potential based on the detection result. The case will be described with reference to FIG.

本実施例は、複数の（少なくとも２つの）モニター素子を用いて行うものであり、ここでは２つのモニター素子３４０１、３４０２を設ける。１つのモニター素子３４０１には定電流源３４０３から一定の電流が供給され、もう１つのモニター素子３４０２には定電流源３４０４から一定の電流が供給される。
定電流源３４０３から供給される電流値と、定電流源３４０４から供給される電流値を変えることで、モニター素子３４０１、３４０２に流れる総電流量は異なるものとなる。そうすると、モニター素子３４０１、３４０２の間には経時変化 の違いが生じる。 In this embodiment, a plurality of (at least two) monitor elements are used. Here, two monitor elements 3401 and 3402 are provided. One monitor element 3401 is supplied with a constant current from a constant current source 3403, and the other monitor element 3402 is supplied with a constant current from a constant current source 3404.
By changing the current value supplied from the constant current source 3403 and the current value supplied from the constant current source 3404, the total amount of current flowing through the monitor elements 3401 and 3402 becomes different. As a result, a difference in change with time occurs between the monitor elements 3401 and 3402.

モニター素子３４０１、３４０２は演算回路３４０５に接続しており、当該演算回路３４０５では、モニター素子３４０１の出力と、モニター素子３４０２の出力の差（電圧値）を算出する。 The monitor elements 3401 and 3402 are connected to an arithmetic circuit 3405. The arithmetic circuit 3405 calculates a difference (voltage value) between the output of the monitor element 3401 and the output of the monitor element 3402.

演算回路３４０５で算出された電圧値は、ビデオ信号発生回路３４０６に供給される。ビデオ信号発生回路３４０６では、演算回路３４０５から供給される電圧値を基に、各画素に供給するビデオ信号を補正する。上記構成により、発光素子の経時変化を補償することができる。 The voltage value calculated by the arithmetic circuit 3405 is supplied to the video signal generation circuit 3406. The video signal generation circuit 3406 corrects the video signal supplied to each pixel based on the voltage value supplied from the arithmetic circuit 3405. With the above structure, a change with time of the light-emitting element can be compensated.

また、トランジスタのゲート電極を、電位が固定の電源線Ｖａｘに接続させることで、トランジスタを飽和領域で動作させて、 発光素子の点灯と非点灯をビデオ信号で行うような場合は、ビデオ信号の補正は行わず、演算回路３４０５から供給される電圧値を基に、電源線Ｖａｘの電位を変えればよい。なお、電源線Ｖａｘは、電源回路３４０７に接続されている。よって、電源回路３４０７は、演算回路３４０５から供給される電圧値に基づき、電源線Ｖａｘの電位を補正する。 In addition, when the transistor is operated in a saturation region by connecting the gate electrode of the transistor to the power supply line Vax having a fixed potential, and the light emitting element is turned on and off with the video signal, the video signal Correction is not performed, and the potential of the power supply line Vax may be changed based on the voltage value supplied from the arithmetic circuit 3405. Note that the power supply line Vax is connected to the power supply circuit 3407. Therefore, the power supply circuit 3407 corrects the potential of the power supply line Vax based on the voltage value supplied from the arithmetic circuit 3405.

上記構成を有する本実施例の表示装置は、発光素子の経時劣化に即した補償を行うことができる。 The display device of this embodiment having the above-described configuration can perform compensation in accordance with deterioration with time of the light emitting element.

なお、モニター素子３４０１と演算回路３４０５の間と、モニター素子３４０２と演算回路３４０５の間には、バッファアンプなどの電位の変動を防止する回路を設けるとよい。
なお、定電流駆動を行う構成を有する画素としては、例えば、カレントミラー回路を用いた図３５（Ａ）に示す画素や、別の方式を用いた図３５（Ｂ）に示す画素などがある。 Note that a circuit such as a buffer amplifier that prevents potential fluctuations may be provided between the monitor element 3401 and the arithmetic circuit 3405 and between the monitor element 3402 and the arithmetic circuit 3405.
Note that examples of the pixel having a configuration in which constant current driving is performed include the pixel illustrated in FIG. 35A using a current mirror circuit and the pixel illustrated in FIG. 35B using another method.

本発明が適用されるパッシブマトリクス型の表示装置について図３６を参照して説明する。パッシブマトリクス型の表示装置は、基板上に形成された画素部、該画素部の周辺に配置されたカラム信号線駆動回路３６０２（電流源３６０４、３６０５、３６０６、３６０７及びスイッチ３６０８、３６０９、３６１０、３６１１を含む）、ロウ信号線駆動回路３６０３（スイッチ３６１２、３６１３、３６１４、３６１５を含む）、駆動回路３６０２、３６０３を制御するコントローラ３６３０を有する。画素部は、列方向に配置 されたｘ本のカラム信号線Ｃ１〜Ｃｘ、及び行方向に配置されたｙ本のロウ信号線Ｌ１〜Ｌ ｙ、並びにマトリクス状に配置された複数の発光素子を有する（ｘ、ｙは自然数）。 カラム信号線駆動回路３６０２及びロウ信号線駆動回路３６０３は、ＬＳＩチップにより 構成され、ＦＰＣによって基板上に形成された画素部と接続される。また、画素部が形成された基板上には、モニター用回路３６４０が設けられる。 A passive matrix display device to which the present invention is applied will be described with reference to FIG. A passive matrix display device includes a pixel portion formed over a substrate, column signal line driver circuits 3602 (current sources 3604, 3605, 3606, 3607 and switches 3608, 3609, 3610, and the like arranged around the pixel portion. 3611), a row signal line driver circuit 3603 (including switches 3612, 3613, 3614, and 3615), and a controller 3630 for controlling the driver circuits 3602 and 3603. The pixel portion includes x column signal lines C1 to Cx arranged in the column direction, y row signal lines L1 to Ly arranged in the row direction, and a plurality of light emitting elements arranged in a matrix. (X and y are natural numbers). The column signal line driver circuit 3602 and the row signal line driver circuit 3603 are formed of an LSI chip and are connected to a pixel portion formed over the substrate by FPC. A monitor circuit 3640 is provided over the substrate over which the pixel portion is formed.

図３７にはカラム信号線駆動回路３６０２の構成例を示す。定電圧源３７０１は一定の電圧を発生させる機能を有し、公知のバンドギャップレギュレータ等の温度係数の小さな定電圧源が用いられる。定電圧源３７０１から発生した電圧は、オペアンプ３７０２、 トランジスタ３７０３及び抵抗３７０４により、温度係数が小さな定電流に変換される。 そして変換された電流は、トランジスタ３７０５〜３７０９及び抵抗３７１４〜３７１８により構成されるカレントミラー回路で反転且つ複数に複写され、スイッチ３７１０〜３７１３を介してカラム信号線に供給される。 FIG. 37 shows a configuration example of the column signal line driver circuit 3602. The constant voltage source 3701 has a function of generating a constant voltage, and a constant voltage source having a small temperature coefficient such as a known band gap regulator is used. The voltage generated from the constant voltage source 3701 is converted into a constant current having a small temperature coefficient by an operational amplifier 3702, a transistor 3703, and a resistor 3704. The converted current is inverted and duplicated by a current mirror circuit composed of transistors 3705 to 3709 and resistors 3714 to 3718, and supplied to the column signal line via switches 3710 to 3713.

本実施例の表示装置では、モニター用回路３６４０を用いて、カラム信号線駆動回路３６０２に入力される画像データ、又は定電圧源３７０１から発生される電圧を、温度変化及び経時変化に応じて補正することで、温度変化及び経時変化の両者に起因する影響を防止する。 In the display device of this embodiment, the monitor circuit 3640 is used to correct the image data input to the column signal line driver circuit 3602 or the voltage generated from the constant voltage source 3701 according to the temperature change and the change over time. By doing so, the influence caused by both the temperature change and the change with time is prevented.

発光素子を含む画素領域を備えた表示装置を用いた電子機器として、テレビジョン装置（テレビ、テレビジョン受信機）、デジタルカメラ、デジタルビデオカメラ、携帯電話装置（携帯電話機）、ＰＤＡ等の携帯情報端末、携帯型ゲーム機、モニター、コンピュータ、カーオーディオ等の音響再生装置、家庭用ゲーム機等の記録媒体を備えた画像再生装置等が挙げられる。これらの電子機器の表示部に本発明の表示装置を適用することができる。その電子機器の具体例について、図３１を参照して説明する。 Mobile devices such as television devices (TVs, television receivers), digital cameras, digital video cameras, mobile phone devices (mobile phones), PDAs, and the like as electronic devices using display devices having pixel regions including light-emitting elements Examples thereof include a terminal, a portable game machine, a monitor, a computer, an audio playback device such as a car audio, and an image playback device equipped with a recording medium such as a home game machine. The display device of the present invention can be applied to display portions of these electronic devices. A specific example of the electronic device will be described with reference to FIG.

図３１（Ａ）に示す本発明の表示装置を用いた携帯情報端末は、本体９２０１、表示部９２０２等を含み、本発明により消費電力を削減することができる。図３１（Ｂ）に示す本発明の表示装置を用いたデジタルビデオカメラは、表示部９７０１、９７０２等を含み、本発明により消費電力を削減することができる。図３１（Ｃ）に示す本発明の表示装置を用いた携帯端末は、本体９１０１、表示部９１０２等を含み、本発明により消費電力を削減することができる。図３１（Ｄ）に示す本発明の表示装置を用いた携帯型のテレビジョン装置は、本体９３０１、表示部９３０２等を含み、本発明により消費電力を削減することができる。図３１（Ｅ）に示す本発明の表示装置を用いた携帯型のコンピュータは、本体９４０１、表示部９４０２等を含み、本発明により消費電力を削減することができる。図３１（Ｆ）に示す本発明の表示装置を用いたテレビジョン装置は、本体９５０１、表示部９５０２等を含み、本発明により消費電力を削減することができる。上記に挙げた電子機器において、バッテリーを用いているものは、消費電力を削減した分、電子機器の使用時間を長持ちさせることができ、バッテリーを充電する手間を省くことができる。 A portable information terminal using the display device of the present invention illustrated in FIG. 31A includes a main body 9201, a display portion 9202, and the like. Power consumption can be reduced by the present invention. A digital video camera using the display device of the present invention illustrated in FIG. 31B includes display portions 9701 and 9702 and the like, which can reduce power consumption. A portable terminal using the display device of the present invention illustrated in FIG. 31C includes a main body 9101, a display portion 9102, and the like. Power consumption can be reduced by the present invention. A portable television device using the display device of the present invention illustrated in FIG. 31D includes a main body 9301, a display portion 9302, and the like. Power consumption can be reduced by the present invention. A portable computer using the display device of the present invention illustrated in FIG. 31E includes a main body 9401, a display portion 9402, and the like. Power consumption can be reduced by the present invention. A television set using the display device of the present invention illustrated in FIG. 31F includes a main body 9501, a display portion 9502, and the like, and can reduce power consumption according to the present invention. Among the electronic devices mentioned above, those using a battery can extend the usage time of the electronic device by reducing the power consumption, and can save the trouble of charging the battery.

本実施例では、本発明の表示装置を室温で動作させたときの試験結果について図３２（Ａ）及び図３２（Ｂ）を参照して説明する。図３２（Ａ）は発光素子の電流値の時間変動特性（２６０時間）を示し、図３２（Ｂ）は発光素子の輝度の時間変動特性（２６０時間）を示す。 図３２（Ａ）、（Ｂ）の両グラフにおいて、サンプルＡは本発明の補償機能を含むパネル、サンプルＢとサンプルＣは補償機能を含まないパネルである。サンプルＡ、Ｂは 定電圧駆動、サンプルＣは定電流駆動を行うパネルである。 In this example, test results when the display device of the present invention is operated at room temperature will be described with reference to FIGS. 32A and 32B. FIG. 32A shows a time variation characteristic (260 hours) of the current value of the light emitting element, and FIG. 32B shows a time variation characteristic (260 hours) of the luminance of the light emitting element. In both graphs of FIGS. 32A and 32B, sample A is a panel including the compensation function of the present invention, and sample B and sample C are panels not including the compensation function. Samples A and B are panels for constant voltage drive, and Sample C is a panel for constant current drive.

図３２（Ａ）、（Ｂ）の両グラフにおいて、横軸は時間（ｈｏｕｒ）であり、図３２（Ａ）の縦軸は実際の電流値を規格化した値（％）であり、図３２（Ｂ）の縦軸は実際の輝度を規格化した値（％）である。 32A and 32B, the horizontal axis represents time (hour), and the vertical axis in FIG. 32A represents a value (%) obtained by normalizing the actual current value. The vertical axis of (B) is a value (%) obtained by standardizing actual luminance.

なお、全てのサンプルにおいて、モニター素子のＤｕｔｙ比は１００％であり、発光素子のＤｕｔｙ比は約６４％であった。また、モニター素子と発光素子の総電流量は同じであるが、モニター素子の瞬間的な電流値と、発光素子の 瞬間的な電流値とは異なるものであった。 In all the samples, the duty ratio of the monitor element was 100%, and the duty ratio of the light emitting element was about 64%. The total current amount of the monitor element and the light emitting element was the same, but the instantaneous current value of the monitor element and the instantaneous current value of the light emitting element were different.

図３２（Ａ）から、サンプルＡは時間の経過に伴い電流値が増加傾向であることが分かる。サンプルＢは電流値の変動が激しく、時間の経過に伴い電流値が減少傾向であることが分かる。サンプルＣは電流値の変動が少なく、時間が経過しても、電流値の値はほぼ一定であることが分かる。サンプルＡにおいて、時間の経過に伴い電流値が増加傾向にあるのは、モニター素子のＤｕｔｙ比が１００％である一方、発光素子のＤｕｔｙ比が６４％であるためであり、発光素子よりもモニター素子の方が経時変化の進行具合が早いことによる。 FIG. 32A shows that the current value of sample A tends to increase with time. It can be seen that Sample B has a large fluctuation in current value, and the current value tends to decrease with time. It can be seen that the sample C has little fluctuation in the current value, and the value of the current value is almost constant over time. In sample A, the current value tends to increase with time because the duty ratio of the monitor element is 100%, while the duty ratio of the light-emitting element is 64%. This is because the progress of change with time is faster in the element.

また、図３２（Ｂ）から、サンプルＡは時間が経過しても、輝度の変化が小さく、ほぼ一定の輝度を保っていることが分かる。サンプルＢは輝度の変動が激しく、時間の経過に伴い輝度は減少傾向であることが分かる。サンプルＣは輝度の変動が少ないものの、サンプルＢと同様に、時間の経過に伴い輝度は減少傾向であることが分かる。 Further, from FIG. 32B, it can be seen that the change in luminance is small and the sample A maintains a substantially constant luminance even when time elapses. It can be seen that the brightness of the sample B varies greatly and the brightness tends to decrease with time. Although sample C has little fluctuation in luminance, it can be seen that, as with sample B, the luminance tends to decrease with time.

図３２（Ａ）、（Ｂ）の結果をふまえると、本発明を適用したサンプルＡは、その電流値が増加傾向にあるものの、その輝度は一定であることが分かる。これは、電流値が増加傾向にあるものの、電流値の＋Δの増加分だけ、経時変化が早く進むことに起因する。つまり、補償機能による電流値の＋Δの増加分と、経時変化の進行による電流値の減少分とが丁度キャンセルされることにより、本発明を適用したサンプルＡはほぼ一定の輝度を保つことができる。 32A and 32B, it can be seen that Sample A to which the present invention is applied has a constant luminance although its current value tends to increase. This is due to the fact that although the current value tends to increase, the change with time progresses faster by the increase of + Δ in the current value. That is, the increase in the current value + Δ by the compensation function and the decrease in the current value due to the progress of change over time are canceled, so that the sample A to which the present invention is applied can maintain a substantially constant luminance. .

上記の動作をふまえると、本発明の補償機能を有する表示装置は、一定の輝度を保つことができるため、定輝度表示装置と呼ぶことができる。 In view of the above operation, the display device having the compensation function of the present invention can maintain a certain luminance, and thus can be called a constant luminance display device.

また、本発明のような補償機能を有する表示装置の駆動方法は、定輝度駆動方法（コンスタントブライトネス法、コンスタントルミネッセンス法、ブライトネスコントロール法、コントロールブライトネス法、ブライトコントロール法）と呼ぶことができる。この駆動方法は、上述の通り、補償機能による電流値の増加分と、経時変化に よる電流値の減少分とを予め求めておき、それらが丁度キャンセルされるような電圧 条件で発光素子を駆動する駆動方法である。 A driving method of a display device having a compensation function as in the present invention can be referred to as a constant luminance driving method (constant brightness method, constant luminescence method, brightness control method, control brightness method, brightness control method). In this driving method, as described above, the increase in the current value due to the compensation function and the decrease in the current value due to the change over time are obtained in advance, and the light emitting element is driven under a voltage condition in which these are just canceled. This is a driving method.

本発明の表示装置を説明する図。6A and 6B illustrate a display device of the present invention. モニター素子の電圧電流特性の温度依存性を説明する図The figure explaining the temperature dependence of the voltage-current characteristic of the monitor element モニター素子の電圧電流特性の経時劣化を説明する図The figure explaining the deterioration over time of the voltage-current characteristic of the monitor element モニター素子と発光素子の劣化を説明する図。FIG. 6 illustrates deterioration of a monitor element and a light-emitting element. 本発明の温度補償機能を説明する図。The figure explaining the temperature compensation function of this invention. 本発明の温度補償機能を説明する図。The figure explaining the temperature compensation function of this invention. 本発明の温度補償機能を説明する図。The figure explaining the temperature compensation function of this invention. 本発明に適用可能なスイッチの構成を説明する図。3A and 3B illustrate a structure of a switch that can be applied to the present invention. 本発明の温度補償機能を説明する図。The figure explaining the temperature compensation function of this invention. 本発明の温度補償機能を説明する図。The figure explaining the temperature compensation function of this invention. 本発明の表示装置を説明する図。6A and 6B illustrate a display device of the present invention. 本発明の表示装置を説明する図。6A and 6B illustrate a display device of the present invention. 本発明の表示装置を説明する図。6A and 6B illustrate a display device of the present invention. 本発明の表示装置を説明する図。6A and 6B illustrate a display device of the present invention. 本発明の表示装置を説明する図。6A and 6B illustrate a display device of the present invention. 本発明の表示装置を説明する図。6A and 6B illustrate a display device of the present invention. 本発明の表示装置が含む画素とその断面構造を説明する図。4A and 4B illustrate a pixel included in a display device of the present invention and a cross-sectional structure thereof. 本発明の表示装置が含む画素のマスクレイアウトを説明する図。4A and 4B each illustrate a mask layout of a pixel included in a display device of the present invention. 本発明の表示装置が含む画素のマスクレイアウトを説明する図。4A and 4B each illustrate a mask layout of a pixel included in a display device of the present invention. 本発明の表示装置の構成を説明する図。FIG. 6 illustrates a structure of a display device of the present invention. 本発明の表示装置が含むソースドライバの構成を説明する図。FIG. 6 illustrates a structure of a source driver included in a display device of the present invention. 本発明の表示装置が含むソースドライバの構成を説明する図。FIG. 6 illustrates a structure of a source driver included in a display device of the present invention. 本発明の表示装置が含むソースドライバの構成を説明する図。FIG. 6 illustrates a structure of a source driver included in a display device of the present invention. 本発明の表示装置が含むゲートドライバの構成を説明する図。6A and 6B illustrate a structure of a gate driver included in a display device of the present invention. 本発明の表示装置が含むゲートドライバの構成を説明する図。6A and 6B illustrate a structure of a gate driver included in a display device of the present invention. 本発明の温度補償機能を説明する図。The figure explaining the temperature compensation function of this invention. 本発明の表示装置の動作を説明する図。FIG. 9 illustrates operation of a display device of the present invention. 時間階調方式を説明する図。The figure explaining a time gradation system. 本発明の適用することができる画素構成を示す図。FIG. 9 is a diagram showing a pixel structure to which the present invention can be applied. 本発明の適用することができる画素構成を示す図。FIG. 9 is a diagram showing a pixel structure to which the present invention can be applied. 本発明の表示装置を具備する電子機器を示す図。FIG. 14 illustrates an electronic device including the display device of the invention. （Ａ）発光素子の電流値の時間変動特性を示す図。（Ｂ）発光素子の輝度の時間変動特性示す図。FIG. 5A is a graph showing the time variation characteristic of the current value of a light-emitting element. FIG. 5B is a graph showing the time variation characteristic of luminance of the light-emitting element. （Ａ）発光素子のＶＩ特性と温度の関係を示す図、（Ｂ）発光素子のＶＩ特性と時間の関係を示す図。FIG. 5A is a diagram illustrating a relationship between VI characteristics of a light-emitting element and temperature, and FIG. 5B is a diagram illustrating a relationship between VI characteristics of the light-emitting element and time. 本発明の表示装置を説明する図。6A and 6B illustrate a display device of the present invention. 本発明の表示装置を説明する図。6A and 6B illustrate a display device of the present invention. 本発明の表示装置を説明する図。6A and 6B illustrate a display device of the present invention. 本発明の表示装置を説明する図。6A and 6B illustrate a display device of the present invention.

Claims (3)

第一の電極及び第二の電極を備える複数のモニター素子と、前記複数のモニター素子に電流を供給する電流源と、前記複数のモニター素子の少なくとも一を選択し、前記電流源と導通又は非導通にするスイッチと、バッファアンプと、第一の電極及び第二の電極を備える発光素子と、トランジスタとを有し、
前記複数のモニター素子のそれぞれの第一の電極と、前記発光素子の第一の電極とは、定電位電源と電気的に接続され、
前記複数のモニター素子のそれぞれの第二の電極は、前記スイッチを介して前記バッファアンプの入力端子と電気的に接続され、
前記発光素子の第二の電極は、前記トランジスタを介して前記バッファアンプの出力端子と電気的に接続されていることを特徴とする表示装置。 A plurality of monitor elements each including a first electrode and a second electrode; a current source that supplies current to the plurality of monitor elements; and at least one of the plurality of monitor elements are selected, and the current source is electrically connected or not A switch to be conductive, a buffer amplifier, a light emitting element including a first electrode and a second electrode, and a transistor;
The first electrode of each of the plurality of monitor elements and the first electrode of the light emitting element are electrically connected to a constant potential power source,
A second electrode of each of the plurality of monitor elements is electrically connected to an input terminal of the buffer amplifier via the switch;
The display device, wherein the second electrode of the light emitting element is electrically connected to the output terminal of the buffer amplifier through the transistor. 第一の電極及び第二の電極を備える複数の第１のモニター素子と、前記複数の第１のモニター素子に電流を供給する第１の電流源と、前記複数の第１のモニター素子の少なくとも一を選択し、前記第１の電流源と導通又は非導通にする第１のスイッチと、第１のバッファアンプと、第一の電極及び第二の電極を備え、赤色に発光する第１の発光素子と、第１のトランジスタと、A plurality of first monitor elements each including a first electrode and a second electrode; a first current source for supplying a current to the plurality of first monitor elements; and at least one of the plurality of first monitor elements A first switch that selects one and turns on or off from the first current source, a first buffer amplifier, a first electrode, and a second electrode, and emits red light. A light emitting element, a first transistor,
第一の電極及び第二の電極を備える複数の第２のモニター素子と、前記複数の第２のモニター素子に電流を供給する第２の電流源と、前記複数の第２のモニター素子の少なくとも一を選択し、前記第２の電流源と導通又は非導通にする第２のスイッチと、第２のバッファアンプと、第一の電極及び第二の電極を備え、緑色に発光する第２の発光素子と、第２のトランジスタと、A plurality of second monitor elements each including a first electrode and a second electrode; a second current source for supplying a current to the plurality of second monitor elements; and at least one of the plurality of second monitor elements A second switch that selects one and is turned on or off from the second current source, a second buffer amplifier, a first electrode and a second electrode, and emits green light A light emitting element, a second transistor,
第一の電極及び第二の電極を備える複数の第３のモニター素子と、前記複数の第３のモニター素子に電流を供給する第３の電流源と、前記複数の第３のモニター素子の少なくとも一を選択し、前記第３の電流源と導通又は非導通にする第３のスイッチと、第３のバッファアンプと、第一の電極及び第二の電極を備え、青色に発光する第３の発光素子と、第３のトランジスタと、を有し、A plurality of third monitor elements each including a first electrode and a second electrode; a third current source for supplying a current to the plurality of third monitor elements; and at least one of the plurality of third monitor elements A third switch that selects one and turns on or off with the third current source, a third buffer amplifier, a first electrode and a second electrode, and emits blue light A light-emitting element and a third transistor;
前記複数の第１のモニター素子のそれぞれの第一の電極と、前記第１の発光素子の第一の電極とは、定電位電源と電気的に接続され、Each first electrode of the plurality of first monitor elements and the first electrode of the first light emitting element are electrically connected to a constant potential power source,
前記複数の第１のモニター素子のそれぞれの第二の電極は、前記第１のスイッチを介して前記第１のバッファアンプの入力端子と電気的に接続され、A second electrode of each of the plurality of first monitor elements is electrically connected to an input terminal of the first buffer amplifier via the first switch;
前記第１の発光素子の第二の電極は、前記第１のトランジスタを介して前記第１のバッファアンプの出力端子と電気的に接続され、A second electrode of the first light emitting element is electrically connected to an output terminal of the first buffer amplifier via the first transistor;
前記複数の第２のモニター素子のそれぞれの第一の電極と、前記第２の発光素子の第一の電極とは、前記定電位電源と電気的に接続され、A first electrode of each of the plurality of second monitor elements and a first electrode of the second light emitting element are electrically connected to the constant potential power source;
前記複数の第２のモニター素子のそれぞれの第二の電極は、前記第２のスイッチを介して前記第２のバッファアンプの入力端子と電気的に接続され、A second electrode of each of the plurality of second monitor elements is electrically connected to an input terminal of the second buffer amplifier via the second switch;
前記第２の発光素子の第二の電極は、前記第２のトランジスタを介して前記第２のバッファアンプの出力端子と電気的に接続され、A second electrode of the second light emitting element is electrically connected to an output terminal of the second buffer amplifier via the second transistor;
前記複数の第３のモニター素子のそれぞれの第一の電極と、前記第３の発光素子の第一の電極とは、前記定電位電源と電気的に接続され、A first electrode of each of the plurality of third monitor elements and a first electrode of the third light emitting element are electrically connected to the constant potential power source;
前記複数の第３のモニター素子のそれぞれの第二の電極は、前記第３のスイッチを介して前記第３のバッファアンプの入力端子と電気的に接続され、A second electrode of each of the plurality of third monitor elements is electrically connected to an input terminal of the third buffer amplifier via the third switch;
前記第３の発光素子の第二の電極は、前記第３のトランジスタを介して前記第３のバッファアンプの出力端子と電気的に接続されていることを特徴とする表示装置。The display device, wherein the second electrode of the third light emitting element is electrically connected to the output terminal of the third buffer amplifier through the third transistor. 請求項１または請求項２に記載の表示装置を表示部に有することを特徴とする電子機器。 An electronic apparatus comprising the display device according to claim 1 in a display portion.
JP2005141219A 2004-05-21 2005-05-13 Display device and electronic device Expired - Fee Related JP4781009B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005141219A JP4781009B2 (en) 2004-05-21 2005-05-13 Display device and electronic device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004152626 2004-05-21
JP2004152626 2004-05-21
JP2005141219A JP4781009B2 (en) 2004-05-21 2005-05-13 Display device and electronic device

Publications (3)

Publication Number Publication Date
JP2006011388A JP2006011388A (en) 2006-01-12
JP2006011388A5 JP2006011388A5 (en) 2008-06-26
JP4781009B2 true JP4781009B2 (en) 2011-09-28

Family

ID=35778676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005141219A Expired - Fee Related JP4781009B2 (en) 2004-05-21 2005-05-13 Display device and electronic device

Country Status (1)

Country Link
JP (1) JP4781009B2 (en)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006065284A (en) 2004-07-26 2006-03-09 Seiko Epson Corp Light-emitting device and electronic apparatus
CN100485762C (en) 2004-07-30 2009-05-06 株式会社半导体能源研究所 Display device, driving method thereof and electronic appliance
JP4877872B2 (en) * 2004-07-30 2012-02-15 株式会社半導体エネルギー研究所 Display device and active matrix display device
JP4757767B2 (en) * 2005-10-18 2011-08-24 株式会社半導体エネルギー研究所 Display device and electronic apparatus including the display device
JP2007201333A (en) * 2006-01-30 2007-08-09 Toyota Industries Corp Light emitting panel and light emitting device
JP2008299019A (en) 2007-05-30 2008-12-11 Sony Corp Cathode potential controller, self light emission display device, electronic equipment and cathode potential control method
JP2009031711A (en) * 2007-07-27 2009-02-12 Samsung Sdi Co Ltd Organic light emitting display and driving method thereof
KR20090011702A (en) * 2007-07-27 2009-02-02 삼성모바일디스플레이주식회사 Organic light emitting display and driving method thereof
JP4985631B2 (en) * 2008-12-15 2012-07-25 ソニー株式会社 Image display panel, image display device, and method of manufacturing image display panel
JP2011221127A (en) * 2010-04-06 2011-11-04 Semiconductor Energy Lab Co Ltd Display device and driving method thereof
KR20140109261A (en) * 2013-03-05 2014-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and electronic device
WO2021161506A1 (en) 2020-02-14 2021-08-19 シャープ株式会社 Display device and method for driving same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4884609B2 (en) * 2000-08-10 2012-02-29 株式会社半導体エネルギー研究所 Display device, driving method thereof, and electronic apparatus
JP4398667B2 (en) * 2002-04-15 2010-01-13 パイオニア株式会社 Drive device for self-luminous element

Also Published As

Publication number Publication date
JP2006011388A (en) 2006-01-12

Similar Documents

Publication Publication Date Title
JP4781009B2 (en) Display device and electronic device
US8421715B2 (en) Display device, driving method thereof and electronic appliance
US20050205880A1 (en) Display device and electronic appliance
KR101159785B1 (en) Display device and electronic device
US7482629B2 (en) Display device and electronic device
JP5665256B2 (en) Luminescent display device
US7332742B2 (en) Display device and electronic apparatus
EP2033178B1 (en) Active matrix display compensating apparatus
US8872740B2 (en) Display apparatus and display apparatus driving method
JP5184042B2 (en) Pixel circuit
JP2003330419A (en) Display device
JP4447262B2 (en) Display device, display device driving method, and electronic apparatus
KR20090086229A (en) Active matrix display compensating method
JP4850436B2 (en) Display device and electronic apparatus using the same
JP5127117B2 (en) Display device, electronic equipment
JP5137297B2 (en) Display device
JP5633357B2 (en) Display device and driving method of display device
US20230377494A1 (en) Display, pixel circuit, and method
JP4841831B2 (en) Display device and driving method thereof
JP4754897B2 (en) Display device and driving method thereof
JP2003122307A (en) Method for driving current-drive display panel, driving circuit, and display device
JP4879522B2 (en) Display device and electronic apparatus using the same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080508

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080508

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110429

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110628

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110705

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140715

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140715

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees