JP4776759B2 - 液晶表示装置およびその作製方法 - Google Patents
液晶表示装置およびその作製方法 Download PDFInfo
- Publication number
- JP4776759B2 JP4776759B2 JP2000224566A JP2000224566A JP4776759B2 JP 4776759 B2 JP4776759 B2 JP 4776759B2 JP 2000224566 A JP2000224566 A JP 2000224566A JP 2000224566 A JP2000224566 A JP 2000224566A JP 4776759 B2 JP4776759 B2 JP 4776759B2
- Authority
- JP
- Japan
- Prior art keywords
- insulator
- film
- wiring
- liquid crystal
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本願発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示表示装置に代表される電気光学装置およびその様な電気光学装置を部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【０００３】
【従来の技術】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数１００ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に液晶表示装置のスイッチング素子として開発が急がれている。
【０００４】
液晶表示装置において、高品位な画像を得るために、ゲート配線（走査線）とソース配線（データ線）によって形成されるマトリクス状に画素電極を配置し、画素電極の各々に接続するスイッチング素子としてＴＦＴを用いたアクティブマトリクス型液晶表示装置が注目を集めている。
【０００５】
液晶の駆動させるためには、直流駆動の際には焼き付きが問題となるため、交流駆動を行う必要がある。
【０００６】
【発明が解決しようとする課題】
開口率を向上させる一手段として、従来の半導体装置において、ゲート配線とソース配線との配置を逆にすることが考えられる。すなわち、まず、ソース配線を形成し、次に層間膜（ここでは、図示しない）を形成し、ゲート配線を形成する。ソース配線の上方にまで画素電極を拡大することができ、従来の半導体装置と比べて、開口率が向上する。
【０００７】
しかしながら、この半導体装置の構成では、剥き出し配線にかかるゲート配線電位（-１１Ｖ）により、ゲート配線と対向側の電極（図示しない）には常時１１Ｖの電位差が、ゲート配線と画素電極には６Ｖ〜１６Ｖの電位差が存在する。よって、ゲート配線が非選択の期間はゲート電圧で、-８Ｖ〜-１１Ｖもの電圧が液晶にかかってしまっていた。これでは、ゲート配線が選択されている期間を除いて同極性の電圧が液晶層に印加されてしまうので、液晶の焼き付き、特性劣化という課題を有していた。焼き付きとは、同一パターンを長時間表示し続けたとき、画面を切りかえても前の表示パターンが残る現象をいう。
【０００８】
そこで、開口率を向上させる一手段として、同一の層間膜上に画素電極と、ゲート配線を形成した場合に、印加する駆動波形が直流成分を含んでいる場合にこの直流成分が蓄積して、電圧を除いても、ゲート配線に残ってしまう電圧（残留）に関係する液晶の焼き付き、特性劣化という課題を解決する必要がでてくる。
【０００９】
以上のように、残留ＤＣ電圧を抑え、開口率の高い液晶表示装置を実現するためには、従来にない全く新しい画素構成が求められている。
【００１０】
本願発明は、そのような要求に答えるものであり、液晶の焼き付き、特性劣化という課題を減少させる画素構造を有する液晶表示装置を提供することを課題とする。
【００１１】
【課題を解決するための手段】
上述した従来技術の課題を解決するために以下の手段を講じた。
【００１２】
本発明は、ゲート配線が非選択の期間に液晶にかかる同極性のゲート電圧の絶対値を減少させるために、ゲート配線上に絶縁膜を設けることを特徴とする。さらに、容量配線と前記接続配線上にも、絶縁膜を設ける。このように、直列に小さい容量を形成すれば、液晶及び配向膜にかかる電圧を分圧し小さくすることができる。本明細書では、絶縁膜としては、アクリル樹脂を用いたが、レジストや遮光性樹脂膜でもよい。本明細書では、この絶縁膜を絶縁体と呼ぶ。
【００１３】
ゲート配線（走査線）とソース配線（データ線）によって形成されるマトリクス状に画素電極を配置し、画素電極の各々に接続するスイッチング素子（ここでは、簡略化して図示している。）としてＴＦＴを用いたアクティブマトリクス型において、ゲート配線（点線部）およびスイッチング素子１３に覆い被さるように、絶縁体を形成する。その後、公知の方法により、配向膜を塗布すればよい。
保持容量上にも絶縁体が形成されている。
【００１４】
前記絶縁体は比誘電率が４．５以下、膜厚を０．５〜１．０μｍの厚さとすることが好ましい。液晶にかかるゲート電圧を減少させるために、前記絶縁膜の比誘電率は低いことが好ましい。
【００１５】
また、前記配向膜の対数粘度が４〜１２００ｃｍ3/gであることが好ましい。
【００１６】
本発明で開示する発明の構成は、ゲート配線と容量配線と接続配線とが形成された半導体装置において、前記ゲート配線と前記容量配線と前記接続配線上にそれぞれ絶縁体の一部が重なるように設けられたことを特徴とする半導体装置である。
【００１７】
また、他の発明の構成は、ゲート配線が形成された半導体装置において、
前記ゲート配線上に絶縁体の一部が重なるように設けられたことを特徴とする半導体装置である。
【００１８】
また、他の発明の構成は、層間絶縁膜上にゲート配線と容量配線と接続配線とが形成された半導体装置において、前記ゲート配線と前記容量配線と前記接続配線上には、それぞれ絶縁体が形成され、前記層間絶縁膜と前記絶縁体と、前記ゲート配線または前記容量配線または前記接続配線に接するように配向膜が形成され、前記層間絶縁膜と前記絶縁体と、前記ゲート配線または前記容量配線または前記接続配線により形成される間隙部に前記配向膜が満たされることを特徴とする半導体装置である。
【００１９】
また、他の発明の構成は、層間絶縁膜上にゲート配線が形成された半導体装置において、前記ゲート配線上には絶縁体が形成され、前記層間絶縁膜と前記絶縁体と、前記ゲート配線に接するように配向膜が形成され、前記層間絶縁膜と前記絶縁体と前記ゲート配線により形成される間隙部に前記配向膜が満たされることを特徴とする半導体装置である。
【００２０】
また、他の発明の構成は、ゲート配線と容量配線と接続配線とが形成された半導体装置において、前記ゲート配線と前記容量配線と前記接続配線上にそれぞれ絶縁体が形成され、前記ゲート配線と前記容量配線と前記接続配線の端部とそれぞれの絶縁体の端部とが重なるように設けられたことを特徴とする半導体装置である。
【００２１】
また、他の発明の構成は、ゲート配線が形成された半導体装置において、前記ゲート配線上に絶縁体が形成され、前記ゲート配線の端部と前記絶縁体の端部とが重なるように設けられたことを特徴とする半導体装置である。
【００２２】
また、上記各構成において、前記絶縁体は台型の形状を有すること特徴としている。
【００２３】
また、上記各構成において、前記絶縁体はアクリル系、ポリイミド系、ポリイミドアミド系、エポキシ系の少なくとも一つを主成分とする有機系樹脂材料であることを特徴としている。
【００２４】
また、上記各構成において、前記絶縁体が０．５μm〜１．０μmの厚さであることを特徴としている。
【００２５】
また、上記各構成において、前記配向膜の対数粘度が４〜１２００ｃｍ3/gであることを特徴としている。
【００２６】
また、上記各構成において、前記配向膜はポリアミック酸を主成分とすることを特徴としている。
【００２７】
【発明の実施の形態】
本願発明の実施形態について、以下に説明する。
【００２８】
図１、図３と図１１により本発明の構成示す。ただし、ここでは透過型の液晶表示装置の例にとり、以下に説明する。図1の上面図を鎖線Ａ―Ａ’、鎖線Ｂ―Ｂ’、鎖線Ｃ―Ｃ’で切断した断面図を図１１に示す。図３は、図１１の一部を抽出したものである。図１、図３と図１１において同じ要素は同じ数字で示す。
【００２９】
図１１は透過型の液晶表示装置の画素部を示すものである。図１１において、基板上に半導体層４０５〜４０６、ゲート絶縁膜４８３、ゲート電極４３２ｂ、ソース配線４３３ｂ、第１の層間膜４６１、第２の層間膜４６２が形成されている。さらに、第２の層間膜４６２上に接続電極４６８、ゲート配線４６９、ドレイン電極４７０、容量接続電極４７１が同一の材料で形成されている。図示してはいないが、ゲート配線はゲート電極と接続している。絶縁体４８５は、第２の層間膜４６２上の同一層に画素電極４７３と画素電極４７４と共に形成されている。そして、少なくとも接続電極４６８、ゲート配線４６９、ドレイン電極４７０、容量接続電極４７１、ゲート配線４６９上に絶縁体が形成されている。さらに、配向膜４７５が形成される。図３のように、第２の層間膜４６２とゲート配線４６９と絶縁体４８５により形成される点線内の間隙部にも配向膜が満たされる。図３では、間隙部が設けられた例を示しているが、図２３のように、間隙部がなくてもよい。
【００３０】
本実施形態では、図３及び図１０のように、基板（図示しない）に設けられたゲート配線４６９上に、絶縁膜として、例えば、絶縁体４８５を形成したものアクティブマトリクス基板という。
【００３１】
一方、対向基板４７０とは、基板に遮光性樹脂膜４７６、着色層４７７、着色層４７８、平坦化膜４７９を形成し、さらに、対向電極４８０、配向膜４８１を形成したものを指す。
【００３２】
画素電極上に絶縁膜のない場合には、液晶表示装置を駆動した場合、アクティブマトリクス基板のゲート配線から対向電極へとほぼ垂直方向に電気力線が発生するが、本実施形態の液晶表示装置を駆動した場合、ゲート配線から、対向電極の方へ発生した電気力線が絶縁体により遮蔽される。
【００３３】
電気力線とは、各場所での電場の方向を表したものである。液晶は電場との相互作用で配向状態を変え、液晶の誘電異方性が正の時は、液晶分子長軸が電場に対し平行に、また、負の場合には電界に対して垂直に配向するようになる。
【００３４】
ゲート配線上に絶縁体を形成していない場合のシミュレーションの結果を図５（Ａ）、図６（Ａ）に、ゲート配線上に絶縁体を形成した場合のシミュレーションの結果を図５（Ｂ）、図６（Ｂ）に示す。入力電圧及び設計構造に関しては、図４に示し、後述する実施例にて詳細に示す。図５は、画素電極の電位が-５Ｖ印加時の等電位線のシミュレーション結果であり、図６は、画素電極の電位が+５Ｖ印加時の等電位線のシミュレーション結果である。図５及び図６のシミュレーションの結果より、Ｙ軸方向で等電位線の幅が小さくなっていることにより、絶縁体の電界遮蔽効果があることがわかる。
【００３５】
シミュレーション結果により、電界遮蔽効果によりゲート配線上の絶縁体により電気力線が遮蔽されることがわかる。また、主に間隙部にある配向膜により、その絶縁性のためゲート電圧が分圧され、液晶にかかる実効電圧を低減できると推測される。
【００３６】
以上のように、図３及び図１１に示す画素構造とした場合、液晶の焼き付き、特性劣化という課題を減少させる透過型の液晶表示装置を実現することができる。
【００３７】
本発明の実施の形態では、絶縁体としてアクリル樹脂を用いたが、レジストや遮光性樹脂でも電界遮蔽効果がみられる。
【００３８】
液晶にかかる実効電圧を低減させるために、ソース配線及び同一の層に設けられた配線に絶縁体を設けた場合においても、電界遮蔽効果がみられる。
【００３９】
他の例として図2（上面図）と図２４（断面図）のような液晶表示装置があげられる。図2の液晶表示装置は、図１の液晶表示装置の作製工程に新たに１枚のマスクを追加することにより、作製される。少なくとも、半導体層１４０５、容量配線、接続配線１４６８、接続配線１４７０、ゲート配線１４６８、及び容量配線とゲート配線１４６９の間隙部、接続配線１４６８とゲート配線１４６９の間隙部、接続配線１４７０とゲート配線１４６９の間隙部を絶縁体１４８５が覆っている。
【００４０】
特に、容量配線とゲート配線１４６９の間隙部における液晶の乱れがＤＣストレスと関連があるとみられているため、この構造は、液晶の乱れを抑制することが期待される。
【００４１】
また、図２５のように、ゲート配線（図示しない）を形成し、次に層間膜（図示しない）を形成し、ソース配線１１６９上に形成した従来の液晶表示装置に対し、ソース配線１１６９またはゲート配線（図示しない）上に絶縁体１１８５を設けた場合においても、電界遮蔽効果がみられる。
【００４２】
本明細書の発明について、以下に示す実施例で詳細な説明を行う。
【００４３】
【実施例】
[実施例１]
本実施例では同一基板上に画素部と、画素部の周辺に設ける駆動回路のＴＦＴ（ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ）を同時に作製する方法について図７〜図９を用いて説明する。本実施例では、透過型の表示装置を形成することを特徴としている。
【００４４】
まず、本実施例ではコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板１００を用いる。なお、基板１００としては、石英基板やシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。
【００４５】
次いで、基板１００上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜１０１を形成する。本実施例では下地膜１０１として２層構造を用いるが、前記絶縁膜の単層膜または２層以上積層させた構造を用いても良い。下地膜１０１の一層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される酸化窒化シリコン膜１０１ａを１０〜２００nm（好ましくは５０〜１００nm）形成する。本実施例では、膜厚５０ｎｍの酸化窒化シリコン膜１０１ａ（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を形成した。次いで、下地膜１０１のニ層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、及びＮ2Ｏを反応ガスとして成膜される酸化窒化シリコン膜１０１ｂを５０〜２００ｎｍ（好ましくは１００〜１５０nm）の厚さに積層形成する。本実施例では、膜厚１００ｎｍの酸化窒化シリコン膜１０１ｂ（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を形成した。
【００４６】
次いで、下地膜上に半導体層１０２〜１０６を形成する。半導体層１０２〜１０６は、非晶質構造を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜した後、公知の結晶化処理（レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等）を行って得られた結晶質半導体膜を所望の形状にパターニングして形成する。この半導体層１０２〜１０６の厚さは２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。本実施例では、プラズマＣＶＤ法を用い、５５ｎｍの非晶質シリコン膜を成膜した後、ニッケルを含む溶液を非晶質シリコン膜上に保持させた。この非晶質シリコン膜に脱水素化（５００℃、１時間）を行った後、熱結晶化（５５０℃、４時間）を行い、さらに結晶化を改善するためのレーザーアニ―ル処理を行って結晶質シリコン膜を形成した。そして、この結晶質シリコン膜をフォトリソグラフィ法を用いたパターニング処理によって、半導体層１０２〜１０６を形成した。
【００４７】
また、半導体層１０２〜１０６を形成した後、ＴＦＴのしきい値を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを行ってもよい。
【００４８】
また、レーザー結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ4レーザーを用いることができる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数３０Ｈｚとし、レーザーエネルギー密度を１００〜４００mJ/cm2(代表的には２００〜３００mJ/cm2)とする。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス発振周波数３０〜３００Ｈｚとし、レーザーエネルギー密度を３００〜６００mJ/cm2(代表的には３５０〜５００mJ/cm2)とすると良い。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラップ率）を５０〜９０％として行えばよい。
【００４９】
次いで、半導体層１０２〜１０６を覆うゲート絶縁膜１０７を形成する。ゲート絶縁膜１０７はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとしてシリコンを含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により１１０ｎｍの厚さで酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成した。勿論、ゲート絶縁膜は酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
【００５０】
また、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。このようにして作製される酸化シリコン膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００５１】
次いで、図７（Ａ）に示すように、ゲート絶縁膜１０７上に膜厚２０〜１００ｎｍの第１の導電膜１０８と、膜厚１００〜４００ｎｍの第２の導電膜１０９とを積層形成する。本実施例では、膜厚３０ｎｍのＴａＮ膜からなる第１の導電膜１０８と、膜厚３７０ｎｍのＷ膜からなる第２の導電膜１０９を積層形成した。ＴａＮ膜はスパッタ法で形成し、Ｔａのターゲットを用い、窒素を含む雰囲気内でスパッタした。また、Ｗ膜は、Ｗのターゲットを用いたスパッタ法で形成した。その他に六フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従って、本実施例では、高純度のＷ（純度９９．９９９９％）のターゲットを用いたスパッタ法で、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができた。
【００５２】
なお、本実施例では、第１の導電膜１０８をＴａＮ、第２の導電膜１０９をＷとしたが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。また、第１の導電膜をタンタル（Ｔａ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化チタン（ＴｉＮ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＡｌ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＣｕ膜とする組み合わせとしてもよい。
【００５３】
次いで、フォトリソグラフィ法を用いてレジストからなるマスク１１０〜１１５を形成し、電極及び配線を形成するための第１のエッチング処理を行う。本実施例ではＩＣＰエッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2とを用い、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行った。基板側（試料ステージ）にも２０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合したエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。
【００５４】
上記第１のエッチング処理により、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。このテーパー部の角度は１５〜４５°となる。こうしてＷ膜及びＴａＮ膜をエッチングして、第１の形状の導電層１１７〜１２２（第１の導電層１１７ａ〜１２２ａと第２の導電層１１７ｂ〜１２２ｂ）を形成する。１１６はゲート絶縁膜であり、第１の形状の導電層１１７〜１２２で覆われない領域は２０〜５０nm程度エッチングされ薄くなった領域が形成される。（図７（Ｂ））
【００５５】
次いで、レジストからなるマスク１１０〜１１５を除去せずに第２のエッチング処理を行う。エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行った。基板側（試料ステージ）には２０WのＲＦ（13.56MHz）電力を投入し、第１のエッチング処理に比べ低い自己バイアス電圧を印加する。このエッチング条件によりＷ膜をエッチングする。
【００５６】
上記第２のエッチング処理によりＷ膜を異方性エッチングし、かつ、第１の導電層であるＴａＮ膜がＷ膜より遅いエッチング速度でわずかにエッチングされ、第２の形状の導電層１２３〜１２８（第１の導電層１２３ａ〜１２８ａと第２の導電層１２３ｂ〜１２８ｂ）を形成する。１２９はゲート絶縁膜であり、第２の形状の導電層１２３〜１２８で覆われない領域は、エッチングされて薄くなった。
【００５７】
次いで、第１のドーピング処理を行う。ドーピング処理はイオンドープ法、若しくはイオン注入法で行えば良い。この場合、高い加速電圧の条件としてｎ型を付与する不純物元素をドーピングする。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いた。例えば、加速電圧を７０〜１２０ｋｅＶとし、不純物領域（Ａ）１３０〜１３４を形成する。（図７（Ｃ））ドーピングは、第２の形状の導電層１２３〜１２７を不純物元素に対するマスクとして用い、第２の導電層１２３ａ〜１２７ａのテーパ―部下方における半導体層にも不純物元素が添加されるようにドーピングする。こうして、自己整合的に形成された不純物領域（Ａ）１３０〜１３４のうち、導電層１２３〜１２７と重なる不純物領域が１３０ａ、１３１ａ、１３２ａ、１３３ａ、１３４ａであり、導電層１２３〜１２７と重ならない不純物領域が１３０ｂ、１３１ｂ、１３２ｂ、１３３ｂ、１３４ｂである。
【００５８】
次いで、フォトリソグラフィ法を用いてレジストからなるマスク１３５、１３６、１３７、１３９を形成した後、第２のドーピング処理を行う。この場合、第１のドーピング処理よりもドーズ量を上げて低い加速電圧の条件としてｎ型を付与する不純物元素を半導体層にドーピングする。不純物領域（Ｂ）１３９〜１４５には１×１０20〜１×１０21atoms/cm3の濃度範囲でｎ型を付与する不純物元素を添加する。（図８（Ａ））
【００５９】
こうして、ｎチャネル型ＴＦＴのソース領域またはドレイン領域となる不純物領域（Ｂ）１３９、１４１、１４２を形成することができた。また、画素部において、導電層１２６と重なる不純物領域（Ａ）１３３ｂと不純物領域１４２との間には、導電層１２６と重ならない領域１４５が形成される。この領域１４５はｎチャネル型ＴＦＴのＬＤＤ領域として機能する。また、不純物領域（Ｂ）１４０、１４３に添加された不純物元素は、後のゲッタリング工程で主にチャネル形成領域となる半導体層中のニッケル濃度を低減させるために添加する。
【００６０】
そして、レジストからなるマスク１３６、１３７を除去した後、新たにレジストからなるマスク１４４〜１４６を形成して、第３のドーピング処理を行う。（図８（Ｂ））この第３のドーピング処理により、ｐチャネル型ＴＦＴの活性層となる半導体層に前記一導電型とは逆の導電型を付与する不純物元素が添加された不純物領域（Ｃ）１４７〜１５１を形成する。第２の導電層１２４、１２７を不純物元素に対するマスクとして用い、ｐ型を付与する不純物元素を添加して自己整合的に不純物領域（Ｃ）を形成する。本実施例では、不純物領域（Ｃ）１４７〜１５１はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。また、不純物領域（Ｃ）１４７〜１５１にはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもｐ型を付与する不純物元素の濃度を２×１０20〜２×１０21atoms/cm3となるようにドーピング処理することにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題は生じない。
【００６１】
次いで、レジストからなるマスク１４４〜１４６を除去し、全面を覆う第１の層間絶縁膜１５２を形成する。この第１の層間絶縁膜１５２としては、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１００〜２００ｎｍとしてシリコンを含む絶縁膜で形成する。
【００６２】
次いで、図８（Ｃ）に示すように、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。この活性化工程はファーネスアニール炉を用いる熱アニール法で行う。熱アニール法としては、窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行えばよい。なお、熱アニール法の他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。
【００６３】
なお、本実施例では、上記活性化処理と同時に、結晶化の際に触媒として使用したニッケルが高濃度のリンを含む不純物領域（Ｂ）１３９〜１４３にゲッタリングされ、主にチャネル形成領域となる半導体層中のニッケル濃度が低減される。このようにして作製したチャネル形成領域を有するＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。
【００６４】
また、第１の層間絶縁膜１５２を形成する前に活性化処理を行っても良い。ただし、１２３〜１２７に用いた配線材料が熱に弱い場合には、本実施例のように配線等を保護するため層間絶縁膜（シリコンを主成分とする絶縁膜、例えば窒化珪素膜）を形成した後で活性化処理を行うことが好ましい。
【００６５】
以上までの工程でそれぞれの半導体層に不純物領域が形成される。半導体層と重なる第２の形状の導電層１２３〜１２６がゲート電極として機能する。また、１２８はソース配線、１２７は保持容量を形成するための第２の電極として機能する。
【００６６】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜５５０℃で１〜１２時間の熱処理を行い、半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００６７】
また、活性化処理としてレーザーアニール法を用いる場合には、上記水素化を行った後、エキシマレーザーやＹＡＧレーザー等のレーザー光を照射することが望ましい。
【００６８】
次いで、第１の層間絶縁膜１５２上に有機絶縁物材料から成る第２の層間絶縁膜１５３を形成する。本実施例では、膜厚１．６μｍのアクリル樹脂膜を形成した。
【００６９】
その後、透明導電膜を全面に形成し、フォトマスクを用いたパターニング処理により、画素電極１５４を形成する。透明導電膜の材料は、酸化インジウム（Ｉｎ2Ｏ3）や酸化インジウム酸化スズ合金（Ｉｎ2Ｏ3―ＳｎＯ2；ＩＴＯ膜）などをスパッタ法や真空蒸着法などを用いて形成して用いることができる。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯ膜のエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）を用いても良い。酸化インジウム酸化亜鉛合金は表面平滑性に優れ、ＩＴＯ膜に対して熱安定性にも優れているので、ドレイン配線の端面で、Ａｌ膜が画素電極と接触して腐蝕反応をすることを防止できる。同様に、酸化亜鉛（ＺｎＯ）も適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：Ｇａ）などを用いることができる。
【００７０】
そして、膜厚１００ｍのＴｉ膜と、膜厚４００ｎｍの合金膜（ＡｌとＳｉとの合金膜）を形成し、さらにアクリル樹脂を５００ｎｍの厚さで形成する。
【００７１】
次いで、レジストパターンを形成し、ドライエッチング法（減圧下、活性ガスプラズマを利用する。）により、まず、アクリル樹脂をエッチングすることにより、絶縁体１５５〜１６２、絶縁体１７７、絶縁体４８５を形成した。（図９（Ａ））
【００７２】
次いで、ウェットエッチング法により、Ａｌ混酸を用いて、合金膜（ＡｌとＳｉとの合金膜）をエッチングした。次いで、ドライエッチング法により、Ｔｉをエッチングした。そして、ソース配線１２８に達するコンタクトホールと各不純物領域１３９、１４１、１４２、１４７、１５０に達するコンタクトホールを形成するためのパターニングを行う。
【００７３】
そして、駆動回路４０６においては、各不純物領域とそれぞれ電気的に接続する配線１６９〜１７４を形成する。
【００７４】
また、画素部においては、接続電極４６８、ゲート配線４６９、接続電極１５４を形成する。（図９（Ｂ））この接続電極４６８によりソース配線１２８は、画素ＴＦＴと電気的な接続が形成される。また、ゲート配線１７６は、第１の電極（第２の形状の導電層１２６）と電気的な接続が形成される。
【００７５】
また、画素電極１５４は、接続電極４７０を介して画素ＴＦＴの不純物領域１７８（ドレイン領域）と電気的な接続が形成される。
【００７６】
以上の様にして、ｎチャネル型ＴＦＴ、ｐチャネル型ＴＦＴ、ｎチャネル型ＴＦＴを有する駆動回路と、画素ＴＦＴ、保持容量とを有する画素部を同一基板上に形成することができる。本明細書中ではこのような基板を便宜上、アクティブマトリクス基板と呼ぶ。
【００７７】
駆動回路のｎチャネル型ＴＦＴの半導体層はチャネル形成領域１７９、ゲート電極を形成する第２の形状の導電層１２３と重なる不純物領域（Ａ）１３０ｂ（ＧＯＬＤ領域）とソース領域またはドレイン領域として機能する不純物領域（Ｂ）１３９を有している。また、ｐチャネル型ＴＦＴの半導体層はチャネル形成領域１８０、ゲート電極を形成する第２の形状の導電層１２４と重なる不純物領域（Ｃ）１４９、ソース領域またはドレイン領域として機能する不純物領域（Ｃ）１４７を有している。また、ｎチャネル型ＴＦＴの半導体層はチャネル形成領域１８１、ゲート電極を形成する第２の形状の導電層１２５と重なる不純物領域（Ａ）１３２ｂ（ＧＯＬＤ領域）、ソース領域またはドレイン領域として機能する不純物領域（Ｂ）１４１を有している。
【００７８】
画素部の画素ＴＦＴの半導体層はチャネル形成領域、ゲート電極を形成する第２の形状の導電層１２８と重なる不純物領域（Ａ）１４３（ＧＯＬＤ領域）、ゲート電極の外側に形成される不純物領域１３８（ＬＤＤ領域）とソース領域またはドレイン領域として機能する不純物領域（Ｂ）１４８を有している。また、保持容量の一方の電極として機能する半導体層１５０、１５１a、１５１ｂには不純物領域（Ｃ）と同じ濃度で、それぞれｐ型を付与する不純物元素が添加されている。保持容量は、絶縁層１２９（ゲート絶縁膜と同一膜）を誘電体として、第２の電極１２７と、半導体層１５０、１５１a、１５１ｂとで形成している。
【００７９】
また、本実施例で作製したアクティブマトリクス基板を用いて実施例３の工程に従えば、液晶表示装置が得られる。
【００８０】
なお、本実施例は実施例３、実施例７、実施例８のいずれとも組み合わせることが可能である。
【００８１】
本実施例で作製するアクティブマトリクス基板の画素部の上面図を図１に示す。なお、図１０と図１１に対応する部分には同じ符号を用いている。図１０と図１１中の鎖線Ａ−Ａ’は、図１中の鎖線Ａ―Ａ’で切断した断面図に対応している。また、図１０と図１１中の鎖線Ｂ−Ｂ’は、図１中の鎖線Ｂ―Ｂ’で切断した断面図に対応している。図１１中の鎖線Ｃ−Ｃ’は図１中の鎖線Ｃ―Ｃ’で切断した断面図に対応している。
【００８２】
図１２（Ａ）は、図１中の鎖線Ｃ―Ｃ’で切断した断面図の絶縁体４８５に注目して撮ったアクティブマトリクス基板作製終了後のＳＥＭ写真である。ゲート配線上に、きのこのかさのような形状で、絶縁体が形成されている。
【００８３】
ウェットエッチング法を用い、間隙部を形成したが、
絶縁体と端部が重なり、間隙部を有しない液晶表示装置が得られる。
【００８４】
[実施例２]
図３の構造にて電位分布のシミュレーションを実施した（図４）。リファレンスとして、ゲート配線上の絶縁体がないものについてもシミュレーションを実施した（図５）。条件は以下の通りである。液晶モデルはＺＬＩ−４７９２、セルギャップは４μｍ、画素ピッチは１２６μｍ、絶縁体の幅は１０μｍ、絶縁体の高さは１μｍ、絶縁体の比誘電率は３．０、ゲート配線電位（非選択時）は、-１１Ｖ、ゲート電極の高さは０．５μｍ、画素電極の高さ０．１μｍ、対向電極の電位は、０Ｖ、対向電極の高さは、０μｍ（便宜上）、画素電極-ゲート配線間隔を６μｍとした。最大電位差を生じる組み合わせ+５Ｖと-５Ｖの２ケースで実施した。
【００８５】
図５は、画素電極の電位が-５Ｖ時の等電位線のシミュレーション結果であり、図６は、画素電極の電位が+５Ｖ時の等電位線のシミュレーション結果である。図５及び図６のシミュレーションの結果より、絶縁体を形成した方が、Ｙ軸方向で等電位線の幅が小さくなっていることにより絶縁体による電界遮蔽効果があることがわかる。
【００８６】
[実施例３]
本実施例では、実施例１で作製したアクティブマトリクス基板から、透過型の液晶表示装置を作製する工程を以下に説明する。説明には図１０〜図１１を用いる。
【００８７】
まず、実施例１に従い、図９（Ｂ）の状態のアクティブマトリクス基板を得た後、図１０のようにアクティブマトリクス基板に形成された絶縁体４８５と画素電極４７３上及び画素電極４７４上に配向膜４７５を形成する。ここでは、配向膜としてポリアミック酸を主成分とするＳＥ７７９２（日産化学製）を用いた。ＳＥ７７９２は、主にポリアミック酸のＮ-メチル-２-ピロリドン溶液からなる。配向膜４７５をフレキソ印刷法で、所定の領域に印刷した。印刷装置は、日本写真印刷製のオングストローマーを用いた。
【００８８】
その後、配向膜を８０℃のホットプレートで９０秒のプリベークを行った後、２００℃のクリーンオーブンで１．５時間焼成した。この焼成により、ポリアミック酸は、脱水反応により、閉環してポリイミドになる。
【００８９】
配向膜印刷及び焼成後のＳＥＭ写真をそれぞれ図１２（Ｂ）に示す。また、図 の（Ａ）に比べ、図１２（Ｂ）の絶縁体は、たれさがっているのが顕著である。この理由の一つとして、焼成により、体積収縮が起こることが一因と思われる。
【００９０】
また、通常、第２の層間膜４６２とゲート配線４６９と絶縁体４８５により形成される間隙部では、第２の層間膜４６２とゲート配線４６９と絶縁体４８５により形成される間隙部に配向膜を充填できないと予想していた。このように間隙部に充填できない場合には、間隙部の大きさを制御することができず、信頼性に問題を生じる。しかし、本実施例では、恐らく、ＳＥ７７９２の低い粘性のために、間隙にも配向膜を充填できたと考察される。
【００９１】
次いで、ラビング処理を行う。なお、本実施例では配向膜４７５を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ（図示しない）を所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
【００９２】
次いで、対向基板４７０を用意する。次いで、対向基板４７０上に、遮光性膜４７６、第１の着色層４７７、第２の着色層４７８、平坦化膜４７９を形成する。図示はしていないが、第３の着色層も対向基板４７０上の第１の着色層および第２の着色層と同一平面上に設けられている。
【００９３】
次いで、平坦化膜４７９上に透明導電膜からなる対向電極４８０を少なくとも画素部に形成し、対向基板の全面に配向膜４８１を形成し、ラビング処理を施した。
【００９４】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール剤４５８で貼り合わせる。シール剤にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。ただし、シール剤の剥がれを防止するために、図１０のように、形成した配向膜の外側にシール剤を設けた。
【００９５】
その後、両基板の間にシール剤の開口部（図示せず）から液晶材料４８２を注入し、封止剤（図示せず）によって完全に封止する。液晶材料４８２としてＺＬＩ-４７９２（メルク製）を用いた。このようにして図３に示す透過型の液晶表示装置が完成する。そして、必要があれば、アクティブマトリクス基板または対向基板を所望の形状に分断する。さらに、アクティブマトリクス基板及び対向基板に偏光板（図示しない）を貼りつけた。そして、公知の技術を用いて、ＦＰＣを貼りつけた。
【００９６】
以上のようにして作製される液晶表示装置は各種電子機器の表示部として用いることができる。
【００９７】
本実施例では、フレキソ印刷法により、配向膜を形成したが、スピンコーター法を用いて、配向膜を形成しても良い。ただし、シール剤剥がれ防止のために、シール剤を塗布する場所に位置する配向膜を焼成前に剥離することが望ましい。
【００９８】
本実施例では、配向膜としてポリアミック酸を用いたが、間隙部に充填できる程度の粘性の低いものであれば、特に限定されない。本発明の主成分であるポリアミック酸の対数粘度（ηｌｎ）の値は、４〜１２００ｃｍ3/gとされ、好ましくは５〜６００ｃｍ3/gとされる。ここでの対数粘度とは、Ｎ-メチル-２-ピロリドンを溶媒として用い、ポリアミック酸の濃度が５．０×１０-4ｇ/ｃｍ3である溶液に対し、２４℃で粘度の測定を行い、下記の数式によって求めたものである。
【００９９】
【数１】
【０１００】
ただし、残留ＤＣ電圧の発生が、同一の電界が印加しつづけられることにより、
分極が原因だと考えるとポリアミック酸やポリイミドよりも極性の低い配向膜が、望ましいと考えられる。
【０１０１】
本実施例では、アクティブマトリクス基板側に絶縁体としてアクリル樹脂を用いたが、絶縁膜として遮光性樹脂膜を設けてもよい。この際、対向基板に遮光性樹脂膜を形成する工程が不要になるので、液晶表示装置の作製工程数を増やすことなく、液晶の焼きつきや特性劣化を低減した液晶表示装置を完成させることもできる。また、レジストを採用してもよい。
【０１０２】
[実施例４]
アクティブマトリクス型液晶表示装置の他の例の構成を図１３及び図１４の断面図を用いて説明する。
【０１０３】
このアクティブマトリクス基板はゲート絶縁膜８０１及びソース配線８０２をタングステンで同時に形成し、ゲート配線８０３及び接続配線８０４をアルミニウムで同時に形成したことを特徴とする。
【０１０４】
図１３のように、基板上に半導体層８０５〜８０６、ゲート絶縁膜８８３、ゲート電極８３２ｂ、ソース配線８０２、第１の層間膜８６１、第２の層間膜８６２、画素電極４７３、画素電極４７４が形成されている。さらに、第２の層間膜８６２上にゲート配線８０３、接続配線８０４、ゲート配線８６９、ドレイン電極８７０、容量接続電極８７１が同一の材料で形成されている。図示してはいないが、ゲート配線はゲート電極と接続している。そして、少なくとも接続電極８６８、ドレイン電極８７０、容量接続電極８７１、ゲート配線８６９上に絶縁体が形成されている。さらに、配向膜８６７が形成される。第２の層間膜８６２とゲート配線８６９と絶縁体８７５により形成される間隙部にも配向膜が満たされている。
【０１０５】
図１４のように、ｎチャネル型ＴＦＴ３０１、ｐチャネル型ＴＦＴ３０２、ｎチャネル型ＴＦＴ３０３を有する駆動回路３０６と、画素ＴＦＴ３０４、保持容量３０５とを有する画素部３０７が同一基板上に形成されている。
【０１０６】
駆動回路３０１のｐチャネル型ＴＦＴ３０１はチャネル形成領域８０５、高濃度ｐ型不純物領域からなるソース領域８０６、ドレイン領域８０７を有したシングルドレインの構造が形成されている。チャネル形成領域８０５上にはゲート絶縁膜８２１が形成され、さらに、第１の電導層８２２、第二の電導層８２３が積層されている。ｐチャネル型ＴＦＴ３０１に覆い被さるように、第一の層間絶縁膜８２４、第二の層間絶縁膜８２５が形成されている。ソース領域８０６とドレイン領域８０７には、それぞれ、電気的に接続する配線８２６と電気的に接続する配線８２７が形成されている。電気的に接続する配線８２６と電気的に接続する配線８２７上には、それぞれ、絶縁体８２８と絶縁体８２９が形成されている。
【０１０７】
第１のｎチャネル型ＴＦＴ３０２には、島状半導体層にチャネル形成領域８０８、ＬＤＤ（Lightly Doped Drain）領域８０９、ドレイン領域８１１、ソース領域８１２が形成されている。チャネル形成領域８０８とＬＤＤ領域８０９上にはゲート絶縁膜８２１が形成され、さらに、第２の電導層８３１、第２の電導層８３２が形成されている。第１のｎチャネル型ＴＦＴ３０２に覆い被さるように、第１の層間絶縁膜８２４、第２の層間絶縁膜８２５が形成されている。ドレイン領域８１１とソース領域８１２には、それぞれ、電気的に接続する配線８３３と電気的に接続する配線８３４が形成されている。電気的に接続する配線８３３と電気的に接続する配線８３４上には、それぞれ、絶縁体８３５と絶縁体８３６が形成されている。
【０１０８】
駆動回路の第２のｎチャネル型ＴＦＴ３０３には、島状半導体層にチャネル形成領域８１３、ゲート電極８１４と一部が重なるＬＤＤ領域８１５とＬＤＤ領域８３７、ドレイン領域８３８、ソース領域８３９を有している。チャネル形成領域８１３上にはゲート絶縁膜８２１が形成され、さらに、ゲート電極８１４、第２の電導層８４１が形成されている。第２のｎチャネル型ＴＦＴ３０３に覆い被さるように、第１の層間絶縁膜８２４、第２の層間絶縁膜８２５が形成されている。ドレイン領域８３８とソース領域８３９には、それぞれ、電気的に接続する配線８４２と電気的に接続する配線８４３が形成されている。電気的に接続する配線８４２と電気的に接続する配線８４３上には、それぞれ、絶縁体８４４と絶縁体８４５が形成されている。
【０１０９】
画素ＴＦＴ３０４には、島状半導体層にチャネル形成領域８１６、ＬＤＤ領域８１７、ソースまたはドレイン領域８１８及びソースまたはドレイン領域８４６が形成されており、このソースまたはドレイン領域８１８は、ドレイン配線８４８を介して画素電極８２０と電気的な接続を形成する。チャネル形成領域８１６上には、第１の電導層８５０は、第２の電導層８４９が形成されている。また、接続電極８０４を介して、第１の電導層８０２とソースまたはドレイン領域８４６とが電気的な接続を形成する。第一の電導層８０２は、第二の電導層８４７及びゲート絶縁膜８０１上に形成されている。接続電極８０４及びゲート配線８０３上には、絶縁体８７２が形成されている。ドレイン配線８４８上には、絶縁体８５３が形成されている。
【０１１０】
また、保持容量３０５は、画素電極８２０と不純物領域８１９と電気的な接続配線８７１を介して接続している。電気的な接続配線８７１上には絶縁体８５２が形成されている。
【０１１１】
本明細書中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。
【０１１２】
次いで、アクティブマトリクス基板上に配向膜８７５を形成し配向処理を行う。なお、本実施例では配向膜８７５を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ（図示はしない）を所望の位置に形成する。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
【０１１３】
次いで、対向基板８７０を用意する。対向基板８７０上に遮光性膜８７６、第1の着色層８７７、第２の着色層８７８、平坦化膜８７９を形成する。
【０１１４】
次いで、対向電極８８０を画素部に形成し、対向基板の全面に配向膜８８１を形成し、配向処理を施した。
【０１１５】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール剤８５８で貼り合わせる。その後、両基板の間に液晶８８２を注入し、封止剤（図示せず）によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。
【０１１６】
このようにして、図１３〜図１４に示すようなアクティブマトリクス型液晶表示装置が完成する。図１３は、図1の上面図を鎖線Ａ―Ａ’、鎖線Ｂ―Ｂ’で切断した断面図及び鎖線Ｃ―Ｃ’の断面図であるが、図１４は、図1の上面図を鎖線Ａ―Ａ’、鎖線Ｂ―Ｂ’及び駆動回路の鎖線で切断した断面図である。鎖線Ｃ―Ｃ’で切断した断面図はゲート配線８６９に注目して切断した断面図である。ゲート配線８６９上には、絶縁体８８５が設けられている。さらに、ゲート配線８６９と絶縁体８８５の周辺には、配向膜８７５で満たされている。８７２と８８５は同一の絶縁体８８５であるが、切り口が異なる。また、ゲート配線８６９の上方には、第１の着色層８７７、第２の着色層８７８が形成されている。
【０１１７】
よって、図１３〜図１４に示すようなアクティブマトリクス型液晶表示装置でも、ゲート配線が非選択の期間に液晶にかかるゲート電圧の絶対値を減少させることができる。さらに、本発明により、液晶の焼き付きや特性劣化を低減した液晶表示装置を提供できる。
【０１１８】
[実施例５]
本実施例では、逆スタガー型ＴＦＴを有する液晶表示装置について図１５〜図１６を用いて説明する。
【０１１９】
図１５のように、画素ＴＦＴのゲート電極９０１が基板表面上に形成され、第１の絶縁層９０２を介して半導体層が形成されている。ソース配線９０３は、ゲート電極９０１と同じ基板表面上に形成されている。ゲート配線９０４と接続電極９０７は、半導体層上に形成された第２の絶縁層９０８の上に形成されている。そして、ゲート配線９０４及び接続電極９０６は、コンタクトホールを介してゲート電極９０１及び半導体層とそれぞれ接続している。また、ソース配線９０３と半導体層は、ゲート配線９０４と同じ層に形成された接続配線９０７により接続されている。さらに、保護膜９０５及び平坦膜９０８が用いられている。
【０１２０】
基板上に半導体層９０５〜９０６が形成される。第２の絶縁層９０８の上に
画素電極９７３と画素電極９７４が形成される。半導体層９０５上方には、ゲート配線９６９が形成され、さらに、ゲート配線９６９上には、絶縁体９８５が形成されている。
【０１２１】
図１６のように、同一の基板上にｐチャネル型ＴＦＴ３０１とｎチャネル型ＴＦＴ３０２を有する駆動回路３０５と、画素ＴＦＴ３０３と保持容量３０４を有する画素部３０６が形成される。
【０１２２】
駆動回路３０５のｐチャネル型ＴＦＴ３０１には、チャネル形成領域９０９、ソースまたはドレイン領域９１３が形成されている。チャネル形成領域９０９とソースまたはドレイン領域９１０の下方には、一部が重なるように、第１の絶縁層９０２と第２の絶縁層９４３とゲート配線９４２が形成されている。チャネル形成領域９０９上には第３の絶縁層９４４が形成されている。ｐチャネル型ＴＦＴ３０２に覆い被さるように、第１の層間絶縁膜９４５、第２の層間絶縁膜９０８が形成されている。ソースまたはドレイン領域９１０は、接続配線９３４を介してソース配線９３１と接続されている。接続配線９３４上には、絶縁体９４６が形成されている。ソースまたはドレイン領域９４７は、ソースまたはドレイン配線９４８と電気的に接続している。ドレイン配線９４８上には、絶縁体９４９が形成されている。
【０１２３】
ｎチャネル型ＴＦＴ３０２には、チャネル形成領域９１１、ＬＤＤ領域９１２、ソースまたはドレイン領域９１３が形成されている。
【０１２４】
チャネル形成領域９１１、ＬＤＤ領域９１２の下方には、一部が重なるように、第１の絶縁層９０２と第２の絶縁層９４３とゲート配線９３５が形成されている。チャネル形成領域９１１上には第３の絶縁層９５０が形成されている。ｎチャネル型ＴＦＴ３０２に覆い被さるように、第１の層間絶縁膜９４５、第２の層間絶縁膜９０８が形成されている。ソースまたはドレイン領域９１３は、ソースまたはドレイン配線９５１で電気的に接続している。ソースまたはドレイン配線９５１上には、絶縁体９５２が形成されている。
【０１２５】
画素部３０６の画素ＴＦＴ３０３は、マルチゲート構造であり、チャネル形成領域９１４、ソースまたはドレイン領域９１５、ＬＤＤ領域９１６が形成される。チャネル形成領域９１４の下方には、一部が重なるように、第１の絶縁層９０２と第２の絶縁層９４３とゲート電極９０１が形成されている。チャネル形成領域９１４上には第３の絶縁層９５３が形成されている。ｎチャネル型ＴＦＴ３０２に覆い被さるように、第１の層間絶縁膜９４５、第２の層間絶縁膜９０８が形成されている。ソースまたはドレイン領域９１５は、ソース配線９０３と接続電極９０７を介して電気的に接続している。画素ＴＦＴ３０３上方には、ゲート配線９６９が形成されている。図示してはいないが、ゲート配線はゲート電極と接続している。接続電極９０７とソース配線９６９上には、それぞれ絶縁体９５１、絶縁体９５５が形成されている。
【０１２６】
保持容量３０４は、容量配線９１７と半導体層９１８とその間に挟まれる第１の絶縁層９０２と第２の絶縁層９４３とから形成される。半導体層９１８は、画素電極９２０と接続配線９５６を介して電気的な接続が形成される。接続配線９５６上には、絶縁体９５７が形成されている。
【０１２７】
本明細書中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。
【０１２８】
次いで、アクティブマトリクス基板上に配向膜９７５を形成し、ラビング処理を行う。なお、本実施例では配向膜９７５を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ（図示はしない。）を所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
【０１２９】
次いで、対向基板９７０を用意する。対向基板９７０上に第１の着色層９７０、第２の着色層９７７、遮光性膜９７６、平坦化膜９７９を形成する。画素電極上方には、第１の着色層９７０が形成されている。
【０１３０】
次いで、対向電極９８０を画素部に形成し、対向基板の全面に配向膜９８１を形成し、配向処理を施した。
【０１３１】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール剤９５８で貼り合わせる。その後、両基板の間に液晶９８２を注入し、封止剤（図示せず）によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。
【０１３２】
このようにして、図１５〜１６に示すようなアクティブマトリクス型液晶表示装置が完成する。ゲート配線９６９周辺には、絶縁体９８５が設けられ、ゲート配線９６９と絶縁体９８５の周辺は、配向膜９６７で満たされている。９７２と９８５は同一の絶縁体８８５であるが、切り口が異なる。また、ゲート配線９６９の上方には、第１の着色層９７７、第２の着色層９７８が形成されている。
【０１３３】
よって、図１５〜図１６に示すようなアクティブマトリクス型液晶表示装置でも、ゲート配線が非選択の期間に液晶にかかるゲート電圧の絶対値を減少させることができる。さらに、本発明により、液晶の焼き付きや特性劣化を低減した液晶表示装置を提供できる。
【０１３４】
さらに、ＴＦＴ構造を逆スタガー型で形成することにより、ｎチャネル型ＴＦＴにおいてゲート電極とオーバーラップするＬＤＤ領域を裏面露光のプロセスにより自己整合的に形成でき、ゲート絶縁膜と半導体層を連続形成できる特徴と相まってＴＦＴの特性ばらつきを小さくすることができる。
【０１３５】
［実施例６］
本実施例では、実施例１の他の結晶化法を示す。以下、図１７を用いて、本発明の実施例を詳細に説明する。
【０１３６】
まず、基板１０００としてガラス基板（コーニング１７３７；歪点６６７℃）を用意した。次いで、基板１０００上に積層構造のゲート電極１００２を形成した。本実施例では、スパッタ法を用いて窒化タンタル膜１００１a（膜厚５０ｎｍ）とタンタル膜１００１ｂ（膜厚２５０ｎｍ）を積層形成（図１７（Ａ））し公知のパターニング技術であるフォトリソグラフィー法を用いて積層構造を有するゲート電極１００２を形成した。（図１７（Ｂ））
【０１３７】
次いで、ゲート絶縁膜、非晶質半導体膜１００４を順次大気開放しないで積層形成した。（図１７（Ｃ））本実施例では作製工程中において基板やゲート配線からの不純物が半導体膜及びゲート絶縁膜へ拡散するのを防ぐため窒化珪素膜１００３ａ（膜厚５０ｎｍ）と酸化珪素膜１００３ｂ（膜厚１２５ｎｍ）をプラズマＣＶＤ法により積層形成し、積層構造のゲート絶縁膜とした。本実施例では二層の絶縁膜をゲート絶縁膜として採用しているが、単層または三層以上の積層構造としてもよい。また、本実施例ではゲート絶縁膜上に非晶質半導体膜１００４として、膜厚５４ｎｍの非晶質珪素膜（アモルファスシリコン膜）をプラズマＣＶＤ法により形成した。なお、いずれの層の界面にも大気からの汚染物質が付着しないようにするため順次大気開放せずに積層形成した。その後、半導体膜の結晶化を妨げる非晶質珪素膜中の水素濃度を低減するための加熱処理（５００℃、１時間）を行った。
【０１３８】
こうして図１７（Ｃ）の状態が得られたら、非晶質半導体膜１００４に対して赤外光または紫外光の照射による結晶化（レーザー結晶化）を行い、結晶質半導体膜（結晶を含む半導体膜）１００５を形成した。（図１７（Ｃ））結晶化技術として紫外光を用いる場合はエキシマレーザー光または紫外光ランプから発生する強光を用いればよく、赤外光を用いる場合は赤外線レーザー光または赤外線ランプから発生する強光を用いればよい。本実施例ではＫｒＦエキシマレーザー光を線状にビーム形成して照射した。なお、照射条件としては、パルス周波数が３０Ｈｚ、オーバーラップ率は９６％、レーザーエネルギー密度は１００〜５００m/cm2であり本実施例では３６０mJ/cm2)とした。なお、レーザー結晶化の条件（レーザー光の波長、オーバーラップ率、照射強度、パルス幅、繰り返し周波数、照射時間等）は、非晶質半導体膜１００４の膜厚、基板温度等を考慮して実施者が適宜決定すればよい。なお、レーザー結晶化の条件によっては、初期半導体膜が溶融状態を経過して結晶化する場合や、初期半導体膜が溶融せずに固相状態、もしくは固相と液相の中間状態で結晶化する場合がある。この工程により非晶質半導体膜１０４は結晶化され、結晶質半導体膜１００５に変化する。本実施例において結晶質半導体膜とは多結晶珪素膜（ポリシリコン膜）である。
【０１３９】
[実施例７]
実施例３を用いて得られたアクティブマトリクス型液晶表示装置（図１０〜図１１）の構成を図１８の上面図を用いて説明する。なお、図１０〜図１１と対応する部分には同じ符号を用いた。
【０１４０】
図１８で示す上面図は、画素部、駆動回路、ＦＰＣ（フレキシブルプリント配線板：Flexible Printed Circuit）を貼り付ける外部入力端子２０３、外部入力端子と各回路の入力部までを接続する配線２０４などが形成されたアクティブマトリクス基板２０１と、着色層などが形成された対向基板２０２とがシール材４５８を介して貼り合わされている。
【０１４１】
ゲート配線側駆動回路２０５は、選択しているゲート配線２０６（＝４６９）のみ高電圧にして、他のゲート配線を低電圧に保つ役割を有している。そして、選択しているゲート配線が一本ずつ、ずれていく。1/60秒で上から下まで選択されたゲート配線が移動していく。もちろん、ゲート配線上には絶縁体が設けられている。一方、ソース配線側駆動回路２０７は、まず画像データ信号を受け取り、液晶に加えるべき電圧に変換する。そして、信号電圧を選択されたゲート配線に接続されている画素電極に加える役割を有している。ソース配線側駆動回路２０７は、ゲート配線側駆動回路２０５とタイミングをあわせて動作している。このように、各ゲート配線のスイッチング素子（図示しない）を順次、ゲート配線の高電圧で選択し、ソース配線２０８を介して所望の電圧を液晶に線順次によって加え、これを全画素に行うことにより液晶パネルの画像が得られる。
【０１４２】
ただし、画素部５０７上の対向基板側に形成された着色層２０９は赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の各色の着色層が各画素に対応して設けられている。実際の表示に際しては、赤色（Ｒ）の着色層、緑色（Ｇ）の着色層、青色（Ｂ）の着色層の３色でカラー表示を形成するが、これら各色の着色層の配列は任意なものとする。
【０１４３】
図１９は、図１８で示す外部入力端子２０３のＥ−Ｅ'線に対する断面図を示している。ただし、対向基板に設けられた積層膜等は、ここでは省略した。外部入力端子はアクティブマトリクス基板に形成され、実施例１の工程中の透明導電膜のパターニングによって形成された透明導電膜２１７は配線２１１と接続する。ただし、この工程の前には、実施例１に行われた第１の層間絶縁膜２０９及び第２の層間絶縁膜２１０のエッチングとアクリル樹脂の塗布が同時に行われている。さらに、マスクを1枚用意し、アクリル樹脂を除去しておく。
【０１４４】
その後、ベースフィルム２１２と配線２１３から形成されたＦＰＣは、この配線２１３と透明導電膜２１７とは、熱硬化型の接着剤２１４とその中に分散している導電性粒子２１６とから成る異方性導電性接着剤で貼り合わされ、電気的な接続構造を形成している。さらに、補強板２１５によって機械的強度を高めている。
【０１４５】
以上のようにして作製されるアクティブマトリクス型の液晶表示装置は各種電子機器の表示部として用いることができる。
【０１４６】
[実施例８]
本願発明を実施して形成された画素部は様々な電気光学装置（アクティブマトリクス型液晶ディスプレイ）に用いることができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本願発明を実施できる。
【０１４７】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図２０、図２１及び図２２に示す。
【０１４８】
図２０（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。本発明を表示部２００３に適用することができる。
【０１４９】
図２０（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明を表示部２１０２に適用することができる。
【０１５０】
図２０（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。本発明は表示部２２０５に適用できる。
【０１５１】
図２０（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。本発明は表示部２３０２に適用することができる。
【０１５２】
図２０（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
本発明は表示部２４０２に適用することができる。
【０１５３】
図２０（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。本願発明を表示部２５０２に適用することができる。
【０１５４】
図２１（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６０２等を含む。本発明は投射装置２６０１の一部を構成する液晶表示装置２８０８やその他の信号制御回路に適用することができる。
【０１５５】
図２１（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。本発明は投射装置２７０２の一部を構成する液晶表示装置２８０８やその他の信号制御回路に適用することができる。
【０１５６】
なお、図２１（Ｃ）は、図２１（Ａ）及び図２１（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施形態は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図２１（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１５７】
また、図２１（Ｄ）は、図２１（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施形態では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図２１（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１５８】
ただし、図２１に示したプロジェクターにおいては、透過型の液晶表示装置を用いた場合を示しており、反射型の液晶表示装置での適用例は図示していない。
【０１５９】
図２２（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６等を含む。本願発明を表示部２９０４に適用することができる。
【０１６０】
図２２（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本発明は表示部３００２に適用することができる。
【０１６１】
図２２（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。本発明は表示部３１０３に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
【０１６２】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１及び〜実施例６のどのような組み合わせからなる構成を用いても実現することができる。
【０１６３】
【発明の効果】
ゲート配線と上に絶縁体を設けることで、液晶に直接かかるＤＣ電圧の絶対値を減少させることができる。
【０１６４】
さらに、本発明による液晶表示装置の作製方法は、液晶の焼き付きや特性劣化を低減した液晶表示装置を提供することができる。
【図面の簡単な説明】
【図１】 本発明の液晶表示装置の上面図。
【図２】 本発明の液晶表示装置の上面図。
【図３】 本発明の液晶表示装置の断面簡略図。
【図４】 実施例２のシミュレーションのための構造設定
【図５】 画素電極の電位が-５Ｖ時の等電位線のシミュレーション結果（実施例２）。
【図６】 画素電極の電位が+５Ｖ時の等電位線のシミュレーション結果（実施例２）。
【図７】 アクティブマトリクス基板の作製工程を示す図（実施例1）。
【図８】 アクティブマトリクス基板の作製工程を示す図（実施例1）。
【図９】 アクティブマトリクス基板の作製工程を示す図（実施例1）。
【図１０】 本発明の液晶表示装置の断面図（実施例３）。
【図１１】 本発明の液晶表示装置の断面図（実施例３）。
【図１２】 絶縁体のＳＥＭ写真
【図１３】 本発明の液晶表示装置の断面図（実施例４）。
【図１４】 本発明の液晶表示装置の断面図（実施例４）。
【図１５】 本発明の液晶表示装置の断面図（実施例５）。
【図１６】 本発明の液晶表示装置の断面図（実施例５）。
【図１７】 アクティブマトリクス基板の作製工程を示す図（実施例６）。
【図１８】 ＡＭ−ＬＣＤの外観を示す図（実施例７）。
【図１９】 ＡＭ−ＬＣＤの端子部を示す図（実施例７）。
【図２０】 電子機器の一例を示す図（実施例８）。
【図２１】 電子機器の一例を示す図（実施例８）。
【図２２】 電子機器の一例を示す図（実施例８）。
【図２３】 本発明の液晶表示装置の断面簡略図。
【図２４】 本発明の液晶表示装置の断面図。
【図２５】 本発明の液晶表示装置の断面簡略図。
【発明の属する技術分野】
本願発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示表示装置に代表される電気光学装置およびその様な電気光学装置を部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【０００３】
【従来の技術】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数１００ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に液晶表示装置のスイッチング素子として開発が急がれている。
【０００４】
液晶表示装置において、高品位な画像を得るために、ゲート配線（走査線）とソース配線（データ線）によって形成されるマトリクス状に画素電極を配置し、画素電極の各々に接続するスイッチング素子としてＴＦＴを用いたアクティブマトリクス型液晶表示装置が注目を集めている。
【０００５】
液晶の駆動させるためには、直流駆動の際には焼き付きが問題となるため、交流駆動を行う必要がある。
【０００６】
【発明が解決しようとする課題】
開口率を向上させる一手段として、従来の半導体装置において、ゲート配線とソース配線との配置を逆にすることが考えられる。すなわち、まず、ソース配線を形成し、次に層間膜（ここでは、図示しない）を形成し、ゲート配線を形成する。ソース配線の上方にまで画素電極を拡大することができ、従来の半導体装置と比べて、開口率が向上する。
【０００７】
しかしながら、この半導体装置の構成では、剥き出し配線にかかるゲート配線電位（-１１Ｖ）により、ゲート配線と対向側の電極（図示しない）には常時１１Ｖの電位差が、ゲート配線と画素電極には６Ｖ〜１６Ｖの電位差が存在する。よって、ゲート配線が非選択の期間はゲート電圧で、-８Ｖ〜-１１Ｖもの電圧が液晶にかかってしまっていた。これでは、ゲート配線が選択されている期間を除いて同極性の電圧が液晶層に印加されてしまうので、液晶の焼き付き、特性劣化という課題を有していた。焼き付きとは、同一パターンを長時間表示し続けたとき、画面を切りかえても前の表示パターンが残る現象をいう。
【０００８】
そこで、開口率を向上させる一手段として、同一の層間膜上に画素電極と、ゲート配線を形成した場合に、印加する駆動波形が直流成分を含んでいる場合にこの直流成分が蓄積して、電圧を除いても、ゲート配線に残ってしまう電圧（残留）に関係する液晶の焼き付き、特性劣化という課題を解決する必要がでてくる。
【０００９】
以上のように、残留ＤＣ電圧を抑え、開口率の高い液晶表示装置を実現するためには、従来にない全く新しい画素構成が求められている。
【００１０】
本願発明は、そのような要求に答えるものであり、液晶の焼き付き、特性劣化という課題を減少させる画素構造を有する液晶表示装置を提供することを課題とする。
【００１１】
【課題を解決するための手段】
上述した従来技術の課題を解決するために以下の手段を講じた。
【００１２】
本発明は、ゲート配線が非選択の期間に液晶にかかる同極性のゲート電圧の絶対値を減少させるために、ゲート配線上に絶縁膜を設けることを特徴とする。さらに、容量配線と前記接続配線上にも、絶縁膜を設ける。このように、直列に小さい容量を形成すれば、液晶及び配向膜にかかる電圧を分圧し小さくすることができる。本明細書では、絶縁膜としては、アクリル樹脂を用いたが、レジストや遮光性樹脂膜でもよい。本明細書では、この絶縁膜を絶縁体と呼ぶ。
【００１３】
ゲート配線（走査線）とソース配線（データ線）によって形成されるマトリクス状に画素電極を配置し、画素電極の各々に接続するスイッチング素子（ここでは、簡略化して図示している。）としてＴＦＴを用いたアクティブマトリクス型において、ゲート配線（点線部）およびスイッチング素子１３に覆い被さるように、絶縁体を形成する。その後、公知の方法により、配向膜を塗布すればよい。
保持容量上にも絶縁体が形成されている。
【００１４】
前記絶縁体は比誘電率が４．５以下、膜厚を０．５〜１．０μｍの厚さとすることが好ましい。液晶にかかるゲート電圧を減少させるために、前記絶縁膜の比誘電率は低いことが好ましい。
【００１５】
また、前記配向膜の対数粘度が４〜１２００ｃｍ3/gであることが好ましい。
【００１６】
本発明で開示する発明の構成は、ゲート配線と容量配線と接続配線とが形成された半導体装置において、前記ゲート配線と前記容量配線と前記接続配線上にそれぞれ絶縁体の一部が重なるように設けられたことを特徴とする半導体装置である。
【００１７】
また、他の発明の構成は、ゲート配線が形成された半導体装置において、
前記ゲート配線上に絶縁体の一部が重なるように設けられたことを特徴とする半導体装置である。
【００１８】
また、他の発明の構成は、層間絶縁膜上にゲート配線と容量配線と接続配線とが形成された半導体装置において、前記ゲート配線と前記容量配線と前記接続配線上には、それぞれ絶縁体が形成され、前記層間絶縁膜と前記絶縁体と、前記ゲート配線または前記容量配線または前記接続配線に接するように配向膜が形成され、前記層間絶縁膜と前記絶縁体と、前記ゲート配線または前記容量配線または前記接続配線により形成される間隙部に前記配向膜が満たされることを特徴とする半導体装置である。
【００１９】
また、他の発明の構成は、層間絶縁膜上にゲート配線が形成された半導体装置において、前記ゲート配線上には絶縁体が形成され、前記層間絶縁膜と前記絶縁体と、前記ゲート配線に接するように配向膜が形成され、前記層間絶縁膜と前記絶縁体と前記ゲート配線により形成される間隙部に前記配向膜が満たされることを特徴とする半導体装置である。
【００２０】
また、他の発明の構成は、ゲート配線と容量配線と接続配線とが形成された半導体装置において、前記ゲート配線と前記容量配線と前記接続配線上にそれぞれ絶縁体が形成され、前記ゲート配線と前記容量配線と前記接続配線の端部とそれぞれの絶縁体の端部とが重なるように設けられたことを特徴とする半導体装置である。
【００２１】
また、他の発明の構成は、ゲート配線が形成された半導体装置において、前記ゲート配線上に絶縁体が形成され、前記ゲート配線の端部と前記絶縁体の端部とが重なるように設けられたことを特徴とする半導体装置である。
【００２２】
また、上記各構成において、前記絶縁体は台型の形状を有すること特徴としている。
【００２３】
また、上記各構成において、前記絶縁体はアクリル系、ポリイミド系、ポリイミドアミド系、エポキシ系の少なくとも一つを主成分とする有機系樹脂材料であることを特徴としている。
【００２４】
また、上記各構成において、前記絶縁体が０．５μm〜１．０μmの厚さであることを特徴としている。
【００２５】
また、上記各構成において、前記配向膜の対数粘度が４〜１２００ｃｍ3/gであることを特徴としている。
【００２６】
また、上記各構成において、前記配向膜はポリアミック酸を主成分とすることを特徴としている。
【００２７】
【発明の実施の形態】
本願発明の実施形態について、以下に説明する。
【００２８】
図１、図３と図１１により本発明の構成示す。ただし、ここでは透過型の液晶表示装置の例にとり、以下に説明する。図1の上面図を鎖線Ａ―Ａ’、鎖線Ｂ―Ｂ’、鎖線Ｃ―Ｃ’で切断した断面図を図１１に示す。図３は、図１１の一部を抽出したものである。図１、図３と図１１において同じ要素は同じ数字で示す。
【００２９】
図１１は透過型の液晶表示装置の画素部を示すものである。図１１において、基板上に半導体層４０５〜４０６、ゲート絶縁膜４８３、ゲート電極４３２ｂ、ソース配線４３３ｂ、第１の層間膜４６１、第２の層間膜４６２が形成されている。さらに、第２の層間膜４６２上に接続電極４６８、ゲート配線４６９、ドレイン電極４７０、容量接続電極４７１が同一の材料で形成されている。図示してはいないが、ゲート配線はゲート電極と接続している。絶縁体４８５は、第２の層間膜４６２上の同一層に画素電極４７３と画素電極４７４と共に形成されている。そして、少なくとも接続電極４６８、ゲート配線４６９、ドレイン電極４７０、容量接続電極４７１、ゲート配線４６９上に絶縁体が形成されている。さらに、配向膜４７５が形成される。図３のように、第２の層間膜４６２とゲート配線４６９と絶縁体４８５により形成される点線内の間隙部にも配向膜が満たされる。図３では、間隙部が設けられた例を示しているが、図２３のように、間隙部がなくてもよい。
【００３０】
本実施形態では、図３及び図１０のように、基板（図示しない）に設けられたゲート配線４６９上に、絶縁膜として、例えば、絶縁体４８５を形成したものアクティブマトリクス基板という。
【００３１】
一方、対向基板４７０とは、基板に遮光性樹脂膜４７６、着色層４７７、着色層４７８、平坦化膜４７９を形成し、さらに、対向電極４８０、配向膜４８１を形成したものを指す。
【００３２】
画素電極上に絶縁膜のない場合には、液晶表示装置を駆動した場合、アクティブマトリクス基板のゲート配線から対向電極へとほぼ垂直方向に電気力線が発生するが、本実施形態の液晶表示装置を駆動した場合、ゲート配線から、対向電極の方へ発生した電気力線が絶縁体により遮蔽される。
【００３３】
電気力線とは、各場所での電場の方向を表したものである。液晶は電場との相互作用で配向状態を変え、液晶の誘電異方性が正の時は、液晶分子長軸が電場に対し平行に、また、負の場合には電界に対して垂直に配向するようになる。
【００３４】
ゲート配線上に絶縁体を形成していない場合のシミュレーションの結果を図５（Ａ）、図６（Ａ）に、ゲート配線上に絶縁体を形成した場合のシミュレーションの結果を図５（Ｂ）、図６（Ｂ）に示す。入力電圧及び設計構造に関しては、図４に示し、後述する実施例にて詳細に示す。図５は、画素電極の電位が-５Ｖ印加時の等電位線のシミュレーション結果であり、図６は、画素電極の電位が+５Ｖ印加時の等電位線のシミュレーション結果である。図５及び図６のシミュレーションの結果より、Ｙ軸方向で等電位線の幅が小さくなっていることにより、絶縁体の電界遮蔽効果があることがわかる。
【００３５】
シミュレーション結果により、電界遮蔽効果によりゲート配線上の絶縁体により電気力線が遮蔽されることがわかる。また、主に間隙部にある配向膜により、その絶縁性のためゲート電圧が分圧され、液晶にかかる実効電圧を低減できると推測される。
【００３６】
以上のように、図３及び図１１に示す画素構造とした場合、液晶の焼き付き、特性劣化という課題を減少させる透過型の液晶表示装置を実現することができる。
【００３７】
本発明の実施の形態では、絶縁体としてアクリル樹脂を用いたが、レジストや遮光性樹脂でも電界遮蔽効果がみられる。
【００３８】
液晶にかかる実効電圧を低減させるために、ソース配線及び同一の層に設けられた配線に絶縁体を設けた場合においても、電界遮蔽効果がみられる。
【００３９】
他の例として図2（上面図）と図２４（断面図）のような液晶表示装置があげられる。図2の液晶表示装置は、図１の液晶表示装置の作製工程に新たに１枚のマスクを追加することにより、作製される。少なくとも、半導体層１４０５、容量配線、接続配線１４６８、接続配線１４７０、ゲート配線１４６８、及び容量配線とゲート配線１４６９の間隙部、接続配線１４６８とゲート配線１４６９の間隙部、接続配線１４７０とゲート配線１４６９の間隙部を絶縁体１４８５が覆っている。
【００４０】
特に、容量配線とゲート配線１４６９の間隙部における液晶の乱れがＤＣストレスと関連があるとみられているため、この構造は、液晶の乱れを抑制することが期待される。
【００４１】
また、図２５のように、ゲート配線（図示しない）を形成し、次に層間膜（図示しない）を形成し、ソース配線１１６９上に形成した従来の液晶表示装置に対し、ソース配線１１６９またはゲート配線（図示しない）上に絶縁体１１８５を設けた場合においても、電界遮蔽効果がみられる。
【００４２】
本明細書の発明について、以下に示す実施例で詳細な説明を行う。
【００４３】
【実施例】
[実施例１]
本実施例では同一基板上に画素部と、画素部の周辺に設ける駆動回路のＴＦＴ（ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ）を同時に作製する方法について図７〜図９を用いて説明する。本実施例では、透過型の表示装置を形成することを特徴としている。
【００４４】
まず、本実施例ではコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板１００を用いる。なお、基板１００としては、石英基板やシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。
【００４５】
次いで、基板１００上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜１０１を形成する。本実施例では下地膜１０１として２層構造を用いるが、前記絶縁膜の単層膜または２層以上積層させた構造を用いても良い。下地膜１０１の一層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される酸化窒化シリコン膜１０１ａを１０〜２００nm（好ましくは５０〜１００nm）形成する。本実施例では、膜厚５０ｎｍの酸化窒化シリコン膜１０１ａ（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を形成した。次いで、下地膜１０１のニ層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、及びＮ2Ｏを反応ガスとして成膜される酸化窒化シリコン膜１０１ｂを５０〜２００ｎｍ（好ましくは１００〜１５０nm）の厚さに積層形成する。本実施例では、膜厚１００ｎｍの酸化窒化シリコン膜１０１ｂ（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を形成した。
【００４６】
次いで、下地膜上に半導体層１０２〜１０６を形成する。半導体層１０２〜１０６は、非晶質構造を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜した後、公知の結晶化処理（レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等）を行って得られた結晶質半導体膜を所望の形状にパターニングして形成する。この半導体層１０２〜１０６の厚さは２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。本実施例では、プラズマＣＶＤ法を用い、５５ｎｍの非晶質シリコン膜を成膜した後、ニッケルを含む溶液を非晶質シリコン膜上に保持させた。この非晶質シリコン膜に脱水素化（５００℃、１時間）を行った後、熱結晶化（５５０℃、４時間）を行い、さらに結晶化を改善するためのレーザーアニ―ル処理を行って結晶質シリコン膜を形成した。そして、この結晶質シリコン膜をフォトリソグラフィ法を用いたパターニング処理によって、半導体層１０２〜１０６を形成した。
【００４７】
また、半導体層１０２〜１０６を形成した後、ＴＦＴのしきい値を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを行ってもよい。
【００４８】
また、レーザー結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ4レーザーを用いることができる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数３０Ｈｚとし、レーザーエネルギー密度を１００〜４００mJ/cm2(代表的には２００〜３００mJ/cm2)とする。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス発振周波数３０〜３００Ｈｚとし、レーザーエネルギー密度を３００〜６００mJ/cm2(代表的には３５０〜５００mJ/cm2)とすると良い。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラップ率）を５０〜９０％として行えばよい。
【００４９】
次いで、半導体層１０２〜１０６を覆うゲート絶縁膜１０７を形成する。ゲート絶縁膜１０７はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとしてシリコンを含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により１１０ｎｍの厚さで酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成した。勿論、ゲート絶縁膜は酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
【００５０】
また、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。このようにして作製される酸化シリコン膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００５１】
次いで、図７（Ａ）に示すように、ゲート絶縁膜１０７上に膜厚２０〜１００ｎｍの第１の導電膜１０８と、膜厚１００〜４００ｎｍの第２の導電膜１０９とを積層形成する。本実施例では、膜厚３０ｎｍのＴａＮ膜からなる第１の導電膜１０８と、膜厚３７０ｎｍのＷ膜からなる第２の導電膜１０９を積層形成した。ＴａＮ膜はスパッタ法で形成し、Ｔａのターゲットを用い、窒素を含む雰囲気内でスパッタした。また、Ｗ膜は、Ｗのターゲットを用いたスパッタ法で形成した。その他に六フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従って、本実施例では、高純度のＷ（純度９９．９９９９％）のターゲットを用いたスパッタ法で、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができた。
【００５２】
なお、本実施例では、第１の導電膜１０８をＴａＮ、第２の導電膜１０９をＷとしたが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。また、第１の導電膜をタンタル（Ｔａ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化チタン（ＴｉＮ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＡｌ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＣｕ膜とする組み合わせとしてもよい。
【００５３】
次いで、フォトリソグラフィ法を用いてレジストからなるマスク１１０〜１１５を形成し、電極及び配線を形成するための第１のエッチング処理を行う。本実施例ではＩＣＰエッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2とを用い、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行った。基板側（試料ステージ）にも２０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合したエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。
【００５４】
上記第１のエッチング処理により、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。このテーパー部の角度は１５〜４５°となる。こうしてＷ膜及びＴａＮ膜をエッチングして、第１の形状の導電層１１７〜１２２（第１の導電層１１７ａ〜１２２ａと第２の導電層１１７ｂ〜１２２ｂ）を形成する。１１６はゲート絶縁膜であり、第１の形状の導電層１１７〜１２２で覆われない領域は２０〜５０nm程度エッチングされ薄くなった領域が形成される。（図７（Ｂ））
【００５５】
次いで、レジストからなるマスク１１０〜１１５を除去せずに第２のエッチング処理を行う。エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行った。基板側（試料ステージ）には２０WのＲＦ（13.56MHz）電力を投入し、第１のエッチング処理に比べ低い自己バイアス電圧を印加する。このエッチング条件によりＷ膜をエッチングする。
【００５６】
上記第２のエッチング処理によりＷ膜を異方性エッチングし、かつ、第１の導電層であるＴａＮ膜がＷ膜より遅いエッチング速度でわずかにエッチングされ、第２の形状の導電層１２３〜１２８（第１の導電層１２３ａ〜１２８ａと第２の導電層１２３ｂ〜１２８ｂ）を形成する。１２９はゲート絶縁膜であり、第２の形状の導電層１２３〜１２８で覆われない領域は、エッチングされて薄くなった。
【００５７】
次いで、第１のドーピング処理を行う。ドーピング処理はイオンドープ法、若しくはイオン注入法で行えば良い。この場合、高い加速電圧の条件としてｎ型を付与する不純物元素をドーピングする。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いた。例えば、加速電圧を７０〜１２０ｋｅＶとし、不純物領域（Ａ）１３０〜１３４を形成する。（図７（Ｃ））ドーピングは、第２の形状の導電層１２３〜１２７を不純物元素に対するマスクとして用い、第２の導電層１２３ａ〜１２７ａのテーパ―部下方における半導体層にも不純物元素が添加されるようにドーピングする。こうして、自己整合的に形成された不純物領域（Ａ）１３０〜１３４のうち、導電層１２３〜１２７と重なる不純物領域が１３０ａ、１３１ａ、１３２ａ、１３３ａ、１３４ａであり、導電層１２３〜１２７と重ならない不純物領域が１３０ｂ、１３１ｂ、１３２ｂ、１３３ｂ、１３４ｂである。
【００５８】
次いで、フォトリソグラフィ法を用いてレジストからなるマスク１３５、１３６、１３７、１３９を形成した後、第２のドーピング処理を行う。この場合、第１のドーピング処理よりもドーズ量を上げて低い加速電圧の条件としてｎ型を付与する不純物元素を半導体層にドーピングする。不純物領域（Ｂ）１３９〜１４５には１×１０20〜１×１０21atoms/cm3の濃度範囲でｎ型を付与する不純物元素を添加する。（図８（Ａ））
【００５９】
こうして、ｎチャネル型ＴＦＴのソース領域またはドレイン領域となる不純物領域（Ｂ）１３９、１４１、１４２を形成することができた。また、画素部において、導電層１２６と重なる不純物領域（Ａ）１３３ｂと不純物領域１４２との間には、導電層１２６と重ならない領域１４５が形成される。この領域１４５はｎチャネル型ＴＦＴのＬＤＤ領域として機能する。また、不純物領域（Ｂ）１４０、１４３に添加された不純物元素は、後のゲッタリング工程で主にチャネル形成領域となる半導体層中のニッケル濃度を低減させるために添加する。
【００６０】
そして、レジストからなるマスク１３６、１３７を除去した後、新たにレジストからなるマスク１４４〜１４６を形成して、第３のドーピング処理を行う。（図８（Ｂ））この第３のドーピング処理により、ｐチャネル型ＴＦＴの活性層となる半導体層に前記一導電型とは逆の導電型を付与する不純物元素が添加された不純物領域（Ｃ）１４７〜１５１を形成する。第２の導電層１２４、１２７を不純物元素に対するマスクとして用い、ｐ型を付与する不純物元素を添加して自己整合的に不純物領域（Ｃ）を形成する。本実施例では、不純物領域（Ｃ）１４７〜１５１はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。また、不純物領域（Ｃ）１４７〜１５１にはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもｐ型を付与する不純物元素の濃度を２×１０20〜２×１０21atoms/cm3となるようにドーピング処理することにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題は生じない。
【００６１】
次いで、レジストからなるマスク１４４〜１４６を除去し、全面を覆う第１の層間絶縁膜１５２を形成する。この第１の層間絶縁膜１５２としては、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１００〜２００ｎｍとしてシリコンを含む絶縁膜で形成する。
【００６２】
次いで、図８（Ｃ）に示すように、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。この活性化工程はファーネスアニール炉を用いる熱アニール法で行う。熱アニール法としては、窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行えばよい。なお、熱アニール法の他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。
【００６３】
なお、本実施例では、上記活性化処理と同時に、結晶化の際に触媒として使用したニッケルが高濃度のリンを含む不純物領域（Ｂ）１３９〜１４３にゲッタリングされ、主にチャネル形成領域となる半導体層中のニッケル濃度が低減される。このようにして作製したチャネル形成領域を有するＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。
【００６４】
また、第１の層間絶縁膜１５２を形成する前に活性化処理を行っても良い。ただし、１２３〜１２７に用いた配線材料が熱に弱い場合には、本実施例のように配線等を保護するため層間絶縁膜（シリコンを主成分とする絶縁膜、例えば窒化珪素膜）を形成した後で活性化処理を行うことが好ましい。
【００６５】
以上までの工程でそれぞれの半導体層に不純物領域が形成される。半導体層と重なる第２の形状の導電層１２３〜１２６がゲート電極として機能する。また、１２８はソース配線、１２７は保持容量を形成するための第２の電極として機能する。
【００６６】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜５５０℃で１〜１２時間の熱処理を行い、半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００６７】
また、活性化処理としてレーザーアニール法を用いる場合には、上記水素化を行った後、エキシマレーザーやＹＡＧレーザー等のレーザー光を照射することが望ましい。
【００６８】
次いで、第１の層間絶縁膜１５２上に有機絶縁物材料から成る第２の層間絶縁膜１５３を形成する。本実施例では、膜厚１．６μｍのアクリル樹脂膜を形成した。
【００６９】
その後、透明導電膜を全面に形成し、フォトマスクを用いたパターニング処理により、画素電極１５４を形成する。透明導電膜の材料は、酸化インジウム（Ｉｎ2Ｏ3）や酸化インジウム酸化スズ合金（Ｉｎ2Ｏ3―ＳｎＯ2；ＩＴＯ膜）などをスパッタ法や真空蒸着法などを用いて形成して用いることができる。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯ膜のエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）を用いても良い。酸化インジウム酸化亜鉛合金は表面平滑性に優れ、ＩＴＯ膜に対して熱安定性にも優れているので、ドレイン配線の端面で、Ａｌ膜が画素電極と接触して腐蝕反応をすることを防止できる。同様に、酸化亜鉛（ＺｎＯ）も適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：Ｇａ）などを用いることができる。
【００７０】
そして、膜厚１００ｍのＴｉ膜と、膜厚４００ｎｍの合金膜（ＡｌとＳｉとの合金膜）を形成し、さらにアクリル樹脂を５００ｎｍの厚さで形成する。
【００７１】
次いで、レジストパターンを形成し、ドライエッチング法（減圧下、活性ガスプラズマを利用する。）により、まず、アクリル樹脂をエッチングすることにより、絶縁体１５５〜１６２、絶縁体１７７、絶縁体４８５を形成した。（図９（Ａ））
【００７２】
次いで、ウェットエッチング法により、Ａｌ混酸を用いて、合金膜（ＡｌとＳｉとの合金膜）をエッチングした。次いで、ドライエッチング法により、Ｔｉをエッチングした。そして、ソース配線１２８に達するコンタクトホールと各不純物領域１３９、１４１、１４２、１４７、１５０に達するコンタクトホールを形成するためのパターニングを行う。
【００７３】
そして、駆動回路４０６においては、各不純物領域とそれぞれ電気的に接続する配線１６９〜１７４を形成する。
【００７４】
また、画素部においては、接続電極４６８、ゲート配線４６９、接続電極１５４を形成する。（図９（Ｂ））この接続電極４６８によりソース配線１２８は、画素ＴＦＴと電気的な接続が形成される。また、ゲート配線１７６は、第１の電極（第２の形状の導電層１２６）と電気的な接続が形成される。
【００７５】
また、画素電極１５４は、接続電極４７０を介して画素ＴＦＴの不純物領域１７８（ドレイン領域）と電気的な接続が形成される。
【００７６】
以上の様にして、ｎチャネル型ＴＦＴ、ｐチャネル型ＴＦＴ、ｎチャネル型ＴＦＴを有する駆動回路と、画素ＴＦＴ、保持容量とを有する画素部を同一基板上に形成することができる。本明細書中ではこのような基板を便宜上、アクティブマトリクス基板と呼ぶ。
【００７７】
駆動回路のｎチャネル型ＴＦＴの半導体層はチャネル形成領域１７９、ゲート電極を形成する第２の形状の導電層１２３と重なる不純物領域（Ａ）１３０ｂ（ＧＯＬＤ領域）とソース領域またはドレイン領域として機能する不純物領域（Ｂ）１３９を有している。また、ｐチャネル型ＴＦＴの半導体層はチャネル形成領域１８０、ゲート電極を形成する第２の形状の導電層１２４と重なる不純物領域（Ｃ）１４９、ソース領域またはドレイン領域として機能する不純物領域（Ｃ）１４７を有している。また、ｎチャネル型ＴＦＴの半導体層はチャネル形成領域１８１、ゲート電極を形成する第２の形状の導電層１２５と重なる不純物領域（Ａ）１３２ｂ（ＧＯＬＤ領域）、ソース領域またはドレイン領域として機能する不純物領域（Ｂ）１４１を有している。
【００７８】
画素部の画素ＴＦＴの半導体層はチャネル形成領域、ゲート電極を形成する第２の形状の導電層１２８と重なる不純物領域（Ａ）１４３（ＧＯＬＤ領域）、ゲート電極の外側に形成される不純物領域１３８（ＬＤＤ領域）とソース領域またはドレイン領域として機能する不純物領域（Ｂ）１４８を有している。また、保持容量の一方の電極として機能する半導体層１５０、１５１a、１５１ｂには不純物領域（Ｃ）と同じ濃度で、それぞれｐ型を付与する不純物元素が添加されている。保持容量は、絶縁層１２９（ゲート絶縁膜と同一膜）を誘電体として、第２の電極１２７と、半導体層１５０、１５１a、１５１ｂとで形成している。
【００７９】
また、本実施例で作製したアクティブマトリクス基板を用いて実施例３の工程に従えば、液晶表示装置が得られる。
【００８０】
なお、本実施例は実施例３、実施例７、実施例８のいずれとも組み合わせることが可能である。
【００８１】
本実施例で作製するアクティブマトリクス基板の画素部の上面図を図１に示す。なお、図１０と図１１に対応する部分には同じ符号を用いている。図１０と図１１中の鎖線Ａ−Ａ’は、図１中の鎖線Ａ―Ａ’で切断した断面図に対応している。また、図１０と図１１中の鎖線Ｂ−Ｂ’は、図１中の鎖線Ｂ―Ｂ’で切断した断面図に対応している。図１１中の鎖線Ｃ−Ｃ’は図１中の鎖線Ｃ―Ｃ’で切断した断面図に対応している。
【００８２】
図１２（Ａ）は、図１中の鎖線Ｃ―Ｃ’で切断した断面図の絶縁体４８５に注目して撮ったアクティブマトリクス基板作製終了後のＳＥＭ写真である。ゲート配線上に、きのこのかさのような形状で、絶縁体が形成されている。
【００８３】
ウェットエッチング法を用い、間隙部を形成したが、
絶縁体と端部が重なり、間隙部を有しない液晶表示装置が得られる。
【００８４】
[実施例２]
図３の構造にて電位分布のシミュレーションを実施した（図４）。リファレンスとして、ゲート配線上の絶縁体がないものについてもシミュレーションを実施した（図５）。条件は以下の通りである。液晶モデルはＺＬＩ−４７９２、セルギャップは４μｍ、画素ピッチは１２６μｍ、絶縁体の幅は１０μｍ、絶縁体の高さは１μｍ、絶縁体の比誘電率は３．０、ゲート配線電位（非選択時）は、-１１Ｖ、ゲート電極の高さは０．５μｍ、画素電極の高さ０．１μｍ、対向電極の電位は、０Ｖ、対向電極の高さは、０μｍ（便宜上）、画素電極-ゲート配線間隔を６μｍとした。最大電位差を生じる組み合わせ+５Ｖと-５Ｖの２ケースで実施した。
【００８５】
図５は、画素電極の電位が-５Ｖ時の等電位線のシミュレーション結果であり、図６は、画素電極の電位が+５Ｖ時の等電位線のシミュレーション結果である。図５及び図６のシミュレーションの結果より、絶縁体を形成した方が、Ｙ軸方向で等電位線の幅が小さくなっていることにより絶縁体による電界遮蔽効果があることがわかる。
【００８６】
[実施例３]
本実施例では、実施例１で作製したアクティブマトリクス基板から、透過型の液晶表示装置を作製する工程を以下に説明する。説明には図１０〜図１１を用いる。
【００８７】
まず、実施例１に従い、図９（Ｂ）の状態のアクティブマトリクス基板を得た後、図１０のようにアクティブマトリクス基板に形成された絶縁体４８５と画素電極４７３上及び画素電極４７４上に配向膜４７５を形成する。ここでは、配向膜としてポリアミック酸を主成分とするＳＥ７７９２（日産化学製）を用いた。ＳＥ７７９２は、主にポリアミック酸のＮ-メチル-２-ピロリドン溶液からなる。配向膜４７５をフレキソ印刷法で、所定の領域に印刷した。印刷装置は、日本写真印刷製のオングストローマーを用いた。
【００８８】
その後、配向膜を８０℃のホットプレートで９０秒のプリベークを行った後、２００℃のクリーンオーブンで１．５時間焼成した。この焼成により、ポリアミック酸は、脱水反応により、閉環してポリイミドになる。
【００８９】
配向膜印刷及び焼成後のＳＥＭ写真をそれぞれ図１２（Ｂ）に示す。また、図 の（Ａ）に比べ、図１２（Ｂ）の絶縁体は、たれさがっているのが顕著である。この理由の一つとして、焼成により、体積収縮が起こることが一因と思われる。
【００９０】
また、通常、第２の層間膜４６２とゲート配線４６９と絶縁体４８５により形成される間隙部では、第２の層間膜４６２とゲート配線４６９と絶縁体４８５により形成される間隙部に配向膜を充填できないと予想していた。このように間隙部に充填できない場合には、間隙部の大きさを制御することができず、信頼性に問題を生じる。しかし、本実施例では、恐らく、ＳＥ７７９２の低い粘性のために、間隙にも配向膜を充填できたと考察される。
【００９１】
次いで、ラビング処理を行う。なお、本実施例では配向膜４７５を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ（図示しない）を所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
【００９２】
次いで、対向基板４７０を用意する。次いで、対向基板４７０上に、遮光性膜４７６、第１の着色層４７７、第２の着色層４７８、平坦化膜４７９を形成する。図示はしていないが、第３の着色層も対向基板４７０上の第１の着色層および第２の着色層と同一平面上に設けられている。
【００９３】
次いで、平坦化膜４７９上に透明導電膜からなる対向電極４８０を少なくとも画素部に形成し、対向基板の全面に配向膜４８１を形成し、ラビング処理を施した。
【００９４】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール剤４５８で貼り合わせる。シール剤にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。ただし、シール剤の剥がれを防止するために、図１０のように、形成した配向膜の外側にシール剤を設けた。
【００９５】
その後、両基板の間にシール剤の開口部（図示せず）から液晶材料４８２を注入し、封止剤（図示せず）によって完全に封止する。液晶材料４８２としてＺＬＩ-４７９２（メルク製）を用いた。このようにして図３に示す透過型の液晶表示装置が完成する。そして、必要があれば、アクティブマトリクス基板または対向基板を所望の形状に分断する。さらに、アクティブマトリクス基板及び対向基板に偏光板（図示しない）を貼りつけた。そして、公知の技術を用いて、ＦＰＣを貼りつけた。
【００９６】
以上のようにして作製される液晶表示装置は各種電子機器の表示部として用いることができる。
【００９７】
本実施例では、フレキソ印刷法により、配向膜を形成したが、スピンコーター法を用いて、配向膜を形成しても良い。ただし、シール剤剥がれ防止のために、シール剤を塗布する場所に位置する配向膜を焼成前に剥離することが望ましい。
【００９８】
本実施例では、配向膜としてポリアミック酸を用いたが、間隙部に充填できる程度の粘性の低いものであれば、特に限定されない。本発明の主成分であるポリアミック酸の対数粘度（ηｌｎ）の値は、４〜１２００ｃｍ3/gとされ、好ましくは５〜６００ｃｍ3/gとされる。ここでの対数粘度とは、Ｎ-メチル-２-ピロリドンを溶媒として用い、ポリアミック酸の濃度が５．０×１０-4ｇ/ｃｍ3である溶液に対し、２４℃で粘度の測定を行い、下記の数式によって求めたものである。
【００９９】
【数１】
ただし、残留ＤＣ電圧の発生が、同一の電界が印加しつづけられることにより、
分極が原因だと考えるとポリアミック酸やポリイミドよりも極性の低い配向膜が、望ましいと考えられる。
【０１０１】
本実施例では、アクティブマトリクス基板側に絶縁体としてアクリル樹脂を用いたが、絶縁膜として遮光性樹脂膜を設けてもよい。この際、対向基板に遮光性樹脂膜を形成する工程が不要になるので、液晶表示装置の作製工程数を増やすことなく、液晶の焼きつきや特性劣化を低減した液晶表示装置を完成させることもできる。また、レジストを採用してもよい。
【０１０２】
[実施例４]
アクティブマトリクス型液晶表示装置の他の例の構成を図１３及び図１４の断面図を用いて説明する。
【０１０３】
このアクティブマトリクス基板はゲート絶縁膜８０１及びソース配線８０２をタングステンで同時に形成し、ゲート配線８０３及び接続配線８０４をアルミニウムで同時に形成したことを特徴とする。
【０１０４】
図１３のように、基板上に半導体層８０５〜８０６、ゲート絶縁膜８８３、ゲート電極８３２ｂ、ソース配線８０２、第１の層間膜８６１、第２の層間膜８６２、画素電極４７３、画素電極４７４が形成されている。さらに、第２の層間膜８６２上にゲート配線８０３、接続配線８０４、ゲート配線８６９、ドレイン電極８７０、容量接続電極８７１が同一の材料で形成されている。図示してはいないが、ゲート配線はゲート電極と接続している。そして、少なくとも接続電極８６８、ドレイン電極８７０、容量接続電極８７１、ゲート配線８６９上に絶縁体が形成されている。さらに、配向膜８６７が形成される。第２の層間膜８６２とゲート配線８６９と絶縁体８７５により形成される間隙部にも配向膜が満たされている。
【０１０５】
図１４のように、ｎチャネル型ＴＦＴ３０１、ｐチャネル型ＴＦＴ３０２、ｎチャネル型ＴＦＴ３０３を有する駆動回路３０６と、画素ＴＦＴ３０４、保持容量３０５とを有する画素部３０７が同一基板上に形成されている。
【０１０６】
駆動回路３０１のｐチャネル型ＴＦＴ３０１はチャネル形成領域８０５、高濃度ｐ型不純物領域からなるソース領域８０６、ドレイン領域８０７を有したシングルドレインの構造が形成されている。チャネル形成領域８０５上にはゲート絶縁膜８２１が形成され、さらに、第１の電導層８２２、第二の電導層８２３が積層されている。ｐチャネル型ＴＦＴ３０１に覆い被さるように、第一の層間絶縁膜８２４、第二の層間絶縁膜８２５が形成されている。ソース領域８０６とドレイン領域８０７には、それぞれ、電気的に接続する配線８２６と電気的に接続する配線８２７が形成されている。電気的に接続する配線８２６と電気的に接続する配線８２７上には、それぞれ、絶縁体８２８と絶縁体８２９が形成されている。
【０１０７】
第１のｎチャネル型ＴＦＴ３０２には、島状半導体層にチャネル形成領域８０８、ＬＤＤ（Lightly Doped Drain）領域８０９、ドレイン領域８１１、ソース領域８１２が形成されている。チャネル形成領域８０８とＬＤＤ領域８０９上にはゲート絶縁膜８２１が形成され、さらに、第２の電導層８３１、第２の電導層８３２が形成されている。第１のｎチャネル型ＴＦＴ３０２に覆い被さるように、第１の層間絶縁膜８２４、第２の層間絶縁膜８２５が形成されている。ドレイン領域８１１とソース領域８１２には、それぞれ、電気的に接続する配線８３３と電気的に接続する配線８３４が形成されている。電気的に接続する配線８３３と電気的に接続する配線８３４上には、それぞれ、絶縁体８３５と絶縁体８３６が形成されている。
【０１０８】
駆動回路の第２のｎチャネル型ＴＦＴ３０３には、島状半導体層にチャネル形成領域８１３、ゲート電極８１４と一部が重なるＬＤＤ領域８１５とＬＤＤ領域８３７、ドレイン領域８３８、ソース領域８３９を有している。チャネル形成領域８１３上にはゲート絶縁膜８２１が形成され、さらに、ゲート電極８１４、第２の電導層８４１が形成されている。第２のｎチャネル型ＴＦＴ３０３に覆い被さるように、第１の層間絶縁膜８２４、第２の層間絶縁膜８２５が形成されている。ドレイン領域８３８とソース領域８３９には、それぞれ、電気的に接続する配線８４２と電気的に接続する配線８４３が形成されている。電気的に接続する配線８４２と電気的に接続する配線８４３上には、それぞれ、絶縁体８４４と絶縁体８４５が形成されている。
【０１０９】
画素ＴＦＴ３０４には、島状半導体層にチャネル形成領域８１６、ＬＤＤ領域８１７、ソースまたはドレイン領域８１８及びソースまたはドレイン領域８４６が形成されており、このソースまたはドレイン領域８１８は、ドレイン配線８４８を介して画素電極８２０と電気的な接続を形成する。チャネル形成領域８１６上には、第１の電導層８５０は、第２の電導層８４９が形成されている。また、接続電極８０４を介して、第１の電導層８０２とソースまたはドレイン領域８４６とが電気的な接続を形成する。第一の電導層８０２は、第二の電導層８４７及びゲート絶縁膜８０１上に形成されている。接続電極８０４及びゲート配線８０３上には、絶縁体８７２が形成されている。ドレイン配線８４８上には、絶縁体８５３が形成されている。
【０１１０】
また、保持容量３０５は、画素電極８２０と不純物領域８１９と電気的な接続配線８７１を介して接続している。電気的な接続配線８７１上には絶縁体８５２が形成されている。
【０１１１】
本明細書中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。
【０１１２】
次いで、アクティブマトリクス基板上に配向膜８７５を形成し配向処理を行う。なお、本実施例では配向膜８７５を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ（図示はしない）を所望の位置に形成する。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
【０１１３】
次いで、対向基板８７０を用意する。対向基板８７０上に遮光性膜８７６、第1の着色層８７７、第２の着色層８７８、平坦化膜８７９を形成する。
【０１１４】
次いで、対向電極８８０を画素部に形成し、対向基板の全面に配向膜８８１を形成し、配向処理を施した。
【０１１５】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール剤８５８で貼り合わせる。その後、両基板の間に液晶８８２を注入し、封止剤（図示せず）によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。
【０１１６】
このようにして、図１３〜図１４に示すようなアクティブマトリクス型液晶表示装置が完成する。図１３は、図1の上面図を鎖線Ａ―Ａ’、鎖線Ｂ―Ｂ’で切断した断面図及び鎖線Ｃ―Ｃ’の断面図であるが、図１４は、図1の上面図を鎖線Ａ―Ａ’、鎖線Ｂ―Ｂ’及び駆動回路の鎖線で切断した断面図である。鎖線Ｃ―Ｃ’で切断した断面図はゲート配線８６９に注目して切断した断面図である。ゲート配線８６９上には、絶縁体８８５が設けられている。さらに、ゲート配線８６９と絶縁体８８５の周辺には、配向膜８７５で満たされている。８７２と８８５は同一の絶縁体８８５であるが、切り口が異なる。また、ゲート配線８６９の上方には、第１の着色層８７７、第２の着色層８７８が形成されている。
【０１１７】
よって、図１３〜図１４に示すようなアクティブマトリクス型液晶表示装置でも、ゲート配線が非選択の期間に液晶にかかるゲート電圧の絶対値を減少させることができる。さらに、本発明により、液晶の焼き付きや特性劣化を低減した液晶表示装置を提供できる。
【０１１８】
[実施例５]
本実施例では、逆スタガー型ＴＦＴを有する液晶表示装置について図１５〜図１６を用いて説明する。
【０１１９】
図１５のように、画素ＴＦＴのゲート電極９０１が基板表面上に形成され、第１の絶縁層９０２を介して半導体層が形成されている。ソース配線９０３は、ゲート電極９０１と同じ基板表面上に形成されている。ゲート配線９０４と接続電極９０７は、半導体層上に形成された第２の絶縁層９０８の上に形成されている。そして、ゲート配線９０４及び接続電極９０６は、コンタクトホールを介してゲート電極９０１及び半導体層とそれぞれ接続している。また、ソース配線９０３と半導体層は、ゲート配線９０４と同じ層に形成された接続配線９０７により接続されている。さらに、保護膜９０５及び平坦膜９０８が用いられている。
【０１２０】
基板上に半導体層９０５〜９０６が形成される。第２の絶縁層９０８の上に
画素電極９７３と画素電極９７４が形成される。半導体層９０５上方には、ゲート配線９６９が形成され、さらに、ゲート配線９６９上には、絶縁体９８５が形成されている。
【０１２１】
図１６のように、同一の基板上にｐチャネル型ＴＦＴ３０１とｎチャネル型ＴＦＴ３０２を有する駆動回路３０５と、画素ＴＦＴ３０３と保持容量３０４を有する画素部３０６が形成される。
【０１２２】
駆動回路３０５のｐチャネル型ＴＦＴ３０１には、チャネル形成領域９０９、ソースまたはドレイン領域９１３が形成されている。チャネル形成領域９０９とソースまたはドレイン領域９１０の下方には、一部が重なるように、第１の絶縁層９０２と第２の絶縁層９４３とゲート配線９４２が形成されている。チャネル形成領域９０９上には第３の絶縁層９４４が形成されている。ｐチャネル型ＴＦＴ３０２に覆い被さるように、第１の層間絶縁膜９４５、第２の層間絶縁膜９０８が形成されている。ソースまたはドレイン領域９１０は、接続配線９３４を介してソース配線９３１と接続されている。接続配線９３４上には、絶縁体９４６が形成されている。ソースまたはドレイン領域９４７は、ソースまたはドレイン配線９４８と電気的に接続している。ドレイン配線９４８上には、絶縁体９４９が形成されている。
【０１２３】
ｎチャネル型ＴＦＴ３０２には、チャネル形成領域９１１、ＬＤＤ領域９１２、ソースまたはドレイン領域９１３が形成されている。
【０１２４】
チャネル形成領域９１１、ＬＤＤ領域９１２の下方には、一部が重なるように、第１の絶縁層９０２と第２の絶縁層９４３とゲート配線９３５が形成されている。チャネル形成領域９１１上には第３の絶縁層９５０が形成されている。ｎチャネル型ＴＦＴ３０２に覆い被さるように、第１の層間絶縁膜９４５、第２の層間絶縁膜９０８が形成されている。ソースまたはドレイン領域９１３は、ソースまたはドレイン配線９５１で電気的に接続している。ソースまたはドレイン配線９５１上には、絶縁体９５２が形成されている。
【０１２５】
画素部３０６の画素ＴＦＴ３０３は、マルチゲート構造であり、チャネル形成領域９１４、ソースまたはドレイン領域９１５、ＬＤＤ領域９１６が形成される。チャネル形成領域９１４の下方には、一部が重なるように、第１の絶縁層９０２と第２の絶縁層９４３とゲート電極９０１が形成されている。チャネル形成領域９１４上には第３の絶縁層９５３が形成されている。ｎチャネル型ＴＦＴ３０２に覆い被さるように、第１の層間絶縁膜９４５、第２の層間絶縁膜９０８が形成されている。ソースまたはドレイン領域９１５は、ソース配線９０３と接続電極９０７を介して電気的に接続している。画素ＴＦＴ３０３上方には、ゲート配線９６９が形成されている。図示してはいないが、ゲート配線はゲート電極と接続している。接続電極９０７とソース配線９６９上には、それぞれ絶縁体９５１、絶縁体９５５が形成されている。
【０１２６】
保持容量３０４は、容量配線９１７と半導体層９１８とその間に挟まれる第１の絶縁層９０２と第２の絶縁層９４３とから形成される。半導体層９１８は、画素電極９２０と接続配線９５６を介して電気的な接続が形成される。接続配線９５６上には、絶縁体９５７が形成されている。
【０１２７】
本明細書中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。
【０１２８】
次いで、アクティブマトリクス基板上に配向膜９７５を形成し、ラビング処理を行う。なお、本実施例では配向膜９７５を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ（図示はしない。）を所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
【０１２９】
次いで、対向基板９７０を用意する。対向基板９７０上に第１の着色層９７０、第２の着色層９７７、遮光性膜９７６、平坦化膜９７９を形成する。画素電極上方には、第１の着色層９７０が形成されている。
【０１３０】
次いで、対向電極９８０を画素部に形成し、対向基板の全面に配向膜９８１を形成し、配向処理を施した。
【０１３１】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール剤９５８で貼り合わせる。その後、両基板の間に液晶９８２を注入し、封止剤（図示せず）によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。
【０１３２】
このようにして、図１５〜１６に示すようなアクティブマトリクス型液晶表示装置が完成する。ゲート配線９６９周辺には、絶縁体９８５が設けられ、ゲート配線９６９と絶縁体９８５の周辺は、配向膜９６７で満たされている。９７２と９８５は同一の絶縁体８８５であるが、切り口が異なる。また、ゲート配線９６９の上方には、第１の着色層９７７、第２の着色層９７８が形成されている。
【０１３３】
よって、図１５〜図１６に示すようなアクティブマトリクス型液晶表示装置でも、ゲート配線が非選択の期間に液晶にかかるゲート電圧の絶対値を減少させることができる。さらに、本発明により、液晶の焼き付きや特性劣化を低減した液晶表示装置を提供できる。
【０１３４】
さらに、ＴＦＴ構造を逆スタガー型で形成することにより、ｎチャネル型ＴＦＴにおいてゲート電極とオーバーラップするＬＤＤ領域を裏面露光のプロセスにより自己整合的に形成でき、ゲート絶縁膜と半導体層を連続形成できる特徴と相まってＴＦＴの特性ばらつきを小さくすることができる。
【０１３５】
［実施例６］
本実施例では、実施例１の他の結晶化法を示す。以下、図１７を用いて、本発明の実施例を詳細に説明する。
【０１３６】
まず、基板１０００としてガラス基板（コーニング１７３７；歪点６６７℃）を用意した。次いで、基板１０００上に積層構造のゲート電極１００２を形成した。本実施例では、スパッタ法を用いて窒化タンタル膜１００１a（膜厚５０ｎｍ）とタンタル膜１００１ｂ（膜厚２５０ｎｍ）を積層形成（図１７（Ａ））し公知のパターニング技術であるフォトリソグラフィー法を用いて積層構造を有するゲート電極１００２を形成した。（図１７（Ｂ））
【０１３７】
次いで、ゲート絶縁膜、非晶質半導体膜１００４を順次大気開放しないで積層形成した。（図１７（Ｃ））本実施例では作製工程中において基板やゲート配線からの不純物が半導体膜及びゲート絶縁膜へ拡散するのを防ぐため窒化珪素膜１００３ａ（膜厚５０ｎｍ）と酸化珪素膜１００３ｂ（膜厚１２５ｎｍ）をプラズマＣＶＤ法により積層形成し、積層構造のゲート絶縁膜とした。本実施例では二層の絶縁膜をゲート絶縁膜として採用しているが、単層または三層以上の積層構造としてもよい。また、本実施例ではゲート絶縁膜上に非晶質半導体膜１００４として、膜厚５４ｎｍの非晶質珪素膜（アモルファスシリコン膜）をプラズマＣＶＤ法により形成した。なお、いずれの層の界面にも大気からの汚染物質が付着しないようにするため順次大気開放せずに積層形成した。その後、半導体膜の結晶化を妨げる非晶質珪素膜中の水素濃度を低減するための加熱処理（５００℃、１時間）を行った。
【０１３８】
こうして図１７（Ｃ）の状態が得られたら、非晶質半導体膜１００４に対して赤外光または紫外光の照射による結晶化（レーザー結晶化）を行い、結晶質半導体膜（結晶を含む半導体膜）１００５を形成した。（図１７（Ｃ））結晶化技術として紫外光を用いる場合はエキシマレーザー光または紫外光ランプから発生する強光を用いればよく、赤外光を用いる場合は赤外線レーザー光または赤外線ランプから発生する強光を用いればよい。本実施例ではＫｒＦエキシマレーザー光を線状にビーム形成して照射した。なお、照射条件としては、パルス周波数が３０Ｈｚ、オーバーラップ率は９６％、レーザーエネルギー密度は１００〜５００m/cm2であり本実施例では３６０mJ/cm2)とした。なお、レーザー結晶化の条件（レーザー光の波長、オーバーラップ率、照射強度、パルス幅、繰り返し周波数、照射時間等）は、非晶質半導体膜１００４の膜厚、基板温度等を考慮して実施者が適宜決定すればよい。なお、レーザー結晶化の条件によっては、初期半導体膜が溶融状態を経過して結晶化する場合や、初期半導体膜が溶融せずに固相状態、もしくは固相と液相の中間状態で結晶化する場合がある。この工程により非晶質半導体膜１０４は結晶化され、結晶質半導体膜１００５に変化する。本実施例において結晶質半導体膜とは多結晶珪素膜（ポリシリコン膜）である。
【０１３９】
[実施例７]
実施例３を用いて得られたアクティブマトリクス型液晶表示装置（図１０〜図１１）の構成を図１８の上面図を用いて説明する。なお、図１０〜図１１と対応する部分には同じ符号を用いた。
【０１４０】
図１８で示す上面図は、画素部、駆動回路、ＦＰＣ（フレキシブルプリント配線板：Flexible Printed Circuit）を貼り付ける外部入力端子２０３、外部入力端子と各回路の入力部までを接続する配線２０４などが形成されたアクティブマトリクス基板２０１と、着色層などが形成された対向基板２０２とがシール材４５８を介して貼り合わされている。
【０１４１】
ゲート配線側駆動回路２０５は、選択しているゲート配線２０６（＝４６９）のみ高電圧にして、他のゲート配線を低電圧に保つ役割を有している。そして、選択しているゲート配線が一本ずつ、ずれていく。1/60秒で上から下まで選択されたゲート配線が移動していく。もちろん、ゲート配線上には絶縁体が設けられている。一方、ソース配線側駆動回路２０７は、まず画像データ信号を受け取り、液晶に加えるべき電圧に変換する。そして、信号電圧を選択されたゲート配線に接続されている画素電極に加える役割を有している。ソース配線側駆動回路２０７は、ゲート配線側駆動回路２０５とタイミングをあわせて動作している。このように、各ゲート配線のスイッチング素子（図示しない）を順次、ゲート配線の高電圧で選択し、ソース配線２０８を介して所望の電圧を液晶に線順次によって加え、これを全画素に行うことにより液晶パネルの画像が得られる。
【０１４２】
ただし、画素部５０７上の対向基板側に形成された着色層２０９は赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の各色の着色層が各画素に対応して設けられている。実際の表示に際しては、赤色（Ｒ）の着色層、緑色（Ｇ）の着色層、青色（Ｂ）の着色層の３色でカラー表示を形成するが、これら各色の着色層の配列は任意なものとする。
【０１４３】
図１９は、図１８で示す外部入力端子２０３のＥ−Ｅ'線に対する断面図を示している。ただし、対向基板に設けられた積層膜等は、ここでは省略した。外部入力端子はアクティブマトリクス基板に形成され、実施例１の工程中の透明導電膜のパターニングによって形成された透明導電膜２１７は配線２１１と接続する。ただし、この工程の前には、実施例１に行われた第１の層間絶縁膜２０９及び第２の層間絶縁膜２１０のエッチングとアクリル樹脂の塗布が同時に行われている。さらに、マスクを1枚用意し、アクリル樹脂を除去しておく。
【０１４４】
その後、ベースフィルム２１２と配線２１３から形成されたＦＰＣは、この配線２１３と透明導電膜２１７とは、熱硬化型の接着剤２１４とその中に分散している導電性粒子２１６とから成る異方性導電性接着剤で貼り合わされ、電気的な接続構造を形成している。さらに、補強板２１５によって機械的強度を高めている。
【０１４５】
以上のようにして作製されるアクティブマトリクス型の液晶表示装置は各種電子機器の表示部として用いることができる。
【０１４６】
[実施例８]
本願発明を実施して形成された画素部は様々な電気光学装置（アクティブマトリクス型液晶ディスプレイ）に用いることができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本願発明を実施できる。
【０１４７】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図２０、図２１及び図２２に示す。
【０１４８】
図２０（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。本発明を表示部２００３に適用することができる。
【０１４９】
図２０（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明を表示部２１０２に適用することができる。
【０１５０】
図２０（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。本発明は表示部２２０５に適用できる。
【０１５１】
図２０（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。本発明は表示部２３０２に適用することができる。
【０１５２】
図２０（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
本発明は表示部２４０２に適用することができる。
【０１５３】
図２０（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。本願発明を表示部２５０２に適用することができる。
【０１５４】
図２１（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６０２等を含む。本発明は投射装置２６０１の一部を構成する液晶表示装置２８０８やその他の信号制御回路に適用することができる。
【０１５５】
図２１（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。本発明は投射装置２７０２の一部を構成する液晶表示装置２８０８やその他の信号制御回路に適用することができる。
【０１５６】
なお、図２１（Ｃ）は、図２１（Ａ）及び図２１（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施形態は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図２１（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１５７】
また、図２１（Ｄ）は、図２１（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施形態では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図２１（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１５８】
ただし、図２１に示したプロジェクターにおいては、透過型の液晶表示装置を用いた場合を示しており、反射型の液晶表示装置での適用例は図示していない。
【０１５９】
図２２（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６等を含む。本願発明を表示部２９０４に適用することができる。
【０１６０】
図２２（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本発明は表示部３００２に適用することができる。
【０１６１】
図２２（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。本発明は表示部３１０３に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
【０１６２】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１及び〜実施例６のどのような組み合わせからなる構成を用いても実現することができる。
【０１６３】
【発明の効果】
ゲート配線と上に絶縁体を設けることで、液晶に直接かかるＤＣ電圧の絶対値を減少させることができる。
【０１６４】
さらに、本発明による液晶表示装置の作製方法は、液晶の焼き付きや特性劣化を低減した液晶表示装置を提供することができる。
【図面の簡単な説明】
【図１】 本発明の液晶表示装置の上面図。
【図２】 本発明の液晶表示装置の上面図。
【図３】 本発明の液晶表示装置の断面簡略図。
【図４】 実施例２のシミュレーションのための構造設定
【図５】 画素電極の電位が-５Ｖ時の等電位線のシミュレーション結果（実施例２）。
【図６】 画素電極の電位が+５Ｖ時の等電位線のシミュレーション結果（実施例２）。
【図７】 アクティブマトリクス基板の作製工程を示す図（実施例1）。
【図８】 アクティブマトリクス基板の作製工程を示す図（実施例1）。
【図９】 アクティブマトリクス基板の作製工程を示す図（実施例1）。
【図１０】 本発明の液晶表示装置の断面図（実施例３）。
【図１１】 本発明の液晶表示装置の断面図（実施例３）。
【図１２】 絶縁体のＳＥＭ写真
【図１３】 本発明の液晶表示装置の断面図（実施例４）。
【図１４】 本発明の液晶表示装置の断面図（実施例４）。
【図１５】 本発明の液晶表示装置の断面図（実施例５）。
【図１６】 本発明の液晶表示装置の断面図（実施例５）。
【図１７】 アクティブマトリクス基板の作製工程を示す図（実施例６）。
【図１８】 ＡＭ−ＬＣＤの外観を示す図（実施例７）。
【図１９】 ＡＭ−ＬＣＤの端子部を示す図（実施例７）。
【図２０】 電子機器の一例を示す図（実施例８）。
【図２１】 電子機器の一例を示す図（実施例８）。
【図２２】 電子機器の一例を示す図（実施例８）。
【図２３】 本発明の液晶表示装置の断面簡略図。
【図２４】 本発明の液晶表示装置の断面図。
【図２５】 本発明の液晶表示装置の断面簡略図。
Claims (10)
- 薄膜トランジスタと、
前記薄膜トランジスタ上の層間絶縁膜と、
前記層間絶縁膜上の画素電極および配線と、
前記画素電極上の電極と、
前記配線上の第１の絶縁体と、
前記電極上の第２の絶縁体と、
前記画素電極、前記第１の絶縁体および前記第２の絶縁体上の配向膜と、を有し、
前記配線と前記電極とは同じ材料でなり、
前記第１の絶縁体と前記第２の絶縁体とは同じ材料でなり、
前記配線は前記第１の絶縁体の側面よりも内側に側面を有し、
前記電極は前記第２の絶縁体の側面よりも内側に側面を有し、
前記配線と前記第１の絶縁体により形成される庇状の間隙部に前記配向膜が配置され、
前記電極と前記第２の絶縁体により形成される庇状の間隙部に前記配向膜が配置されていることを特徴とする液晶表示装置。 - 請求項１において、前記第１の絶縁体および前記第２の絶縁体は、台形の形状を有すること特徴とする液晶表示装置。
- 請求項１または請求項２において、前記第１の絶縁体および前記第２の絶縁体はアクリル系、ポリイミド系、ポリイミドアミド系、エポキシ系の少なくとも一つを主成分とし、比誘電率が４．５以下の有機系樹脂材料からなることを特徴とする液晶表示装置。
- 請求項１乃至請求項３のいずれか一項において、前記第１の絶縁体および前記第２の絶縁体が０．５μｍ〜１．０μｍの厚さであることを特徴とする液晶表示装置。
- 請求項１乃至請求項４のいずれか一項において、前記配向膜の対数粘度が４〜１２００ｃｍ３／ｇであることを特徴とする液晶表示装置。
- 請求項１乃至請求項５のいずれか一項に記載の液晶表示装置を用いた電子機器。
- 請求項１乃至請求項５のいずれか一項に記載の液晶表示装置を用いたパーソナルコンピュータ、ビデオカメラ、モバイルコンピュータ、ゴーグル型ディスプレイ、プログラムを記録した記録媒体を用いる映像再生装置、デジタルカメラ、プロジェクター、携帯電話、電子書籍、またはディスプレイ。
- 半導体層、ゲート絶縁膜およびゲート電極を有する薄膜トランジスタを形成する工程と、
前記薄膜トランジスタ上に層間絶縁膜を形成する工程と、
前記層間絶縁膜上に画素電極を形成する工程と、
前記層間絶縁膜および前記画素電極上に配線材料を形成する工程と、
前記配線材料上に絶縁膜を形成する工程と、
前記絶縁膜上にレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記絶縁膜をエッチングして第１の絶縁体および第２の絶縁体を形成した後、前記配線材料をエッチングして前記第１の絶縁体下に前記第１の絶縁体の側面よりも内側に側面を有する配線を形成すると共に、前記第２の絶縁体下に前記第２の絶縁体の側面よりも内側に側面を有し画素電極と電気的に接続する電極を形成する工程と、
前記画素電極上、前記第１の絶縁体上、前記第２の絶縁体上、前記配線と前記第１の絶縁体により形成される庇状の間隙部および前記電極と前記第２の絶縁体により形成される庇状の間隙部に配向膜を形成する工程と、を有する液晶表示装置の作製方法。 - 請求項８において、前記絶縁膜には、アクリル系、ポリイミド系、ポリイミドアミド系、エポキシ系の少なくとも一つを主成分とし、比誘電率が４．５以下である有機系樹脂材料を用いることを特徴とする液晶表示装置の作製方法。
- 請求項８または請求項９において、前記絶縁膜を０．５μｍ〜１．０μｍの厚さに形成することを特徴とする液晶表示装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000224566A JP4776759B2 (ja) | 2000-07-25 | 2000-07-25 | 液晶表示装置およびその作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000224566A JP4776759B2 (ja) | 2000-07-25 | 2000-07-25 | 液晶表示装置およびその作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002043578A JP2002043578A (ja) | 2002-02-08 |
| JP2002043578A5 JP2002043578A5 (ja) | 2007-09-20 |
| JP4776759B2 true JP4776759B2 (ja) | 2011-09-21 |
Family
ID=18718502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000224566A Expired - Fee Related JP4776759B2 (ja) | 2000-07-25 | 2000-07-25 | 液晶表示装置およびその作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4776759B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW507258B (en) | 2000-02-29 | 2002-10-21 | Semiconductor Systems Corp | Display device and method for fabricating the same |
| JP2003330388A (ja) * | 2002-05-15 | 2003-11-19 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2004165241A (ja) | 2002-11-11 | 2004-06-10 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07118543B2 (ja) * | 1986-03-04 | 1995-12-18 | 松下電器産業株式会社 | 薄膜トランジスタおよびその製造方法 |
| JPH0816758B2 (ja) * | 1989-02-17 | 1996-02-21 | 松下電器産業株式会社 | 液晶画像表示装置およびその製造方法 |
| JPH052187A (ja) * | 1991-01-31 | 1993-01-08 | Semiconductor Energy Lab Co Ltd | 液晶電気光学装置 |
| JPH0850309A (ja) * | 1994-05-31 | 1996-02-20 | Semiconductor Energy Lab Co Ltd | 電気光学装置 |
| JPH11218784A (ja) * | 1998-02-03 | 1999-08-10 | Toshiba Corp | 液晶表示装置及び液晶表示装置用アクティブマトリクス基板の製造方法 |
| JP4689009B2 (ja) * | 2000-07-05 | 2011-05-25 | 株式会社半導体エネルギー研究所 | 表示装置、電子機器および表示装置の作製方法 |
-
2000
- 2000-07-25 JP JP2000224566A patent/JP4776759B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002043578A (ja) | 2002-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9786787B2 (en) | Semiconductor device and fabrication method thereof | |
| JP4940368B2 (ja) | 半導体装置 | |
| JP5025057B2 (ja) | 半導体装置の作製方法 | |
| US7141822B2 (en) | Semiconductor device and method for manufacturing the same | |
| US7449376B2 (en) | Method of manufacturing a semiconductor device | |
| US6777713B2 (en) | Irregular semiconductor film, having ridges of convex portion | |
| US6727124B2 (en) | Method of manufacturing a TFT using a catalytic element to promote crystallization of a semiconductor film and gettering the catalytic element | |
| US7492417B2 (en) | Method of manufacturing liquid crystal display device | |
| KR100929988B1 (ko) | 반도체 디바이스 제조 방법 | |
| JP4916620B2 (ja) | 液晶表示装置及び電気光学装置 | |
| JP4776759B2 (ja) | 液晶表示装置およびその作製方法 | |
| JP3942878B2 (ja) | 半導体装置の作製方法 | |
| JP4818288B2 (ja) | 半導体装置の作製方法 | |
| JP4993802B2 (ja) | 半導体装置 | |
| JP4137555B2 (ja) | 半導体装置の作製方法 | |
| JP5256336B2 (ja) | 液晶表示装置 | |
| JP5955920B2 (ja) | 半導体装置 | |
| JP2012163983A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070725 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070725 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110204 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110329 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110525 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110621 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110629 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140708 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140708 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |