JP4770900B2 - 電気光学装置及び電子機器 - Google Patents

電気光学装置及び電子機器 Download PDF

Info

Publication number
JP4770900B2
JP4770900B2 JP2008240413A JP2008240413A JP4770900B2 JP 4770900 B2 JP4770900 B2 JP 4770900B2 JP 2008240413 A JP2008240413 A JP 2008240413A JP 2008240413 A JP2008240413 A JP 2008240413A JP 4770900 B2 JP4770900 B2 JP 4770900B2
Authority
JP
Japan
Prior art keywords
terminal
transistor
gate
period
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008240413A
Other languages
English (en)
Other versions
JP2009042776A (ja
Inventor
貴士 宮澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of JP2009042776A publication Critical patent/JP2009042776A/ja
Application granted granted Critical
Publication of JP4770900B2 publication Critical patent/JP4770900B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electronic Switches (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、画素回路や検出回路等に適用可能な電子回路、電気光学装置や検出装置等の電子装置、及び電子機器に関連する。
低消費電力や高視野角、あるいは高いコントラスト比等の優れた特性を有する有機エレクトロルミネッセンス素子等の電気光学素子を有する電気光学装置に対する関心が近年高まっている。
トランジスタはしばしば電気光学素子の駆動に用いられるが、そのような場合、トランジスタ特性のバラツキや経時変化が電気光学素子の動作に影響を及ぼすことがある。そのため、そのような特性のバラツキや経時変化を補償、抑制あるいは減少させることは重要な課題の一つである。
本発明に係る電子回路は、第１の端子と、第２の端子と、前記第１の端子と前記第２の端子との間に設けられた第１のチャネル領域と、第１のゲートと、を備えた第１のトランジスタと、第３の端子と、第４の端子と、前記第３の端子と前記第４の端子との間に設けられた第２のチャネル領域と、第２のゲートと、を備えた第２のトランジスタと、第１の電極と第２の電極とを備えた容量素子と、を含み、前記第１の電極は、前記第１のゲートに接続され、前記第２の電極は、前記第１の端子及び前記第２の端子のいずれかに接続され、第１の期間に設定された前記第１のトランジスタの前記第１のゲートのゲート電圧に対応する電流レベルを有する駆動電流が第２の期間の少なくとも一部に前記第２の端子から前記第１の端子に流れ、前記第１の端子の電位は、前記第２の期間以外の少なくとも１つの期間において、前記第２の端子の電位と同等かそれ以上の電位であることを特徴とする。
上記の電子回路において、さらに第５の端子と、第６の端子と、前記第５の端子と前記第６の端子との間に設けられた第３のチャネル領域と、を備えた第３のトランジスタと、を含んでもよい。
上記の電子回路において、 前記第１の期間において、前記第５の端子の電位は前記第６の端子を同等からそれ以上であってもよい。
上記の電子回路において、前記第３のトランジスタのゲートは、前記第５の端子及び前記第６の端子のうちの一方と接続されていてもよい。
上記の電子回路において、前記第６の端子の電位は、前記第２の期間に第５の端子の電位と同等かそれ以上の電位であってもよい。
上記の電子回路において、前記第２の電極は、前記第１の端子に接続されていてもよい。
本発明に係る他の電子回路は、第１の端子と、第２の端子と、前記第１の端子と前記第２の端子との間に設けられた第１のチャネル領域と、第１のゲートと、を備えた第１のトランジスタと、第３の端子と、第４の端子と、前記第３の端子と前記第４の端子との間に設けられた第２のチャネル領域と、第２のゲートと、を備えた第２のトランジスタと、第１の電極と第２の電極とを備えた容量素子と、を含み、前記第１の電極は、前記第１のゲートに接続され、前記第２の電極は、前記第１の端子及び前記第２の端子のいずれかに接続され、第１の期間に設定された前記第１のトランジスタの前記第１のゲートのゲート電圧に対応する電流レベルを有する駆動電流が第２の期間の少なくとも一部に前記第２の端子から前記第１の端子に流れ、前記第１の期間の少なくとも１部において、逆バイアス電流が前記第１の端子から前記第２の端子へ流れること、を特徴とする。
上記の電子回路において、前記逆バイアス電流は、前記第１のトランジスタの閾値電圧の変化を抑制してもよい。
上記の電子回路において、前記第１のトランジスタは、ｎチャネル型であってもよい。
上記の電子回路において、前記第１のトランジスタは、アモルファスシリコンにより形成されていてもよい。
本発明に係る電気光学装置は、複数のデータ線と、複数の走査線と、複数の電圧供給線と、複数の画素回路と、を備え、前記複数の画素回路の各々は、第１の端子と、第２の端子と、前記第１の端子と前記第２の端子との間に設けられた第１のチャネル領域と、第１のゲートと、を備えた第１のトランジスタと、第３の端子と、第４の端子と、前記第３の端子と前記第４の端子との間に設けられた第２のチャネル領域と、第２のゲートと、を備えた第２のトランジスタと、電気光学素子と、第１の電極と第２の電極とを備えた容量素子と、を含み、前記第１の電極は、前記第１のゲートに接続され、前記第２の電極は、前記第１の端子及び前記第２の端子のいずれかに接続され、第１の期間に設定された前記第１のトランジスタの前記第１のゲートのゲート電圧に対応する電流レベルを有する駆動電流が第２の期間の少なくとも一部に前記第２の端子から前記第１の端子に流れ、前記第１の端子の電位は、前記第２の期間以外の少なくとも１つの期間において、前記第２の端子の電位と同等かそれ以上の電位であることを特徴とする。
上記の電気光学装置において、前記電気光学素子は、前記第１の端子に接続されていてもよい。
上記の電気光学装置において、前記第２の端子は、前記複数の電圧供給線のうちの一つの電圧供給線に接続されていてもよい。
上記の電気光学装置において、前記複数の電圧供給線は、前記複数のデータ線に交差してもよい。
本発明に係る電子装置は、上記の電子回路を備える。
本発明に係る電子機器は、上記の電気光学装置又は上記の電子装置を備える。
本発明に関係する第１の電子回路は、第１の端子と、第２の端子と、前記第１の端子と前記第２の端子との間に設けられた第１のチャネル領域と、を備えた第１のトランジスタと、第３の端子と、第４の端子と、前記第３の端子と前記第４の端子との間に設けられた第２のチャネル領域と、を備えた第２のトランジスタと、を含み、前記第１のトランジスタのゲート電圧は、第１の期間に前記第１の端子から前記第２の端子に流れた書込電流に基づいて設定され、第２の期間に前記第２の端子から前記第１の端子へ再生電流が流れ、前記再生電流の電流レベルは前記第１の期間に設定された前記ゲート電圧に対応すること
を特徴とする。

上記の電子回路において、前記書込電流を、前記第３の端子から前記第２の端子へ、前記第４の端子及び前記第１の端子を経由して流すようにしてもよい。
本発明に関係する第２の電子回路は、第１の端子と、第２の端子と、前記第１の端子と前記第２の端子との間に設けられた第１のチャネル領域と、を備えた第１のトランジスタと、第３の端子と、第４の端子と、前記第３の端子と前記第４の端子との間に設けられた第２のチャネル領域と、を備えたチャネル第２のトランジスタと、第５の端子と、第６の端子と、前記第５の端子と前記第６の端子との間に設けられ第３のチャネル領域とを備えた第３のトランジスタと、を含み、前記第１のトランジスタのゲート電圧は、第１の期間に前記第５端子から前記第６の端子へと流れる書込電流により設定され、再生電流は、第２の期間に前記第２の端子から前記第１の端子へと流れ、前記再生電流の電流レベルは前記第１の期間に設定された前記ゲート電圧に対応することを特徴とする。
上記の電子回路において、前記第５の端子の電位は、前記第１の期間において前記第６の端子の電位と同等、それ以上の電位であることが好ましい。
上記の電子回路において、前記第３のトランジスタのゲートは、前記第５の端子及び前記第６の端子のうちのいずれかと接続されていてもよい。
上記の電子回路において、さらに第１の電極と第２の電極とを備えた容量素子を含み、前記第１の電極は前記第１のトランジスタの前記ゲートに接続されていてもよい。
上記の電子回路において、前記第１の端子の電位は、第２の期間以外の少なくとも１つの期間において、前記第２の端子の電位と同等かそれ以上の電位であってもよい。
上記の電子回路において、前記第６の端子の電位は、第５の端子の電位と同等かそれ以上の電位であってもよい。これにより、前記第３のトランジスタをオフ状態とすることが可能となる。
上記の電子回路において、前記容量素子の前記第２の電極は、前記第１の端子及び前記第２の端子のうちいずれかと接続されていてもよい。
本発明に関係する第３の電子回路は、第１の端子と、第２の端子と、前記第１の端子と前記第２の端子との間に設けられた第１のチャネル領域と、を備えた第１のトランジスタと、第３の端子と、第４の端子と、前記第３の端子と前記第４の端子との間に設けられた第２のチャネル領域と、を備えた第２のトランジスタと、第５の端子と、第６の端子と、前記第５の端子と前記第６の端子との間に設けられた第３のチャネル領域と、を備えた第３のトランジスタと、を含み、前記第１のトランジスタのゲート電圧は、第１の期間に前記第５の端子から前記第６の端子へ流れる書込電流によって設定され、逆バイアス電流は、前記第１の期間の少なくとも１部において、前記第１の端子から前記第２の端子へ流れ、再生電流は、第２の期間に、前記第２の端子から前記第１の端子へ流れ、前記再生電流の電流レベルは前記書込電流によって設定された前記ゲート電圧に対応しており、前記第１の端子の電位は、前記第２の期間の少なくとも１部において、前記第２の端子の電位と同等か、それ以下であることを特徴とする。
上記の電子回路は、電気光学装置や検出装置等の電子装置に適用可能な電子回路として利用することができる。
本発明に関係する第１の電気光学装置は、複数のデータ線と、複数の走査線と、複数の電圧供給線と、複数の画素回路と、を備え、前記複数の画素回路の各々は、第１の端子と、第２の端子と、前記第１の端子と前記第２の端子との間に設けられたチャネル領域と、を備えた駆動トランジスタと、電気光学素子と、前記複数の走査線のうちの１つから供給される走査信号によって制御されるスイッチングトランジスタと、を含み、前記駆動トランジスタのゲート電圧は、第１の期間に前記複数のデータ線のうちの１つと前記複数の電圧供給線のうちの１つとの間に流れるデータ電流に応じて設定され、駆動電圧及び駆動電流のうちの少なくとも１つが前記電気光学素子に供給され、逆バイアス電流は、前記第１の期間の少なくとも１部において、前記第１の端子から前記第２の端子に流れ、順バイアス電流は、第２の期間の少なくとも１部において、前記第２の端子から前記第１の端子に流れることを特徴とする。
上記の電気光学装置において、前記複数の画素回路の各々は、前記駆動トランジスタの特性を補償する補償トランジスタを含み、前記データ電流は前記補償トランジスタを通過するようにすることが好ましい。
また、本発明に関係する第２の電気光学装置は、複数のデータ線と、複数の走査線と、複数の電圧供給線と、複数の画素回路と、を含み、前記複数の画素回路の各々は、第１の端子と第２の端子と前記第１の端子と前記第２の端子との間に設けられたチャネル領域とを含む駆動トランジスタと、電気光学素子と、前記複数の走査線のうちの１つの走査線を介して供給される走査信号によって制御されるスイッチングトランジスタと、を含み、前記駆動トランジスタのゲート電圧は、前記第１の期間に前記複数のデータ線のうち１つと前記複数の電圧供給線のうちの１つとの間に流れるデータ電流により設定され、駆動電流は第２の期間に前記電気光学素子に供給され、前記駆動電流は、前記第２の端子から前記第１の端子に流れることを特徴とする。
本発明の電子装置は、上記の電子回路を備えたことを特徴とする。
本発明の電子機器は、上記の電気光学装置または上記の電子装置を備えたことを特徴とする。
なお、ここで「対応する」という用語は、書込電流やデータ電流の電流レベルは再生電流や駆動電流の電流レベルに等しい場合のみを意味するのではなく、再生電流や駆動電流の電流レベルは、書込電流あるいはデータ電流の電流レベルに加えて他のファクターによっても設定される。
例えば、駆動トランジスタのゲート電圧を、書込電流等のデータ信号に加えて、当該駆動トランジスタのゲートに接続された容量素子の関与する容量結合によって設定してもよい。
具体的には、図１に示した電子回路にように、駆動トランジスタＴ２のゲートと駆動トランジスタＴ２のドレイン及びソースのうちいずれか一方との間に配置された容量素子Ｃ１を備えている場合、被駆動素子である有機エレクトロルミネッセンス素子と駆動トランジスタＴ２との間のノードＮの電位が、容量素子Ｃ１を介した容量結合によって再生ステップの間であっても、駆動トランジスタＴ２のゲート電圧に影響させるようにしてもよい。これにより、第２の期間あるいは再生期間におけるノードＮの電位の変化に追従することが可能となる。
本発明に関係する電子回路は、有機エレクトロルミネッセンス装置、液晶装置、電気泳動装置、ミクロ分析やセンシング等のための電子装置に適用可能である。以下、好ましい実施形態として有機エレクトロルミネッセンス装置に適用されるいくつかの電子回路について説明する。なお、電子回路は、多結晶シリコントランジスタやアモルファスシリコントランジスタばかりでなく結晶シリコントランジスタで構成された電子回路にも適用可能である。
図１は本発明の第１実施形態に関係する画素回路である。当該画素回路は、トランジスタＴ１、Ｔ２、Ｔ３、容量素子Ｃ１、及び有機エレクトロルミネッセンス素子ＯＥＬを含んでいる。トランジスタＴ１のゲートは、走査線Ｙｊに接続され、スイッチングトランジスタとして機能する。トランジスタＴ１のゲートには走査線Ｙｊを介して走査信号が供給される。トランジスタＴ１をオン状態とする走査信号がトランジスタＴ１のゲートに供給されることによりトランジスタＴ１はオン状態となる。
トランジスタＴ２は、その導通状態によって、有機エレクトロルミネッセンス素子ＯＥＬに供給する駆動電流の電流レベルを決定するトランジスタである。
トランジスタＴ３はトランジスタＴ２の特性を補償するトランジスタである。トランジスタＴ３のゲートは、トランジスタＴ３のソース及びドレインのうちいずれかの端子に接続されている。
なお、本実施形態では、トランジスタＴ１、Ｔ２、及びＴ３はいずれもｎチャネル型である。
容量素子Ｃ１は、トランジスタＴ２のゲートとトランジスタＴ２のソース及びドレインのうちいずれか１つとの間に配置されている。具体的には、容量素子を構成する電極のうち１つの電極はトランジスタＴ２のゲートに接続され、他方の電極は、トランジスタＴ２と有機エレクトロルミネッセンス素子ＯＥＬとの間のノードＮに接続されている。このような容量素子の配置により、トランジスタＴ２のゲートはノードＮの電位の影響を受けるが、トランジスタＴ２のゲートとソースとの間の電位差は、容量素子Ｃ１の関与する容量結合により、データ電流によりトランジスタＴ２の導通状態を設定する書込期間及び駆動電流を有機エレクトロルミネッセンス素子ＯＥＬに供給する再生期間を通してほぼ一定に保持されることとなる。
本実施形態では、画素回路を駆動するために少なくとも２つの期間を設けている。それが上述の書込期間と再生期間である。
図１に示したように、書込電流Ｉｐが、書込期間にデータ線Ｘｉと電圧供給線Ｌｋとの間をトランジスタＴ１及びＴ３を経由して流れる。本実施形態では、電圧供給線Ｌｋの電位は、少なくとも書込期間の一部において、有機エレクトロルミネッセンス素子ＯＥＬの対向電極Ｃａと同じか、それいより低いこと、すなわち、ＶｓｓかＶｓｓ以下であることが好ましい。
トランジスタＴ２のゲート電圧は、データ線Ｘｉと電圧供給線Ｌｋとの間に流れる書込電流またはデータ電流Ｉｐに応じて設定される。トランジスタＴ２の、有機エレクトロルミネッセンス素子ＯＥＬとは反対側の端子の電位は、書込期間の少なくとも１部において、Ｖｓｓ、あるいはＶｓｓより低いことが好ましい。換言すれば、トランジスタＴ２の端子の電位は、書込期間にトランジスタＴ２を流れる電流の方向と、再生期間にトランジスタＴ２を流れる電流の方向と、が互いに反対となるように設定することが好ましい。
書込期間と再生期間との間の電流の流れる方向の変化は、トランジスタＴ２あるいは有機エレクトロルミネッセンス素子ＯＥＬの閾値電圧等の特性の変化や劣化の抑制に寄与する。
図２に示すように、トランジスタＴ２のゲート電圧を設定した後の、再生期間には、トランジスタＴ１がオフ状態となって、トランジスタＴ３のゲートがデータ線Ｘｉから電気的に切り離され、電圧供給線Ｌｋの電位はＶｄｄに設定される。
本実施形態では、ＶｄｄはＶｓｓより高電位である。電圧供給線Ｌｋの電位をＶｓｓからＶｄｄに変化させることにより、トランジスタＴ３は自動的にオフ状態となって、トランジスタＴ３のゲートは電圧供給線Ｌｋから電気的に切り離される。
再生電流あるいは駆動電流Ｉｒは、書込電流Ｉｐにより設定されたトランジスタＴ２のゲート電圧に応じた電流レベルを有し、電圧供給線Ｌｋと対向電極Ｃａとの間を流れる。本実施形態では、駆動電流Ｉｒは電圧供給線Ｌｋから対向電極Ｃａに流れる。
トランジスタＴ２と有機エレクトロルミネッセンス素子ＯＥＬとの間のノードＮの電位は書込期間及び再生期間を通して常には一定ではない。
ノードＮの電位は、通常、トランジスタＴ２を通過する駆動電流Ｉｒの電流レベルに依存する。これにより、駆動電流Ｉｒと書込電流Ｉｒとの間に不一致が生ずる。本実施形態では、容量素子Ｃ１が、ノードＮとトランジスタＴ２のゲートとの間に配置されているので、トランジスタＴ２のゲート電圧はノードＮの電位の変化に追従することが可能である。
例えば、再生期間におけるノードＮの電位が書込期間におけるノードＮの電位よりも高くなる場合は、書込電流の供給によって設定されたトランジスタＴ２のゲート電圧は、再生期間には、容量素子Ｃ１における容量結合により上昇する。これに再生電流Ｉｒと書込電流Ｉｐとの間の不一致は抑制される。
図３は本発明に関係する画素回路であり、トランジスタＴ４、Ｔ５、Ｔ６、容量素子Ｃ１、そして、有機エレクトロルミネッセンス素子ＯＥＬを含む。トランジスタＴ４は、そのゲートに走査線Ｙｊを介して供給される走査信号によってい制御され、スイッチングトランジスタとして機能する。トランジスタＴ４は、トランジスタＴ４のゲートにトランジスタＴ４をオン状態とする走査信号が供給されることによりオン状態となる。
トランジスタＴ５は駆動トランジスタであり、その導通状態は、有機エレクトロルミネッセンス素子ＯＥＬに供給される駆動電流の電流レベルに設定する。
トランジスタＴ６は、トランジスタＴ５と有機エレクトロルミネッセンス素子ＯＥＬとの間のノードＮとトランジスタＴ５との電気的接続を制御するトランジスタである。
容量素子Ｃ１はトランジスタＴ５のゲートと第２の電圧供給線Ｌｂｋとの間に配置されている。すなわち、容量素子Ｃ１を構成する電極のうち１つの電極はトランジスタＴ５のゲートに接続され、他方の電極は第２の電圧供給線Ｌｂｋに接続されている。
この画素回路は少なくとも２つの期間によって駆動される。第１の期間は、トランジスタＴ５のゲート電圧が設定される書込期間であり、第２の期間は、有機エレクトロルミネッセンス素子ＯＥＬに駆動電流Ｉｒが供給される再生期間である。
書込期間には、書込電流Ｉｐはデータ線Ｘｉら第１の電圧供給線Ｌａｋへ流れる。この時、第１の電圧供給線Ｌａｋの電位は、有機エレクトロルミネッセンス素子ＯＥＬの対向電極Ｃａの電位と同等か、あるいはそれ以下、すなわち、Ｖｓｓ、あるいはそれ以下の電位であることが好ましい。
トランジスタＴ５のゲート電圧はデータ線Ｘｉと第１の電圧供給線Ｌａｋとの間にトランジスタＴ４、Ｔ６、及びＴ５を経由して流れる書込電流によって設定される。この時、トランジスタＴ５の有機エレクトロルミネッセンス素子ＯＥＬとは反対側の端子の電位はＶｓｓあるいはＶｓｓ以下であることが好ましい。あるいは、トランジスタＴ５の端子の電位は、書込期間にトランジスタＴ５を流れる電流の方向と、再生期間にトランジスタＴ５を流れる電流の方向と、が互いに反対となるように設定することが好ましい。
書込期間と再生期間との間の電流の流れる方向の変化は、トランジスタＴ５あるいは有機エレクトロルミネッセンス素子ＯＥＬの閾値電圧等の特性の変化や劣化の抑制に寄与する。
書込電流によりゲート電圧を設定した後の再生期間に、トランジスタＴ４がオフ状態となり、トランジスタＴ５のゲートはデータ線Ｘｉから電気的に切り離され、第１の電圧供給線Ｌａｋの電位は図４に示したようにＶｄｄに設定される。
第１の電圧供給線Ｌａｋの電位をＶｓｓからＶｄｄとすることにより、書込電流Ｉｐによって設定されたゲート電圧に応じた電流レベルを有する駆動電流が、有機エレクトロルミネッセンス素子ＯＥＬと第１の電圧供給線Ｌａｋとの間にトランジスタＴ５を経由して流れる。
駆動トランジスタＴ２及びＴ５を通過する電流の方向が書込期間と再生期間とでは、逆となるために、駆動トランジスタＴ２及びＴ５の閾値電圧や劣化等の特性変化は抑制される。
さらに、逆バイアス電流を書込電流として利用するため、時間あるいはフレームを有効利用することが可能である。従って、上述の電子回路は、特に閾値電圧の変化し、さらにその閾値電圧の変化を抑制する必要のあるアモルファスシリコントランジスタを含む回路として好適である。
上述の電子回路のいずれもが、電気光学装置の画素回路として利用可能である。図５には、電気光学装置の例として、画素領域１１に画素回路２０を備えた有機エレクトロルミネッセンス装置１０を示した。ここで、上述の電子回路のいずれも画素回路２０として利用可能である。有機エレクトロルミネッセンス装置１０は、画素回路２０を駆動するための、データ線駆動回路１２、走査線駆動回路１３、入力制御回路１４、及び電圧供給線制御回路１５を備えている。データ線駆動回路１２、走査線駆動回路１３、入力制御回路１４、及び電圧供給線制御回路１５のうち１つまたは２つが画素回路２０と同じ基板上に配置されていてもよい。あるいは、データ線駆動回路１２、走査線駆動回路１３、入力制御回路１４、電圧供給線制御回路１５、及び画素回路２０が同一基板上に配置されていてもよい。典型的には、走査線駆動回路１３及び電圧供給線制御回路１５のうち少なくとも１つと画素回路２０とが同一の基板上に配置されている。好ましくは、走査線駆動回路１３、電圧供給線制御回路１５、及び画素回路２０が１つの基板上に配置されているのがよい。
入力制御回路１４は制御信号ＣＳを受け、走査線駆動回路を制御する走査線駆動回路制御信号ＳＳ、データ線駆動回路を制御するデータ線駆動回路制御信号ＤＳ、電圧供給線制御回路を制御する電圧供給線制御回路制御信号ＶＳを生成する。
走査線駆動回路１３は走査線駆動回路制御信号ＳＳを受け、画素回路２０に対して走査線Ｙ１〜Ｙｎ（ｎは１以上の自然数）を介して走査信号を供給する。
データ線駆動回路１２は、データ線駆動回路制御信号ＤＳを受け、書込電流Ｉｐ（あるいはデータ電流）を画素回路２０にデータ線Ｘ１〜Ｘｍ（ｍは１以上の自然数）を介して供給する。データ線駆動回路制御信号ＤＳは、書込電流Ｉｐを生成するための電圧信号を含んでいてもよい。
電圧供給線制御回路１５は、電圧供給線制御回路制御信号ＶＳを受け、データ線Ｘ１〜Ｘｍと交差する方向、あるいは走査線Ｙ１〜Ｙｎと平行に延設された電圧供給線Ｖ１〜Ｖｎの各々の電位を制御する。
典型的には、画素回路２０は少なくとも２つのステップを備えた駆動方法によって駆動される。上記の２つのステップにおける電圧供給線Ｖ１〜Ｖｎの各々の電位は、画素回路２０を通過する書込電流Ｉｐの方向と有機エレクトロルミネッセンス素子ＯＥＬを通過する駆動電流の方向とが互いに反対方向となるように設定される。
電圧供給線Ｖ１〜Ｖｎの各々は、図３及び４に示したように第１の電圧供給線と第２の電圧供給線とを含んでもよい。第１の電圧供給線と第２の電圧供給線のうち１つは所定電位に設定されていてもよい。
有機エレクトロルミネッセンス装置１０は、コンピュータ、携帯電話、テレビ等の電子機器の表示ユニットとして利用可能であり、また、プリンターヘッドにも利用可能である。
本発明を特定の実施例とともに説明したが、もちろん、当業者にとっては、種々の変形例、置換例等が可能である。従って、上述の好ましい実施形態は、あくまで具体例であってこれに限定されるものではなく、本発明から逸脱することなしにいくつかの変更は可能である。
第１の実施形態の画素回路であって、書込期間における動作を示したものである。 第１の実施形態の画素回路であって、再生期間における動作を示したものである。 第２の実施形態の画素回路であって、書込期間における動作を示したものである。 第２の実施形態の画素回路であって、再生期間における動作を示したものである。 本発明の電子回路を適用可能な有機エレクトロルミネッセンス装置１０を示したものである。
符号の説明
１０…有機ＥＬエレクトロルミネッセンス装置、１１…画素領域、１２…データ線駆動回路、１３…走査線駆動回路、１４…入力制御回路、１５…電圧供給線制御回路、２０…画素回路、Ｃａ…対向電極、ＯＥＬ…有機エレクトロルミネッセンス素子、Ｉｐ…書込電流（データ電流）、Ｉｒ…駆動電流（再生電流）、Ｙｊ…走査線、Ｘｉ…データ線、Ｌｋ…電圧供給線、Ｌａｋ…第１の電圧供給線、Ｌｂｋ…第２の電圧供給線。

Claims (2)

  1. 複数のデータ線と、
    複数の走査線と、
    複数の電圧供給線と、
    複数の画素回路と、を備え、
    前記複数の画素回路の各々は、
    第１の端子と、第２の端子と、第１のゲートと、を備えた第１のトランジスタと、
    第３の端子と、第４の端子と、第２のゲートと、を備えた第２のトランジスタと、
    電気光学素子と、
    第１の電極と第２の電極とを備えた容量素子と、を含み、
    前記容量素子の前記第１の電極は前記第１のゲートに接続され、前記第２の電極は前記第１の端子に接続され、
    前記第１のトランジスタの前記第２の端子は前記電圧供給線に接続され、
    前記第２のトランジスタの前記第３の端子は前記第１のゲートに接続され、前記第４の端子は前記電圧供給線に接続され、前記第２のゲートは前記第１のゲートに接続され、
    第１の期間に、前記第３の端子から前記第４の端子を経由して前記電圧供給線に流れる、前記データ線から供給されるデータ電流に応じて前記第１のゲートのゲート電圧が設定され、
    第２の期間の少なくとも一部に、前記ゲート電圧に対応する電流レベルを有する駆動電流が前記第２の端子から前記第１の端子を経て、前記電気光学素子の一端に向けて流れ、
    前記電圧供給線の電位は、前記第１の期間において、前記電気光学素子の他端の電位と同等かそれ以下の電位であることにより、前記第１の期間の少なくとも一部において、逆バイアス電流が前記第１の端子から前記第２の端子へ流れること
    を特徴とする電気光学装置。
  2. 請求項１に記載の電気光学装置を備えた電子機器。
JP2008240413A 2004-05-21 2008-09-19 電気光学装置及び電子機器 Expired - Fee Related JP4770900B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US57277804P 2004-05-21 2004-05-21
US60/572778 2004-05-21

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005142340A Division JP4678234B2 (ja) 2004-05-21 2005-05-16 電子回路、電気光学装置、電子装置、及び電子機器

Publications (2)

Publication Number Publication Date
JP2009042776A JP2009042776A (ja) 2009-02-26
JP4770900B2 true JP4770900B2 (ja) 2011-09-14

Family

ID=35476327

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2005142340A Expired - Fee Related JP4678234B2 (ja) 2004-05-21 2005-05-16 電子回路、電気光学装置、電子装置、及び電子機器
JP2008240413A Expired - Fee Related JP4770900B2 (ja) 2004-05-21 2008-09-19 電気光学装置及び電子機器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2005142340A Expired - Fee Related JP4678234B2 (ja) 2004-05-21 2005-05-16 電子回路、電気光学装置、電子装置、及び電子機器

Country Status (5)

Country Link
US (2) US20050258867A1 (ja)
JP (2) JP4678234B2 (ja)
KR (1) KR100636261B1 (ja)
CN (2) CN100533529C (ja)
TW (1) TWI295899B (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050258867A1 (en) * 2004-05-21 2005-11-24 Seiko Epson Corporation Electronic circuit, electro-optical device, electronic device and electronic apparatus
CA2490858A1 (en) 2004-12-07 2006-06-07 Ignis Innovation Inc. Driving method for compensated voltage-programming of amoled displays
KR20080032072A (ko) 2005-06-08 2008-04-14 이그니스 이노베이션 인크. 발광 디바이스 디스플레이 구동 방법 및 시스템
US9269322B2 (en) 2006-01-09 2016-02-23 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
WO2007079572A1 (en) 2006-01-09 2007-07-19 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
US9489891B2 (en) 2006-01-09 2016-11-08 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
EP2200010B1 (en) * 2007-10-18 2013-07-31 Sharp Kabushiki Kaisha Current-driven display
WO2009127065A1 (en) 2008-04-18 2009-10-22 Ignis Innovation Inc. System and driving method for light emitting device display
CA2637343A1 (en) 2008-07-29 2010-01-29 Ignis Innovation Inc. Improving the display source driver
JP5412770B2 (ja) * 2008-09-04 2014-02-12 セイコーエプソン株式会社 画素回路の駆動方法、発光装置および電子機器
US9370075B2 (en) 2008-12-09 2016-06-14 Ignis Innovation Inc. System and method for fast compensation programming of pixels in a display
US8497828B2 (en) 2009-11-12 2013-07-30 Ignis Innovation Inc. Sharing switch TFTS in pixel circuits
CA2687631A1 (en) 2009-12-06 2011-06-06 Ignis Innovation Inc Low power driving scheme for display applications
CA2696778A1 (en) 2010-03-17 2011-09-17 Ignis Innovation Inc. Lifetime, uniformity, parameter extraction methods
US9886899B2 (en) 2011-05-17 2018-02-06 Ignis Innovation Inc. Pixel Circuits for AMOLED displays
US20140368491A1 (en) 2013-03-08 2014-12-18 Ignis Innovation Inc. Pixel circuits for amoled displays
US9351368B2 (en) 2013-03-08 2016-05-24 Ignis Innovation Inc. Pixel circuits for AMOLED displays
EP2715711A4 (en) 2011-05-28 2014-12-24 Ignis Innovation Inc SYSTEM AND METHOD FOR FAST COMPENSATION PROGRAMMING OF PIXELS ON A DISPLAY
US9747834B2 (en) 2012-05-11 2017-08-29 Ignis Innovation Inc. Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore
CN104813390B (zh) * 2012-10-11 2017-04-12 伊格尼斯创新公司 用于驱动有源矩阵显示电路的***和方法
US9786223B2 (en) 2012-12-11 2017-10-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9336717B2 (en) 2012-12-11 2016-05-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9721505B2 (en) 2013-03-08 2017-08-01 Ignis Innovation Inc. Pixel circuits for AMOLED displays
CA2894717A1 (en) 2015-06-19 2016-12-19 Ignis Innovation Inc. Optoelectronic device characterization in array with shared sense line
CA2873476A1 (en) 2014-12-08 2016-06-08 Ignis Innovation Inc. Smart-pixel display architecture
CA2886862A1 (en) 2015-04-01 2016-10-01 Ignis Innovation Inc. Adjusting display brightness for avoiding overheating and/or accelerated aging
US10373554B2 (en) 2015-07-24 2019-08-06 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2898282A1 (en) 2015-07-24 2017-01-24 Ignis Innovation Inc. Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays
US10657895B2 (en) 2015-07-24 2020-05-19 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2908285A1 (en) 2015-10-14 2017-04-14 Ignis Innovation Inc. Driver with multiple color pixel structure
CN105654906B (zh) * 2016-01-26 2018-08-03 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板以及显示装置
CN107103880B (zh) * 2017-06-16 2018-11-20 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、阵列基板以及显示装置
JP2019090940A (ja) * 2017-11-15 2019-06-13 シャープ株式会社 画素検査方法、画素検査装置、表示装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9812742D0 (en) * 1998-06-12 1998-08-12 Philips Electronics Nv Active matrix electroluminescent display devices
AU2001280585A1 (en) 2000-07-18 2002-09-19 Emagin Corporation A current-type driver for organic light emitting diode displays
JP3736399B2 (ja) * 2000-09-20 2006-01-18 セイコーエプソン株式会社 アクティブマトリクス型表示装置の駆動回路及び電子機器及び電気光学装置の駆動方法及び電気光学装置
US6580657B2 (en) 2001-01-04 2003-06-17 International Business Machines Corporation Low-power organic light emitting diode pixel circuit
JP2002215095A (ja) * 2001-01-22 2002-07-31 Pioneer Electronic Corp 発光ディスプレイの画素駆動回路
WO2002075709A1 (fr) * 2001-03-21 2002-09-26 Canon Kabushiki Kaisha Circuit permettant d'actionner un element electroluminescent a matrice active
JP3951687B2 (ja) * 2001-08-02 2007-08-01 セイコーエプソン株式会社 単位回路の制御に使用されるデータ線の駆動
US7209101B2 (en) * 2001-08-29 2007-04-24 Nec Corporation Current load device and method for driving the same
JP4075505B2 (ja) * 2001-09-10 2008-04-16 セイコーエプソン株式会社 電子回路、電子装置、及び電子機器
JP3810725B2 (ja) * 2001-09-21 2006-08-16 株式会社半導体エネルギー研究所 発光装置及び電子機器
US7167169B2 (en) * 2001-11-20 2007-01-23 Toppoly Optoelectronics Corporation Active matrix oled voltage drive pixel circuit
TW529006B (en) * 2001-11-28 2003-04-21 Ind Tech Res Inst Array circuit of light emitting diode display
GB2384100B (en) * 2002-01-09 2005-10-26 Seiko Epson Corp An electronic circuit for controlling the current supply to an element
JP4024557B2 (ja) * 2002-02-28 2007-12-19 株式会社半導体エネルギー研究所 発光装置、電子機器
SG110023A1 (en) * 2002-03-01 2005-04-28 Semiconductor Energy Lab Display device, light emitting device, and electronic eqipment
JP4034086B2 (ja) * 2002-03-01 2008-01-16 株式会社半導体エネルギー研究所 発光装置及び電子機器
WO2003075256A1 (fr) 2002-03-05 2003-09-12 Nec Corporation Affichage d'image et procede de commande
JP3750616B2 (ja) * 2002-03-05 2006-03-01 日本電気株式会社 画像表示装置及び該画像表示装置に用いられる制御方法
JP3613253B2 (ja) * 2002-03-14 2005-01-26 日本電気株式会社 電流制御素子の駆動回路及び画像表示装置
JP2003263129A (ja) 2002-03-07 2003-09-19 Sanyo Electric Co Ltd 表示装置
JP2004145278A (ja) * 2002-08-30 2004-05-20 Seiko Epson Corp 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器
JP3949040B2 (ja) * 2002-09-25 2007-07-25 東北パイオニア株式会社 発光表示パネルの駆動装置
JP2004157467A (ja) * 2002-11-08 2004-06-03 Tohoku Pioneer Corp アクティブ型発光表示パネルの駆動方法および駆動装置
JP4734529B2 (ja) * 2003-02-24 2011-07-27 奇美電子股▲ふん▼有限公司 表示装置
US7612749B2 (en) * 2003-03-04 2009-11-03 Chi Mei Optoelectronics Corporation Driving circuits for displays
TWI261213B (en) * 2003-08-21 2006-09-01 Seiko Epson Corp Optoelectronic apparatus and electronic machine
JP4521400B2 (ja) * 2004-05-20 2010-08-11 京セラ株式会社 画像表示装置
US20050258867A1 (en) * 2004-05-21 2005-11-24 Seiko Epson Corporation Electronic circuit, electro-optical device, electronic device and electronic apparatus
US7589707B2 (en) * 2004-09-24 2009-09-15 Chen-Jean Chou Active matrix light emitting device display pixel circuit and drive method
JP4391434B2 (ja) * 2005-03-10 2009-12-24 フェリカネットワークス株式会社 テーマ変更システム，携帯通信装置，サーバ装置，およびコンピュータプログラム

Also Published As

Publication number Publication date
CN1700285A (zh) 2005-11-23
CN1783186A (zh) 2006-06-07
JP2005338819A (ja) 2005-12-08
CN100533529C (zh) 2009-08-26
TW200607378A (en) 2006-02-16
KR100636261B1 (ko) 2006-10-19
US20050258867A1 (en) 2005-11-24
US20080297441A1 (en) 2008-12-04
JP2009042776A (ja) 2009-02-26
CN1700285B (zh) 2011-09-07
JP4678234B2 (ja) 2011-04-27
US8330679B2 (en) 2012-12-11
TWI295899B (en) 2008-04-11
KR20060046112A (ko) 2006-05-17

Similar Documents

Publication Publication Date Title
JP4770900B2 (ja) 電気光学装置及び電子機器
KR102281222B1 (ko) 하이브리드 픽셀 내 및 외부 보상을 갖는 전자 디스플레이
JP6959352B2 (ja) 外部補償及びアノードリセットを備えた有機発光ダイオードディスプレイ
CN107945737B (zh) 像素补偿电路、其驱动方法、显示面板及显示装置
JP5562251B2 (ja) 有機ｅｌ表示装置及びその制御方法
JP4927036B2 (ja) 半導体装置
US6958651B2 (en) Analog circuit and display device using the same
WO2011030370A1 (ja) 表示パネル装置及びその制御方法
JP2013148874A (ja) 表示装置
JP5685747B2 (ja) アクティブマトリクス型表示装置
JP4271479B2 (ja) ソースフォロワ及び半導体装置
JP2006106141A (ja) 有機ｅｌ画素回路
JP2006078911A (ja) アクティブ駆動型表示装置及びその駆動方法
US7595794B2 (en) Circuit having source follower and semiconductor device having the circuit
JP2005181975A (ja) 画素回路、電気光学装置および電子機器
JP2014191836A (ja) シフトレジスタ回路および画像表示装置
JP2014107001A (ja) シフトレジスタ回路および画像表示装置
JP2014167841A (ja) シフトレジスタ回路および画像表示装置
KR101334268B1 (ko) 발광 다이오드 구동 장치, 발광 장치 및 디스플레이 장치
JP5470430B2 (ja) 半導体装置及び電子機器
JP5358465B2 (ja) 表示装置
JP4316859B2 (ja) 半導体装置及びそれを用いた電子機器
JP4141851B2 (ja) 半導体装置及びそれを用いた電子機器
KR101356994B1 (ko) 발광 다이오드 구동 장치, 발광 장치 및 디스플레이 장치
JP4614708B2 (ja) ソースフォロワを有する回路および半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110301

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110606

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees