JP4770580B2 - Method of manufacturing nitride semiconductor device - Google Patents
Method of manufacturing nitride semiconductor device Download PDFInfo
- Publication number
- JP4770580B2 JP4770580B2 JP2006135896A JP2006135896A JP4770580B2 JP 4770580 B2 JP4770580 B2 JP 4770580B2 JP 2006135896 A JP2006135896 A JP 2006135896A JP 2006135896 A JP2006135896 A JP 2006135896A JP 4770580 B2 JP4770580 B2 JP 4770580B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- donor
- nitride semiconductor
- manufacturing
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Description
本発明は、ドナーをドープしたn型窒化物半導体からなるコンタクト層を備えた窒化物半導体素子の製造方法に関する。 The present invention relates to a method for manufacturing a nitride semiconductor device including a contact layer made of an n-type nitride semiconductor doped with a donor.
窒化物半導体とは、一般式AlaInbGa1−a−bN(0≦a≦1、0≦b≦1、0≦a+b≦1)で表される化合物半導体であり、GaN、InGaN、AlGaN、AlInGaN、AlN、InNなど、任意の組成のものを含む。上記化学式において、3族元素の一部をB(ホウ素)、Tl(タリウム)などで置換したもの、また、N(窒素)の一部をP(リン)、As(ヒ素)、Sb(アンチモン)、Bi(ビスマス)などで置換したものも、窒化物半導体に含まれる。 A nitride semiconductor is a compound semiconductor represented by the general formula Al a In b Ga 1-ab N (0 ≦ a ≦ 1, 0 ≦ b ≦ 1, 0 ≦ a + b ≦ 1), GaN, InGaN , AlGaN, AlInGaN, AlN, InN, etc. In the above chemical formula, a part of the group 3 element is substituted with B (boron), Tl (thallium), etc., and a part of N (nitrogen) is P (phosphorus), As (arsenic), Sb (antimony) Those substituted with Bi (bismuth) or the like are also included in the nitride semiconductor.
窒化物半導体を素子構造の主要部に用いた窒化物半導体素子として、近年、発光ダイオードなどの発光素子が実用化されている。窒化物半導体を用いた発光ダイオード素子は、例えば、サファイア基板上に、有機金属化合物気相成長法(MOVPE法)を用いて、窒化物半導体からなるn型層、活性層、p型層をこの順に形成して積層し、n型層とp型層のそれぞれにオーミック電極を形成することにより構成される。サファイア基板とn型層との間には、一般に、GaN、AlGaN、InGaNなどを単結晶層が形成される温度よりも低温で成長してなる低温バッファ層が介在される。低温バッファ層の上にアンドープの窒化物半導体層を介してn型層が形成されることもあり、特に、表面に凹凸が加工された基板を用いた場合には、凹凸をアンドープのGaNで埋め込んでから、ドナーをドープしたn型層を形成することが好ましいとされている(特許文献1)。これは、窒化物半導体の成長時にSi(ケイ素)、Ge(ゲルマニウム)などのドナーをドープすると、結晶のラテラル方向成長(基板の主面に平行な方向の成長)が抑制されるために、ドナーを含む窒化物半導体で凹凸を平坦に埋め込むことが難しいからである。 In recent years, light-emitting elements such as light-emitting diodes have been put to practical use as nitride semiconductor elements using nitride semiconductors as the main part of the element structure. For example, a light emitting diode element using a nitride semiconductor has an n-type layer, an active layer, and a p-type layer made of a nitride semiconductor formed on a sapphire substrate using an organic metal compound vapor phase growth method (MOVPE method). It forms in order and is laminated | stacked, and it is comprised by forming an ohmic electrode in each of an n-type layer and a p-type layer. In general, a low temperature buffer layer formed by growing GaN, AlGaN, InGaN or the like at a temperature lower than the temperature at which the single crystal layer is formed is interposed between the sapphire substrate and the n-type layer. An n-type layer may be formed on the low-temperature buffer layer via an undoped nitride semiconductor layer. In particular, when using a substrate with irregularities on the surface, the irregularities are embedded with undoped GaN. Therefore, it is considered preferable to form an n-type layer doped with a donor (Patent Document 1). This is because if a donor such as Si (silicon) or Ge (germanium) is doped during the growth of a nitride semiconductor, lateral growth of the crystal (growth in a direction parallel to the main surface of the substrate) is suppressed. This is because it is difficult to bury the unevenness with a nitride semiconductor containing silicon.
一方、n型層のうち、オーミック電極が形成されるn型コンタクト層には、オーミック電極との接触抵抗が低くなるように、ドナーが高濃度にドープされる。その濃度は、好ましくは1×1018cm−3以上であり、より好ましくは2×1018cm−3以上であるとされている。通常、ドナーをドープした窒化物半導体は、3族原料(例えば、トリメチルガリウム)と、窒素原料(例えば、アンモニア)と、ドナー原料(例えば、シラン)とを、同時に供給することにより形成される(特許文献2)。 On the other hand, in the n-type layer, the n-type contact layer where the ohmic electrode is formed is doped with a high concentration of donor so that the contact resistance with the ohmic electrode is lowered. The concentration is preferably 1 × 10 18 cm −3 or more, and more preferably 2 × 10 18 cm −3 or more. Usually, a nitride semiconductor doped with a donor is formed by simultaneously supplying a group 3 material (for example, trimethylgallium), a nitrogen material (for example, ammonia), and a donor material (for example, silane) ( Patent Document 2).
しかしながら、ドナーを意図的にドープしていない窒化物半導体層を下地層として、その直上に、3族原料と窒素原料とドナー原料とを同時に供給して、ドナーを高濃度にドープした窒化物半導体を形成しようとすると、異常成長が発生して3次元的な結晶が生成する傾向があり、平坦な表面を有する単結晶層を得ることが難しいという問題がある。同様の問題が、低温バッファ層を下地層として、その直上に3族原料と窒素原料とドナー原料とを同時に供給して窒化物半導体層を形成しようとした場合にも見られる。 However, a nitride semiconductor layer in which a donor is not doped intentionally is used as a base layer, and a group III source material, a nitrogen source material, and a donor source material are simultaneously supplied immediately above the nitride semiconductor layer, and the donor semiconductor is highly doped. However, there is a tendency that abnormal growth occurs and a three-dimensional crystal is generated, and it is difficult to obtain a single crystal layer having a flat surface. A similar problem can be seen when a nitride semiconductor layer is formed by simultaneously supplying a Group 3 material, a nitrogen material, and a donor material immediately above the low temperature buffer layer as an underlayer.
本発明はかかる事情に鑑みなされたものであり、ドナーを高濃度にドープした窒化物半導体層を、それよりも低いドナー濃度を有する窒化物半導体層の直上または低温バッファ層の直上に成長する際の、異常成長の発生を防止し、それによって、ドナーをドープしたn型コンタクト層を備えた窒化物半導体素子を効率よく製造することのできる方法を提供することを目的とする。 The present invention has been made in view of such circumstances, and grows a nitride semiconductor layer doped with a donor at a high concentration directly on a nitride semiconductor layer having a lower donor concentration or on a low-temperature buffer layer. An object of the present invention is to provide a method capable of preventing the occurrence of abnormal growth and thereby efficiently producing a nitride semiconductor device having an n-type contact layer doped with a donor.
本発明者等は、有機金属化合物気相成長法において、窒素原料を連続的に供給しつつ、3族原料とドナー原料とを交互に供給して窒化物半導体を形成すると、ドナーがドープされた窒化物半導体が得られること、そして、この方法によれば、ドナーを高濃度に含む窒化物半導体を、それよりも低いドナー濃度を有する窒化物半導体層の直上または低温バッファ層の直上に、容易に層状に形成し得ることを見出し、本発明を完成させるに至った。以下では、このような、有機金属化合物気相成長法において、窒素原料を連続的に供給しつつ、3族原料とドナー原料とを交互に供給してn型窒化物半導体を形成する方法を、「交互供給法」と呼ぶことにする。
本発明の製造方法は交互供給法を利用するものであって、上記目的を達成するために、次の特徴を有する。
In the organometallic compound vapor phase growth method, the inventors doped a donor when a nitride semiconductor was formed by alternately supplying a group 3 material and a donor material while continuously supplying a nitrogen material. A nitride semiconductor is obtained, and according to this method, a nitride semiconductor having a high donor concentration can be easily formed directly on a nitride semiconductor layer having a lower donor concentration or on a low-temperature buffer layer. The inventors have found that the film can be formed in layers, and have completed the present invention. Hereinafter, in such an organometallic compound vapor phase growth method, a method of forming an n-type nitride semiconductor by alternately supplying a Group 3 material and a donor material while continuously supplying a nitrogen material, This is called “alternate supply method”.
The production method of the present invention uses an alternate supply method, and has the following features in order to achieve the above object.
(1)ドナーをドープしたn型窒化物半導体からなるコンタクト層を備えた窒化物半導体素子の製造方法であって、該コンタクト層を、該コンタクト層よりも低いドナー濃度を有する窒化物半導体層を下地層として、または、低温バッファ層を下地層として、その直上に、有機金属化合物気相成長法によって形成するにあたり、まず、該下地層の上に窒素原料を連続的に供給しつつ3族原料とドナー原料とを交互に供給して、ドナーがドープされた第1の部分を形成し、続いて、該第1の部分の上に、窒素原料と3族原料とドナー原料とを同時に供給して、ドナーがドープされた第2の部分を形成することを特徴とする、窒化物半導体素子の製造方法。
(2)前記下地層が、コンタクト層よりも低いドナー濃度を有する窒化物半導体層である、前記(1)に記載の製造方法。
(3)前記コンタクト層のドナー濃度が、前記下地層のドナー濃度の100倍以上である、前記(2)に記載の製造方法。
(4)前記下地層が、ドナーを意図的にドープしていない窒化物半導体層である、前記(2)に記載の製造方法。
(5)前記下地層が、アクセプターをドープした窒化物半導体層である、前記(4)に記載の製造方法。
(6)前記下地層が低温バッファ層である、前記(1)に記載の製造方法。
(7)前記第2の部分のドナー濃度が1×1018cm−3〜1×1020cm−3である、前記(1)〜(6)のいずれかに記載の製造方法。
(8)前記第1の部分のドナー濃度が、前記第2の部分のドナー濃度と同じかまたは前記第2の部分のドナー濃度よりも高濃度である、前記(1)〜(7)のいずれかに記載の製造方法。
(9)前記ドナーがSiである、前記(1)〜(8)のいずれかに記載の製造方法。
(10)発光素子の製造方法である、前記(1)〜(9)のいずれかに記載の製造方法。
(1) A method of manufacturing a nitride semiconductor device including a contact layer made of an n-type nitride semiconductor doped with a donor, wherein the contact layer is formed of a nitride semiconductor layer having a lower donor concentration than the contact layer. When forming a base layer or a low-temperature buffer layer as a base layer by an organometallic compound vapor phase growth method, first, a group 3 source material is supplied while continuously supplying a nitrogen source material onto the base layer. And a donor material are alternately supplied to form a first portion doped with a donor, and then a nitrogen material, a group 3 material and a donor material are simultaneously supplied on the first portion. Forming a second portion doped with a donor.
(2) The manufacturing method according to (1), wherein the base layer is a nitride semiconductor layer having a donor concentration lower than that of the contact layer.
(3) The manufacturing method according to (2), wherein a donor concentration of the contact layer is 100 times or more of a donor concentration of the base layer.
(4) The manufacturing method according to (2), wherein the underlayer is a nitride semiconductor layer that is not intentionally doped with a donor.
(5) The manufacturing method according to (4), wherein the base layer is a nitride semiconductor layer doped with an acceptor.
(6) The manufacturing method according to (1), wherein the base layer is a low-temperature buffer layer.
(7) the donor concentration of the second portion is 1 × 10 18 cm -3 ~1 × 10 20 cm -3, The method according to any one of (1) to (6).
(8) Any of (1) to (7) above, wherein the donor concentration in the first portion is the same as or higher than the donor concentration in the second portion The manufacturing method of crab.
(9) The manufacturing method according to any one of (1) to (8), wherein the donor is Si.
(10) The manufacturing method according to any one of (1) to (9), which is a method for manufacturing a light emitting element.
本発明の製造方法によれば、ドナーが高濃度にドープされた窒化物半導体を、それよりも低いドナー濃度を有する窒化物半導体層の直上または低温バッファ層の直上に成長させる際の、異常成長の発生を防止することができるので、ドナーをドープしたn型コンタクト層を備えた窒化物半導体素子を効率よく製造することができる。 According to the manufacturing method of the present invention, abnormal growth occurs when a nitride semiconductor doped with a high donor concentration is grown directly on a nitride semiconductor layer having a lower donor concentration or on a low-temperature buffer layer. Therefore, a nitride semiconductor device including an n-type contact layer doped with a donor can be efficiently manufactured.
以下、本発明の実施形態を説明するにあたっては、有機金属化合物気相成長法において、窒素原料と3族原料とドナー原料とを同時に供給してn型窒化物半導体を形成する方法を、「同時供給法」とも呼ぶ。 Hereinafter, in describing embodiments of the present invention, a method of forming an n-type nitride semiconductor by simultaneously supplying a nitrogen source, a group 3 source, and a donor source in an organometallic compound vapor deposition method is described as “simultaneous”. It is also called “supply method”.
[第1の実施形態]
図1は、本発明の製造方法により製造される発光ダイオード素子の一構造例を示す模式断面図である。図1において、1はサファイア基板であり、2はAlGaNからなる低温バッファ層であり、3はSiドープGaNからなるn型コンタクト層(n型クラッド層を兼用している。)であり、4はGaN障壁層とInGaN井戸層とを交互に積層してなる多重量子井戸構造の活性層であり、5はMgドープAlGaNからなるp型クラッド層であり、6はMgドープGaNからなるp型コンタクト層であり、P1は部分的に露出したn型コンタクト層3に形成された負側のオーミック電極であり、P2はp型コンタクト層6上の略全面を覆って形成された透光性を有する正側のオーミック電極であり、P3は正側のオーミック電極P2に電気的に接続されたボンディングパッドである。
n型コンタクト層3は、交互供給法により形成された第1の部分31と、同時供給法により形成された第2の部分32と、から構成されている。
[First Embodiment]
FIG. 1 is a schematic cross-sectional view showing one structural example of a light-emitting diode element manufactured by the manufacturing method of the present invention. In FIG. 1, 1 is a sapphire substrate, 2 is a low-temperature buffer layer made of AlGaN, 3 is an n-type contact layer made of Si-doped GaN (also used as an n-type cladding layer), and 4 is An active layer having a multiple quantum well structure in which GaN barrier layers and InGaN well layers are alternately stacked, 5 is a p-type cladding layer made of Mg-doped AlGaN, and 6 is a p-type contact layer made of Mg-doped GaN. P1 is a negative ohmic electrode formed on the partially exposed n-type contact layer 3, and P2 is a positive electrode having translucency formed over substantially the entire surface on the p-type contact layer 6. P3 is a bonding pad that is electrically connected to the positive ohmic electrode P2.
The n-type contact layer 3 includes a first portion 31 formed by an alternate supply method and a second portion 32 formed by a simultaneous supply method.
図1に示す発光ダイオード素子は、次のようにして製造することができる。
まず、サファイア基板1をMOVPE装置の成長炉内に設置し、水素気流中で1100℃に加熱することにより、その表面のクリーニングを行う。
次に、基板温度を500℃に下げ、キャリアガスとして水素ガスを用い、原料としてトリメチルアルミニウム(TMA)、トリメチルガリウム(TMG)、アンモニアを基板上に供給して、AlGaNからなる低温バッファ層2を30nmの厚さに形成する。
次に、基板温度を1000℃に上げ、交互供給法により、n型コンタクト層の第1の部分31を0.1μmの厚さに形成する。具体的には、原料としてアンモニアを流量6slmで連続的に供給しつつ、TMGとシランを交互に供給する。TMGを供給する際には、キャリアガスに水素ガスを用い、流量を42sccmとし、1回当たりの供給時間を1秒とする。シランは水素ガスで10ppmに希釈したものを用い、流量を4sccmとし、1回当たりの供給時間を1秒とする。
次に、基板温度を1000℃に保ったまま、アンモニアとTMGとシランとを同時に供給して、すなわち、同時供給法により、n型コンタクト層の第2の部分32を2.9μmの厚さに形成する。TMGとシランの供給量は、第2の部分32のキャリア濃度が2×1018cm−3となるように設定する。
The light emitting diode element shown in FIG. 1 can be manufactured as follows.
First, the surface of the sapphire substrate 1 is set in a growth furnace of a MOVPE apparatus and heated to 1100 ° C. in a hydrogen stream to clean the surface.
Next, the substrate temperature is lowered to 500 ° C., hydrogen gas is used as a carrier gas, trimethylaluminum (TMA), trimethylgallium (TMG), and ammonia are supplied as raw materials onto the substrate, and the low-temperature buffer layer 2 made of AlGaN is formed. It is formed to a thickness of 30 nm.
Next, the substrate temperature is raised to 1000 ° C., and the first portion 31 of the n-type contact layer is formed to a thickness of 0.1 μm by an alternate supply method. Specifically, TMG and silane are alternately supplied while continuously supplying ammonia as a raw material at a flow rate of 6 slm. When supplying TMG, hydrogen gas is used as a carrier gas, the flow rate is 42 sccm, and the supply time per time is 1 second. Silane is diluted with hydrogen gas to 10 ppm, the flow rate is 4 sccm, and the supply time per time is 1 second.
Next, ammonia, TMG, and silane are simultaneously supplied while maintaining the substrate temperature at 1000 ° C., that is, the second portion 32 of the n-type contact layer is formed to a thickness of 2.9 μm by the simultaneous supply method. Form. The supply amounts of TMG and silane are set so that the carrier concentration of the second portion 32 is 2 × 10 18 cm −3 .
次に、基板温度を700℃〜800℃に下げ、キャリアガスとして窒素ガスを用い、原料としてTMG、トリメチルインジウム(TMI)、アンモニアを用いて、厚さ10nmのGaN障壁層と、厚さ3nmのInGaN井戸層とを交互に成長させ、活性層4を形成する。障壁層および井戸層への不純物のドーピングは任意に行うことができる。
次に、基板温度を1000℃に上げ、キャリアガスとして水素ガスを用い、原料としてTMA、TMG、アンモニア、ビスシクロペンタジエニルマグネシウム(Cp2Mg)を基板上に供給して、p型クラッド層5を30nmの厚さに形成する。
次に、基板温度を1000℃に保ったまま、キャリアガスとして水素ガスを用い、原料としてTMG、アンモニア、Cp2Mgを基板上に供給して、p型コンタクト層6を100nmの厚さに形成する。
Next, the substrate temperature is lowered to 700 ° C. to 800 ° C., nitrogen gas is used as a carrier gas, TMG, trimethylindium (TMI), and ammonia are used as raw materials, and a GaN barrier layer having a thickness of 10 nm and a thickness of 3 nm are used. Active layers 4 are formed by alternately growing InGaN well layers. Doping of impurities into the barrier layer and the well layer can be arbitrarily performed.
Next, the substrate temperature is raised to 1000 ° C., hydrogen gas is used as a carrier gas, TMA, TMG, ammonia, and biscyclopentadienyl magnesium (Cp 2 Mg) are supplied onto the substrate as a p-type cladding layer 5 is formed to a thickness of 30 nm.
Next, while maintaining the substrate temperature at 1000 ° C., hydrogen gas is used as a carrier gas, TMG, ammonia, and Cp 2 Mg are supplied onto the substrate as raw materials to form the p-type contact layer 6 with a thickness of 100 nm. To do.
p型コンタクト層6の形成後、基板加熱を停止して、ウェハを室温まで冷却する。この冷却の際の雰囲気を、微量のアンモニアを含む不活性ガス雰囲気とすることで、p型クラッド層5およびp型コンタクト6にアクセプターとして添加したMg(マグネシウム)を活性化させることができる。また、アンモニア雰囲気で冷却を行い、冷却後のウェハに対してアニーリング処理や電子線照射処理を行って、Mgを活性化させてもよい。 After the p-type contact layer 6 is formed, the substrate heating is stopped and the wafer is cooled to room temperature. By making the atmosphere during cooling an inert gas atmosphere containing a small amount of ammonia, Mg (magnesium) added as an acceptor to the p-type cladding layer 5 and the p-type contact 6 can be activated. Alternatively, Mg may be activated by performing cooling in an ammonia atmosphere and performing annealing treatment or electron beam irradiation treatment on the cooled wafer.
上記手順により得られたウェハに対して、この分野の周知の方法を用いて、負側のオーミック電極P1、正側のオーミック電極P2、ボンディングパッドP3の形成を行う。最後に、この分野の周知の方法を用いて、ウェハからチップ状の発光ダイオード素子を切り出す。 The negative side ohmic electrode P1, the positive side ohmic electrode P2, and the bonding pad P3 are formed on the wafer obtained by the above procedure using a well-known method in this field. Finally, a chip-like light emitting diode element is cut out from the wafer using a well-known method in this field.
図1の例では、n型コンタクト層3を低温バッファ層2の直上に形成しているが、低温バッファ層2の上に不純物の意図的なドープをしていないアンドープの窒化物半導体層(例えば、アンドープGaN層)を形成し、その上に、交互供給法と同時供給法を順次行ってn型コンタクト層を形成してもよい。アンドープの窒化物半導体からなる単結晶層を下地層とした場合も、該アンドープの層に接する部分を交互供給法で成長させることによって、ドナーを高濃度にドープした窒化物半導体を層状に形成することが容易となる。
また、下地層がアンドープ層ではなく、n型コンタクト層よりも低濃度にドナーをドープした窒化物半導体の単結晶層である場合にも、該下地層と接する部分を交互供給層で形成することによって、n型コンタクト層形成時の異常成長を抑制する効果を得ることができる。特に、n型コンタクト層に下地層の100倍以上の濃度でドナーをドープする場合には、顕著な効果が得られる。
In the example of FIG. 1, the n-type contact layer 3 is formed immediately above the low-temperature buffer layer 2, but an undoped nitride semiconductor layer that is not intentionally doped with impurities on the low-temperature buffer layer 2 (for example, , An undoped GaN layer), and an n-type contact layer may be formed thereon by sequentially performing an alternate supply method and a simultaneous supply method. Even when a single crystal layer made of an undoped nitride semiconductor is used as an underlayer, a portion in contact with the undoped layer is grown by an alternating supply method, thereby forming a layer of a nitride semiconductor doped with a donor at a high concentration It becomes easy.
In addition, even when the underlayer is not an undoped layer but a single crystal layer of a nitride semiconductor doped with a donor at a lower concentration than the n-type contact layer, a portion in contact with the underlayer is formed by an alternating supply layer. Thus, an effect of suppressing abnormal growth when forming the n-type contact layer can be obtained. In particular, when the n-type contact layer is doped with a donor at a concentration 100 times or more that of the underlayer, a remarkable effect is obtained.
n型コンタクト層3のうち、交互供給法で形成する第1の部分31のキャリア濃度(ドナー濃度)は特に限定されないが、好ましくは、該第1の部分のキャリア濃度は、同時供給法で形成する第2の部分32のキャリア濃度の10%以上、より好ましくは30%以上とする。第1の部分のキャリア濃度は、第2の部分のキャリア濃度と同じとしてもよく、また、それより高くしても構わない。
第1の部分31の膜厚は、該第1の部分が、下地層である低温バッファ層2の表面を完全に覆う厚さに設定すればよく、例えば、0.001μm〜1μmとすることができる。交互供給法では、3族原料とドナー原料の供給がそれぞれ間欠的であるために、同時供給法と比べると半導体層の成長速度が小さく、1μmよりも厚くすると製造に要する時間が著しく長くなる。従って、第1の部分の膜厚は、好ましくは0.5μm以下であり、より好ましくは0.2μm以下である。
Of the n-type contact layer 3, the carrier concentration (donor concentration) of the first portion 31 formed by the alternate supply method is not particularly limited, but preferably, the carrier concentration of the first portion is formed by the simultaneous supply method. The carrier concentration of the second portion 32 is 10% or more, more preferably 30% or more. The carrier concentration of the first portion may be the same as the carrier concentration of the second portion or may be higher than that.
The film thickness of the first portion 31 may be set to such a thickness that the first portion completely covers the surface of the low-temperature buffer layer 2 that is the underlayer. For example, the film thickness is set to 0.001 μm to 1 μm. it can. In the alternate supply method, since the supply of the group 3 material and the donor material is intermittent, the growth rate of the semiconductor layer is smaller than that in the simultaneous supply method, and if the thickness is larger than 1 μm, the time required for the production becomes significantly longer. Therefore, the film thickness of the first portion is preferably 0.5 μm or less, and more preferably 0.2 μm or less.
n型コンタクト層3のキャリア濃度(ドナー濃度)は、電極との接触抵抗を低くするために、1×1018cm−3以上とすることが好ましく、2×1018cm−3以上とすることがより好ましい。n型コンタクト層のキャリア濃度に特に上限はないが、ドナーのドーピング量を高くし過ぎると結晶性の低下が著しくなることから、好ましくは1×1020cm−3以下であり、より好ましくは5×1019cm−3以下である。n型コンタクト層の膜厚は、0.1μm〜10μmとすることができる。n型コンタクト層の結晶組成に限定はなく、第1の部分と第2の部分が同じ結晶組成を有していてもよいし、異なる結晶組成を有していてもよい。また、第1の部分および第2の部分は、それぞれ、異なる組成の結晶からなる層を積層したものであってもよい。同時供給法により第2の部分を形成する際には、窒素原料と3族原料とを連続的に供給する一方で、ドナー原料の供給には所々に短いインターバルを設けてもよい。 The carrier concentration (donor concentration) of the n-type contact layer 3 is preferably 1 × 10 18 cm −3 or more and preferably 2 × 10 18 cm −3 or more in order to reduce the contact resistance with the electrode. Is more preferable. There is no particular upper limit on the carrier concentration of the n-type contact layer, but if the doping amount of the donor is too high, the crystallinity is significantly lowered. Therefore, it is preferably 1 × 10 20 cm −3 or less, more preferably 5 × 10 19 cm −3 or less. The film thickness of the n-type contact layer can be 0.1 μm to 10 μm. The crystal composition of the n-type contact layer is not limited, and the first portion and the second portion may have the same crystal composition or may have different crystal compositions. Further, the first part and the second part may be formed by stacking layers made of crystals having different compositions. When the second portion is formed by the simultaneous supply method, the nitrogen raw material and the group 3 raw material may be continuously supplied, while the donor raw material may be supplied at short intervals in some places.
[第2の実施形態]
図2は、本発明の製造方法を用いて製造される発光ダイオード素子の、他の構造例を示す模式断面図である。
図2において、1はサファイア基板であり、2はAlGaNからなる低温バッファ層であり、3はSiドープGaNからなるn型第一コンタクト層であり、4はGaN障壁層とInGaN井戸層とを交互に積層してなる多重量子井戸構造の活性層であり、5はMgドープAlGaNからなるp型クラッド層であり、6はMgドープGaNからなるp型中間層であり、7はSiドープGaNからなるn型第二コンタクト層であり、P1は部分的に露出したn型第一コンタクト層3に形成された負側のオーミック電極であり、P2はn型第二コンタクト層7に形成された正側のオーミック電極である。
n型第一コンタクト層3は、交互供給法で形成された第1の部分31と、同時供給法で形成された第2の部分32と、から構成されている。
n型第二コンタクト層7は、交互供給法で形成された第1の部分71と、同時供給法で形成された第2の部分72と、から構成されている。p型中間層6とn型第二コンタクト層7との間には、トンネル接合が形成されている。
正側のオーミック電極P2は、例えば、Al(アルミニウム)、Ti(チタン)、W(タングステン)、V(バナジウム)、Nb(ニオブ)などから選ばれる一種以上の金属を用いて形成することができる他、ITO(インジウム錫酸化物)、IZO(インジウム亜鉛酸化物)、酸化錫、酸化亜鉛などの導電性酸化物で形成することもできる。
[Second Embodiment]
FIG. 2 is a schematic cross-sectional view showing another structural example of a light-emitting diode element manufactured using the manufacturing method of the present invention.
In FIG. 2, 1 is a sapphire substrate, 2 is a low-temperature buffer layer made of AlGaN, 3 is an n-type first contact layer made of Si-doped GaN, and 4 is an alternating GaN barrier layer and InGaN well layer. Is an active layer having a multiple quantum well structure, 5 is a p-type cladding layer made of Mg-doped AlGaN, 6 is a p-type intermediate layer made of Mg-doped GaN, and 7 is made of Si-doped GaN. n-type second contact layer, P1 is a negative ohmic electrode formed on the partially exposed n-type first contact layer 3, and P2 is a positive side formed on the n-type second contact layer 7 This is an ohmic electrode.
The n-type first contact layer 3 includes a first portion 31 formed by an alternate supply method and a second portion 32 formed by a simultaneous supply method.
The n-type second contact layer 7 includes a first portion 71 formed by an alternate supply method and a second portion 72 formed by a simultaneous supply method. A tunnel junction is formed between the p-type intermediate layer 6 and the n-type second contact layer 7.
The positive ohmic electrode P2 can be formed using, for example, one or more metals selected from Al (aluminum), Ti (titanium), W (tungsten), V (vanadium), Nb (niobium), and the like. In addition, it can be formed of conductive oxides such as ITO (indium tin oxide), IZO (indium zinc oxide), tin oxide, and zinc oxide.
図2に示す発光ダイオード素子を製造する場合、p型クラッド層5の形成までは、前記第1の実施形態の場合と同様の方法により行うことができる。
p型中間層6は、p型クラッド層5の形成に続いて、基板温度を1000℃に保持したまま、キャリアガスとして水素ガスを用い、原料としてTMG、アンモニア、Cp2Mgを基板上に供給して、100nmの厚さに形成する。
p型中間層6の形成後、基板温度を1000℃に保持したまま、交互供給法により、n型第二コンタクト層7の第1の部分71を、0.1μmの厚さに形成する。具体的には、原料としてアンモニアを流量6slmで連続的に供給しつつ、TMGとシランを交互に供給する。TMGを供給する際には、キャリアガスに水素ガスを用い、流量を42sccmとし、1回当たりの供給時間を1秒とする。シランは水素ガスで10ppmに希釈したものを用い、流量を16sccmとし、1回当たりの供給時間を1秒とする。
続いて、基板温度を1000℃に保持したまま、アンモニアとTMGとシランとを同時に供給して、すなわち、同時供給法により、n型第二コンタクト層7の第2の部分72を、1μmの厚さに形成する。このときのTMGとシランの供給量は、第2の部分72のキャリア濃度が2×1018cm−3となるように設定する。
In the case of manufacturing the light-emitting diode element shown in FIG. 2, the formation of the p-type cladding layer 5 can be performed by the same method as in the first embodiment.
Following the formation of the p-type cladding layer 5, the p-type intermediate layer 6 uses hydrogen gas as a carrier gas while keeping the substrate temperature at 1000 ° C., and supplies TMG, ammonia, and Cp 2 Mg as raw materials onto the substrate. Then, it is formed to a thickness of 100 nm.
After the p-type intermediate layer 6 is formed, the first portion 71 of the n-type second contact layer 7 is formed to a thickness of 0.1 μm by an alternate supply method while the substrate temperature is kept at 1000 ° C. Specifically, TMG and silane are alternately supplied while continuously supplying ammonia as a raw material at a flow rate of 6 slm. When supplying TMG, hydrogen gas is used as a carrier gas, the flow rate is 42 sccm, and the supply time per time is 1 second. Silane is diluted with hydrogen gas to 10 ppm, the flow rate is 16 sccm, and the supply time per time is 1 second.
Subsequently, ammonia, TMG, and silane are simultaneously supplied while maintaining the substrate temperature at 1000 ° C., that is, the second portion 72 of the n-type second contact layer 7 is formed to a thickness of 1 μm by the simultaneous supply method. To form. The supply amounts of TMG and silane at this time are set so that the carrier concentration of the second portion 72 is 2 × 10 18 cm −3 .
なお、p型クラッド層5やp型中間層6の形成時に供給したCp2Mgが成長炉の内壁等に吸着して系内に残留し、そのために、後に成長するn型第二コンタクト層7にMgが混入する、いわゆる「メモリー効果」が問題となる場合には、p型中間層6の形成後、ウェハを一旦MOVPE装置から取出し、ベーキング、洗浄等によって成長系内からCp2Mgを除去する処置を行うか、あるいは、ウェハを別のMOVPE装置に移し変えてn型第二コンタクト層7の形成を行うことにより、この問題を解決することができる。
n型第二コンタクト層7の形成後、基板加熱を停止して、ウェハを室温まで冷却する。この冷却の際の雰囲気を不活性ガス雰囲気とすることで、p型クラッド層5およびp型中間層6にアクセプターとして添加したMgを活性化させることができる。また、アンモニア雰囲気で冷却を行い、冷却後のウェハに対してアニーリング処理を施して、p型クラッド層5およびp型中間層6に添加したMgを活性化させてもよい。
Note that Cp 2 Mg supplied at the time of forming the p-type cladding layer 5 and the p-type intermediate layer 6 is adsorbed on the inner wall of the growth furnace and the like and remains in the system, and therefore, the n-type second contact layer 7 that grows later. If the so-called “memory effect”, in which Mg is mixed, becomes a problem, after the formation of the p-type intermediate layer 6, the wafer is once taken out from the MOVPE apparatus, and Cp 2 Mg is removed from the growth system by baking, cleaning, etc. This problem can be solved by performing the procedure described above or by transferring the wafer to another MOVPE apparatus and forming the n-type second contact layer 7.
After the n-type second contact layer 7 is formed, the substrate heating is stopped and the wafer is cooled to room temperature. By making the atmosphere at the time of cooling an inert gas atmosphere, Mg added as an acceptor to the p-type cladding layer 5 and the p-type intermediate layer 6 can be activated. Alternatively, the cooling may be performed in an ammonia atmosphere, and the annealed wafer may be annealed to activate Mg added to the p-type cladding layer 5 and the p-type intermediate layer 6.
負側のオーミック電極P1は、塩素ガスを用いた反応性イオンエッチングによってn型第一コンタクト層3を部分的に露出させ、その露出面上に形成する。負側のオーミック電極P1は、正側のオーミックP2と同様に、Al、Ti、W、V、Nbなどの金属材料や、ITO、IZO、酸化錫、酸化亜鉛などの導電性酸化物で形成することができる。したがって、負側のオーミック電極P1と、正側のオーミックP2とを、同じ材料により、同時に形成することも可能である。正側および負側のオーミック電極の形成は、蒸着やスパッタリングにより行うことができる。
電極の形成後、この分野の周知の方法を用いて、ウェハからチップ状の発光ダイオード素子を切り出す。
The negative ohmic electrode P1 is formed on the exposed surface by partially exposing the n-type first contact layer 3 by reactive ion etching using chlorine gas. The negative ohmic electrode P1 is formed of a metal material such as Al, Ti, W, V, or Nb, or a conductive oxide such as ITO, IZO, tin oxide, or zinc oxide, similarly to the positive ohmic P2. be able to. Accordingly, the negative ohmic electrode P1 and the positive ohmic electrode P2 can be simultaneously formed of the same material. The positive and negative ohmic electrodes can be formed by vapor deposition or sputtering.
After the electrodes are formed, a chip-like light emitting diode element is cut out from the wafer using a well-known method in this field.
本第2の実施形態は、n型第一コンタクト層3のみならず、n型第二コンタクト層7の形成にも、交互供給法を用いることを特徴としている。n型第二コンタクト層7は、p型中間層6との間でトンネル接合が形成されるよう、特に、p型中間層6との界面近傍のキャリア濃度(ドナー濃度)を十分に高くする必要があるが、交互供給法によれば、5×1018cm−3以上のキャリア濃度が得られるようにSiを高濃度にドープしたGaNを、Siを意図的にドープしていないMgドープGaN層の直上に、容易に層状に成長させることができる。
このように、交互供給法を用いたn型窒化物半導体の形成方法は、p型窒化物半導体層上に、当該p型窒化物半導体とでトンネル接合を構成するn型窒化物半導体を層状に形成するのに、極めて適している。
The second embodiment is characterized in that the alternate supply method is used not only for forming the n-type first contact layer 3 but also for forming the n-type second contact layer 7. In particular, the n-type second contact layer 7 needs to have a sufficiently high carrier concentration (donor concentration) in the vicinity of the interface with the p-type intermediate layer 6 so that a tunnel junction is formed with the p-type intermediate layer 6. However, according to the alternate supply method, GaN doped with Si at a high concentration so that a carrier concentration of 5 × 10 18 cm −3 or more can be obtained, and an Mg-doped GaN layer not intentionally doped with Si It can be easily grown in a layered form immediately above the surface.
As described above, the n-type nitride semiconductor forming method using the alternate supply method has a layered n-type nitride semiconductor that forms a tunnel junction with the p-type nitride semiconductor on the p-type nitride semiconductor layer. Very suitable for forming.
以下には、交互供給法によりn型窒化物半導体層を形成し、そのキャリア濃度(ドナー濃度)を測定した実験例を示す。
[実験例1]
(サンプルの作製)
本実験例1で用いたサンプルの構造を図3に模式的に示す。図3において、10はサファイア基板、21は低温バッファ層、22はアンドープGaN層、30はn型GaN層である。このサンプルの作製方法は次の通りである。
まず、直径2インチのc面サファイア基板10をMOVPE装置の成長炉内に設置し、水素気流中で1100℃に加熱することにより、その表面のクリーニングを行った。
次に、基板温度を500℃に下げ、キャリアガスとして水素ガスを用い、原料としてTMGとアンモニアを供給して、基板10上にGaNからなる低温バッファ層21を30nmの厚さに形成した。
次に、基板温度を1000℃に上げ、キャリアガスとして水素ガスを用い、原料としてTMGとアンモニアを供給して、低温バッファ層21上にアンドープGaN層22を2μmの厚さに形成した。
次に、基板温度を1000℃に保ったまま、交互供給法により、n型GaN層30を2μmの厚さに形成した。このn型GaN層30を形成する際に、基板上に供給するTMGの量とシランの量との比率を4通りに変化させて、4種類のサンプル(サンプルA〜サンプルD)を作製した。具体的には、TMGをキャリアガスに水素ガスを用いて供給する際の流量を42sccmに固定し、TMGの供給時間と、シランの流量および供給時間を、表1に示すように設定した。TMGの供給量に対するシランの供給量の比率は、サンプルAを1としたとき、サンプルBは2.5、サンプルCは10、サンプルDは40である。
いずれのサンプルにおいても、n型GaN層30を形成する際に基板10に供給するアンモニアの流量は6slmとし、また、シランは水素ガスで10ppmに希釈したものを用いた。
Hereinafter, an experimental example in which an n-type nitride semiconductor layer is formed by an alternating supply method and the carrier concentration (donor concentration) is measured will be shown.
[Experimental Example 1]
(Sample preparation)
The structure of the sample used in Experimental Example 1 is schematically shown in FIG. In FIG. 3, 10 is a sapphire substrate, 21 is a low-temperature buffer layer, 22 is an undoped GaN layer, and 30 is an n-type GaN layer. The method for producing this sample is as follows.
First, the c-plane sapphire substrate 10 having a diameter of 2 inches was placed in a growth furnace of a MOVPE apparatus, and the surface was cleaned by heating to 1100 ° C. in a hydrogen stream.
Next, the substrate temperature was lowered to 500 ° C., hydrogen gas was used as a carrier gas, TMG and ammonia were supplied as raw materials, and a low-temperature buffer layer 21 made of GaN was formed on the substrate 10 to a thickness of 30 nm.
Next, the substrate temperature was raised to 1000 ° C., hydrogen gas was used as a carrier gas, TMG and ammonia were supplied as raw materials, and an undoped GaN layer 22 was formed to a thickness of 2 μm on the low temperature buffer layer 21.
Next, the n-type GaN layer 30 was formed to a thickness of 2 μm by an alternate supply method while keeping the substrate temperature at 1000 ° C. When the n-type GaN layer 30 was formed, four types of samples (sample A to sample D) were produced by changing the ratio of the amount of TMG supplied onto the substrate and the amount of silane in four ways. Specifically, the flow rate when supplying TMG using hydrogen gas as a carrier gas was fixed at 42 sccm, and the supply time of TMG, the flow rate of silane, and the supply time were set as shown in Table 1. The ratio of the supply amount of silane to the supply amount of TMG is 2.5 for sample B, 10 for sample C, and 40 for sample D, where sample A is 1.
In any sample, the flow rate of ammonia supplied to the substrate 10 when forming the n-type GaN layer 30 was 6 slm, and silane diluted to 10 ppm with hydrogen gas was used.
ホール測定により調べた、各サンプルのn型GaN層の特性を表2に示す。 Table 2 shows the characteristics of the n-type GaN layer of each sample examined by hole measurement.
表2に示すように、各サンプルともn型GaN層はn型導電性を示した。成長時のTMGの供給量に対するシランの供給量の比率が大きくなる程、キャリア濃度が増加し、抵抗率が低下していることから、n型GaN層には、シランに由来するSiがドナーとして取り込まれたと考えられる。 As shown in Table 2, in each sample, the n-type GaN layer exhibited n-type conductivity. As the ratio of the supply amount of silane to the supply amount of TMG at the time of growth increases, the carrier concentration increases and the resistivity decreases. Therefore, Si derived from silane serves as a donor in the n-type GaN layer. It is thought that it was taken in.
なお、サンプルA〜サンプルDのn型GaN層の表面を微分干渉顕微鏡で観察したところ、いずれも良好な鏡面状を呈しており、サンプル間の差は見られなかった。 Note that when the surfaces of the n-type GaN layers of Sample A to Sample D were observed with a differential interference microscope, all of them exhibited a good mirror shape, and no difference between the samples was observed.
本発明は上記説明した実施形態や実験例により限定されない。
本発明の製造方法では、基板として、サファイア基板の他に、SiC基板、GaN基板、AlGaN基板、AlN基板、Si基板、GaAs基板、GaP基板、スピネル基板、ZnO基板、NGO(NdGaO3)基板、LGO(LiGaO2)基板、LAO(LaAlO3)基板、ZrB2基板、TiB2基板などの単結晶基板を好適に用いることができる。本発明の製造方法により製造される窒化物半導体素子は、n型コンタクト層の形成時に用いられた基板を必須として含むものではなく、該基板は素子の製造過程において、研磨、エッチング、レーザリフトオフなどの方法によって除去される場合がある。
The present invention is not limited by the above-described embodiments and experimental examples.
In the manufacturing method of the present invention, as a substrate, in addition to a sapphire substrate, a SiC substrate, GaN substrate, AlGaN substrate, AlN substrate, Si substrate, GaAs substrate, GaP substrate, spinel substrate, ZnO substrate, NGO (NdGaO 3 ) substrate, A single crystal substrate such as an LGO (LiGaO 2 ) substrate, an LAO (LaAlO 3 ) substrate, a ZrB 2 substrate, or a TiB 2 substrate can be preferably used. The nitride semiconductor device manufactured by the manufacturing method of the present invention does not necessarily include the substrate used when forming the n-type contact layer, and the substrate is polished, etched, laser lift-off, etc. in the manufacturing process of the device. May be removed by this method.
本発明の製造方法では、n型コンタクト層のうち、少なくとも、下地層(n型コンタクト層よりも低いドナー濃度を有する窒化物半導体層、または、低温バッファ層)と接する部分を、交互供給法により形成することを必須とするが、n型コンタクト層の構成は該部分のみを交互供給法で形成した構成に限定されず、例えば、交互供給法で形成した部分と同時供給法により形成した部分とを交互に含むものであってもよい。 In the manufacturing method of the present invention, at least a portion of the n-type contact layer that is in contact with the base layer (a nitride semiconductor layer having a lower donor concentration than the n-type contact layer or a low-temperature buffer layer) is alternately supplied. It is essential to form the n-type contact layer, but the configuration of the n-type contact layer is not limited to the configuration in which only the portion is formed by the alternate supply method. May be included alternately.
本発明の製造方法では、窒素原料として、アンモニア、ヒドラジン、メチルヒドラジン、ジメチルヒドラジン、t−ブチルアミン、エチレンジアミン等を好適に用いることができる。これらは単独で、または任意の組み合わせで混合して用いることができる。 In the production method of the present invention, ammonia, hydrazine, methyl hydrazine, dimethyl hydrazine, t-butylamine, ethylenediamine and the like can be suitably used as the nitrogen raw material. These may be used alone or in any combination.
本発明の製造方法では、3族原料のうち、ガリウム原料としては、トリメチルガリウム、トリエチルガリウム等のトリアルキルガリウムを、アルミニウム原料としては、トリメチルアルミニウム、トリエチルアルミニウム、トリイソブチルアルミニウム等のトリアルキルアルミニウムを、インジウム原料としては、トリメチルインジウム、トリエチルインジウム等のトリアルキルインジウム、ジエチルインジウムクロライド等のトリアルキルインジウムのアルキル基の一部をハロゲン原子に交換したもの、インジウムクロライドなどのハロゲン化インジウムを、好適に用いることができる。 In the production method of the present invention, among the group 3 materials, trialkyl gallium such as trimethyl gallium and triethyl gallium is used as the gallium material, and trialkyl aluminum such as trimethyl aluminum, triethyl aluminum and triisobutyl aluminum is used as the aluminum material. As the indium raw material, trialkylindium such as trimethylindium and triethylindium, trialkylindium such as diethylindium chloride in which a part of the alkyl group of trialkylindium is replaced with a halogen atom, and indium halide such as indium chloride are preferably used. Can be used.
本発明の製造方法では、ドナーとしてSi、Ge(ゲルマニウム)を好適に用いることができ、ドナー原料としては、シラン、ジシラン、ゲルマン、テトラメチルゲルマニウム、テトラエチルゲルマニウムなどを好適に用いることができる。 In the production method of the present invention, Si and Ge (germanium) can be suitably used as the donor, and silane, disilane, germane, tetramethylgermanium, tetraethylgermanium, and the like can be suitably used as the donor raw material.
交互供給法では、窒素原料の供給量を一定に保持することは必須ではなく、例えば、3族原料の供給時とドナーの供給時とで、その供給量を変えることができる。また、交互供給法では、3族原料とドナー原料の供給を切り替えるときに、3族原料とドナー原料のいずれも供給しないインターバルを設けてもよい。 In the alternate supply method, it is not essential to keep the supply amount of the nitrogen raw material constant. For example, the supply amount can be changed between the supply of the group 3 raw material and the supply of the donor. In the alternate supply method, when the supply of the Group 3 material and the donor material is switched, an interval for supplying neither the Group 3 material nor the donor material may be provided.
本発明の製造方法は、発光ダイオード素子、レーザ素子等の発光素子、高電子移動度トランジスタ(HEMT)、電界効果トランジスタ(FET)等のトランジスタ、受光素子等、任意の窒化物半導体素子の製造に適用することができる。 The manufacturing method of the present invention is suitable for manufacturing any nitride semiconductor element such as a light emitting element such as a light emitting diode element and a laser element, a transistor such as a high electron mobility transistor (HEMT) and a field effect transistor (FET), and a light receiving element. Can be applied.
1 サファイア基板
2 低温バッファ層
3 n型コンタクト層
31 第1の部分
32 第2の部分
4 活性層
5 p型クラッド層
6 p型コンタクト層
P1 負側のオーミック電極
P2 正側のオーミック電極
P3 ボンディングパッド
DESCRIPTION OF SYMBOLS 1 Sapphire substrate 2 Low-temperature buffer layer 3 n-type contact layer 31 1st part 32 2nd part 4 Active layer 5 p-type cladding layer 6 p-type contact layer P1 Negative ohmic electrode P2 Positive ohmic electrode P3 Bonding pad
Claims (10)
該コンタクト層を、該コンタクト層よりも低いドナー濃度を有する窒化物半導体層を下地層として、または、低温バッファ層を下地層として、その直上に、有機金属化合物気相成長法によって形成するにあたり、まず、該下地層の上に窒素原料を連続的に供給しつつ3族原料とドナー原料とを交互に供給して、ドナーがドープされた第1の部分を形成し、続いて、該第1の部分の上に、窒素原料と3族原料とドナー原料とを同時に供給して、ドナーがドープされた第2の部分を形成することを特徴とする、窒化物半導体素子の製造方法。 A method for manufacturing a nitride semiconductor device including a contact layer made of an n-type nitride semiconductor doped with a donor,
In forming the contact layer by using a nitride semiconductor layer having a donor concentration lower than that of the contact layer as a base layer or a low-temperature buffer layer as a base layer, an organic metal compound vapor phase growth method is directly formed thereon. First, a group 3 material and a donor material are alternately supplied while continuously supplying a nitrogen material on the underlayer, thereby forming a first portion doped with a donor. A method of manufacturing a nitride semiconductor device, comprising simultaneously supplying a nitrogen source, a group 3 source, and a donor source on the portion to form a second portion doped with a donor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006135896A JP4770580B2 (en) | 2006-05-15 | 2006-05-15 | Method of manufacturing nitride semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006135896A JP4770580B2 (en) | 2006-05-15 | 2006-05-15 | Method of manufacturing nitride semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007311371A JP2007311371A (en) | 2007-11-29 |
JP4770580B2 true JP4770580B2 (en) | 2011-09-14 |
Family
ID=38843996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006135896A Expired - Fee Related JP4770580B2 (en) | 2006-05-15 | 2006-05-15 | Method of manufacturing nitride semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4770580B2 (en) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5581777B2 (en) * | 2010-03-31 | 2014-09-03 | 日亜化学工業株式会社 | Group III nitride semiconductor growth method |
US9252329B2 (en) * | 2011-10-04 | 2016-02-02 | Palo Alto Research Center Incorporated | Ultraviolet light emitting devices having compressively strained light emitting layer for enhanced light extraction |
JP5896454B2 (en) * | 2011-12-07 | 2016-03-30 | 国立大学法人大阪大学 | Red light emitting semiconductor device and method for manufacturing the same |
JP6124740B2 (en) * | 2013-08-30 | 2017-05-10 | シャープ株式会社 | Nitride semiconductor light emitting device manufacturing method, nitride semiconductor light emitting device, and base substrate for nitride semiconductor light emitting device |
CN104600162B (en) * | 2014-03-24 | 2016-01-27 | 上海卓霖半导体科技有限公司 | Based on the preparation method of the nonpolar blue-ray LED epitaxial wafer of LAO substrate |
JP6146455B2 (en) * | 2015-03-24 | 2017-06-14 | 日亜化学工業株式会社 | Method for manufacturing light emitting device |
US9873170B2 (en) | 2015-03-24 | 2018-01-23 | Nichia Corporation | Method of manufacturing light emitting element |
DE102019008929A1 (en) * | 2019-12-20 | 2021-06-24 | Azur Space Solar Power Gmbh | Gas phase epitaxy method |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4214585B2 (en) * | 1998-04-24 | 2009-01-28 | 富士ゼロックス株式会社 | Semiconductor device, semiconductor device manufacturing method and manufacturing apparatus |
JP3976294B2 (en) * | 1998-06-26 | 2007-09-12 | シャープ株式会社 | Method for manufacturing nitride-based compound semiconductor light-emitting device |
JP2002151415A (en) * | 2000-11-10 | 2002-05-24 | Toshiba Corp | Nitride-family semiconductor element, substrate therefor and method of manufacturing the same |
JP4199014B2 (en) * | 2003-01-27 | 2008-12-17 | 独立行政法人理化学研究所 | Semiconductor impurity doping method and apparatus therefor |
-
2006
- 2006-05-15 JP JP2006135896A patent/JP4770580B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007311371A (en) | 2007-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5471440B2 (en) | Group III nitride semiconductor light emitting device manufacturing method | |
JP4092927B2 (en) | Group III nitride compound semiconductor, group III nitride compound semiconductor element, and method for manufacturing group III nitride compound semiconductor substrate | |
JP4770580B2 (en) | Method of manufacturing nitride semiconductor device | |
TWI476947B (en) | An epitaxial wafer, a gallium nitride-based semiconductor device, a gallium nitride-based semiconductor device, and a gallium oxide wafer | |
KR101234783B1 (en) | Nitride-based semiconducter light emitting device and method of manufacturing the same | |
TWI252599B (en) | N-type group III nitride semiconductor layered structure | |
CN109616561B (en) | Deep ultraviolet LED chip, deep ultraviolet LED epitaxial wafer and preparation method thereof | |
US9252325B2 (en) | Method for producing group III nitride semiconductor light-emitting device | |
US20180182916A1 (en) | Group iii nitride semiconductor light-emitting device and production method therefor | |
TW201135975A (en) | Techniques for achieving low resistance contacts to nonpolar and semipolar p-type (Al, Ga, In)N | |
JP2007335484A (en) | Nitride semiconductor wafer | |
JP2010040692A (en) | Nitride based semiconductor device and method of manufacturing the same | |
JP5327778B2 (en) | Semiconductor device and manufacturing method thereof | |
TWI360234B (en) | Production method of group iii nitride semiconduct | |
TW201310701A (en) | Method for producing a group III nitride semiconductor light-emitting device | |
JP4103309B2 (en) | Method for manufacturing p-type nitride semiconductor | |
JP4781028B2 (en) | Group III nitride semiconductor laminate and method for manufacturing group III nitride semiconductor light emitting device | |
JP2004356522A (en) | Group 3-5 compound semiconductor, its manufacturing method, and its use | |
CN101276864A (en) | Luminous element | |
JP2015056483A (en) | Method of manufacturing nitride semiconductor mixed crystal, nitride semiconductor multilayer structure manufactured by the method | |
JP4720519B2 (en) | Method for manufacturing p-type nitride semiconductor | |
US9564552B2 (en) | Method for producing group III nitride semiconductor light-emitting device | |
JP4765751B2 (en) | Method of manufacturing nitride semiconductor device | |
TWI545798B (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
JP2015050247A (en) | Nitride semiconductor light emitting element manufacturing method, nitride semiconductor light emitting element and base substrate for nitride semiconductor light emitting element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080402 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081128 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20081128 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110518 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110524 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110606 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |