JP4762288B2 - パターン形成不良領域算出方法 - Google Patents

パターン形成不良領域算出方法 Download PDF

Info

Publication number
JP4762288B2
JP4762288B2 JP2008248785A JP2008248785A JP4762288B2 JP 4762288 B2 JP4762288 B2 JP 4762288B2 JP 2008248785 A JP2008248785 A JP 2008248785A JP 2008248785 A JP2008248785 A JP 2008248785A JP 4762288 B2 JP4762288 B2 JP 4762288B2
Authority
JP
Japan
Prior art keywords
pattern
layout
exposure
information
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008248785A
Other languages
English (en)
Other versions
JP2010079063A (ja
Inventor
均成 高橋
敏也 小谷
聡 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008248785A priority Critical patent/JP4762288B2/ja
Priority to US12/554,495 priority patent/US8171433B2/en
Publication of JP2010079063A publication Critical patent/JP2010079063A/ja
Application granted granted Critical
Publication of JP4762288B2 publication Critical patent/JP4762288B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、パターン形成不良領域算出方法に関するものである。
半導体装置を製造する際のリソグラフィ工程では、ウェハー基板上に被加工膜、レジスト、保護膜などの薄い有機膜を塗布形成した後、これらのレジストおよび保護膜を露光、現像することでレジストパターンを形成している。このリソグラフィ工程では、レジストが塗布されるウェハー基板は、プロセスによっては必ずしも平面ではない。例えば、ウェハー基板上に既にゲートが形成されている場合、ポリシリコン等によって形成されたゲート電極の凸形状によってウェハー基板上に段差が生じている。リソグラフィ工程では、この段差を有した状態でウェハー基板にレジストを塗布し、リソグラフィ工程を行なう場合がある。
このようなウェハー基板が段差を有した状態のリソグラフィ工程では、段差上部と段差下部とで形成されるパターンに露光不良に起因する寸法差が生じ、パターン形成不良を生じる場合がある。このようなパターン形成不良を無くすためには、プロセス上のホットスポットをパターンレイアウトから抽出し、必要に応じてパターンレイアウトを修正するかフォトマスクを補正することによって対処する必要がある。
例えば、特許文献1に記載のマスクパターン補正方法では、対象レイヤの設計マスクパターンと、対象レイヤの下層に形成される段差パターンとを抽出し、設計マスクパターンの転写像と段差パターンとが交差する複数の交点を検出するとともに複数の交点間の交点距離を算出している。そして、交点距離に基づいて、設計マスクパターンの配置面に、複数の交点のそれぞれで交点を含む第1の処理領域を設定している。さらに、段差パターンに基づいて、第1の処理領域で転写される設計マスクパターンの第1の転写像を算出し、第1の転写像に基づいて設計マスクパターンを補正している。
しかしながら、この補正方法は、段差直上の領域を抽出してマスクパターンを補正するものであって、段差直上以外の領域にホットスポットが発生する場合には、ホットスポットの位置を特定することができないという問題があった。
特開2006−276491号公報
本発明は、基板の段差部に起因するパターン形成不良領域を、段差部のレイアウト面内で正確かつ短時間に算出するパターン形成不良領域算出方法を得ることを目的とする。
本願発明の一態様によれば、段差部を有する基板表面上に前記段差部を覆うように形成された第一の膜にリソグラフィプロセスを通して第一のパターンを形成した場合において、前記第一のパターンの形状が前記段差部の影響により所定の条件を満たすことができなくなるような前記第一の膜領域内の第一のパターン形成不良領域を算出するパターン形成不良領域算出方法であって、前記基板面内での前記段差部及び前記第一のパターン間の距離と前記第一のパターン形成不良領域となる可能性に関する情報との対応関係である対応関係情報と、前記段差部の形成に用いたレイアウトと、を用いて前記第一のパターン形成不良領域を算出する算出ステップを含み、前記対応関係情報は、前記段差部を形成する際の露光条件および/または第一のパターンに関するプロセス条件に基づいて作成されるとともに前記対応関係を示す関数であり、前記パターン形成不良領域は、前記段差部の形成に用いたレイアウトに対して前記対応関係情報の畳み込み演算を行うことによって算出されることを特徴とするパターン形成不良領域算出方法が提供される。
この発明によれば、基板の段差部に起因するパターン形成不良領域を、段差部のレイアウト面内で正確かつ短時間に算出することが可能になるという効果を奏する。
以下に、本発明に係るパターン形成不良領域算出方法およびパターンレイアウト評価方法の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、本実施の形態では、半導体回路の設計データ上のパターンレイアウトおよびマスクデータ上のパターンレイアウトを共にパターンレイアウトとして説明する。したがって、パターンレイアウトとしては、設計データ上のパターンレイアウトを用いてもよいし、マスクデータ上のパターンレイアウトを用いてもよい。
(実施の形態)
図1は、本発明の実施の形態に係るパターンレイアウト評価装置の機能ブロック図である。パターンレイアウト評価装置1は、段差起因のハレーションによって生じるホットスポット(異常パターンとなる領域)を抽出するとともに、抽出したホットスポットを用いて、以降のパターン形成に用いる露光マスクのパターンレイアウトを評価する装置である。パターンレイアウト評価装置1は、ホットスポットとしてレジストパターンの不良発生危険度(異常発生の可能性)に関するマップ(不良発生危険度マップ)を作成し、パターンレイアウトの評価として、評価対象パターンのレジストパターンがパターン形成不良を起こすか否か(評価対象パターンが所定の条件を満たすことができなくなるか否か)を検証する。このとき、本実施の形態のパターンレイアウト評価装置1は、段差部を形成するパターン(ゲート電極など)から所定の距離だけ離れた領域を、評価対象パターン形成時にホットスポットとなりうる領域として抽出する。
パターンレイアウト評価装置1は、段差部情報入力部11、露光条件入力部12、反射光影響情報記憶部13、不良発生危険度マップ算出部14、第一層情報入力部15、露光不良パターン検出部16、レイアウト補正部17、結果出力部18、制御部19を有している。
段差部情報入力部11は、ウェハー基板上で先に形成されるパターン(段差パターン)に関する情報(段差部情報)を入力する。ここでの段差パターンは、例えば下層側に形成される段差パターン、評価対象パターンと同じ高さの層に形成されるパターンなどであり、評価対象パターンを形成する前に形成されているパターンである。段差部情報には、段差パターンのパターンレイアウト(設計レイアウトまたはマスクレイアウト)に関する情報とプロセス条件に関する情報が含まれている。プロセス条件としては、例えば段差パターンの高さ、段差パターンの材料に関する情報(例えば光学定数)などがある。段差部情報入力部11は、段差部情報を不良発生危険度マップ算出部14へ送る。なお、段差部情報は、段差パターンに限らず、例えばウェハー基板に形成した埋め込み酸化膜(STI)のレイアウトに関する情報などであってもよい。
露光条件入力部12は、段差パターンよりも後に形成される評価対象パターン(以下、第一層パターンという)を形成する際の露光条件に関する情報を入力する。露光条件には、露光量、露光波長、照明形状などの照明条件、レジスト材料の光学定数、BARC(Bottom Antireflective Coating)の有無に関する情報、BARCの光学特性に関する情報などが含まれている。露光条件入力部12は、露光条件を不良発生危険度マップ算出部14へ送る。
反射光影響情報記憶部13は、第一層パターンのフォトマスクを介して露光光を照射した場合に段差パターンの側面(凸形状の側面)などで反射される反射光に関する情報(反射光影響情報)を記憶する。反射光影響情報は、反射光の干渉に関する情報を含んで構成され、露光条件やプロセス条件に基づいて作成される。反射光影響情報は、段差パターンからの距離と不良発生危険度(ホットスポットの発生確率)(露光不良領域となる可能性に関する情報)との対応関係を示す情報(対応関係情報)である。反射光影響情報は、これらの対応関係を示す関数であってもよいし、対応関係の分布モデルであってもよい。反射光影響情報は、例えば不良発生危険度が段差パターンから所定の距離(反射光の影響が最大となる距離)でピークを持つ関数として表される。
不良発生危険度マップ算出部14は、反射光影響情報と、露光条件と、段差部情報とを用いて、不良発生危険度マップ(露光不良領域)を算出する。不良発生危険度マップは、段差パターンの段差(側壁面など)に起因して生じる第一層パターン形成時のホットスポット(反射光の影響が最大化する領域)を示すマップ(第一のパターン形成不良領域)(数値分布)である。不良発生危険度マップ算出部14は、段差パターンのパターンレイアウトに対して反射光影響情報の畳み込み演算を行うことによって不良発生危険度マップを算出する。
第一層情報入力部15は、第一層パターンに関する情報(第一層情報)を入力する。第一層情報には、第一層パターンのパターンレイアウトに関する情報が含まれている。露光不良パターン検出部16は、第一層情報と、不良発生危険度マップとに基づいて、第一層パターンのうち、露光不良となるパターンを検出する。露光不良となるパターンとしては、例えばピラーパターンなどのレジストパターンが倒壊するパターン、所定寸法よりも太くなるパターン、所定寸法よりも細くなるパターンなどである。
レイアウト補正部17は、露光不良パターンになると判定された第一層パターンのレイアウトを補正する。レイアウト補正部17は、レイアウトを補正した後の第一層パターンが露光不良パターンになると判定されないように第一層パターンのレイアウトを補正する。レイアウト補正部17は、第一層パターンの全体を補正してもよいし、露光不良パターンのみを補正してもよい。
結果出力部18は、不良発生危険度マップ算出部14が算出した不良発生危険度マップ、露光不良パターン検出部16が検出した露光不良パターン、レイアウト補正部17が補正した第一層パターンのレイアウトを表示または外部出力する。
制御部19は、段差部情報入力部11、露光条件入力部12、反射光影響情報記憶部13、不良発生危険度マップ算出部14、第一層情報入力部15、露光不良パターン検出部16、レイアウト補正部17、結果出力部18を制御する。
図2は、実施の形態に係るパターンレイアウト評価装置のハードウェア構成を示す図である。パターンレイアウト評価装置1は、CPU(Central Processing Unit)91、ROM(Read Only Memory)92、RAM(Random Access Memory)93、表示部94、入力部95を有している。パターンレイアウト評価装置1では、これらのCPU91、ROM92、RAM93、表示部94、入力部95がバスラインを介して接続されている。
CPU91は、パターンレイアウトの評価を行うコンピュータプログラムであるレイアウト評価プログラム97を用いて集積回路のパターンレイアウトの評価を行う。表示部94は、液晶モニタなどの表示装置であり、CPU91からの指示に基づいて、パターンレイアウトを評価する際の種々の情報(段差部情報、第一層情報、露光条件、反射光影響情報、不良発生危険度マップ、露光不良パターン、補正した第一層パターンのレイアウトなど)を表示する。入力部95は、マウスやキーボードを備えて構成され、使用者から外部入力される指示情報を入力する。入力部95へ入力された指示情報は、CPU91へ送られる。
レイアウト評価プログラム97は、ROM92内に格納されており、バスラインを介してRAM93へロードされる。CPU91はRAM93内にロードされたレイアウト評価プログラム97を実行する。具体的には、パターンレイアウト評価装置1では、使用者による入力部95からの指示入力に従って、CPU91がROM92内からレイアウト評価プログラム97を読み出してRAM93内のプログラム格納領域に展開して各種処理を実行する。CPU91は、この各種処理に際して生じる各種データをRAM93内に形成されるデータ格納領域に一時的に記憶させておく。
本実施の形態のパターンレイアウト評価装置1で実行されるレイアウト評価プログラム97は、前述の各部(段差部情報入力部11、露光条件入力部12、反射光影響情報記憶部13、不良発生危険度マップ算出部14、第一層情報入力部15、露光不良パターン検出部16、レイアウト補正部17、結果出力部18、制御部19)を含むモジュール構成となっており、上記各部が主記憶装置上にロードされ、上記各部が主記憶装置上に生成されるようになっている。
なお、本実施形態のパターンレイアウト評価装置1で実行されるレイアウト評価プログラム97を、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成してもよい。また、本実施形態のパターンレイアウト評価装置1で実行されるレイアウト評価プログラム97をインターネット等のネットワーク経由で提供または配布するように構成してもよい。また、本実施形態のレイアウト評価プログラム97を、ROM等に予め組み込んでパターンレイアウト評価装置1に提供するように構成してもよい。
つぎに、実施の形態に係るパターンレイアウト評価装置1の動作手順を説明する。図3は、パターンレイアウト評価装置の動作手順を示すフローチャートである。パターンレイアウト評価装置1の段差部情報入力部11へは、段差部情報が入力される(ステップS10)。ここでの段差部情報には、段差パターンのパターンレイアウトに関する情報、段差パターンのパターン高さに関する情報、段差パターンの材料に関する情報などが含まれている。段差部情報入力部11は、段差部情報を不良発生危険度マップ算出部14へ送る。
また、露光条件入力部12へは、第一層パターンを形成する際の露光条件が入力される(ステップS20)。ここでの露光条件には、露光量、露光波長、照明条件、レジスト材料の光学定数などが含まれている。露光条件入力部12は、露光条件を不良発生危険度マップ算出部14へ送る。また、反射光影響情報記憶部13へは、反射光影響情報が入力され(ステップS30)、反射光影響情報記憶部13は反射光影響情報を記憶しておく。
この後、不良発生危険度マップ算出部14は、反射光影響情報と、露光条件と、段差部情報とを用いて、不良発生危険度マップの算出を開始する。ここで、不良発生危険度マップの算出対象となるウェハー基板の具体例について説明する。
図4は、不良発生危険度マップの算出対象となるパターンレイアウトの一例を示す図である。図4では、不良発生危険度マップの算出対象となるパターンレイアウト(段差の原因となるレイヤ)がゲートG1のパターンレイアウトである場合を示している。
ゲートG1は、パターンレイアウト面内の縦方向および横方向にラインパターンとして配置され、この配置に従ってゲートG1がウェハー基板上に形成される。ゲートG1をウェハー基板上に形成した後、ゲートG1の上層部にレジストを塗布して第一層パターンの露光処理を行うと、ゲートG1の側壁面などで露光光が反射される。具体的には、ウェハー基板が段差を有した状態で第一層パターンのリソグラフィ工程を行うと、露光波長、照明条件、レジスト材料の光学定数、ゲート電極材料の光学定数などに依存して、露光光がゲート電極などの凸形状側面で反射する。そして、ウェハー基板上の領域のうち、露光マスクによって遮光された領域であっても、遮光されていない領域に近い露光光強度になり、その結果、第一層パターンで所望のパターンが形成されない場合がある。このような、パターン形成不良は、ウェハー基板(段差パターン)の断面形状(凹凸)に起因する露光光の反射によるものである。
このため、凸形状の側面などでの反射光の干渉は、露光条件、プロセス条件、パターン配置に依存し、段差パターンから所定距離だけ離れた位置がホットスポット(レジストが倒れやすくなる領域など)となりうる。換言すると、段差パターンでの反射光がゲートG1から所定の距離だけ離れた位置で集光して干渉することによって、第一層パターンにパターン不良が発生する場合がある。また、複数箇所の段差形状によって第一層パターン(被露光マスクパターン)の所定位置に反射光の影響を与える場合、反射光による影響は非常に顕著となる。
従来、段差形状に起因するパターン不良は、プロセス上のホットスポットをレイアウトから抽出し、必要に応じてレイアウトを修正するかマスクを補正することで対処していた。この従来の方法では、段差直上の領域に対してホットスポットを抽出しているに過ぎず、反射光に起因するパターン不良に対応できなかった。そこで、本実施の形態では、段差パターンでの段差形状の影響が遠方位置に及ぶことによって第一層パターンでパターン不良が発生する領域を不良発生危険度マップとして作成する。
不良発生危険度マップ算出部14は、段差パターンのパターンレイアウトに対して反射光影響情報の畳み込み演算を行うことによって不良発生危険度マップを算出する(ステップS40)。換言すると、パターンレイアウト評価装置1は、下地構造から所定距離の位置で下地構造に起因して発生するホットスポットを求めるため、下地の形成に用いたマスクレイアウトとホットスポットの発生確率との対応関係を示す関数などの畳み込み演算をおこなう。
図5は、反射光影響情報の一例を説明するための図である。図5では、反射光影響情報が、段差パターンからの距離と不良発生危険度(プロセスへの影響度)との対応関係を示す関数(動径関数31)である場合を示している。この動径関数31は、例えば図5に示すように、不良発生危険度が段差パターンから所定の距離(0.5μm)でピークを有している。このように、第一層パターンの露光時に露光光がハレーションをおこすことによって第一層の露光パターンに与える影響は、ゲートパターンから例えば0.5μm程度離れた位置で最も強くなる。このことは、事前の評価実験やFDTD法を用いたリソグラフィシミュレーションによって明らかになったものである。
動径関数31に対応する不良発生危険度の分布情報(分布関数)32は、段差パターンからの距離に応じて変化する。ここでの分布情報32は、不良発生危険度の高さが同心円状に分布した円形分布である場合を示している。例えば、不良発生危険度マップの作成対象がピラーパターンの下層や同層である場合、動径関数31は、ピラーパターンのパターン倒壊関数(段差パターンからの距離とピラーパターンの倒壊可能性との対応関係)となる。
図5に示した動径関数31、分布情報32は、例えば照明形状がノーマル照明である場合の分布情報である。ノーマル照明以外の照明形状としては、例えば輪帯照明、4つ目照明(四極照明)、ダイポール照明(二極照明)などがあり、本実施の形態では、照明形状に応じた動径関数31および分布情報32を用いて不良発生危険度マップを算出する。
図6は、不良発生危険度マップの一例を示す図である。図6では、図4に示したパターンレイアウトに対して算出した不良発生危険度マップ21を示している。不良発生危険度マップ21は、第一層パターンを形成した際に不良発生の危険度(ピラーパターンの倒壊可能性など)が高くなる順番で、領域21a、領域21b、領域21c、領域21dのように示される。
つぎに、第一層情報入力部15に第一層情報が入力される(ステップS50)。露光不良パターン検出部16は、第一層情報と、不良発生危険度マップとに基づいて、第一層パターン(レジストパターン)のうち、露光不良となるパターンを検出する(ステップS60)。換言すると、露光不良パターン検出部16は、第一層パターンの露光用マスクレイアウトから、ホットスポットに該当する領域に配置されているパターンを抽出する。
ここで、露光不良となるか否かの評価対象となる第一層パターンの具体例について説明する。図7〜図9は、評価対象となる第一層パターンを説明するための図である。図7は、評価対象となる第一層パターンがピラーパターンである場合を示す図である。ここでのピラーパターンは、ゲート形成後のイオン注入の際に用いられるレジストパターンである。
ウェハー基板B上に高さ約300nmのゲートG1のパターンを形成した後(a)、ゲートG1およびウェハー基板B上にレジスト(第一の膜)R1が塗布される(b)。この後、ウェハー基板Bの露光処理が行われ、第一層パターン(第一のパターン)のレジストパターンとして、高さ約900nmのピラーパターンPが形成される(c)。このピラーパターンPは、ゲートG1との距離が約400nmとなる位置に形成される。そして、ピラーパターンPおよびゲートG1をマスクとして、ウェハー基板Bへのインプラ(イオン注入)が行われる(d)。
本実施の形態のパターンレイアウト評価装置1は、例えば(c)の処理で形成されるピラーパターンPを露光不良となるか否かの評価対象とする。具体的には、ピラーパターンPが倒壊するか否かを判定することによって、パターンレイアウトの評価を行う。
また、評価対象となる第一層パターンとしては、2重露光プロセスの2回目に形成されるレジストパターン(2ndレジストパターン)がある。2重露光プロセスには、2回の露光処理と2回の加工処理(エッチング処理)とを含んだ第1の2重露光プロセスと、2回の露光処理と1回の加工処理(エッチング処理)とを含んだ第2の2重露光プロセスと、がある。
図8は、評価対象となる第一層パターンが第1の2重露光プロセスで形成される2ndレジストパターンである場合を説明するための図である。ウェハー基板B上にゲートG1の膜が積層された後、ゲートG1の膜上に1回目のレジストパターンである1stレジストパターン(レジストR1)が形成される(a)。
この後、RelacsプロセスとしてレジストR1の加熱処理が行われ、これにより、レジストR1の外周部に熱硬化層Hが形成される(b)。このレジストR1および熱硬化層Hをマスクとして、ゲートG1がパターニングされる(c)。
ゲートG1およびウェハー基板B上に2回目のレジストとしてレジストR2が塗布される。この後、ウェハー基板Bの露光処理が行われ、第一層パターンに対応するレジストパターンとして、レジストR2のパターンが形成される。このとき、レジストR2のパターンは、ゲートG1の一部分を覆うとともに、ゲートG1の他の部分を露出させるようパターニングされる(d)。
この後、RelacsプロセスとしてレジストR2の加熱処理が行われ、これにより、レジストR2の外周部に熱硬化層Hが形成される(e)。このレジストR2および熱硬化層Hをマスクとして、再びゲートG1がパターニングされる(f)。
本実施の形態のパターンレイアウト評価装置1は、例えば(d)の処理で形成されるレジストR2のパターンを露光不良となるか否かの評価対象とする。具体的には、レジストR2のパターン寸法が所定の寸法よりも細くなるか否か、または所定の寸法よりも太くなるかを判定することによって、パターンレイアウトの評価を行う。なお、(b)の処理で行ったRelacsプロセスは省略してもよい。
図9は、評価対象となる第一層パターンが第2の2重露光プロセスで形成される2ndレジストパターンである場合を説明するための図である。ウェハー基板B上にゲートG1の膜が積層された後、ゲートG1の膜上に1回目のレジストパターンであるレジストR1のパターンが形成される(a)。
この後、レジストスリミングとして、例えばレジストR1の等方的ドライエッチングなどが行われ、これによりスリミング化したレジスト(スリミングレジストS1)が形成される(b)。
さらに、ゲートG1の膜上に2回目のレジストパターンであるレジストR2が形成される(c)。そして、レジストR2のレジストスリミングが行われ、これによりスリミング化したレジスト(スリミングレジストS2)が形成される(d)。この後、このスリミングレジストS1,S2をマスクとして、ゲートG1がパターニングされる(e)。
本実施の形態のパターンレイアウト評価装置1は、例えば(c)の処理で形成されるレジストR2のパターンを露光不良となるか否かの評価対象とする。具体的には、レジストR2のパターン寸法が所定の寸法よりも細くなるか否か、または所定の寸法よりも太くなるかを判定することによって、パターンレイアウトの評価を行う。なお、(b)や(d)の処理で行ったレジストスリミングは省略してもよい。
不良発生危険度マップ21上に第一層パターンの露光時に用いるマスク上でのパターンがあれば、そのパターンは該露光時においてレジストパターンの倒壊や欠損の可能性がある。そこで、露光不良パターン検出部16は、不良発生危険度マップ21に第一層パターンのレイアウトを重ね合わせて比較することによって、各第一層パターンが露光不良となるか否かを判断し、第一層パターンのうち露光不良となるパターン(不良パターン)を検出する。例えば、評価対象となる第一層パターンがピラーパターンPである場合、露光不良パターン検出部16は、ピラーパターンPのうち倒壊する確率が所定値よりも高いピラーパターンPを露光不良パターンとして検出し抽出する。
露光不良パターン検出部16は、露光不良パターンの抽出の際に、例えば不良発生危険度マップ21の数値分布と、第一層パターンの露光用マスクレイアウトを2値化して得られる数値分布と、の積を評価値として算出する。そして、露光不良パターン検出部16は、この評価値が予め定めた基準閾値を超えるパターンを露光不良危険度の高いパターン(露光不良パターン)として抽出する。
また、露光不良パターン検出部16は、露光不良パターンの抽出の際に、不良発生危険度マップ21の数値分布を予め定めた基準閾値の等高線に変換するとともに、この等高線をレイアウト情報に変換してもよい。この場合、露光不良パターン検出部16は、等高線をレイアウト情報に変換したものと、第一層パターンのパターンレイアウトと、を図形処理によって比較し、比較結果に基づいて露光不良パターンを抽出する。
露光不良パターン検出部16が露光不良パターンの抽出の際に用いる基準閾値は、例えば、事前の実験またはシミュレーションを行った際に露光不良パターンに該当したパターンが、露光不良パターン検出部16による露光不良パターンとして抽出されるよう設定しておく。
図10は、ピラーパターンが倒壊するか否かの判定処理を説明するための図である。第一層パターンがピラーパターンPである場合、露光不良パターン検出部16は、ピラーパターンP毎にピラーパターンPが倒壊する確率を算出する。露光不良パターン検出部16は、ピラーパターンPのうち不良発生危険度マップ21と重なる面積の割合に基づいて、ピラーパターンPが倒壊する確率を算出する。このとき、露光不良パターン検出部16は、不良発生の危険度毎(領域21a〜21d)に、重み付けをしてピラーパターンPが倒壊する確率を算出してもよい。露光不良パターン検出部16は、ピラーパターンPが倒壊する確率が所定値以上である場合に、ピラーパターンPが倒壊すると判定する。
レイアウト補正部17は、露光不良パターンになると判定された第一層パターンのレイアウトを補正する(ステップS70)。レイアウト補正部17は、レイアウトを補正した後の第一層パターンが露光不良パターンにならないと判定されるよう第一層パターンのレイアウトを補正する。
図11は、パターンレイアウトの補正方法を説明するための図である。レイアウト補正部17は、例えばピラーパターンPの面積を大きくすることによって第一層パターンのレイアウトを補正する。これにより、ピラーパターンPは、ピラーパターンPよりも面積の大きなピラーパターンQに補正される。この後、補正された第一層パターンを用いて露光マスクが作成され、この露光マスクを用いて半導体デバイスが作製される。
なお、本実施の形態では、段差部情報、露光条件、反射光影響情報の順番で、各情報をパターンレイアウト評価装置1に入力する場合について説明したが、これらの情報は何れの順番で入力してもよい。また、本実施の形態では、不良発生危険度マップ21を算出した後に、第一層情報をパターンレイアウト評価装置1に入力する場合について説明したが、第一層情報は不良発生危険度マップ21を算出する前にパターンレイアウト評価装置1に入力してもよい。この場合、段差部情報、露光条件、反射光影響情報、第一層情報は何れの順番でパターンレイアウト評価装置1に入力してもよい。
また、本実施の形態では、レイアウト補正部17が段差パターンを補正する場合について説明したが、レイアウト補正部17は、第一層パターンを補正してもよい。また、本実施の形態では、パターンレイアウトを補正する場合について説明したが、露光条件などのプロセスを変更してもよい。
また、評価対象となる段差パターンや第一層パターンは、図7〜図9で説明した以外のレイヤであってもよい。例えば、段差パターンをSTI(Shallow Trench Isolation)として不良発生危険度マップを作成し、第一層パターンをゲート電極としてレイアウト評価を行ってもよい。
また、不良発生危険度マップの作成は1つの段差パターンに対して行う場合に限らず、複数の段差パターンに基づいて不良発生危険度マップを作成してもよい。また、段差部情報には、段差パターンの材料に関する情報とともに段差パターンと第一層パターンの間に積層される層間膜などの情報(例えば光学定数)を含めておいてもよい。
また、不良発生危険度マップは、第一層パターンのレジストパターンが露光不良となるマップに限らず、エッチング後の第一層パターン自体がパターン異常となるマップであってもよい。
また、本実施の形態では、パターンレイアウト評価装置1が不良発生危険度マップを算出して、第一層パターンのレイアウト補正を行う場合について説明したが、パターンレイアウト評価装置1は第一層パターンのレイアウト補正を行うことなく不良発生危険度マップの算出のみを行ってもよい。この場合、レイアウト評価プログラム97は、不良発生危険度マップの算出を行う。また、パターンレイアウト評価装置1は、予め作成された不良発生危険度マップを用いて第一層パターンのレイアウト補正を行ってもよい。この場合、レイアウト評価プログラム97は、第一層パターンのレイアウト補正を行う。
このように実施の形態によれば、段差パターンのパターンレイアウトに基づいて不良発生危険度マップを算出するので、段差パターンに起因する第一層パターンでの露光不良領域を、段差パターンレイアウト面内(半導体製品のレイアウト全体)で正確かつ短時間に算出することが可能になる。
また、段差パターンのパターンレイアウトに基づいて算出された不良発生危険度マップを用いて第一層パターンレイアウトの評価やレイアウト補正を行うので、段差パターンに起因して第一層パターンで露光不良領域が発生するか否かを正確かつ短時間で評価することが可能となる。また、段差パターンに起因した露光不良が発生しないよう第一層パターンをレイアウト補正することが可能となる。
不良発生危険度マップは、第一層パターンを形成する際の露光条件、段差パターンに関するプロセス条件に基づいて算出されるので、段差パターンに起因する第一層パターンでの露光不良領域を正確に算出することが可能になる。
実施の形態に係るパターンレイアウト評価装置の機能ブロック図である。 実施の形態に係るパターンレイアウト評価装置のハードウェア構成を示す図である。 パターンレイアウト評価装置の動作手順を示すフローチャートである。 不良発生危険度マップの算出対象となるパターンレイアウトの一例を示す図である。 反射光影響情報の一例を説明するための図である。 不良発生危険度マップの一例を示す図である。 評価対象のピラーパターンを説明するための図である。 第1の2重露光プロセスで形成される2ndレジストパターンを説明するための図である。 第2の2重露光プロセスで形成される2ndレジストパターンを説明するための図である。 ピラーパターンが倒壊するか否かの判定処理を説明するための図である。 パターンレイアウトの補正方法を説明するための図である。
符号の説明
1 パターンレイアウト評価装置、11 段差部情報入力部、12 露光条件入力部、13 反射光影響情報記憶部、14 不良発生危険度マップ算出部、15 第一層情報入力部、16 露光不良パターン検出部、17 レイアウト補正部、21 不良発生危険度マップ31 動径関数、32 分布情報、97 レイアウト評価プログラム、P,Q ピラーパターン、R1,R2 レジスト

Claims (1)

  1. 段差部を有する基板表面上に前記段差部を覆うように形成された第一の膜にリソグラフィプロセスを通して第一のパターンを形成した場合において、前記第一のパターンの形状が前記段差部の影響により所定の条件を満たすことができなくなるような前記第一の膜領域内の第一のパターン形成不良領域を算出するパターン形成不良領域算出方法であって、
    前記基板面内での前記段差部及び前記第一のパターン間の距離と前記第一のパターン形成不良領域となる可能性に関する情報との対応関係である対応関係情報と、前記段差部の形成に用いたレイアウトと、を用いて前記第一のパターン形成不良領域を算出する算出ステップを含み、
    前記対応関係情報は、前記段差部を形成する際の露光条件および/または第一のパターンに関するプロセス条件に基づいて作成されるとともに前記対応関係を示す関数であり、
    前記パターン形成不良領域は、前記段差部の形成に用いたレイアウトに対して前記対応関係情報の畳み込み演算を行うことによって算出されることを特徴とするパターン形成不良領域算出方法。
JP2008248785A 2008-09-26 2008-09-26 パターン形成不良領域算出方法 Expired - Fee Related JP4762288B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008248785A JP4762288B2 (ja) 2008-09-26 2008-09-26 パターン形成不良領域算出方法
US12/554,495 US8171433B2 (en) 2008-09-26 2009-09-04 Method of calculating pattern-failure-occurrence-region, computer program product, pattern-layout evaluating method, and semiconductor-device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008248785A JP4762288B2 (ja) 2008-09-26 2008-09-26 パターン形成不良領域算出方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011127221A Division JP4856281B2 (ja) 2011-06-07 2011-06-07 パターンレイアウト評価方法および半導体デバイス製造方法

Publications (2)

Publication Number Publication Date
JP2010079063A JP2010079063A (ja) 2010-04-08
JP4762288B2 true JP4762288B2 (ja) 2011-08-31

Family

ID=42058268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008248785A Expired - Fee Related JP4762288B2 (ja) 2008-09-26 2008-09-26 パターン形成不良領域算出方法

Country Status (2)

Country Link
US (1) US8171433B2 (ja)
JP (1) JP4762288B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102154075B1 (ko) * 2013-10-21 2020-09-09 삼성전자주식회사 반도체 소자의 검사 방법 및 반도체 검사 시스템
TWI676079B (zh) * 2016-09-30 2019-11-01 聯華電子股份有限公司 光罩圖案驗證方法、光罩形成方法以及半導體結構
KR102545141B1 (ko) * 2017-12-01 2023-06-20 삼성전자주식회사 반도체 소자 및 그의 제조 방법
KR20210028326A (ko) 2019-09-03 2021-03-12 삼성전자주식회사 마스크 레이아웃의 보정 방법 및 이를 이용한 반도체 장치의 제조방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01246833A (ja) * 1988-03-28 1989-10-02 Mitsubishi Electric Corp 半導体基板
JPH0335238A (ja) * 1989-06-30 1991-02-15 Matsushita Electric Ind Co Ltd マスクパターン検証方法
JPH11202471A (ja) * 1998-01-20 1999-07-30 Nippon Foundry Inc フォトマスク及びこれを用いた半導体装置の製造方法
US6909930B2 (en) * 2001-07-19 2005-06-21 Hitachi, Ltd. Method and system for monitoring a semiconductor device manufacturing process
JP3615182B2 (ja) * 2001-11-26 2005-01-26 株式会社東芝 光近接効果補正方法及び光近接効果補正システム
JP2004077824A (ja) * 2002-08-19 2004-03-11 Toshiba Corp パターン形成方法、パターン形成プログラム、及び半導体装置の製造方法
US7346470B2 (en) * 2003-06-10 2008-03-18 International Business Machines Corporation System for identification of defects on circuits or other arrayed products
US7251807B2 (en) * 2005-02-24 2007-07-31 Synopsys, Inc. Method and apparatus for identifying a manufacturing problem area in a layout using a process-sensitivity model
JP4843241B2 (ja) * 2005-03-28 2011-12-21 株式会社東芝 光強度分布シミュレーションシステム、光強度分布シミュレーション方法、マスクパターン補正方法、及び光強度分布シミュレーションプログラム
JP2006276491A (ja) * 2005-03-29 2006-10-12 Toshiba Corp マスクパターン補正方法、及びフォトマスク作製方法
JP4675697B2 (ja) * 2005-07-06 2011-04-27 株式会社東芝 マスクパターン検査方法、露光条件検証方法、および半導体装置の製造方法
DE102005039394B4 (de) * 2005-08-20 2008-08-28 Infineon Technologies Ag Verfahren zum Suchen potentieller Fehler eines Layouts einer integrierten Schaltung

Also Published As

Publication number Publication date
US20100082144A1 (en) 2010-04-01
JP2010079063A (ja) 2010-04-08
US8171433B2 (en) 2012-05-01

Similar Documents

Publication Publication Date Title
JP4768251B2 (ja) 半導体集積回路の設計方法、半導体集積回路の設計システム及び半導体集積回路の製造方法
US8307310B2 (en) Pattern generating method, method of manufacturing semiconductor device, computer program product, and pattern-shape-determination-parameter generating method
US20120198404A1 (en) Defect inspection supporting apparatus and defect inspection supporting method
JP4762288B2 (ja) パターン形成不良領域算出方法
JP4958616B2 (ja) ホットスポット絞り込み装置、ホットスポット絞り込み方法、ホットスポット絞り込みプログラム、ホットスポット検査装置、および、ホットスポット検査方法
JP2008076505A (ja) マスク設計方法およびこれを用いた半導体装置の製造方法、ならびにマスク設計システム
US20130111416A1 (en) Design data optimization method, storage medium including program for design data optimization method and photomask manufacturing method
US8373845B2 (en) Exposure control apparatus, manufacturing method of semiconductor device, and exposure apparatus
US20080052660A1 (en) Method of correcting a designed pattern of a mask
JP4856281B2 (ja) パターンレイアウト評価方法および半導体デバイス製造方法
US20080148198A1 (en) Hotspot totalization method, pattern correction method, and program
JP4908557B2 (ja) パターン判定方法
US10990000B2 (en) Photolithography plate and mask correction method
US8280147B2 (en) Pattern verification method, pattern verification apparatus, and pattern verification program
JP2012042498A (ja) マスクパターン作成方法およびリソグラフィターゲットパターン作成方法
JP2010122438A (ja) リソグラフィシミュレーションモデルの検証方法、検証プログラム及び検証装置
JP5758423B2 (ja) マスクレイアウトの作成方法
JP2007081293A (ja) 検査方法、半導体装置の製造方法およびプログラム
JP2008158100A (ja) パターン管理方法及びパターン管理プログラム
JP2007081292A (ja) 検査方法、検査システムおよびプログラム
US8443310B2 (en) Pattern correcting method, mask forming method, and method of manufacturing semiconductor device
US20110201138A1 (en) Mask verifying method, manufacturing method of semiconductor device, and computer program product
US8885949B2 (en) Pattern shape determining method, pattern shape verifying method, and pattern correcting method
JP2009092779A (ja) 半導体装置の設計方法及び半導体装置の製造方法、並びにプログラム
JP2005062601A (ja) フォトマスクパターン検証および補正方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110607

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4762288

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees