JP4762288B2 - パターン形成不良領域算出方法 - Google Patents
パターン形成不良領域算出方法 Download PDFInfo
- Publication number
- JP4762288B2 JP4762288B2 JP2008248785A JP2008248785A JP4762288B2 JP 4762288 B2 JP4762288 B2 JP 4762288B2 JP 2008248785 A JP2008248785 A JP 2008248785A JP 2008248785 A JP2008248785 A JP 2008248785A JP 4762288 B2 JP4762288 B2 JP 4762288B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- layout
- exposure
- information
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
図1は、本発明の実施の形態に係るパターンレイアウト評価装置の機能ブロック図である。パターンレイアウト評価装置1は、段差起因のハレーションによって生じるホットスポット(異常パターンとなる領域)を抽出するとともに、抽出したホットスポットを用いて、以降のパターン形成に用いる露光マスクのパターンレイアウトを評価する装置である。パターンレイアウト評価装置1は、ホットスポットとしてレジストパターンの不良発生危険度(異常発生の可能性)に関するマップ(不良発生危険度マップ)を作成し、パターンレイアウトの評価として、評価対象パターンのレジストパターンがパターン形成不良を起こすか否か(評価対象パターンが所定の条件を満たすことができなくなるか否か)を検証する。このとき、本実施の形態のパターンレイアウト評価装置1は、段差部を形成するパターン(ゲート電極など)から所定の距離だけ離れた領域を、評価対象パターン形成時にホットスポットとなりうる領域として抽出する。
Claims (1)
- 段差部を有する基板表面上に前記段差部を覆うように形成された第一の膜にリソグラフィプロセスを通して第一のパターンを形成した場合において、前記第一のパターンの形状が前記段差部の影響により所定の条件を満たすことができなくなるような前記第一の膜領域内の第一のパターン形成不良領域を算出するパターン形成不良領域算出方法であって、
前記基板面内での前記段差部及び前記第一のパターン間の距離と前記第一のパターン形成不良領域となる可能性に関する情報との対応関係である対応関係情報と、前記段差部の形成に用いたレイアウトと、を用いて前記第一のパターン形成不良領域を算出する算出ステップを含み、
前記対応関係情報は、前記段差部を形成する際の露光条件および/または第一のパターンに関するプロセス条件に基づいて作成されるとともに前記対応関係を示す関数であり、
前記パターン形成不良領域は、前記段差部の形成に用いたレイアウトに対して前記対応関係情報の畳み込み演算を行うことによって算出されることを特徴とするパターン形成不良領域算出方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008248785A JP4762288B2 (ja) | 2008-09-26 | 2008-09-26 | パターン形成不良領域算出方法 |
US12/554,495 US8171433B2 (en) | 2008-09-26 | 2009-09-04 | Method of calculating pattern-failure-occurrence-region, computer program product, pattern-layout evaluating method, and semiconductor-device manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008248785A JP4762288B2 (ja) | 2008-09-26 | 2008-09-26 | パターン形成不良領域算出方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011127221A Division JP4856281B2 (ja) | 2011-06-07 | 2011-06-07 | パターンレイアウト評価方法および半導体デバイス製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010079063A JP2010079063A (ja) | 2010-04-08 |
JP4762288B2 true JP4762288B2 (ja) | 2011-08-31 |
Family
ID=42058268
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008248785A Expired - Fee Related JP4762288B2 (ja) | 2008-09-26 | 2008-09-26 | パターン形成不良領域算出方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8171433B2 (ja) |
JP (1) | JP4762288B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102154075B1 (ko) * | 2013-10-21 | 2020-09-09 | 삼성전자주식회사 | 반도체 소자의 검사 방법 및 반도체 검사 시스템 |
TWI676079B (zh) * | 2016-09-30 | 2019-11-01 | 聯華電子股份有限公司 | 光罩圖案驗證方法、光罩形成方法以及半導體結構 |
KR102545141B1 (ko) * | 2017-12-01 | 2023-06-20 | 삼성전자주식회사 | 반도체 소자 및 그의 제조 방법 |
KR20210028326A (ko) | 2019-09-03 | 2021-03-12 | 삼성전자주식회사 | 마스크 레이아웃의 보정 방법 및 이를 이용한 반도체 장치의 제조방법 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01246833A (ja) * | 1988-03-28 | 1989-10-02 | Mitsubishi Electric Corp | 半導体基板 |
JPH0335238A (ja) * | 1989-06-30 | 1991-02-15 | Matsushita Electric Ind Co Ltd | マスクパターン検証方法 |
JPH11202471A (ja) * | 1998-01-20 | 1999-07-30 | Nippon Foundry Inc | フォトマスク及びこれを用いた半導体装置の製造方法 |
US6909930B2 (en) * | 2001-07-19 | 2005-06-21 | Hitachi, Ltd. | Method and system for monitoring a semiconductor device manufacturing process |
JP3615182B2 (ja) * | 2001-11-26 | 2005-01-26 | 株式会社東芝 | 光近接効果補正方法及び光近接効果補正システム |
JP2004077824A (ja) * | 2002-08-19 | 2004-03-11 | Toshiba Corp | パターン形成方法、パターン形成プログラム、及び半導体装置の製造方法 |
US7346470B2 (en) * | 2003-06-10 | 2008-03-18 | International Business Machines Corporation | System for identification of defects on circuits or other arrayed products |
US7251807B2 (en) * | 2005-02-24 | 2007-07-31 | Synopsys, Inc. | Method and apparatus for identifying a manufacturing problem area in a layout using a process-sensitivity model |
JP4843241B2 (ja) * | 2005-03-28 | 2011-12-21 | 株式会社東芝 | 光強度分布シミュレーションシステム、光強度分布シミュレーション方法、マスクパターン補正方法、及び光強度分布シミュレーションプログラム |
JP2006276491A (ja) * | 2005-03-29 | 2006-10-12 | Toshiba Corp | マスクパターン補正方法、及びフォトマスク作製方法 |
JP4675697B2 (ja) * | 2005-07-06 | 2011-04-27 | 株式会社東芝 | マスクパターン検査方法、露光条件検証方法、および半導体装置の製造方法 |
DE102005039394B4 (de) * | 2005-08-20 | 2008-08-28 | Infineon Technologies Ag | Verfahren zum Suchen potentieller Fehler eines Layouts einer integrierten Schaltung |
-
2008
- 2008-09-26 JP JP2008248785A patent/JP4762288B2/ja not_active Expired - Fee Related
-
2009
- 2009-09-04 US US12/554,495 patent/US8171433B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20100082144A1 (en) | 2010-04-01 |
JP2010079063A (ja) | 2010-04-08 |
US8171433B2 (en) | 2012-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4768251B2 (ja) | 半導体集積回路の設計方法、半導体集積回路の設計システム及び半導体集積回路の製造方法 | |
US8307310B2 (en) | Pattern generating method, method of manufacturing semiconductor device, computer program product, and pattern-shape-determination-parameter generating method | |
US20120198404A1 (en) | Defect inspection supporting apparatus and defect inspection supporting method | |
JP4762288B2 (ja) | パターン形成不良領域算出方法 | |
JP4958616B2 (ja) | ホットスポット絞り込み装置、ホットスポット絞り込み方法、ホットスポット絞り込みプログラム、ホットスポット検査装置、および、ホットスポット検査方法 | |
JP2008076505A (ja) | マスク設計方法およびこれを用いた半導体装置の製造方法、ならびにマスク設計システム | |
US20130111416A1 (en) | Design data optimization method, storage medium including program for design data optimization method and photomask manufacturing method | |
US8373845B2 (en) | Exposure control apparatus, manufacturing method of semiconductor device, and exposure apparatus | |
US20080052660A1 (en) | Method of correcting a designed pattern of a mask | |
JP4856281B2 (ja) | パターンレイアウト評価方法および半導体デバイス製造方法 | |
US20080148198A1 (en) | Hotspot totalization method, pattern correction method, and program | |
JP4908557B2 (ja) | パターン判定方法 | |
US10990000B2 (en) | Photolithography plate and mask correction method | |
US8280147B2 (en) | Pattern verification method, pattern verification apparatus, and pattern verification program | |
JP2012042498A (ja) | マスクパターン作成方法およびリソグラフィターゲットパターン作成方法 | |
JP2010122438A (ja) | リソグラフィシミュレーションモデルの検証方法、検証プログラム及び検証装置 | |
JP5758423B2 (ja) | マスクレイアウトの作成方法 | |
JP2007081293A (ja) | 検査方法、半導体装置の製造方法およびプログラム | |
JP2008158100A (ja) | パターン管理方法及びパターン管理プログラム | |
JP2007081292A (ja) | 検査方法、検査システムおよびプログラム | |
US8443310B2 (en) | Pattern correcting method, mask forming method, and method of manufacturing semiconductor device | |
US20110201138A1 (en) | Mask verifying method, manufacturing method of semiconductor device, and computer program product | |
US8885949B2 (en) | Pattern shape determining method, pattern shape verifying method, and pattern correcting method | |
JP2009092779A (ja) | 半導体装置の設計方法及び半導体装置の製造方法、並びにプログラム | |
JP2005062601A (ja) | フォトマスクパターン検証および補正方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100728 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110607 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4762288 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |