JP4759906B2 - 液晶表示装置およびその制御方法、ならびに携帯端末 - Google Patents
液晶表示装置およびその制御方法、ならびに携帯端末 Download PDFInfo
- Publication number
- JP4759906B2 JP4759906B2 JP2002360190A JP2002360190A JP4759906B2 JP 4759906 B2 JP4759906 B2 JP 4759906B2 JP 2002360190 A JP2002360190 A JP 2002360190A JP 2002360190 A JP2002360190 A JP 2002360190A JP 4759906 B2 JP4759906 B2 JP 4759906B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- display
- liquid crystal
- pixel
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置およびその制御方法、ならびに携帯端末に関し、特に画素がマトリクス状に配置されてなる表示部と共にその周辺の駆動回路が同じ透明絶縁基板上に一体的に形成されたいわゆる駆動回路一体型液晶表示装置およびその電源ＯＮ／ＯＦＦ時の制御方法、ならびに当該液晶表示装置を画面表示部として搭載した携帯端末に関する。
【０００２】
【従来の技術】
液晶表示装置では、電源ＯＮ（投入）や電源ＯＦＦ（遮断）時に表示画面が乱れる場合がある。この表示画面の乱れ、特に電源ＯＦＦ時の残像を防止するために、従来は、電源スイッチがＯＦＦされると、表示画面を白色表示に切り換えてから電源をＯＦＦすることにより、電源ＯＦＦ時における表示画面の残像を速やかに消去するようにしている（例えば、特許公報１参照）。また、電源ＯＦＦ時に先ず黒画面を表示させ、その後に最終的に電源をＯＦＦすることにより、表示画面に不規則な残像現象が生じるのを防止するようにもしている（例えば、特許公報２参照）。
【０００３】
【特許文献１】
特開２０００−１６３０２５号公報
【特許文献２】
特開２００１−２４９３２０号公報
【０００４】
これらの従来技術では、電源ＯＦＦ時に表示画面を白表示または黒表示にするために、画素がマトリクス状に配置されてなる表示パネルに対してその外部より白データ、または黒データを入力するとともに、画素の液晶容量の対向電極に画素間で共通に与えるＶＣＯＭ電位および保持容量の対向電極側の電極に共通に与えるＣＳ電位を低レベルにするドライバを、外部基板上もしくは外部駆動ＩＣ上に搭載するようにしていた。以下に、これら従来技術に係る液晶表示装置の概要について、その構成を模式的に示した図６を用いて説明する。
【０００５】
図６において、ガラス基板１０１上には、多数の画素がマトリクス状に配置されてなる表示部１０２が形成され、さらにその下側には表示部１０２の各画素に表示データを書き込む水平ドライバ１０３が形成されている。なお、図示していないが、表示部１０２の横には垂直ドライバが配置されることになる。このガラス基板１０１に対して、フレキシブルケーブル（基板）１０４を介して外部基板１０５が電気的に接続されている。
【０００６】
外部基板１０５には、タイミングジェネレータ（ＴＧ）１０６、ＶＣＯＭドライバ１０７、ＣＳドライバ１０８等が搭載されている。タイミングジェネレータ１０６は、セット側グラフィックコントローラから与えられるマスタークロックＭＣＫ、垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ等の基準信号に基づいて各種のタイミング信号を発生し、フレキシブルケーブル１０４を介して水平ドライバ１０３や垂直ドライバに供給するとともに、電源ＯＮ／ＯＦＦ時には白データ（または、黒データ）を発生して水平ドライバ１０３に供給する。
【０００７】
ＶＣＯＭドライバ１０７は、タイミングジェネレータ１０６から与えられるタイミング信号に同期してＶＣＯＭ電位を発生し、フレキシブルケーブル１０４を介して画素の液晶容量の対向電極に対して全画素共通に印加する。ＣＳドライバ１０８は、タイミングジェネレータ１０６から与えられるタイミング信号に同期してＣＳ電位を発生し、フレキシブルケーブル１０４を介して画素の保持容量の対向電極側端子に対して全画素共通に印加する。ＶＣＯＭドライバ１０７およびＣＳドライバ１０８は、電源ＯＮ／ＯＦＦ時にはＶＣＯＭ電位およびＣＳ電位を低レベルに設定する。
【０００８】
【発明が解決しようとする課題】
上述したように、従来技術に係る液晶表示装置では、電源ＯＮ／ＯＦＦ時の画像の乱れを防止するに当たって、セットとの間に白データ（または、黒データ）を出力するための回路と、ＶＣＯＭ電位およびＣＳ電位を低レベルにするための回路とを外部基板１０５（もしくは、外部駆動ＩＣ）上に搭載していた。したがって、表示システムとしては、ガラス基板１０１の他に外部基板１０５を設けるとともに、当該外部基板１５上にタイミングジェネレータ１０６、ＶＣＯＭドライバ１０７、ＣＳドライバ１０８等を作り込む工程が必要になるため、システム全体の小型化および低コスト化の妨げになっていた。
【０００９】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、システム全体の小型化および低コスト化を可能とした上で、電源ＯＮ時に画像の乱れなく表示開始できるとともに、電源ＯＦＦ時に残像なしで表示を消すことが可能な液晶表示装置およびその制御方法、ならびに当該液晶表示装置を画面表示部として搭載した携帯端末を提供することにある。
【００１０】
【課題を解決するための手段】
本発明による液晶表示装置は、透明絶縁基板上に画素がマトリクス状に配置されてなる表示部と、前記表示部の各画素に対して表示信号を供給するとともに、電源ＯＮ／ＯＦＦ時には前記表示信号に代えて当該表示信号の極性反転の基準となるコモン電位を選択して供給する切り替え手段と、前記透明絶縁基板上に前記表示部と共に形成され、前記コモン電位を生成する電位生成手段と、前記透明絶縁基板外に設けられ、前記電位生成手段から出力される前記コモン電位にＤＣオフセットを付与して前記画素の対向電極側に各画素共通に与える電位調整手段と、前記透明絶縁基板上に前記表示部と共に搭載され、電源ＯＮ／ＯＦＦ時には前記電位調整手段の出力電位を前記コモン電位とほぼ同電位に制御する電位制御手段とを備えている。かかる構成の液晶表示装置は、ＰＤＡ(Personal Digital Assistants)や携帯電話機に代表される携帯端末に、その画面表示部として搭載されて用いられる。
【００１１】
上記構成の液晶表示装置またはこれを画面表示部として搭載した携帯端末において、電源ＯＮに際して、先ず電源投入後に与えられるリセット信号によって透明絶縁基板上の回路の状態を初期化し、その後一定期間表示部の各画素に対して前記切り替え手段によって前記コモン電位を書き込むとともに、電位制御手段によって前記電位調整手段の出力電位を前記コモン電位とほぼ同電位に制御して画素の対向電極側に与える。これにより、電源投入後一定期間に亘ってノーマリホワイト型では白表示（ノーマリブラック型では黒表示）が行われる。その結果、電源ＯＮ時に画像の乱れなく画表示を開始できる。また、電源ＯＦＦに際して、電源遮断に先立って、一定期間表示部の各画素に対して前記切り替え手段によって前記コモン電位を書き込むとともに、前記電位制御手段によって前記電位調整手段の出力電位を前記コモン電位とほぼ同電位に制御して画素の対向電極側に与える。これにより、電源遮断前に一定期間に亘って白表示（または、黒表示）が行われる。その結果、電源ＯＦＦ時に残像をなくすことができる。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１３】
図１は、本発明の一実施形態に係る液晶表示装置の構成例を示すブロック図である。図１において、透明絶縁基板、例えばガラス基板１１上には、画素がマトリクス状に配置されてなる表示部（画素部）１２が形成されている。ガラス基板１１は、もう一枚のガラス基板と所定の間隙を持って対向配置され、両基板間に液晶材料を封止することで表示パネル（ＬＣＤパネル）を構成している。
【００１４】
表示部１２における各画素の構成の一例を図２に示す。マトリクス状に配置された画素５０の各々は、画素トランジスタであるＴＦＴ(Thin Film Transistor;薄膜トランジスタ)５１と、このＴＦＴ５１のドレイン電極に画素電極が接続された液晶セル５２と、ＴＦＴ５１のドレイン電極に一方の電極が接続された保持容量５３とを有する構成となっている。ここで、液晶セル５２は、画素電極とこれに対向して形成される対向電極との間で発生する液晶容量を意味する。
【００１５】
この画素構造において、ＴＦＴ５１はゲート電極がゲート線（走査線）５４に接続され、ソース電極がデータ線（信号線）５５に接続されている。液晶セル５２は対向電極がＶＣＯＭ線５６に対して各画素共通に接続されている。そして、液晶セル５２の対向電極には、ＶＣＯＭ線５６を介してコモン電圧ＶＣＯＭ（ＶＣＯＭ電位）が各画素共通に与えられる。保持容量５３は他方の電極（対向電極側の端子）がＣＳ線５７に対して各画素共通に接続されている。
【００１６】
ここで、１Ｈ（Ｈは水平期間）反転駆動または１Ｆ（Ｆはフィールド期間）反転駆動を行う場合は、各画素に書き込まれる表示信号は、ＶＣＯＭ電位を基準として極性反転を行うことになる。また、ＶＣＯＭ電位の極性を一定周期、例えば１Ｈ周期または１Ｆ周期で反転させるコモン反転駆動（以下、「ＶＣＯＭ反転駆動」と記す）を１Ｈ反転駆動または１Ｆ反転駆動と併用する場合には、ＣＳ線５７に与えられるＣＳ電位の極性もＶＣＯＭ電位に同期して反転する。ただし、本実施形態に係る液晶表示装置は、ＶＣＯＭ反転駆動に限られるものではない。なお、ＶＣＯＭ電位とＣＳ電位とはほぼ同振幅（電位）でかつ同位相であり、本明細書においては、便宜上、これらをコモン電位と総称するものとする。
【００１７】
再び図１において、表示部１２と同じガラス基板１１上には、例えば、表示部１２の左側にインターフェース（ＩＦ）回路１３、タイミングジェネレータ（ＴＧ）１４および基準電圧ドライバ１５が、表示部１２の上側に水平ドライバ１６が、表示部１２の右側に垂直ドライバ１７が、表示部１２の下側に電位生成手段であるＣＳドライバ１８およびＶＣＯＭドライバ１９、さらには電位制御回路２０がそれぞれ搭載されている。これらの回路は、表示部１２の画素トランジスタと共に、低温ポリシリコンあるいはＣＧ(Continuous Grain;連続粒界結晶)シリコンを用いて作製される。
【００１８】
上記構成の液晶表示装置において、ガラス基板１１に対して、低電圧振幅（例えば、３．３Ｖ振幅）のマスタークロックＭＣＫ、水平同期パルスＨｓｙｎｃ、垂直同期パルスＶｓｙｎｃ、Ｒ（赤）Ｇ（緑）Ｂ（青）パラレル入力の表示データＤａｔａ、表示リセットコントロールパルスＰＣＩおよびロジックリセットパルスＲＥＳＥＴなどがフレキシブルケーブル（基板）２１を介して外部から入力され、インターフェース回路１３において高電圧振幅（例えば、６．０Ｖ）にレベルシフト（レベル変換）される。ここで、表示リセットコントロールパルスＰＣＩは、後述する表示リセット動作を制御するための信号であり、低レベル状態がアクティブ状態となる。ロジックリセットパルスＲＥＳＥＴは、ガラス基板１１上に形成された駆動回路内のフリップフロップなどのロジック回路をリセット（初期化）するための信号である。
【００１９】
レベルシフトされたマスタークロックＭＣＫ、水平同期パルスＨｓｙｎｃおよび垂直同期パルスＶｓｙｎｃは、タイミングジェネレータ１４に供給される。タイミングジェネレータ１４は、マスタークロックＭＣＫ、水平同期パルスＨｓｙｎｃおよび垂直同期パルスＶｓｙｎｃに基づいて基準電圧ドライバ１５、水平ドライバ１６および垂直ドライバ１７の駆動に必要な各種のタイミングパルスを生成する。レベルシフトされた表示データＤａｔａは、水平ドライバ１６に供給される。レベルシフトされた表示リセットコントロールパルスＰＣＩは、水平ドライバ１６、ＣＳドライバ１８、ＶＣＯＭドライバ１９および電位制御回路２０にそれぞれ供給される。
【００２０】
水平ドライバ１６は、例えば、水平シフトレジスタ１６１、データサンプリングラッチ回路１６２、ＤＡ（デジタル−アナログ）変換回路（ＤＡＣ）１６３およびＳｉｇ／ＣＳ出力切り替え回路１６４を有する構成となっている。水平シフトレジスタ１６１は、タイミングジェネレータ１４から供給される水平スタートパルスＨＳＴに応答してシフト動作を開始し、同じくタイミングジェネレータ１４から供給される水平クロックパルスＨＣＫに同期して１水平期間に順次転送していくサンプリングパルスを生成する。
【００２１】
データサンプリングラッチ回路１６２は、水平シフトレジスタ１６１で生成されたサンプリングパルスに同期して、インターフェース回路１３から出力される表示データＤａｔａを１水平期間で順次サンプリングしラッチする。このラッチされた１ライン分のデジタルデータはさらに、水平ブランキング期間にラインメモリ（図示せず）に移される。そして、この１ライン分のデジタルデータは、ＤＡ変換回路１６３でアナログ表示信号に変換される。ＤＡ変換回路１６３は、例えば、基準電圧ドライバ１５から与えられる階調数分の基準電圧の中から、デジタルデータに対応した基準電圧を選択してアナログ表示信号として出力する基準電圧選択型ＤＡ変換回路の構成となっている。
【００２２】
ＤＡ変換回路１６３から出力される１ライン分のアナログ表示信号Ｓｉｇは、Ｓｉｇ／ＣＳ出力切り替え回路１６４に与えられる。Ｓｉｇ／ＣＳ出力切り替え回路１６４にはさらに、ＣＳドライバ１８で生成されるＣＳ電位が与えられる。Ｓｉｇ／ＣＳ出力切り替え回路１６４は、インターフェース回路１３から出力される表示リセットコントロールパルスＰＣＩが低レベルの期間および高レベルに遷移したタイミングから所定の期間（例えば、数垂直期間）ではＣＳ電位を選択して出力し、それ以外の表示リセットコントロールパルスＰＣＩが高レベルの期間ではアナログ表示信号Ｓｉｇを選択して出力する。Ｓｉｇ／ＣＳ出力切り替え回路１６４から出力されるアナログ表示信号ＳｉｇまたはＣＳ電位は、表示部１２の水平方向画素数ｎに対応して配線されたデータ線５５−１〜５５−ｎに出力される。
【００２３】
垂直ドライバ１７は、垂直シフトレジスタおよびゲートバッファによって構成される。この垂直ドライバ１７において、垂直シフトレジスタは、タイミングジェネレータ１４から供給される垂直スタートパルスＶＳＴに応答してシフト動作を開始し、同じくタイミングジェネレータ１４から供給される垂直クロックパルスＶＣＫに同期して１垂直期間に順次転送していく走査パルスを生成する。この生成された走査パルスは、表示部１２の垂直方向画素数ｍに対応して配線されたゲート線５４−１〜５４−ｍにゲートバッファを通して順次出力される。
【００２４】
この垂直ドライバ１７による垂直走査により、走査パルスがゲート線５４−１〜５４−ｍに順次出力されると、表示部１２の各画素が行（ライン）単位で順に選択される。そして、この選択された１ライン分の画素に対して、Ｓｉｇ／ＣＳ出力切り替え回路１６４から出力される１ライン分のアナログ表示信号Ｓｉｇがデータ線５５−１〜５５−ｎを経由して一斉に書き込まれる。このライン単位の書き込み動作が繰り返されることにより、１画面分の画表示が行われる。
【００２５】
ＣＳドライバ１８は、先述したＣＳ電位を生成し、図２のＣＳ線５７を介して保持容量５３の他方の電極に対して各画素共通に与えるとともに、Ｓｉｇ／ＣＳ出力切り替え回路１６４に供給する。ＣＳドライバ１８は、インターフェース回路１３から出力される表示リセットコントロールパルスＰＣＩが低レベルのときは、ＣＳ電位を所定の電位（例えば、０Ｖ）に設定し、ＶＣＯＭ反転駆動の場合には、表示リセットコントロールパルスＰＣＩが低レベルから高レベルに遷移するタイミングで、ＣＳ電位を所定の電位から交流反転に切り換える。この交流反転では、表示信号の振幅を例えば０−３．３Ｖとすると、ＣＳ電位は低レベルを０Ｖ（グランドレベル）、高レベルを３．３ＶとしてＶＣＯＭ電位に同期して反転動作を繰り返す。
【００２６】
ＶＣＯＭドライバ１９は、先述したＶＣＯＭ電位を生成するとともに、インターフェース回路１３から出力される表示リセットコントロールパルスＰＣＩが低レベルのときは、当該ＶＣＯＭ電位を低レベル（０Ｖ）に設定する。ＶＣＯＭドライバ１９から出力されるＶＣＯＭ電位は、フレキシブルケーブル２１を介して一度ガラス基板１１の外部に出力される。この基板外に出力されたＶＣＯＭ電位はＶＣＯＭ調整回路２２を経由した後、フレキシブルケーブル２１を介して再びガラス基板１１内に入力され、図２のＶＣＯＭ線５６を介して液晶セル５２の対向電極に対して各画素共通に与えられる。
【００２７】
ここで、ＶＣＯＭ電位とＣＳ電位とは、ほぼ同振幅（電位）でかつ同位相の交流電圧である。ただし、実際には、図２において、データ線５４からＴＦＴ５１を通して液晶セル５２の画素電極に信号を書き込む際に、寄生容量などに起因してＴＦＴ５１で電圧降下が生じることから、ＶＣＯＭ電位として、その電圧降下分だけあらかじめＤＣシフトした交流電圧を用いる必要がある。このＶＣＯＭ電位のＤＣシフトをＶＣＯＭ調整回路２２が担う。
【００２８】
ＶＣＯＭ調整回路２２は、一例として、ＶＣＯＭ電位を入力とするコンデンサＣと、このコンデンサＣの出力端に一端が接続された抵抗Ｒと、コンデンサＣの出力端とグランドとの間に接続された可変抵抗ＶＲとから構成され、液晶セル５２の対向電極に与えるＶＣＯＭ電位のＤＣレベルを調整する、即ちＶＣＯＭ電位に対してＤＣオフセットを付与する作用をなす。ＤＣオフセット分については、可変抵抗ＶＲによって任意に調整可能である。このＶＣＯＭ調整回路２２には、ガラス基板１１上に形成され、抵抗Ｒの他端とパネル内部の電源ＶＣＣとの間に接続されたスイッチＳＷを介して電源が選択的に供給されるようになっている。スイッチＳＷは、インターフェース回路１３から出力される表示リセットコントロールパルスＰＣＩが低レベルのときにＯＦＦ（開）状態になり、高レベルのときＯＮ（閉）状態になる。
【００２９】
電位制御回路２０は、インターフェース回路１３から出力される表示リセットコントロールパルスＰＣＩが低レベルのときには、ＶＣＯＭ調整回路２２の出力電位、即ちＶＣＯＭ調整回路２２でＤＣオフセットが付与されたＶＣＯＭ電位を強制的に低レベル（０Ｖ）にするとともに、表示リセットコントロールパルスＰＣＩが低レベルから高レベルに遷移したときにはその遷移タイミングでＶＣＯＭ調整回路２２の出力電位を強制的に当該ＶＣＯＭ調整回路２２でのＤＣオフセット分に相当する電位にする。
【００３０】
次に、上記構成の液晶表示装置において、電源ＯＮ／ＯＦＦ時の回路動作について説明する。
【００３１】
電源ＯＮの際に、外部から与えられる表示リセットコントロールパルスＰＣＩが低レベル状態（アクティブ状態）にあると、ＣＳドライバ１８がＣＳ電位を所定の電位、例えば低レベル（０Ｖ）に設定するとともに、電位制御回路２０がＶＣＯＭ調整回路２２の出力電位、即ち当該ＶＣＯＭ調整回路２２でＤＣオフセットが付与されたＶＣＯＭ電位を強制的に低レベル（０Ｖ）にする一方、Ｓｉｇ／ＣＳ出力切り替え回路１６４がＣＳドライバ１８から供給される低レベルのＣＳ電位を選択してデータ線５５−１〜５５−ｎに出力することで、表示リセット動作を行うようにする。このとき、ガラス基板１１上のスイッチＳＷがＯＦＦ状態になるため、ＶＣＯＭ調整回路２２への電源供給が遮断される。
【００３２】
この表示リセット動作により、垂直ドライバ１７による垂直走査によって選択された行の各画素については、図２において、ＣＳ電位（本例では、０Ｖ）がＴＦＴ５１を介して液晶セル５２および保持容量５３の画素電極側に印加されると同時に、対向電極側にはＶＣＯＭ線５６およびＣＳ線５７を介してＣＳ電位およびＶＣＯＭ電位（共に０Ｖ）がそれぞれ印加される。このとき、液晶セル５２の両電極が同電位となるため、液晶セル５２には電界が印加されない。液晶セル５２に電界が印加されないと、液晶分子の配列が変化しないため、ノーマリホワイト型では白表示、ノーマリブラック型では黒表示が行われる。
【００３３】
また、表示リセットコントロールパルスＰＣＩの低レベル状態から高レベル状態（非アクティブ状態）へ遷移するタイミングから所定の期間（例えば、数垂直期間）では、Ｓｉｇ／ＣＳ出力切り替え回路１６４は引き続き、ＣＳドライバ１８から供給されるＣＳ電位を選択してデータ線５５−１〜５５−ｎに出力する。ＶＣＯＭ反転駆動の場合、データ線５５−１〜５５−ｎには所定の電位のＣＳ電位ではなく交流反転のＣＳ電位が供給され、当該ＣＳ電位が液晶セル５２および保持容量５３の画素電極側に印加されることになる。
【００３４】
このとき、スイッチＳＷがＯＮ状態になるため、ＶＣＯＭ調整回路２２への電源供給が開始される。しかし、ＶＣＯＭ調整回路２２では、コンデンサＣにＣＲの時定数によって充電が行われ、その充電に時間を要することになるため、ＶＣＯＭドライバ１９から出力されるＶＣＯＭ電位に対して即座に所望のＤＣオフセットを付与することができない。そのために、電位制御回路２０は、表示リセットコントロールパルスＰＣＩの低レベルから高レベルへの遷移タイミングで、ＶＣＯＭ調整回路２２の出力電位を強制的に当該ＶＣＯＭ調整回路２２でのＤＣオフセット分に相当する電位にする。
【００３５】
この電位制御回路２０によるＶＣＯＭ調整回路２２の出力電位の制御により、当該ＶＣＯＭ調整回路２２にコンデンサＣが存在したとしても、その充電を瞬時に行うことができるため、液晶セル５２の画素電極に交流反転のＣＳ電位が印加されるのと同時に、ＶＣＯＭドライバ１９から出力されるＶＣＯＭ電位に対して所望のＤＣオフセットが付与され、液晶セル５２および保持容量５３の対向電極側に印加される。
【００３６】
このとき、ＣＳ電位とＶＣＯＭ電位とがほぼ同振幅、同位相であることから、液晶セル５２の両電極が同電位となり、液晶セル５２には電界が印加されないため、表示リセットコントロールパルスＰＣＩが低レベルの表示リセット期間に引き続いて、表示リセットコントロールパルスＰＣＩの高レベルへの遷移タイミングから当該表示リセット期間でのリセット動作とは別の動作によって再びノーマリホワイト型では白表示、ノーマリブラック型では黒表示が行われる。
【００３７】
また、表示リセットコントロールパルスＰＣＩの高レベルへの遷移タイミングで電位制御回路２０がＶＣＯＭ調整回路２２の出力電位を、当該ＶＣＯＭ調整回路２２でのＤＣオフセット分に相当する電位に設定する期間としては、コンデンサＣの充電が完了するのに要する時間、例えば１垂直期間程度の時間が設定される。このように、ＶＣＯＭ調整回路２２の出力電位を電位制御回路２０によって制御する、具体的には電位制御回路２０からＶＣＯＭ調整回路２２の出力ラインにＶＣＯＭ調整回路２２でのＤＣオフセット分に相当する電位を与えることにより、コンデンサＣの充電が瞬時に行われることになる。
【００３８】
そして、コンデンサＣの充電が完了した後は、ＶＣＯＭ調整回路２２によって本来のＤＣオフセットの付与が行われる。その結果、表示リセットコントロールパルスＰＣＩが低レベルの表示リセット期間に引き続いて、表示リセットコントロールパルスＰＣＩの高レベルへの遷移タイミングから所定の期間に亘ってノーマリホワイト型では白表示、ノーマリブラック型では黒表示が行われる。所定の期間が経過すると、Ｓｉｇ／ＣＳ出力切り替え回路１６４はＣＳ電位に代えて表示信号を選択してデータ線５５−１〜５５−ｎに出力する。これにより、表示信号に応じた実際の画表示が開始される。
【００３９】
上述したように、本実施形態に係る液晶表示装置では、表示部１２と同一のパネル（ガラス基板１１）上に、水平ドライバ１６および垂直ドライバ１７に加えて、インターフェース回路１３、タイミングジェネレータ１４、基準電圧ドライバ１５、ＣＳドライバ１８、ＶＣＯＭドライバ１９および電位制御回路２０などの周辺の駆動回路を搭載したことにより、全駆動回路一体型の表示パネルを構成でき、外部に別の基板やＩＣ、トランジスタ回路を設ける必要がないため、システム全体の小型化および低コスト化が可能になる。
【００４０】
また、外部から与えられる表示リセットコントロールパルスＰＣＩがアクティブ状態となる表示リセット期間では、画素に所定の電位を書き込むと同時に、ＣＳ電位およびＶＣＯＭ電位を画素電位と同電位に設定し、当該同電位を対向電極側に与えることで、ノーマリホワイト型では白表示、ノーマリブラック型では黒表示を行うことができるため、システム全体の小型化および低コスト化を可能とした上で、電源ＯＮ時の画像の乱れを防止することができる。
【００４１】
特に、表示リセットコントロールパルスＰＣＩが低レベルから高レベルに遷移したタイミング、即ち表示リセット期間が終了したタイミングで、ＶＣＯＭ調整回路２２の出力電位を当該ＶＣＯＭ調整回路２２でのＤＣオフセット分に相当する電位に制御し、表示リセット期間に引き続いて所定の期間に亘ってノーマリホワイト型では白表示、ノーマリブラック型では黒表示を継続することで、ＶＣＯＭ調整回路２２にコンデンサＣが存在したとしても、当該コンデンサＣを瞬時に充電し、ＤＣオフセットが付与されたＶＣＯＭ電位を液晶セル５２および保持容量５３の対向電極側に印加することができるため、コンデンサＣの充電期間に起因する画像の乱れについても確実に防止できる。
【００４２】
一方、電源ＯＦＦ時においては、表示リセットコントロールパルスＰＣＩが低レベルになることで、ＣＳドライバ１８がＣＳ電位を所定の電位、例えば低レベルに設定し、Ｓｉｇ／ＣＳ出力切り替え回路１６４がＣＳ電位を選択してデータ線５５−１〜５５−ｎに出力する一方、ＶＣＯＭ調整回路２２のスイッチＳＷがＯＦＦ状態となることで、実データに基づく画表示動作の状態から表示リセット動作の状態に移行する。
【００４３】
この表示リセット動作において、スイッチＳＷがＯＦＦすることで、ＶＣＯＭ調整回路２２への電源供給が完全に遮断されるとともに、ＶＣＯＭ調整回路２２の出力電位が可変抵抗ＶＲを介してグランドレベルに引っ張られることになる。これにより、電源ＯＦＦ時に例えば表示リセットコントロールパルスＰＣＩのレベルが不安定な状態にあったとしても、その影響を受けることなくＶＣＯＭ調整回路２２の出力電位を確実にグランドレベルに維持することができる。
【００４４】
すなわち、表示リセット動作により、垂直ドライバ１７による垂直走査によって選択された行の各画素については、低レベルのＣＳ電位が液晶セル５２および保持容量５３の画素電極側に印加される一方、保持容量５３の対向電極側の電極にＣＳ電位が、液晶セル５２の対向電極にＶＣＯＭ調整回路２２の出力電位、即ちＣＳ電位と同電位（グランドレベル）のＶＣＯＭ電位がそれぞれ印加される。これにより、液晶セル５２の両電極が同電位となるため、液晶セル５２には電界が印加されず、ノーマリホワイト型では白表示、ノーマリブラック型では黒表示が行われる。その後に、電源ＶＤＤ，ＶＳＳ，ＶＣＣが最終的に遮断される。
【００４５】
上述したように、液晶表示装置において、電源ＯＦＦに際して、先ず一定期間表示リセット動作を行って電源遮断前に数垂直期間（数フィールド期間）に亘ってノーマリホワイト型では白表示、ノーマリブラック型では黒表示を行い、その後に電源を遮断することにより、電源ＯＦＦ時に残像なしで画表示を消すことができる。
【００４６】
次に、上記構成の本実施形態に係る液晶表示装置において、電源ＯＮ／ＯＦＦ時の画像の乱れを防止するために、表示リセット動作を行う際の制御方法について説明する。
【００４７】
先ず、電源ＯＮ時の表示リセット動作について、図３のタイミングチャートを用いて説明する。電源ＯＮに際して、先ず電源ＶＳＳ（例えば、−３．３Ｖ）および電源ＶＤＤ（例えば、６．０Ｖ）を投入し、次いで電源ＶＣＣ（例えば、３．３Ｖ）を投入する。電源ＶＣＣが９０％程度立ち上がってから一定期間Ｔ１１が経過すると、水平同期パルスＨｓｙｎｃ、データイネーブルパルスＤＥＮＢ、マスタークロックＭＣＫ、垂直同期パルスＶｓｙｎｃ、表示データＤａｔａ、パネルロジックリセットパルスＲＥＳＥＴおよび表示リセットコントロールパルスＰＣＩがフレキシブルケーブル２１を介して外部から入力され始める。
【００４８】
その後、一定期間Ｔ１２が経過すると、パネルロジックリセットパルスＲＥＳＥＴが低レベルから高レベルへ遷移する。これにより、ガラス基板１１上におけるフリップフロップ等のロジック回路の初期状態が確定（初期化）する。このパネルロジックリセットパルスＲＥＳＥＴの遷移タイミングから一定期間Ｔ１３の間、表示リセットコントロールパルスＰＣＩは低レベルの状態を継続する。
【００４９】
この期間Ｔ１３では、ＣＳドライバ１８がＣＳ電位を所定の電位、例えば低レベルに設定するとともに、電位制御回路２０がＶＣＯＭ電位を強制的に低レベルに制御する一方、Ｓｉｇ／ＣＳ出力切り替え回路１６４がＣＳ電位を選択してデータ線５５−１〜５５−ｎに出力する。これにより、表示リセット動作が行われる。すなわち、ＣＳ電位（本例では、０Ｖ）が液晶セル５２および保持容量５３の画素電極側に印加されると同時に、対向電極側にはＣＳ電位およびＶＣＯＭ電位（共に０Ｖ）がそれぞれ印加される。このとき、液晶セル５２の両電極が同電位となり、液晶セル５２には電界が印加されないため、ノーマリホワイト型では白表示、ノーマリブラック型では黒表示が行われる。
【００５０】
期間Ｔ１３が経過し、表示リセットコントロールパルスＰＣＩが低レベルから高レベルに遷移すると、その遷移タイミングから所定の期間（例えば、数垂直期間）Ｔ１４では、Ｓｉｇ／ＣＳ出力切り替え回路１６４は引き続き、ＣＳドライバ１８から供給されるＣＳ電位を選択してデータ線５５−１〜５５−ｎに出力する。このとき、ＶＣＯＭ反転駆動の場合、データ線５５−１〜５５−ｎには交流反転のＣＳ電位が供給され、当該ＣＳ電位が液晶セル５２および保持容量５３の画素電極側に印加される。
【００５１】
また、表示リセットコントロールパルスＰＣＩの低レベルから高レベルへの遷移タイミングでは同時に、電位制御回路２０によってＶＣＯＭ調整回路２２の出力電位が当該ＶＣＯＭ調整回路２２でのＤＣオフセット分に相当する電位に制御される。この制御により、当該電位調整回路２２のコンデンサＣが充電の過渡期であっても、ＶＣＯＭ調整回路２２の出力電位がコンデンサＣの充電が完了したのと同じ電位状態になるため、液晶セル５２および保持容量５３の画素電極側に交流反転のＣＳ電位が印加されるのと同時に、ＶＣＯＭドライバ１９から出力されるＶＣＯＭ電位に対して所望のＤＣオフセットが付与された状態で液晶セル５２の対向電極に印加される。
【００５２】
このとき、ＣＳ電位とＶＣＯＭ電位とがほぼ同振幅、同位相であることから、液晶セル５２の両電極が同電位となり、液晶セル５２には電界が印加されないため、表示リセットコントロールパルスＰＣＩが低レベルの表示リセット期間に引き続いて、表示リセットコントロールパルスＰＣＩの高レベルへの遷移タイミングから再び期間Ｔ１４の間ノーマリホワイト型では白表示、ノーマリブラック型では黒表示が行われる。
【００５３】
表示リセット動作による白表示（又は、黒表示）から、それに引き続いて行われる白表示（又は、黒表示）への移行は、実際の回路動作上では、垂直同期パルスＶｓｙｎｃに同期して行われることになる。そして、白表示（又は、黒表示）の期間Ｔ１４が経過すると、Ｓｉｇ／ＣＳ出力切り替え回路１６４は、ＣＳ電位に代えて表示信号を選択してデータ線５５−１〜５５−ｎに出力する。これにより、表示データＤａｔａに応じた実際の画表示が開始される。
【００５４】
このように、液晶表示装置において、電源ＯＮに際して、先ず電源を投入し、続いてパネル上の駆動回路の状態を初期化し、その後一定期間Ｔ１３に亘って表示リセット動作によって白表示（または、黒表示）を行うことにより、電源ＯＮ時に画像の乱れなく画表示を開始することができる。特に、表示リセット期間Ｔ１３に引き続いてＣＳ電位を選択して画素電極側に与えるとともに、電位制御回路２０によってＶＣＯＭ調整回路２２の出力電位を当該ＶＣＯＭ調整回路２２でのＤＣオフセット分に相当する電位に制御し、白表示（または、黒表示）を行うことにより、ＶＣＯＭ調整回路２２のコンデンサＣの充電に時間がかかることに起因する画像の乱れについても確実に防止できる。
【００５５】
続いて、電源ＯＦＦ時の表示リセット動作について、図４のタイミングチャートを用いて説明する。電源ＯＦＦに際して、先ず、表示リセットコントロールパルスＰＣＩが低レベルになる。これにより、ＣＳドライバ１８がＣＳ電位を低レベルに設定するとともに、Ｓｉｇ／ＣＳ出力切り替え回路１６４がＣＳ電位を選択してデータ線５５−１〜５５−ｎに出力することで表示リセット動作が行われる。すなわち、電源ＯＮ時と同様の動作原理による表示リセット動作により、数垂直期間に亘って白表示（または、黒表示）が行われる。この実データの表示動作の状態から表示リセット動作の状態への移行は、実際の回路動作上では、垂直同期パルスＶｓｙｎｃに同期して行われることになる。
【００５６】
また、表示リセットコントロールパルスＰＣＩが低レベルのときに同時に、ガラス基板１１上のスイッチＳＷがＯＦＦ状態となる。これにより、ＶＣＯＭ調整回路２２への電源供給が完全に遮断されるとともに、ＶＣＯＭ調整回路２２の出力電位がグランドレベルに引っ張られるため、電源ＯＦＦ時に例えば表示リセットコントロールパルスＰＣＩのレベルが不安定な状態にあったとしも、ＶＣＯＭ調整回路２２の出力電位を確実にグランドレベルに維持することができる。したがって、表示リセット動作によって確実に白表示（または、黒表示）を行うことができる。
【００５７】
この表示リセット期間Ｔ２１が経過すると、システムリセットパルスＲＳＴが低レベルとなる。その後、期間Ｔ２２が経過すると、電源ＶＤＤ，ＶＳＳが遮断され、さらに期間Ｔ２３が経過すると、水平同期パルスＨｓｙｎｃ、データイネーブルパルスＤＥＮＢ、マスタークロックＭＣＫ、垂直同期パルスＶｓｙｎｃ、表示データＤａｔａ、パネルロジックリセットパルスＲＥＳＥＴおよび表示リセットコントロールパルスＰＣＩが消滅する。その後、期間Ｔ２４が経過すると、最終的に電源ＶＣＣが遮断される。
【００５８】
このように、液晶表示装置において、電源ＯＦＦに際して、先ず一定期間表示リセット動作を行って電源遮断前に数垂直期間（数フィールド期間）に亘って白表示（または、黒表示）を行い、その後に電源を遮断することにより、電源ＯＦＦ時に残像を発生させることなく、画表示を消すことができる。
【００５９】
なお、本制御例においては、電源ＯＮ／ＯＦＦ時の画像の乱れを防止する場合を例に挙げて説明したが、電源ＯＮ／ＯＦＦ時の制御に限られるものではない。一例として、液晶表示装置が省電力化を目的としたスタンバイモードを持つ場合において、スタンバイモードに入るときは電源ＯＮ時と同様の制御を行い、スタンバイモードから復帰するときは電源ＯＦＦ時と同様の制御を行うことにより、スタンバイモードに入るとき／復帰するときの画像の乱れを防止することができる。
【００６０】
なお、上記実施形態では、表示リセットコントロールパルスＰＣＩが与えられたときに、Ｓｉｇ／ＣＳ出力切り替え回路１６４が表示信号に代えてＣＳ電位を選択してデータ線５５−１〜５５−ｎに出力するとしたが、ＶＣＯＭ電位もＣＳ電位と同じ電位に設定されるため、ＶＣＯＭ電位を選択してデータ線５５−１〜５５−ｎに出力する構成を採っても同様の作用効果を得ることができる。
【００６１】
さらに、ＣＳ電位またはＶＣＯＭ電位を選択する構成ではなく、所定の電位を選択する一方、ＣＳ電位およびＶＣＯＭ電位を同電位に設定する構成を採ることも可能である。また、データ線５５−１〜５５−ｎを通して画素に書き込む電位（画素電位）としては、０Ｖ（グランドレベル）に限られるものではなく、ＣＳ電位およびＶＣＯＭ電位を画素電位と同電位に設定する条件を満足すれば、液晶セル５２には電圧が印加されないため、ノーマリホワイト型では白表示、ノーマリブラック型では黒表示を行うことができる。ただし、画素電位を０Ｖとした方が、データ線５５−１〜５５−ｎを通して画素に書き込む際に電力を消費しなくて済むため、低消費電力化の観点からすると有利である。
【００６２】
以上説明した液晶表示装置は、携帯電話機やＰＤＡに代表される小型・軽量な携帯端末の画面表示部として用いて好適なものである。
【００６３】
図６は、本発明に係る携帯端末、例えばＰＤＡの構成の概略を示す外観図である。
【００６４】
本例に係るＰＤＡは、例えば、装置本体６１に対して蓋体６２が開閉自在に設けられた折り畳み式の構成となっている。装置本体６１の上面には、キーボードなどの各種のキーが配置されてなる操作部６３が配置されている。一方、蓋体６２には、画面表示部６４が配置されている。この画面表示部６４として、先述した実施形態に係る液晶表示装置が用いられる。
【００６５】
当該実施形態に係る液晶表示装置は、先述したように、システム全体の小型化および低コスト化を可能とした上で、電源ＯＮ／ＯＦＦ時の画像の乱れを防止することが可能であるため、当該液晶表示装置を画面表示部６４として搭載することで、ＰＤＡの小型化に大きく寄与できるとともに、画面表示部６４の電源ＯＮ／ＯＦＦ時の画像の乱れを確実に防止できる。
【００６６】
また、この種のＰＤＡに代表される携帯端末には、省電力化を図るためにスタンバイモードが備えられているのが一般的である。このスタンバイモードに入るとき／復帰するときにも、先述したように、電源ＯＮ／ＯＦＦ時と同様に表示リセット動作を行わせることで、スタンバイモードに入るとき／復帰するときの画像の乱れについても確実に防止することができる。
【００６７】
なお、ここでは、ＰＤＡに適用した場合を例に採って説明したが、この適用例に限られるものではなく、本発明に係る液晶表示装置は、特に携帯電話機など小型・軽量の携帯端末全般に用いて好適なものである。
【００６８】
【発明の効果】
以上説明したように、本発明によれば、表示部と同一の透明絶縁基板上に周辺の駆動回路を搭載したことにより、全駆動回路一体型の表示パネルを構成でき、外部に別の基板やＩＣ、トランジスタ回路を設ける必要がないため、システム全体の小型化および低コスト化が可能になる。また、電源ＯＮ／ＯＦＦ時は画素に表示信号の極性反転の基準となるコモン電位を書き込むと同時に、当該コモン電位と同電位を対向電極側に与えることで、ノーマリホワイト型では白表示、ノーマリブラック型では黒表示を行うことができるため、システム全体の小型化および低コスト化を可能とした上で、電源ＯＮ／ＯＦＦ時の画像の乱れを防止することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る液晶表示装置の構成例を示すブロック図である。
【図２】画素の構成の一例を示す回路図である。
【図３】電源ＯＮ時の表示リセット動作の説明に供するタイミングチャートである。
【図４】電源ＯＦＦ時の表示リセット動作の説明に供するタイミングチャートである。
【図５】本発明に係るＰＤＡの構成の概略を示す外観図である。
【図６】従来例に係る液晶表示装置の構成の一例を示すブロック図である。
【符号の説明】
１１…ガラス基板、１２…表示部、１３…インターフェース（ＩＦ）回路、１４…タイミングジェネレータ（ＴＧ）、１６…水平ドライバ、１７…垂直ドライバ、１８…ＣＳドライバ、１９…ＶＣＯＭドライバ、２０…電位制御回路、２２…ＶＣＯＭ調整回路、５０…画素、５１…ＴＦＴ（画素トランジスタ）、５２…液晶セル、５３…保持容量、１６４…Ｓｉｇ／ＣＳ出力切り替え回路
【発明の属する技術分野】
本発明は、液晶表示装置およびその制御方法、ならびに携帯端末に関し、特に画素がマトリクス状に配置されてなる表示部と共にその周辺の駆動回路が同じ透明絶縁基板上に一体的に形成されたいわゆる駆動回路一体型液晶表示装置およびその電源ＯＮ／ＯＦＦ時の制御方法、ならびに当該液晶表示装置を画面表示部として搭載した携帯端末に関する。
【０００２】
【従来の技術】
液晶表示装置では、電源ＯＮ（投入）や電源ＯＦＦ（遮断）時に表示画面が乱れる場合がある。この表示画面の乱れ、特に電源ＯＦＦ時の残像を防止するために、従来は、電源スイッチがＯＦＦされると、表示画面を白色表示に切り換えてから電源をＯＦＦすることにより、電源ＯＦＦ時における表示画面の残像を速やかに消去するようにしている（例えば、特許公報１参照）。また、電源ＯＦＦ時に先ず黒画面を表示させ、その後に最終的に電源をＯＦＦすることにより、表示画面に不規則な残像現象が生じるのを防止するようにもしている（例えば、特許公報２参照）。
【０００３】
【特許文献１】
特開２０００−１６３０２５号公報
【特許文献２】
特開２００１−２４９３２０号公報
【０００４】
これらの従来技術では、電源ＯＦＦ時に表示画面を白表示または黒表示にするために、画素がマトリクス状に配置されてなる表示パネルに対してその外部より白データ、または黒データを入力するとともに、画素の液晶容量の対向電極に画素間で共通に与えるＶＣＯＭ電位および保持容量の対向電極側の電極に共通に与えるＣＳ電位を低レベルにするドライバを、外部基板上もしくは外部駆動ＩＣ上に搭載するようにしていた。以下に、これら従来技術に係る液晶表示装置の概要について、その構成を模式的に示した図６を用いて説明する。
【０００５】
図６において、ガラス基板１０１上には、多数の画素がマトリクス状に配置されてなる表示部１０２が形成され、さらにその下側には表示部１０２の各画素に表示データを書き込む水平ドライバ１０３が形成されている。なお、図示していないが、表示部１０２の横には垂直ドライバが配置されることになる。このガラス基板１０１に対して、フレキシブルケーブル（基板）１０４を介して外部基板１０５が電気的に接続されている。
【０００６】
外部基板１０５には、タイミングジェネレータ（ＴＧ）１０６、ＶＣＯＭドライバ１０７、ＣＳドライバ１０８等が搭載されている。タイミングジェネレータ１０６は、セット側グラフィックコントローラから与えられるマスタークロックＭＣＫ、垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ等の基準信号に基づいて各種のタイミング信号を発生し、フレキシブルケーブル１０４を介して水平ドライバ１０３や垂直ドライバに供給するとともに、電源ＯＮ／ＯＦＦ時には白データ（または、黒データ）を発生して水平ドライバ１０３に供給する。
【０００７】
ＶＣＯＭドライバ１０７は、タイミングジェネレータ１０６から与えられるタイミング信号に同期してＶＣＯＭ電位を発生し、フレキシブルケーブル１０４を介して画素の液晶容量の対向電極に対して全画素共通に印加する。ＣＳドライバ１０８は、タイミングジェネレータ１０６から与えられるタイミング信号に同期してＣＳ電位を発生し、フレキシブルケーブル１０４を介して画素の保持容量の対向電極側端子に対して全画素共通に印加する。ＶＣＯＭドライバ１０７およびＣＳドライバ１０８は、電源ＯＮ／ＯＦＦ時にはＶＣＯＭ電位およびＣＳ電位を低レベルに設定する。
【０００８】
【発明が解決しようとする課題】
上述したように、従来技術に係る液晶表示装置では、電源ＯＮ／ＯＦＦ時の画像の乱れを防止するに当たって、セットとの間に白データ（または、黒データ）を出力するための回路と、ＶＣＯＭ電位およびＣＳ電位を低レベルにするための回路とを外部基板１０５（もしくは、外部駆動ＩＣ）上に搭載していた。したがって、表示システムとしては、ガラス基板１０１の他に外部基板１０５を設けるとともに、当該外部基板１５上にタイミングジェネレータ１０６、ＶＣＯＭドライバ１０７、ＣＳドライバ１０８等を作り込む工程が必要になるため、システム全体の小型化および低コスト化の妨げになっていた。
【０００９】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、システム全体の小型化および低コスト化を可能とした上で、電源ＯＮ時に画像の乱れなく表示開始できるとともに、電源ＯＦＦ時に残像なしで表示を消すことが可能な液晶表示装置およびその制御方法、ならびに当該液晶表示装置を画面表示部として搭載した携帯端末を提供することにある。
【００１０】
【課題を解決するための手段】
本発明による液晶表示装置は、透明絶縁基板上に画素がマトリクス状に配置されてなる表示部と、前記表示部の各画素に対して表示信号を供給するとともに、電源ＯＮ／ＯＦＦ時には前記表示信号に代えて当該表示信号の極性反転の基準となるコモン電位を選択して供給する切り替え手段と、前記透明絶縁基板上に前記表示部と共に形成され、前記コモン電位を生成する電位生成手段と、前記透明絶縁基板外に設けられ、前記電位生成手段から出力される前記コモン電位にＤＣオフセットを付与して前記画素の対向電極側に各画素共通に与える電位調整手段と、前記透明絶縁基板上に前記表示部と共に搭載され、電源ＯＮ／ＯＦＦ時には前記電位調整手段の出力電位を前記コモン電位とほぼ同電位に制御する電位制御手段とを備えている。かかる構成の液晶表示装置は、ＰＤＡ(Personal Digital Assistants)や携帯電話機に代表される携帯端末に、その画面表示部として搭載されて用いられる。
【００１１】
上記構成の液晶表示装置またはこれを画面表示部として搭載した携帯端末において、電源ＯＮに際して、先ず電源投入後に与えられるリセット信号によって透明絶縁基板上の回路の状態を初期化し、その後一定期間表示部の各画素に対して前記切り替え手段によって前記コモン電位を書き込むとともに、電位制御手段によって前記電位調整手段の出力電位を前記コモン電位とほぼ同電位に制御して画素の対向電極側に与える。これにより、電源投入後一定期間に亘ってノーマリホワイト型では白表示（ノーマリブラック型では黒表示）が行われる。その結果、電源ＯＮ時に画像の乱れなく画表示を開始できる。また、電源ＯＦＦに際して、電源遮断に先立って、一定期間表示部の各画素に対して前記切り替え手段によって前記コモン電位を書き込むとともに、前記電位制御手段によって前記電位調整手段の出力電位を前記コモン電位とほぼ同電位に制御して画素の対向電極側に与える。これにより、電源遮断前に一定期間に亘って白表示（または、黒表示）が行われる。その結果、電源ＯＦＦ時に残像をなくすことができる。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１３】
図１は、本発明の一実施形態に係る液晶表示装置の構成例を示すブロック図である。図１において、透明絶縁基板、例えばガラス基板１１上には、画素がマトリクス状に配置されてなる表示部（画素部）１２が形成されている。ガラス基板１１は、もう一枚のガラス基板と所定の間隙を持って対向配置され、両基板間に液晶材料を封止することで表示パネル（ＬＣＤパネル）を構成している。
【００１４】
表示部１２における各画素の構成の一例を図２に示す。マトリクス状に配置された画素５０の各々は、画素トランジスタであるＴＦＴ(Thin Film Transistor;薄膜トランジスタ)５１と、このＴＦＴ５１のドレイン電極に画素電極が接続された液晶セル５２と、ＴＦＴ５１のドレイン電極に一方の電極が接続された保持容量５３とを有する構成となっている。ここで、液晶セル５２は、画素電極とこれに対向して形成される対向電極との間で発生する液晶容量を意味する。
【００１５】
この画素構造において、ＴＦＴ５１はゲート電極がゲート線（走査線）５４に接続され、ソース電極がデータ線（信号線）５５に接続されている。液晶セル５２は対向電極がＶＣＯＭ線５６に対して各画素共通に接続されている。そして、液晶セル５２の対向電極には、ＶＣＯＭ線５６を介してコモン電圧ＶＣＯＭ（ＶＣＯＭ電位）が各画素共通に与えられる。保持容量５３は他方の電極（対向電極側の端子）がＣＳ線５７に対して各画素共通に接続されている。
【００１６】
ここで、１Ｈ（Ｈは水平期間）反転駆動または１Ｆ（Ｆはフィールド期間）反転駆動を行う場合は、各画素に書き込まれる表示信号は、ＶＣＯＭ電位を基準として極性反転を行うことになる。また、ＶＣＯＭ電位の極性を一定周期、例えば１Ｈ周期または１Ｆ周期で反転させるコモン反転駆動（以下、「ＶＣＯＭ反転駆動」と記す）を１Ｈ反転駆動または１Ｆ反転駆動と併用する場合には、ＣＳ線５７に与えられるＣＳ電位の極性もＶＣＯＭ電位に同期して反転する。ただし、本実施形態に係る液晶表示装置は、ＶＣＯＭ反転駆動に限られるものではない。なお、ＶＣＯＭ電位とＣＳ電位とはほぼ同振幅（電位）でかつ同位相であり、本明細書においては、便宜上、これらをコモン電位と総称するものとする。
【００１７】
再び図１において、表示部１２と同じガラス基板１１上には、例えば、表示部１２の左側にインターフェース（ＩＦ）回路１３、タイミングジェネレータ（ＴＧ）１４および基準電圧ドライバ１５が、表示部１２の上側に水平ドライバ１６が、表示部１２の右側に垂直ドライバ１７が、表示部１２の下側に電位生成手段であるＣＳドライバ１８およびＶＣＯＭドライバ１９、さらには電位制御回路２０がそれぞれ搭載されている。これらの回路は、表示部１２の画素トランジスタと共に、低温ポリシリコンあるいはＣＧ(Continuous Grain;連続粒界結晶)シリコンを用いて作製される。
【００１８】
上記構成の液晶表示装置において、ガラス基板１１に対して、低電圧振幅（例えば、３．３Ｖ振幅）のマスタークロックＭＣＫ、水平同期パルスＨｓｙｎｃ、垂直同期パルスＶｓｙｎｃ、Ｒ（赤）Ｇ（緑）Ｂ（青）パラレル入力の表示データＤａｔａ、表示リセットコントロールパルスＰＣＩおよびロジックリセットパルスＲＥＳＥＴなどがフレキシブルケーブル（基板）２１を介して外部から入力され、インターフェース回路１３において高電圧振幅（例えば、６．０Ｖ）にレベルシフト（レベル変換）される。ここで、表示リセットコントロールパルスＰＣＩは、後述する表示リセット動作を制御するための信号であり、低レベル状態がアクティブ状態となる。ロジックリセットパルスＲＥＳＥＴは、ガラス基板１１上に形成された駆動回路内のフリップフロップなどのロジック回路をリセット（初期化）するための信号である。
【００１９】
レベルシフトされたマスタークロックＭＣＫ、水平同期パルスＨｓｙｎｃおよび垂直同期パルスＶｓｙｎｃは、タイミングジェネレータ１４に供給される。タイミングジェネレータ１４は、マスタークロックＭＣＫ、水平同期パルスＨｓｙｎｃおよび垂直同期パルスＶｓｙｎｃに基づいて基準電圧ドライバ１５、水平ドライバ１６および垂直ドライバ１７の駆動に必要な各種のタイミングパルスを生成する。レベルシフトされた表示データＤａｔａは、水平ドライバ１６に供給される。レベルシフトされた表示リセットコントロールパルスＰＣＩは、水平ドライバ１６、ＣＳドライバ１８、ＶＣＯＭドライバ１９および電位制御回路２０にそれぞれ供給される。
【００２０】
水平ドライバ１６は、例えば、水平シフトレジスタ１６１、データサンプリングラッチ回路１６２、ＤＡ（デジタル−アナログ）変換回路（ＤＡＣ）１６３およびＳｉｇ／ＣＳ出力切り替え回路１６４を有する構成となっている。水平シフトレジスタ１６１は、タイミングジェネレータ１４から供給される水平スタートパルスＨＳＴに応答してシフト動作を開始し、同じくタイミングジェネレータ１４から供給される水平クロックパルスＨＣＫに同期して１水平期間に順次転送していくサンプリングパルスを生成する。
【００２１】
データサンプリングラッチ回路１６２は、水平シフトレジスタ１６１で生成されたサンプリングパルスに同期して、インターフェース回路１３から出力される表示データＤａｔａを１水平期間で順次サンプリングしラッチする。このラッチされた１ライン分のデジタルデータはさらに、水平ブランキング期間にラインメモリ（図示せず）に移される。そして、この１ライン分のデジタルデータは、ＤＡ変換回路１６３でアナログ表示信号に変換される。ＤＡ変換回路１６３は、例えば、基準電圧ドライバ１５から与えられる階調数分の基準電圧の中から、デジタルデータに対応した基準電圧を選択してアナログ表示信号として出力する基準電圧選択型ＤＡ変換回路の構成となっている。
【００２２】
ＤＡ変換回路１６３から出力される１ライン分のアナログ表示信号Ｓｉｇは、Ｓｉｇ／ＣＳ出力切り替え回路１６４に与えられる。Ｓｉｇ／ＣＳ出力切り替え回路１６４にはさらに、ＣＳドライバ１８で生成されるＣＳ電位が与えられる。Ｓｉｇ／ＣＳ出力切り替え回路１６４は、インターフェース回路１３から出力される表示リセットコントロールパルスＰＣＩが低レベルの期間および高レベルに遷移したタイミングから所定の期間（例えば、数垂直期間）ではＣＳ電位を選択して出力し、それ以外の表示リセットコントロールパルスＰＣＩが高レベルの期間ではアナログ表示信号Ｓｉｇを選択して出力する。Ｓｉｇ／ＣＳ出力切り替え回路１６４から出力されるアナログ表示信号ＳｉｇまたはＣＳ電位は、表示部１２の水平方向画素数ｎに対応して配線されたデータ線５５−１〜５５−ｎに出力される。
【００２３】
垂直ドライバ１７は、垂直シフトレジスタおよびゲートバッファによって構成される。この垂直ドライバ１７において、垂直シフトレジスタは、タイミングジェネレータ１４から供給される垂直スタートパルスＶＳＴに応答してシフト動作を開始し、同じくタイミングジェネレータ１４から供給される垂直クロックパルスＶＣＫに同期して１垂直期間に順次転送していく走査パルスを生成する。この生成された走査パルスは、表示部１２の垂直方向画素数ｍに対応して配線されたゲート線５４−１〜５４−ｍにゲートバッファを通して順次出力される。
【００２４】
この垂直ドライバ１７による垂直走査により、走査パルスがゲート線５４−１〜５４−ｍに順次出力されると、表示部１２の各画素が行（ライン）単位で順に選択される。そして、この選択された１ライン分の画素に対して、Ｓｉｇ／ＣＳ出力切り替え回路１６４から出力される１ライン分のアナログ表示信号Ｓｉｇがデータ線５５−１〜５５−ｎを経由して一斉に書き込まれる。このライン単位の書き込み動作が繰り返されることにより、１画面分の画表示が行われる。
【００２５】
ＣＳドライバ１８は、先述したＣＳ電位を生成し、図２のＣＳ線５７を介して保持容量５３の他方の電極に対して各画素共通に与えるとともに、Ｓｉｇ／ＣＳ出力切り替え回路１６４に供給する。ＣＳドライバ１８は、インターフェース回路１３から出力される表示リセットコントロールパルスＰＣＩが低レベルのときは、ＣＳ電位を所定の電位（例えば、０Ｖ）に設定し、ＶＣＯＭ反転駆動の場合には、表示リセットコントロールパルスＰＣＩが低レベルから高レベルに遷移するタイミングで、ＣＳ電位を所定の電位から交流反転に切り換える。この交流反転では、表示信号の振幅を例えば０−３．３Ｖとすると、ＣＳ電位は低レベルを０Ｖ（グランドレベル）、高レベルを３．３ＶとしてＶＣＯＭ電位に同期して反転動作を繰り返す。
【００２６】
ＶＣＯＭドライバ１９は、先述したＶＣＯＭ電位を生成するとともに、インターフェース回路１３から出力される表示リセットコントロールパルスＰＣＩが低レベルのときは、当該ＶＣＯＭ電位を低レベル（０Ｖ）に設定する。ＶＣＯＭドライバ１９から出力されるＶＣＯＭ電位は、フレキシブルケーブル２１を介して一度ガラス基板１１の外部に出力される。この基板外に出力されたＶＣＯＭ電位はＶＣＯＭ調整回路２２を経由した後、フレキシブルケーブル２１を介して再びガラス基板１１内に入力され、図２のＶＣＯＭ線５６を介して液晶セル５２の対向電極に対して各画素共通に与えられる。
【００２７】
ここで、ＶＣＯＭ電位とＣＳ電位とは、ほぼ同振幅（電位）でかつ同位相の交流電圧である。ただし、実際には、図２において、データ線５４からＴＦＴ５１を通して液晶セル５２の画素電極に信号を書き込む際に、寄生容量などに起因してＴＦＴ５１で電圧降下が生じることから、ＶＣＯＭ電位として、その電圧降下分だけあらかじめＤＣシフトした交流電圧を用いる必要がある。このＶＣＯＭ電位のＤＣシフトをＶＣＯＭ調整回路２２が担う。
【００２８】
ＶＣＯＭ調整回路２２は、一例として、ＶＣＯＭ電位を入力とするコンデンサＣと、このコンデンサＣの出力端に一端が接続された抵抗Ｒと、コンデンサＣの出力端とグランドとの間に接続された可変抵抗ＶＲとから構成され、液晶セル５２の対向電極に与えるＶＣＯＭ電位のＤＣレベルを調整する、即ちＶＣＯＭ電位に対してＤＣオフセットを付与する作用をなす。ＤＣオフセット分については、可変抵抗ＶＲによって任意に調整可能である。このＶＣＯＭ調整回路２２には、ガラス基板１１上に形成され、抵抗Ｒの他端とパネル内部の電源ＶＣＣとの間に接続されたスイッチＳＷを介して電源が選択的に供給されるようになっている。スイッチＳＷは、インターフェース回路１３から出力される表示リセットコントロールパルスＰＣＩが低レベルのときにＯＦＦ（開）状態になり、高レベルのときＯＮ（閉）状態になる。
【００２９】
電位制御回路２０は、インターフェース回路１３から出力される表示リセットコントロールパルスＰＣＩが低レベルのときには、ＶＣＯＭ調整回路２２の出力電位、即ちＶＣＯＭ調整回路２２でＤＣオフセットが付与されたＶＣＯＭ電位を強制的に低レベル（０Ｖ）にするとともに、表示リセットコントロールパルスＰＣＩが低レベルから高レベルに遷移したときにはその遷移タイミングでＶＣＯＭ調整回路２２の出力電位を強制的に当該ＶＣＯＭ調整回路２２でのＤＣオフセット分に相当する電位にする。
【００３０】
次に、上記構成の液晶表示装置において、電源ＯＮ／ＯＦＦ時の回路動作について説明する。
【００３１】
電源ＯＮの際に、外部から与えられる表示リセットコントロールパルスＰＣＩが低レベル状態（アクティブ状態）にあると、ＣＳドライバ１８がＣＳ電位を所定の電位、例えば低レベル（０Ｖ）に設定するとともに、電位制御回路２０がＶＣＯＭ調整回路２２の出力電位、即ち当該ＶＣＯＭ調整回路２２でＤＣオフセットが付与されたＶＣＯＭ電位を強制的に低レベル（０Ｖ）にする一方、Ｓｉｇ／ＣＳ出力切り替え回路１６４がＣＳドライバ１８から供給される低レベルのＣＳ電位を選択してデータ線５５−１〜５５−ｎに出力することで、表示リセット動作を行うようにする。このとき、ガラス基板１１上のスイッチＳＷがＯＦＦ状態になるため、ＶＣＯＭ調整回路２２への電源供給が遮断される。
【００３２】
この表示リセット動作により、垂直ドライバ１７による垂直走査によって選択された行の各画素については、図２において、ＣＳ電位（本例では、０Ｖ）がＴＦＴ５１を介して液晶セル５２および保持容量５３の画素電極側に印加されると同時に、対向電極側にはＶＣＯＭ線５６およびＣＳ線５７を介してＣＳ電位およびＶＣＯＭ電位（共に０Ｖ）がそれぞれ印加される。このとき、液晶セル５２の両電極が同電位となるため、液晶セル５２には電界が印加されない。液晶セル５２に電界が印加されないと、液晶分子の配列が変化しないため、ノーマリホワイト型では白表示、ノーマリブラック型では黒表示が行われる。
【００３３】
また、表示リセットコントロールパルスＰＣＩの低レベル状態から高レベル状態（非アクティブ状態）へ遷移するタイミングから所定の期間（例えば、数垂直期間）では、Ｓｉｇ／ＣＳ出力切り替え回路１６４は引き続き、ＣＳドライバ１８から供給されるＣＳ電位を選択してデータ線５５−１〜５５−ｎに出力する。ＶＣＯＭ反転駆動の場合、データ線５５−１〜５５−ｎには所定の電位のＣＳ電位ではなく交流反転のＣＳ電位が供給され、当該ＣＳ電位が液晶セル５２および保持容量５３の画素電極側に印加されることになる。
【００３４】
このとき、スイッチＳＷがＯＮ状態になるため、ＶＣＯＭ調整回路２２への電源供給が開始される。しかし、ＶＣＯＭ調整回路２２では、コンデンサＣにＣＲの時定数によって充電が行われ、その充電に時間を要することになるため、ＶＣＯＭドライバ１９から出力されるＶＣＯＭ電位に対して即座に所望のＤＣオフセットを付与することができない。そのために、電位制御回路２０は、表示リセットコントロールパルスＰＣＩの低レベルから高レベルへの遷移タイミングで、ＶＣＯＭ調整回路２２の出力電位を強制的に当該ＶＣＯＭ調整回路２２でのＤＣオフセット分に相当する電位にする。
【００３５】
この電位制御回路２０によるＶＣＯＭ調整回路２２の出力電位の制御により、当該ＶＣＯＭ調整回路２２にコンデンサＣが存在したとしても、その充電を瞬時に行うことができるため、液晶セル５２の画素電極に交流反転のＣＳ電位が印加されるのと同時に、ＶＣＯＭドライバ１９から出力されるＶＣＯＭ電位に対して所望のＤＣオフセットが付与され、液晶セル５２および保持容量５３の対向電極側に印加される。
【００３６】
このとき、ＣＳ電位とＶＣＯＭ電位とがほぼ同振幅、同位相であることから、液晶セル５２の両電極が同電位となり、液晶セル５２には電界が印加されないため、表示リセットコントロールパルスＰＣＩが低レベルの表示リセット期間に引き続いて、表示リセットコントロールパルスＰＣＩの高レベルへの遷移タイミングから当該表示リセット期間でのリセット動作とは別の動作によって再びノーマリホワイト型では白表示、ノーマリブラック型では黒表示が行われる。
【００３７】
また、表示リセットコントロールパルスＰＣＩの高レベルへの遷移タイミングで電位制御回路２０がＶＣＯＭ調整回路２２の出力電位を、当該ＶＣＯＭ調整回路２２でのＤＣオフセット分に相当する電位に設定する期間としては、コンデンサＣの充電が完了するのに要する時間、例えば１垂直期間程度の時間が設定される。このように、ＶＣＯＭ調整回路２２の出力電位を電位制御回路２０によって制御する、具体的には電位制御回路２０からＶＣＯＭ調整回路２２の出力ラインにＶＣＯＭ調整回路２２でのＤＣオフセット分に相当する電位を与えることにより、コンデンサＣの充電が瞬時に行われることになる。
【００３８】
そして、コンデンサＣの充電が完了した後は、ＶＣＯＭ調整回路２２によって本来のＤＣオフセットの付与が行われる。その結果、表示リセットコントロールパルスＰＣＩが低レベルの表示リセット期間に引き続いて、表示リセットコントロールパルスＰＣＩの高レベルへの遷移タイミングから所定の期間に亘ってノーマリホワイト型では白表示、ノーマリブラック型では黒表示が行われる。所定の期間が経過すると、Ｓｉｇ／ＣＳ出力切り替え回路１６４はＣＳ電位に代えて表示信号を選択してデータ線５５−１〜５５−ｎに出力する。これにより、表示信号に応じた実際の画表示が開始される。
【００３９】
上述したように、本実施形態に係る液晶表示装置では、表示部１２と同一のパネル（ガラス基板１１）上に、水平ドライバ１６および垂直ドライバ１７に加えて、インターフェース回路１３、タイミングジェネレータ１４、基準電圧ドライバ１５、ＣＳドライバ１８、ＶＣＯＭドライバ１９および電位制御回路２０などの周辺の駆動回路を搭載したことにより、全駆動回路一体型の表示パネルを構成でき、外部に別の基板やＩＣ、トランジスタ回路を設ける必要がないため、システム全体の小型化および低コスト化が可能になる。
【００４０】
また、外部から与えられる表示リセットコントロールパルスＰＣＩがアクティブ状態となる表示リセット期間では、画素に所定の電位を書き込むと同時に、ＣＳ電位およびＶＣＯＭ電位を画素電位と同電位に設定し、当該同電位を対向電極側に与えることで、ノーマリホワイト型では白表示、ノーマリブラック型では黒表示を行うことができるため、システム全体の小型化および低コスト化を可能とした上で、電源ＯＮ時の画像の乱れを防止することができる。
【００４１】
特に、表示リセットコントロールパルスＰＣＩが低レベルから高レベルに遷移したタイミング、即ち表示リセット期間が終了したタイミングで、ＶＣＯＭ調整回路２２の出力電位を当該ＶＣＯＭ調整回路２２でのＤＣオフセット分に相当する電位に制御し、表示リセット期間に引き続いて所定の期間に亘ってノーマリホワイト型では白表示、ノーマリブラック型では黒表示を継続することで、ＶＣＯＭ調整回路２２にコンデンサＣが存在したとしても、当該コンデンサＣを瞬時に充電し、ＤＣオフセットが付与されたＶＣＯＭ電位を液晶セル５２および保持容量５３の対向電極側に印加することができるため、コンデンサＣの充電期間に起因する画像の乱れについても確実に防止できる。
【００４２】
一方、電源ＯＦＦ時においては、表示リセットコントロールパルスＰＣＩが低レベルになることで、ＣＳドライバ１８がＣＳ電位を所定の電位、例えば低レベルに設定し、Ｓｉｇ／ＣＳ出力切り替え回路１６４がＣＳ電位を選択してデータ線５５−１〜５５−ｎに出力する一方、ＶＣＯＭ調整回路２２のスイッチＳＷがＯＦＦ状態となることで、実データに基づく画表示動作の状態から表示リセット動作の状態に移行する。
【００４３】
この表示リセット動作において、スイッチＳＷがＯＦＦすることで、ＶＣＯＭ調整回路２２への電源供給が完全に遮断されるとともに、ＶＣＯＭ調整回路２２の出力電位が可変抵抗ＶＲを介してグランドレベルに引っ張られることになる。これにより、電源ＯＦＦ時に例えば表示リセットコントロールパルスＰＣＩのレベルが不安定な状態にあったとしても、その影響を受けることなくＶＣＯＭ調整回路２２の出力電位を確実にグランドレベルに維持することができる。
【００４４】
すなわち、表示リセット動作により、垂直ドライバ１７による垂直走査によって選択された行の各画素については、低レベルのＣＳ電位が液晶セル５２および保持容量５３の画素電極側に印加される一方、保持容量５３の対向電極側の電極にＣＳ電位が、液晶セル５２の対向電極にＶＣＯＭ調整回路２２の出力電位、即ちＣＳ電位と同電位（グランドレベル）のＶＣＯＭ電位がそれぞれ印加される。これにより、液晶セル５２の両電極が同電位となるため、液晶セル５２には電界が印加されず、ノーマリホワイト型では白表示、ノーマリブラック型では黒表示が行われる。その後に、電源ＶＤＤ，ＶＳＳ，ＶＣＣが最終的に遮断される。
【００４５】
上述したように、液晶表示装置において、電源ＯＦＦに際して、先ず一定期間表示リセット動作を行って電源遮断前に数垂直期間（数フィールド期間）に亘ってノーマリホワイト型では白表示、ノーマリブラック型では黒表示を行い、その後に電源を遮断することにより、電源ＯＦＦ時に残像なしで画表示を消すことができる。
【００４６】
次に、上記構成の本実施形態に係る液晶表示装置において、電源ＯＮ／ＯＦＦ時の画像の乱れを防止するために、表示リセット動作を行う際の制御方法について説明する。
【００４７】
先ず、電源ＯＮ時の表示リセット動作について、図３のタイミングチャートを用いて説明する。電源ＯＮに際して、先ず電源ＶＳＳ（例えば、−３．３Ｖ）および電源ＶＤＤ（例えば、６．０Ｖ）を投入し、次いで電源ＶＣＣ（例えば、３．３Ｖ）を投入する。電源ＶＣＣが９０％程度立ち上がってから一定期間Ｔ１１が経過すると、水平同期パルスＨｓｙｎｃ、データイネーブルパルスＤＥＮＢ、マスタークロックＭＣＫ、垂直同期パルスＶｓｙｎｃ、表示データＤａｔａ、パネルロジックリセットパルスＲＥＳＥＴおよび表示リセットコントロールパルスＰＣＩがフレキシブルケーブル２１を介して外部から入力され始める。
【００４８】
その後、一定期間Ｔ１２が経過すると、パネルロジックリセットパルスＲＥＳＥＴが低レベルから高レベルへ遷移する。これにより、ガラス基板１１上におけるフリップフロップ等のロジック回路の初期状態が確定（初期化）する。このパネルロジックリセットパルスＲＥＳＥＴの遷移タイミングから一定期間Ｔ１３の間、表示リセットコントロールパルスＰＣＩは低レベルの状態を継続する。
【００４９】
この期間Ｔ１３では、ＣＳドライバ１８がＣＳ電位を所定の電位、例えば低レベルに設定するとともに、電位制御回路２０がＶＣＯＭ電位を強制的に低レベルに制御する一方、Ｓｉｇ／ＣＳ出力切り替え回路１６４がＣＳ電位を選択してデータ線５５−１〜５５−ｎに出力する。これにより、表示リセット動作が行われる。すなわち、ＣＳ電位（本例では、０Ｖ）が液晶セル５２および保持容量５３の画素電極側に印加されると同時に、対向電極側にはＣＳ電位およびＶＣＯＭ電位（共に０Ｖ）がそれぞれ印加される。このとき、液晶セル５２の両電極が同電位となり、液晶セル５２には電界が印加されないため、ノーマリホワイト型では白表示、ノーマリブラック型では黒表示が行われる。
【００５０】
期間Ｔ１３が経過し、表示リセットコントロールパルスＰＣＩが低レベルから高レベルに遷移すると、その遷移タイミングから所定の期間（例えば、数垂直期間）Ｔ１４では、Ｓｉｇ／ＣＳ出力切り替え回路１６４は引き続き、ＣＳドライバ１８から供給されるＣＳ電位を選択してデータ線５５−１〜５５−ｎに出力する。このとき、ＶＣＯＭ反転駆動の場合、データ線５５−１〜５５−ｎには交流反転のＣＳ電位が供給され、当該ＣＳ電位が液晶セル５２および保持容量５３の画素電極側に印加される。
【００５１】
また、表示リセットコントロールパルスＰＣＩの低レベルから高レベルへの遷移タイミングでは同時に、電位制御回路２０によってＶＣＯＭ調整回路２２の出力電位が当該ＶＣＯＭ調整回路２２でのＤＣオフセット分に相当する電位に制御される。この制御により、当該電位調整回路２２のコンデンサＣが充電の過渡期であっても、ＶＣＯＭ調整回路２２の出力電位がコンデンサＣの充電が完了したのと同じ電位状態になるため、液晶セル５２および保持容量５３の画素電極側に交流反転のＣＳ電位が印加されるのと同時に、ＶＣＯＭドライバ１９から出力されるＶＣＯＭ電位に対して所望のＤＣオフセットが付与された状態で液晶セル５２の対向電極に印加される。
【００５２】
このとき、ＣＳ電位とＶＣＯＭ電位とがほぼ同振幅、同位相であることから、液晶セル５２の両電極が同電位となり、液晶セル５２には電界が印加されないため、表示リセットコントロールパルスＰＣＩが低レベルの表示リセット期間に引き続いて、表示リセットコントロールパルスＰＣＩの高レベルへの遷移タイミングから再び期間Ｔ１４の間ノーマリホワイト型では白表示、ノーマリブラック型では黒表示が行われる。
【００５３】
表示リセット動作による白表示（又は、黒表示）から、それに引き続いて行われる白表示（又は、黒表示）への移行は、実際の回路動作上では、垂直同期パルスＶｓｙｎｃに同期して行われることになる。そして、白表示（又は、黒表示）の期間Ｔ１４が経過すると、Ｓｉｇ／ＣＳ出力切り替え回路１６４は、ＣＳ電位に代えて表示信号を選択してデータ線５５−１〜５５−ｎに出力する。これにより、表示データＤａｔａに応じた実際の画表示が開始される。
【００５４】
このように、液晶表示装置において、電源ＯＮに際して、先ず電源を投入し、続いてパネル上の駆動回路の状態を初期化し、その後一定期間Ｔ１３に亘って表示リセット動作によって白表示（または、黒表示）を行うことにより、電源ＯＮ時に画像の乱れなく画表示を開始することができる。特に、表示リセット期間Ｔ１３に引き続いてＣＳ電位を選択して画素電極側に与えるとともに、電位制御回路２０によってＶＣＯＭ調整回路２２の出力電位を当該ＶＣＯＭ調整回路２２でのＤＣオフセット分に相当する電位に制御し、白表示（または、黒表示）を行うことにより、ＶＣＯＭ調整回路２２のコンデンサＣの充電に時間がかかることに起因する画像の乱れについても確実に防止できる。
【００５５】
続いて、電源ＯＦＦ時の表示リセット動作について、図４のタイミングチャートを用いて説明する。電源ＯＦＦに際して、先ず、表示リセットコントロールパルスＰＣＩが低レベルになる。これにより、ＣＳドライバ１８がＣＳ電位を低レベルに設定するとともに、Ｓｉｇ／ＣＳ出力切り替え回路１６４がＣＳ電位を選択してデータ線５５−１〜５５−ｎに出力することで表示リセット動作が行われる。すなわち、電源ＯＮ時と同様の動作原理による表示リセット動作により、数垂直期間に亘って白表示（または、黒表示）が行われる。この実データの表示動作の状態から表示リセット動作の状態への移行は、実際の回路動作上では、垂直同期パルスＶｓｙｎｃに同期して行われることになる。
【００５６】
また、表示リセットコントロールパルスＰＣＩが低レベルのときに同時に、ガラス基板１１上のスイッチＳＷがＯＦＦ状態となる。これにより、ＶＣＯＭ調整回路２２への電源供給が完全に遮断されるとともに、ＶＣＯＭ調整回路２２の出力電位がグランドレベルに引っ張られるため、電源ＯＦＦ時に例えば表示リセットコントロールパルスＰＣＩのレベルが不安定な状態にあったとしも、ＶＣＯＭ調整回路２２の出力電位を確実にグランドレベルに維持することができる。したがって、表示リセット動作によって確実に白表示（または、黒表示）を行うことができる。
【００５７】
この表示リセット期間Ｔ２１が経過すると、システムリセットパルスＲＳＴが低レベルとなる。その後、期間Ｔ２２が経過すると、電源ＶＤＤ，ＶＳＳが遮断され、さらに期間Ｔ２３が経過すると、水平同期パルスＨｓｙｎｃ、データイネーブルパルスＤＥＮＢ、マスタークロックＭＣＫ、垂直同期パルスＶｓｙｎｃ、表示データＤａｔａ、パネルロジックリセットパルスＲＥＳＥＴおよび表示リセットコントロールパルスＰＣＩが消滅する。その後、期間Ｔ２４が経過すると、最終的に電源ＶＣＣが遮断される。
【００５８】
このように、液晶表示装置において、電源ＯＦＦに際して、先ず一定期間表示リセット動作を行って電源遮断前に数垂直期間（数フィールド期間）に亘って白表示（または、黒表示）を行い、その後に電源を遮断することにより、電源ＯＦＦ時に残像を発生させることなく、画表示を消すことができる。
【００５９】
なお、本制御例においては、電源ＯＮ／ＯＦＦ時の画像の乱れを防止する場合を例に挙げて説明したが、電源ＯＮ／ＯＦＦ時の制御に限られるものではない。一例として、液晶表示装置が省電力化を目的としたスタンバイモードを持つ場合において、スタンバイモードに入るときは電源ＯＮ時と同様の制御を行い、スタンバイモードから復帰するときは電源ＯＦＦ時と同様の制御を行うことにより、スタンバイモードに入るとき／復帰するときの画像の乱れを防止することができる。
【００６０】
なお、上記実施形態では、表示リセットコントロールパルスＰＣＩが与えられたときに、Ｓｉｇ／ＣＳ出力切り替え回路１６４が表示信号に代えてＣＳ電位を選択してデータ線５５−１〜５５−ｎに出力するとしたが、ＶＣＯＭ電位もＣＳ電位と同じ電位に設定されるため、ＶＣＯＭ電位を選択してデータ線５５−１〜５５−ｎに出力する構成を採っても同様の作用効果を得ることができる。
【００６１】
さらに、ＣＳ電位またはＶＣＯＭ電位を選択する構成ではなく、所定の電位を選択する一方、ＣＳ電位およびＶＣＯＭ電位を同電位に設定する構成を採ることも可能である。また、データ線５５−１〜５５−ｎを通して画素に書き込む電位（画素電位）としては、０Ｖ（グランドレベル）に限られるものではなく、ＣＳ電位およびＶＣＯＭ電位を画素電位と同電位に設定する条件を満足すれば、液晶セル５２には電圧が印加されないため、ノーマリホワイト型では白表示、ノーマリブラック型では黒表示を行うことができる。ただし、画素電位を０Ｖとした方が、データ線５５−１〜５５−ｎを通して画素に書き込む際に電力を消費しなくて済むため、低消費電力化の観点からすると有利である。
【００６２】
以上説明した液晶表示装置は、携帯電話機やＰＤＡに代表される小型・軽量な携帯端末の画面表示部として用いて好適なものである。
【００６３】
図６は、本発明に係る携帯端末、例えばＰＤＡの構成の概略を示す外観図である。
【００６４】
本例に係るＰＤＡは、例えば、装置本体６１に対して蓋体６２が開閉自在に設けられた折り畳み式の構成となっている。装置本体６１の上面には、キーボードなどの各種のキーが配置されてなる操作部６３が配置されている。一方、蓋体６２には、画面表示部６４が配置されている。この画面表示部６４として、先述した実施形態に係る液晶表示装置が用いられる。
【００６５】
当該実施形態に係る液晶表示装置は、先述したように、システム全体の小型化および低コスト化を可能とした上で、電源ＯＮ／ＯＦＦ時の画像の乱れを防止することが可能であるため、当該液晶表示装置を画面表示部６４として搭載することで、ＰＤＡの小型化に大きく寄与できるとともに、画面表示部６４の電源ＯＮ／ＯＦＦ時の画像の乱れを確実に防止できる。
【００６６】
また、この種のＰＤＡに代表される携帯端末には、省電力化を図るためにスタンバイモードが備えられているのが一般的である。このスタンバイモードに入るとき／復帰するときにも、先述したように、電源ＯＮ／ＯＦＦ時と同様に表示リセット動作を行わせることで、スタンバイモードに入るとき／復帰するときの画像の乱れについても確実に防止することができる。
【００６７】
なお、ここでは、ＰＤＡに適用した場合を例に採って説明したが、この適用例に限られるものではなく、本発明に係る液晶表示装置は、特に携帯電話機など小型・軽量の携帯端末全般に用いて好適なものである。
【００６８】
【発明の効果】
以上説明したように、本発明によれば、表示部と同一の透明絶縁基板上に周辺の駆動回路を搭載したことにより、全駆動回路一体型の表示パネルを構成でき、外部に別の基板やＩＣ、トランジスタ回路を設ける必要がないため、システム全体の小型化および低コスト化が可能になる。また、電源ＯＮ／ＯＦＦ時は画素に表示信号の極性反転の基準となるコモン電位を書き込むと同時に、当該コモン電位と同電位を対向電極側に与えることで、ノーマリホワイト型では白表示、ノーマリブラック型では黒表示を行うことができるため、システム全体の小型化および低コスト化を可能とした上で、電源ＯＮ／ＯＦＦ時の画像の乱れを防止することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る液晶表示装置の構成例を示すブロック図である。
【図２】画素の構成の一例を示す回路図である。
【図３】電源ＯＮ時の表示リセット動作の説明に供するタイミングチャートである。
【図４】電源ＯＦＦ時の表示リセット動作の説明に供するタイミングチャートである。
【図５】本発明に係るＰＤＡの構成の概略を示す外観図である。
【図６】従来例に係る液晶表示装置の構成の一例を示すブロック図である。
【符号の説明】
１１…ガラス基板、１２…表示部、１３…インターフェース（ＩＦ）回路、１４…タイミングジェネレータ（ＴＧ）、１６…水平ドライバ、１７…垂直ドライバ、１８…ＣＳドライバ、１９…ＶＣＯＭドライバ、２０…電位制御回路、２２…ＶＣＯＭ調整回路、５０…画素、５１…ＴＦＴ（画素トランジスタ）、５２…液晶セル、５３…保持容量、１６４…Ｓｉｇ／ＣＳ出力切り替え回路
Claims (11)
- 透明絶縁基板上に画素がマトリクス状に配置されてなる表示部と、
前記表示部の各画素に対して表示信号を供給するとともに、電源ＯＮ／ＯＦＦ時には前記表示信号に代えて当該表示信号の極性反転の基準となるコモン電位を選択して供給する切り替え手段と、
前記透明絶縁基板上に前記表示部と共に形成され、前記コモン電位を生成する電位生成手段と、
前記透明絶縁基板外に設けられ、前記電位生成手段から出力される前記コモン電位にＤＣオフセットを付与して前記画素の対向電極側に各画素共通に与える電位調整手段と、
前記透明絶縁基板上に前記表示部と共に搭載され、電源ＯＮ／ＯＦＦ時には前記電位調整手段の出力電位を前記コモン電位とほぼ同電位に制御する電位制御手段と
を備えた液晶表示装置。 - 前記切り替え手段は、電源ＯＮ時において前記透明絶縁基板の外部から与えられる表示リセットコントロール信号がアクティブ状態のときおよびアクティブ状態から非アクティブ状態に移行してから所定の期間前記コモン電位を選択し、
前記電位制御手段は、前記表示リセットコントロール信号がアクティブ状態から非アクティブ状態に移行するタイミングで前記電位調整手段の出力電位を前記コモン電位とほぼ同電位にする
請求項１記載の液晶表示装置。 - 前記表示リセットコントロール信号がアクティブ状態のときに前記電位調整手段への電源供給を遮断する手段をさらに備える
請求項２記載の液晶表示装置。 - 前記切り替え手段は、電源ＯＮ／ＯＦＦ時には前記電位生成手段から出力される前記コモン電位を選択する
請求項１記載の液晶表示装置。 - 前記電位生成手段から出力される前記コモン電位は、前記電位調整手段で前記ＤＣオフセットを付与して前記画素の液晶セルの対向電極に与える電位または保持容量の対向電極側の電極に与える電位と同電位である
請求項４記載の液晶表示装置。 - 前記電位生成手段から出力される前記コモン電位は一定周期で極性が反転する
請求項５記載の液晶表示装置。 - 画素がマトリクス状に配置されてなる表示部と、前記表示部の各画素に対して表示信号を供給するとともに、電源ＯＮ／ＯＦＦ時には前記表示信号に代えて当該表示信号の極性反転の基準となるコモン電位を選択して供給する切り替え手段と、前記コモン電位を生成する電位生成手段とを同一の透明絶縁基板上に形成し、
前記電位生成手段から出力される前記コモン電位にＤＣオフセットを付与して前記画素の対向電極側に各画素共通に与える電位調整手段を前記透明絶縁基板外に設けてなる液晶表示装置の制御に当たって、
電源ＯＮに際して、先ず電源投入後に与えられるリセット信号によって前記透明絶縁基板上の回路の状態を初期化し、その後一定期間前記表示部の各画素に対して前記切り替え手段によって前記コモン電位を書き込むとともに、電位制御手段によって前記電位調整手段の出力電位を前記コモン電位とほぼ同電位に制御し、
電源ＯＦＦに際して、電源遮断に先立って、一定期間前記表示部の各画素に対して前記切り替え手段によって前記コモン電位を書き込むとともに、前記電位制御手段によって前記電位調整手段の出力電位を前記コモン電位とほぼ同電位に制御する
液晶表示装置の制御方法。 - 電源ＯＮ時において、前記透明絶縁基板の外部から与えられる表示リセットコントロール信号がアクティブ状態のときおよびアクティブ状態から非アクティブ状態に移行してから所定期間前記切り替え手段によって前記コモン電位を選択するとともに、前記表示リセットコントロール信号がアクティブ状態から非アクティブ状態に移行するタイミングで前記電位制御手段によって前記電位調整手段の出力電位を前記コモン電位とほぼ同電位にする
請求項７記載の液晶表示装置の制御方法。 - 透明絶縁基板上に画素がマトリクス状に配置されてなる表示部と、
前記表示部の各画素に対して表示信号を供給するとともに、電源ＯＮ／ＯＦＦ時には前記表示信号に代えて当該表示信号の極性反転の基準となるコモン電位を選択して供給する切り替え手段と、
前記透明絶縁基板上に前記表示部と共に形成され、前記画素の対向電極側に各画素共通に与えるコモン電位を生成する電位生成手段と、
前記透明絶縁基板外に設けられ、前記コモン電位にＤＣオフセットを付与して前記画素の対向電極側に各画素共通に与える電位調整手段と、
前記透明絶縁基板上に前記表示部と共に搭載され、電源ＯＮ／ＯＦＦ時には前記電位調整手段の出力電位を前記コモン電位とほぼ同電位に制御する電位制御手段と
を備えた液晶表示装置を画面表示部として搭載した
携帯端末。 - 前記切り替え手段は、電源ＯＮ時において前記透明絶縁基板の外部から与えられる表示リセットコントロール信号がアクティブ状態のときおよびアクティブ状態から非アクティブ状態に移行してから所定の期間前記コモン電位を選択し、
前記電位制御手段は、前記表示リセットコントロール信号がアクティブ状態から非アクティブ状態に移行するタイミングで前記電位調整手段の出力電位を前記コモン電位とほぼ同電位にする
請求項９記載の携帯端末。 - スタンバイモードを有する携帯端末において、
スタンバイモードに入るとき／解除するときに、前記切り替え手段は前記表示部の各画素に対して前記コモン電位を供給し、前記電位制御手段は前記電位調整手段の出力電位を前記コモン電位とほぼ同電位に制御する
請求項９記載の携帯端末。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002360190A JP4759906B2 (ja) | 2002-12-12 | 2002-12-12 | 液晶表示装置およびその制御方法、ならびに携帯端末 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002360190A JP4759906B2 (ja) | 2002-12-12 | 2002-12-12 | 液晶表示装置およびその制御方法、ならびに携帯端末 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004191697A JP2004191697A (ja) | 2004-07-08 |
| JP4759906B2 true JP4759906B2 (ja) | 2011-08-31 |
Family
ID=32759329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002360190A Expired - Fee Related JP4759906B2 (ja) | 2002-12-12 | 2002-12-12 | 液晶表示装置およびその制御方法、ならびに携帯端末 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4759906B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004287163A (ja) | 2003-03-24 | 2004-10-14 | Seiko Epson Corp | 表示システム、データドライバ及び表示駆動方法 |
| JP2005049849A (ja) * | 2003-07-11 | 2005-02-24 | Toshiba Matsushita Display Technology Co Ltd | 表示装置 |
| JP2006047500A (ja) * | 2004-08-02 | 2006-02-16 | Seiko Epson Corp | 表示パネル駆動回路、表示装置及び電子機器 |
| JP4290627B2 (ja) | 2004-10-04 | 2009-07-08 | シャープ株式会社 | 表示素子駆動装置及びその表示素子駆動装置を備えた表示装置並びに表示素子駆動方法 |
| WO2013137014A1 (en) * | 2012-03-13 | 2013-09-19 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and method for driving the same |
| CN114220404B (zh) * | 2021-12-11 | 2022-11-15 | 重庆惠科金渝光电科技有限公司 | 改善显示均匀性的方法、装置及终端设备 |
| CN114639363B (zh) * | 2022-05-20 | 2022-08-26 | 惠科股份有限公司 | 数据驱动电路、显示模组与显示装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02272490A (ja) * | 1989-04-14 | 1990-11-07 | Hitachi Ltd | 液晶表示装置及び液晶表示装置用電源装置 |
| US5270103A (en) * | 1990-11-21 | 1993-12-14 | Xerox Corporation | Coated receiver sheets |
| JPH07191302A (ja) * | 1993-12-27 | 1995-07-28 | Sharp Corp | 表示駆動装置 |
| JP3443928B2 (ja) * | 1994-03-24 | 2003-09-08 | ソニー株式会社 | 液晶表示装置 |
| JP3658722B2 (ja) * | 1998-11-24 | 2005-06-08 | カシオ計算機株式会社 | 液晶表示装置 |
| JP2001042288A (ja) * | 1999-07-30 | 2001-02-16 | Sony Corp | 表示装置およびその駆動方法ならびに表示装置の検査方法 |
| JP2001209355A (ja) * | 2000-01-25 | 2001-08-03 | Nec Corp | 液晶表示装置及びその駆動方法 |
| JP3835967B2 (ja) * | 2000-03-03 | 2006-10-18 | アルパイン株式会社 | Ｌｃｄ表示装置 |
| JP2002041003A (ja) * | 2000-07-28 | 2002-02-08 | Casio Comput Co Ltd | 液晶表示装置、及び液晶駆動方法 |
| JP4269582B2 (ja) * | 2002-05-31 | 2009-05-27 | ソニー株式会社 | 液晶表示装置およびその制御方法、ならびに携帯端末 |
-
2002
- 2002-12-12 JP JP2002360190A patent/JP4759906B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004191697A (ja) | 2004-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4269582B2 (ja) | 液晶表示装置およびその制御方法、ならびに携帯端末 | |
| US7746336B2 (en) | Power source circuit, display driver, electro-optic device and electronic apparatus | |
| TWI540563B (zh) | 液晶顯示裝置及其驅動方法 | |
| KR20070002544A (ko) | 모바일용 액정 표시 장치 및 그 구동 방법 | |
| JP4059180B2 (ja) | 表示ドライバ、電気光学装置及び電気光学装置の駆動方法 | |
| JP4158658B2 (ja) | 表示ドライバ及び電気光学装置 | |
| JP2006276794A (ja) | 液晶表示装置の駆動法、液晶表示装置及び電子機器 | |
| JP4868652B2 (ja) | 表示装置 | |
| US7079096B2 (en) | Image display device and display driving method | |
| JP2003029726A (ja) | 液晶表示装置及びその駆動方法 | |
| JP4759906B2 (ja) | 液晶表示装置およびその制御方法、ならびに携帯端末 | |
| US20060238479A1 (en) | Display device | |
| KR20100069900A (ko) | 액정표시장치의 구동장치 및 그 구동방법 | |
| JP2008225494A (ja) | 表示ドライバ及び電気光学装置 | |
| JP4110839B2 (ja) | 表示装置および携帯端末 | |
| US8587503B2 (en) | Electro-optical device, method of driving electro-optical device, control circuit of electro-optical device, and electronic apparatus | |
| TW548466B (en) | Display device | |
| JP3443059B2 (ja) | 残像消去方法および該残像消去方法を用いた表示装置 | |
| KR101151286B1 (ko) | 액정표시장치의 구동방법 | |
| KR101244658B1 (ko) | 액정표시소자 | |
| KR101232583B1 (ko) | 액정표시소자 및 그의 구동 방법 | |
| JP2009265356A (ja) | 表示装置 | |
| JP2009294426A (ja) | 表示装置 | |
| WO2011077825A1 (ja) | 液晶表示装置、液晶表示装置の駆動方法並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051014 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090327 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20091008 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091008 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100309 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100422 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110510 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110523 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4759906 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |