JP4758306B2 - オートレンジカレントミラー回路 - Google Patents

Description

本発明は、カレントミラー回路に関し、より詳細には、現入力バイアス電流に従って増幅率を自動的に適正に切り換えるカレントミラー回路に関する。

一般的に、カレントミラーは、複数のトランジスタ素子から構成されている。カレントミラーの一つのタイプは、トランジスタ素子としてＭＯＳＦＥＴを使う。ＭＯＳＦＥＴの材料的な特性から、カレントミラーに異なるバイアス電流を供給することは、該カレントミラーの出力電流の正確さに影響を与える。

カレントミラーに適用されたＭＯＳＦＥＴは、殆どが飽和領域で動作する。ＭＯＳＦＥＴが飽和領域で動作する場合、該ＭＯＳＦＥＴのソース電流I_dsとゲート電圧V_gsとの単純な関係は、I_ds=[μC_OX(W/L)(V_gs-V_th)²/2]で表される。各ＭＯＳＦＥＴのパラメータμ, C_OX, W, L およびV_th は製造プロセスで決まり、そのため、カレントミラーのＭＯＳＦＥＴのパラメータは異なる。カレントミラーの各ＭＯＳＦＥＴのμC_OX(W/L)の積は大きくは変化しないが、異なるバイアス電流がカレントミラーに入力すると、(V_gs-V_th)値は変化する。すなわち、小さな入力バイアス電流がカレントミラーに入力すると、(V_gs-V_th)の値が減少する。ＭＯＳＦＥＴの材料特性から、ＭＯＳＦＥＴが長時間にわたって作動されると、パラメータV_thは安定しない。不安定なV_thは、ソース電流I_dsに直接的な影響を与える。すなわち、バイアス電流信号の低下は、カレントミラーの出力電流に、より大きな誤差を引き起こす。

図１５を参照するに、実際のカレントミラー回路装置は、直列に接続された２つのカレントミラーを含む２段構成である。第１段のカレントミラーは、２つのＭＯＳＦＥＴ（Ｍ1、Ｍ２）で構成されており、１０：１の増幅率と、１入力および１出力とを有する。第２段のカレントミラーは、３つのＭＯＳＦＥＴ（Ｍ３、Ｍ４、Ｍ５）で構成されており、１：１０の増幅率と、前記第１段のカレントミラーの前記出力に接続される１つの入力と、２つの出力とを有する。

第１段カレントミラーの入力端に供給する入力電流(I_IN)が１００μＡであると仮定すると、第１段カレントミラーの増幅率（１０：１）に従って第１段カレントミラーの前記出力に生成されるバイアス電流（I_Ｂ）は約１０μＡ（例えば、９．４μＡ）である。前記バイアス電流（I_Ｂ）は、第２段のカレントミラーの前記入力に供給され、そのとき、第２段のカレントミラーは、増幅率(１：１０)に従って２つの前記出力に２つの出力電流(I_OUT1、I_OUT2)(約１００μＡ、例えば８８．０μＡ)を生成する。さらに、第１段のカレントミラーの入力に供給している入力電流(I_IN)が１０μＡであるならば、第１段のカレントミラーの出力に生成されるバイアス電流(I_Ｂ)は約1μＡ（例えば、０．９μＡ）である。第２段のカレントミラーは、そのとき２つの出力に２つの出力電流(I_OUT1、I_OUT2)(約１０μＡ、例えば８．１μＡ)を生成する。したがって、第２段のカレントミラーの入力端に、より小さなバイアス電流が入力されると、前記出力電流(I_OUT1、I_OUT2)の誤差は増加する。

ＬＥＤ（発光ダイオード）あるいはＯＬＥＤ（有機発光ダイオードまたは有機エレクトロルミネッセンス）等の製品の駆動回路など、高精度の正確さを必要とする電流の適用に関して、出力電流の誤差は、無視し難く、より重要となる。ＯＬＥＤ製品の駆動回路は、多数の小さな駆動電流を生成する必要があるので、ＯＬＥＤ製品の入力電流と駆動電流との間の誤差および駆動電流間の歪みは、入力電流と大きな信号モードで作動する他の製品の他の駆動回路によって生成される駆動電流のそれより明らかに大きく、より悪い。さらに、最大のバイアス電流がＭＯＳＦＥＴ標準規格の制限に従って制限されるので、その出力電流の範囲は制限される。ＭＯＳＦＥＴへのバイアス電流入力が最大バイアス電流よりもはるかに低いならば、出力電流の誤差は極めて増大し、この出力電流の大きな誤差は、高精度の正確さを必要とする駆動回路のための改善に制限を加える。

前記した欠点を克服するために、本発明は、前記した問題を緩和もしくは除去すべく、自動的に、増幅率を適正に切り換えるカレントミラー回路を提供する。

本発明の主たる目的は、自動的に、現時点の入力バイアス電流に従って増幅率を適正に切り換える多段構成のカレントミラー回路を提供することにある。

カレントミラー回路は、電流感知回路と、それぞれが調整可能の第１および第２の増幅率を有する前段および後段のカレントミラーとを備える。前記電流感知回路はしきい値電流を予め設定し、前記前段のカレントミラーの入力電流を受ける。前記電流感知回路は、しきい値電流と入力電流との比較結果に従ってバイアス電流を増幅すべく前記第１および第２の増幅率を調整するために、前記前段および後段階のカレントミラーに制御信号を出力する。前記前段カレントミラーは、前記第１の増幅率で前記入力電流を変換して前記バイアス電流を生成し、前記後段のカレントミラーは、第２の増幅率でバイアス電流を増幅する。これにより、前記後段のカレントミラーのバイアス電流は該後段のカレントミラーの出力電流の誤差を低下させるために、適正な増幅率で増幅される。

本発明の他の目的、利点および新規な特徴は、添付図面に関連する以下の詳細な説明からより明白になるであろう。

図１を参照するに、本発明に係るオートレンジカレントミラー回路は、前段カレントミラー２０、任意（オプション）の中段カレントミラー４０、後段カレントミラー３０および電流感知回路１０を含む。

前段カレントミラー２０は、調整可能な第１の増幅率を有し、現時点の入力電流に従ってバイアス電流を生成するために使われる。後段カレントミラー３０は、調整可能な第２の増幅率を有し、前段カレントミラー２０と直列に直接接続することができる。後段カレントミラー３０は、複数の出力電流を提供するために使われる。また、後段カレントミラー３０は、どのようなタイプのカレントミラーであっても良いが少なくとも1つの中段カレントミラー４０を経て、さらに前段カレントミラー３０に接続されている。各中段カレントミラー４０は、少なくとも1つの前段カレントミラーユニット４１と、対応する前段カレントミラーユニット４１に接続された少なくとも1つの後段カレントミラーユニット４２とを有する。最後の前段カレントミラーユニット４１は、後段カレントミラー３０に接続されており、最初の後段カレントミラーユニット４２は前段カレントミラー２０に接続されている。さらに、前記中段カレントミラーは複数の出力電流を提供する。

前記中段カレントミラーを有する前記カレントミラー回路の前記した構成に基づくと、前段カレントミラー２０をＮ個の中段カレントミラー４０に接続することができ、各中段カレントミラー４０をさらにＭ個の後段階カレントミラー３０に接続することができる。したがって、前記カレントミラー回路は、全体的にＮ×Ｍ個の出力電流を提供するために、Ｎ×Ｍ個の後段カレントミラー３０を含む。

電流感知回路１０は、前段カレントミラー２０の入力電流の大きさを検出し、また決定するために使われる。入力電流が、予め設定されたしきい値電流すなわちプリセットしきい値電流より低いと、電流感知回路１０は前段および後段カレントミラー２０、３０へ、それらの増幅率を同時に調整するために、制御信号を出力する。したがって、バイアス電流は前段カレントミラー２０の最初の増幅率で増幅されないが、前記出力電流の大きさはなお一定に維持される。

電流感知回路１０は、多くの異なる好適な実施例を有し、それらの３つが次の通り記載されている。図２を参照するに、電流感知回路１０の第１の実施例は、電圧変換器１０１および電圧比較器１０２を含む。

電圧変換器１０１は、入力端子および出力端子を有する。前記入力電流は電圧変換器１０１の前記入力端子に供給され、該電圧変換器は前記入力電流に対応する入力電圧に変換する。

電圧比較器１０２は、２つの入力端子と、１つの出力端子とを有する。前記入力端子の一方は、電圧変換器１０１の前記出力端子に接続されており、他方の入力端子は基準電圧に接続されている。電圧比較器１０２は、出力電圧を決定するために、前記入力電圧と前記基準電圧とを比較する。電圧比較器１０２の前記出力電圧は、制御信号として使われる。

さらに、図３を参照するに、電流感知回路１０の第２の実施例は、第１の実施例に類似しており、電圧変換器１０１ａと電圧比較器１０２とを含む。電圧変換器１０１ａは、入力電流および基準電流を対応する入力電圧および対応する基準電圧にそれぞれ変換し、２つの入力端子と２つの出力端子とを有する。前記２つの入力端子は、前記入力電流と前記基準電流とにそれぞれ接続され、前記２つの出力端子は電圧比較器１０２に接続されている。電圧比較器１０２は、制御信号として使われる出力電圧を決定するために、前記入力電圧と前記基準電圧とを比較する。

さらに、図４を参照するに、電流感知回路１０の第３の実施例は、電流比較器１０３を含む。電流比較器１０３は、前記入力電流と前記基準電流とを直接受け取り、次に、制御信号としての結果を出力するために、当該両電流を比較する。

さらに、アナログカレントミラーまたはデジタルカレントミラーなどの多くのタイプの前段および後段カレントミラー２０、３０がある。

図５ないし１１に関し、前段または後段のカレントミラー２０、３０は、ＭＯＳトランジスタで構成することができ、基本的な２トランジスタ電流源、少なくとも1つの付加トランジスタおよび少なくとも1つのスイッチを含むことができる。基本的な２トランジスタ電流源は、入力端および出力端と、第１のトランジスタと、第２のトランジスタとを有する。前記入力端は、前記入力電流に関連（接続）されている。各トランジスタはソース、ドレインおよびゲート端子を有する。第１のトランジスタのドレインおよびゲートの各端子は、前記入力端に接続されている。前記第１および第２のトランジスタのゲート端子は、互いに接続されている。第２のトランジスタのドレイン端子は、前記出力端に接続されている。前記第１および第２のトランジスタのソース端子、互いに接続されている。前段または後段の前記カレントミラー２０、３０の増幅率は、前記各ＭＯＳトランジスタのオン、オフ状態を制御することにより、適正に調整される

まず、図５を参照するに、前段または後段のカレントミラー２０、３０の第１実施例は、基本的な２トランジスタ（Ｍ１、Ｍ２）電流源、付加トランジスタ（Ｍ５）およびスイッチ（ＳＷ１）を含む。

付加トランジスタ（Ｍ５）は、ソース、ドレインおよびゲートの各端子を有する。付加トランジスタ（Ｍ５）は、前記基本的な２トランジスタ電流源の第１のトランジスタ（Ｍ１）と並列に接続されている。付加トランジスタ（Ｍ５）のゲート、ソースおよびドレインの各端子は、第１のトランジスタ（Ｍ１）のゲート、ソースおよびドレインの各端子に接続されている。スイッチ（ＳＷ１）は、付加トランジスタおよび第１のトランジスタ（Ｍ５、Ｍ１）の２つのドレイン端子間に接続されている。したがって、スイッチ（ＳＷ１）のオン、オフ状態の制御は、付加トランジスタ（Ｍ５）が基本的な２トランジスタ（Ｍ１、Ｍ２）電流源に接続されるか否かを決定する。第１および付加のトランジスタ（Ｍ１、Ｍ５）の幅（チャンネル幅）および長さ（チャンネル長）の比(以下、Ｗ／Ｌと称す。)は、同一であり、第２のトランジスタ（Ｍ２）のそれより大きい。例えば、付加のまたは第１のトランジスタ（Ｍ１）のＷ／ＬをＷ１：Ｌ１で表し、第２のトランジスタのＷ／ＬをＷ２：Ｌ２で表すことができ、ここでＷ１＞Ｗ２であり、Ｌ１＞Ｌ２である。

図６に関し、カレントミラーの第２の実施例は、図５に示された第１の実施例と同じ素子を有する。しかしながら、スイッチ（ＳＷ１）は、付加トランジスタ（Ｍ５）のゲート、ソースおよびドレインの各端子に接続されており、付加トランジスタ（Ｍ５）のゲート端子は、第１のトランジスタ（Ｍ１）のゲート端子に接続されていない。

図７に関し、カレントミラーの第３の実施例は、図５に示された第１の実施例に類似する。第１および第３の両実施例の違いは、付加トランジスタ（Ｍ５）が第２のトランジスタ（Ｍ２）に並列に接続されおり、該第２および付加トランジスタ（Ｍ２、Ｍ５）の前記幅および長さ比が同一であり、第１のトランジスタ（Ｍ１）のそれより大きいことである。図８に関し、カレントミラーの第４の実施例は、図６に示された第２の実施例に類似する。付加トランジスタ（Ｍ５）は第２のトランジスタ（Ｍ２）に並列に接続されており、該第２および付加の両トランジスタ（Ｍ２、Ｍ５）の前記幅および長さ比は、同一であり、第１のトランジスタ（Ｍ１）のそれより大きい。

図９に関し、カレントミラーの第５の実施例は、第１のトランジスタ（Ｍ１）および第２のトランジスタ（Ｍ２）で構成される基本的な２トランジスタ（Ｍ１、Ｍ２）電流源と、２つの付加トランジスタ（Ｍ３、Ｍ５）と、２つのスイッチ（ＳＷ１、ＳＷ２）とを備える。２つの付加トランジスタ（Ｍ３、Ｍ５）は、第１および第２のトランジスタ（Ｍ１、Ｍ２）にそれぞれ並列に接続されている。一方のスイッチ（ＳＷ１）は、一方の付加トランジスタ（Ｍ５）のドレイン端子と第１のトランジスタ（Ｍ１）のドレイン端子との間に接続されており、他方のスイッチ（ＳＷ２）は、他方の付加トランジスタ（Ｍ３）のドレイン端子と第２のトランジスタ（Ｍ２）のドレイン端子との間に接続されている。

図１０に関し、カレントミラーの第６の実施例は、カレントミラーの第５の実施例に類似しているが、２つの付加トランジスタ（Ｍ５、Ｍ３）のゲート端子が第１および第２のトランジスタ（Ｍ１、Ｍ２）のゲート端子に接続されていない。一方のスイッチ（ＳＷ１）は一方の付加トランジスタ（Ｍ５）のドレインおよびソースの各端子に接続されおり、他方のスイッチ（ＳＷ２）は、他方の付加トランジスタ（Ｍ３）のドレインおよびソースの各端子に接続されている。

図１１に関し、カレントミラーの第７の実施例は、基本的な２トランジスタ（Ｍ１、Ｍ２）電流源と、３つの付加トランジスタ（Ｍ５、Ｍ６、Ｍ７）と、３つのスイッチ（ＳＷ１、ＳＷ２、ＳＷ３）とを備える。３つの付加トランジスタ（Ｍ５、Ｍ６、Ｍ７）は第１のトランジスタ（Ｍ１）に接続されている。前記スイッチ（ＳＷ１、ＳＷ２、ＳＷ３）は、付加トランジスタ（Ｍ５、Ｍ６、Ｍ７）のドレイン端子と、第１のトランジスタ（Ｍ１）のドレイン端子との間に、それぞれ接続されている。

一般的に、各付加トランジスタのオン、オフ状態を制御するには、該付加トランジスタのゲートまたはドレイン端子に異なる電圧を供給することがより良い。第１および第２のトランジスタの両増幅率を同時に調整することが必要とされている場合、前記付加トランジスタの他の端子の電圧レベルをも変更するように考慮することができる。カレントミラーの上記の実施例は、カスコード（Cascode）カレントミラーなどのカレントミラーの他の構成を適用することができる。さらに、ＮＭＯＳ、ＰＭＯＳまたはＮＭＯＳとＰＭＯＳとの組合せでスイッチを構成することができる。

図１２に関し、本発明に係るカレントミラー回路の第１の実施例は、直列に接続された前段および後段のカレントミラー２０、３０と、前段カレントミラー２０に接続された電流感知回路１０とを含む。本実施例の前記カレントミラー回路は、定出力電流を生成し該出力電流の誤差を低減するために、前記前段および後段のカレントミラー２０、３０の増幅率を自動的に適正に調整する。

前記電流感知回路は、電圧変換器と、電圧比較器（ＣＭＰ１）とを備える。この実施例では、前記電圧変換器は、ＭＯＳトランジスタ（Ｍ６）と、抵抗体（Ｒ１）とを有する。抵抗体（Ｒ１）は、ＭＯＳトランジスタ（Ｍ６）に直列に接続されている。電圧比較器（ＣＭＰ１）の一方の入力端は、基準電圧（Ｖref）に接続されており、他方の入力端は、抵抗体（Ｒ１）での電圧降下による入力電圧（Ｖ１）を得るために、ＭＯＳトランジスタ（Ｍ６）と抵抗体（Ｒ１）との間のノードに接続されている。

前段のカレントミラー２０は、図５に示された前記第１の実施例を用い、２つの増幅率を有する。第１のカレントミラー２０のＭＯＳトランジスタ（Ｍ５）は付加トランジスタ（Ｍ６）に接続されている。前記スイッチ（ＳＷ１）のオン、オフ状態は、電流感知回路１０により制御される。前段のカレントミラー２０は、電圧比較器（ＣＭＰ１）の出力電圧に従って増幅率を適正に調整するために、先ず、スイッチ（ＳＷ１）がオンまたはオフのいずれの状態にあるべきかを決定される。次に、前段のカレントミラー２０は、現時点の増幅率に従ってバイアス電流（Ｉ_Ｂ）を出力する。

この実施例では、後段のカレントミラー３０は、基本的な２トランジスタ（Ｍ３、Ｍ４）電流源と、第１、第２および第３の付加トランジスタ（Ｍ７、Ｍ８、Ｍ９）と、電流感知回路１０により制御を受ける２つのスイッチ（ＳＷ２、ＳＷ３）とを備える。２トランジスタ（Ｍ３、Ｍ４）電流源は、第１のトランジスタ（Ｍ３）と、第２のトランジスタ（Ｍ４）とを有する。３つの付加トランジスタ（Ｍ７、Ｍ８、Ｍ９）は、基本的な２トランジスタ（Ｍ３、Ｍ４）電流源の第２のトランジスタ（Ｍ４）に並列に接続される。第１の付加トランジスタ（Ｍ７）のドレイン端子は、1つのスイッチ（ＳＷ２）を経て第２のトランジスタ（Ｍ４）のドレイン端子に接続される。第３の付加トランジスタ（Ｍ９）のドレイン端子は、他のスイッチ（ＳＷ３）を経て第２の付加トランジスタ（Ｍ８）のドレイン端子に接続される。したがって、後段のカレントミラー３０は、バイアス電流（Ｉ_Ｂ）によって現時点の増幅率で２つの出力電流(I_ＯＵＴ１、I_ＯＵＴ２)を生成する。

電流感知回路１０に供給される部分電流は、抵抗体（Ｒ１）での降下電圧（Ｖ１）に対応することから、抵抗体（Ｒ１）への入力電流(I_ＩＮ)と同一である。比較器（ＣＭＰ１）は基準電圧（Ｖref）を抵抗体（Ｒ１）での降下電圧（Ｖ１）と比較する。基準電圧（Ｖref）と、抵抗体（Ｒ１）での降下電圧（Ｖ１）との間の比較結果は、スイッチ（ＳＷ１、ＳＷ２、ＳＷ３）のオンまたはオフの状態を制御するために使われる。

入力電流(I_ＩＮ)がしきい値電流より低いとき、スイッチ（ＳＷ１、ＳＷ２、ＳＷ３）は、前段および後段のカレントミラー２０、３０の増幅率を調整するためにオフ状態に制御される。バイアス電流（Ｉ_Ｂ）は増幅されるが、出力電流(I_ＯＵＴ１、I_ＯＵＴ２)は、双方共、一定に保持される。出力電流の精度を高めるために、電流感知回路１０は、前段および後段のカレントミラー２０、３０が動作する前に作動される必要がある。電力を節約するために、電流感知回路１０が制御信号を出力した後、前記カレントミラー回路の安定性を保持するために、前記電流感知回路の作動を停止させることができる。前記カレントミラー回路が不安定な電力問題のある他のシステム回路に応用される場合、電流感知回路１０は停止されない。

前段および後段のカレントミラー２０、３０は、バイアス電流（Ｉ_Ｂ）の調整が可能となるように用いられている。しかしながら、バイアス電流（Ｉ_Ｂ）の違い（変化）は、出力電流(I_ＯＵＴ１、I_ＯＵＴ２)の値に影響を与えない。

例えば、前段および後段の現在の増幅率がそれぞれ１０：１および１：１０であり、またしきい値電流が５０μＡであると仮定する。入力電流(I_ＩＮ)が、しきい値電流より大きい１００μＡであるならば、バイアス電流（Ｉ_Ｂ）は１０μＡであり、初めの出力電流(I_ＯＵＴ１、I_ＯＵＴ２)は、双方共、１００μＡである。入力電流(I_ＩＮ)が、しきい値電流より低い１０μＡであるならば、３つのスイッチ（ＳＷ１、ＳＷ２、ＳＷ３）は、オフ状態に切り換えられる。その結果、前段のカレントミラー２０および後段のカレントミラー３０の現時点の増幅率は５：１および１：５に自動的に適合され、そのとき、バイアス電流（Ｉ_Ｂ）は２μＡになる。したがって、出力電流(I_ＯＵＴ１、I_ＯＵＴ２)は、双方共、１０μＡになる。

もし、前段カレントミラー２０および後段カレントミラー３０の増幅率が５：１および１：５に適合されないならば、バイアス電流（Ｉ_Ｂ）は僅かに１μＡになるであろう。しかし、バイアス電流（Ｉ_Ｂ）は、オフ状態にあるスイッチ（ＳＷ１、ＳＷ２、ＳＷ３）を有する前段および後段のカレントミラー２０、３０のそれよりも２倍高い。したがって、より高いバイアス電流（Ｉ_Ｂ）は、出力電流の誤差を低下させる。

出力電流の精度を高めるために、カレントミラー回路は、さらに、現時点の入力電流を比較するための複数の異なるしきい値電流を有する。さらに図１３を参照するに、本発明に係るカレントミラー回路の複数のしきい値電流を有する第２の実施例は、２つのしきい値電流を備えるべく、さらに２つの電流感知回路１０を使用する。各電流感知回路１０は、図１２の第１実施例のそれと同一である。ここで、しきい値電流とは、抵抗体（Ｒ１、Ｒ２）を流れるそれぞれの電流を意味する。

この実施例では、前段カレントミラー２０は、基本的な２トランジスタ（Ｍ１、Ｍ２）電流源と、２つの付加トランジスタ（Ｍ５、Ｍ６）とを有する。２つの付加トランジスタ（Ｍ５、Ｍ６）は、２つのスイッチ（ＳＷ１、ＳＷ２）を経て基本的な２トランジスタ（Ｍ１、Ｍ２）電流源の第１のトランジスタ（Ｍ１）にそれぞれ並列に接続される。

後段のカレントミラー３０は、基本的な２トランジスタ（Ｍ３、Ｍ４）電流源と、２つの付加トランジスタ（Ｍ９、Ｍ１０）とを有する。２つの付加トランジスタ（Ｍ９、Ｍ１０）は、２つのスイッチ（ＳＷ３、ＳＷ４）を経て基本的なトランジスタ（Ｍ３、Ｍ４）電流源の第２のトランジスタ（Ｍ４）に接続される。

２つの電流感知回路１０が異なるＷ／Ｌを有する２つのトランジスタ（Ｍ７、Ｍ８）を用い、それらが前記入力電流に接続されるなら、２つのしきい値電流が予め設定される。従って、本実施例の前記カレントミラー回路は、３つの増幅率を有する。

入力電流(I_ＩＮ)の部分電流が電流感知回路１０の２つの抵抗体（Ｒ１、Ｒ２）を流れるとき、抵抗体（Ｒ１、Ｒ２）でのそれぞれの電圧降下によって２つの異なる電圧（Ｖ１、Ｖ２）が生じる。電流感知回路１０の２つの比較器（ＣＭＰ１、ＣＭＰ２）は、それぞれ対応する電圧Ｖ１およびＶ２と、共通の基準電圧（Ｖref）とを比較する。電圧（Ｖ１、Ｖ２）と基準電圧（Ｖref）との比較結果（Ｖcmp1、Ｖcmp2）は、前段のカレントミラー２０のスイッチ（ＳＷ１、ＳＷ３）および後段のカレントミラー３０のスイッチ（ＳＷ２、ＳＷ４）のオン、オフ状態を制御するためにそれぞれ用いられる。入力電流(I_ＩＮ)が小さい方の前記しきい値電流より小さいとき、４つのスイッチ（ＳＷ１ないしＳＷ４）は、オフ状態に維持される。入力電流（I_ＩＮ）が大きい方の前記しきい値電流より小さく、しかし、小さい方の前記しきい値電流より大きいとき、スイッチ（ＳＷ１、ＳＷ３）はオン状態に切り換えられ、スイッチ（ＳＷ２、ＳＷ４）は、そのままオフ状態に維持される。入力電流(I_ＩＮ)が大きい方の前記しきい値電流より大きいとき、さらにスイッチ（ＳＷ２、ＳＷ４）)がオン状態に切り換えられる。したがって、バイアス電流（Ｉ_Ｂ）は増幅され、出力電流(I_ＯＵＴ)は不変に保持される。すなわち、複数のしきい値電流は出力電流の精度を改善し、出力電流(I_ＯＵＴ)の調整範囲を増大させることを可能にするが、出力電流(I_ＯＵＴ)に影響を与えない。

さらに、出力電流の精度を高めるために、電流感知回路１０は、前段および後段のカレントミラー２０、３０が動作する前に作動される必要がある。電流感知回路１０が入力電流(I_ＩＮ)をしきい値電流と比較し終えた後、エネルギーを節約し、スイッチ（ＳＷ１ないしＳＷ４）の頻繁な切り換えを避けるために、前記電流感知回路の作動を停止させることができる。

前記カレントミラー回路の第２の実施例で、電流感知回路１０は、２つのしきい値電流をもつために、異なるＷ／Ｌを有する２つのトランジスタ（Ｍ７、Ｍ８）を使用する。しかしながら、これは、２つのしきい値電流をもつための唯一の方法ではない。例えば、２つの電流感知回路１０は、同じＷ／Ｌを有する２つのトランジスタを使うが、２つの異なる抵抗体を使用する。それにより、２つの抵抗体（Ｒ１、Ｒ２）に対応する電圧降下で得られる２つの電圧（Ｖ１、Ｖ２）は、異なる。さらに、２つの電流感知回路１０は、２つのしきい値電流をもつために、同一のＷ／Ｌ、同一の抵抗体（Ｒ１、Ｒ２）および異なる電圧比較器（ＣＭＰ１、ＣＭＰ２）を有する２つのトランジスタを用いることができる。

さらに、図１４を参照するに、カレントミラー回路は、マルチチャネル出力を有するＯＬＥＤ駆動回路に適用されている。ひし形記号で指定された第１の曲線および矩形記号で指定された第２の曲線は、従来のカレントミラーおよび本発明の前記カレントミラー回路におけるバイアス電流（Ｉ_Ｂ）と出力電流(I_ＯＵＴ)との関係をそれぞれ表している。第２実施例のカレントミラー回路の２つのしきい値電流は２つの位置に示されており、それらは２つの出力電流６５μＡと１３０μＡ上にそれぞれ位置する。三角記号で指定された第３の曲線および交差記号で指定された第４の曲線は、従来のカレントミラーおよび本発明のカレントミラー回路における電流の歪みと出力電流(I_ＯＵＴ)との関係をそれぞれ表す。従来のカレントミラーの電流の歪みは約４．７％であり、本発明のカレントミラー回路の電流の歪みは、出力電流が最小のレベル（２４μＡ）にあるとき、わずかに約２．８％である。

前記したところに基づき、マルチチャネル出力を要求するＯＬＥＤまたはＬＥＤ製品の駆動回路などの安定した電流源に本発明に係るカレントミラー回路を適用する場合、本発明に係るカレントミラー回路は、ＯＬＥＤまたはＬＥＤ製品の駆動回路のこの要件と満たすために、直列接続された複数のカレントミラーを用いて適用することができる。これにより、出力電流の歪みと電源の品質は大幅に高められて、出力電流の調整範囲は増大する。したがって、本発明のカレントミラー回路を備えるＯＬＥＤまたはＬＥＤ製品の駆動回路は、より広い動作範囲に適用し、その結果、製品価格および製造費を削減し、顧客の利便性を増大させることができる。

本発明の多数の特徴および利点が発明の構造および作用の詳細と共に前述の説明に記述されたが、その開示は単に説明のためである。添付の請求項の用語の広い一般的な意味によって示されるすべての範囲にわたって本発明の原理内での細部の変更、特に、形状、寸法および部品の配置で変更が可能である。

本発明によるカレントミラー回路のブロック図である。 図１に示した前記カレントミラー回路内の電流感知回路の第１実施例のブロック図である。 図１に示した前記カレントミラー回路内の電流感知回路の第２実施例のブロック図である。 図１に示した前記カレントミラー回路内電流感知回路の第３実施例のブロック図である。 図１に示した前記カレントミラー回路内の調整可能な増幅率を有するカレントミラーの第１実施例の回路図である。 図１に示した前記カレントミラー回路内の調整可能な増幅率を有するカレントミラーの第２実施例の回路図である。 図１に示した前記カレントミラー回路内の調整可能な増幅率を有するカレントミラーの第３実施例の回路図である。 図１に示した前記カレントミラー回路内の調整可能な増幅率を有するカレントミラーの第４実施例の回路図である。 図１に示した前記カレントミラー回路内の調整可能な増幅率を有するカレントミラーの第５実施例の回路図である。 図１に示した前記カレントミラー回路内の調整可能な増幅率を有するカレントミラーの第６実施例の回路図である。 図１に示した前記カレントミラー回路内の調整可能な増幅率を有するカレントミラーの第７実施例の回路図である。 本発明よるカレントミラー回路の第１実施例の回路図である。 本発明よるカレントミラー回路の第２実施例の回路図である。 本発明および従来技術の両関係のグラフであり、その一方は、本発明によるカレントミラー回路の出力電流(I_ＯＵＴ)およびバイアス電流（Ｉ_Ｂ）／電流歪みを示し、他方は従来のカレントミラーの出力電流(I_ＯＵＴ)およびバイアス電流（Ｉ_Ｂ）／電流歪みを示すグラフである。 従来技術による従来のカレントミラー回路の回路図。

符号の説明

１０ 電流感知回路
２０ 前段カレントミラー
３０ 後段カレントミラー
４０ 中段カレントミラー
４１ 前段カレントミラーユニット
４２ 後段カレントミラーユニット
１０１、１０１ａ 電圧変換器
１０２ 電圧比較器
１０３ 電流比較器
Ｍ１〜Ｍ９ トランジスタ
ＳＷ１〜ＳＷ４ スイッチ

Claims (16)

1. 第１の調整可能な増幅率と、入力電流に関連する電流入力端子と、電流出力端子とを有し、前記第１の増幅率で前記入力電流を変換することにより前記電流出力端子にバイアス電流を生成する前段カレントミラーと、
   第２の調整可能な増幅率と、前記前段カレントミラーの前記電流出力端子に接続された入力端子と、複数の出力端子とを有し、前記前段カレントミラーからバイアス電流を受けるように該前段カレントミラーに直列に接続され、前記各出力端子に出力電流を生成すべく前記第２の増幅率で前記バイアス電流を増幅する後段カレントミラーと、
   前記前段および後段のカレントミラーと前記入力電流とにそれぞれ電気的に接続された少なくとも1つの電流感知回路であって予めしきい値電流が設定された電流感知回路とを含み、
   前記電流感知回路は、前記しきい値電流と現入力電流との比較結果に従ってバイアス電流を増幅するために前記第１および第２の増幅率を調整すべく前記前段および後部のカレントミラーに制御信号を出力し、これにより増幅されたバイアス電流は前記複数の出力電流の歪みを低減すべく前記出力電流間の誤差を低下させる、オートレンジカレントミラー回路。
2. さらに、予め異なるしきい値電流がそれぞれに設定された複数の電流感知回路を含む、請求項1に記載のカレントミラー回路。
3. さらに、前記前段および後段のカレントミラー間で直列に接続された少なくとも1つの中段カレントミラーを含む、請求項1に記載のカレントミラー回路。
4. 前記中段カレントミラーは、前記後段カレントミラーに接続された少なくとも１つの前段カレントミラーユニットと、前記前段カレントミラーに接続された少なくとも一つの後段カレントミラーユニットとを含み、該後段カレントミラーユニットは出力電流を供給する、請求項３に記載のカレントミラー回路。
5. 前記電流感知回路は、前記入力電流を対応する電圧に変換するために前記前段カレントミラーの前記電流入力端子に接続された電圧変換器と、電圧比較器とを含み、
   前記電圧変換器は、前記前段カレントミラーの前記入力端子に接続された入力端子と、前記対応電圧を出力する出力端子とを有し、
   前記電圧比較器は、前記電圧変換器の前記出力端子に接続された第１の入力端子と、基準電圧に接続された第２の入力端子と、前記基準電圧を前記入力電流に対応して変換された電圧と比較することによって電圧を生成するために前記前段および後段のカレントミラーに電気的に接続された出力端子とを有する、請求項１に記載のカレントミラー回路。
6. 前記電流感知回路は、電流比較器を含み、該電流比較器は、前記前段カレントミラーの前記電流入力端子および基準電流にそれぞれ接続された２つの入力端子と、前記基準電流を前記入力電流と比較することによって電流を生成するために前記前段および後段のカレントミラーに電気的に接続された出力端子とを有する、請求項１に記載のカレントミラー回路。
7. 前記前段および後段の両カレントミラーは、それぞれ、
   前記出力電流を生成するために前記入力電流に接続された基本的な２トランジスタ電流源と、
   該トランジスタ電流源に並列に接続された少なくとも１つの付加トランジスタと、
   対応する前記付加トランジスタと前記基本的な２トランジスタ電流源との間に接続され、前記前段および後段のカレントミラーの増幅率を調整するために、対応する前記付加トランジスタを前記基本的な２トランジスタ電流源に電気的に接続するか否かを決めるための少なくとも１つのスイッチとを含む、請求項１に記載のカレントミラー回路。
8. 前記前段カレントミラーは、
   前記出力電流を生成するために前記入力電流に接続された基本的な２トランジスタ電流源と、
   該トランジスタ電流源に並列に接続され、また前記電流入力端子に接続された少なくとも１つの付加トランジスタと、
   対応する前記付加トランジスタと前記基本的な２トランジスタ電流源との間に接続され、前記前段カレントミラーの増幅率を調整するために、対応する前記付加トランジスタを前記基本的な２トランジスタ電流源に電気的に接続するか否かを決めるための少なくとも１つのスイッチとを含む、請求項１に記載のカレントミラー回路。
9. 前記前段カレントミラーは、
   前記出力電流を生成するために前記入力電流に接続された基本的な２トランジスタ電流源と、
   該トランジスタ電流源に並列に接続され、また前記電流出力端子に接続された少なくとも１つの付加トランジスタと、
   対応する前記付加トランジスタと前記基本的な２トランジスタ電流源との間に接続され、前記前段カレントミラーの増幅率を調整するために、対応する前記付加トランジスタを前記基本的な２トランジスタ電流源に電気的に接続するか否かを決めるための少なくとも１つのスイッチとを含む、請求項１に記載のカレントミラー回路。
10. 前記前段カレントミラーは、
    前記出力電流を生成するために前記入力電流に接続された基本的な２トランジスタ電流源と、
    ２つの付加トランジスタであって前記電流入力端子および前記トランジスタ電流源に並列に、また前記電流出力端子および前記トランジスタ電流源に並列にそれぞれ接続された付加トランジスタと、
    ２つのスイッチであってそれぞれが対応する前記付加トランジスタと前記基本的な２トランジスタ電流源との間に接続され、前記前段カレントミラーの増幅率を調整するために、対応する前記付加トランジスタを前記基本的な２トランジスタ電流源に電気的に接続するか否かを決めるためのスイッチとを含む、請求項１に記載のカレントミラー回路。
11. 前記後段カレントミラーは、
    少なくとも１つの出力電流を生成するために前記入力電流に接続された基本的な２トランジスタ電流源と、
    該トランジスタ電流源に並列に接続され、また前記電流入力端子に接続された少なくとも１つの付加トランジスタと、
    対応する前記付加トランジスタと前記基本的な２トランジスタ電流源との間に接続され、前記後段カレントミラーの増幅率を調整するために、対応する前記付加トランジスタを前記基本的な２トランジスタ電流源に電気的に接続するか否かを決めるための少なくとも１つのスイッチとを含む、請求項１に記載のカレントミラー回路。
12. 前記後段カレントミラーは、
    少なくとも１つの出力電流を生成するために前記入力電流に接続された基本的な２トランジスタ電流源と、
    該トランジスタ電流源に並列に接続され、また対応する前記出力端子に接続された少なくとも１つの付加トランジスタと、
    対応する前記付加トランジスタと前記基本的な２トランジスタ電流源との間に接続され、前記後段カレントミラーの増幅率を調整するために、対応する前記付加トランジスタを前記基本的な２トランジスタ電流源に電気的に接続するか否かを決めるための少なくとも１つのスイッチとを含む、請求項１に記載のカレントミラー回路。
13. 前記後段カレントミラーは、
    少なくとも１つの前記出力電流を生成するために前記入力電流に接続された基本的な２トランジスタ電流源と、
    ２つの付加トランジスタであって前記入力端子および前記トランジスタ電流源に並列に、また前記出力端子および前記トランジスタ電流源に並列にそれぞれ接続された付加トランジスタと、
    ２つのスイッチであってそれぞれが対応する前記付加トランジスタと前記基本的な２トランジスタ電流源との間に接続され、前記後段カレントミラーの増幅率を調整するために、対応する前記付加トランジスタを前記基本的な２トランジスタ電流源に電気的に接続することを決めるためのスイッチとを含む、請求項１に記載のカレントミラー回路。
14. 前記各付加トランジスタはドレイン端子、ソース端子およびゲート源を有するＭＯＳトランジスタである、請求項７に記載のカレントミラー回路。
15. 前記各スイッチは前記ドレイン端子に接続されている、請求項１４に記載のカレントミラー回路。
16. 前記各スイッチは、前記ドレイン端子、前記ソース端子および前記ゲート源に接続されている、請求項１４に記載のカレントミラー回路。

Images