JP4758000B2 - Method for manufacturing semiconductor device - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は半導体薄膜材料と、その作成方法と、その半導体薄膜材料を用いたデバイスの作成方法に関する。特に本発明は、薄膜状の半導体材料の特性向上を目的とし、本発明による半導体材料を利用することによって特性の改善された薄膜半導体装置を作製することが可能となる。
【０００２】
【従来の技術】
薄膜の性質は薄膜を用いて作製するデバイスの特性を左右する。特に薄膜の結晶性は、デバイスの電気的、又は光学的な特性に深く関与し、一般に単結晶に近い薄膜、すなわち結晶が周期的に配列し、格子欠陥がすくない薄膜を用いたデバイスほど、良い特性が得られる。従って高性能のデバイスを作製するためには結晶性の良い薄膜を用いる必要がある。結晶方位を可能な限り揃えることで結晶性は改善できる。
【０００３】
薄膜の結晶方位を揃えるために次の手段がとられている。成膜時に多結晶化を行う気相成長法やレーザーアニール、ランプアニールで結晶化を行う液層成長法や熱処理で結晶化を行う固相成長法である。
【０００４】
これらの方法では多数の核から結晶成長させ、多結晶を形成する。従って各結晶粒は様々な大きさ、様々な結晶方位をとり、膜中には粒界が多数存在する。従って多結晶膜を用いたデバイスでは、Siウエハ等の単結晶を用いて作製したデバイスと比べて、特性が劣る。
【０００５】
絶縁基板上に形成する半導体薄膜の結晶性を改善する方法として、すなわちより単結晶に近い結晶を得る方法として、結晶核を発生させる位置を制御し、この結晶核からデバイスを作り込む領域に限定して結晶化を行う方法がある。この方法を今後、横成長法と呼ぶ。横成長法の説明を行う。
【０００６】
図1において、106はガラス基板、107は酸化珪素膜でなる絶縁膜、108はSi等の半導体薄膜を示す。横成長法においては結晶核形成領域101部に結晶成長の開始点となる結晶核を発生させ、結晶核形成領域101部の外側の薄膜に向けて結晶をエピタキシャル成長させる。従ってエピタキシャル成長領域102部に結晶化された良質の薄膜を得ることが出来る。
【０００７】
結晶核形成領域101部に選択的に結晶核を発生させるには、結晶化を促進させることが可能な金属を結晶核形成領域101部にのみドープする方法、液層成長法では温度勾配をつくり、結晶核形成領域101部から結晶核を発生させる方法などがある。本願発明は、結晶成長の過程を利用するものである。従って、金属を利用する方法を例にとって、結晶核形成領域101部に発生した結晶核から結晶が成長していく過程を、微視的な視点から詳しく説明する。
【０００８】
結晶核から結晶成長が進行するのは、結晶核の壁面からエピタキシャル成長が起こる為である。結晶核は様々な方位の結晶面を持つが、各結晶面によってエピタキシャル成長の起こり易さは異なっている。従って最もエピタキシャル成長が起こりやすい結晶核の結晶面のエピタキシャル成長が優先的に進行しやすい。この結晶面に垂直な方向、即ち結晶が成長していく方向を今後、優先結晶成長方向と呼ぶ。
【０００９】
ここで薄膜に対して平行な方向の定義を行う。図3はガラス基板306上に、酸化珪素膜からなる絶縁膜307が形成してあり、さらに絶縁膜307には図3に示すように段差が形成してあるものとする（この段差は薄膜表面の凹凸ではなく、意図的に形成するテーパー形状等を想定している）。この絶縁膜307の上にSi等の半導体薄膜308が形成してある。薄膜中の点305に於ける、薄膜に対して平行な方向とは、先ず点305から薄膜に対する法線を立て、その法線と直交する全ての方向を示すものとする。
【００１０】
横成長法においては、結晶核形成領域101で、様々な方向を向いた結晶核が発生するが、図1のエピタキシャル成長領域102部において結晶成長が進行するのは、優先結晶成長方向が薄膜に対して平行となっている場合である。優先結晶成長方向が薄膜に対して平行となっていない結晶核からの結晶成長は薄膜の上下界面にぶつかり、結晶成長が抑制される為である。薄膜におけるこれらの結晶成長の機構に関してはC.Hayzelden,L.L.Batstone(J.Appl.Phys.73(12))らによって詳しい研究がなされている。
【発明が解決しようとする課題】
【００１１】
しかし横成長法には次のような欠点がある。すなわち図1に示すエピタキシャル成長領域102部では薄膜に対して平行な様々な結晶方位の結晶が混在する（ただし通常の多結晶と比較すると、結晶核形成領域からエピタキシャル成長しているため成長方向に対する結晶の連続性は良い）。さらに優先結晶成長方向を軸としたときの回転方向の方位に関して、結晶方位が揃っていない。これらはX線回折、電子線回折の結果からも明らかとなっている。
【００１２】
本発明が解決しようとする課題は横成長法において、薄膜に対して平行な面内における結晶成長の方向を揃えることである。また、更に結晶成長の回転方向における結晶成長をも揃え、従来よりも結晶性の優れた薄膜を作製することである。
【課題を解決するための手段】
【００１３】
課題を解決するための手段を模式的な図4を用いて説明を行う。図4はガラス基板等の上に形成した、半導体薄膜を上から眺めている。まず、図4において第1の領域401に選択的に結晶核を発生させる。この領域に選択的に結晶核を発生させるには、結晶化を促進させることが可能な金属を用いることができるし、また液層成長の場合には温度勾配を利用すればよい。ここがエピタキシャル成長の出発点となる。
【００１４】
次に第2の領域402において第1の領域401の結晶核からエピタキシャル成長を行う。エピタキシャル成長は熱処理によって進行させることができる。また液層成長の場合には液層の冷却過程でエピタキシャル成長が進行する。
【００１５】
次に第３の領域403では、特定の成長方向にのみ結晶成長をさせる。すなわち特定の優先結晶成長方向への結晶成長を助長すればよい。結晶化を促進させることが可能な金属を用いる場合には電界をかけることが有効である。また特定の優先結晶成長以外の方向への結晶成長を抑制してもよい。微細な線状の島状半導体層を形成し、結晶成長方向を制限する方法などがある。さらに第３の領域403では、回転方向の結晶方位も揃える。この方法に関して以下に詳細に説明を行う。
【００１６】
第３の領域403において、回転方向の結晶方位を揃えることを実現する為に、結晶核の優先結晶成長方向が一般的には複数個あることに着目した（図6）。図24は結晶化を促進させることが可能な金属Niを用いて横成長を行った時の光学顕微鏡写真であり、針状に結晶成長している様子が分かる。この針状結晶が所々で折り曲がっているが、この折り曲がりの角度がNiSi₂結晶の異なる｛111｝面のなす角度と一致している。すなわち折れ曲がって結晶成長することが可能であることを示している。
【００１７】
回転方向の方位を定めるには優先結晶方位を2つ固定すればよい。図2はこれを模式的に表したものであり、2515は第２の領域における優先結晶方位示すベクトルを示し、2516はその他の優先結晶成長方位がとりうるベクトルからなる円錐を示している。第3の領域403でこの円錐のいずれか一方向に結晶成長の進路を誘導すれば、回転方向の方位も揃った結晶を選択することができる。この誘導する方向、すなわち折り曲げる角度は半導体薄膜材料に固有の値であり、結晶化を促進させる金属Niを用いた場合にはNiSi₂結晶の異なる｛111｝面のなす角度となる。従って回転方向の方位を定めるため、第３の領域403において、結晶成長の進行方向を結晶核に固有の角度で折り曲げる。結晶成長の進行方向を折り曲げるには第３の領域403に上面からみて線状の島状半導体層を形成し、途中でこの島状半導体層を折り曲げればよいし、断面から見てテーパー状の段差を形成することによって結晶成長方向を変えてもよい。また電場を加える方向を変化させることによって結晶成長方向を変えてもよい。
【００１８】
最後の第４の領域404は、結晶方位が揃った結晶をエピタキシャル成長させる領域であり、この第４の領域404にトランジスタ等のデバイスを形成する。第２の領域と第３の領域と第４の領域の境界は明確に区別できないこともある（すなわち第3の領域に第２の領域が含まれてしまう場合もある）。第３の領域403は一種のフィルターとしての役割を持たせており、角度を折り曲げる回数は複数回の方が効果的である。
【００１９】
【発明の実施の形態】
本願発明は、半導体薄膜デバイスの素子形成技術に対して実施することが可能である。
【００２０】
本願発明は、結晶核に於ける2つ以上の優先結晶成長方位を使って結晶成長方向を規定することによって、結晶性の改善をはかることを本質とする。本願発明を実施するには、第３の領域において結晶成長の進行方向を、別の優先結晶成長方向へ誘導する方法が重要である。以下この方法の説明を行う。
【００２１】
最初に第３の領域を線状の形状にして、結晶成長を別の優先結晶成長方向へ誘導する方法の説明を行う。図5において、基板506には、ガラス基板や石英基板を使用することができる。その他にもシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを基板としても良い。耐熱性が許せばプラスチック基板を用いることも可能である。そして、基板506のＴＦＴが形成される表面には、珪素（シリコン）を含む絶縁膜からなる下地膜507を形成する。
【００２２】
次に下地膜507の上に２０〜１００ｎｍの厚さの、非晶質Si 半導体薄膜又は、Si以外の半導体薄膜、シリコンゲルマニウム薄膜等508を公知の成膜法で形成する。
【００２３】
この半導体膜508上の第３の領域503に、公知のフォトリソ工程によってレジストマスクを形成し、ドライエッチングプロセスにより第３の領域503に半導体膜からなる上面からみて線状の島状半導体層を形成する。線状の島状半導体層の形状については後に説明を行う。
【００２４】
次に第１の領域501において結晶核を発生させる。第１の領域501に結晶核を発生させる方法には液層成長による温度勾配をつける方法や、機械的なダメージを与える方法等があるが、ここでは半導体薄膜として非晶質Siを、結晶成長を促進する金属としてNiを用いる場合の説明を行う。
【００２５】
まず第１の領域501にNiをドープする。Niのドープの方法としてはNiのイオン注入法、Niのスパッタによる成膜法、Ni溶液のスピンコート法などがある。
【００２６】
次に500℃〜600℃の温度で1時間〜12時間熱処理を行うと、第１の領域501においてNiとSiからNiSi₂が形成され、このNiSi₂の結晶を核として、NiSi2の｛111｝面からSiのエピタキシャル成長が始まる。NiSi₂の優先結晶成長方向は[111]方向である。
【００２７】
図6にNiSi₂の各優先結晶成長方向を模式的に示す。第１の領域のNiSi₂の結晶核からエピタキシャル成長を始めた結晶が、第２の領域を6015に示す方向に結晶成長しているものとする。このときその他の優先結晶成長方向は6017と6018に示す方向である。従って第３の領域において線状の島状半導体層を、上面からみて6015と6017が為す角度または、6015と6018が為す角度に折り曲げれば、回転方向の方位が揃った結晶のみを選択的に成長させることができる。この角度はNiSi₂の場合は [111]方向が為す角度70.53度または109.47度となる。
【００２８】
第３の領域503における線状島状半導体層の幅は薄膜の厚さ２０〜１００ｎｍと同程度にするのが望ましいが、 通常のNiをドープした非晶質Siの横成長による結晶化において、その結晶成長距離は数10μm〜100μm程度であることから、島状半導体層の幅は、その1〜2桁小さければ、結晶方位は十分に選択できるものと考えられる。また第３の領域503における線状島状半導体層の間隔は可能な限り小さくする。これは結晶方位選択後の生き残った結晶の密度をできるだけ高く保つ為である。
【００２９】
第３の領域503の線状島状半導体層はドライエッチング以外の方法でも形成してもよい。たとえば第３の領域において島状半導体層形成領域以外の場所に酸素をイオンドーピングし、熱処理を加えることで、ドーピングされた領域を酸化する方法などによる。すなわち、結晶成長速度に差が生じればよい。
【００３０】
以上を実行することにより、第４の領域504に結晶性方位の揃った薄膜を形成することができる。また結晶成長を促進する金属を用いる方法を用いる固相成長法に限らず通常の固相成長の場合や液相成長の場合であっても、第１の領域からエピタキシャル成長させる方法であれば、この方法が適用できる。
【００３１】
次に第３の領域で、結晶成長を別の優先結晶成長方向へ誘導する他の方法の説明を行う。この方法は、第３の領域で薄膜を、薄膜に対して平行な方向から特定の角度だけ折り曲げる方法である。これを実施する方法を示す。
【００３２】
図8において、基板806には、ガラス基板や石英基板を使用することができる。その他にもシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを基板としても良い。耐熱性が許せばプラスチック基板を用いることも可能である。そして、基板806のＴＦＴが形成される表面には、珪素（シリコン）を含む絶縁膜からなる下地膜807を形成する。
【００３３】
次に酸化膜若しくは高融点金属であるWやTaのマスク810を形成する。マスクの厚さはこの後の半導体薄膜の結晶化させる距離を考えて適切な膜厚、数千nm〜数百nmとする。マスクの形成はフォトリソ工程とドライエッチングプロセスによる。このドライエッチング時に、公知の方法により図8に示すテーパーを形成する。
【００３４】
第３の領域803の傾斜角度は、半導体薄膜として非晶質Si薄膜、結晶成長を促進する金属としてNiを用い、固層成長法で結晶成長を行う場合には、テーパー部の斜平面と基板平面が為す角度811を優先結晶成長方位間の為す角度70.53度又は109.47度とする。また、この場合、角度は0度<角度811<70.53度若しくは,109.47度<角度811<180度である中間の値であってもよい。このときには生き残る結晶方位は2つとなる。これは図7に示すように、7016の円錐と斜平面とが交差する2方向を示している。
【００３５】
次に２０〜１００ｎｍの厚さの、非晶質Si 半導体薄膜808を公知の成膜法で基板全面に成膜し、第１の領域801にNiをドープし、その後拡散炉等の装置を用いて500℃〜600℃で熱処理を行うと、先ず結晶核形成領域801にてNiSi2の核が発生し、第２の領域802でエピタキシャル成長が進行し,第３の領域803で結晶成長方向の向きを変え、第４の領域には、第３の領域で選択された結晶から結晶成長が進行する。第４の領域804に結晶性の良い薄膜を形成することができる。
【００３６】
このようにして得られる第４の領域を用いて公知の方法でデバイスを完成させれば良い。また結晶化後にデバイスを作製してもよいし、デバイス作製プロセスの途中工程に結晶化を組み込むこともできる。
【００３７】
半導体素子を基板上に形成した電気光学装置（液晶表示装置、ＥＬ表示装置、イメージセンサ等）を作製する際に本願発明は実施できる。
【００３８】
〔実施例１〕
本願発明を実施して得られる薄膜を活性層に使用したTFTの作製方法の説明を行う。本実施例では活性層となる薄膜の結晶化に関して、第３の領域を線状の形状にして、結晶成長を別の優先結晶成長方向へ誘導する方法を用いる。
【００３９】
図9において、基板906には、ガラス基板や石英基板を使用する。その他にもシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを基板としても良い。耐熱性が許せばプラスチック基板を用いることも可能である。そして、基板906のＴＦＴが形成される表面には、珪素（シリコン）を含む絶縁膜からなる下地膜907を形成する。
【００４０】
次に下地膜907の上に２０〜１００ｎｍの厚さの、非晶質Si 半導体薄膜908を公知の成膜法で形成する。
【００４１】
この半導体膜908上の第３の領域903において、公知のフォトリソ工程によってレジストマスクを形成し、ドライエッチングプロセスにより第３の領域903に折れ曲がった線状の島状半導体層を形成する。
【００４２】
次に第１の領域901にスパッタ若しくはイオンドープ若しくはスピンコート法でNiをドープし、基板を550℃の温度で4時間熱処理することで、第４の領域904に活性層として使用する半導体膜の結晶化を行うことができる。このとき第３の領域903における線状の島状半導体層の折れ曲がりの角度を、優先結晶成長方向[111]が為す角度70.53度又は109.47度とする。
【００４３】
第１の領域から第４の領域までの配置はTFTの回路に合わせて、設計を行えばよい。実際の設計では結晶核を発生させる第１の領域と結晶成長の方位を選択させる第３の領域の位置を決めることによって、活性層として使いたい第４の領域の位置が決まることになる。第１の領域から第4の領域までの配置は図9に示すように複雑な形状であっても構わない。以上のプロセスにより、第４の領域904に結晶性の良い薄膜を形成することができる。
【００４４】
次にこの薄膜を用いて、画素部とその周辺に設けられる駆動回路のＴＦＴを同時に作製する方法について、図10〜図13を使って工程順に説明する。但し、説明を簡単にするために、駆動回路ではシフトレジスタ回路、バッファ回路などの基本回路であるＣＭＯＳ回路と、サンプリング回路を形成するｎチャネル型ＴＦＴとを図示することにする。
【００４５】
図10(B)において、半導体膜２０３上に第４の領域が形成されている。図10(c)において、半導体膜２０３を島状にパターン形成して、島状半導体層２０４〜２０７を形成する。その後、プラズマＣＶＤ法またはスパッタ法により５０〜１００ｎｍの厚さの酸化シリコン膜によるマスク層２０８を形成する。当然、第４の領域904を活性層として使用するようにしておく。また第４の領域は島状半導体層の中の、特にトランジスターのチャネルが形成されるゲート下の領域にだけ配置してもよい。
【００４６】
次にしきい値電圧を制御する目的で、レジストマスク２０９を設け、ｎチャネル型ＴＦＴを形成する島状半導体層２１０〜２１２の全面に1×10¹⁶〜５×10¹⁷atoms／cm³程度の濃度でｐ型を付与する不純物元素としてボロン（Ｂ）を添加する。（図10（D））
【００４７】
駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域を形成するために、ｎ型を付与する不純物元素を島状半導体層２１０、２１１に選択的に添加する。そのために、あらかじめレジストマスク２１３〜２１６を形成した。ｎ型を付与する不純物元素としては、リン（Ｐ）や砒素（Ａｓ）を用いれば良く、ここではリン（Ｐ）を添加すべく、フォスフィン（ＰＨ₃）を用いたイオンドープ法を適用する。形成された不純物領域２１７、２１８のリン（Ｐ）濃度は2×10¹⁶〜５×10¹⁹atoms／cm³の範囲とすれば良い。本明細書中では、ここで形成された不純物領域に含まれるｎ型を付与する不純物元素の濃度を（ｎ-）と表す。また、不純物領域２１９は、画素部の保持容量を形成するための半導体層であり、この領域にも同じ濃度でリン（Ｐ）を添加する。（図10（Ｅ））
【００４８】
次に、マスク層２０８をフッ酸などにより除去して、図10（Ｄ）と図10（Ｅ）で添加した不純物元素を活性化させる工程を行う。活性化は、窒素雰囲気中において５００〜６００℃で１〜４時間の熱処理を行ってもよいし、レーザー活性化やRTA法を行ってもよい。両者を併用して行ってもよい。
【００４９】
次に、ゲート絶縁膜２２０をプラズマＣＶＤ法またはスパッタ法を用いて１０〜１５０ｎｍの厚さでシリコンを含む絶縁膜で形成する。例えば、１２０ｎｍの厚さで酸化窒化シリコン膜を形成する。ゲート絶縁膜には、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。（図11（Ａ））
【００５０】
次に、ゲート電極およびゲート配線とする導電膜を形成する。この導電膜は単層の導電膜で形成しても良いが、必要に応じて二層あるいは三層といった積層構造とすることが好ましい。本実施例では、第１導電膜２２１と第２導電膜２２２とでなる積層膜を形成した。第１導電膜２２１は１０〜５０ｎｍ（好ましくは２０〜３０ｎｍ）とし、第２導電膜２２２は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良い。（図11（Ｂ））
【００５１】
次に、レジストマスク２２３〜２２７を形成し、第１導電膜２２１と第２導電膜２２２とを一括でエッチングしてゲート電極２２８〜２３１、ゲート配線（ゲート電極に接続する配線）、容量配線２３２を形成する。この時、駆動回路に形成するゲート電極２３４、２３５は不純物領域２１７、２１８の一部と、ゲート絶縁膜２２０を介して重なるように形成する。この重なる部分が後にＬov領域となる。（図11（Ｃ））
【００５２】
そして、ゲート電極および容量配線をマスクとして、ゲート絶縁膜２２０をエッチングし、少なくともゲート電極の下にゲート絶縁膜２３３〜２３６を残存するようにして、島状半導体層の一部を露出させる。（このとき、容量配線の下にも絶縁膜２３７が形成される。）これは、後の工程でソース領域またはドレイン領域を形成するための不純物元素を添加する工程において、不純物元素を効率良く添加するために実施するものであり、この工程を省略して、ゲート絶縁膜を島状半導体層の全面に残存させておいても構わない。（図11（Ｄ））
【００５３】
次いで、駆動回路のｐチャネル型ＴＦＴのソース領域およびドレイン領域を形成するために、ｐ型を付与する不純物元素を添加する工程を行う。ここでは、ゲート電極２２８をマスクとして、自己整合的に不純物領域を形成する。このとき、ｎチャネル型ＴＦＴが形成される領域はレジストマスク２３８で被覆しておく。そして、ジボラン（Ｂ₂Ｈ₆）を用いたイオンドープ法で不純物領域２３９を形成する。この領域のボロン（Ｂ）濃度は３×10²⁰〜３×10²¹atoms／cm³となるようにする。本明細書中では、ここで形成された不純物領域２３９に含まれるｐ型を付与する不純物元素の濃度を（ｐ+）と表す。（図12（Ａ））
【００５４】
次に、ｎチャネル型ＴＦＴにおいて、ソース領域またはドレイン領域として機能する不純物領域の形成を行う。ゲート電極およびｐチャネル型ＴＦＴとなる領域を覆う形でレジストマスク２４０〜２４２を形成し、ｎ型を付与する不純物元素が添加して不純物領域２４３〜２４７を形成する。これは、フォスフィン（ＰＨ₃）を用いたイオンドープ法で行い、この領域のリン（Ｐ）濃度を１×10²⁰〜１×10²¹atoms／cm³とする。本明細書中では、ここで形成された不純物領域217〜218に含まれるｎ型を付与する不純物元素の濃度を（ｎ+）と表す。（図12（Ｂ））
【００５５】
不純物領域２４３〜２４７には、既に前工程で添加されたリン（Ｐ）またはボロン（Ｂ）が含まれているが、それに比して十分に高い濃度でリン（Ｐ）が添加されるので、前工程で添加されたリン（Ｐ）またはボロン（Ｂ）の影響は考えなくても良い。また、不純物領域２４３に添加されたリン（Ｐ）濃度は図12（Ａ）で添加されたボロン（Ｂ）濃度の１／２〜１／３なのでｐ型の導電性が確保され、ＴＦＴの特性に何ら影響を与えることはない。
【００５６】
次に、レジストマスクを除去して、画素部のｎチャネル型ＴＦＴのＬＤＤ領域を形成するためにｎ型を付与する不純物添加の工程を行う。
ここで添加するリン（Ｐ）の濃度は１×10¹⁶〜５×10¹⁸atoms／cm³であり、図10（Ｅ）および図12（Ａ）、（Ｂ）で添加する不純物元素の濃度よりも低濃度で添加することで、不純物領域２４９、２５０が形成される。本明細書中では、ここで形成された不純物領域に含まれるｎ型を付与する不純物元素の濃度を（ｎ--）と表す。（図12（Ｃ））
【００５７】
そして、後に第１の層間絶縁膜の一部となる保護絶縁膜２５１を形成する。保護絶縁膜２５１は窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜またはそれらを組み合わせた積層膜で形成すれば良い。また、膜厚は１００〜４００ｎｍとすれば良い。
【００５８】
その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化するために熱処理工程を行う。この工程はファーネスアニール法、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）で行うことができる。さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により活性層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００５９】
島状半導体層には第１の領域にドープした微量の金属Niが残っている。そのような状態でもＴＦＴを完成させることが可能であるが、残留する結晶化を促進する金属を少なくともチャネル形成領域から除去する方がより好ましい。この結晶化を促進する金属を除去する手段の一つにリン（Ｐ）によるゲッタリング作用を利用する手段があるが、ゲッタリングに必要なリン（Ｐ）の濃度は図12（Ｂ）で形成した不純物領域（ｎ+）と同程度であり、ここで実施される活性化工程の熱処理により、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴのチャネル形成領域から金属Niをゲッタリングすることができる。（図12（Ｄ））
【００６０】
活性化工程を終えたら、保護絶縁膜２５１の上に５００〜１５００ｎｍの厚さの層間絶縁膜２５２を形成する。前記保護絶縁膜２５１と層間絶縁膜２５２とでなる積層膜を第１の層間絶縁膜とする。その後、それぞれのＴＦＴのソース領域またはドレイン領域に達するコンタクトホールを形成し、ソース配線２５３〜２５６と、ドレイン配線２５７〜２５９を形成する。
【００６１】
次に、パッシベーション膜２６０として、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜を５０〜５００ｎｍ（代表的には１００〜３００ｎｍ）の厚さで形成する。この状態で水素化処理、あるいはプラズマ水素化を行っても良い。（図13（Ａ））
【００６２】
その後、有機樹脂からなる第２の層間絶縁膜２６１を１．０〜１．５μｍの厚さに形成する。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。そして、第２の層間絶縁膜２６１にドレイン配線２５９に達するコンタクトホールを形成し、画素電極２６２を形成する。画素電極２６２は、透過型液晶表示装置とする場合には透明導電膜を用いれば良く、反射型の液晶表示装置とする場合には金属膜を用いれば良い。（図13（Ｂ））
【００６３】
こうして同一基板上に、駆動回路と画素部とを有したアクティブマトリクス基板が完成できる。駆動回路にはｐチャネル型ＴＦＴ２８５、第１のｎチャネル型ＴＦＴ２８６、第２のｎチャネル型ＴＦＴ２８７、画素部にはｎチャネル型ＴＦＴ２８８でなる画素ＴＦＴが形成できる。
【００６４】
駆動回路のｐチャネル型ＴＦＴ２８５には、チャネル形成領域２６３、ソース領域２６４、ドレイン領域２６５を有している。第１のｎチャネル型ＴＦＴ２８６には、チャネル形成領域２６６、Ｌov領域２６７、ソース領域２６８、ドレイン領域２６９を有している。第２のｎチャネル型ＴＦＴ２８７には、チャネル形成領域２７０、ＬＤＤ領域２７１，２７２、ソース領域２７３、ドレイン領域２７４を有している。画素部のｎチャネル型ＴＦＴ２８８には、チャネル形成領域２７５、２７６、Ｌoff領域２７７〜２８０を有している。 Ｌoff領域はゲート電極に対してオフセット形成され、オフセット領域の長さは０．０２〜０．２μｍである。さらに、ゲート電極と同時に形成される容量配線２３２と、ゲート絶縁膜と同じ材料から成る絶縁膜と、ｎチャネル型ＴＦＴ２８８のドレイン領域２８３に接続するｎ型を付与する不純物元素が添加された半導体層２８４とから保持容量２８９が形成されている。図13（Ｂ）では画素部のｎチャネル型ＴＦＴ２８７をダブルゲート構造としたが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
【００６５】
［実施例2］
本実例では、アクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。図14に示すように、実施例１で作製した図13（Ｂ）の状態のアクティブマトリクス基板に対し、配向膜６０１を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂が多く用いられている。対向側の対向基板６０２には、遮光膜６０３、透明導電膜６０４および配向膜６０５を形成した。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにする。そして、画素部と、ＣＭＯＳ回路が形成されたアクティブマトリクス基板と対向基板とを、公知のセル組み工程によってシール材やスペーサ（共に図示せず）などを介して貼りあわせる。その後、両基板の間に液晶材料６０６を注入し、封止剤（図示せず）によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。このようにして図７に示すアクティブマトリクス型液晶表示装置が完成する。
【００６６】
次にこのアクティブマトリクス型液晶表示装置の構成を、図15の斜視図および図16の上面図を用いて説明する。尚、図15と図16は、図10〜図13と図14の断面構造図と対応付けるため、共通の符号を用いている。また、図16で示すＡ―Ａ’に沿った断面構造は、図13（Ｂ）に示す画素部の断面図に対応している。
【００６７】
アクティブマトリクス基板は、ガラス基板２０１上に形成された、画素部７０１と、走査信号側駆動回路７０２と、画像信号側駆動回路７０３で構成される。画素部にはｎチャネル型ＴＦＴ２８８が設けられ、周辺に設けられるドライバー回路はＣＭＯＳ回路を基本として構成されている。走査信号側駆動回路７０２と、画像信号側駆動回路７０３はそれぞれゲート配線２３１（ゲート電極に接続し、延在して形成される意味で同じ符号を用いて表す）とソース配線２５６で画素部のｎチャネル型ＴＦＴ２８８に接続している。また、ＦＰＣ７３１が外部入出力端子７３４に接続される。
【００６８】
図16は画素部７０１の一部分（ほぼ一画素分）を示す上面図である。ゲート配線２３１は、図示されていないゲート絶縁膜を介してその下の活性層と交差している。図示はしていないが、活性層には、ソース領域、ドレイン領域、ｎ--領域でなるＬoff領域が形成されている。また、２９０はソース配線２５６とソース領域２８１とのコンタクト部、２９２はドレイン配線２５９とドレイン領域２８３とのコンタクト部、２９２はドレイン配線２５９と画素電極２６２のコンタクト部である。保持容量２８９は、ｎチャネル型ＴＦＴ２８８のドレイン領域から延在する半導体層２８４とゲート絶縁膜を介して容量配線２３２が重なる領域で形成される。
【００６９】
なお、本実施例のアクティブマトリクス型液晶表示装置は、以下の実施例におけるいずれの構成とも自由に組み合わせてアクティブマトリクス型液晶表示装置を作製することができる。
【００７０】
〔実施例3〕
実施例3では第１の領域における結晶核の位置制御の方法として、温度勾配を利用した例を取り上げる。図17において、基板1706には、ガラス基板や石英基板を使用することができる。基板1706のＴＦＴが形成される表面には、珪素（シリコン）を含む絶縁膜からなる下地膜1707を形成する。本実施例では、下地膜1707として、２００ｎｍ厚の窒化酸化珪素膜を形成する。
【００７１】
次に高融点金属であるWやTa層を成膜し、フォトリソ工程、ドライエッチング工程を経て、金属マスク1710を形成する。ドライエッチング時に、金属マスクにテーパーを形成する。テーパーの角度1711は異なる2つの優先結晶成長方向が為す角度にする。
【００７２】
次にシリコンを含むゲート絶縁膜1709をプラズマＣＶＤ法またはスパッタ法を用いて１０〜１５０ｎｍの厚さに形成し、さらにプラズマCVDを用いて２０〜１００ｎｍの厚さの、非晶質Si薄膜1708を成膜する。
【００７３】
次に、非晶質Si薄膜1708に対してレーザーから発する光（レーザー光）を照射する。レーザーとしては、パルス発振型または連続発振型のエキシマレーザーを用いれば良いが、連続発振型のアルゴンレーザーでも良い。またはＮｄ：ＹＡＧレーザーの第２高調波、第３高調波または第４高調波を用いても良い。さらに、レーザー光のビーム形状は線状（長方形状も含む）であっても矩形状であっても構わない。
【００７４】
また、レーザー光の代わりにランプから発する光（ランプ光）を照射（以下、ランプアニールという）しても良い。ランプ光としては、ハロゲンランプ、赤外ランプ等から発するランプ光を用いることができる。
【００７５】
これらの光を照射することにより金属マスク1710上とその周囲の非晶質Si薄膜1708は液化するが、金属マスク1710が熱溜となり、金属マスク下の非晶質Si薄膜に温度勾配が生じ、固化は金属マスク1710の周囲の非晶質Si薄膜から始まる。つまりこの場合、第１の領域1701から結晶核が発生し、第２の領域1702でエピタキシャル成長し、第３の領域1703で結晶成長方向が折り曲げられ、第４の領域1704で結晶性の良い薄膜が得られることになる。そして更に別の第３の領域1713でフィルターにかけられ、金属マスク真上の第４の領域1714で良い結晶が得られる。これは金属マスク1710の両端から起こる。
【００７６】
このようにして得られた薄膜を用いて高性能なデバイスを形成することができる。また、液層成長における横成長法と線状の島状半導体層を形成する方法や、電場を加える方法を組み合わせてもよい。
【００７７】
〔実施例4〕
実施例4では第３の領域で結晶成長を別の優先結晶成長方向へ誘導する方法として電場を加える方法の説明を行う。これは電場の方向へ結晶成長が促進又は抑制されることを利用するものである。結晶成長を促進する金属としてNiを使用したときの、電場を印加したときの、結晶化促進に関してはSang-Hyun Parkらによって報告されている。（Jpn.J.Appl.Phys. Vol.38(1999) Pt.2,No.2A）
【００７８】
図18において、基板1806には、ガラス基板や石英基板を使用することができる。基板1806のＴＦＴが形成される表面には、珪素（シリコン）を含む絶縁膜からなる下地膜1807を形成する。本実施例では、下地膜1807として、２００ｎｍ厚の窒化酸化珪素膜を形成する。さらにプラズマCVDを用いて２０〜１００ｎｍの厚さの、非晶質Si薄膜1808を成膜する。
【００７９】
次に第１の領域1801に結晶化を促進させる金属Niのドープを行い、550℃の温度で熱処理を行う。この時基板外部若しくは内部に作り込んだ電極（図示はしていない）から、非晶質Si薄膜に平行に電場を加える。このとき最初の1時間は方向1818から電場を加え、続けて次の3時間は方向1819から電場を加える。電場を加える方向は、角度1811がNiSi₂の優先結晶成長方向[111]が為す70.53度又は109.47度となるようにする。電場を加える方向を変えたために結晶成長の進行方向が変化した領域が第３の領域1803となる。電場の向きを変える周期を短くし、何回も変化させると更に効果的である。周期は分単位や秒単位であってもよいし、秒単位以下であってもよい。このように結晶成長時にフィルターを通すことによって第４の領域1804において単結晶に近い結晶を作ることができる。第４の領域1804を使って様々なデバイスが形成でき、このデバイスを用いることで高性能な製品を作ることが可能となる。
【００８０】
〔実施例5〕
第３の領域で、結晶成長を別の優先結晶成長方向へ誘導する方法として、マスクの段差を用いる方法を、発明実施の形態で説明したが、実施例5では溝を使った方法を示す。図19において、基板1906には、ガラス基板や石英基板を使用することができる。その他にもシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを基板としても良い。耐熱性が許せばプラスチック基板を用いることも可能である。そして、基板1906のＴＦＴが形成される表面には、珪素（シリコン）を含む絶縁膜からなる下地膜1907を形成する。本実施例では、下地膜1907として、２００ｎｍ厚の窒化酸化珪素膜を形成する。
【００８１】
次に酸化膜若しくは高融点金属であるWやTa層1910を形成する。この層の厚さはこの後成膜を行う半導体膜の厚さ２０〜１００ｎｍに対して1桁〜2桁大きいものとする。更にこの時、ドライエッチングプロセスを用いて、図Hに示す溝を形成する。溝の斜面部分の斜平面と基板平面が為す角度1911が重要である。以下この角度に関して説明を行う。
【００８２】
溝の斜面部分の斜平面と基板平面が為す角度1911を70.53度または109.47度とする。この角度はNiSi₂の異なる優先結晶成長方向[111]が為す角度である。テーパー部の斜平面と基板平面が為す角度1911が70.53度より小さくてもよい。
【００８３】
次に２０〜１００ｎｍの厚さの、非晶質Si 半導体薄膜1908を公知の成膜法で基板全面に成膜する。
【００８４】
そして第１の領域1901にNiをドープし、その後拡散炉等の装置を用いて550℃で熱処理を行う。非晶質Si 半導体薄膜1908の斜面部分における第２の領域1902でエピタキシャル成長が進行し、第３の領域1903で薄膜が折れ曲がり、結晶成長方向にふるいがかけられる。第４の領域1904で結晶成長を行う。
【００８５】
こうして結晶化を行った第４の領域1904を使用したデバイスを作製すれば、高性能の製品を作ることができる。
【００８６】
〔実施例6〕
図20は、活性層となる薄膜の結晶化に関して、第３の領域を線状の形状にして、結晶成長を別の優先結晶成長方向へ誘導する方法を用いる場合に、第３の領域を複数個使用したものである。
【００８７】
図20において、基板2006には、ガラス基板や石英基板等を使用する。基板2006のＴＦＴが形成される表面には、珪素（シリコン）を含む絶縁膜からなる下地膜2007を形成する。本実施例では、下地膜2007として、２００ｎｍ厚の窒化酸化珪素膜を形成する。さらに２０〜１００ｎｍの厚さの、非晶質Si 半導体薄膜2008を公知の成膜法で基板全面に成膜する。次に第３の領域2003に線状の島状半導体層を形成する。この島状半導体層は複数回折れ曲がったものとし、その折れ曲がりの角度は結晶の優先結晶成長方向に基づいた角度とする。
【００８８】
次に第１の領域に結晶化を促進させる金属Niを添加し、550℃で4時間の熱処理第を行うことにより、第１の領域2001から核発生させ、第２の領域2002でエピタキシャル成長させ、第３の領域2003で結晶成長の進行方向を選択し、第４の領域2004に結晶性のよい薄膜を形成することができる。第４の領域をデバイス形成に使用する。
【００８９】
〔実施例7〕
本実施例では第３の領域で薄膜を、薄膜に対して平行な方向から特定の角度だけ折り曲げる方法を複数回使った方法を説明する。
【００９０】
図21において、基板2106には、ガラス基板や石英基板等を使用する。基板2106のＴＦＴが形成される表面には、珪素（シリコン）を含む絶縁膜からなる下地膜2107を形成する。本実施例では、下地膜2107として、２００ｎｍ厚の窒化酸化珪素膜を形成する。
【００９１】
次にパターニングとドライエッチングプロセスを用いて、図21に示す溝を形成する。このとき溝の斜面部分における各斜平面が為す角度を結晶の優先結晶成長方向に基づいた角度とする。この後、２０〜１００ｎｍの厚さの、非晶質Si 半導体薄膜2108を公知の成膜法で基板全面に成膜する。
【００９２】
第１の領域2101に結晶化を促進させる金属Niを添加した後、550℃で4時間の熱処理を行うことにより、第１の領域2101で核発生させ、第２の領域2102でエピタキシャル成長させ、第３の領域2103で結晶成長の進行方向を選択し、第４の領域2104に結晶性のよい薄膜を形成できる。この第４の領域2104をデバイス形成に使用する。
【００９３】
［実施例8］
本発明はアクティブマトリクス型ＥＬ表示装置に適用することが可能である。図22はアクティブマトリクス型ＥＬ表示装置の回路図である。画素部１１の周辺にはＸ方向駆動回路１２、Ｙ方向駆動回路１３が設けられている。画素部１１の各画素は、スイッチ用ＴＦＴ１４、コンデンサ１５、電流駆動用ＴＦＴ7016、有機ＥＬ素子１７を有し、スイッチ用ＴＦＴ１４にＸ方向信号線１８ａ、Ｙ方向信号線２０ａが接続され、電流駆動用ＴＦＴには電源線１９ａが接続される。
【００９４】
本発明のアクティブマトリクス型ＥＬ表示装置では、Ｘ方向駆動回路１２、Ｙ方向駆動回路１３または電流駆動用ＴＦＴ１７に用いられるＴＦＴを図13（Ｂ）のｐチャネル型ＴＦＴ２８５、ｎチャネル型ＴＦＴ２８６、またはｎチャネル型ＴＦＴ２８７を組み合わせて形成する。また、スイッチ用ＴＦＴ１４を図13（Ｂ）のｎチャネル型ＴＦＴ２８８で形成する。
【００９５】
尚、本実施例のアクティブマトリクス型ＥＬ表示装置に対して、実施例１〜実施例7のいずれの構成を組み合わせても良い。
【００９６】
［実施例9］
本発明を実施して作製された画素部や駆動回路を同一の基板上に一体形成したアクティブマトリクス基板は、さまざまな電気光学装置（アクティブマトリクス型液晶表示装置、アクティブマトリクス型ＥＬ表示装置、アクティブマトリクス型ＥＣ表示装置）に用いることができる。即ち、これらの電気光学装置を表示部として組み込んだ電子機器全てに本発明を実施できる。
【００９７】
そのような電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、パーソナルコンピュータ、携帯電話または電子書籍など）が上げられる。それらの一例を図23に示す。
【００９８】
図23（Ａ）は携帯電話であり、本体９００１、音声出力部９００２、音声入力部９００３、表示部９００４、操作スイッチ９００５、アンテナ９００６から構成されている。本願発明はアクティブマトリクス基板を備えた表示部９００４に適用することができる。
【００９９】
図23（Ｂ）はビデオカメラであり、本体９１０１、表示部９１０２、音声入力部９１０３、操作スイッチ９１０４、バッテリー９１０５、受像部９１０６から成っている。本願発明はアクティブマトリクス基板を備えた表示部９１０２に適用することができる。
【０１００】
図23（Ｃ）はモバイルコンピュータであり、本体９２０１、カメラ部９２０２、受像部９２０３、操作スイッチ９２０４、表示部９２０５で構成されている。本願発明はアクティブマトリクス基板を備えた表示部９２０５に適用することができる。
【０１０１】
図23（Ｄ）はゴーグル型ディスプレイであり、本体９３０１、表示部９３０２、アーム部９３０３で構成される。本願発明は表示部９３０２に適用することができる。また、表示されていないが、その他の駆動回路に使用することもできる。
【０１０２】
図23（Ｅ）はリア型プロジェクターであり、本体９４０１、光源９４０２、表示装置９４０３、偏光ビームスプリッタ９４０４、リフレクター９４０５、９４０６、スクリーン９４０７で構成される。本発明は表示装置９４０３に適用することができる。
【０１０３】
図23（Ｆ）は携帯書籍であり、本体９５０１、表示部９５０２、９５０３、記憶媒体９５０４、操作スイッチ９５０５、アンテナ９５０６から構成されており、ミニディスク（ＭＤ）やＤＶＤに記憶されたデータや、アンテナで受信したデータを表示するものである。本発明は、表示部９５０２、９５０３は直視型の表示装置に適用することができる。
【０１０４】
また、ここでは図示しなかったが、本発明はその他にも、カーナビゲーションシステムやイメージセンサパーソナルコンピュータの表示部に適用することも可能である。このように、本願発明の適用範囲はきわめて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜8のどのような組み合わせから成る構成を用いても実現することができる。
【発明の効果】
本願発明を用いることで、結晶性の良い薄膜を形成することが可能となり、半導体装置（ここでは具体的に電気光学装置）の動作性能や信頼性を大幅に向上させることができる。
【図面の簡単な説明】
【図１】 従来技術を示す図。
【図２】 優先結晶成長方向を示す図。
【図３】 薄膜に対して平行な方向を示す図。
【図４】 発明を解決する方法を示す模式的な図。
【図５】 線状の島状半導体層を用いる方法を示す図。
【図６】 NiSi₂の優先結晶成長方向を示す図。
【図７】 テーパーの角度を示す図。
【図８】 折り曲がった半導体薄膜を用いる方法を示す図。
【図９】 線状の島状半導体層を用いる方法を示す図。
【図１０】 画素部、駆動回路の作製工程を示す断面図。
【図１１】 画素部、駆動回路の作製工程を示す断面図。
【図１２】 画素部、駆動回路の作製工程を示す断面図。
【図１３】 画素部、駆動回路の作製工程を示す断面図。
【図１４】 アクティブマトリクス型液晶表示装置の断面構造図。
【図１５】 アクティブマトリクス型液晶表示装置の斜視図。
【図１６】 画素部の上面図。
【図１７】 温度勾配を利用して結晶核発生位置を制御した場合を示す図。
【図１８】 電場を加えて結晶方位を選択させる方法を示す図。
【図１９】 折り曲がった半導体薄膜を用いる方法を示す図。
【図２０】 結晶方位の選択を複数回利用する方法を示す図。
【図２１】 結晶方位の選択を複数回利用する方法を示す図。
【図２２】 アクティブマトリクス型EL表示装置を示す図。
【図２３】 半導体装置の一例を示す図。
【図２４】 結晶成長の折れ曲がりを示す図。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor thin film material, a production method thereof, and a device production method using the semiconductor thin film material. In particular, the present invention aims to improve the characteristics of a thin-film semiconductor material. By using the semiconductor material according to the present invention, a thin-film semiconductor device with improved characteristics can be manufactured.
[0002]
[Prior art]
The properties of the thin film influence the characteristics of the device manufactured using the thin film. In particular, the crystallinity of the thin film is deeply related to the electrical or optical characteristics of the device, and is generally better for a device using a thin film that is close to a single crystal, that is, a thin film in which crystals are periodically arranged and lattice defects are not likely to occur. Characteristics are obtained. Therefore, it is necessary to use a thin film with good crystallinity in order to produce a high-performance device. Crystallinity can be improved by aligning the crystal orientation as much as possible.
[0003]
The following measures are taken to align the crystal orientation of the thin film. These include a vapor phase growth method in which polycrystallization is performed during film formation, a liquid layer growth method in which crystallization is performed by laser annealing and lamp annealing, and a solid phase growth method in which crystallization is performed by heat treatment.
[0004]
In these methods, crystals are grown from many nuclei to form polycrystals. Therefore, each crystal grain has various sizes and various crystal orientations, and there are many grain boundaries in the film. Therefore, a device using a polycrystalline film has inferior characteristics as compared with a device manufactured using a single crystal such as a Si wafer.
[0005]
As a method for improving the crystallinity of a semiconductor thin film formed on an insulating substrate, that is, a method for obtaining a crystal closer to a single crystal, the position where crystal nuclei are generated is controlled and limited to a region where a device is formed from the crystal nuclei. There is a method of performing crystallization. This method will be referred to as the lateral growth method in the future. The horizontal growth method will be explained.
[0006]
In FIG. 1, reference numeral 106 denotes a glass substrate, 107 denotes an insulating film made of a silicon oxide film, and 108 denotes a semiconductor thin film such as Si. In the lateral growth method, a crystal nucleus serving as a crystal growth start point is generated in the crystal nucleation region 101 part, and a crystal is epitaxially grown toward a thin film outside the crystal nucleation region 101 part. Therefore, a high-quality thin film crystallized in the epitaxial growth region 102 can be obtained.
[0007]
In order to selectively generate crystal nuclei in 101 parts of the crystal nucleation region, a method in which a metal capable of promoting crystallization is doped only in 101 parts of the crystal nucleation region, and in the liquid layer growth method, a temperature gradient is created. And a method of generating crystal nuclei from 101 parts of the crystal nucleation region. The present invention utilizes the process of crystal growth. Therefore, taking a method using metal as an example, the process of crystal growth from the crystal nucleus generated in the crystal nucleus forming region 101 will be described in detail from a microscopic viewpoint.
[0008]
Crystal growth proceeds from the crystal nucleus because epitaxial growth occurs from the wall surface of the crystal nucleus. Crystal nuclei have crystal planes of various orientations, but the ease of epitaxial growth differs depending on the crystal planes. Accordingly, the epitaxial growth of the crystal plane of the crystal nucleus that is most likely to undergo epitaxial growth tends to proceed preferentially. The direction perpendicular to the crystal plane, that is, the direction in which the crystal grows is hereinafter referred to as the preferred crystal growth direction.
[0009]
Here, the direction parallel to the thin film is defined. In FIG. 3, an insulating film 307 made of a silicon oxide film is formed on a glass substrate 306, and a step is formed on the insulating film 307 as shown in FIG. It assumes a tapered shape that is intentionally formed instead of the unevenness of A semiconductor thin film 308 such as Si is formed on the insulating film 307. The direction parallel to the thin film at the point 305 in the thin film first indicates a normal line to the thin film from the point 305 and indicates all directions orthogonal to the normal line.
[0010]
In the lateral growth method, crystal nuclei facing in various directions are generated in the crystal nucleation region 101, but crystal growth proceeds in the epitaxial growth region 102 in FIG. Are parallel. This is because crystal growth from a crystal nucleus whose preferential crystal growth direction is not parallel to the thin film collides with the upper and lower interfaces of the thin film, and the crystal growth is suppressed. The mechanism of these crystal growth in thin films has been studied in detail by C. Hayzelden, LLBatstone (J. Appl. Phys. 73 (12)) and others.
[Problems to be solved by the invention]
[0011]
However, the lateral growth method has the following drawbacks. That is, in the epitaxial growth region 102 shown in FIG. 1, crystals with various crystal orientations parallel to the thin film are mixed (however, compared with a normal polycrystal, the crystal grows in the growth direction because it is epitaxially grown from the crystal nucleation region. Continuity is good). Furthermore, the crystal orientation is not uniform with respect to the orientation in the rotation direction with the preferential crystal growth direction as the axis. These are also revealed from the results of X-ray diffraction and electron diffraction.
[0012]
The problem to be solved by the present invention is to align the direction of crystal growth in a plane parallel to the thin film in the lateral growth method. Further, it is to prepare a thin film having better crystallinity than the conventional one by aligning crystal growth in the rotation direction of crystal growth.
[Means for Solving the Problems]
[0013]
Means for solving the problem will be described with reference to FIG. FIG. 4 is a top view of a semiconductor thin film formed on a glass substrate or the like. First, crystal nuclei are selectively generated in the first region 401 in FIG. In order to selectively generate crystal nuclei in this region, a metal capable of promoting crystallization can be used. In the case of liquid layer growth, a temperature gradient may be used. This is the starting point for epitaxial growth.
[0014]
Next, epitaxial growth is performed from the crystal nucleus of the first region 401 in the second region 402. Epitaxial growth can proceed by heat treatment. In the case of liquid layer growth, epitaxial growth proceeds during the cooling process of the liquid layer.
[0015]
Next, in the third region 403, crystal growth is performed only in a specific growth direction. That is, it is only necessary to promote crystal growth in a specific preferred crystal growth direction. When a metal capable of promoting crystallization is used, it is effective to apply an electric field. In addition, crystal growth in a direction other than specific priority crystal growth may be suppressed. There is a method of limiting the crystal growth direction by forming a fine linear island-shaped semiconductor layer. Further, in the third region 403, the crystal orientation in the rotation direction is also aligned. This method will be described in detail below.
[0016]
In order to realize the alignment of the crystal orientation in the rotation direction in the third region 403, attention was paid to the fact that there are generally a plurality of preferential crystal growth directions of crystal nuclei (FIG. 6). FIG. 24 is an optical micrograph when lateral growth is performed using metal Ni capable of promoting crystallization, and it can be seen that the crystal grows in a needle shape. This needle-like crystal is bent in some places, but this bend angle is NiSi ₂ It matches the angle between the {111} faces of different crystals. That is, it is shown that it is possible to grow a crystal by bending.
[0017]
To determine the orientation of the rotational direction, two preferred crystal orientations may be fixed. FIG. 2 schematically shows this. 2515 shows a vector indicating the preferential crystal orientation in the second region, and 2516 shows a cone made of vectors that other preferential crystal growth orientations can take. If the path of crystal growth is guided in any one direction of this cone in the third region 403, a crystal having the same orientation in the rotation direction can be selected. This guiding direction, that is, the angle of bending, is a value inherent to the semiconductor thin film material, and NiSi is used in the case of using metal Ni that promotes crystallization. ₂ This is the angle between the {111} faces of different crystals. Therefore, in order to determine the orientation of the rotation direction, the progress direction of crystal growth is bent at an angle specific to the crystal nucleus in the third region 403. In order to bend the direction of crystal growth, a linear island-like semiconductor layer is formed in the third region 403 as viewed from above, and this island-like semiconductor layer may be bent in the middle. The crystal growth direction may be changed by forming a step. The crystal growth direction may be changed by changing the direction in which the electric field is applied.
[0018]
The last fourth region 404 is a region where a crystal having a uniform crystal orientation is epitaxially grown, and a device such as a transistor is formed in the fourth region 404. The boundary between the second region, the third region, and the fourth region may not be clearly distinguished (ie, the second region may be included in the third region). The third region 403 has a role as a kind of filter, and the number of times of bending the angle is more effective.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
The present invention can be implemented with respect to an element forming technique of a semiconductor thin film device.
[0020]
The essence of the present invention is to improve the crystallinity by defining the crystal growth direction using two or more preferential crystal growth orientations in the crystal nucleus. In order to carry out the present invention, a method of guiding the progress direction of crystal growth in the third region to another preferred crystal growth direction is important. This method will be described below.
[0021]
First, a description will be given of a method for guiding the crystal growth to another preferred crystal growth direction by making the third region into a linear shape. In FIG. 5, a glass substrate or a quartz substrate can be used as the substrate 506. In addition, a substrate in which an insulating film is formed on the surface of a silicon substrate, a metal substrate, or a stainless steel substrate may be used. If heat resistance permits, a plastic substrate can be used. Then, a base film 507 made of an insulating film containing silicon is formed on the surface of the substrate 506 where the TFT is formed.
[0022]
Next, an amorphous Si semiconductor thin film, a semiconductor thin film other than Si, or a silicon germanium thin film 508 having a thickness of 20 to 100 nm is formed on the base film 507 by a known film forming method.
[0023]
A resist mask is formed in the third region 503 on the semiconductor film 508 by a known photolithography process, and a linear island-shaped semiconductor layer is formed in the third region 503 as viewed from the upper surface made of the semiconductor film by a dry etching process. To do. The shape of the linear island-shaped semiconductor layer will be described later.
[0024]
Next, crystal nuclei are generated in the first region 501. Methods for generating crystal nuclei in the first region 501 include a method of applying a temperature gradient by liquid layer growth and a method of giving mechanical damage. Here, amorphous Si is used as a semiconductor thin film for crystal growth. The case where Ni is used as the metal that promotes this will be described.
[0025]
First, Ni is doped into the first region 501. Ni doping methods include Ni ion implantation, Ni sputtering, and Ni solution spin coating.
[0026]
Next, when heat treatment is performed at a temperature of 500 ° C. to 600 ° C. for 1 hour to 12 hours, Ni and Si are converted into NiSi in the first region 501. ₂ This NiSi is formed ₂ Si begins to grow epitaxially from the {111} face of NiSi2 with the crystal of NiSi ₂ The preferred crystal growth direction is the [111] direction.
[0027]
Figure 6 shows NiSi ₂ The preferred crystal growth directions are schematically shown. NiSi in the first region ₂ It is assumed that the crystal that has started epitaxial growth from the crystal nuclei has grown in the direction indicated by 6015 in the second region. At this time, the other preferential crystal growth directions are directions indicated by 6017 and 6018. Therefore, if the linear island-shaped semiconductor layer in the third region is bent to the angle formed by 6015 and 6017 or the angle formed by 6015 and 6018 when viewed from the top, only crystals with the same orientation in the rotational direction are selectively selected. Can be grown. This angle is NiSi ₂ In the case of [111] direction, the angle is 70.53 degrees or 109.47 degrees.
[0028]
Although it is desirable that the width of the linear island-shaped semiconductor layer in the third region 503 is approximately the same as the thickness of the thin film of 20 to 100 nm, in normal crystallization by lateral growth of amorphous Si doped with Ni, Since the crystal growth distance is about several tens of μm to 100 μm, it is considered that the crystal orientation can be sufficiently selected if the width of the island-like semiconductor layer is one to two orders of magnitude smaller. Further, the distance between the linear island semiconductor layers in the third region 503 is made as small as possible. This is to keep the density of the surviving crystals as high as possible after selecting the crystal orientation.
[0029]
The linear island-shaped semiconductor layer in the third region 503 may be formed by a method other than dry etching. For example, it is based on a method of oxidizing the doped region by ion-doping oxygen in a region other than the island-shaped semiconductor layer formation region in the third region and applying heat treatment. That is, it is sufficient that a difference occurs in the crystal growth rate.
[0030]
By performing the above, a thin film having a uniform crystal orientation can be formed in the fourth region 504. Further, not only the solid phase growth method using a method using a metal that promotes crystal growth but also the case of normal solid phase growth or liquid phase growth, if this is a method of epitaxial growth from the first region, this method The method is applicable.
[0031]
Next, another method for inducing crystal growth in another preferred crystal growth direction in the third region will be described. This method is a method in which the thin film is bent at a specific angle from a direction parallel to the thin film in the third region. A way to do this is shown.
[0032]
In FIG. 8, a glass substrate or a quartz substrate can be used as the substrate 806. In addition, a substrate in which an insulating film is formed on the surface of a silicon substrate, a metal substrate, or a stainless steel substrate may be used. If heat resistance permits, a plastic substrate can be used. Then, a base film 807 made of an insulating film containing silicon (silicon) is formed on the surface of the substrate 806 where the TFT is formed.
[0033]
Next, a mask 810 of W or Ta which is an oxide film or a refractory metal is formed. The thickness of the mask is set to an appropriate film thickness of several thousand nm to several hundred nm in consideration of the distance for the subsequent crystallization of the semiconductor thin film. The mask is formed by a photolithography process and a dry etching process. During this dry etching, the taper shown in FIG. 8 is formed by a known method.
[0034]
The inclination angle of the third region 803 is such that when the amorphous Si thin film is used as the semiconductor thin film, Ni is used as the metal that promotes crystal growth, and the crystal growth is performed by the solid layer growth method, the oblique plane of the tapered portion and the substrate The angle 811 formed by the plane is 70.53 degrees or 109.47 degrees formed between the preferred crystal growth orientations. In this case, the angle is 0 degree. <Angle 811 <70.53 degrees or 109.47 degrees <Angle 811 It may be an intermediate value of <180 degrees. At this time, there are two crystal orientations that survive. As shown in FIG. 7, this shows two directions in which the cone of 7016 and the oblique plane intersect.
[0035]
Next, an amorphous Si semiconductor thin film 808 having a thickness of 20 to 100 nm is formed on the entire surface of the substrate by a known film forming method, Ni is doped into the first region 801, and then an apparatus such as a diffusion furnace is used. When heat treatment is performed at 500 ° C. to 600 ° C., NiSi 2 nuclei are first generated in the crystal nucleation region 801, epitaxial growth proceeds in the second region 802, and the direction of the crystal growth direction is changed in the third region 803. Instead, crystal growth proceeds from the crystal selected in the third region in the fourth region. A thin film with good crystallinity can be formed in the fourth region 804.
[0036]
The device may be completed by a known method using the fourth region thus obtained. In addition, a device may be manufactured after crystallization, or crystallization may be incorporated in an intermediate step of the device manufacturing process.
[0037]
The present invention can be implemented when manufacturing an electro-optical device (a liquid crystal display device, an EL display device, an image sensor, or the like) in which a semiconductor element is formed on a substrate.
[0038]
[Example 1]
A method for manufacturing a TFT using a thin film obtained by carrying out the present invention as an active layer will be described. In this embodiment, with respect to the crystallization of the thin film serving as the active layer, a method is used in which the third region is formed in a linear shape and crystal growth is induced in another preferred crystal growth direction.
[0039]
In FIG. 9, a glass substrate or a quartz substrate is used as the substrate 906. In addition, a substrate in which an insulating film is formed on the surface of a silicon substrate, a metal substrate, or a stainless steel substrate may be used. If heat resistance permits, a plastic substrate can be used. Then, a base film 907 made of an insulating film containing silicon (silicon) is formed on the surface of the substrate 906 where the TFT is formed.
[0040]
Next, an amorphous Si semiconductor thin film 908 having a thickness of 20 to 100 nm is formed on the base film 907 by a known film forming method.
[0041]
In the third region 903 on the semiconductor film 908, a resist mask is formed by a known photolithography process, and a linear island-shaped semiconductor layer bent in the third region 903 is formed by a dry etching process.
[0042]
Next, the first region 901 is doped with Ni by sputtering, ion doping or spin coating, and the substrate is heat-treated at a temperature of 550 ° C. for 4 hours, so that a semiconductor film used as an active layer is formed in the fourth region 904. Crystallization can be performed. At this time, the bending angle of the linear island-shaped semiconductor layer in the third region 903 is set to an angle of 70.53 degrees or 109.47 degrees formed by the preferential crystal growth direction [111].
[0043]
The arrangement from the first region to the fourth region may be designed in accordance with the TFT circuit. In actual design, the position of the fourth region to be used as the active layer is determined by determining the positions of the first region for generating crystal nuclei and the third region for selecting the crystal growth orientation. The arrangement from the first region to the fourth region may have a complicated shape as shown in FIG. Through the above process, a thin film with favorable crystallinity can be formed in the fourth region 904.
[0044]
Next, a method for simultaneously manufacturing a TFT of a driver circuit provided in the periphery of the pixel portion using this thin film will be described in the order of steps with reference to FIGS. However, in order to simplify the description, a CMOS circuit which is a basic circuit such as a shift register circuit and a buffer circuit in the driving circuit and an n-channel TFT forming a sampling circuit are illustrated.
[0045]
In FIG. 10B, a fourth region is formed over the semiconductor film 203. In FIG. 10C, the semiconductor film 203 is patterned in an island shape to form island-shaped semiconductor layers 204 to 207. Thereafter, a mask layer 208 made of a silicon oxide film having a thickness of 50 to 100 nm is formed by plasma CVD or sputtering. Naturally, the fourth region 904 is used as an active layer. The fourth region may be disposed only in the island-like semiconductor layer, particularly in the region under the gate where the channel of the transistor is formed.
[0046]
Next, for the purpose of controlling the threshold voltage, a resist mask 209 is provided, and 1 × 10 6 is formed on the entire surface of the island-like semiconductor layers 210 to 212 for forming the n-channel TFT. ¹⁶ ~ 5 × 10 ¹⁷ atoms / cm ^Three Boron (B) is added as an impurity element imparting p-type at a moderate concentration. (Fig. 10 (D))
[0047]
In order to form the LDD region of the n-channel TFT of the driver circuit, an impurity element imparting n-type conductivity is selectively added to the island-like semiconductor layers 210 and 211. Therefore, resist masks 213 to 216 are formed in advance. As the impurity element imparting n-type conductivity, phosphorus (P) or arsenic (As) may be used. Here, phosphorous (PH) is added to add phosphorus (P). _Three The ion doping method using) is applied. The formed impurity regions 217 and 218 have a phosphorus (P) concentration of 2 × 10 ¹⁶ ~ 5 × 10 ¹⁹ atoms / cm ^Three It may be in the range. In this specification, the concentration of the impurity element imparting n-type contained in the impurity region formed here is expressed as (n−). The impurity region 219 is a semiconductor layer for forming a storage capacitor of the pixel portion, and phosphorus (P) is added to this region at the same concentration. (Figure 10 (E))
[0048]
Next, the mask layer 208 is removed with hydrofluoric acid or the like, and a step of activating the impurity element added in FIGS. 10D and 10E is performed. Activation may be performed by heat treatment at 500 to 600 ° C. for 1 to 4 hours in a nitrogen atmosphere, or laser activation or RTA method may be performed. You may carry out using both together.
[0049]
Next, the gate insulating film 220 is formed with an insulating film containing silicon with a thickness of 10 to 150 nm by plasma CVD or sputtering. For example, a silicon oxynitride film is formed with a thickness of 120 nm. As the gate insulating film, another insulating film containing silicon may be used as a single layer or a stacked structure. (Fig. 11 (A))
[0050]
Next, a conductive film is formed as a gate electrode and a gate wiring. Although this conductive film may be formed of a single-layer conductive film, it is preferable to have a laminated structure of two layers or three layers as necessary. In this embodiment, a stacked film including the first conductive film 221 and the second conductive film 222 is formed. The first conductive film 221 may be 10 to 50 nm (preferably 20 to 30 nm), and the second conductive film 222 may be 200 to 400 nm (preferably 250 to 350 nm). (Fig. 11 (B))
[0051]
Next, resist masks 223 to 227 are formed, and the first conductive film 221 and the second conductive film 222 are etched together to form gate electrodes 228 to 231, gate wiring (wiring connected to the gate electrode), and capacitor wiring 232. Form. At this time, the gate electrodes 234 and 235 formed in the driver circuit are formed so as to overlap with part of the impurity regions 217 and 218 with the gate insulating film 220 interposed therebetween. This overlapping portion will later become the Lov region. (Figure 11 (C))
[0052]
Then, using the gate electrode and the capacitor wiring as a mask, the gate insulating film 220 is etched to leave a part of the island-shaped semiconductor layer so that the gate insulating films 233 to 236 remain at least under the gate electrode. (At this time, the insulating film 237 is also formed under the capacitor wiring.) This is because the impurity element is efficiently added in a step of adding an impurity element for forming a source region or a drain region in a later step. Therefore, this step may be omitted and the gate insulating film may be left on the entire surface of the island-like semiconductor layer. (Figure 11 (D))
[0053]
Next, in order to form a source region and a drain region of the p-channel TFT of the driver circuit, a step of adding an impurity element imparting p-type is performed. Here, the impurity region is formed in a self-aligning manner using the gate electrode 228 as a mask. At this time, a region where the n-channel TFT is formed is covered with a resist mask 238. And diborane (B ₂ H ₆ The impurity region 239 is formed by an ion doping method using). The boron (B) concentration in this region is 3 × 10 ²⁰ ~ 3 × 10 ^{twenty one} atoms / cm ^Three To be. In this specification, the concentration of the impurity element imparting p-type contained in the impurity region 239 formed here is expressed as (p +). (Fig. 12 (A))
[0054]
Next, in the n-channel TFT, an impurity region functioning as a source region or a drain region is formed. Resist masks 240 to 242 are formed so as to cover a region to be a gate electrode and a p-channel TFT, and an impurity element imparting n-type is added to form impurity regions 243 to 247. This is the phosphine (PH _Three ), And the phosphorus (P) concentration in this region is 1 × 10 ²⁰ ~ 1 × 10 ^{twenty one} atoms / cm ^Three And In this specification, the concentration of the impurity element imparting n-type contained in the impurity regions 217 to 218 formed here is expressed as (n +). (Fig. 12 (B))
[0055]
The impurity regions 243 to 247 already contain phosphorus (P) or boron (B) added in the previous step, but phosphorus (P) is added at a sufficiently high concentration, so that The influence of phosphorus (P) or boron (B) added in the previous step may not be considered. Further, since the phosphorus (P) concentration added to the impurity region 243 is 1/2 to 1/3 of the boron (B) concentration added in FIG. 12A, p-type conductivity is ensured, and TFT characteristics are obtained. Will not be affected.
[0056]
Next, the resist mask is removed, and an impurity addition step for imparting n-type is performed in order to form an LDD region of the n-channel TFT in the pixel portion.
The concentration of phosphorus (P) added here is 1 × 10 ¹⁶ ~ 5 × 10 ¹⁸ atoms / cm ^Three The impurity regions 249 and 250 are formed by adding the impurity element at a concentration lower than the concentration of the impurity element added in FIGS. 10E, 12A, and 12B. In this specification, the concentration of an impurity element imparting n-type contained in the impurity region formed here is expressed as (n−−). (Figure 12 (C))
[0057]
Then, a protective insulating film 251 to be a part of the first interlayer insulating film later is formed. The protective insulating film 251 may be formed using a silicon nitride film, a silicon oxide film, a silicon nitride oxide film, or a stacked film including a combination thereof. The film thickness may be 100 to 400 nm.
[0058]
Thereafter, a heat treatment process is performed to activate the impurity element imparting n-type or p-type added at each concentration. This step can be performed by a furnace annealing method, a laser annealing method, or a rapid thermal annealing method (RTA method). Further, a heat treatment is performed at 300 to 450 ° C. for 1 to 12 hours in an atmosphere containing 3 to 100% hydrogen to perform a step of hydrogenating the island-shaped semiconductor layer. This step is a step of terminating dangling bonds in the active layer with thermally excited hydrogen. As another means of hydrogenation, plasma hydrogenation (using hydrogen excited by plasma) may be performed.
[0059]
A small amount of metallic Ni doped in the first region remains in the island-like semiconductor layer. Although it is possible to complete the TFT even in such a state, it is more preferable to remove at least the metal that promotes the remaining crystallization from the channel formation region. One means for removing the metal that promotes crystallization is to use the gettering action of phosphorus (P). The concentration of phosphorus (P) necessary for gettering is formed in FIG. The metal Ni can be gettered from the channel formation regions of the n-channel TFT and the p-channel TFT by the heat treatment in the activation process performed here. (Figure 12 (D))
[0060]
After the activation step, an interlayer insulating film 252 having a thickness of 500 to 1500 nm is formed on the protective insulating film 251. A laminated film composed of the protective insulating film 251 and the interlayer insulating film 252 is defined as a first interlayer insulating film. Thereafter, contact holes reaching the source region or drain region of each TFT are formed, and source wirings 253 to 256 and drain wirings 257 to 259 are formed.
[0061]
Next, a silicon nitride film, a silicon oxide film, or a silicon nitride oxide film is formed as the passivation film 260 with a thickness of 50 to 500 nm (typically 100 to 300 nm). In this state, hydrogenation treatment or plasma hydrogenation may be performed. (Figure 13 (A))
[0062]
Thereafter, a second interlayer insulating film 261 made of an organic resin is formed to a thickness of 1.0 to 1.5 μm. As the organic resin, polyimide, acrylic, polyamide, polyimide amide, BCB (benzocyclobutene), or the like can be used. Then, a contact hole reaching the drain wiring 259 is formed in the second interlayer insulating film 261, and a pixel electrode 262 is formed. The pixel electrode 262 may be a transparent conductive film in the case of a transmissive liquid crystal display device, and may be a metal film in the case of a reflective liquid crystal display device. (Figure 13 (B))
[0063]
Thus, an active matrix substrate having a driver circuit and a pixel portion can be completed on the same substrate. A pixel TFT including a p-channel TFT 285, a first n-channel TFT 286, a second n-channel TFT 287, and an n-channel TFT 288 can be formed in the driver circuit.
[0064]
The p-channel TFT 285 of the driver circuit has a channel formation region 263, a source region 264, and a drain region 265. The first n-channel TFT 286 includes a channel formation region 266, an Lov region 267, a source region 268, and a drain region 269. The second n-channel TFT 287 includes a channel formation region 270, LDD regions 271 and 272, a source region 273, and a drain region 274. The n-channel TFT 288 in the pixel portion has channel formation regions 275 and 276 and Loff regions 277 to 280. The Loff region is offset with respect to the gate electrode, and the length of the offset region is 0.02 to 0.2 μm. Further, a capacitor wiring 232 formed simultaneously with the gate electrode, an insulating film made of the same material as the gate insulating film, and a semiconductor layer to which an impurity element imparting n-type conductivity connected to the drain region 283 of the n-channel TFT 288 is added A holding capacitor 289 is formed from the H.264. In FIG. 13B, the n-channel TFT 287 in the pixel portion has a double gate structure; however, a single gate structure or a multi-gate structure provided with a plurality of gate electrodes may be used.
[0065]
[Example 2]
In this example, a process of manufacturing an active matrix liquid crystal display device from an active matrix substrate will be described. As shown in FIG. 14, an alignment film 601 is formed on the active matrix substrate in the state of FIG. Usually, a polyimide resin is often used for the alignment film of the liquid crystal display element. A light shielding film 603, a transparent conductive film 604, and an alignment film 605 were formed on the counter substrate 602 on the counter side. After the alignment film is formed, a rubbing process is performed so that the liquid crystal molecules are aligned with a certain pretilt angle. Then, the pixel portion, the active matrix substrate on which the CMOS circuit is formed, and the counter substrate are bonded to each other through a sealing material, a spacer (both not shown), and the like by a known cell assembling process. Thereafter, a liquid crystal material 606 is injected between both substrates and completely sealed with a sealant (not shown). A known liquid crystal material may be used as the liquid crystal material. In this way, the active matrix liquid crystal display device shown in FIG. 7 is completed.
[0066]
Next, the configuration of the active matrix liquid crystal display device will be described with reference to the perspective view of FIG. 15 and the top view of FIG. 15 and 16 use the same reference numerals in order to correspond to the cross-sectional structure diagrams of FIGS. 10 to 13 and FIG. Further, the cross-sectional structure along AA ′ shown in FIG. 16 corresponds to the cross-sectional view of the pixel portion shown in FIG.
[0067]
The active matrix substrate includes a pixel portion 701, a scanning signal side driving circuit 702, and an image signal side driving circuit 703 formed on the glass substrate 201. An n-channel TFT 288 is provided in the pixel portion, and a driver circuit provided in the periphery is configured based on a CMOS circuit. Each of the scanning signal side driver circuit 702 and the image signal side driver circuit 703 includes a gate wiring 231 (represented by the same reference numerals in the sense of being connected to a gate electrode and extending) and a source wiring 256 of the pixel portion. It is connected to an n-channel TFT 288. Further, the FPC 731 is connected to the external input / output terminal 734.
[0068]
FIG. 16 is a top view showing a part of the pixel portion 701 (substantially one pixel). The gate wiring 231 intersects with the active layer therebelow through a gate insulating film (not shown). Although not shown, the active layer is formed with a source region, a drain region, and an Loff region composed of an n−− region. Reference numeral 290 denotes a contact portion between the source wiring 256 and the source region 281, 292 denotes a contact portion between the drain wiring 259 and the drain region 283, and 292 denotes a contact portion between the drain wiring 259 and the pixel electrode 262. The storage capacitor 289 is formed in a region where the capacitor wiring 232 overlaps with the semiconductor layer 284 extending from the drain region of the n-channel TFT 288 and the gate insulating film.
[0069]
Note that the active matrix liquid crystal display device of this embodiment can be freely combined with any structure in the following embodiments to manufacture an active matrix liquid crystal display device.
[0070]
Example 3
In Example 3, an example using a temperature gradient will be taken as a method for controlling the position of crystal nuclei in the first region. In FIG. 17, a glass substrate or a quartz substrate can be used as the substrate 1706. A base film 1707 made of an insulating film containing silicon is formed on the surface of the substrate 1706 where the TFT is formed. In this embodiment, a silicon nitride oxide film having a thickness of 200 nm is formed as the base film 1707.
[0071]
Next, a refractory metal W or Ta layer is formed, and a metal mask 1710 is formed through a photolithography process and a dry etching process. A taper is formed on the metal mask during dry etching. The taper angle 1711 is an angle formed by two different preferred crystal growth directions.
[0072]
Next, a gate insulating film 1709 containing silicon is formed to a thickness of 10 to 150 nm using plasma CVD or sputtering, and an amorphous Si thin film 1708 having a thickness of 20 to 100 nm is further formed using plasma CVD. Form a film.
[0073]
Next, the amorphous Si thin film 1708 is irradiated with light (laser light) emitted from a laser. As the laser, a pulse oscillation type or continuous oscillation type excimer laser may be used, but a continuous oscillation type argon laser may be used. Alternatively, the second harmonic, third harmonic, or fourth harmonic of an Nd: YAG laser may be used. Furthermore, the beam shape of the laser light may be linear (including rectangular) or rectangular.
[0074]
Further, instead of laser light, light emitted from a lamp (lamp light) may be irradiated (hereinafter referred to as lamp annealing). As the lamp light, lamp light emitted from a halogen lamp, an infrared lamp, or the like can be used.
[0075]
By irradiating these lights, the amorphous Si thin film 1708 on and around the metal mask 1710 is liquefied, but the metal mask 1710 becomes a heat reservoir, and a temperature gradient occurs in the amorphous Si thin film under the metal mask, Solidification begins with the amorphous Si film around the metal mask 1710. That is, in this case, crystal nuclei are generated from the first region 1701, epitaxially grown in the second region 1702, the crystal growth direction is bent in the third region 1703, and a thin film with good crystallinity is formed in the fourth region 1704. Will be obtained. And it is filtered in yet another third region 1713, and good crystals are obtained in the fourth region 1714 just above the metal mask. This occurs from both ends of the metal mask 1710.
[0076]
A high-performance device can be formed using the thin film thus obtained. Further, a lateral growth method in liquid layer growth, a method of forming a linear island-shaped semiconductor layer, and a method of applying an electric field may be combined.
[0077]
(Example 4)
In Example 4, a method of applying an electric field will be described as a method for inducing crystal growth in another preferred crystal growth direction in the third region. This utilizes the fact that crystal growth is promoted or suppressed in the direction of the electric field. Sang-Hyun Park et al. Have reported on crystallization promotion when an electric field is applied when Ni is used as a metal for promoting crystal growth. (Jpn.J.Appl.Phys. Vol.38 (1999) Pt.2, No.2A)
[0078]
In FIG. 18, as the substrate 1806, a glass substrate or a quartz substrate can be used. A base film 1807 made of an insulating film containing silicon is formed on the surface of the substrate 1806 where the TFT is formed. In this embodiment, a silicon nitride oxide film having a thickness of 200 nm is formed as the base film 1807. Further, an amorphous Si thin film 1808 having a thickness of 20 to 100 nm is formed using plasma CVD.
[0079]
Next, the first region 1801 is doped with metallic Ni for promoting crystallization, and heat treatment is performed at a temperature of 550 ° C. At this time, an electric field is applied in parallel to the amorphous Si thin film from an electrode (not shown) formed outside or inside the substrate. At this time, the electric field is applied from the direction 1818 for the first hour, and then the electric field is applied from the direction 1819 for the next three hours. The direction in which the electric field is applied is that the angle 1811 is NiSi ₂ The preferred crystal growth direction [111] is 70.53 degrees or 109.47 degrees. A region where the progress direction of the crystal growth is changed because the direction in which the electric field is applied is changed to a third region 1803. It is more effective to shorten the period of changing the direction of the electric field and change it many times. The period may be in minutes or seconds, or may be in seconds or less. In this manner, a crystal close to a single crystal can be formed in the fourth region 1804 by passing the filter during crystal growth. Various devices can be formed using the fourth region 1804. By using this device, a high-performance product can be manufactured.
[0080]
Example 5
In the third region, as a method for inducing crystal growth in another preferential crystal growth direction, a method using a step of a mask has been described in the embodiment of the present invention. In Example 5, a method using a groove is shown. In FIG. 19, as the substrate 1906, a glass substrate or a quartz substrate can be used. In addition, a substrate in which an insulating film is formed on the surface of a silicon substrate, a metal substrate, or a stainless steel substrate may be used. If heat resistance permits, a plastic substrate can be used. Then, a base film 1907 made of an insulating film containing silicon (silicon) is formed on the surface of the substrate 1906 where the TFT is formed. In this embodiment, a silicon nitride oxide film having a thickness of 200 nm is formed as the base film 1907.
[0081]
Next, an oxide film or a refractory metal W or Ta layer 1910 is formed. The thickness of this layer is assumed to be one to two orders of magnitude greater than the thickness of 20 to 100 nm of the semiconductor film to be subsequently formed. Further, at this time, a groove shown in FIG. H is formed by using a dry etching process. The angle 1911 formed by the oblique plane of the groove slope and the substrate plane is important. Hereinafter, this angle will be described.
[0082]
An angle 1911 formed by the oblique plane of the groove slope portion and the substrate plane is 70.53 degrees or 109.47 degrees. This angle is NiSi ₂ The angle formed by the different preferred crystal growth directions [111]. An angle 1911 formed by the oblique plane of the tapered portion and the substrate plane may be smaller than 70.53 degrees.
[0083]
Next, an amorphous Si semiconductor thin film 1908 having a thickness of 20 to 100 nm is formed on the entire surface of the substrate by a known film forming method.
[0084]
Then, the first region 1901 is doped with Ni, and then heat treatment is performed at 550 ° C. using an apparatus such as a diffusion furnace. Epitaxial growth proceeds in the second region 1902 in the slope portion of the amorphous Si semiconductor thin film 1908, and the thin film is bent in the third region 1903, and is screened in the crystal growth direction. Crystal growth is performed in the fourth region 1904.
[0085]
By manufacturing a device using the fourth region 1904 thus crystallized, a high-performance product can be manufactured.
[0086]
Example 6
FIG. 20 shows a case where a plurality of third regions are formed when a method of inducing crystal growth in another preferred crystal growth direction by using the third region as a linear shape for crystallization of a thin film serving as an active layer. It is used.
[0087]
In FIG. 20, a glass substrate, a quartz substrate, or the like is used as the substrate 2006. A base film 2007 made of an insulating film containing silicon is formed on the surface of the substrate 2006 on which the TFT is formed. In this embodiment, a silicon nitride oxide film having a thickness of 200 nm is formed as the base film 2007. Further, an amorphous Si semiconductor thin film 2008 having a thickness of 20 to 100 nm is formed on the entire surface of the substrate by a known film forming method. Next, a linear island-shaped semiconductor layer is formed in the third region 2003. This island-shaped semiconductor layer is assumed to be bent a plurality of times, and the bending angle is an angle based on the preferential crystal growth direction of the crystal.
[0088]
Next, by adding metal Ni for promoting crystallization to the first region and performing heat treatment for 4 hours at 550 ° C., nucleation is generated from the first region 2001, and epitaxial growth is performed in the second region 2002. The progress direction of crystal growth is selected in the third region 2003, and a thin film with good crystallinity can be formed in the fourth region 2004. The fourth region is used for device formation.
[0089]
Example 7
In this embodiment, a method using a method of bending a thin film at a specific angle from a direction parallel to the thin film in a third region will be described.
[0090]
In FIG. 21, as the substrate 2106, a glass substrate, a quartz substrate, or the like is used. A base film 2107 made of an insulating film containing silicon is formed on the surface of the substrate 2106 where the TFT is formed. In this embodiment, a silicon nitride oxide film having a thickness of 200 nm is formed as the base film 2107.
[0091]
Next, a groove shown in FIG. 21 is formed using patterning and a dry etching process. At this time, an angle formed by each oblique plane in the inclined portion of the groove is an angle based on the preferential crystal growth direction of the crystal. Thereafter, an amorphous Si semiconductor thin film 2108 having a thickness of 20 to 100 nm is formed on the entire surface of the substrate by a known film forming method.
[0092]
After adding metal Ni that promotes crystallization to the first region 2101, heat treatment is performed at 550 ° C. for 4 hours, thereby causing nucleation in the first region 2101, epitaxial growth in the second region 2102, The progress direction of crystal growth is selected in the third region 2103, and a thin film with good crystallinity can be formed in the fourth region 2104. This fourth region 2104 is used for device formation.
[0093]
[Example 8]
The present invention can be applied to an active matrix EL display device. FIG. 22 is a circuit diagram of an active matrix EL display device. An X direction drive circuit 12 and a Y direction drive circuit 13 are provided around the pixel unit 11. Each pixel of the pixel unit 11 includes a switching TFT 14, a capacitor 15, a current driving TFT 7016, and an organic EL element 17, and an X direction signal line 18 a and a Y direction signal line 20 a are connected to the switching TFT 14 to drive current. A power supply line 19a is connected to the TFT.
[0094]
In the active matrix EL display device of the present invention, TFTs used for the X-direction driver circuit 12, the Y-direction driver circuit 13, or the current driver TFT 17 are the p-channel TFT 285, n-channel TFT 286, or n in FIG. A channel TFT 287 is formed in combination. Further, the switching TFT 14 is formed by the n-channel TFT 288 of FIG.
[0095]
Note that any of the configurations of the first to seventh embodiments may be combined with the active matrix EL display device of the present embodiment.
[0096]
[Example 9]
An active matrix substrate in which a pixel portion and a driving circuit manufactured by implementing the present invention are integrally formed on the same substrate is a variety of electro-optical devices (active matrix liquid crystal display devices, active matrix EL display devices, active matrices). Type EC display device). That is, the present invention can be implemented in all electronic devices in which these electro-optical devices are incorporated as display units.
[0097]
Examples of such electronic devices include a video camera, a digital camera, a projector (rear type or front type), a head mounted display (goggles type display), a car navigation system, a personal computer, a mobile phone, or an electronic book. An example of them is shown in FIG.
[0098]
FIG. 23A illustrates a mobile phone, which includes a main body 9001, an audio output portion 9002, an audio input portion 9003, a display portion 9004, operation switches 9005, and an antenna 9006. The present invention can be applied to a display portion 9004 provided with an active matrix substrate.
[0099]
FIG. 23B shows a video camera which includes a main body 9101, a display portion 9102, an audio input portion 9103, operation switches 9104, a battery 9105, and an image receiving portion 9106. The present invention can be applied to the display portion 9102 provided with an active matrix substrate.
[0100]
FIG. 23C illustrates a mobile computer, which includes a main body 9201, a camera portion 9202, an image receiving portion 9203, operation switches 9204, and a display portion 9205. The present invention can be applied to the display portion 9205 including an active matrix substrate.
[0101]
FIG. 23D illustrates a goggle type display which includes a main body 9301, a display portion 9302, and an arm portion 9303. The present invention can be applied to the display portion 9302. Although not shown, it can be used for other driving circuits.
[0102]
FIG. 23E shows a rear projector, which includes a main body 9401, a light source 9402, a display device 9403, a polarizing beam splitter 9404, reflectors 9405 and 9406, and a screen 9407. The present invention can be applied to the display device 9403.
[0103]
FIG. 23F illustrates a portable book which includes a main body 9501, display portions 9502 and 9503, a storage medium 9504, an operation switch 9505, and an antenna 9506. Data stored in a minidisc (MD) or DVD, The data received by the antenna is displayed. In the present invention, the display portions 9502 and 9503 can be applied to a direct-view display device.
[0104]
Although not shown here, the present invention can also be applied to a display unit of a car navigation system or an image sensor personal computer. Thus, the applicable range of the present invention is extremely wide and can be applied to electronic devices in all fields. Further, the electronic apparatus of the present embodiment can be realized by using a configuration composed of any combination of the first to eighth embodiments.
【The invention's effect】
By using the present invention, a thin film with good crystallinity can be formed, and the operating performance and reliability of a semiconductor device (here, specifically, an electro-optical device) can be greatly improved.
[Brief description of the drawings]
FIG. 1 is a diagram showing a conventional technique.
FIG. 2 is a diagram showing a preferential crystal growth direction.
FIG. 3 is a diagram showing a direction parallel to a thin film.
FIG. 4 is a schematic diagram showing a method for solving the invention.
FIG. 5 is a diagram showing a method using a linear island-shaped semiconductor layer.
[Figure 6] NiSi ₂ The figure which shows the priority crystal growth direction.
FIG. 7 is a diagram showing a taper angle.
FIG. 8 is a view showing a method using a bent semiconductor thin film.
FIG. 9 is a diagram showing a method using a linear island-shaped semiconductor layer.
FIG. 10 is a cross-sectional view illustrating a manufacturing process of a pixel portion and a driver circuit.
FIG. 11 is a cross-sectional view illustrating a manufacturing process of a pixel portion and a driver circuit.
FIG. 12 is a cross-sectional view illustrating a manufacturing process of a pixel portion and a driver circuit.
FIG. 13 is a cross-sectional view illustrating a manufacturing process of a pixel portion and a driver circuit.
FIG. 14 is a cross-sectional structure diagram of an active matrix liquid crystal display device.
FIG. 15 is a perspective view of an active matrix liquid crystal display device.
FIG. 16 is a top view of a pixel portion.
FIG. 17 is a diagram showing a case where a crystal nucleus generation position is controlled using a temperature gradient.
FIG. 18 is a diagram showing a method for selecting a crystal orientation by applying an electric field.
FIG. 19 shows a method using a bent semiconductor thin film.
FIG. 20 is a diagram showing a method of using selection of crystal orientation a plurality of times.
FIG. 21 is a diagram showing a method of using selection of crystal orientation a plurality of times.
FIG. 22 illustrates an active matrix EL display device.
FIG 23 illustrates an example of a semiconductor device.
FIG. 24 is a diagram showing bending of crystal growth.

Claims (5)

半導体薄膜のうち第１の領域に結晶核を発生させ、
前記結晶核から、前記半導体薄膜のうち前記第１の領域と接する第２の領域へ向けて複数の優先結晶成長方向に結晶成長を行い、
前記半導体薄膜のうち前記第２の領域と接する第３の領域において、前記複数の優先結晶成長方向のうち、前記半導体薄膜に対して平行な面内における１つの優先結晶成長方向のみに結晶成長が起こるように結晶成長の方向を変え、
前記第３の領域から、前記半導体薄膜のうち前記第３の領域と接する第４の領域に向けて結晶成長を行うことを特徴とする半導体装置の作製方法。Generating crystal nuclei in the first region of the semiconductor thin film;
Crystal growth is performed in a plurality of preferential crystal growth directions from the crystal nucleus toward a second region in contact with the first region in the semiconductor thin film,
Wherein the third region in contact with the second region of the semiconductor thin film, among the plurality of preferred crystal growth Direction, crystal growth to only one preferred crystal growth direction in a plane parallel to said semiconductor thin film Change the direction of crystal growth so that
A method for manufacturing a semiconductor device, wherein crystal growth is performed from the third region toward a fourth region in contact with the third region in the semiconductor thin film. 前記第３の領域を上面からみて線状の島状半導体層に加工することを特徴とする請求項１に記載の半導体装置の作製方法。  The method for manufacturing a semiconductor device according to claim 1, wherein the third region is processed into a linear island-shaped semiconductor layer as viewed from above. 前記第３の領域を断面からみてテーパー形状をもつ半導体層に加工することを特徴とする請求項１に記載の半導体装置の作製方法。  2. The method for manufacturing a semiconductor device according to claim 1, wherein the third region is processed into a semiconductor layer having a tapered shape when viewed from a cross section. 3. 前記第３の領域に電場をかけて、結晶成長の方向を変えることを特徴とする請求項１に記載の半導体装置の作製方法。  The method for manufacturing a semiconductor device according to claim 1, wherein an electric field is applied to the third region to change the direction of crystal growth. 前記第１の領域に、イオン注入法、スパッタによる成膜法、又はスピンコート法によって結晶化を促進させる金属をドープし前記結晶核を発生させることを特徴とする請求項１に記載の半導体装置の作製方法。  2. The semiconductor device according to claim 1, wherein the first region is doped with a metal that promotes crystallization by an ion implantation method, a film formation method by sputtering, or a spin coating method to generate the crystal nucleus. Manufacturing method.

Images