JP2001223166A - Method of manufacturing semiconductor thin film and method of semiconductor device - Google Patents

Abstract

PROBLEM TO BE SOLVED: To provide a method for controlling the crystalline position and orientation of nuclei generated in crystallization of a semiconductor thin film on a glass substrate or the like. SOLUTION: A crystalline nucleus has a surface on which epitaxial growth takes place preferentially. Since there exist a plurality of such surfaces, there are a plurality of directions in which crystal preferentially grows. Accordingly, when a crystal can grow from the first-generated crystalline nucleus only in the above direction the orientation of crystals can be aligned. The crystalline orientation cannot be completely determined only by determining one direction. The crystalline orientation can be completely determined by utilizing the plurality of preferential crystal growing directions.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は半導体薄膜材料と、
その作成方法と、その半導体薄膜材料を用いたデバイス
の作成方法に関する。特に本発明は、薄膜状の半導体材
料の特性向上を目的とし、本発明による半導体材料を利
用することによって特性の改善された薄膜半導体装置を
作製することが可能となる。TECHNICAL FIELD The present invention relates to a semiconductor thin film material,
The present invention relates to a method for manufacturing the device and a method for manufacturing a device using the semiconductor thin film material. In particular, the present invention aims to improve the characteristics of a thin film semiconductor material, and it is possible to manufacture a thin film semiconductor device having improved characteristics by using the semiconductor material according to the present invention.

【０００２】[0002]

【従来の技術】薄膜の性質は薄膜を用いて作製するデバ
イスの特性を左右する。特に薄膜の結晶性は、デバイス
の電気的、又は光学的な特性に深く関与し、一般に単結
晶に近い薄膜、すなわち結晶が周期的に配列し、格子欠
陥がすくない薄膜を用いたデバイスほど、良い特性が得
られる。従って高性能のデバイスを作製するためには結
晶性の良い薄膜を用いる必要がある。結晶方位を可能な
限り揃えることで結晶性は改善できる。2. Description of the Related Art The properties of a thin film influence the characteristics of a device manufactured using the thin film. In particular, the crystallinity of the thin film is deeply related to the electrical or optical characteristics of the device. Generally, a device using a thin film close to a single crystal, that is, a thin film in which crystals are periodically arranged and lattice defects are small is better. Characteristics are obtained. Therefore, in order to manufacture a high-performance device, it is necessary to use a thin film having good crystallinity. Crystallinity can be improved by aligning the crystal orientation as much as possible.

【０００３】薄膜の結晶方位を揃えるために次の手段が
とられている。成膜時に多結晶化を行う気相成長法やレ
ーザーアニール、ランプアニールで結晶化を行う液層成
長法や熱処理で結晶化を行う固相成長法である。The following measures have been taken to align the crystal orientation of a thin film. These are a vapor phase growth method of performing polycrystallization during film formation, a liquid layer growth method of performing crystallization by laser annealing and lamp annealing, and a solid phase growth method of performing crystallization by heat treatment.

【０００４】これらの方法では多数の核から結晶成長さ
せ、多結晶を形成する。従って各結晶粒は様々な大き
さ、様々な結晶方位をとり、膜中には粒界が多数存在す
る。従って多結晶膜を用いたデバイスでは、Siウエハ等
の単結晶を用いて作製したデバイスと比べて、特性が劣
る。In these methods, a crystal is grown from a large number of nuclei to form a polycrystal. Therefore, each crystal grain has various sizes and various crystal orientations, and there are many grain boundaries in the film. Therefore, the characteristics of a device using a polycrystalline film are inferior to those of a device manufactured using a single crystal such as a Si wafer.

【０００５】絶縁基板上に形成する半導体薄膜の結晶性
を改善する方法として、すなわちより単結晶に近い結晶
を得る方法として、結晶核を発生させる位置を制御し、
この結晶核からデバイスを作り込む領域に限定して結晶
化を行う方法がある。この方法を今後、横成長法と呼
ぶ。横成長法の説明を行う。As a method of improving the crystallinity of a semiconductor thin film formed on an insulating substrate, that is, a method of obtaining a crystal closer to a single crystal, a position at which a crystal nucleus is generated is controlled.
There is a method of performing crystallization limited to a region where a device is formed from the crystal nucleus. This method is hereafter called the lateral growth method. The lateral growth method will be described.

【０００６】図1において、106はガラス基板、107は酸
化珪素膜でなる絶縁膜、108はSi等の半導体薄膜を示
す。横成長法においては結晶核形成領域101部に結晶成
長の開始点となる結晶核を発生させ、結晶核形成領域10
1部の外側の薄膜に向けて結晶をエピタキシャル成長さ
せる。従ってエピタキシャル成長領域102部に結晶化さ
れた良質の薄膜を得ることが出来る。In FIG. 1, reference numeral 106 denotes a glass substrate, 107 denotes an insulating film made of a silicon oxide film, and 108 denotes a semiconductor thin film such as Si. In the lateral growth method, a crystal nucleus serving as a starting point of crystal growth is generated in the crystal nucleus forming region 101, and the crystal nucleus forming region 10 is formed.
Crystals are epitaxially grown on a part of the outer thin film. Therefore, a high-quality thin film crystallized in the epitaxial growth region 102 can be obtained.

【０００７】結晶核形成領域101部に選択的に結晶核を
発生させるには、結晶化を促進させることが可能な金属
を結晶核形成領域101部にのみドープする方法、液層成
長法では温度勾配をつくり、結晶核形成領域101部から
結晶核を発生させる方法などがある。本願発明は、結晶
成長の過程を利用するものである。従って、金属を利用
する方法を例にとって、結晶核形成領域101部に発生し
た結晶核から結晶が成長していく過程を、微視的な視点
から詳しく説明する。In order to selectively generate a crystal nucleus in the crystal nucleation region 101, a method of doping only the crystal nucleation region 101 with a metal capable of accelerating crystallization, and a temperature in the liquid layer growth method. There is a method of forming a gradient and generating crystal nuclei from the crystal nucleus forming region 101. The present invention utilizes the process of crystal growth. Accordingly, the process of growing a crystal from a crystal nucleus generated in the crystal nucleus forming region 101 will be described in detail from a microscopic point of view, taking a method using a metal as an example.

【０００８】結晶核から結晶成長が進行するのは、結晶
核の壁面からエピタキシャル成長が起こる為である。結
晶核は様々な方位の結晶面を持つが、各結晶面によって
エピタキシャル成長の起こり易さは異なっている。従っ
て最もエピタキシャル成長が起こりやすい結晶核の結晶
面のエピタキシャル成長が優先的に進行しやすい。この
結晶面に垂直な方向、即ち結晶が成長していく方向を今
後、優先結晶成長方向と呼ぶ。The reason why crystal growth proceeds from the crystal nucleus is that epitaxial growth occurs from the wall surface of the crystal nucleus. Although the crystal nucleus has crystal planes of various orientations, the likelihood of epitaxial growth is different depending on each crystal plane. Therefore, the epitaxial growth of the crystal face of the crystal nucleus where the epitaxial growth is most likely to occur tends to proceed preferentially. The direction perpendicular to the crystal plane, that is, the direction in which the crystal grows, will be hereinafter referred to as the preferential crystal growth direction.

【０００９】ここで薄膜に対して平行な方向の定義を行
う。図3はガラス基板306上に、酸化珪素膜からなる絶縁
膜307が形成してあり、さらに絶縁膜307には図3に示す
ように段差が形成してあるものとする（この段差は薄膜
表面の凹凸ではなく、意図的に形成するテーパー形状等
を想定している）。この絶縁膜307の上にSi等の半導体
薄膜308が形成してある。薄膜中の点305に於ける、薄膜
に対して平行な方向とは、先ず点305から薄膜に対する
法線を立て、その法線と直交する全ての方向を示すもの
とする。Here, the direction parallel to the thin film is defined. In FIG. 3, it is assumed that an insulating film 307 made of a silicon oxide film is formed on a glass substrate 306, and a step is formed on the insulating film 307 as shown in FIG. It is assumed that a taper shape or the like formed intentionally is not used. A semiconductor thin film 308 such as Si is formed on the insulating film 307. The direction parallel to the thin film at the point 305 in the thin film means a normal to the thin film from the point 305, and indicates all directions perpendicular to the normal.

【００１０】横成長法においては、結晶核形成領域101
で、様々な方向を向いた結晶核が発生するが、図1のエ
ピタキシャル成長領域102部において結晶成長が進行す
るのは、優先結晶成長方向が薄膜に対して平行となって
いる場合である。優先結晶成長方向が薄膜に対して平行
となっていない結晶核からの結晶成長は薄膜の上下界面
にぶつかり、結晶成長が抑制される為である。薄膜にお
けるこれらの結晶成長の機構に関してはC.Hayzelden,L.
L.Batstone(J.Appl.Phys.73(12))らによって詳しい研究
がなされている。In the lateral growth method, the crystal nucleation region 101
Thus, crystal nuclei oriented in various directions are generated, but crystal growth proceeds in the epitaxial growth region 102 in FIG. 1 when the preferential crystal growth direction is parallel to the thin film. This is because crystal growth from a crystal nucleus whose preferential crystal growth direction is not parallel to the thin film collides with the upper and lower interfaces of the thin film, thereby suppressing crystal growth. For the mechanism of these crystal growths in thin films, see C. Hayzelden, L.
Detailed studies have been made by L. Batstone (J. Appl. Phys. 73 (12)) and others.

【発明が解決しようとする課題】[Problems to be solved by the invention]

【００１１】しかし横成長法には次のような欠点があ
る。すなわち図1に示すエピタキシャル成長領域102部で
は薄膜に対して平行な様々な結晶方位の結晶が混在する
（ただし通常の多結晶と比較すると、結晶核形成領域か
らエピタキシャル成長しているため成長方向に対する結
晶の連続性は良い）。さらに優先結晶成長方向を軸とし
たときの回転方向の方位に関して、結晶方位が揃ってい
ない。これらはX線回折、電子線回折の結果からも明ら
かとなっている。However, the lateral growth method has the following disadvantages. That is, in the epitaxial growth region 102 shown in FIG. 1, crystals having various crystal orientations parallel to the thin film are mixed (however, compared to a normal polycrystal, the crystals grow in the crystal nucleation region because of the epitaxial growth, Good continuity). Further, the crystal orientations are not uniform with respect to the orientation in the rotation direction with respect to the preferential crystal growth direction. These are also evident from the results of X-ray diffraction and electron beam diffraction.

【００１２】本発明が解決しようとする課題は横成長法
において、薄膜に対して平行な面内における結晶成長の
方向を揃えることである。また、更に結晶成長の回転方
向における結晶成長をも揃え、従来よりも結晶性の優れ
た薄膜を作製することである。The problem to be solved by the present invention is to align the crystal growth directions in a plane parallel to the thin film in the lateral growth method. Another object of the present invention is to prepare a thin film having better crystallinity than the conventional one by making uniform the crystal growth in the rotation direction of the crystal growth.

【課題を解決するための手段】[Means for Solving the Problems]

【００１３】課題を解決するための手段を模式的な図4
を用いて説明を行う。図4はガラス基板等の上に形成し
た、半導体薄膜を上から眺めている。まず、図4におい
て第1の領域401に選択的に結晶核を発生させる。この領
域に選択的に結晶核を発生させるには、結晶化を促進さ
せることが可能な金属を用いることができるし、また液
層成長の場合には温度勾配を利用すればよい。ここがエ
ピタキシャル成長の出発点となる。FIG. 4 schematically shows means for solving the problem.
This will be described with reference to FIG. FIG. 4 is a top view of a semiconductor thin film formed on a glass substrate or the like. First, a crystal nucleus is selectively generated in the first region 401 in FIG. In order to selectively generate a crystal nucleus in this region, a metal capable of promoting crystallization can be used, and in the case of liquid layer growth, a temperature gradient may be used. This is the starting point for epitaxial growth.

【００１４】次に第2の領域402において第1の領域401の
結晶核からエピタキシャル成長を行う。エピタキシャル
成長は熱処理によって進行させることができる。また液
層成長の場合には液層の冷却過程でエピタキシャル成長
が進行する。Next, in the second region 402, epitaxial growth is performed from the crystal nucleus of the first region 401. Epitaxial growth can be advanced by heat treatment. In the case of liquid layer growth, epitaxial growth proceeds during the process of cooling the liquid layer.

【００１５】次に第３の領域403では、特定の成長方向
にのみ結晶成長をさせる。すなわち特定の優先結晶成長
方向への結晶成長を助長すればよい。結晶化を促進させ
ることが可能な金属を用いる場合には電界をかけること
が有効である。また特定の優先結晶成長以外の方向への
結晶成長を抑制してもよい。微細な線状の島状半導体層
を形成し、結晶成長方向を制限する方法などがある。さ
らに第３の領域403では、回転方向の結晶方位も揃え
る。この方法に関して以下に詳細に説明を行う。Next, in the third region 403, the crystal is grown only in a specific growth direction. That is, it is only necessary to promote crystal growth in a specific preferential crystal growth direction. When a metal capable of promoting crystallization is used, it is effective to apply an electric field. Further, crystal growth in a direction other than the specific preferential crystal growth may be suppressed. There is a method of forming a fine linear island-like semiconductor layer and limiting the crystal growth direction. Further, in the third region 403, the crystal orientation in the rotation direction is also aligned. This method will be described in detail below.

【００１６】第３の領域403において、回転方向の結晶
方位を揃えることを実現する為に、結晶核の優先結晶成
長方向が一般的には複数個あることに着目した（図
6）。図24は結晶化を促進させることが可能な金属Niを
用いて横成長を行った時の光学顕微鏡写真であり、針状
に結晶成長している様子が分かる。この針状結晶が所々
で折り曲がっているが、この折り曲がりの角度がNiSi₂
結晶の異なる｛111｝面のなす角度と一致している。す
なわち折れ曲がって結晶成長することが可能であること
を示している。In the third region 403, attention has been paid to the fact that there are generally a plurality of preferential crystal growth directions of crystal nuclei in order to realize the alignment of the crystal orientation in the rotation direction (FIG.
6). FIG. 24 is an optical microscope photograph when lateral growth was performed using metallic Ni capable of promoting crystallization, and it can be seen that the crystals are growing in a needle shape. This needle-like crystal is bent in some places, and the angle of this bending is NiSi ₂
It is consistent with the angle between different {111} planes of the crystal. That is, it indicates that the crystal can be bent and grown.

【００１７】回転方向の方位を定めるには優先結晶方位
を2つ固定すればよい。図2はこれを模式的に表したもの
であり、2515は第２の領域における優先結晶方位示すベ
クトルを示し、2516はその他の優先結晶成長方位がとり
うるベクトルからなる円錐を示している。第3の領域403
でこの円錐のいずれか一方向に結晶成長の進路を誘導す
れば、回転方向の方位も揃った結晶を選択することがで
きる。この誘導する方向、すなわち折り曲げる角度は半
導体薄膜材料に固有の値であり、結晶化を促進させる金
属Niを用いた場合にはNiSi₂結晶の異なる｛111｝面のな
す角度となる。従って回転方向の方位を定めるため、第
３の領域403において、結晶成長の進行方向を結晶核に
固有の角度で折り曲げる。結晶成長の進行方向を折り曲
げるには第３の領域403に上面からみて線状の島状半導
体層を形成し、途中でこの島状半導体層を折り曲げれば
よいし、断面から見てテーパー状の段差を形成すること
によって結晶成長方向を変えてもよい。また電場を加え
る方向を変化させることによって結晶成長方向を変えて
もよい。In order to determine the direction of rotation, two preferred crystal directions may be fixed. FIG. 2 schematically illustrates this, in which 2515 indicates a vector indicating a preferred crystal orientation in the second region, and 2516 indicates a cone made up of vectors that can take other preferred crystal growth orientations. Third area 403
By guiding the crystal growth path in any one direction of the cone, it is possible to select a crystal having a uniform orientation in the rotation direction. This guiding direction, that is, the bending angle is a value specific to the semiconductor thin film material, and when metal Ni that promotes crystallization is used, the angle is formed by different {111} planes of the NiSi ₂ crystal. Therefore, in order to determine the azimuth of the rotation direction, in the third region 403, the progress direction of the crystal growth is bent at an angle specific to the crystal nucleus. In order to bend the direction of crystal growth, a linear island-shaped semiconductor layer is formed in the third region 403 as viewed from above, and this island-shaped semiconductor layer may be bent in the middle, and the tapered shape may be seen from the cross section. The crystal growth direction may be changed by forming a step. Further, the crystal growth direction may be changed by changing the direction in which the electric field is applied.

【００１８】最後の第４の領域404は、結晶方位が揃っ
た結晶をエピタキシャル成長させる領域であり、この第
４の領域404にトランジスタ等のデバイスを形成する。
第２の領域と第３の領域と第４の領域の境界は明確に区
別できないこともある（すなわち第3の領域に第２の領
域が含まれてしまう場合もある）。第３の領域403は一
種のフィルターとしての役割を持たせており、角度を折
り曲げる回数は複数回の方が効果的である。The last fourth region 404 is a region in which a crystal having a uniform crystal orientation is epitaxially grown. Devices such as transistors are formed in the fourth region 404.
The boundary between the second area, the third area, and the fourth area may not be clearly distinguished (that is, the second area may be included in the third area). The third area 403 has a role as a kind of filter, and it is more effective to bend the angle a plurality of times.

【００１９】[0019]

【発明の実施の形態】本願発明は、半導体薄膜デバイス
の素子形成技術に対して実施することが可能である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention can be applied to an element forming technique of a semiconductor thin film device.

【００２０】本願発明は、結晶核に於ける2つ以上の優
先結晶成長方位を使って結晶成長方向を規定することに
よって、結晶性の改善をはかることを本質とする。本願
発明を実施するには、第３の領域において結晶成長の進
行方向を、別の優先結晶成長方向へ誘導する方法が重要
である。以下この方法の説明を行う。The essential feature of the present invention is to improve the crystallinity by defining the crystal growth direction using two or more preferential crystal growth directions in the crystal nucleus. In order to carry out the present invention, it is important to have a method of guiding the crystal growth in the third region to another preferential crystal growth direction. Hereinafter, this method will be described.

【００２１】最初に第３の領域を線状の形状にして、結
晶成長を別の優先結晶成長方向へ誘導する方法の説明を
行う。図5において、基板506には、ガラス基板や石英基
板を使用することができる。その他にもシリコン基板、
金属基板またはステンレス基板の表面に絶縁膜を形成し
たものを基板としても良い。耐熱性が許せばプラスチッ
ク基板を用いることも可能である。そして、基板506の
ＴＦＴが形成される表面には、珪素（シリコン）を含む
絶縁膜からなる下地膜507を形成する。First, a method for guiding the crystal growth to another preferential crystal growth direction by forming the third region into a linear shape will be described. In FIG. 5, a glass substrate or a quartz substrate can be used as the substrate 506. In addition, silicon substrate,
A substrate obtained by forming an insulating film on the surface of a metal substrate or a stainless steel substrate may be used as the substrate. If heat resistance permits, a plastic substrate can be used. Then, a base film 507 made of an insulating film containing silicon (silicon) is formed on the surface of the substrate 506 where the TFT is formed.

【００２２】次に下地膜507の上に２０〜１００ｎｍの
厚さの、非晶質Si 半導体薄膜又は、Si以外の半導体薄
膜、シリコンゲルマニウム薄膜等508を公知の成膜法で
形成する。Next, an amorphous Si semiconductor thin film, a semiconductor thin film other than Si, a silicon germanium thin film, or the like 508 having a thickness of 20 to 100 nm is formed on the base film 507 by a known film forming method.

【００２３】この半導体膜508上の第３の領域503に、公
知のフォトリソ工程によってレジストマスクを形成し、
ドライエッチングプロセスにより第３の領域503に半導
体膜からなる上面からみて線状の島状半導体層を形成す
る。線状の島状半導体層の形状については後に説明を行
う。A resist mask is formed in the third region 503 on the semiconductor film 508 by a known photolithography process,
A linear island-shaped semiconductor layer is formed in the third region 503 by a dry etching process as viewed from the top surface of the semiconductor film. The shape of the linear island-shaped semiconductor layer will be described later.

【００２４】次に第１の領域501において結晶核を発生
させる。第１の領域501に結晶核を発生させる方法には
液層成長による温度勾配をつける方法や、機械的なダメ
ージを与える方法等があるが、ここでは半導体薄膜とし
て非晶質Siを、結晶成長を促進する金属としてNiを用い
る場合の説明を行う。Next, a crystal nucleus is generated in the first region 501. As a method of generating crystal nuclei in the first region 501, there are a method of giving a temperature gradient by liquid layer growth, a method of giving mechanical damage, and the like. Here, amorphous Si is used as a semiconductor thin film, and crystal growth is performed. The case where Ni is used as a metal that promotes the above will be described.

【００２５】まず第１の領域501にNiをドープする。Ni
のドープの方法としてはNiのイオン注入法、Niのスパッ
タによる成膜法、Ni溶液のスピンコート法などがある。First, the first region 501 is doped with Ni. Ni
Examples of the doping method include a Ni ion implantation method, a Ni sputtering method, and a Ni solution spin coating method.

【００２６】次に500℃〜600℃の温度で1時間〜12時間
熱処理を行うと、第１の領域501においてNiとSiからNiS
i₂が形成され、このNiSi₂の結晶を核として、NiSi2の
｛111｝面からSiのエピタキシャル成長が始まる。NiSi₂
の優先結晶成長方向は[111]方向である。Next, when heat treatment is performed at a temperature of 500 ° C. to 600 ° C. for 1 hour to 12 hours, Ni and Si are converted to NiS in the first region 501.
i ₂ is formed, and with the NiSi ₂ crystal as a nucleus, epitaxial growth of Si starts from the {111} plane of NiSi ₂ . NiSi ₂
Is the [111] direction.

【００２７】図6にNiSi₂の各優先結晶成長方向を模式的
に示す。第１の領域のNiSi₂の結晶核からエピタキシャ
ル成長を始めた結晶が、第２の領域を6015に示す方向に
結晶成長しているものとする。このときその他の優先結
晶成長方向は6017と6018に示す方向である。従って第３
の領域において線状の島状半導体層を、上面からみて60
15と6017が為す角度または、6015と6018が為す角度に折
り曲げれば、回転方向の方位が揃った結晶のみを選択的
に成長させることができる。この角度はNiSi₂の場合は
[111]方向が為す角度70.53度または109.47度となる。FIG. 6 schematically shows each preferred crystal growth direction of NiSi ₂ . It is assumed that the crystal that has started epitaxial growth from the crystal nucleus of NiSi _{2 in} the first region has grown in the direction indicated by 6015 in the second region. At this time, other preferential crystal growth directions are directions shown by 6017 and 6018. Therefore the third
The linear island-like semiconductor layer in the region
By bending to an angle formed by 15 and 6017 or an angle formed by 6015 and 6018, it is possible to selectively grow only crystals having the same orientation in the rotation direction. This angle is for NiSi ₂
The angle formed by the [111] direction is 70.53 degrees or 109.47 degrees.

【００２８】第３の領域503における線状島状半導体層
の幅は薄膜の厚さ２０〜１００ｎｍと同程度にするのが
望ましいが、 通常のNiをドープした非晶質Siの横成長
による結晶化において、その結晶成長距離は数10μm〜1
00μm程度であることから、島状半導体層の幅は、その1
〜2桁小さければ、結晶方位は十分に選択できるものと
考えられる。また第３の領域503における線状島状半導
体層の間隔は可能な限り小さくする。これは結晶方位選
択後の生き残った結晶の密度をできるだけ高く保つ為で
ある。The width of the linear island-like semiconductor layer in the third region 503 is desirably approximately the same as the thickness of the thin film of 20 to 100 nm. The crystal growth distance is several tens μm to 1
Since it is about 00 μm, the width of the island-shaped semiconductor layer is
It is considered that the crystal orientation can be selected sufficiently if it is smaller by two orders of magnitude. The distance between the linear island-shaped semiconductor layers in the third region 503 is made as small as possible. This is to keep the density of surviving crystals after selecting the crystal orientation as high as possible.

【００２９】第３の領域503の線状島状半導体層はドラ
イエッチング以外の方法でも形成してもよい。たとえば
第３の領域において島状半導体層形成領域以外の場所に
酸素をイオンドーピングし、熱処理を加えることで、ド
ーピングされた領域を酸化する方法などによる。すなわ
ち、結晶成長速度に差が生じればよい。The linear island-shaped semiconductor layer in the third region 503 may be formed by a method other than dry etching. For example, a method in which oxygen is ion-doped in a portion other than the island-shaped semiconductor layer formation region in the third region and heat treatment is performed to oxidize the doped region is performed. That is, it is sufficient that a difference occurs in the crystal growth rate.

【００３０】以上を実行することにより、第４の領域50
4に結晶性方位の揃った薄膜を形成することができる。
また結晶成長を促進する金属を用いる方法を用いる固相
成長法に限らず通常の固相成長の場合や液相成長の場合
であっても、第１の領域からエピタキシャル成長させる
方法であれば、この方法が適用できる。By performing the above, the fourth area 50
4, a thin film having a uniform crystallographic orientation can be formed.
In addition, the method is not limited to the solid-phase growth method using a metal that promotes crystal growth, and is not limited to a solid-phase growth method or a liquid-phase growth method, as long as the method allows epitaxial growth from the first region. The method is applicable.

【００３１】次に第３の領域で、結晶成長を別の優先結
晶成長方向へ誘導する他の方法の説明を行う。この方法
は、第３の領域で薄膜を、薄膜に対して平行な方向から
特定の角度だけ折り曲げる方法である。これを実施する
方法を示す。Next, another method for guiding crystal growth in another preferential crystal growth direction in the third region will be described. In this method, the thin film is bent at a specific angle from a direction parallel to the thin film in the third region. Here is a way to do this.

【００３２】図8において、基板806には、ガラス基板や
石英基板を使用することができる。その他にもシリコン
基板、金属基板またはステンレス基板の表面に絶縁膜を
形成したものを基板としても良い。耐熱性が許せばプラ
スチック基板を用いることも可能である。そして、基板
806のＴＦＴが形成される表面には、珪素（シリコン）
を含む絶縁膜からなる下地膜807を形成する。In FIG. 8, as the substrate 806, a glass substrate or a quartz substrate can be used. Alternatively, a substrate obtained by forming an insulating film on a surface of a silicon substrate, a metal substrate, or a stainless steel substrate may be used as the substrate. If heat resistance permits, a plastic substrate can be used. And the substrate
Silicon (silicon) is formed on the surface on which the TFT 806 is formed.
A base film 807 made of an insulating film containing is formed.

【００３３】次に酸化膜若しくは高融点金属であるWやT
aのマスク810を形成する。マスクの厚さはこの後の半導
体薄膜の結晶化させる距離を考えて適切な膜厚、数千nm
〜数百nmとする。マスクの形成はフォトリソ工程とドラ
イエッチングプロセスによる。このドライエッチング時
に、公知の方法により図8に示すテーパーを形成する。Next, an oxide film or a refractory metal such as W or T
The mask 810 of a is formed. The thickness of the mask should be an appropriate thickness, several thousand nm, considering the crystallization distance of the subsequent semiconductor thin film.
To several hundred nm. The mask is formed by a photolithography process and a dry etching process. During this dry etching, the taper shown in FIG. 8 is formed by a known method.

【００３４】第３の領域803の傾斜角度は、半導体薄膜
として非晶質Si薄膜、結晶成長を促進する金属としてNi
を用い、固層成長法で結晶成長を行う場合には、テーパ
ー部の斜平面と基板平面が為す角度811を優先結晶成長
方位間の為す角度70.53度又は109.47度とする。また、
この場合、角度は0度<角度811<70.53度若しくは,109.47
度<角度811<180度である中間の値であってもよい。この
ときには生き残る結晶方位は2つとなる。これは図7に示
すように、7016の円錐と斜平面とが交差する2方向を示
している。The inclination angle of the third region 803 is such that an amorphous Si thin film is used as a semiconductor thin film and Ni is used as a metal for promoting crystal growth.
When crystal growth is performed by the solid layer growth method using the above method, the angle 811 between the inclined plane of the tapered portion and the substrate plane is set to 70.53 degrees or 109.47 degrees between the preferential crystal growth directions. Also,
In this case, the angle is 0 degrees <angle 811 <70.53 degrees or 109.47
The value may be an intermediate value such that degree <angle 811 <180 degrees. At this time, two crystal orientations survive. This shows two directions where the cone of 7016 and the oblique plane intersect, as shown in FIG.

【００３５】次に２０〜１００ｎｍの厚さの、非晶質Si
半導体薄膜808を公知の成膜法で基板全面に成膜し、第
１の領域801にNiをドープし、その後拡散炉等の装置を
用いて500℃〜600℃で熱処理を行うと、先ず結晶核形成
領域801にてNiSi2の核が発生し、第２の領域802でエピ
タキシャル成長が進行し,第３の領域803で結晶成長方向
の向きを変え、第４の領域には、第３の領域で選択され
た結晶から結晶成長が進行する。第４の領域804に結晶
性の良い薄膜を形成することができる。Next, an amorphous Si having a thickness of 20 to 100 nm
When a semiconductor thin film 808 is formed over the entire surface of the substrate by a known film forming method, and the first region 801 is doped with Ni, and then heat-treated at 500 ° C. to 600 ° C. using a device such as a diffusion furnace, the crystal NiSi2 nuclei are generated in the nucleation region 801, epitaxial growth proceeds in the second region 802, the direction of crystal growth is changed in the third region 803, and the fourth region is changed in the third region 803. Crystal growth proceeds from the selected crystal. A thin film with good crystallinity can be formed in the fourth region 804.

【００３６】このようにして得られる第４の領域を用い
て公知の方法でデバイスを完成させれば良い。また結晶
化後にデバイスを作製してもよいし、デバイス作製プロ
セスの途中工程に結晶化を組み込むこともできる。The device may be completed by a known method using the fourth region thus obtained. A device may be manufactured after crystallization, or crystallization may be incorporated in an intermediate step of a device manufacturing process.

【００３７】半導体素子を基板上に形成した電気光学装
置（液晶表示装置、ＥＬ表示装置、イメージセンサ等）
を作製する際に本願発明は実施できる。Electro-optical device having a semiconductor element formed on a substrate (liquid crystal display device, EL display device, image sensor, etc.)
The invention of the present application can be carried out when manufacturing the.

【００３８】〔実施例１〕本願発明を実施して得られる
薄膜を活性層に使用したTFTの作製方法の説明を行う。
本実施例では活性層となる薄膜の結晶化に関して、第３
の領域を線状の形状にして、結晶成長を別の優先結晶成
長方向へ誘導する方法を用いる。Example 1 A method of manufacturing a TFT using a thin film obtained by carrying out the present invention as an active layer will be described.
In this embodiment, the crystallization of a thin film to be an active layer
Is formed into a linear shape and the crystal growth is guided in another preferential crystal growth direction.

【００３９】図9において、基板906には、ガラス基板や
石英基板を使用する。その他にもシリコン基板、金属基
板またはステンレス基板の表面に絶縁膜を形成したもの
を基板としても良い。耐熱性が許せばプラスチック基板
を用いることも可能である。そして、基板906のＴＦＴ
が形成される表面には、珪素（シリコン）を含む絶縁膜
からなる下地膜907を形成する。In FIG. 9, a glass substrate or a quartz substrate is used as the substrate 906. Alternatively, a substrate obtained by forming an insulating film on a surface of a silicon substrate, a metal substrate, or a stainless steel substrate may be used as the substrate. If heat resistance permits, a plastic substrate can be used. And the TFT of the substrate 906
A base film 907 made of an insulating film containing silicon (silicon) is formed on the surface on which is formed.

【００４０】次に下地膜907の上に２０〜１００ｎｍの
厚さの、非晶質Si 半導体薄膜908を公知の成膜法で形成
する。Next, an amorphous Si semiconductor thin film 908 having a thickness of 20 to 100 nm is formed on the base film 907 by a known film forming method.

【００４１】この半導体膜908上の第３の領域903におい
て、公知のフォトリソ工程によってレジストマスクを形
成し、ドライエッチングプロセスにより第３の領域903
に折れ曲がった線状の島状半導体層を形成する。In the third region 903 on the semiconductor film 908, a resist mask is formed by a known photolithography process, and the third region 903 is formed by a dry etching process.
Then, a bent linear island-shaped semiconductor layer is formed.

【００４２】次に第１の領域901にスパッタ若しくはイ
オンドープ若しくはスピンコート法でNiをドープし、基
板を550℃の温度で4時間熱処理することで、第４の領域
904に活性層として使用する半導体膜の結晶化を行うこ
とができる。このとき第３の領域903における線状の島
状半導体層の折れ曲がりの角度を、優先結晶成長方向[1
11]が為す角度70.53度又は109.47度とする。Next, the first region 901 is doped with Ni by sputtering, ion doping, or spin coating, and the substrate is heat-treated at a temperature of 550 ° C. for 4 hours to form a fourth region 901.
At 904, a semiconductor film used as an active layer can be crystallized. At this time, the angle of the bend of the linear island-shaped semiconductor layer in the third region 903 is determined by the priority crystal growth direction [1
11] is 70.53 degrees or 109.47 degrees.

【００４３】第１の領域から第４の領域までの配置はTF
Tの回路に合わせて、設計を行えばよい。実際の設計で
は結晶核を発生させる第１の領域と結晶成長の方位を選
択させる第３の領域の位置を決めることによって、活性
層として使いたい第４の領域の位置が決まることにな
る。第１の領域から第4の領域までの配置は図9に示すよ
うに複雑な形状であっても構わない。以上のプロセスに
より、第４の領域904に結晶性の良い薄膜を形成するこ
とができる。The arrangement from the first area to the fourth area is TF
What is necessary is just to design according to the circuit of T. In an actual design, the position of the first region for generating a crystal nucleus and the position of the third region for selecting the direction of crystal growth are determined, whereby the position of the fourth region to be used as the active layer is determined. The arrangement from the first region to the fourth region may be a complicated shape as shown in FIG. Through the above process, a thin film with good crystallinity can be formed in the fourth region 904.

【００４４】次にこの薄膜を用いて、画素部とその周辺
に設けられる駆動回路のＴＦＴを同時に作製する方法に
ついて、図10〜図13を使って工程順に説明する。但し、
説明を簡単にするために、駆動回路ではシフトレジスタ
回路、バッファ回路などの基本回路であるＣＭＯＳ回路
と、サンプリング回路を形成するｎチャネル型ＴＦＴと
を図示することにする。Next, a method of simultaneously manufacturing TFTs of a pixel portion and a driving circuit provided around the pixel portion using the thin film will be described in the order of steps with reference to FIGS. However,
For the sake of simplicity, in the driving circuit, a CMOS circuit, which is a basic circuit such as a shift register circuit and a buffer circuit, and an n-channel TFT forming a sampling circuit are illustrated.

【００４５】図10(B)において、半導体膜２０３上に第
４の領域が形成されている。図10(c)において、半導体
膜２０３を島状にパターン形成して、島状半導体層２０
４〜２０７を形成する。その後、プラズマＣＶＤ法また
はスパッタ法により５０〜１００ｎｍの厚さの酸化シリ
コン膜によるマスク層２０８を形成する。当然、第４の
領域904を活性層として使用するようにしておく。また
第４の領域は島状半導体層の中の、特にトランジスター
のチャネルが形成されるゲート下の領域にだけ配置して
もよい。In FIG. 10B, a fourth region is formed on the semiconductor film 203. In FIG. 10C, the semiconductor film 203 is patterned in an island shape, and the island-shaped semiconductor layer 20 is formed.
4 to 207 are formed. After that, a mask layer 208 of a silicon oxide film having a thickness of 50 to 100 nm is formed by a plasma CVD method or a sputtering method. Naturally, the fourth region 904 is used as an active layer. Further, the fourth region may be arranged only in a region in the island-shaped semiconductor layer, in particular, under a gate where a channel of a transistor is formed.

【００４６】次にしきい値電圧を制御する目的で、レジ
ストマスク２０９を設け、ｎチャネル型ＴＦＴを形成す
る島状半導体層２１０〜２１２の全面に1×10¹⁶〜５×1
0¹⁷atoms／cm³程度の濃度でｐ型を付与する不純物元素
としてボロン（Ｂ）を添加する。（図10（D））Next, for the purpose of controlling the threshold voltage, a resist mask 209 is provided, and 1 × 10 ^{16 to} 5 × 1 is formed on the entire surface of the island-like semiconductor layers 210 to 212 forming the n-channel TFT.
At a concentration of about ¹⁷ atoms / cm ³ , boron (B) is added as an impurity element imparting p-type. (Fig. 10 (D))

【００４７】駆動回路のｎチャネル型ＴＦＴのＬＤＤ領
域を形成するために、ｎ型を付与する不純物元素を島状
半導体層２１０、２１１に選択的に添加する。そのため
に、あらかじめレジストマスク２１３〜２１６を形成し
た。ｎ型を付与する不純物元素としては、リン（Ｐ）や
砒素（Ａｓ）を用いれば良く、ここではリン（Ｐ）を添
加すべく、フォスフィン（ＰＨ₃）を用いたイオンドー
プ法を適用する。形成された不純物領域２１７、２１８
のリン（Ｐ）濃度は2×10¹⁶〜５×10¹⁹atoms／cm³の範
囲とすれば良い。本明細書中では、ここで形成された不
純物領域に含まれるｎ型を付与する不純物元素の濃度を
（ｎ-）と表す。また、不純物領域２１９は、画素部の
保持容量を形成するための半導体層であり、この領域に
も同じ濃度でリン（Ｐ）を添加する。（図10（Ｅ））In order to form an LDD region of an n-channel TFT of a driving circuit, an impurity element imparting n-type is selectively added to the island-shaped semiconductor layers 210 and 211. For this purpose, resist masks 213 to 216 were formed in advance. As an impurity element imparting n-type, phosphorus (P) or arsenic (As) may be used. Here, an ion doping method using phosphine (PH ₃ ) is applied to add phosphorus (P). Impurity regions 217, 218 formed
May be in the range of 2 × 10 ^{16 to} 5 × 10 ¹⁹ atoms / cm ³ . In this specification, the concentration of the impurity element imparting n-type contained in the impurity region formed here is expressed as (n−). The impurity region 219 is a semiconductor layer for forming a storage capacitor in a pixel portion, and phosphorus (P) is added to this region at the same concentration. (Fig. 10 (E))

【００４８】次に、マスク層２０８をフッ酸などにより
除去して、図10（Ｄ）と図10（Ｅ）で添加した不純物元
素を活性化させる工程を行う。活性化は、窒素雰囲気中
において５００〜６００℃で１〜４時間の熱処理を行っ
てもよいし、レーザー活性化やRTA法を行ってもよい。
両者を併用して行ってもよい。Next, a step of removing the mask layer 208 with hydrofluoric acid or the like and activating the impurity element added in FIGS. 10D and 10E is performed. For activation, heat treatment may be performed at 500 to 600 ° C. for 1 to 4 hours in a nitrogen atmosphere, or laser activation or RTA may be performed.
Both may be performed in combination.

【００４９】次に、ゲート絶縁膜２２０をプラズマＣＶ
Ｄ法またはスパッタ法を用いて１０〜１５０ｎｍの厚さ
でシリコンを含む絶縁膜で形成する。例えば、１２０ｎ
ｍの厚さで酸化窒化シリコン膜を形成する。ゲート絶縁
膜には、他のシリコンを含む絶縁膜を単層または積層構
造として用いても良い。（図11（Ａ））Next, the gate insulating film 220 is plasma-CV
The insulating film containing silicon is formed to a thickness of 10 to 150 nm by a method D or a sputtering method. For example, 120n
A silicon oxynitride film is formed with a thickness of m. As the gate insulating film, another insulating film containing silicon may be used as a single layer or a stacked structure. (Fig. 11 (A))

【００５０】次に、ゲート電極およびゲート配線とする
導電膜を形成する。この導電膜は単層の導電膜で形成し
ても良いが、必要に応じて二層あるいは三層といった積
層構造とすることが好ましい。本実施例では、第１導電
膜２２１と第２導電膜２２２とでなる積層膜を形成し
た。第１導電膜２２１は１０〜５０ｎｍ（好ましくは２
０〜３０ｎｍ）とし、第２導電膜２２２は２００〜４０
０ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良
い。（図11（Ｂ））Next, a conductive film to be a gate electrode and a gate wiring is formed. This conductive film may be formed of a single-layer conductive film, but preferably has a stacked structure of two or three layers as necessary. In this embodiment, a stacked film including the first conductive film 221 and the second conductive film 222 is formed. The first conductive film 221 has a thickness of 10 to 50 nm (preferably 2 nm).
0 to 30 nm), and the second conductive film 222 has a thickness of 200 to 40 nm.
The thickness may be 0 nm (preferably 250 to 350 nm). (Fig. 11 (B))

【００５１】次に、レジストマスク２２３〜２２７を形
成し、第１導電膜２２１と第２導電膜２２２とを一括で
エッチングしてゲート電極２２８〜２３１、ゲート配線
（ゲート電極に接続する配線）、容量配線２３２を形成
する。この時、駆動回路に形成するゲート電極２３４、
２３５は不純物領域２１７、２１８の一部と、ゲート絶
縁膜２２０を介して重なるように形成する。この重なる
部分が後にＬov領域となる。（図11（Ｃ））Next, resist masks 223 to 227 are formed, and the first conductive film 221 and the second conductive film 222 are collectively etched to form gate electrodes 228 to 231, a gate wiring (wiring connected to the gate electrode), The capacitor wiring 232 is formed. At this time, the gate electrode 234 formed in the drive circuit,
235 is formed so as to overlap with part of the impurity regions 217 and 218 via the gate insulating film 220. This overlapping portion will later become the Lov region. (Fig. 11 (C))

【００５２】そして、ゲート電極および容量配線をマス
クとして、ゲート絶縁膜２２０をエッチングし、少なく
ともゲート電極の下にゲート絶縁膜２３３〜２３６を残
存するようにして、島状半導体層の一部を露出させる。
（このとき、容量配線の下にも絶縁膜２３７が形成され
る。）これは、後の工程でソース領域またはドレイン領
域を形成するための不純物元素を添加する工程におい
て、不純物元素を効率良く添加するために実施するもの
であり、この工程を省略して、ゲート絶縁膜を島状半導
体層の全面に残存させておいても構わない。（図11
（Ｄ））Then, using the gate electrode and the capacitor wiring as a mask, the gate insulating film 220 is etched so that at least the gate insulating films 233 to 236 remain under the gate electrode to expose a part of the island-shaped semiconductor layer. Let it.
(At this time, the insulating film 237 is also formed below the capacitor wiring.) This is because the impurity element is efficiently added in a step of adding an impurity element for forming a source region or a drain region in a later step. This step may be omitted, and the gate insulating film may be left on the entire surface of the island-shaped semiconductor layer. (Figure 11
(D))

【００５３】次いで、駆動回路のｐチャネル型ＴＦＴの
ソース領域およびドレイン領域を形成するために、ｐ型
を付与する不純物元素を添加する工程を行う。ここで
は、ゲート電極２２８をマスクとして、自己整合的に不
純物領域を形成する。このとき、ｎチャネル型ＴＦＴが
形成される領域はレジストマスク２３８で被覆してお
く。そして、ジボラン（Ｂ₂Ｈ₆）を用いたイオンドープ
法で不純物領域２３９を形成する。この領域のボロン
（Ｂ）濃度は３×10²⁰〜３×10²¹atoms／cm³となるよう
にする。本明細書中では、ここで形成された不純物領域
２３９に含まれるｐ型を付与する不純物元素の濃度を
（ｐ+）と表す。（図12（Ａ））Next, in order to form a source region and a drain region of the p-channel TFT of the driving circuit, a step of adding an impurity element imparting p-type is performed. Here, the impurity regions are formed in a self-aligned manner using the gate electrode 228 as a mask. At this time, the region where the n-channel TFT is to be formed is covered with a resist mask 238. Then, an impurity region 239 is formed by an ion doping method using diborane (B ₂ H ₆ ). The boron (B) concentration in this region is set to 3 × 10 ^{20 to} 3 × 10 ²¹ atoms / cm ³ . In this specification, the concentration of the impurity element imparting p-type contained in the impurity region 239 formed here is expressed as (p +). (Fig. 12 (A))

【００５４】次に、ｎチャネル型ＴＦＴにおいて、ソー
ス領域またはドレイン領域として機能する不純物領域の
形成を行う。ゲート電極およびｐチャネル型ＴＦＴとな
る領域を覆う形でレジストマスク２４０〜２４２を形成
し、ｎ型を付与する不純物元素が添加して不純物領域２
４３〜２４７を形成する。これは、フォスフィン（ＰＨ
₃）を用いたイオンドープ法で行い、この領域のリン
（Ｐ）濃度を１×10²⁰〜１×10²¹atoms／cm³とする。本
明細書中では、ここで形成された不純物領域217〜218に
含まれるｎ型を付与する不純物元素の濃度を（ｎ+）と
表す。（図12（Ｂ））Next, in the n-channel TFT, an impurity region functioning as a source region or a drain region is formed. Resist masks 240 to 242 are formed so as to cover the gate electrode and the region to be the p-channel TFT, and an impurity element imparting n-type is added to the impurity region 2
43 to 247 are formed. This is a phosphine (PH
_The ion doping method using ₃ ) is performed, and the phosphorus (P) concentration in this region is set to 1 × 10 ²⁰ to 1 × 10 ²¹ atoms / cm ³ . In this specification, the concentration of the impurity element imparting n-type contained in the impurity regions 217 to 218 formed here is expressed as (n +). (Fig. 12 (B))

【００５５】不純物領域２４３〜２４７には、既に前工
程で添加されたリン（Ｐ）またはボロン（Ｂ）が含まれ
ているが、それに比して十分に高い濃度でリン（Ｐ）が
添加されるので、前工程で添加されたリン（Ｐ）または
ボロン（Ｂ）の影響は考えなくても良い。また、不純物
領域２４３に添加されたリン（Ｐ）濃度は図12（Ａ）で
添加されたボロン（Ｂ）濃度の１／２〜１／３なのでｐ
型の導電性が確保され、ＴＦＴの特性に何ら影響を与え
ることはない。The impurity regions 243 to 247 contain phosphorus (P) or boron (B) already added in the previous step, but phosphorus (P) is added at a sufficiently high concentration. Therefore, it is not necessary to consider the influence of phosphorus (P) or boron (B) added in the previous step. Since the concentration of phosphorus (P) added to the impurity region 243 is ２〜 to ３ of the concentration of boron (B) added in FIG.
The conductivity of the mold is ensured, and does not affect the characteristics of the TFT at all.

【００５６】次に、レジストマスクを除去して、画素部
のｎチャネル型ＴＦＴのＬＤＤ領域を形成するためにｎ
型を付与する不純物添加の工程を行う。ここで添加する
リン（Ｐ）の濃度は１×10¹⁶〜５×10¹⁸atoms／cm³であ
り、図10（Ｅ）および図12（Ａ）、（Ｂ）で添加する不
純物元素の濃度よりも低濃度で添加することで、不純物
領域２４９、２５０が形成される。本明細書中では、こ
こで形成された不純物領域に含まれるｎ型を付与する不
純物元素の濃度を（ｎ--）と表す。（図12（Ｃ））Next, the resist mask is removed to form an n-channel TFT LDD region in the pixel portion.
A step of adding an impurity for imparting a mold is performed. The concentration of phosphorus (P) added here is 1 × 10 ^{16 to} 5 × 10 ¹⁸ atoms / cm ^3, which is higher than the concentration of the impurity element added in FIGS. 10 (E), 12 (A) and 12 (B). Is also added at a low concentration to form impurity regions 249 and 250. In this specification, the concentration of the impurity element imparting n-type contained in the impurity region formed here is expressed as (n--). (Fig. 12 (C))

【００５７】そして、後に第１の層間絶縁膜の一部とな
る保護絶縁膜２５１を形成する。保護絶縁膜２５１は窒
化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜ま
たはそれらを組み合わせた積層膜で形成すれば良い。ま
た、膜厚は１００〜４００ｎｍとすれば良い。Then, a protective insulating film 251 to be a part of the first interlayer insulating film is formed later. The protective insulating film 251 may be formed using a silicon nitride film, a silicon oxide film, a silicon nitride oxide film, or a stacked film including a combination thereof. Further, the film thickness may be 100 to 400 nm.

【００５８】その後、それぞれの濃度で添加されたｎ型
またはｐ型を付与する不純物元素を活性化するために熱
処理工程を行う。この工程はファーネスアニール法、レ
ーザーアニール法、またはラピッドサーマルアニール法
（ＲＴＡ法）で行うことができる。さらに、３〜１００
％の水素を含む雰囲気中で、３００〜４５０℃で１〜１
２時間の熱処理を行い、島状半導体層を水素化する工程
を行う。この工程は熱的に励起された水素により活性層
のダングリングボンドを終端する工程である。水素化の
他の手段として、プラズマ水素化（プラズマにより励起
された水素を用いる）を行っても良い。Thereafter, a heat treatment step is performed to activate the n-type or p-type imparting impurity elements added at the respective concentrations. This step can be performed by a furnace annealing method, a laser annealing method, or a rapid thermal annealing method (RTA method). Furthermore, 3 to 100
% At 300 to 450 ° C. in an atmosphere containing 1% hydrogen.
A heat treatment for 2 hours is performed to perform a step of hydrogenating the island-shaped semiconductor layer. In this step, dangling bonds in the active layer are terminated by thermally excited hydrogen. As another means of hydrogenation, plasma hydrogenation (using hydrogen excited by plasma) may be performed.

【００５９】島状半導体層には第１の領域にドープした
微量の金属Niが残っている。そのような状態でもＴＦＴ
を完成させることが可能であるが、残留する結晶化を促
進する金属を少なくともチャネル形成領域から除去する
方がより好ましい。この結晶化を促進する金属を除去す
る手段の一つにリン（Ｐ）によるゲッタリング作用を利
用する手段があるが、ゲッタリングに必要なリン（Ｐ）
の濃度は図12（Ｂ）で形成した不純物領域（ｎ+）と同
程度であり、ここで実施される活性化工程の熱処理によ
り、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴのチ
ャネル形成領域から金属Niをゲッタリングすることがで
きる。（図12（Ｄ））A small amount of metal Ni doped in the first region remains in the island-like semiconductor layer. Even in such a state, the TFT
Can be completed, but it is more preferable to remove at least the metal that promotes the remaining crystallization from the channel formation region. One of the means for removing the metal which promotes the crystallization is a means utilizing the gettering action by phosphorus (P), but phosphorus (P) necessary for gettering is used.
The concentration of is approximately the same as that of the impurity region (n +) formed in FIG. Ni can be gettered. (Fig. 12 (D))

【００６０】活性化工程を終えたら、保護絶縁膜２５１
の上に５００〜１５００ｎｍの厚さの層間絶縁膜２５２
を形成する。前記保護絶縁膜２５１と層間絶縁膜２５２
とでなる積層膜を第１の層間絶縁膜とする。その後、そ
れぞれのＴＦＴのソース領域またはドレイン領域に達す
るコンタクトホールを形成し、ソース配線２５３〜２５
６と、ドレイン配線２５７〜２５９を形成する。After completing the activation step, the protective insulating film 251 is formed.
An interlayer insulating film 252 having a thickness of 500 to 1500 nm
To form The protective insulating film 251 and the interlayer insulating film 252
Is a first interlayer insulating film. Thereafter, contact holes reaching the source region or the drain region of each TFT are formed, and the source wirings 253 to 25 are formed.
6 and drain wirings 257 to 259 are formed.

【００６１】次に、パッシベーション膜２６０として、
窒化シリコン膜、酸化シリコン膜、または窒化酸化シリ
コン膜を５０〜５００ｎｍ（代表的には１００〜３００
ｎｍ）の厚さで形成する。この状態で水素化処理、ある
いはプラズマ水素化を行っても良い。（図13（Ａ））Next, as the passivation film 260,
A silicon nitride film, a silicon oxide film, or a silicon nitride oxide film is 50 to 500 nm (typically, 100 to 300 nm).
(nm). Hydrogenation treatment or plasma hydrogenation may be performed in this state. (Fig. 13 (A))

【００６２】その後、有機樹脂からなる第２の層間絶縁
膜２６１を１．０〜１．５μｍの厚さに形成する。有機
樹脂としては、ポリイミド、アクリル、ポリアミド、ポ
リイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使
用することができる。そして、第２の層間絶縁膜２６１
にドレイン配線２５９に達するコンタクトホールを形成
し、画素電極２６２を形成する。画素電極２６２は、透
過型液晶表示装置とする場合には透明導電膜を用いれば
良く、反射型の液晶表示装置とする場合には金属膜を用
いれば良い。（図13（Ｂ））After that, a second interlayer insulating film 261 made of an organic resin is formed to a thickness of 1.0 to 1.5 μm. As the organic resin, polyimide, acrylic, polyamide, polyimide amide, BCB (benzocyclobutene), or the like can be used. Then, the second interlayer insulating film 261
Then, a contact hole reaching the drain wiring 259 is formed, and a pixel electrode 262 is formed. As the pixel electrode 262, a transparent conductive film may be used in the case of a transmissive liquid crystal display device, and a metal film may be used in the case of a reflective liquid crystal display device. (Fig. 13 (B))

【００６３】こうして同一基板上に、駆動回路と画素部
とを有したアクティブマトリクス基板が完成できる。駆
動回路にはｐチャネル型ＴＦＴ２８５、第１のｎチャネ
ル型ＴＦＴ２８６、第２のｎチャネル型ＴＦＴ２８７、
画素部にはｎチャネル型ＴＦＴ２８８でなる画素ＴＦＴ
が形成できる。Thus, an active matrix substrate having a drive circuit and a pixel portion on the same substrate can be completed. The driving circuit includes a p-channel TFT 285, a first n-channel TFT 286, a second n-channel TFT 287,
In the pixel portion, a pixel TFT composed of an n-channel TFT 288
Can be formed.

【００６４】駆動回路のｐチャネル型ＴＦＴ２８５に
は、チャネル形成領域２６３、ソース領域２６４、ドレ
イン領域２６５を有している。第１のｎチャネル型ＴＦ
Ｔ２８６には、チャネル形成領域２６６、Ｌov領域２６
７、ソース領域２６８、ドレイン領域２６９を有してい
る。第２のｎチャネル型ＴＦＴ２８７には、チャネル形
成領域２７０、ＬＤＤ領域２７１，２７２、ソース領域
２７３、ドレイン領域２７４を有している。画素部のｎ
チャネル型ＴＦＴ２８８には、チャネル形成領域２７
５、２７６、Ｌoff領域２７７〜２８０を有している。
Ｌoff領域はゲート電極に対してオフセット形成され、
オフセット領域の長さは０．０２〜０．２μｍである。
さらに、ゲート電極と同時に形成される容量配線２３２
と、ゲート絶縁膜と同じ材料から成る絶縁膜と、ｎチャ
ネル型ＴＦＴ２８８のドレイン領域２８３に接続するｎ
型を付与する不純物元素が添加された半導体層２８４と
から保持容量２８９が形成されている。図13（Ｂ）では
画素部のｎチャネル型ＴＦＴ２８７をダブルゲート構造
としたが、シングルゲート構造でも良いし、複数のゲー
ト電極を設けたマルチゲート構造としても差し支えな
い。The p-channel TFT 285 of the driving circuit has a channel forming region 263, a source region 264, and a drain region 265. First n-channel type TF
In T286, the channel formation region 266 and the Lov region 26
7, a source region 268 and a drain region 269. The second n-channel TFT 287 has a channel formation region 270, LDD regions 271 and 272, a source region 273, and a drain region 274. Pixel part n
The channel type TFT 288 includes a channel forming region 27.
5, 276, and Loff areas 277 to 280.
The Loff region is offset with respect to the gate electrode,
The length of the offset region is 0.02 to 0.2 μm.
Further, the capacitance wiring 232 formed simultaneously with the gate electrode
And an insulating film made of the same material as the gate insulating film, and n connected to the drain region 283 of the n-channel TFT 288.
A storage capacitor 289 is formed from the semiconductor layer 284 to which the impurity element imparting the mold is added. In FIG. 13B, the n-channel TFT 287 in the pixel portion has a double gate structure; however, it may have a single gate structure or a multi-gate structure provided with a plurality of gate electrodes.

【００６５】［実施例2］本実例では、アクティブマト
リクス基板から、アクティブマトリクス型液晶表示装置
を作製する工程を説明する。図14に示すように、実施例
１で作製した図13（Ｂ）の状態のアクティブマトリクス
基板に対し、配向膜６０１を形成する。通常液晶表示素
子の配向膜にはポリイミド樹脂が多く用いられている。
対向側の対向基板６０２には、遮光膜６０３、透明導電
膜６０４および配向膜６０５を形成した。配向膜を形成
した後、ラビング処理を施して液晶分子がある一定のプ
レチルト角を持って配向するようにする。そして、画素
部と、ＣＭＯＳ回路が形成されたアクティブマトリクス
基板と対向基板とを、公知のセル組み工程によってシー
ル材やスペーサ（共に図示せず）などを介して貼りあわ
せる。その後、両基板の間に液晶材料６０６を注入し、
封止剤（図示せず）によって完全に封止する。液晶材料
には公知の液晶材料を用いれば良い。このようにして図
７に示すアクティブマトリクス型液晶表示装置が完成す
る。[Embodiment 2] In this embodiment, a process of manufacturing an active matrix type liquid crystal display device from an active matrix substrate will be described. As shown in FIG. 14, an alignment film 601 is formed on the active matrix substrate in the state shown in FIG. Usually, a polyimide resin is often used for an alignment film of a liquid crystal display element.
The light-shielding film 603, the transparent conductive film 604, and the alignment film 605 were formed on the opposite substrate 602 on the opposite side. After forming the alignment film, a rubbing treatment is performed so that the liquid crystal molecules are aligned with a certain pretilt angle. Then, the pixel portion, the active matrix substrate on which the CMOS circuit is formed, and the opposing substrate are bonded to each other via a sealing material or a spacer (both not shown) by a known cell assembling process. After that, a liquid crystal material 606 is injected between the two substrates,
Completely seal with a sealant (not shown). A known liquid crystal material may be used as the liquid crystal material. Thus, the active matrix type liquid crystal display device shown in FIG. 7 is completed.

【００６６】次にこのアクティブマトリクス型液晶表示
装置の構成を、図15の斜視図および図16の上面図を用い
て説明する。尚、図15と図16は、図10〜図13と図14の断
面構造図と対応付けるため、共通の符号を用いている。
また、図16で示すＡ―Ａ’に沿った断面構造は、図13
（Ｂ）に示す画素部の断面図に対応している。Next, the structure of the active matrix type liquid crystal display device will be described with reference to the perspective view of FIG. 15 and the top view of FIG. 15 and FIG. 16 are denoted by the same reference numerals in order to correspond to the sectional structural views of FIG. 10 to FIG. 13 and FIG.
The cross-sectional structure along the line AA ′ shown in FIG.
This corresponds to the cross-sectional view of the pixel portion shown in FIG.

【００６７】アクティブマトリクス基板は、ガラス基板
２０１上に形成された、画素部７０１と、走査信号側駆
動回路７０２と、画像信号側駆動回路７０３で構成され
る。画素部にはｎチャネル型ＴＦＴ２８８が設けられ、
周辺に設けられるドライバー回路はＣＭＯＳ回路を基本
として構成されている。走査信号側駆動回路７０２と、
画像信号側駆動回路７０３はそれぞれゲート配線２３１
（ゲート電極に接続し、延在して形成される意味で同じ
符号を用いて表す）とソース配線２５６で画素部のｎチ
ャネル型ＴＦＴ２８８に接続している。また、ＦＰＣ７
３１が外部入出力端子７３４に接続される。The active matrix substrate includes a pixel portion 701, a scanning signal side driving circuit 702, and an image signal side driving circuit 703 formed on the glass substrate 201. An n-channel TFT 288 is provided in the pixel portion,
The driver circuit provided on the periphery is configured based on a CMOS circuit. A scanning signal side driving circuit 702;
Each of the image signal side driving circuits 703 includes a gate wiring 231.
(Connected to the gate electrode and denoted by the same reference sign in the sense that it is formed extending) and connected to the n-channel TFT 288 in the pixel portion by the source wiring 256. Also, FPC7
31 is connected to the external input / output terminal 734.

【００６８】図16は画素部７０１の一部分（ほぼ一画素
分）を示す上面図である。ゲート配線２３１は、図示さ
れていないゲート絶縁膜を介してその下の活性層と交差
している。図示はしていないが、活性層には、ソース領
域、ドレイン領域、ｎ--領域でなるＬoff領域が形成さ
れている。また、２９０はソース配線２５６とソース領
域２８１とのコンタクト部、２９２はドレイン配線２５
９とドレイン領域２８３とのコンタクト部、２９２はド
レイン配線２５９と画素電極２６２のコンタクト部であ
る。保持容量２８９は、ｎチャネル型ＴＦＴ２８８のド
レイン領域から延在する半導体層２８４とゲート絶縁膜
を介して容量配線２３２が重なる領域で形成される。FIG. 16 is a top view showing a part (almost one pixel) of the pixel portion 701. The gate wiring 231 intersects an active layer therebelow via a gate insulating film (not shown). Although not shown, an Loff region including a source region, a drain region, and an n− region is formed in the active layer. 290 is a contact portion between the source wiring 256 and the source region 281, and 292 is a drain wiring 25
Reference numeral 292 denotes a contact portion between the drain wiring 259 and the pixel electrode 262. The storage capacitor 289 is formed in a region where the capacitor wiring 232 overlaps with the semiconductor layer 284 extending from the drain region of the n-channel TFT 288 via a gate insulating film.

【００６９】なお、本実施例のアクティブマトリクス型
液晶表示装置は、以下の実施例におけるいずれの構成と
も自由に組み合わせてアクティブマトリクス型液晶表示
装置を作製することができる。The active matrix liquid crystal display device of this embodiment can be freely combined with any of the configurations in the following embodiments to produce an active matrix liquid crystal display device.

【００７０】〔実施例3〕実施例3では第１の領域におけ
る結晶核の位置制御の方法として、温度勾配を利用した
例を取り上げる。図17において、基板1706には、ガラス
基板や石英基板を使用することができる。基板1706のＴ
ＦＴが形成される表面には、珪素（シリコン）を含む絶
縁膜からなる下地膜1707を形成する。本実施例では、下
地膜1707として、２００ｎｍ厚の窒化酸化珪素膜を形成
する。Embodiment 3 In Embodiment 3, an example using a temperature gradient will be described as a method of controlling the position of a crystal nucleus in the first region. In FIG. 17, a glass substrate or a quartz substrate can be used as the substrate 1706. T of substrate 1706
A base film 1707 made of an insulating film containing silicon is formed on the surface on which the FT is formed. In this embodiment, a 200-nm-thick silicon nitride oxide film is formed as the base film 1707.

【００７１】次に高融点金属であるWやTa層を成膜し、
フォトリソ工程、ドライエッチング工程を経て、金属マ
スク1710を形成する。ドライエッチング時に、金属マス
クにテーパーを形成する。テーパーの角度1711は異なる
2つの優先結晶成長方向が為す角度にする。Next, a W or Ta layer, which is a high melting point metal, is formed.
A metal mask 1710 is formed through a photolithography process and a dry etching process. At the time of dry etching, a taper is formed in the metal mask. Different taper angles 1711
The angle is formed by the two preferential crystal growth directions.

【００７２】次にシリコンを含むゲート絶縁膜1709をプ
ラズマＣＶＤ法またはスパッタ法を用いて１０〜１５０
ｎｍの厚さに形成し、さらにプラズマCVDを用いて２０
〜１００ｎｍの厚さの、非晶質Si薄膜1708を成膜する。Next, a gate insulating film 1709 containing silicon is formed by a plasma CVD method or a sputtering method for 10 to 150 minutes.
formed to a thickness of 20 nm, and furthermore,
An amorphous Si thin film 1708 having a thickness of about 100 nm is formed.

【００７３】次に、非晶質Si薄膜1708に対してレーザー
から発する光（レーザー光）を照射する。レーザーとし
ては、パルス発振型または連続発振型のエキシマレーザ
ーを用いれば良いが、連続発振型のアルゴンレーザーで
も良い。またはＮｄ：ＹＡＧレーザーの第２高調波、第
３高調波または第４高調波を用いても良い。さらに、レ
ーザー光のビーム形状は線状（長方形状も含む）であっ
ても矩形状であっても構わない。Next, the amorphous Si thin film 1708 is irradiated with light (laser light) emitted from a laser. As the laser, a pulse oscillation type or continuous oscillation type excimer laser may be used, but a continuous oscillation type argon laser may be used. Alternatively, a second harmonic, a third harmonic, or a fourth harmonic of an Nd: YAG laser may be used. Further, the beam shape of the laser light may be linear (including rectangular) or rectangular.

【００７４】また、レーザー光の代わりにランプから発
する光（ランプ光）を照射（以下、ランプアニールとい
う）しても良い。ランプ光としては、ハロゲンランプ、
赤外ランプ等から発するランプ光を用いることができ
る。Further, instead of laser light, light emitted from a lamp (lamp light) may be applied (hereinafter, referred to as lamp annealing). Halogen lamp,
Lamp light emitted from an infrared lamp or the like can be used.

【００７５】これらの光を照射することにより金属マス
ク1710上とその周囲の非晶質Si薄膜1708は液化するが、
金属マスク1710が熱溜となり、金属マスク下の非晶質Si
薄膜に温度勾配が生じ、固化は金属マスク1710の周囲の
非晶質Si薄膜から始まる。つまりこの場合、第１の領域
1701から結晶核が発生し、第２の領域1702でエピタキシ
ャル成長し、第３の領域1703で結晶成長方向が折り曲げ
られ、第４の領域1704で結晶性の良い薄膜が得られるこ
とになる。そして更に別の第３の領域1713でフィルター
にかけられ、金属マスク真上の第４の領域1714で良い結
晶が得られる。これは金属マスク1710の両端から起こ
る。By irradiating these lights, the amorphous Si thin film 1708 on and around the metal mask 1710 is liquefied.
The metal mask 1710 becomes a heat reservoir, and the amorphous Si under the metal mask becomes amorphous.
A temperature gradient occurs in the thin film, and solidification starts from the amorphous Si thin film around the metal mask 1710. That is, in this case, the first area
A crystal nucleus is generated from 1701, epitaxially grows in the second region 1702, the crystal growth direction is bent in the third region 1703, and a thin film with good crystallinity is obtained in the fourth region 1704. Then, it is filtered in yet another third region 1713, and a good crystal is obtained in the fourth region 1714 just above the metal mask. This occurs from both ends of the metal mask 1710.

【００７６】このようにして得られた薄膜を用いて高性
能なデバイスを形成することができる。また、液層成長
における横成長法と線状の島状半導体層を形成する方法
や、電場を加える方法を組み合わせてもよい。Using the thin film thus obtained, a high-performance device can be formed. Further, a lateral growth method in liquid layer growth may be combined with a method of forming a linear island-shaped semiconductor layer or a method of applying an electric field.

【００７７】〔実施例4〕実施例4では第３の領域で結晶
成長を別の優先結晶成長方向へ誘導する方法として電場
を加える方法の説明を行う。これは電場の方向へ結晶成
長が促進又は抑制されることを利用するものである。結
晶成長を促進する金属としてNiを使用したときの、電場
を印加したときの、結晶化促進に関してはSang-Hyun Pa
rkらによって報告されている。（Jpn.J.Appl.Phys. Vo
l.38(1999) Pt.2,No.2A）[Embodiment 4] In Embodiment 4, a method of applying an electric field as a method of inducing crystal growth in another preferential crystal growth direction in the third region will be described. This utilizes the fact that crystal growth is promoted or suppressed in the direction of the electric field. When Ni is used as a metal that promotes crystal growth, and when an electric field is applied, crystallization is promoted by Sang-Hyun Pa
Reported by rk et al. (Jpn.J.Appl.Phys.Vo
l.38 (1999) Pt.2, No.2A)

【００７８】図18において、基板1806には、ガラス基板
や石英基板を使用することができる。基板1806のＴＦＴ
が形成される表面には、珪素（シリコン）を含む絶縁膜
からなる下地膜1807を形成する。本実施例では、下地膜
1807として、２００ｎｍ厚の窒化酸化珪素膜を形成す
る。さらにプラズマCVDを用いて２０〜１００ｎｍの厚
さの、非晶質Si薄膜1808を成膜する。In FIG. 18, as a substrate 1806, a glass substrate or a quartz substrate can be used. TFT of substrate 1806
A base film 1807 made of an insulating film containing silicon (silicon) is formed on the surface on which is formed. In this embodiment, the base film
As 1807, a 200-nm-thick silicon nitride oxide film is formed. Further, an amorphous Si thin film 1808 having a thickness of 20 to 100 nm is formed using plasma CVD.

【００７９】次に第１の領域1801に結晶化を促進させる
金属Niのドープを行い、550℃の温度で熱処理を行う。
この時基板外部若しくは内部に作り込んだ電極（図示は
していない）から、非晶質Si薄膜に平行に電場を加え
る。このとき最初の1時間は方向1818から電場を加え、
続けて次の3時間は方向1819から電場を加える。電場を
加える方向は、角度1811がNiSi₂の優先結晶成長方向[11
1]が為す70.53度又は109.47度となるようにする。電場
を加える方向を変えたために結晶成長の進行方向が変化
した領域が第３の領域1803となる。電場の向きを変える
周期を短くし、何回も変化させると更に効果的である。
周期は分単位や秒単位であってもよいし、秒単位以下で
あってもよい。このように結晶成長時にフィルターを通
すことによって第４の領域1804において単結晶に近い結
晶を作ることができる。第４の領域1804を使って様々な
デバイスが形成でき、このデバイスを用いることで高性
能な製品を作ることが可能となる。Next, the first region 1801 is doped with metal Ni for promoting crystallization, and heat treatment is performed at a temperature of 550 ° C.
At this time, an electric field is applied in parallel to the amorphous Si thin film from an electrode (not shown) formed outside or inside the substrate. At this time, an electric field is applied from the direction 1818 for the first hour,
The electric field is applied from direction 1819 for the next 3 hours. The direction in which the electric field is applied is such that the angle 1811 is the preferred crystal growth direction of NiSi ₂ [11
1] should be 70.53 degrees or 109.47 degrees. A region where the direction of crystal growth progresses due to a change in the direction of applying an electric field is a third region 1803. It is more effective to shorten the cycle of changing the direction of the electric field and change it many times.
The cycle may be in minutes or seconds or less than seconds. In this manner, by passing a filter during crystal growth, a crystal close to a single crystal can be formed in the fourth region 1804. Various devices can be formed using the fourth region 1804, and by using this device, a high-performance product can be manufactured.

【００８０】〔実施例5〕第３の領域で、結晶成長を別
の優先結晶成長方向へ誘導する方法として、マスクの段
差を用いる方法を、発明実施の形態で説明したが、実施
例5では溝を使った方法を示す。図19において、基板190
6には、ガラス基板や石英基板を使用することができ
る。その他にもシリコン基板、金属基板またはステンレ
ス基板の表面に絶縁膜を形成したものを基板としても良
い。耐熱性が許せばプラスチック基板を用いることも可
能である。そして、基板1906のＴＦＴが形成される表面
には、珪素（シリコン）を含む絶縁膜からなる下地膜19
07を形成する。本実施例では、下地膜1907として、２０
０ｎｍ厚の窒化酸化珪素膜を形成する。[Embodiment 5] In the third embodiment, a method using a step of a mask as a method for inducing crystal growth in another preferential crystal growth direction in the third region has been described in the embodiment of the present invention. The method using a groove is shown. In FIG. 19, the substrate 190
For 6, a glass substrate or a quartz substrate can be used. Alternatively, a substrate obtained by forming an insulating film on a surface of a silicon substrate, a metal substrate, or a stainless steel substrate may be used as the substrate. If heat resistance permits, a plastic substrate can be used. On the surface of the substrate 1906 where the TFT is to be formed, a base film 19 made of an insulating film containing silicon (silicon) is provided.
Form 07. In this embodiment, as the base film 1907, 20
A 0-nm-thick silicon oxynitride film is formed.

【００８１】次に酸化膜若しくは高融点金属であるWやT
a層1910を形成する。この層の厚さはこの後成膜を行う
半導体膜の厚さ２０〜１００ｎｍに対して1桁〜2桁大き
いものとする。更にこの時、ドライエッチングプロセス
を用いて、図Hに示す溝を形成する。溝の斜面部分の斜
平面と基板平面が為す角度1911が重要である。以下この
角度に関して説明を行う。Next, W or T which is an oxide film or a high melting point metal is used.
An a layer 1910 is formed. The thickness of this layer is one to two orders of magnitude larger than the thickness of the semiconductor film to be formed later, 20 to 100 nm. Further, at this time, a groove shown in FIG. H is formed by using a dry etching process. The angle 1911 between the plane of the groove and the plane of the substrate is important. Hereinafter, this angle will be described.

【００８２】溝の斜面部分の斜平面と基板平面が為す角
度1911を70.53度または109.47度とする。この角度はNiS
i₂の異なる優先結晶成長方向[111]が為す角度である。
テーパー部の斜平面と基板平面が為す角度1911が70.53
度より小さくてもよい。The angle 1911 between the inclined plane of the inclined surface of the groove and the substrate plane is set to 70.53 degrees or 109.47 degrees. This angle is NiS
different preferred crystal growth direction of i ₂ [111] is the angle made.
The angle 1911 between the inclined plane of the tapered part and the substrate plane is 70.53
It may be smaller than the degree.

【００８３】次に２０〜１００ｎｍの厚さの、非晶質Si
半導体薄膜1908を公知の成膜法で基板全面に成膜す
る。Next, an amorphous Si film having a thickness of 20 to 100 nm is formed.
A semiconductor thin film 1908 is formed over the entire surface of the substrate by a known film forming method.

【００８４】そして第１の領域1901にNiをドープし、そ
の後拡散炉等の装置を用いて550℃で熱処理を行う。非
晶質Si 半導体薄膜1908の斜面部分における第２の領域1
902でエピタキシャル成長が進行し、第３の領域1903で
薄膜が折れ曲がり、結晶成長方向にふるいがかけられ
る。第４の領域1904で結晶成長を行う。Then, the first region 1901 is doped with Ni, and then heat treatment is performed at 550 ° C. using a device such as a diffusion furnace. Second region 1 in slope portion of amorphous Si semiconductor thin film 1908
Epitaxial growth proceeds at 902, and the thin film is bent at the third region 1903 and sieved in the crystal growth direction. Crystal growth is performed in the fourth region 1904.

【００８５】こうして結晶化を行った第４の領域1904を
使用したデバイスを作製すれば、高性能の製品を作るこ
とができる。When a device using the fourth region 1904 thus crystallized is manufactured, a high-performance product can be manufactured.

【００８６】〔実施例6〕図20は、活性層となる薄膜の
結晶化に関して、第３の領域を線状の形状にして、結晶
成長を別の優先結晶成長方向へ誘導する方法を用いる場
合に、第３の領域を複数個使用したものである。[Embodiment 6] FIG. 20 shows a case where a method of forming a third region into a linear shape and inducing crystal growth in another preferential crystal growth direction is used for crystallization of a thin film to be an active layer. In addition, a plurality of third regions are used.

【００８７】図20において、基板2006には、ガラス基板
や石英基板等を使用する。基板2006のＴＦＴが形成され
る表面には、珪素（シリコン）を含む絶縁膜からなる下
地膜2007を形成する。本実施例では、下地膜2007とし
て、２００ｎｍ厚の窒化酸化珪素膜を形成する。さらに
２０〜１００ｎｍの厚さの、非晶質Si 半導体薄膜2008
を公知の成膜法で基板全面に成膜する。次に第３の領域
2003に線状の島状半導体層を形成する。この島状半導体
層は複数回折れ曲がったものとし、その折れ曲がりの角
度は結晶の優先結晶成長方向に基づいた角度とする。In FIG. 20, a glass substrate, a quartz substrate, or the like is used as the substrate 2006. A base film 2007 made of an insulating film containing silicon is formed on the surface of the substrate 2006 where the TFT is to be formed. In this embodiment, a 200-nm-thick silicon nitride oxide film is formed as the base film 2007. Further, an amorphous Si semiconductor thin film having a thickness of 20 to 100 nm 2008
Is formed on the entire surface of the substrate by a known film forming method. Next, the third area
In 2003, a linear island-shaped semiconductor layer is formed. This island-shaped semiconductor layer is bent a plurality of times, and the angle of the bend is an angle based on the preferential crystal growth direction of the crystal.

【００８８】次に第１の領域に結晶化を促進させる金属
Niを添加し、550℃で4時間の熱処理第を行うことによ
り、第１の領域2001から核発生させ、第２の領域2002で
エピタキシャル成長させ、第３の領域2003で結晶成長の
進行方向を選択し、第４の領域2004に結晶性のよい薄膜
を形成することができる。第４の領域をデバイス形成に
使用する。Next, a metal for promoting crystallization is formed in the first region.
By adding Ni and performing a heat treatment at 550 ° C. for 4 hours, nuclei are generated from the first region 2001, epitaxial growth is performed in the second region 2002, and the direction of crystal growth is selected in the third region 2003. Thus, a thin film with good crystallinity can be formed in the fourth region 2004. The fourth region is used for device formation.

【００８９】〔実施例7〕本実施例では第３の領域で薄
膜を、薄膜に対して平行な方向から特定の角度だけ折り
曲げる方法を複数回使った方法を説明する。[Embodiment 7] In this embodiment, a method in which a method of bending a thin film in a third region by a specific angle from a direction parallel to the thin film is used a plurality of times will be described.

【００９０】図21において、基板2106には、ガラス基板
や石英基板等を使用する。基板2106のＴＦＴが形成され
る表面には、珪素（シリコン）を含む絶縁膜からなる下
地膜2107を形成する。本実施例では、下地膜2107とし
て、２００ｎｍ厚の窒化酸化珪素膜を形成する。In FIG. 21, as a substrate 2106, a glass substrate, a quartz substrate, or the like is used. A base film 2107 made of an insulating film containing silicon is formed on the surface of the substrate 2106 where the TFT is formed. In this embodiment, a 200-nm-thick silicon nitride oxide film is formed as the base film 2107.

【００９１】次にパターニングとドライエッチングプロ
セスを用いて、図21に示す溝を形成する。このとき溝の
斜面部分における各斜平面が為す角度を結晶の優先結晶
成長方向に基づいた角度とする。この後、２０〜１００
ｎｍの厚さの、非晶質Si 半導体薄膜2108を公知の成膜
法で基板全面に成膜する。Next, a groove shown in FIG. 21 is formed by using a patterning and a dry etching process. At this time, the angle formed by each inclined plane in the inclined portion of the groove is an angle based on the preferential crystal growth direction of the crystal. After this, 20-100
An amorphous Si semiconductor thin film 2108 having a thickness of nm is formed on the entire surface of the substrate by a known film forming method.

【００９２】第１の領域2101に結晶化を促進させる金属
Niを添加した後、550℃で4時間の熱処理を行うことによ
り、第１の領域2101で核発生させ、第２の領域2102でエ
ピタキシャル成長させ、第３の領域2103で結晶成長の進
行方向を選択し、第４の領域2104に結晶性のよい薄膜を
形成できる。この第４の領域2104をデバイス形成に使用
する。A metal which promotes crystallization in the first region 2101
After adding Ni, heat treatment is performed at 550 ° C. for 4 hours to generate nuclei in the first region 2101, epitaxially grow in the second region 2102, and select the direction of crystal growth in the third region 2103. Then, a thin film with good crystallinity can be formed in the fourth region 2104. This fourth region 2104 is used for device formation.

【００９３】［実施例8］本発明はアクティブマトリク
ス型ＥＬ表示装置に適用することが可能である。図22は
アクティブマトリクス型ＥＬ表示装置の回路図である。
画素部１１の周辺にはＸ方向駆動回路１２、Ｙ方向駆動
回路１３が設けられている。画素部１１の各画素は、ス
イッチ用ＴＦＴ１４、コンデンサ１５、電流駆動用ＴＦ
Ｔ7016、有機ＥＬ素子１７を有し、スイッチ用ＴＦＴ１
４にＸ方向信号線１８ａ、Ｙ方向信号線２０ａが接続さ
れ、電流駆動用ＴＦＴには電源線１９ａが接続される。[Embodiment 8] The present invention can be applied to an active matrix EL display device. FIG. 22 is a circuit diagram of an active matrix EL display device.
An X-direction drive circuit 12 and a Y-direction drive circuit 13 are provided around the pixel section 11. Each pixel of the pixel unit 11 includes a switching TFT 14, a capacitor 15, and a current driving TF.
T7016, having an organic EL element 17, and a switching TFT1
The X-direction signal line 18a and the Y-direction signal line 20a are connected to 4, and the power supply line 19a is connected to the current driving TFT.

【００９４】本発明のアクティブマトリクス型ＥＬ表示
装置では、Ｘ方向駆動回路１２、Ｙ方向駆動回路１３ま
たは電流駆動用ＴＦＴ１７に用いられるＴＦＴを図13
（Ｂ）のｐチャネル型ＴＦＴ２８５、ｎチャネル型ＴＦ
Ｔ２８６、またはｎチャネル型ＴＦＴ２８７を組み合わ
せて形成する。また、スイッチ用ＴＦＴ１４を図13
（Ｂ）のｎチャネル型ＴＦＴ２８８で形成する。In the active matrix type EL display device of the present invention, the TFT used for the X-direction drive circuit 12, the Y-direction drive circuit 13 or the current drive TFT 17 is shown in FIG.
(B) p-channel TFT 285, n-channel TF
It is formed by combining T286 or n-channel TFT 287. Also, the switching TFT 14 is
It is formed by the n-channel TFT 288 of FIG.

【００９５】尚、本実施例のアクティブマトリクス型Ｅ
Ｌ表示装置に対して、実施例１〜実施例7のいずれの構
成を組み合わせても良い。The active matrix type E of the present embodiment
Any configuration of the first to seventh embodiments may be combined with the L display device.

【００９６】［実施例9］本発明を実施して作製された
画素部や駆動回路を同一の基板上に一体形成したアクテ
ィブマトリクス基板は、さまざまな電気光学装置（アク
ティブマトリクス型液晶表示装置、アクティブマトリク
ス型ＥＬ表示装置、アクティブマトリクス型ＥＣ表示装
置）に用いることができる。即ち、これらの電気光学装
置を表示部として組み込んだ電子機器全てに本発明を実
施できる。[Embodiment 9] An active matrix substrate in which a pixel portion and a driving circuit manufactured by carrying out the present invention are integrally formed on the same substrate can be used in various electro-optical devices (active matrix liquid crystal display devices, active matrix (A matrix type EL display device, an active matrix type EC display device). That is, the present invention can be applied to all electronic devices incorporating these electro-optical devices as display units.

【００９７】そのような電子機器としては、ビデオカメ
ラ、デジタルカメラ、プロジェクター（リア型またはフ
ロント型）、ヘッドマウントディスプレイ（ゴーグル型
ディスプレイ）、カーナビゲーション、パーソナルコン
ピュータ、携帯電話または電子書籍など）が上げられ
る。それらの一例を図23に示す。Examples of such electronic equipment include a video camera, a digital camera, a projector (rear or front type), a head mounted display (goggle type display), a car navigation system, a personal computer, a mobile phone, and an electronic book. Can be Examples of those are shown in FIG.

【００９８】図23（Ａ）は携帯電話であり、本体９００
１、音声出力部９００２、音声入力部９００３、表示部
９００４、操作スイッチ９００５、アンテナ９００６か
ら構成されている。本願発明はアクティブマトリクス基
板を備えた表示部９００４に適用することができる。FIG. 23A shows a mobile phone, and a main body 900.
1, an audio output unit 9002, an audio input unit 9003, a display unit 9004, an operation switch 9005, and an antenna 9006. The present invention can be applied to the display portion 9004 including an active matrix substrate.

【００９９】図23（Ｂ）はビデオカメラであり、本体９
１０１、表示部９１０２、音声入力部９１０３、操作ス
イッチ９１０４、バッテリー９１０５、受像部９１０６
から成っている。本願発明はアクティブマトリクス基板
を備えた表示部９１０２に適用することができる。FIG. 23B shows a video camera,
101, display unit 9102, audio input unit 9103, operation switch 9104, battery 9105, image receiving unit 9106
Consists of The present invention can be applied to the display portion 9102 provided with an active matrix substrate.

【０１００】図23（Ｃ）はモバイルコンピュータであ
り、本体９２０１、カメラ部９２０２、受像部９２０
３、操作スイッチ９２０４、表示部９２０５で構成され
ている。本願発明はアクティブマトリクス基板を備えた
表示部９２０５に適用することができる。FIG. 23C shows a mobile computer, which includes a main body 9201, a camera section 9202, and an image receiving section 920.
3, an operation switch 9204, and a display unit 9205. The present invention can be applied to the display portion 9205 provided with an active matrix substrate.

【０１０１】図23（Ｄ）はゴーグル型ディスプレイであ
り、本体９３０１、表示部９３０２、アーム部９３０３
で構成される。本願発明は表示部９３０２に適用するこ
とができる。また、表示されていないが、その他の駆動
回路に使用することもできる。FIG. 23D shows a goggle type display having a main body 9301, a display portion 9302, and an arm portion 9303.
It consists of. The present invention can be applied to the display portion 9302. Although not shown, it can be used for other driving circuits.

【０１０２】図23（Ｅ）はリア型プロジェクターであ
り、本体９４０１、光源９４０２、表示装置９４０３、
偏光ビームスプリッタ９４０４、リフレクター９４０
５、９４０６、スクリーン９４０７で構成される。本発
明は表示装置９４０３に適用することができる。FIG. 23E shows a rear type projector, which includes a main body 9401, a light source 9402, a display device 9403,
Polarizing beam splitter 9404, reflector 940
5, 9406 and a screen 9407. The invention can be applied to the display device 9403.

【０１０３】図23（Ｆ）は携帯書籍であり、本体９５０
１、表示部９５０２、９５０３、記憶媒体９５０４、操
作スイッチ９５０５、アンテナ９５０６から構成されて
おり、ミニディスク（ＭＤ）やＤＶＤに記憶されたデー
タや、アンテナで受信したデータを表示するものであ
る。本発明は、表示部９５０２、９５０３は直視型の表
示装置に適用することができる。FIG. 23F shows a portable book, which has a main body 950.
1. It comprises display units 9502 and 9503, a storage medium 9504, operation switches 9505, and an antenna 9506, and displays data stored on a mini disk (MD) or a DVD or data received by the antenna. In the present invention, the display portions 9502 and 9503 can be applied to a direct-view display device.

【０１０４】また、ここでは図示しなかったが、本発明
はその他にも、カーナビゲーションシステムやイメージ
センサパーソナルコンピュータの表示部に適用すること
も可能である。このように、本願発明の適用範囲はきわ
めて広く、あらゆる分野の電子機器に適用することが可
能である。また、本実施例の電子機器は実施例１〜8の
どのような組み合わせから成る構成を用いても実現する
ことができる。Although not shown here, the present invention can also be applied to a car navigation system or a display unit of an image sensor personal computer. As described above, the applicable range of the present invention is extremely wide, and the present invention can be applied to electronic devices in all fields. Further, the electronic apparatus of the present embodiment can be realized by using a configuration composed of any combination of the embodiments 1 to 8.

【発明の効果】本願発明を用いることで、結晶性の良い
薄膜を形成することが可能となり、半導体装置（ここで
は具体的に電気光学装置）の動作性能や信頼性を大幅に
向上させることができる。According to the present invention, it is possible to form a thin film having good crystallinity, and it is possible to greatly improve the operation performance and reliability of a semiconductor device (specifically, an electro-optical device in this case). it can.

【図面の簡単な説明】[Brief description of the drawings]

【図１】 従来技術を示す図。FIG. 1 is a diagram showing a conventional technique.

【図２】 優先結晶成長方向を示す図。FIG. 2 is a diagram showing a preferential crystal growth direction.

【図３】 薄膜に対して平行な方向を示す図。FIG. 3 is a diagram showing a direction parallel to a thin film.

【図４】 発明を解決する方法を示す模式的な図。FIG. 4 is a schematic diagram showing a method for solving the invention.

【図５】 線状の島状半導体層を用いる方法を示す図。FIG. 5 illustrates a method using a linear island-shaped semiconductor layer.

【図６】 NiSi₂の優先結晶成長方向を示す図。FIG. 6 is a diagram showing a preferential crystal growth direction of NiSi ₂ .

【図７】 テーパーの角度を示す図。FIG. 7 is a diagram showing an angle of a taper.

【図８】 折り曲がった半導体薄膜を用いる方法を示す
図。FIG. 8 illustrates a method using a bent semiconductor thin film.

【図９】 線状の島状半導体層を用いる方法を示す図。FIG. 9 illustrates a method using a linear island-shaped semiconductor layer.

【図１０】 画素部、駆動回路の作製工程を示す断面
図。FIG. 10 is a cross-sectional view illustrating a manufacturing process of a pixel portion and a driver circuit.

【図１１】 画素部、駆動回路の作製工程を示す断面
図。FIG. 11 is a cross-sectional view illustrating a manufacturing process of a pixel portion and a driver circuit.

【図１２】 画素部、駆動回路の作製工程を示す断面
図。FIG. 12 is a cross-sectional view illustrating a manufacturing process of a pixel portion and a driver circuit.

【図１３】 画素部、駆動回路の作製工程を示す断面
図。FIG. 13 is a cross-sectional view illustrating a manufacturing process of a pixel portion and a driver circuit.

【図１４】 アクティブマトリクス型液晶表示装置の断
面構造図。FIG. 14 is a cross-sectional structural view of an active matrix liquid crystal display device.

【図１５】 アクティブマトリクス型液晶表示装置の斜
視図。FIG. 15 is a perspective view of an active matrix liquid crystal display device.

【図１６】 画素部の上面図。FIG. 16 is a top view of a pixel portion.

【図１７】 温度勾配を利用して結晶核発生位置を制御
した場合を示す図。FIG. 17 is a diagram showing a case where a crystal nucleus generation position is controlled using a temperature gradient.

【図１８】 電場を加えて結晶方位を選択させる方法を
示す図。FIG. 18 is a view showing a method of selecting a crystal orientation by applying an electric field.

【図１９】 折り曲がった半導体薄膜を用いる方法を示
す図。FIG. 19 is a diagram showing a method of using a bent semiconductor thin film.

【図２０】 結晶方位の選択を複数回利用する方法を示
す図。FIG. 20 is a diagram showing a method of using selection of a crystal orientation a plurality of times.

【図２１】 結晶方位の選択を複数回利用する方法を示
す図。FIG. 21 is a diagram showing a method of using the selection of a crystal orientation a plurality of times.

【図２２】 アクティブマトリクス型EL表示装置を示す
図。FIG. 22 illustrates an active matrix EL display device.

【図２３】 半導体装置の一例を示す図。FIG 23 illustrates an example of a semiconductor device.

【図２４】 結晶成長の折れ曲がりを示す図。FIG. 24 is a view showing a bend in crystal growth.

Claims (5)

【特許請求の範囲】[Claims] 【請求項１】半導体薄膜のうち第1の領域から結晶核を
発生させ、半導体薄膜のうち前記第１の領域と接する第
2の領域において、ある結晶成長方向に結晶成長を行
い、半導体薄膜のうち前記第2の領域と近接する第3の領
域において、2つの優先結晶方向が為す角度だけ前記結
晶成長方向を変え、半導体薄膜のうち前記第3の領域と
接する第4の領域において結晶成長を行う工程を有する
ことを特徴とする半導体装置の作製方法。A first region of the semiconductor thin film which generates a crystal nucleus and contacts a first region of the semiconductor thin film which contacts the first region.
In the second region, crystal growth is performed in a certain crystal growth direction, and in a third region of the semiconductor thin film adjacent to the second region, the crystal growth direction is changed by an angle formed by two priority crystal directions. A method for manufacturing a semiconductor device, comprising a step of performing crystal growth in a fourth region of the thin film that is in contact with the third region. 【請求項2】前記第3の領域を上面からみて線状の島状半
導体層に加工することを特徴とする請求項1に記載の半
導体装置の作製方法。2. The method according to claim 1, wherein the third region is processed into a linear island-shaped semiconductor layer as viewed from above. 【請求項3】前記第3の領域を断面からみてテーパー形状
をもつ半導体層に加工することを特徴とする請求項1に
記載の半導体装置の作製方法。3. The method for manufacturing a semiconductor device according to claim 1, wherein the third region is processed into a semiconductor layer having a tapered shape when viewed from a cross section. 【請求項4】前記第3の領域において、前記第３の領域に
電場をかけて、結晶成長方向を変えることを特徴とする
請求項1に記載の半導体装置の作製方法。4. The method according to claim 1, wherein an electric field is applied to the third region to change a crystal growth direction in the third region. 【請求項5】前記第１の領域において、結晶化を促進さ
せる金属をドープし結晶核を発生させることを特徴とす
る請求項1に記載の半導体装置の作製方法。5. The method according to claim 1, wherein the first region is doped with a metal that promotes crystallization to generate a crystal nucleus.