JP4755502B2 - 光受信機 - Google Patents

Description

本発明は光受信機にかかり、特にプリアンプとポストアンプとの間の伝送路にフレキシブルプリント基板を用いた光受信機に関する。

半導体フォトダイオードを受信素子として用いた光受信モジュールは光ファイバ伝送用トランシーバのキーデバイスの一つである。光トランシーバは近年のブロードバンドネットワークの普及とともに高速化がはかられ、ビットレートが１０Ｇｂｉｔ/ｓまでのものが広く用いられるようになっている。上記用途に適した光受信モジュールとしては小型、低コストであることが求められている。

特許文献１には、半導体フォトダイオードとプリアンプをＣＡＮ型のパッケージに搭載することにより光受信サブアセンブリの小型化、低コスト化を図った光トランシーバが記載されている。この光トランシーバは、光受信サブアセンブリと主基板とをフレキシブル基板で接続することにより実装時の寸法ずれや熱変化に伴う変形によるストレスを吸収して、ストレス起因不良の回避を図っている。

しかし、特許文献１の光受信機では、光受信サブアセンブリから出力される電気信号が主基板上のポストアンプに届く間に帯域内利得低下が生じる。その結果、１０Ｇｂｉｔ/ｓＥｔｈｅｒ用光トランシーバの受信感度評価指針の一つであるＳＲＳ(Stressed Receiver Sensitivity)が劣化するという問題がある。ここで、ＳＲＳとは送信用電気信号に予めノイズを重畳し、その条件でも伝送後の光信号の受信が正常に行われるかの評価指標である。ＳＲＳを向上するためには、５ＧＨｚ付近の小信号利得を、ＤＣの小信号利得より０.５ｄＢ程度大きくすることが、好ましいとされている。

また、非特許文献１には、主基板接続用のフレキシブル基板を具備した１０Ｇｂｉｔ/ｓ用光受信サブアセンブリが記載されている。

特開２００５-２１７２８４号公報 "１０ Ｇｂｐｓ用ＲＯＳＡ"、[ｏｎｌｉｎｅ]、Ｅｕｄｙｎａ、[平成１７年１１月１７日検索]、インターネット＜http://www.eudyna.com/news/pdf/No2_XMD-ROSA.pdf＞

背景技術にて用いられるフレキシブル基板は、柔軟性を得るために薄いものを用いる。フレキシブル基板は、通常５０μｍ程度の厚さのポリイミド膜の両面に厚さ３０μｍ程度の銅箔を貼り付けたものを使用する。このフレキシブル基板上に特性インピーダンスが５０Ωとなるマイクロストリップ線路形式の伝送線路を形成すると、線路幅を８０μｍ程度と非常に細くする必要がある。そのためフレキシブル基板での伝送損失は無視できない量になる。この伝送線路の伝送損失量を算出すると、周波数１０ＧＨｚにおける誘電損分が０.１２ｄＢ/ｃｍ、導体損分が０.２８ｄＢ/ｃｍ、合計０.４ｄＢ/ｃｍの伝送損失が見込まれる。この伝送損失は、ほぼ周波数に対し比例して増加する。例えば長さ２ｃｍのフレキシブル基板を光受信サブアセンブリに接続した場合、フレキシブル基板の前後でＤＣから５ＧＨｚでの帯域内利得低下が０.４ｄＢ増加してしまう。さらにこれに加え、フレキシブル基板と主基板の接続部、フレキシブル基板と光受信サブアセンブリの接続部における不連続部分で帯域劣化が助長される。

一般に、光受信サブアセンブリをはじめとした光受信モジュールに内蔵されるプリアンプＩＣは、ＩＣ出力部までの帯域内特性がフラットになるよう設計されている。その結果、主基板上のポストアンプの入力部においてはＤＣから５ＧＨｚにかけて、少なくとも０.４ｄＢ以上の帯域内利得低下が通常生じてしまうことになる。

この利得低下を補償する一手法として、光受信サブアセンブリ内部の実装条件をカスタマイズすることでプリアンプＩＣの出力部までの周波数特性をフラットなものから周波数に応じて利得が増加するような周波数特性に改変する手段が考えられた。我々の検討によれば、プリアンプの入力回路部の接地ワイヤを長くしたり、あるいはプリアンプと光受信素子(ＡＰＤまたはＰＩＮ-ＰＤ)の間または光受信素子とＲＦ接地用コンデンサの間の接続ワイヤを長くしたりすることで周波数特性を持ち上げ、ＤＣから周波数５ＧＨｚまでにおいて所望の特性を得ることができた。

しかし、通常のプリアンプ動作から逸脱させて高い周波数での利得ピーキングをかける動作としたため、回路の不安定性が増加した。その結果動作保証が必要な電圧・温度範囲の条件で変化させると、電源電圧が高くかつ動作温度が低い条件では光受信サブアセンブリが発振する不良が生じる場合があった。また、発振までに至らない場合でも、高周波において不要な利得ピークが増大し、光トランシーバの受信特性に不具合が生じる場合が多発した。

このように光トランシーバの安定生産には、光受信サブアセンブリ内部において無理なピーキングを施さない状態でプリアンプを動作させること、および光受信サブアセンブリの出力後、フレキシブル基板での帯域内利得低下を補償することが望まれた。

本発明は、良好な受信特性を実現できる光受信機構造を提案し、小型化と低コスト化を両立した光受信機を提供する。

上述した課題は、光信号を電気信号に変換する受光素子と、受光素子の出力信号を増幅する第1のアンプと、第１のアンプの出力をさらに増幅する第２のアンプとを含み、第１のアンプと第２のアンプとの間に、複数の受動素子から構成された周波数特性補償回路を有する光受信機により解決することができる。

また、光信号を電気信号に変換する受光素子と受光素子の出力信号を増幅する第1のアンプとを含む光受信サブアセンブリと、第1のアンプの出力をさらに増幅する第２のアンプを搭載する主基板とを含み、光受信サブアセンブリと主基板とは第１のアンプによって増幅された電気信号を伝送するフレキシブル基板で接続され、主基板上のフレキシブル基板接続部と第２のアンプとの間に、複数の受動素子から構成された周波数特性補償回路を有する光受信機により解決することができる。

本発明によれば、良好な受信特性を実現できる光受信機を得ることができる。

以下本発明の実施の形態に付いて、実施例を用い図面を参照しながら説明する。なお、実質同一部位には同じ参照番号を振り、説明は繰り返さない。

実施例１を図１ないし図４により説明する。ここで、図１は伝送速度１０Ｇｂｉｔ/ｓの光受信機の主要部分を説明する斜視図である。図２は光受信機を説明するフォトダイオードからポストアンプまでの回路図である。図３は周波数特性補償回路の特性を示すグラフである。図４は、効果を説明する周波数特性を示すグラフである。

図１において、光受信機の主要部は、光受信サブアセンブリ１と主基板５との間を可撓性を有しつつ接続するフレキシブル基板２とで構成される。
光受信サブアセンブリ１は、左方より入射された光変調信号を電気信号に変換し、差動信号を出力する。その差動出力信号は、２本の出力リードピンを通じてフレキシブル基板２上の伝送線路３および４に出力される。その出力信号は、主基板５上の配線パタンを通じて直流分離用容量７、８、平衡型減衰器回路を構成する抵抗９、１０、１１、１２および平衡型減衰回路と並列に接続した容量１３、１４を通過した後、ポストアンプ６に入力される。

光受信サブアセンブリ１の筐体としてはＣＡＮ型の金属パッケージ筐体を用いる。金属パッケージ筐体は電気的には接地電位として使用する。ＣＡＮ型のパッケージ筐体としては例えばφ５.３ｍｍのＴＯ-ＣＡＮ型の筐体などを用いる。その材料としては安価な鉄を用いると低コスト化に好適である。

フレキシブル基板２は厚さ５０μｍのポリイミド膜の両面に厚さ３０μｍの銅箔を貼り付けたものを使用する。さらに保護膜としてその両面に厚さ４０μｍのカバーレイを貼り付ける。伝送線路３および４は表面の銅箔をストリップ導体、裏面の銅箔を接地導体としたマイクロストリップ線路とし、その特性インピーダンスが５０Ωとなるように線路幅を８０μｍとする。図１では煩雑さを避けるために省略しているが、フレキシブル基板２上にはプリアンプの電源端子、フォトダイオードの電圧端子、サーミスタ用端子に接続する配線をそれぞれ設ける。

主基板５はＦＲ４等のプリント基板を用いる。容量素子７、８、１３、１４および抵抗素子９〜１２は１００５サイズのチップ部品を用いる。
ポストアンプ６は、可変利得(ＡＧＣ)アンプＩＣやアンプ内蔵ＣＤＲ(Clock and Data Recovery)ＩＣ等を用いる。なお、ポストアンプ６の出力は、図示を省いた。

図２において、光受信サブアセンブリ１は、フォトダイオード素子１０１およびプリアンプ１０２で構成され、フォトダイオード素子１０１のカソード端子は外部から電圧が供給される。フォトダイオード素子１０１としてはアバランシェフォトダイオードを用いる。アバランシェフォトダイオードは高い受信感度が得られるため、特に長距離用途の受信モジュールを実現するのに好適である。

プリアンプ１０２の差動出力からポストアンプ６の入力までは、平衡型回路で構成する。伝送線路３および４は各々独立に特性インピーダンス５０Ωの線路としたが、両者の距離を近づけて結合させることでこれらを差動インピーダンス１００Ωの結合線路としても良い。直流分離用容量素子７、８の容量値は充分大きければ良く、ここでは０.１μＦ（マイクロファラッド）とする。周波数特性補償回路１０３は平衡型減衰器回路と並列接続容量とで構成される。平衡型減衰器回路を構成する抵抗素子９、１０、１１、１２の抵抗値は所望の減衰量を実現できる値を選び、ここではそれぞれ３９０Ω（オーム）、３３Ω、３３Ω、３９０Ωとする。並列接続容量素子（コンデンサ）１３、１４の容量値は、所望の補償特性が得られる値に調整し、ここでは１.２ｐＦとする。

なお、上述した各抵抗値、各容量値は、まず、後述する図４（ｂ）の小信号利得（Ｓ２１）特性となるように、周波数特性補償回路の特性（図３）を求める。ついで、図３の特性となるように、各抵抗値と各容量値をシミュレーションで算出したものである。

図３を用いて、周波数特性補償回路１０３の特性を説明する。図３(ａ)、(ｂ)は、それぞれ小信号利得特性(Ｓ２１)と出力反射特性(Ｓ２２)である。容量値１.２ｐＦの並列接続容量素子１３、１４を用いることで、図３（ａ）の小信号利得特性においてＤＣから６ＧＨｚにかけて利得を約３ｄＢ増加する特性が得られる。さらに、図３（ｂ）の出力反射特性としてはＤＣから１０ＧＨｚまでの周波数範囲で−１３ｄＢ以下と良好な特性が得られる。

図４により、本実施例１の効果を説明する。図４(ａ)は光受信サブアセンブリの光入力部から周波数特性補償回路１０３の直前までの小信号利得(Ｓ２１)特性である。一方、図４(ｂ)は光受信サブアセンブリの光入力から周波数特性補償回路１０３の後のポストアンプ入力部までの小信号利得(Ｓ２１)特性である。周波数特性補償回路１０３を具備することにより、ＤＣから５ＧＨｚにかけて−２ｄＢ変化していたＳ２１特性が＋０.３ｄＢに改善されている。加えて３ｄＢ帯域特性が１１ＧＨｚ以上と良好な特性を得ている。また、図４（ｂ）の小信号利得特性では、４〜８ＧＨｚの利得が、ＤＣの利得より０.５ｄB程度高い。この特性とすることで、ＳＲＳの劣化を抑制している。

これらの特性によれば、ビットレートが概ね１０Ｇｂｉｔ/ｓの光トランシーバへの適用に対し好適な受信機を実現することができる。ここで、ビットレートが概ね１０Ｇｂｉｔ/ｓの光トランシーバとは、ビットレートが９.９５Ｇｂｉｔ/ｓ、１０.７Ｇｂｉｔ/ｓ、１１.１Ｇｂｉｔ/ｓのＳＯＮＥＴ仕様およびビットレートが１０.３Ｇｂｉｔ/ｓ、１１.３Ｇｂｉｔ/ｓの１０ＧｂｉｔＥａｔｈｅｒ仕様を含み、これらに限られない。

上記実施例１によれば、光受信サブアセンブリ１の帯域内利得低下量が変化した場合においても主基板５上の並列接続容量素子１３、１４の容量値を変えることで容易に周波数特性補償回路１０３の特性の調整ができ、ほぼ同等の光受信特性を得ることができる。これにより光受信機において主基板レイアウトを変えずに特性の異なる複数種の光受信アセンブリを利用することが可能となり、光受信アセンブリの複数ベンダ化による受信機の生産安定化、製造コスト低減に有効である。

上述した実施例において、光受信サブアセンブリ１の筐体をＣＡＮ型の金属パッケージ筐体としたが、これに限るものではなく例えばセラミックを用いた箱形のパッケージ筐体としてもよい。また光受信サブアセンブリ１に替えて、ピグテール・ファイバ付の光受信モジュールとしてもよい。さらに、アバランシェフォトダイオードに替えて、ＰＩＮフォトダイオードとしてもよい。これらの変形例は実施例２においても共通である。

また、平衡型減衰器回路をチップ部品抵抗素子９、１０、１１、１２により構成したが、これをセラミック基板上に抵抗素子９、１０、１１、１２を厚膜形成あるいは薄膜形成により集積した回路モジュールとして、さらに小型化してもよい。または平衡型減衰器回路を市販のチップ型不平衡π型減衰器２個で構成しても良い。

実施例２を図５により説明する。図５は、光受信機を説明するフォトダイオードからポストアンプまでの回路図である。
実施例２において、実施例１との違いは周波数特性補償回路１０４を平衡Ｈ型減衰回路と並列接続容量素子１１３、１１４とで構成した点にある。平衡Ｈ型減衰回路を構成する抵抗素子１０８、１０９、１１０、１１１、１１２の抵抗値は所望の減衰量を実現できる値を選び、ここではそれぞれ１５Ω、１５Ω、１５Ω、１５Ω、１８０Ωとする。並列接続容量素子１１３、１１４の容量値は、所望の補償特性が得られる値に調整し、ここでは１.２ｐＦとする。

なお、平衡型減衰回路と平衡Ｈ型減衰回路は、互いに変換可能である。上述した抵抗値の平衡Ｈ型減衰回路は、実施例１の各抵抗値の平衡型減衰回路と同じ減衰を与える。したがって、実施例２の周波数特性補償回路１０４は、図３に示した周波数特性補償回路１０３と同じ特性を有する。この結果、実施例２の効果は図４に示す通りである。

上記実施例２において、平衡Ｈ型減衰回路はチップ部品抵抗より構成しても、これをセラミック基板上に抵抗素子を厚膜形成あるいは薄膜形成により集積した回路モジュールとしても、あるいはチップ型不平衡Ｔ型減衰器２個で構成しても良い。

光受信機の主要部分を示す斜視図である。 光受信機を説明するフォトダイオードからポストアンプまでの回路図である。 周波数特性補償回路の特性を示すグラフである。 効果を説明する周波数特性を示すグラフである。 光受信機を説明するフォトダイオードからポストアンプまでの回路図である。

符号の説明

１…光受信サブアセンブリ、２…フレキシブル基板、３…伝送線路、４…伝送線路、５…主基板、６…ポストアンプ、７…直流分離用容量素子、８…直流分離用容量素子、９〜１２…抵抗素子、１３、１４…並列接続容量素子、１０１…フォトダイオード素子、１０２…プリアンプ、１０３…並列接続容量素子、１０４…周波数特性補償回路、１０８〜１１２…抵抗素子、１１３…並列接続容量素子、１１４…並列接続容量素子。

Claims (3)

1. 光信号を電気信号に変換する受光素子と該受光素子の出力信号を増幅する第１のアンプとを含む光受信サブアセンブリと、前記第１のアンプの出力をさらに増幅する第２のアンプを搭載する主基板と、を含む光受信機において、
   前記第１のアンプは、差動出力端子を有し、
   前記第２のアンプは、差動入力端子を有し、
   前記光受信サブアセンブリと前記主基板とは、前記第１のアンプによって増幅された差動出力信号を伝送するフレキシブル基板で接続され、このフレキシブル基板には、２本の差動信号用マイクロストリップ線路が設けられ、
   前記主基板上には、フレキシブル基板接続部と前記第２のアンプとの間を結ぶ２本の差動信号用線路が設けられ、これらの差動信号用線路の途中に、直流分離用容量素子と、表面実装型のチップ抵抗器からなる抵抗素子と表面実装型のチップコンデンサからなる容量素子とで構成された周波数特性補償回路とを有し、
   前記周波数特性補償回路は、
   前記差動信号用線路のそれぞれに直列に挿入され且つ値の等しい２個の直列抵抗素子と、前記直列抵抗素子の入力端子間と出力端子間とをそれぞれ接続し且つ値の等しい２個の抵抗素子とで構成される平衡減衰回路と、
   この平衡減衰回路の前記直列抵抗素子のそれぞれと並列に接続し且つ値の等しい２個の容量素子と、
   からなることを特徴とする光受信機。
2. 光信号を電気信号に変換する受光素子と該受光素子の出力信号を増幅する第１のアンプとを含む光受信サブアセンブリと、前記第１のアンプの出力をさらに増幅する第２のアンプを搭載する主基板と、を含む光受信機において、
   前記第１のアンプは、差動出力端子を有し、
   前記第２のアンプは、差動入力端子を有し、
   前記光受信サブアセンブリと前記主基板とは、前記第１のアンプによって増幅された差動出力信号を伝送するフレキシブル基板で接続され、このフレキシブル基板には、２本の差動信号用マイクロストリップ線路が設けられ、
   前記主基板上には、フレキシブル基板接続部と前記第２のアンプとの間を結ぶ２本の差動信号用線路が設けられ、これらの差動信号用線路の途中に、直流分離用容量素子と、表面実装型のチップ抵抗器からなる抵抗素子と表面実装型のチップコンデンサからなる容量素子とで構成された周波数特性補償回路とを有し、
   前記周波数特性補償回路は、
   前記差動信号用線路のそれぞれに直列に挿入され且つ値の等しい２個の第１の直列抵抗素子と、前記第１の直列抵抗素子の出力端子間を接続する抵抗素子と、前記第１の直列抵抗素子の出力端子にそれぞれに直列に挿入され且つ前記第１の直列抵抗素子と値の等しい２個の第２の直列抵抗素子と、で構成される平衡減衰回路と、
   この平衡減衰回路の入力端子と出力端子との間をそれぞれ接続し且つ値の等しい２個の容量素子と、
   からなることを特徴とする光受信機。
3. 請求項１または請求項２に記載の光受信機であって、
   前記周波数特性補償回路は、低周波から１０ＧＨｚまでの入力反射特性を−１０ｄＢ以下とし、且つ出力反射特性を−１０ｄＢ以下とする特性を有することを特徴とする光受信機。

Images