JP4754529B2 - Amusement stand - Google Patents
Amusement stand Download PDFInfo
- Publication number
- JP4754529B2 JP4754529B2 JP2007160822A JP2007160822A JP4754529B2 JP 4754529 B2 JP4754529 B2 JP 4754529B2 JP 2007160822 A JP2007160822 A JP 2007160822A JP 2007160822 A JP2007160822 A JP 2007160822A JP 4754529 B2 JP4754529 B2 JP 4754529B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- signal
- special
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Pinball Game Machines (AREA)
Description
本発明は、スロットマシンやパチンコ機等に代表される遊技台に関する。 The present invention relates to a game machine represented by a slot machine, a pachinko machine, and the like.
パチンコ機などの遊技台では、遊技盤の遊技領域に、遊技球が入賞可能な始動口と、複数個の図柄を変動表示可能な図柄表示部を備え、始動口に遊技球が入賞すると、当たりか否かの抽選をおこない、図柄表示部の図柄を所定時間変動して、抽選結果が当りであった場合に、変動後の図柄が予め定めた特定図柄の組み合わせである特定態様を表示するとともに、可変入賞手段を所定時間開放させる等、遊技者に有利な遊技状態を発生させるようにしている。 In game machines such as pachinko machines, the game area of the game board is equipped with a start opening for winning game balls and a symbol display unit that can display multiple symbols in a variable manner. If the lottery is performed and the symbol on the symbol display unit is changed for a predetermined time and the lottery result is a win, the specific pattern in which the changed symbol is a predetermined combination of symbols is displayed. A game state advantageous to the player is generated, for example, by opening the variable winning means for a predetermined time.
このような遊技台の遊技進行を制御する制御基板には、上述の当たりか否かの抽選をおこなうプログラムを記憶したＲＯＭ、そのプログラムに基づいて抽選などを実行するＣＰＵなどを搭載した遊技制御用コンピュータが搭載されている。不正者が制御プログラムが格納されたＲＯＭや遊技制御用コンピュータを交換することにより制御基板を改造するという方法が報告されている。このようなＲＯＭなどの不正交換が横行すると、遊技店は多大な損失を受けるため、ＲＯＭなどの不正交換を防止しなくてはならない。 The control board for controlling the game progress of such a gaming table has a ROM storing a program for performing the lottery determination as to whether or not the above-mentioned winning, and a CPU for executing a lottery based on the program are used for game control. A computer is installed. There has been reported a method in which an unauthorized person remodels a control board by exchanging a ROM storing a control program or a game control computer. If such an illegal exchange of ROM or the like is rampant, the game shop suffers a great loss, and the illegal exchange of the ROM or the like must be prevented.
このような不正を防止するために、その対策として、筐体が開封されるとその旨を電気的に検出する封印装置を設けることが提案されている（例えば、特許文献１）。
しかしながら、提案されている技術のように遊技台の１台ごとに封印装置を設けるのは、大変なコストがかかるという欠点がある。本発明は、このような問題点を解決するためになされたものであって、不正に遊技されることを防止可能な遊技台を提供することを目的とする。 However, it is disadvantageous to provide a sealing device for each gaming table as in the proposed technology, which is very expensive. The present invention has been made to solve such problems, and an object of the present invention is to provide a gaming table that can prevent illegal gaming.
上記課題を解決するため、本発明においては、遊技台を構成する入出力手段としての周辺デバイスをアドレスデコーダを介して指定し、前記周辺デバイスの動作を制御する遊技台、および該遊技台に用いられる遊技台用アドレスデコーダにおいて、前記アドレスデコーダとして、所定ビット数のアドレスデータを入力する入力端子と、前記所定ビット数のアドレスデータの全てのビットパターンをデコードして得られる総数よりも少ない本数の出力端子と、イネーブル入力端子とを有し、前記入力端子から入力されたアドレスデータをデコードすることによりアドレスされる前記出力端子の１つから有効なチップセレクト信号を出力する、１パッケージＩＣに実装されたアドレスデコーダであって、前記入力端子のうち、前記有効なチップセレクト信号を出力すべき出力端子をアドレスするのに必要な第１の入力端子群から入力されるアドレスデータをデコードし、チップセレクト信号を生成する信号出力判定回路と、前記有効なチップセレクト信号を出力すべき出力端子を選択するストローブ信号を入力するストローブ入力端子と、イネーブル入力端子からイネーブル信号が入力された時、前記第１の入力端子群以外の第２の入力端子群から入力されるアドレスデータが特定のアドレス範囲にある場合のみ、前記ストローブ入力端子から入力されたストローブ信号により選択された出力端子に対応する前記信号出力判定回路のデコード動作を有効化するゲート回路を有し、前記第１の入力端子群から入力されるアドレスデータが所定のアドレスデータの場合に、前記ストローブ入力端子のうち第１のストローブ入力端子にストローブ信号が入力されたときは前記出力端子のうち第１の出力端子にチップセレクト信号を出力し、前記ストローブ入力端子のうち第２のストローブ入力端子にストローブ信号が入力されたときは前記出力端子のうち第２の出力端子にチップセレクト信号を出力し、前記第１のストローブ入力端子および前記第２のストローブ入力端子に夫々ストローブ信号が入力されたときは、前記第１の出力端子および前記第２の出力端子に夫々チップセレクト信号を出力するアドレスデコーダに対して、遊技台の動作を制御する制御回路から前記周辺デバイスを指定するアドレスデータを出力することにより、前記周辺デバイスにアクセスし、前記周辺デバイスに対する入出力を制御する構成を採用した。
In order to solve the above-mentioned problems, in the present invention, a peripheral device as an input / output means constituting a gaming machine is designated via an address decoder, and the gaming machine for controlling the operation of the peripheral device is used for the gaming machine. In the gaming table address decoder, the address decoder has an input terminal for inputting address data having a predetermined number of bits and a number smaller than the total number obtained by decoding all bit patterns of the address data having the predetermined number of bits. Mounted on one package IC having an output terminal and an enable input terminal and outputting a valid chip select signal from one of the output terminals addressed by decoding address data input from the input terminal An effective address decoder of the input terminals. A signal output determination circuit for decoding address data input from a first input terminal group necessary for addressing an output terminal to output an output signal and generating a chip select signal, and the effective chip select signal A strobe input terminal for inputting a strobe signal for selecting an output terminal to be output, and an address input from a second input terminal group other than the first input terminal group when an enable signal is input from the enable input terminal A gate circuit that enables a decoding operation of the signal output determination circuit corresponding to an output terminal selected by a strobe signal input from the strobe input terminal only when data is in a specific address range; When the address data input from one input terminal group is predetermined address data, the strobe input When a strobe signal is input to the first strobe input terminal of the terminals, a chip select signal is output to the first output terminal of the output terminals, and the strobe input terminal to the second strobe input terminal of the strobe input terminal. When a signal is input, a chip select signal is output to the second output terminal of the output terminals, and when a strobe signal is input to the first strobe input terminal and the second strobe input terminal, respectively. Outputting address data designating the peripheral device from a control circuit for controlling the operation of the game machine to an address decoder for outputting a chip select signal to each of the first output terminal and the second output terminal. Thus, a configuration is adopted in which the peripheral device is accessed and input / output to the peripheral device is controlled .
本発明によれば、遊技台が不正に遊技されることを防止できる。 According to the present invention, it is possible to prevent the gaming table from being illegally played.
以下、図面を参照して、本発明を実施するための最良の形態の一例として、パチンコ機に関する実施例を示す。以下の実施例に示すパチンコ機は、スロットマシンを構成する入出力手段としての周辺デバイスをアドレスデコード回路を介して指定することにより、当該周辺デバイスに対する入出力が制御される。 Hereinafter, an example relating to a pachinko machine will be described as an example of the best mode for carrying out the present invention with reference to the drawings. In the pachinko machine shown in the following embodiments, the input / output to / from the peripheral device is controlled by designating the peripheral device as the input / output means constituting the slot machine via the address decoding circuit.
＜全体構成＞
まず、図１を用いて、本発明の実施例１に係るパチンコ機１００の全体構成について説明する。なお、同図はパチンコ機１００を正面（遊技者側）から見た状態を示す略示正面図である。
<Overall configuration>
First, the overall configuration of the
パチンコ機１００は、遊技領域１０４を覆う閉状態および該遊技領域１０４を開放する開状態のうちの一方から他方に開閉状態を変化可能なガラス枠１５１と、このガラス枠１５１の奥側に視認可能に配設された遊技盤(盤面)１０２を備えている。この遊技盤１０２には、遊技球（以下、単に球と称する場合がある。）を遊技盤１０２の中央に位置する遊技領域１０４に案内するための外レール１０６と内レール１０８を配設している。
The
遊技領域１０４の中央やや上側には、横長の装飾図柄表示装置１１０を配設し、この装飾図柄表示装置１１０の右下には、普通図柄表示装置１１２と、特別図柄表示装置１１４と、普通図柄保留ランプ１１６と、特別図柄保留ランプ１１８と、高確中ランプ１２０を配設している。なお、以下、普通図柄を普図、特別図柄を特図と称する場合がある。
A horizontally long decorative
装飾図柄表示装置１１０は、装飾図柄（図３（ｂ）参照）を表示するための表示装置であり、本実施例では液晶表示装置によって構成する。この装飾図柄表示装置１１０は、左図柄表示領域１１０ａ、中図柄表示領域１１０ｂ、右図柄表示領域１１０ｃの３つの表示領域に分割し、各々の表示領域１１０ａ、１１０ｂ、１１０ｃに異なった装飾図柄を表示することを可能としている。
The decorative
普図表示装置１１２は、普図（図３（ｃ）参照）の表示を行うための表示装置であり、本実施例では７セグメントＬＥＤによって構成する。特図表示装置１１４は、特図（図３（ａ）参照）の表示を行うための表示装置であり、本実施例では７セグメントＬＥＤによって構成する。
The general-
普図保留ランプ１１６は、保留している普図変動遊技（詳細は後述）の数を示すためのランプであり、本実施例では、普図変動遊技の開始を２つまで保留することを可能としている。特図保留ランプ１１８は、保留している特図変動遊技（詳細は後述）の数を示すためのランプであり、本実施例では、特図変動遊技の開始を４つまで保留することを可能としている。高確中ランプ１２０は、遊技状態が高確率状態であること、または高確率状態になることを示すためのランプであり、遊技状態を低確率状態から高確率状態にする場合に点灯し、高確率状態から低確率状態にする場合に消灯する。
The general
また、これらの表示装置やランプの周囲には、一般入賞口１２２と、普図始動口１２４と、第１特図始動口１２６と、第２特図始動口１２８と、可変入賞口１３０を配設している。
Further, around these display devices and lamps, a general prize opening 122, a general figure starting opening 124, a first special figure starting opening 126, a second special
一般入賞口１２２は、本実施例では左右に２つずつ配設しており、この一般入賞口１２２への入球を所定の球検出センサ（図示省略）が検出した場合（一般入賞口１２２に入賞した場合）、後述する払出装置１５４を駆動し、所定の個数（本実施例では１０個）の球を賞球として後述する貯留皿１４４に排出する。貯留皿１４４に排出した球は遊技者が自由に取り出すことが可能であり、これらの構成により、入賞に基づいて賞球を遊技者に払い出すようにしている。なお、一般入賞口１２２に入球した球は、パチンコ機１００の裏側に誘導した後、遊技島側に排出する。本実施例では、入賞の対価として遊技者に払い出す球を賞球、遊技者に貸し出す球を貸球と区別して呼ぶ場合があり、賞球と貸球を総称して球（遊技球）と呼ぶ。
In this embodiment, two general winning
普図始動口１２４は、ゲートやスルーチャッカーと呼ばれる、遊技領域１０４の所定の領域を球が通過したか否かを判定するための装置で構成しており、本実施例では左右に１つずつ配設している。普図始動口１２４を通過した球は一般入賞口１２２に入球した球と違って、遊技島側に排出することはない。球が普図始動口１２４を通過したことを所定の球検出センサが検出した場合、パチンコ機１００は、普図表示装置１１２による普図変動遊技を開始する。
The
第１特図始動口１２６は、本実施例では中央に１つだけ配設している。この第１特図始動口１２６への入球を所定の球検出センサが検出した場合、後述する払出装置１５４を駆動し、所定の個数（本実施例では３個）の球を賞球として後述する貯留皿１４４に排出するとともに、特図表示装置１１４による特図変動遊技を開始する。なお、第１特図始動口１２６に入球した球は、パチンコ機１００の裏側に誘導した後、遊技島側に排出する。
In the present embodiment, only one first special
第２特図始動口１２８は、電動チューリップ（電チュー）と呼ばれ、本実施例では第１特図始動口１２６の真下に１つだけ配設している。この第２特図始動口１２８は、左右に開閉自在な羽根を備え、羽根の閉鎖中は球の入球が不可能であり、普図変動遊技に当選し、普図表示装置１１２が当たり図柄を停止表示した場合に羽根が所定の時間間隔、所定の回数で開閉する。第２特図始動口１２８への入球を所定の球検出センサが検出した場合、後述する払出装置１５４を駆動し、所定の個数（本実施例では５個）の球を賞球として後述する貯留皿１４４に排出するとともに、特図表示装置１１４による特図変動遊技を開始する。なお、第２特図始動口１２８に入球した球は、パチンコ機１００の裏側に誘導した後、遊技島側に排出する。
The second special
可変入賞口１３０は、大入賞口またはアタッカーと呼ばれ、本実施例では遊技領域１０４の中央部下方に１つだけ配設している。この可変入賞口１３０は、開閉自在な扉部材を備え、扉部材の閉鎖中は球の入球が不可能であり、特図変動遊技に当選し、特図表示装置１１４が大当たり図柄を停止表示した場合に扉部材が所定の時間間隔（例えば、開放時間２９秒、閉鎖時間１．５秒）、所定の回数（例えば１５回）で開閉する。可変入賞口１３０への入球を所定の球検出センサが検出した場合、後述する払出装置１５４を駆動し、所定の個数（本実施例では１５球）の球を賞球として後述する貯留皿１４４に排出する。なお、可変入賞口１３０に入球した球は、パチンコ機１００の裏側に誘導した後、遊技島側に排出する。
The variable winning
さらに、これらの入賞口や始動口の近傍には、風車と呼ばれる円盤状の打球方向変換部材１３２や、遊技釘１３４を複数個、配設していると共に、内レール１０８の最下部には、いずれの入賞口や始動口にも入賞しなかった球をパチンコ機１００の裏側に誘導した後、遊技島側に排出するためのアウト口１３６を設けている。
Further, a plurality of disc-shaped hitting
遊技盤１０２の下方には、後述する発射モータ４５２によって回動する発射杆１３８と、この発射杆１３８の先端部に取り付けられて球を遊技領域１０４に向けて打ち出す発射槌１４０と、この発射槌１４０によって打ち出す球を外レール１０６に導くための発射レール１４２と、球を一時的に貯留すると共に、貯留している球を順次、発射レール１４２に供給するための貯留皿１４４と、遊技者による押下操作が可能であり、所定の時期にその操作を検出した場合に上述の装飾図柄表示装置１１０などによる演出表示を変化させるためのチャンスボタン１４６を配設している。
Below the
また、発射杆１３８および発射槌１４０の下方には、発射杆１３８を制御して遊技領域１０４に向けて球の発射強度の操作を行うための操作ハンドル１４８を配設していると共に、貯留皿１４４の下方には、貯留皿１４４に貯留できない溢れ球を貯留するための下皿１５０を設けている。
Further, below the
このパチンコ機１００は、遊技者が貯留皿１４４に貯留している球を発射レール１４２の発射位置に供給し、遊技者の操作ハンドル１４８の操作量に応じた強度で発射モータ４５２を駆動し、発射杆１３８および発射槌１４０によって外レール１０６、内レール１０８を通過させて遊技領域１０４に打ち出す。そして、遊技領域１０４の上部に到達した球は、打球方向変換部材１３２や遊技釘１３４などによって進行方向を変えながら下方に落下し、入賞口（一般入賞口１２２、可変入賞口１３０）や始動口（第１特図始動口１２６、第２特図始動口１２８）に入賞するか、いずれの入賞口や始動口にも入賞することなく、または普図始動口１２４を通過するのみでアウト口１３６に到達する。
The
図２は、パチンコ機１００を背面側から見た外観斜視図である。
FIG. 2 is an external perspective view of the
パチンコ機１００の背面上部には、上方に開口した開口部を有し、球を一時的に貯留するための球タンク１５２と、この球タンク１５２の下方に位置し、球タンク１５２の底部に形成した連通孔を通過して落下する球を背面右側に位置する払出装置１５４に導くためのタンクレール１５３と、を配設している。
The upper part of the back surface of the
払出装置１５４は、筒状の部材からなり、その内部には、スプロケット１５７と払出センサ１５８を備えている。スプロケット１５７は、モータによって回転可能に構成しており、タンクレール１５３を通過して払出装置１５４内に落下する球を一時的に滞留すると共に、モータを駆動することによって所定角度だけ回転することにより、一時的に滞留した球を払出装置１５４の下方へ１個ずつ送り出すように構成している。また、払出センサ１５８は、スプロケット１５７が送り出した球の通過を検知するためのセンサであり、球が通過しているときにオンの信号を出力し、球が通過していないときはオフの信号を出力する。なお、この払出センサ１５８を通過した球は、図示しない球レールを通過してパチンコ機１００の表側に配設した貯留皿１４４に到達するように構成しており、パチンコ機１００は、この構成により遊技者に対して球の払い出しを行う。
The
また、払出装置１５４の左側には、後述する主制御部３００を構成する主基板１６１と、後述する演出制御部３５０を構成するサブ基板１６４を配設している。また、これら主基板１６１とサブ基板１６４の下方には、後述する発射制御部４５０を構成する発射基板１６６と、後述する電源管理部５００を構成する電源基板１６２と、後述する払出制御部４００を構成する払出基板１６５と、この払出基板１６５に接続したＣＲインターフェース部１６３を配設している。
In addition, on the left side of the
＜図柄の種類＞
次に、図３（ａ）〜（ｃ）を用いて、パチンコ機１００の特図表示装置１１４、装飾図柄表示装置１１０、普図表示装置１１２が停止表示する特図および普図の種類について説明する。
<Type of design>
Next, with reference to FIGS. 3A to 3C, the special
図３（ａ）は特図の停止表示態様の一例を示したものである。本実施例の特図の停止表示態様には、同図に示すように特別大当たり図柄である特図１と、大当たり図柄である特図２と、外れ図柄である特図３の３種類がある。第１特図始動口１２６または第２特図始動口１２８に球が入賞したことを所定の球検出センサが検出したことを条件として特図変動遊技を開始した場合には、特図表示装置１１４は、７個のセグメントの全点灯と、中央の１個のセグメントの点灯を繰り返す特図の変動表示を行う。そして、特図の変動開始前に決定した変動時間が経過すると、特図変動遊技（特別大当たり遊技）の当選を報知する場合には特図１を停止表示し、特図変動遊技（大当たり遊技）の当選を報知する場合には特図２を停止表示し、特図変動遊技の外れを報知する場合には特図３を停止表示する。なお、図中の白抜きの部分が消灯するセグメントの場所を示し、黒塗りの部分が点灯するセグメントの場所を示している。
FIG. 3 (a) shows an example of a special figure stop display mode. As shown in the figure, there are three types of special display stop display modes of the present embodiment: Special Figure 1 which is a special jackpot symbol, Special Figure 2 which is a jackpot symbol, and Special Figure 3 which is a missed symbol. . When the special figure variation game is started on the condition that a predetermined ball detection sensor detects that a ball has won the first special
図３（ｂ）は装飾図柄の一例を示したものである。本実施例の装飾図柄には、装飾１〜装飾８の８種類がある。第１特図始動口１２６または第２特図始動口１２８に球が入賞したことを所定の球検出センサが検出したことを条件にして、装飾図柄表示装置１１０の左図柄表示領域１１０ａ、中図柄表示領域１１０ｂ、右図柄表示領域１１０ｃの各図柄表示領域に、装飾１→装飾２→装飾３→・・・・装飾７→装飾８→装飾１→・・・の順番で表示を切り替える装飾図柄の変動表示を行う。そして、特図変動遊技（大当たり遊技）の当選を報知する場合には、図柄表示領域１１０ａ〜１１０ｃに大当たりに対応する図柄組合せ（本実施例では、同一の数字の装飾図柄の組合せ（例えば、装飾２−装飾２−装飾２））を停止表示し、特図変動遊技（特別大当たり遊技）の当選を報知する場合には、特別大当たりに対応する図柄組合せ（本実施例では、同一の奇数番号数字の装飾図柄の組合せ（例えば、装飾１−装飾１−装飾１））を停止表示する。
FIG. 3B shows an example of a decorative design. There are eight types of decoration patterns,
なお、大当たりに対応する図柄の組合せを停止表示した場合には、大当たり遊技、または特別大当たり遊技を開始し、特別大当たりに対応する図柄の組合せを停止表示した場合には、特別大当たり遊技を開始する。また、外れを報知する場合には、図柄表示領域１１０ａ〜１１０ｃに大当たりに対応する図柄組合せ以外の図柄組合せを停止表示した後で、保留している装飾図柄の変動表示があれば、その変動表示を開始する。 If the symbol combination corresponding to the jackpot is stopped and displayed, the jackpot game or special jackpot game is started. If the symbol combination corresponding to the special jackpot is stopped and displayed, the special jackpot game is started. . In the case of notifying a detachment, if there is a variation display of a decorative symbol that is put on hold after the symbol combination other than the symbol combination corresponding to the jackpot is stopped and displayed in the symbol display areas 110a to 110c, the variation display is performed. To start.
図３（ｃ）は普図の停止表示態様の一例を示したものである。本実施例の普図の停止表示態様には、当たり図柄である普図１と、外れ図柄である普図２の２種類がある。普図始動口１２４を球が通過したことを所定の球検出センサが検出したことを条件として普図表示遊技を開始した場合には、普図表示装置１１２は、７個のセグメントの全点灯と、中央の１個のセグメントの点灯を繰り返す普図の変動表示を行う。そして、普図変動遊技の当選を報知する場合には普図１を停止表示し、普図変動遊技の外れを報知する場合には普図２を停止表示する。
FIG. 3C shows an example of a normal stop display mode. There are two types of stop display modes of the usual figure of the present embodiment: the usual figure 1 which is a winning symbol and the ordinary figure 2 which is a missed symbol. In the case where a general-purpose display game is started on the condition that a predetermined ball detection sensor detects that a ball has passed through the general-purpose start opening 124, the general-
＜制御部＞
次に、図４および図５を用いて、このパチンコ機１００の制御部の回路構成について詳細に説明する。なお、図４は主制御部、払出制御部、発射制御部、および電源管理部の回路ブロック図を示したものであり、図５は演出制御部の回路ブロック図を示したものである。
<Control unit>
Next, the circuit configuration of the control unit of the
パチンコ機１００の制御部は、大別すると、遊技の中枢部分を制御する主制御部３００と、主制御部３００が送信するコマンド信号（以下、単にコマンドと呼ぶ）に応じて、主に演出の制御を行う演出制御部３５０と、主制御部３００が送信するコマンドに応じて、主に遊技球の払い出しに関する制御を行う払出制御部４００と、遊技球の発射制御を行う発射制御部４５０と、パチンコ機１００に供給される電源を、パチンコ機１００に搭載した電気部品に送電するための所定の電力を生成する電源管理部５００によって構成している。
The control unit of the
＜主制御部＞
まず、パチンコ機１００の主制御部３００について説明する。
<Main control unit>
First, the
主制御部３００は、主制御部３００の全体を制御する基本回路３０２を備えており、この基本回路３０２には、ＣＰＵ３０４と、制御プログラムや各種データを記憶するためのＲＯＭ３０６と、一時的にデータを記憶するためのＲＡＭ３０８と、各種デバイスの入出力を制御するためのＩ／Ｏ３１０と、時間や回数などを計測するためのカウンタタイマ３１２と、ＣＰＵ３０４の動作を監視して、基本回路３０２が出力する制御信号を所定時間（本実施例では３２．８ｍｓ）受信しなかった場合に制御回路３０２に初期化信号を送信するためのウォッチドッグタイマ（ＷＤＴ）３１３と、を搭載している。
The
また、基本回路３０２には、後述するセンサ回路３２０、表示回路３２２、表示回路３２４、ソレノイド回路３３２、カウンタ回路３１６を構成するカウンタ、情報出力回路３３４などの周辺デバイスに対する入出力（メモリマップトＩ／Ｏ）を制御するためのアドレスデコード回路３５１が塔載されている。アドレスデコード回路３５１廻りの詳細な構成については後述する。
The
主制御部３００のＣＰＵ３０４の各部、特に基本回路３０２と周辺デバイス、あるいは後述の払出制御部４００、演出制御部３５０などとの間の接続には、システムバス（アドレスバス／データバス）３００ａが用いられる。周辺デバイスに対するメモリマップトＩ／Ｏには、アドレスデコード回路３５１の制御が介在することになる。
The system bus (address bus / data bus) 300a is used for connection between each part of the
なお、上記のＲＯＭ３０６やＲＡＭ３０８については他の記憶手段を用いてもよく、この点は後述する演出制御部３５０や払出制御部４００についても同様である。この基本回路３０２のＣＰＵ３０４は、水晶発信器３１４ｂが出力する所定周期のクロック信号をシステムクロックとして入力して動作する。
Note that other storage means may be used for the
また、基本回路３０２には、水晶発信器３１４ａが出力するクロック信号を受信する度に０〜６５５３５の範囲で数値を変動させるハードウェア乱数カウンタとして使用するカウンタ回路３１６（この回路には２つのカウンタを内蔵しているものとする）と、ガラス枠１５１の開放／閉鎖を検出するガラス枠開放センサ、前枠の開放／閉鎖を検出する前枠開放センサ、下皿１５０が球で一杯になったことを検出する下皿満タンセンサ、各始動口、入賞口の入り口および可変入賞口の内部に設けた球検出センサなどを含む各種センサ３１８が出力する信号を受信し、増幅結果や基準電圧との比較結果をカウンタ回路３１６および基本回路３０２に出力するためのセンサ回路３２０と、特図表示装置１１４の表示制御を行うための表示回路３２２と、普図表示装置１１２の表示制御を行うための表示回路３２４と、各種状態表示部３２６（普図保留ランプ１１６、特図保留ランプ１１８、高確中ランプ１１８など）の表示制御を行うための表示回路３２８と、第２特別始動口１２８０や可変入賞口１３０などを開閉駆動する各種ソレノイド３３０を制御するためのソレノイド回路３３２を接続している。
The
なお、第１特図始動口１２６に球が入賞したことを球検出センサ３１８が検出した場合には、センサ回路３２０は球を検出したことを示す信号をカウンタ回路３１６に出力する。この信号を受信したカウンタ回路３１６は、第１特図始動口１２６に対応するカウンタのそのタイミングにおける値をラッチし、ラッチした値を、第１特図始動口１２６に対応する内蔵のカウンタ値記憶用レジスタに記憶する。また、カウンタ回路３１６は、第２特図始動口１２８に球が入賞したことを示す信号を受信した場合も同様に、第２特図始動口１２８に対応するカウンタのそのタイミングにおける値をラッチし、ラッチした値を、第２特図始動口１２８に対応する内蔵のカウンタ値記憶用レジスタに記憶する。
When the
さらに、基本回路３０２には、情報出力回路３３４を接続しており、主制御部３００は、この情報出力回路３３４を介して、外部のホールコンピュータ（図示省略）などが備える情報入力回路５５０にパチンコ機１００の遊技情報（例えば、遊技状態）を出力する。
Further, an
また、主制御部３００には、電源管理部５００から主制御部３００に供給している電源の電圧値を監視する電圧監視回路３３６を設けており、この電圧監視回路３３６は、電源の電圧値が所定の値（本実施例では９ｖ）未満である場合に電圧が低下したことを示す低電圧信号を基本回路３０２に出力する。
The
また、主制御部３００には、電源が投入されると起動信号（リセット信号）を出力する起動信号出力回路（リセット信号出力回路）３３８を設けており、ＣＰＵ３０４は、この起動信号出力回路３３８から起動信号を入力した場合に、遊技制御を開始する（後述する主制御部リセット割り込み処理を開始する）。
In addition, the
また、主制御部３００には、演出制御部３５０にコマンドを送信するための出力インターフェイスと、払出制御部４００にコマンドを送信するための出力インターフェイスをそれぞれ設けており、演出制御部３５０には、主制御部３００からコマンドを受信するための入力インターフェイスを設け、払出制御部４００には、主制御部３００からコマンドを受信するための入力インターフェイスを設けている。この構成により、主制御部３００と、演出制御部３５０および払出制御部４００との通信を可能としている。なお、主制御部３００と演出制御部３５０および払出制御部４００との情報通信は一方向の通信であり、主制御部３００は演出制御部３５０および払出制御部４００にコマンドなどの信号を送信できるように構成しているが、演出制御部３５０および払出制御部４００からは主制御部３００にコマンドなどの信号を送信できないように構成している。
Further, the
＜払出制御部＞
次に、パチンコ機１００の払出制御部４００について説明する。
<Discharge control unit>
Next, the
払出制御部４００は、主に主制御部３００が送信したコマンドなどに基づいて払出制御部４００の全体を制御する基本回路４０２を備えており、この基本回路４０２には、ＣＰＵ４０４と、制御プログラムや各種データを記憶するためのＲＯＭ４０６と、一時的にデータを記憶するためのＲＡＭ４０８と、各種デバイスの入出力を制御するためのＩ／Ｏ４１０と、時間や回数などを計測するためのカウンタタイマ４１２を搭載している。この基本回路４０２のＣＰＵ４０４は、水晶発信器４１４が出力する所定周期のクロック信号をシステムクロックとして入力して動作する。
The
また、基本回路４０２には、払出装置１５４に設けた払出センサ１５８を含む各種センサ４２８が出力する信号を受信するためのセンサ回路４２０と、各種ランプ４３０の表示制御を行うための表示回路４２２と、払出装置１５４に設けたスプロケット１５７を回転駆動するためのモータ制御回路４２４と、を接続している。
The
さらに、払出制御部４００には、ＣＲインターフェース部１６３を接続しており、払出制御部４００は、このＣＲインターフェイス部１６３を介して、パチンコ機１００とは別体で設けられたカードユニット５５２との通信を行うと共に、球貸し操作部４０７から入力する操作信号を検出する。
Further, a
また、払出制御部４００には、電源管理部５００から払出制御部４００に供給している電源の電圧値を監視する電圧監視回路４２６を設けており、この電圧監視回路４２６は、電源の電圧値が所定の値（本実施例では９ｖ）未満である場合に電圧が低下したことを示す低電圧信号を基本回路４０２に出力する。
In addition, the
また、払出制御部４００には、電源が投入されると起動信号（リセット信号）を出力する、図示しない起動信号出力回路（リセット信号出力回路）を設けており、ＣＰＵ４０４は、この起動信号出力回路から起動信号を入力した場合に、払出制御を開始する（後述する払出制御部リセット割り込み処理を開始する）。
The
＜発射制御部、電源管理部＞
次に、パチンコ機１００の発射制御部４５０、電源管理部５００について説明する。
<Launch control unit, power management unit>
Next, the
発射制御部４５０は、払出制御部４００が出力する、発射許可または停止を指示する制御信号や、操作ハンドル１４８内に設けた発射強度出力回路が出力する、遊技者による発射ハンドル１４８の操作量に応じた発射強度を指示する制御信号に基づいて、発射杆１３８および発射槌１４０を駆動する発射モータ４５２の制御や、貯留皿１４４から発射レール１４２に球を供給する球送り装置４５４の制御を行う。
The
電源管理部５００は、パチンコ機１００に外部から供給される交流電源を直流化し、所定の電圧に変換して主制御部３００、払出制御部４００などの各制御部や払出装置１５４などの各装置に供給する。さらに、電源管理部５００は、外部からの電源が断たれた後も所定の部品（例えば主制御部３００のＲＡＭ３０８など）に所定の期間（例えば１０日間）電力を供給するための蓄電装置（例えばコンデンサ）と、この蓄電装置よりも静電容量が小さく、所定の部品（例えば主制御部３００の基本回路３０２全体）に供給している電力が、静電気ノイズ、人的なミス、遊技台に供給される電力の低下などが原因で変動し、低下している場合に、ある程度の電力を補うための蓄電装置（例えばコンデンサ）をさらに備えている。この蓄電装置により、所定の部品（例えば主制御部３００）に供給される電力が電断時、復電時などに不安定になっても、ある程度安定してその所定の部品は動作できるように構成している。また、電源基板１６２には遊技店の店員などが操作可能な操作部（ＲＡＭクリアスイッチ）を備えており、電源投入時にこの操作部が操作されていることを検出した場合には、主制御部３００の基本回路３０２および払出制御部４００の基本回路４０２にＲＡＭ３０８、４０８を初期化することを指令するＲＡＭクリア信号を出力するようにしている。
The
＜演出制御部＞
次に、図５を用いて、パチンコ機１００の演出制御部３５０について説明する。
<Production control unit>
Next, the
演出制御部３５０は、主に主制御部３００が送信したコマンドなどに基づいて演出制御部３５０の全体を制御する基本回路３５２を備えており、この基本回路３５２には、ＣＰＵ３５４と、制御プログラムや各種データを記憶するためのＲＯＭ３５６と、一時的にデータを記憶するためのＲＡＭ３５８と、各種デバイスの入出力を制御するためのＩ／Ｏ３６０と、時間や回数などを計測するためのカウンタタイマ３６２を搭載している。この基本回路３５２のＣＰＵ３５４は、水晶発信器３６４が出力する所定周期のクロック信号をシステムクロックとして入力して動作する。
The
また、基本回路３５２には、スピーカ３６６（およびアンプ）の制御を行うための音源ＩＣ３６８と、各種ランプ３７０の制御を行うための表示回路３７２と、ステッピングモータ３７６の制御を行うためのモータ制御回路３７８と、装飾図柄表示装置（液晶表示装置）１１０およびこの装飾図柄表示装置１１０の前面に開閉自在に配設したシャッタデバイス３７３の制御を行うための液晶制御回路３７４と、チャンスボタン１４６の操作を検出した場合に基本回路３５２に検出信号を出力するチャンスボタン検出回路１４６ａを接続している。
The
また、演出制御部３５０には、電源が投入されると起動信号（リセット信号）を出力する、図示しない起動信号出力回路（リセット信号出力回路）を設けており、ＣＰＵ３５４は、この起動信号出力回路から起動信号を入力した場合に、演出制御を開始する。
In addition, the
＜主制御部リセット割り込み処理＞
次に、図６を用いて、主制御部３００のＣＰＵ３０４が実行する主制御部リセット割り込み処理について説明する。なお、同図は主制御部リセット割り込み処理の流れを示すフローチャートである。
<Main control unit reset interrupt processing>
Next, a main control unit reset interrupt process executed by the
上述したように、主制御部３００には、電源が投入されると起動信号（リセット信号）を出力する起動信号出力回路（リセット信号出力回路）３３８を設けている。この起動信号を入力した基本回路３０２のＣＰＵ３０４は、リセット割り込みによりリセットスタートしてＲＯＭ３０６に予め記憶している制御プログラムに従って処理を実行する。
As described above, the
ステップＳ１０１では、初期設定１を行う。この初期設定１では、ＣＰＵ３０４のスタックポインタ（ＳＰ）へのスタック初期値の設定、割り込みマスクの設定、Ｉ／Ｏポート３１０の初期設定、ＲＡＭ３０８に記憶する各種変数の初期設定、ＷＤＴ３１３への初期値の設定などを行う。なお、本実施例では、ＷＤＴ３１３に、初期値として３２．８ｍｓに相当する数値を設定する。
In step S101,
ステップＳ１０２では、ＷＤＴ３１３のリセットを行い、ＷＤＴ３１３による時間計測を再始動する。
In step S102,
ステップＳ１０３では、低電圧信号がオンであるか否か、すなわち、電圧監視回路３３６が、電源管理部５００から主制御部３００に供給している電源の電圧値が所定の値（本実施例では９ｖ）未満である場合に電圧が低下したことを示す低電圧信号を出力しているか否かを監視する。そして、低電圧信号がオンの場合（ＣＰＵ３０４が電源の遮断を検知した場合）にはステップＳ１０２に戻り、低電圧信号がオフの場合（ＣＰＵ３０４が電源の遮断を検知していない場合）にはステップＳ１０４に進む。
In step S103, whether or not the low voltage signal is on, that is, the voltage value of the power supply that the
ステップＳ１０４では、初期設定２を行う。この初期設定２では、後述する主制御部タイマ割り込み処理を定期毎に実行するための周期を決める数値をカウンタ・タイマ３１２に設定する処理、Ｉ／Ｏ３１０の所定のポート（例えば試験用出力ポート、演出制御部３５０への出力ポート）からクリア信号を出力する処理、ＲＡＭ３０８への書き込みを許可する設定などを行う。
In step S104,
ステップＳ１０５では、電源の遮断前（電断前）の状態に復帰するか否かの判定を行い、電断前の状態に復帰しない場合（主制御部３００の基本回路３０２を初期状態にする場合）にはステップＳ１０８に進む。同様に電源ステータスの情報が「サスペンド」以外の情報を示している場合にもステップＳ１０８に進む。
In step S105, it is determined whether or not to return to the state before the power interruption (before the power interruption), and the state before the power interruption is not restored (when the
具体的には、最初に、電源基板に設けた操作部を遊技店の店員などが操作した場合に送信されるＲＡＭクリア信号がオン（操作があったことを示す）であるか否か、すなわちＲＡＭクリアが必要であるか否かを判定し、ＲＡＭクリア信号がオンの場合（ＲＡＭクリアが必要な場合）には、基本回路３０２を初期状態にすべくステップＳ１０８に進む。一方、ＲＡＭクリア信号がオフの場合（ＲＡＭクリアが必要でない場合）は、ＲＡＭ３０８に設けた電源ステータス記憶領域に記憶した電源ステータスの情報を読み出し、この電源ステータスの情報がサスペンドを示す情報であるか否かを判定する。そして、電源ステータスの情報がサスペンドを示す情報でない場合には、基本回路３０２を初期状態にすべくステップＳ１０８に進み、電源ステータスの情報がサスペンドを示す情報である場合には、ＲＡＭ３０８の所定の領域（例えば全ての領域）に記憶している１バイトデータを初期値が０である１バイト構成のレジスタに全て加算することによりチェックサムを算出し、算出したチェックサムの結果が特定の値（例えば０）であるか否か（チェックサムの結果が正常であるか否か）を判定する。そして、チェックサムの結果が特定の値（例えば０）の場合（チェックサムの結果が正常である場合）には電断前の状態に復帰すべくステップＳ１０７に進み、チェックサムの結果が特定の値（例えば０）以外である場合（チェックサムの結果が異常である場合）には、パチンコ機１００を初期状態にすべくステップＳ１０８に進む。同様に電源ステータスの情報が「サスペンド」以外の情報を示している場合にもステップＳ１０８に進む。
Specifically, first, a RAM clear signal transmitted when a store clerk or the like of the game shop operates the operation unit provided on the power supply board is turned on (indicating that there is an operation), that is, It is determined whether or not RAM clear is necessary, and if the RAM clear signal is on (RAM clear is necessary), the process proceeds to step S108 to set the
ステップＳ１０７では、復電時処理を行う。この復電時処理では、電断時にＲＡＭ３０８に設けられたスタックポインタ退避領域に記憶しておいたスタックポインタを読み出し、スタックポインタに再設定する。また、電断時にＲＡＭ３０８に設けられたレジスタ退避領域に記憶しておいた各レジスタの値を読み出し、各レジスタに再設定した後、割り込み許可の設定を行う。以降、ＣＰＵ３０４が、再設定後のスタックポインタやレジスタに基づいて制御プログラムを実行する結果、パチンコ機１００は電源断時の状態に復帰する。すなわち、電断直前にタイマ割り込み処理（後述）に分岐する直前に行った（ステップＳ１１０、ステップＳ１１１内の所定の）命令の次の命令から処理を再開する。
In step S107, power recovery processing is performed. In this power recovery process, the stack pointer stored in the stack pointer save area provided in the
ステップＳ１０８では、初期化処理を行う。この初期化処理では、割り込み禁止の設定、スタックポインタへのスタック初期値の設定、ＲＡＭ３０８の全ての記憶領域の初期化などを行う。
In step S108, initialization processing is performed. In this initialization processing, interrupt prohibition setting, stack initial value setting to the stack pointer, initialization of all storage areas of the
ステップＳ１１０では、割り込み禁止の設定を行った後、基本乱数初期値更新処理を行う。この基本乱数初期値更新処理では、普図当選乱数カウンタ、および特図乱数値カウンタの初期値をそれぞれ生成するための２つの初期値生成用乱数カウンタと、普図タイマ乱数値、特図タイマ乱数値をそれぞれ生成するための２つの乱数カウンタを更新する。例えば、普図タイマ乱数値として取り得る数値範囲が０〜２０とすると、ＲＡＭ３０８に設けた普図タイマ乱数値を生成するための乱数カウンタ記憶領域から値を取得し、取得した値に１を加算してから元の乱数カウンタ記憶領域に記憶する。このとき、取得した値に１を加算した結果が２１であれば０を元の乱数カウンタ記憶領域に記憶する。他の初期値生成用乱数カウンタ、乱数カウンタもそれぞれ同様に更新する。また、この基本乱数初期値更新処理の終了後に割り込み許可の設定を行ってステップＳ１１１に進む。
In step S110, after setting for interrupt prohibition, the basic random number initial value update process is performed. In this basic random number initial value update process, two initial value generation random number counters for generating the initial values of the normal figure winning random number counter and the special figure random value counter, the normal figure timer random number value, and the special figure timer random number counter, respectively. Two random number counters for generating numerical values are updated. For example, if the range of values that can be taken as normal timer random numbers is 0 to 20, a value is acquired from a random number counter storage area for generating a normal timer random value provided in the
なお、乱数カウンタとしては、図４のカウンタ回路３１６を用い、カウンタ回路３１６のスタート／ストップ、読み出しなどに係わる入出力制御には、アドレスデコード回路３５１（図４）が用いられる（後述の図７でも同様）。アドレスデコード回路３５１廻りの詳細な構成、および乱数カウンタ廻りの詳細な構成については後述する。
4 is used as a random number counter, and an address decoding circuit 351 (FIG. 4 described later) is used for input / output control related to start / stop, reading, etc. of the counter circuit 316 (FIG. 7 described later). But the same). A detailed configuration around the
ステップＳ１１１では、演出乱数更新処理を行う。この演出乱数更新処理では、主制御部３００で使用する演出用乱数値を生成するための乱数カウンタを更新する。
In step S111, effect random number update processing is performed. In this effect random number update process, a random number counter for generating an effect random number used by the
主制御部３００は、所定の周期ごとに開始するタイマ割り込み処理を行っている間を除いて、ステップＳ１１０およびＳ１１１の処理を繰り返し実行する。
The
＜主制御部タイマ割り込み処理＞
次に、図７を用いて、主制御部３００のＣＰＵ３０４が実行する主制御部タイマ割り込み処理について説明する。なお、同図は主制御部タイマ割り込み処理の流れを示すフローチャートである。
<Main controller timer interrupt processing>
Next, the main control unit timer interrupt process executed by the
主制御部３００は、所定の周期（本実施例では約２ｍｓに１回）でタイマ割り込み信号を発生するカウンタ・タイマ３１２を備えており、このタイマ割り込み信号を契機として主制御部タイマ割り込み処理を所定の周期で開始する。
The
ステップＳ３０１では、タイマ割り込みスタート処理を行う。このタイマ割り込みスタート処理では、ＣＰＵ３０４の各レジスタの値をスタック領域に一時的に退避する処理などを行う。
In step S301, timer interrupt start processing is performed. In this timer interrupt start process, a process of temporarily saving the value of each register of the
ステップＳ３０２では、ＷＤＴ３１３のカウント値が初期設定値（本実施例では３２．８ｍｓ）を超えてＷＤＴ割り込みが発生しないように（処理の異常を検出しないように）、ＷＤＴを定期的に（本実施例では、主制御部タイマ割り込みの周期である約２ｍｓに１回）リスタートを行う。
In step S302, the
ステップＳ３０３では、入力ポート状態更新処理を行う。この入力ポート状態更新処理では、Ｉ／Ｏ３１０の入力ポートを介して、上述のガラス枠開放センサ、前枠開放センサ、下皿満タンセンサ、複数の球検出センサを含む各種センサ３１８の検出信号を入力して検出信号の有無を監視し、ＲＡＭ３０８に各種センサ３１８ごとに区画して設けた信号状態記憶領域に記憶する。本実施例では、前々回のタイマ割り込み処理（約４ｍｓ前）で検出した各々の球検出センサの検出信号の有無の情報を、ＲＡＭ３０８に各々の球検出センサごとに区画して設けた前回検出信号記憶領域から読み出し、この情報をＲＡＭ３０８に各々の球検出センサごとに区画して設けた前々回検出信号記憶領域に記憶し、前回のタイマ割り込み処理（約２ｍｓ前）で検出した各々の球検出センサの検出信号の有無の情報を、ＲＡＭ３０８に各々の球検出センサごとに区画して設けた今回検出信号記憶領域から読み出し、この情報を上述の前回検出信号記憶領域に記憶する。また、今回検出した各々の球検出センサの検出信号を、上述の今回検出信号記憶領域に記憶する。
In step S303, input port state update processing is performed. In this input port state update process, detection signals of
また、ステップＳ３０３では、上述の前々回検出信号記領域、前回検出信号記領域、および今回検出信号記領域の各記憶領域に記憶した各々の球検出センサの検出信号の有無の情報を比較し、各々の球検出センサにおける過去３回分の検出信号の有無の情報が一致するか否かを判定する。そして、各々の球検出センサにおいて過去３回分の検出信号の有無の情報が、予め定めた入賞判定パターン情報（本実施例では、前々回検出信号無し、前回検出信号有り、今回検出信号有りであることを示す情報）と一致した場合に、入賞口（一般入賞口１２２、可変入賞口１３０）や始動口（第１特図始動口１２６、第２特図始動口１２８）への入球、または普図始動口１２４の通過があったと判定する。例えば、一般入賞口１２２への入球を検出する球検出センサにおいて過去３回分の検出信号の有無の情報が上述の入賞判定パターン情報と一致した場合には、一般入賞口１２２へ入球したと判定し、以降の一般入賞口１２２への入球に伴う処理を行うが、過去３回分の検出信号の有無の情報が上述の入賞判定パターン情報と一致しなかった場合には、以降の一般入賞口１２２への入球に伴う処理を行わずに後続の処理に分岐する。
In step S303, the information on the presence / absence of the detection signal of each sphere detection sensor stored in each storage area of the detection signal recording area, the previous detection signal recording area, and the current detection signal recording area is compared, It is determined whether or not the information on the presence / absence of detection signals for the past three times in the sphere detection sensor of the two sphere detection sensors matches. The information on the presence or absence of detection signals for the past three times in each sphere detection sensor is predetermined winning determination pattern information (in this embodiment, no previous detection signal, previous detection signal, this time detection signal) In the case of a match to the winning opening (the general winning
ステップＳ３０４およびステップＳ３０５では、基本乱数初期値更新処理および基本乱数更新処理を行う。これらの基本乱数初期値更新処理および基本乱数更新処理では、上記ステップＳ１１０で行った初期値生成用乱数カウンタの値の更新を行い、次に主制御部３００で使用する普図当選乱数値および特図乱数値をそれぞれ生成するための２つの乱数カウンタを更新する。例えば、普図当選乱数値として取り得る数値範囲が０〜１００とすると、ＲＡＭ３０８に設けた普図当選乱数値を生成するための乱数カウンタ記憶領域から値を取得し、取得した値に１を加算してから元の乱数カウンタ記憶領域に記憶する。このとき、取得した値に１を加算した結果が１０１であれば０を元の乱数カウンタ記憶領域に記憶する。また、取得した値に１を加算した結果、乱数カウンタが一周していると判定した場合にはそれぞれの乱数カウンタに対応する初期値生成用乱数カウンタの値を取得し、乱数カウンタの記憶領域にセットする。例えば、０〜１００の数値範囲で変動する普図当選乱数値生成用の乱数カウンタから値を取得し、取得した値に１を加算した結果が、ＲＡＭ３０８に設けた所定の初期値記憶領域に記憶している前回設定した初期値と等しい値（例えば７）である場合に、普図当選乱数値生成用の乱数カウンタに対応する初期値生成用乱数カウンタから値を初期値として取得し、普図当選乱数値生成用の乱数カウンタにセットすると共に、普図当選乱数値生成用の乱数カウンタが次に１周したことを判定するために、今回設定した初期値を上述の初期値記憶領域に記憶しておく。なお、普図当選乱数値生成用の乱数カウンタが次に１周したことを判定するための上述の初期値記憶領域とは別に、特図乱数生成用の乱数カウンタが１周したことを判定するための初期値記憶領域をＲＡＭ３０８に設けている。
In step S304 and step S305, basic random number initial value update processing and basic random number update processing are performed. In these basic random number initial value update processing and basic random number update processing, the value of the initial value generation random number counter performed in step S110 is updated, and then the normal winning random number value and special value used in the
ステップＳ３０８では、タイマ更新処理を行う。詳細は後述するが、このタイマ更新処理では、普通図柄表示装置１１２に図柄を変動・停止表示する時間を計時するための普図表示図柄更新タイマ、特別図柄表示装置１１４に図柄を変動・停止表示する時間を計時するための特図表示図柄更新タイマ、所定の入賞演出時間、所定の開放時間、所定の閉鎖時間、所定の終了演出期間などを計時するためのタイマなどを含む各種タイマを更新する。
In step S308, timer update processing is performed. As will be described in detail later, in this timer update process, the normal symbol display symbol update device for measuring the time for the symbol to be changed / stopped on the normal
ステップＳ３０９では、入賞口カウンタ更新処理を行う。この入賞口カウンタ更新処理では、入賞口（一般入賞口１２２、第１、第２特図始動口１２６、１２８、および可変入賞口１３０）に入賞（入球）があった場合に、ＲＡＭ３０８に各入賞口ごとに設けた賞球数記憶領域の値を読み出し、１を加算して、元の賞球数記憶領域に設定する。
In step S309, winning prize counter update processing is performed. In this winning opening counter updating process, when there is a winning (winning) in the winning opening (the general winning
また、ステップＳ３１０では、入賞受付処理を行う。この入賞受付処理では、第１、第２特図始動口１２６、１２８に入賞があり、且つ、保留している特図変動遊技の数が４未満である場合には、入賞した始動口に対応するカウンタ回路３１６ｂのカウンタ値記憶用レジスタから値を特図当選乱数値として取得する。また、上述の特図乱数値生成用の乱数カウンタから値を特図乱数値として取得し、ＲＡＭ３０８に設けた乱数値記憶領域に特図当選乱数値と共に記憶する。また、普図始動口１２４を球が通過したことを検出し、且つ、保留している普図変動遊技の数が２未満の場合には、そのタイミングにおける普図当選乱数値生成用の乱数カウンタの値を普図当選乱数値として取得し、ＲＡＭ３０８に設けた上述の特図用とは別の乱数値記憶領域に記憶する。また、この入賞受付処理では、所定の球検出センサにより第１、第２特図始動口１２６、１２８、普図始動口１２４、または可変入賞口の入賞（入球）を検出した場合に、演出制御部３５０に送信すべき送信情報に、第１、第２特図始動口１２６、１２８、普図始動口１２４、および可変入賞口の入賞（入球）の有無を示す入賞受付情報を設定する。
In step S310, a winning acceptance process is performed. In this winning acceptance process, if there is a prize at the first and second special
ステップＳ３１１では、払出要求数送信処理を行う（詳細は後述する）。なお、払出制御部４００に出力する出力予定情報および払出要求情報は１バイトで構成しており、ビット７にストローブ情報（オンの場合、データをセットしていることを示す）、ビット６に電源投入情報（オンの場合、電源投入後一回目のコマンド送信であることを示す）、ビット４〜５に今回加工種別（０〜３）、およびビット０〜３に加工後の払出要求数を示すようにしている。
In step S311, a payout request number transmission process is performed (details will be described later). The output schedule information and the payout request information output to the
ステップＳ３１２では、普図状態更新処理を行う。この普図状態更新処理は、普図の状態に対応する複数の処理のうちの１つの処理を行う。例えば、普図変動中（後述する普図汎用タイマの値が１以上）における普図状態更新処理では、普図表示装置１１２を構成する７セグメントＬＥＤの点灯と消灯を繰り返す点灯・消灯駆動制御を行う。
In step S312, a normal state update process is performed. This normal state update process performs one of a plurality of processes corresponding to the normal state. For example, in a general diagram state update process during a normal map change (a general-purpose general-purpose timer value to be described later is 1 or more), on / off drive control for repeatedly turning on and off the 7-segment LED constituting the general
また、普図変動表示時間が経過したタイミング（普図表示図柄更新タイマの値が１から０になったタイミング）における普図状態更新処理では、当りフラグがオンの場合には、図３（ｃ）に示す普図１の態様となるように普図表示装置１１２を構成する７セグメントＬＥＤの点灯・消灯駆動制御を行い、当りフラグがオフの場合には、図３（ｃ）に示す普図２の態様となるように普図表示装置１１２を構成する７セグメントＬＥＤの点灯・消灯駆動制御を行うと共に、その後、所定の停止表示期間（例えば５００ｍ秒間）その表示を維持するためにＲＡＭ３０８に設けた普図停止時間管理用タイマの記憶領域に停止期間を示す情報を設定する。この設定により普図の停止表示を行い、普図変動遊技の結果を遊技者に報知するようにしている。
Further, in the general chart state update process at the timing when the normal map change display time has elapsed (the timing at which the value of the general map display symbol update timer has changed from 1 to 0), if the hit flag is on, FIG. When the 7-segment LED constituting the
また、所定の停止表示期間が終了したタイミング（普図停止時間管理用タイマの値が１から０になったタイミング）で開始する普図状態更新処理では、当りフラグがオンの場合には、所定の開放期間（例えば２秒間）、第２特図始動口１２８の羽根部材の開閉駆動用のソレノイド３３０に、羽根部材を開放状態に保持する信号を出力するとともに、ＲＡＭ３０８に設けた羽根開放時間管理用タイマの記憶領域に開放期間を示す情報を設定する。
Further, in the normal state update process that starts at the timing when the predetermined stop display period ends (when the value of the normal stop time management timer value changes from 1 to 0), if the hit flag is on, the predetermined state is displayed. During the opening period (for example, 2 seconds), a signal for holding the blade member in the open state is output to the
また、所定の開放期間が終了したタイミング（羽根開放時間管理用タイマの値が１から０になったタイミング）で開始する普図状態更新処理では、所定の閉鎖期間（例えば５００ｍ秒間）、羽根部材の開閉駆動用のソレノイド３３０に、羽根部材を閉鎖状態に保持する信号を出力するとともに、ＲＡＭ３０８に設けた羽根閉鎖時間管理用タイマの記憶領域に閉鎖期間を示す情報を設定する。
In the usual state update process that starts at the timing when the predetermined opening period ends (the timing when the value of the blade opening time management timer is changed from 1 to 0), the blade member has a predetermined closing period (for example, 500 milliseconds). A signal for holding the blade member in a closed state is output to the opening /
また、所定の閉鎖期間を経過したタイミング（羽根閉鎖時間管理用タイマの値が１から０になったタイミング）で開始する普図状態更新処理では、普図の状態を非作動中に設定する。普図の状態が非作動中の場合における普図状態更新処理では、何もせずに次のステップＳ３１３に移行するようにしている。 In the normal state update process that starts at the timing when a predetermined closing period has elapsed (the timing when the value of the blade closing time management timer changes from 1 to 0), the normal state is set to inactive. In the normal state update process when the normal state is inactive, the process proceeds to the next step S313 without doing anything.
ステップＳ３１３では、普図関連抽選処理を行う。この普図関連抽選処理では、普図変動遊技および第２特図始動口１２８の開閉制御を行っておらず（普図の状態が非作動中）、且つ、保留している普図変動遊技の数が１以上である場合に、上述の乱数値記憶領域に記憶している普図当選乱数値に基づいた乱数抽選により普図変動遊技の結果を当選とするか、不当選とするかを決定する当り判定をおこない、当選とする場合にはＲＡＭ３０８に設けた当りフラグにオンを設定する。不当選の場合には、当りフラグにオフを設定する。また、当り判定の結果に関わらず、次に上述の普図タイマ乱数値生成用の乱数カウンタの値を普図タイマ乱数値として取得し、取得した普図タイマ乱数値に基づいて複数の変動時間のうちから普図表示装置１１２に普図を変動表示する時間を１つ選択し、この変動表示時間を、普図変動表示時間として、ＲＡＭ３０８に設けた普図変動時間記憶領域に記憶する。なお、保留している普図変動遊技の数は、ＲＡＭ３０８に設けた普図保留数記憶領域に記憶するようにしており、当り判定をするたびに、保留している普図変動遊技の数から１を減算した値を、この普図保留数記憶領域に記憶し直すようにしている。また当り判定に使用した乱数値を消去する。
In step S313, a general drawing related lottery process is performed. In this general map-related lottery process, open / close control of the general map variable game and the second special
ステップＳ３１４では、特図状態更新処理を行う。この特図状態更新処理は、特図の状態に応じて、次の８つの処理のうちの１つの処理を行う。例えば、特図変動中（後述する特図汎用タイマの値が１以上）における特図状態更新処理では、特図表示装置１１４を構成する７セグメントＬＥＤの点灯と消灯を繰り返す点灯・消灯駆動制御を行う。
In step S314, special figure state update processing is performed. In the special figure state update process, one of the following eight processes is performed according to the state of the special figure. For example, in special figure state update processing during special figure fluctuation (the value of a special figure general-purpose timer to be described later is 1 or more), on / off drive control for repeatedly turning on and off the 7-segment LED constituting the special
また、特図変動表示時間が経過したタイミング（特図表示図柄更新タイマの値が１から０になったタイミング）で開始する特図状態更新処理では、大当たりフラグがオンで確変フラグがオンの場合には特図表示装置１１４に図３（ａ）に示す特図１、大当たりフラグがオンで確変フラグがオフの場合には特図表示装置１１４に図３（ａ）に示す特図２、大当たりフラグがオフの場合には、図３（ａ）に示す特図３の態様となるように特図表示装置１１２を構成する７セグメントＬＥＤの点灯・消灯駆動制御を行うと共に、その後、所定の停止表示期間（例えば５００ｍ秒間）その表示を維持するためにＲＡＭ３０８に設けた特図停止時間管理用タイマの記憶領域に停止期間を示す情報を設定する。この設定により特図の停止表示をおこない、特図変動遊技の結果を遊技者に報知するようにしている。また、コマンド設定送信処理（ステップＳ３１６）で一般コマンド回転停止設定送信処理を実行させるために上述の送信情報記憶領域に０２Ｈを送信情報（一般情報）として追加記憶する。
Also, in the special figure state update process that starts at the timing when the special figure change display time has elapsed (when the special figure display symbol update timer value changes from 1 to 0), the jackpot flag is on and the probability variation flag is on When the special
また、所定の停止表示期間が終了したタイミング（特図停止時間管理用タイマの値が１から０になったタイミング）で開始する特図状態更新処理では、大当たりフラグがオンの場合には、所定の入賞演出期間（例えば３秒間）すなわち装飾図柄表示装置１１０による大当たりを開始することを遊技者に報知する画像を表示している期間待機するためにＲＡＭ３０８に設けた特図待機時間管理用タイマの記憶領域に入賞演出期間を示す情報を設定する。また、コマンド設定送信処理（ステップＳ３１６）で一般コマンド入賞演出設定送信処理を実行させるために上述の送信情報記憶領域に０４Ｈを送信情報（一般情報）として追加記憶する。
Further, in the special figure state update process that starts at the timing when the predetermined stop display period ends (the timing at which the special figure stop time management timer value changes from 1 to 0), if the jackpot flag is on, a predetermined value is displayed. A special figure waiting time management timer provided in the
また、所定の入賞演出期間が終了したタイミング（特図待機時間管理用タイマの値が１から０になったタイミング）で開始する特図状態更新処理では、所定の開放期間（例えば２９秒間、または可変入賞口１３０に所定球数（例えば１０球）の遊技球の入賞を検出するまで）可変入賞口１３０の扉部材の開閉駆動用のソレノイド３３０に、扉部材を開放状態に保持する信号を出力するとともに、ＲＡＭ３０８に設けた扉開放時間管理用タイマの記憶領域に開放期間を示す情報を設定する。また、コマンド設定送信処理（ステップＳ３１６）で一般コマンド大入賞口開放設定送信処理を実行させるために上述の送信情報記憶領域に１０Ｈを送信情報（一般情報）として追加記憶する。
Also, in the special figure state update process that starts at the timing when the predetermined winning effect period ends (the timing when the special figure standby time management timer value changes from 1 to 0), a predetermined release period (for example, 29 seconds or A signal for holding the door member in an open state is output to the
また、所定の開放期間が終了したタイミング（扉開放時間管理用タイマの値が１から０になったタイミング）で開始する特図状態更新処理では、所定の閉鎖期間（例えば１．５秒間）可変入賞口１３０の扉部材の開閉駆動用のソレノイド３３０に、扉部材を閉鎖状態に保持する信号を出力するとともに、ＲＡＭ３０８に設けた扉閉鎖時間管理用タイマの記憶領域に閉鎖期間を示す情報を設定する。また、コマンド設定送信処理（ステップＳ３１６）で一般コマンド大入賞口閉鎖設定送信処理を実行させるために上述の送信情報記憶領域に２０Ｈを送信情報（一般情報）として追加記憶する。
In the special figure state update process that starts at the timing when the predetermined opening period ends (the timing when the door opening time management timer value changes from 1 to 0), the predetermined closing period (for example, 1.5 seconds) is variable. A signal for holding the door member in the closed state is output to the
また、この扉部材の開放・閉鎖制御を所定回数（例えば１５ラウンド）繰り返し、終了したタイミングで開始する特図状態更新処理では、所定の終了演出期間（例えば３秒間）すなわち装飾図柄表示装置１１０による大当たりを終了することを遊技者に報知する画像を表示している期間待機するように設定するためにＲＡＭ３０８に設けた演出待機時間管理用タイマの記憶領域に演出待機期間を示す情報を設定する。また、コマンド設定送信処理（ステップＳ３１６）で一般コマンド終了演出設定送信処理を実行させるために上述の送信情報記憶領域に０８Ｈを送信情報（一般情報）として追加記憶する。
Further, in the special figure state update processing which is repeated at predetermined timing (for example, 15 rounds) and the opening / closing control of the door member is repeated a predetermined number of times (for example, 15 rounds), Information indicating the effect standby period is set in the storage area of the effect standby time management timer provided in the
また、所定の終了演出期間が終了したタイミング（演出待機時間管理用タイマの値が１から０になったタイミング）で開始する特図状態更新処理では、特図の状態を非作動中に設定する。特図の状態が非作動中の場合における特図状態更新処理では、何もせずに次のステップＳ３１５に移行するようにしている。 Further, in the special figure state update process which starts at the timing when the predetermined end production period ends (the timing when the production standby time management timer value changes from 1 to 0), the special figure state is set to inactive. . In the special figure state update process when the special figure is in a non-operating state, nothing is done and the process proceeds to the next step S315.
ステップＳ３１５では、特図関連抽選処理を行う。この特図関連抽選処理では、特図変動遊技および可変入賞口１３０の開閉制御を行っておらず（特図の状態が非作動中）、且つ、保留している特図変動遊技の数が１以上である場合に、主制御部３００のＲＯＭ３０６にあらかじめ格納されている大当たり判定テーブル、高確率状態移行判定テーブル、タイマ番号決定テーブル（いずれも不図示）などを使用した各種抽選のうち、最初に大当たり判定を行う。具体的には、ステップＳ２０３で乱数値記憶領域に記憶した特図当選乱数値が、大当たり判定テーブルの第１特図始動口用抽選データの数値範囲であるか否かを判定し、特図当選乱数値が第１特図始動口用抽選データの数値範囲である場合には、特図変動遊技の当選と判定してＲＡＭ３０８に設けた大当たりフラグの格納領域に大当たりとなることを示す情報を設定する（ここで、大当たりの情報をＲＡＭ３０８に設定することを大当たりフラグをオンに設定するという）。一方、特図当選乱数値が第１特図始動口用抽選データの数値範囲以外である場合には、特図変動遊技の外れと判定してＲＡＭ３０８に設けた大当たりフラグの格納領域に外れとなることを示す情報を設定する（ここで、外れの情報をＲＡＭ３０８に設定することを大当たりフラグをオフに設定するという）。なお、保留している特図変動遊技の数は、ＲＡＭ３０８に設けた特図保留数記憶領域に記憶するようにしており、当り判定をするたびに、保留している特図変動遊技の数から１を減算した値を、この特図保留数記憶領域に記憶し直すようにしている。また、当り判定に使用した乱数値を消去する。
In step S315, special drawing related lottery processing is performed. In this special drawing-related lottery process, the opening / closing control of the special drawing variable game and the variable winning
具体例としては、遊技状態が低確率状態であり、第１特図始動口１２６への球入賞の検出に基づいて取得した特図当選乱数値が１０１００の場合は大当たりフラグをオンに設定し、特図当選乱数値が１０２００の場合は大当たりフラグをオフに設定する。また、第２特図始動口１２８への球入賞の検出に基づいて取得した特図当選乱数値が２０１００の場合は大当たりフラグをオンに設定し、特図当選乱数値が２０２００の場合は大当たりフラグをオフに設定する。
As a specific example, when the gaming state is a low probability state, and the special figure winning random number value acquired based on the detection of the ball winning to the first special
大当たりフラグにオンを設定した場合には、次に確変移行判定を行う。具体的には、ステップＳ２０３で乱数値記憶領域に記憶した特図乱数値が、高確率状態移行判定テーブルの移行判定乱数の数値範囲であるか否かを判定し、特図乱数値が抽選データの数値範囲である場合には、ＲＡＭ３０８に設けた確変（確率変動）フラグの格納領域に、特別大当たり遊技を開始することを示す情報を設定する。（ここで、特別大当たり遊技開始の情報をＲＡＭ３０８に設定することを確変フラグをオンに設定するという）。一方、特図乱数値が抽選データの数値範囲以外である場合には、上述の確変フラグの格納領域に、大当たり遊技を開始することを示す情報を設定する（ここで、大当たり遊技開始の情報をＲＡＭ３０８に設定することを確変フラグをオフに設定するという）。例えば、取得した特図乱数値が２０の場合には確変フラグをオンに設定する。一方、取得した特図乱数値が特図乱数値が８０の場合には確変フラグをオフに設定する。
If the jackpot flag is set to ON, then the probability variation transition determination is performed. Specifically, it is determined whether or not the special figure random value stored in the random value storage area in step S203 is in the numerical range of the transfer determination random number in the high probability state transfer determination table, and the special figure random value is determined by lottery data. Is set in the storage area of the probability variation (probability variation) flag provided in the
大当たり判定の結果に関わらず、次にタイマ番号を決定する処理を行う。具体的には、上述の特図タイマ乱数値生成用の乱数カウンタの値を特図タイマ乱数値として取得する。大当たりフラグの値、および取得した特図タイマ乱数値を含むタイマ番号決定テーブルのタイマ乱数の数値範囲に対応するタイマ番号を選択し、ＲＡＭ３０８に設けた所定のタイマ番号格納領域に記憶する。さらに、そのタイマ番号に対応する変動時間を、特図変動表示時間として、上述の特図表示図柄更新タイマに記憶し、コマンド設定送信処理（ステップＳ３１６）で一般コマンド回転開始設定送信処理を実行させるために上述の送信情報記憶領域に０１Ｈを送信情報（一般情報）として追加記憶してから処理を終了する。
Regardless of the result of the jackpot determination, the process for determining the timer number is performed next. Specifically, the value of the random counter for generating the special figure timer random value described above is acquired as the special figure timer random value. A timer number corresponding to the numerical value range of the timer random number in the timer number determination table including the value of the jackpot flag and the acquired special figure timer random number value is selected and stored in a predetermined timer number storage area provided in the
例えば、大当たりフラグがオフで、取得した特図タイマ乱数値が５００００の場合には、特図タイマ乱数値は０〜６０２３５の範囲であることから、タイマ番号決定テーブルのそれらの条件に対応する１行目に記憶しているタイマ番号を示すタイマ１、および変動時間を示す５を選択し、ＲＡＭ３０８に設けたそれぞれの記憶領域に記憶する。一方、大当たりフラグがオンで、取得した特図タイマ乱数値が６４０００の場合には、特図タイマ乱数値は０〜１５５３５の範囲ではないことからタイマ２は選択せず、１５５３６〜２４５３５ではないことからタイマ３は選択せず、２４５３６〜６２５３５ではないことからタイマ４は選択しないが、６２５３６〜６５５３５の範囲内であることから、タイマ番号決定テーブルのそれらの条件に対応する８行目に記憶しているタイマ番号を示すタイマ５、および変動時間を示す５０を選択し、ＲＡＭ３０８に設けたそれぞれの記憶領域に記憶する。なお、割り込み処理の開始周期である２ｍｓを考慮して、選択した変動時間の値に５００（１０００ｍｓ／２ｍｓ）を掛けた値を変動時間記憶領域にセットする。例えば、変動時間が５秒の場合には、変動時間記憶領域には２５００の値を初期値としてセットし、ステップＳ３０８のタイマ更新処理を実行する度に、この変動時間記憶領域の値を１だけ減算するようにすることで、割り込み処理の実行回数により時間の経過を計測できるようにしている。また、複数回（例えば５回）のタイマ割込処理の実行ごと（例えば２ｍｓ周期）に変動時間記憶領域の値を減算する場合には、変動時間が１０秒の場合であれば、１０秒が１００００ｍｓであることから周期（２ｍｓ×５）で割り算して１０００を変動時間記憶領域に設定する。
For example, when the jackpot flag is off and the acquired special figure timer random number value is 50000, the special figure timer random number value is in the range of 0 to 60235, so 1 corresponding to those conditions of the timer number determination table. The
ステップＳ３１６では、コマンド設定送信処理を行う（詳細は後述する）。なお、演出制御部３５０に送信する出力予定情報は１６ビットで構成しており、ビット１５はストローブ情報（オンの場合、データをセットしていることを示す）、ビット１１〜１４はコマンド種別（００Ｈの場合は基本コマンド、０１Ｈの場合は図柄変動開始コマンド、０４Ｈの場合は図柄変動停止コマンド、０５Ｈの場合は入賞演出開始コマンド、０６Ｈの場合は終了演出開始コマンド、０７Ｈの場合は大当たりラウンド数指定コマンド、０ＥＨの場合は復電コマンド、０ＦＨの場合はＲＡＭクリアコマンドをそれぞれ示すなどコマンドの種類を特定可能な情報）、ビット０〜１０はコマンドデータ（コマンド種別に対応する所定の情報）で構成している。
In step S316, command setting transmission processing is performed (details will be described later). The output schedule information to be transmitted to the
具体的には、ストローブ情報は上述のコマンド送信処理でオン、オフするようにしている。また、コマンド種別が図柄変動開始コマンドの場合であればコマンドデータに、大当たりフラグの値、確変フラグの値、特図関連抽選処理で選択したタイマ番号などを示す情報を含み、図柄変動停止コマンドの場合であれば、大当たりフラグの値、確変フラグの値などを含み、入賞演出コマンドおよび終了演出開始コマンドの場合であれば、確変フラグの値などを含み、大当たりラウンド数指定コマンドの場合であれば確変フラグの値、大当たりラウンド数などを含むようにしている。コマンド種別が基本コマンドを示す場合は、コマンドデータにデバイス情報、第１特図始動口１２６への入賞の有無、第２特図始動口１２８への入賞の有無、可変入賞口１３０への入賞の有無などを含む。
Specifically, the strobe information is turned on and off in the command transmission process described above. If the command type is a symbol variation start command, the command data includes information indicating the value of the jackpot flag, the probability variation flag, the timer number selected in the special symbol related lottery process, etc. If it is a case, it includes the value of the jackpot flag, the probability variation flag, etc. If it is a winning effect command and an end effect start command, it includes the value of the probability variation flag, etc. If it is a jackpot round number designation command The value of the probability variation flag, the number of jackpot rounds, etc. are included. When the command type indicates a basic command, device information in the command data, presence / absence of winning at the first special
また、上述の一般コマンド回転開始設定送信処理では、コマンド種別に０１Ｈ、コマンドデータにＲＡＭ３０８に記憶している大当たりフラグの値、確変フラグの値、特図関連抽選処理で選択したタイマ番号、保留している特図変動遊技の数などを示す情報を設定する。上述の一般コマンド回転停止設定送信処理では、コマンド種別に０４Ｈ、コマンドデータにＲＡＭ３０８に記憶している大当たりフラグの値、確変フラグの値などを示す情報を設定する。上述の一般コマンド入賞演出設定送信処理では、コマンド種別に０５Ｈ、コマンドデータにＲＡＭ３０８に記憶している入賞演出期間中に装飾図柄表示装置１１０・各種ランプ３７０・スピーカ３６６に出力する演出制御情報、確変フラグの値、保留している特図変動遊技の数などを示す情報を設定する。上述の一般コマンド終了演出設定送信処理では、コマンド種別に０６Ｈ、コマンドデータにＲＡＭ３０８に記憶している演出待機期間中に装飾図柄表示装置１１０・各種ランプ３７０・スピーカ３６６に出力する演出制御情報、確変フラグの値、保留している特図変動遊技の数などを示す情報を設定する。上述の一般コマンド大入賞口開放設定送信処理では、コマンド種別に０７Ｈ、コマンドデータにＲＡＭ３０８に記憶している大当たりラウンド数、確変フラグの値、保留している特図変動遊技の数などを示す情報を設定する。上述の一般コマンド大入賞口閉鎖設定送信処理では、コマンド種別に０８Ｈ、コマンドデータにＲＡＭ３０８に記憶している大当たりラウンド数、確変フラグの値、保留している特図変動遊技の数などを示す情報を設定する。演出制御部３５０では、受信した出力予定情報に含まれるコマンド種別により、主制御部３００における遊技制御の変化に応じた演出制御の決定が可能になるとともに、出力予定情報に含まれているコマンドデータの情報に基づいて、演出制御内容を決定することができるようになる。
In the general command rotation start setting transmission process described above, the command type is 01H, the jackpot flag value stored in the
ステップＳ３１７では、外部出力信号設定処理を行う。この外部出力信号設定処理では、ＲＡＭ３０８に記憶している遊技情報を、情報出力回路３３４を介してパチンコ機１００とは別体の情報入力回路５５０に出力する。
In step S317, an external output signal setting process is performed. In this external output signal setting process, the game information stored in the
ステップＳ３２０では、デバイス監視処理を行う。このデバイス監視処理では、ステップ３０３において信号状態記憶領域に記憶した各種センサの信号状態を読み出して、ガラス枠開放エラーの有無、前枠開放エラーの有無、または下皿満タンエラーの有無などを監視し、ガラス枠開放エラー、前枠開放エラー、または下皿満タンエラーを検出した場合に、演出制御部３５０に送信すべき送信情報に、ガラス枠開放エラーの有無、前枠開放エラーの有無、下皿満タンエラーの有無を示すデバイス情報を設定する。また、各種ソレノイド３３０を駆動して第２特図始動口１２８や、可変入賞口１３０の開閉を制御したり、表示回路３２２、３２４、３２８を介して普図表示装置１１２、特図表示装置１１４、各種状態表示部３２６などに出力する表示データを、Ｉ／Ｏ３１０の出力ポートに設定する。また、払出要求数送信処理（ステップＳ３１１）で設定した出力予定情報を出力ポート３１０を介して演出制御部３５０に出力する。
In step S320, device monitoring processing is performed. In this device monitoring process, the signal states of the various sensors stored in the signal state storage area in
ステップＳ３２１では、低電圧信号がオンであるか否かを監視する。そして、低電圧信号がオンの場合（電源の遮断を検知した場合）にはステップＳ３２４に進み、低電圧信号がオフの場合（電源の遮断を検知していない場合）にはステップＳ３２２に進む。 In step S321, it is monitored whether or not the low voltage signal is on. Then, when the low voltage signal is on (when power supply cutoff is detected), the process proceeds to step S324, and when the low voltage signal is off (when power supply cutoff is not detected), the process proceeds to step S322.
ステップＳ３２２では、タイマ割り込みエンド処理を行う。このタイマ割り込みエンド処理では、ステップＳ３０１で一時的に退避した各レジスタの値を元の各レジスタに設定したり、割り込み許可の設定などを行う。 In step S322, timer interrupt end processing is performed. In this timer interrupt end process, the value of each register temporarily saved in step S301 is set in each original register, or interrupt permission is set.
ステップＳ３２４では、電断時処理を行う。この電断時処理では、上述のスタックポインタ退避領域に現在のスタックポインタの値を記憶し、上述の電源ステータス記憶領域にサスペンドを示す情報を設定する。また、ＲＡＭ３０８の所定の領域（例えば全ての領域）に記憶している１バイトデータを初期値が０である１バイト構成のレジスタに全て加算し、チェックサム算出用数値記憶領域に記憶している値からその加算した結果を減算した値をチェックサム（電断時チェックサム）として算出し、算出した電断時チェックサムを上述のチェックサム算出用数値記憶領域に記憶し、ＲＡＭ３０８への書き込みを禁止する設定を行った後、無限ループとなる。
In step S324, a power interruption process is performed. In this power interruption process, the current stack pointer value is stored in the stack pointer save area, and information indicating suspend is set in the power status storage area. Further, all 1-byte data stored in a predetermined area (for example, all areas) of the
＜制御回路の詳細＞
以上、パチンコ機の全体構成と動作につき大まかに説明した。
<Details of control circuit>
In the above, the overall configuration and operation of the pachinko machine have been roughly described.
上記のようなパチンコ機などの遊技台では、遊技盤の遊技領域に遊技球が入賞可能な始動口と、複数個の図柄を変動表示可能な図柄表示部を備え、始動口に遊技球が入賞すると、当たりか否かの抽選をおこない、図柄表示部の図柄を所定時間変動して、抽選結果が当りであった場合に、変動後の図柄が予め定めた特定図柄の組み合わせである特定態様を表示するとともに、可変入賞手段を所定時間開放させるなど、遊技者に有利な遊技状態を発生させるようにしている。 A gaming machine such as the above-mentioned pachinko machine has a start opening that allows game balls to win in the game area of the game board, and a symbol display section that can display multiple symbols in a variable manner. Then, a lottery of whether to win or not is performed, and when the symbol on the symbol display unit fluctuates for a predetermined time and the lottery result is a hit, a specific mode in which the symbol after change is a combination of a predetermined specific symbol In addition to the display, a variable winning means is opened for a predetermined time to generate a gaming state advantageous to the player.
このような遊技台の遊技進行を制御する制御基板には、遊技台の操作部、表示装置、各駆動部から成る入出力デバイスを制御し、かつ上述の抽選を制御するためにＣＰＵ（３０４）およびその周辺デバイスから構成された遊技制御用コンピュータが塔載されている。また、この制御基板には、遊技制御用コンピュータの装置制御、および抽選動作を行うためのプログラムを記憶したＲＯＭ（３０６）が塔載される。 The control board for controlling the game progress of such a game machine has a CPU (304) for controlling the input / output device comprising the operation unit, display device, and each drive unit of the game machine and controlling the lottery described above. And a game control computer composed of peripheral devices. In addition, a ROM (306) storing a program for performing device control of the game control computer and lottery operation is mounted on the control board.
そして、従来より、上記制御基板の機能を改変することにより、抽選の確率や抽選動作それ自体を制御して行なう不正使用事例が多数報告されている。このような不正使用の手法の１つとして、たとえば、制御プログラムが格納されたＲＯＭや遊技制御用コンピュータ（ＣＰＵ３０４）を交換するものが報告されている。 In the past, many cases of unauthorized use have been reported in which the function of the control board is modified to control the probability of lottery and the lottery operation itself. As one of such illegal use methods, for example, a method of replacing a ROM storing a control program or a game control computer (CPU 304) has been reported.
このような不正使用が横行すると遊技台を設置した遊技店は多大な損失を受けるため、遊技台の回路は予想される不正使用に耐えられるよう構成されていなければならない。 If such illegal use rampant, the game store where the game machine is installed suffers a great loss, and the circuit of the game machine must be configured to withstand the expected illegal use.
このような不正を防止するため、特にＲＯＭやＣＰＵなどの電子部品の不正交換に対する対策としては、上述のように筐体が開封されるとその旨を電気的に検出する封印装置を設けることが提案されている。 In order to prevent such fraud, in particular, as a countermeasure against unauthorized exchange of electronic components such as ROM and CPU, a sealing device for electrically detecting that when the housing is opened as described above may be provided. Proposed.
また、上記の制御プログラムが格納されたＲＯＭや遊技制御用コンピュータ（ＣＰＵ）を交換する不正使用においては、正規の動作では用いられないようなメモリ範囲や、Ｉ／Ｏ空間を指示するアドレスデータを発生させる手法がとられることがある。 Also, in the unauthorized use of exchanging ROM or game control computer (CPU) in which the above control program is stored, the memory range that is not used in the normal operation and the address data indicating the I / O space are stored. There are cases where a method of generating is taken.
ＲＯＭ／ＲＡＭなどのメモリ、あるいは入出力デバイスは、多くの遊技台においてＣＰＵのメモリ空間の特定アドレスにマップされており、Ｉ／Ｏリクエストの発生に応じてアドレスデコーダが指定されたアドレスデータをデコードしてチップセレクト信号（ＣＳ）を発生することにより、特定のメモリデバイスやＩ／Ｏデバイスがセレクトされ、これによりメモリＩ／Ｏおよび入出力動作が実行される。 Memory, such as ROM / RAM, or input / output devices are mapped to specific addresses in the CPU memory space in many game machines, and address data specified by the address decoder is decoded in response to the occurrence of an I / O request. Then, by generating a chip select signal (CS), a specific memory device or I / O device is selected, thereby executing memory I / O and input / output operations.
一般に、１パッケージＩＣで構成されたアドレスデコーダは、８ビット程度のアドレス端子のうちたとえば４ビットのアドレスを用いて、１０〜１６本程度の出力端子からチップセレクト信号を発生するといった構成になっており、この程度の規模のアドレスデコーダを複数、適当なアドレス範囲にマップされるように配置することによりメモリや入出力空間がアドレスされる。 In general, an address decoder constituted by one package IC is configured to generate a chip select signal from about 10 to 16 output terminals using, for example, a 4-bit address among about 8-bit address terminals. By arranging a plurality of address decoders of this scale so as to be mapped to an appropriate address range, the memory and the input / output space are addressed.
しかしながら、従来の遊技台では、上記のようなアドレスデコーダチップに対して、目的のチップセレクトを制御できる４ビット程度の下位のアドレス線を配線し、目的の入出力制御とは関係のない残りの上位アドレス線はＮＣ（無接続）とする、といった構成が多く用いられてきた。 However, in the conventional game machine, a lower address line of about 4 bits capable of controlling the target chip select is wired to the address decoder chip as described above, and the remaining unrelated to the target input / output control. A configuration in which the upper address line is NC (no connection) has been often used.
このような構成では、たとえば、目的の入出力デバイスに対応する下位アドレスデータと、通常は用いられないような特定の上位アドレスデータを組み合せた不正な（たとえばＣＰＵのチェックルーチンが異常を検出できないような）アドレスデータを用いることにより、特定の周辺デバイスをアクセスすることができてしまう可能性がある。 In such a configuration, for example, illegal (for example, a CPU check routine cannot detect an abnormality) combining lower address data corresponding to a target input / output device and specific higher address data that is not normally used. N) there is a possibility that a specific peripheral device can be accessed by using the address data.
そして、このような特定の周辺デバイスの入出力を不正操作できる可能性がある、ということは、通常は不可能な操作状態、表示状態、遊技媒体のカウント状態や払い出し状態を生成したり、遊技台の制御状態を決定する確率変動を操作することなどにより行われる不正行為を許してしまう可能性がある、ということを意味する。 And, there is a possibility that the input / output of such a specific peripheral device may be illegally operated, which means that it is possible to generate an operation state, display state, game medium count state or payout state that is normally impossible, It means that there is a possibility that fraudulent acts performed by manipulating probability fluctuations that determine the control state of the table may be permitted.
そこで、本実施例では、不正なアドレスデータが発生された場合には、アドレスデータに対応する入出力制御を行わず、フルビットの正規のアドレスデータが用いられた場合のみアドレスデータに対応する入出力制御を行うことができ、機器を構成する周辺デバイスに対する不正な入出力制御を未然に防止できるようにする。 Therefore, in this embodiment, when illegal address data is generated, input / output control corresponding to the address data is not performed, and only when the full-bit regular address data is used, the input corresponding to the address data is performed. Output control can be performed, and unauthorized input / output control for peripheral devices constituting the device can be prevented in advance.
さて、上述のように、動作中、主制御部３００のＣＰＵ３０４は、普図／特図表示装置１１２、１１４を構成する７セグメントＬＥＤや、乱数発生のためのカウンタ回路３１６などの周辺デバイスにアクセスする必要がある。
As described above, during operation, the
これらの周辺デバイスに対するメモリマップトＩ／Ｏによるアクセスは、ＣＰＵ３０４がシステムバス３００ａのデータバスに必要であればデータを出力するとともに、アドレスバスに目的の周辺デバイスのアドレスを出力することにより行なわれる。
Access to these peripheral devices by memory-mapped I / O is performed by the
これに応じて、アドレスデコード回路３５１は、アドレスバス上のアドレスデータをデコードし、チップセレクト（ＣＳ）信号を出力して、目的の周辺デバイスに対応するチップを選択することにより、当該の周辺デバイスに対する入出力が行われる。
In response to this, the
以下、図８〜図１４を参照して、本実施例のアドレスデコーダ、およびそのアドレスデコーダを用いて構成したアドレスデコード回路の構成例につき説明する。 Hereinafter, a configuration example of the address decoder of this embodiment and an address decoding circuit configured by using the address decoder will be described with reference to FIGS.
図８〜図１１は図４の主制御部３００を構成する論理回路の構成をより詳細に示している。これら各図中の信号のアルファベット記号の上線、あるいは端子に付した白丸はローレベル能動の信号を示し、当然ながら、同一のアルファベット記号を付された信号端子は以下の図８〜図１１において相互に結線されているものとする。また、図１２〜図１４は、本実施例において用いられるアドレスデコーダの構成を示している。
8 to 11 show in more detail the configuration of the logic circuit constituting the
図８は、図４のＣＰＵ３０４廻りの回路構成をより詳細に示したものである。図８において、ＣＰＵ３０４のリセット端子ＳＲＳＴには、電源投入などによりリセット信号を生成するリセット回路として起動信号出力回路３３８が接続されている。起動信号出力回路３３８は、パチンコ機、特に図４の制御回路を構成する主基板に電力が供給され、ＶＳＡ端子に印加される電圧が所定の値を超えたことを検出すると、ＣＰＵ３０４のＳＲＳＴ端子にリセット信号を出力する。
FIG. 8 shows the circuit configuration around the
また、ＣＰＵ３０４の外部クロック端子（EX）には水晶発振器３１４ｂが発生するシステムクロックが供給される。
A system clock generated by the crystal oscillator 314b is supplied to the external clock terminal (EX) of the
ＣＰＵ３０４のアドレス端子Ａ０〜Ａ１５は抵抗１４０１でそれぞれプルアップされた上、アドレスバスとして配線される。また、ＣＰＵ３０４のデータ端子Ｄ０〜Ｄ７は、抵抗１４０２でそれぞれプルアップされた上、データバスとして配線される。このデータバスを介して、ＣＰＵ３０４は周辺デバイスと双方向通信を行う。ＣＰＵ３０４は、周辺デバイスにデータを送信または受信する場合、データを送信または受信する周辺デバイスを示すアドレス情報をアドレスバスから出力するとともに、送信データをバッファ１４１０経由でデータバスに出力する。
The address terminals A0 to A15 of the
また、ＣＰＵ３０４のリセット出力ＲＳＴＯ、ライトストローブ（ライトイネーブル）ＷＲ、リードストローブ（リードイネーブル）ＲＤ、入出力リクエストＩＯＲＱの各端子は抵抗１４１１でプルアップされた上、リセット信号ＸＲＳＴＯ、ライトストローブ（ライトイネーブル）信号ＸＷＲ、リードストローブ（リードイネーブル）信号ＸＲＤ、入出力リクエストＸＩＯＲＱとして後述のアドレスデコーダ、ないし周辺デバイスの対応する端子に接続される。
Further, the reset output RSTO, write strobe (write enable) WR, read strobe (read enable) RD, and input / output request IORQ of the
以下、さらに図９〜図１１を参照して上述のパチンコ機の周辺デバイスに対する入出力制御回路の構成につき説明する。 Hereinafter, the configuration of the input / output control circuit for the peripheral devices of the pachinko machine will be described with reference to FIGS.
図９は、周辺デバイスに対する入出力を制御するアドレスデコーダ廻りの構成を示している。図９の構成は、図４におけるアドレスデコード回路３５１に相当する。
FIG. 9 shows a configuration around an address decoder that controls input / output to / from a peripheral device. The configuration in FIG. 9 corresponds to the
図９のアドレスデコード回路は、後述の構成を有するアドレスデコーダ３５１０を周辺デバイスへのデータ出力用、およびデータ入力用として用いている。
The address decoding circuit of FIG. 9 uses an
図９のアドレスデコーダ３５１０は、ＣＰＵ３０４が出力するライトストローブ信号ＸＷＲを入力し（イネーブル入力Ｇ２Ａ）、外部に信号を出力する出力装置をチップセレクトするチップセレクト信号ＸＯＣＳ＿００〜ＸＯＣＳ＿０５を生成する（出力端子１Ｙ０〜１Ｙ５）。また、アドレスデコーダ３５１０は、ＣＰＵ３０４が出力するリードストローブ信号ＸＲＤを入力し（イネーブル入力Ｇ２Ｂ）、外部からの信号を入力する入力装置をチップセレクトするチップセレクト信号ＸＩＣＳ＿００〜ＸＩＣＳ＿０４を生成する（出力端子２Ｙ０〜２Ｙ４）。
The
アドレスデコーダ３５１０は、アドレスバスから到来するアドレスデータＡ０〜Ａ７を入力するとともに、そのイネーブル入力Ｇ１にはＩ／Ｏリクエスト信号ＸＩＯＲＱが入力されている。また、上記のライトストローブ信号ＸＷＲはイネーブル入力Ｇ２Ａに、リードストローブ信号ＸＲＤはイネーブル入力Ｇ２Ｂにそれぞれ接続されている。
The
アドレスデコーダ３５１０の２つのイネーブル入力Ｇ２Ａ、およびＧ２Ｂは、それぞれ出力系（出力端子１Ｙ０〜１Ｙ５）入力系（出力端子２Ｙ０〜２Ｙ４）の２系統の出力端子から出力されるチップセレクト信号を選択するために設けられている。
The two enable inputs G2A and G2B of the
このように、イネーブル入力Ｇ２Ａ、Ｇ２Ｂは、入力系（ＸＲＤ）、および出力系（ＸＷＲ）のチップセレクト出力を選択する用途に用いることを想定しており、この点ではストローブ入力と考えることができる。以下では、文脈に応じ、適切な場所ではイネーブル入力Ｇ２Ａ、Ｇ２Ｂへの入力信号は、ストローブ（入力）信号としても取り扱う。 As described above, the enable inputs G2A and G2B are assumed to be used for the purpose of selecting the chip select output of the input system (XRD) and the output system (XWR), and can be considered as strobe inputs in this respect. . In the following, depending on the context, the input signals to the enable inputs G2A and G2B are also treated as strobe (input) signals at appropriate places.
なお、後述のようにイネーブル入力Ｇ２Ａ、およびＧ２Ｂは、同時にアクティブ（ローレベル）とすることができる。イネーブル入力Ｇ２Ａ、およびＧ２Ｂを同時にアクティブにした場合には、同じアドレスをデコードしてチップセレクト信号ＸＯＣＳ＿００〜ＸＯＣＳ＿０５のいずれか、およびチップセレクト信号ＸＩＣＳ＿００〜ＸＩＣＳ＿０４のいずれか、が出力される（後述の図１３の符号Ａの部分）。 As will be described later, the enable inputs G2A and G2B can be simultaneously active (low level). When the enable inputs G2A and G2B are simultaneously activated, the same address is decoded and any one of the chip select signals XOCS_00 to XOCS_05 and any one of the chip select signals XICS_00 to XICS_04 are output (described later). 13 part A).
アドレスデコーダ３５１０は、入力アドレス線（Ａ０〜Ａ７）から入力されたアドレス情報をデコードし、各々１つの入出力装置を指定するチップセレクト信号ＸＯＣＳ＿００〜ＸＯＣＳ＿０５を出力端子１Ｙ０〜１Ｙ５から、または、チップセレクト信号ＸＩＣＳ＿００〜ＸＩＣＳ＿０４を出力端子２Ｙ０〜２Ｙ４から出力する。
The
上記のチップセレクト信号ＸＯＣＳ＿００〜ＸＯＣＳ＿０５、およびＸＩＣＳ＿００〜ＸＩＣＳ＿０４は、図１０および図１１の入出力制御回路で用いられる。 The chip select signals XOCS_00 to XOCS_05 and XICS_00 to XICS_04 are used in the input / output control circuits of FIGS.
図１０は出力系の周辺デバイスの制御回路の構成を示している。図１０の回路は、電動チューリップ用ソレノイド駆動信号（ＤＥＮＣＵ）、大入賞口扉用ソレノイド駆動信号（ＢＩＧ＿ＧＡＴＥ）、内枠開放状態報知用ＬＥＤ点灯駆動信号（ＬＥＤ＿ＣＯＭ）、特別図柄表示用７セグメント表示器コモン信号（７ＳＥＧ＿ＣＯＭ）、７セグメント表示器駆動信号（ＬＥＤ＿７ＳＥＧ＿Ａ、ＬＥＤ＿７ＳＥＧ＿Ｂ…ＬＥＤ＿７ＳＥＧ＿Ｈ）などを用いて、図４の表示回路３２２、３２４、ないし３２８に相当する表示系、およびソレノイド回路３３２に相当する駆動系に対する出力制御を行うものである。
FIG. 10 shows the configuration of the control circuit of the peripheral device in the output system. The circuit shown in FIG. 10 includes an electric tulip solenoid drive signal (DENCU), a prize winning door solenoid drive signal (BIG_GATE), an inner frame open state notification LED lighting drive signal (LED_COM), and a 7-segment display for displaying special symbols. A display system corresponding to the
図１０のフリップフロップＩＣ３５１１は、ＣＰＵ３０４のデータバスからの出力情報、アドレスデコーダ３５１０の１Ｙ０端子から出力されるチップセレクト信号ＸＯＣＳ＿００がＣＬＫ端子に入力されると、電動チューリップ用ソレノイド駆動信号（ＤＥＮＣＵ）、大入賞口扉用ソレノイド駆動信号（ＢＩＧ＿ＧＡＴＥ）、内枠開放状態報知用ＬＥＤ点灯駆動信号（ＬＥＤ＿ＣＯＭ）、特別図柄表示用７セグメント表示器コモン信号（７ＳＥＧ＿ＣＯＭ）などの制御信号出力する。ここで各出力端子からオンまたはオフのうちいずれの信号を出力するかはＣＰＵ３０４がデータバス（Ｄ０〜Ｄ７）に出力するデータ信号のビットパターンに応じて決定される。また、ＣＰＵ３０４のＲＳＴＯ端子から出力されるリセット信号ＸＲＳＴＯがＣＬＲ端子に入力されると、フリップフロップＩＣ３５１１は全ての端子からオフ信号を出力する。
When the output information from the data bus of the
シンクドライバＩＣ３５１２は、遊技制御用マイコン（ＩＣ１０１）のデータバスからの出力情報、アドレスデコーダ（ＩＣ１０５）の１Ｙ１端子から出力されるチップセレクト信号（ＸＯＣＳ＿０１）をＣＬＫ端子に入力した場合に、特別図柄表示装置用７セグメント表示器の所定の第１のセグメント点灯駆動信号、特別図柄表示装置用７セグメント表示器の所定の第２のセグメント点灯駆動信号、特別図柄表示装置用７セグメント表示器の所定の第７のセグメント点灯駆動信号、特別図柄表示装置用７セグメント表示器の小数点点灯駆動信号などの信号（ＬＥＤ＿７ＳＥＧ＿Ａ、ＬＥＤ＿７ＳＥＧ＿Ｂ…ＬＥＤ＿７ＳＥＧ＿Ｈ）を出力する。ここで点灯または消灯のうちいずれの信号を出力するかはＣＰＵ３０４がデータバスに出力する信号に基づいて決定される。また、ＣＰＵ３０４のＲＳＴＯ端子から出力されるリセット信号ＸＲＳＴＯがＣＬＲ端子に入力されると、シンクドライバＩＣ３５１２は全ての端子から各ＬＥＤを消灯する信号を出力する。
The
図１１は入力系の周辺デバイスの制御回路の構成を示している。図１１の回路は、図４のセンサ回路３２０、乱数発生用のカウンタ回路３１６から操作情報や乱数情報を取り込むための入力制御を行うものである。
FIG. 11 shows the configuration of the control circuit of the peripheral device of the input system. The circuit in FIG. 11 performs input control for taking operation information and random number information from the
図１１において、バッファＩＣ３５１３は、アドレスデコーダ３５１０の２Ｙ０端子から出力されるチップセレクト信号ＸＩＣＳ＿００がＧ１端子に入力されると、遊技盤面に設けた大入賞口に球が入賞した場合にオン信号を出力する大入賞口入賞球検出用センサ信号（ＢＩＧ）、遊技盤面に設けた始動ゲートを球が通過した場合にオン信号を出力する始動ゲート球通過検出用センサ信号（ＧＡＴＥ）、遊技盤面に設けた始動口１（図１の１２６）に球が入賞した場合にオン信号を出力する大入賞口入賞球検出用センサ信号（ＳＴＡＲＴ１）、遊技盤面に設けた始動口２（図１の１２８s）に球が入賞した場合にオン信号を出力する大入賞口入賞球検出用センサ信号（ＳＴＡＲＴ２）などの状態を示すビットパターンをデータバス（Ｄ０〜Ｄ７）に出力する。
In FIG. 11, when the chip select signal XICS_00 output from the 2Y0 terminal of the
また、図１１のカウンタＩＣ３５１４は、乱数発生用のカウンタ回路３１６に相当する。このカウンタＩＣ３５１４は、ＣＰＵ３０４のための水晶発振器３１４ｂとは別の水晶発振器３１４ａの発振周期に基づいて動作する第１および第２の２つの１６ビットカウンタ回路を搭載したものである。
Further, the
図１に示したように、遊技盤面には第１および第２の２つの始動口１２６、１２８が設けられており、それら２つの始動口のそれぞれに球が入賞したことを検出する第１および第２の２つの球検出スイッチから検出信号ＳＴＡＲＴ１、およびＳＴＡＲＴ２が上記のバッファＩＣ３５１３に入されるとともに、カウンタＩＣ３５１４のＲＣＬＫＡ端子およびＲＣＬＫＢ端子にそれぞれ入力される。
As shown in FIG. 1, the game board surface is provided with two first and second starting holes 126 and 128, and first and second detecting the ball winning in each of the two starting holes. Detection signals START1 and START2 are input from the second two sphere detection switches to the
ここで、たとえば第１の始動口（１２６）に球が入賞したことを検出する第１の球検出スイッチが球が入賞したことを示す信号（ＳＴＡＲＴ１）を出力すると、カウンタＩＣ３５１４のＲＣＬＫＢ端子によりその信号が入力され、カウンタＩＣ３５１４は第１の１６ビットカウンタ回路のカウント値をラッチする。
Here, for example, when a first ball detection switch that detects that a ball has won a prize at the first start port (126) outputs a signal (START1) indicating that the ball has won, the RCLKB terminal of the
ＣＰＵ３０４のアドレス出力に応じて、アドレスデコーダ３５１０のチップセレクト信号ＸＩＣＳ＿０１がカウンタＩＣ３５１４のＧＡＬ端子に入力されると、カウンタＩＣ３５１４は第１の１６ビットカウンタ回路のカウント値のうちの下位８ビットを選択し、ＣＰＵ３０４のデータバスにこの下位８ビットのカウント値を出力する。
When the chip select signal XICS_01 of the
また、アドレスデコーダ３５１０のチップセレクト信号がチップセレクト信号ＸＩＣＳ＿０２がカウンタＩＣ３５１４のＧＡＵ端子に入力されると、カウンタＩＣ３５１４は第１の１６ビットカウンタ回路のカウント値のうちの上位８ビットを選択し、ＣＰＵ３０４のデータバスにこの上位８ビットのカウント値を出力する。
When the chip select signal XICS_02 of the
第２の始動口（１２８）に球が入賞したことを検出する第２の球検出スイッチが球が入賞したことを示す信号（ＳＴＡＲＴ２）を出力した場合は、カウンタＩＣ３５１４は第２の１６ビットカウンタ回路のカウント値をラッチする。そして上記同様に、アドレスデコーダ３５１０のチップセレクト信号ＸＩＣＳ＿０３、およびＸＩＣＳ＿０４が、カウンタＩＣ３５１４のＧＢＬ端子、ＧＢＵ端子を選択することにより、第２の１６ビットカウンタ回路のカウント値の下位８ビット、または第２の１６ビットカウンタ回路のカウント値の上位８ビットがデータバスに出力される。
When the second ball detection switch for detecting that the ball has won the second start port (128) outputs a signal (START2) indicating that the ball has won, the
以上のようにしてカウンタＩＣ３５１４が発生した乱数データがデータバスを介してＣＰＵ３０４により取り込まれ、遊技制御に用いられる。
The random number data generated by the
＜アドレスデコーダ＞
さて、図１２〜図１４を参照して、図９に示したアドレスデコーダの具体的な構成につき詳述する。
<Address decoder>
Now, a specific configuration of the address decoder shown in FIG. 9 will be described in detail with reference to FIGS.
図１２は、アドレスデコード回路３５０に用いられる本実施例のアドレスデコーダ３５１０の内部構成例を示している。
FIG. 12 shows an internal configuration example of the
図７のアドレスデコーダ３５１０は、イネーブル入力Ｇ１、Ｇ２Ａ、Ｇ２Ｂの状態に応じて、Ａ０〜Ａ７の８ビットの入力端子から入力されたアドレスから１１本のＣＳ（チップセレクト）信号１Ｙ０〜１Ｙ５、ＣＳ（同）信号２Ｙ０〜２Ｙ４、を出力するよう構成されている。
The
イネーブル入力Ｇ１、Ｇ２Ａ、Ｇ２Ｂ（ローレベル能動）には、たとえば、ＣＰＵ３０４のＩ／ＯリクエストＸＩＯＲＱ、ライト信号ＸＷＲ、およびリード信号ＸＲＤを入力して用いる。
For example, the I / O request XIORQ, the write signal XWR, and the read signal XRD of the
イネーブル入力Ｇ１、Ｇ２Ａ、Ｇ２Ｂのうち、イネーブル入力Ｇ１は、アドレスデコード動作全体を能動化する。また、イネーブル入力Ｇ２Ａ、Ｇ２Ｂは、２系統のＣＳ信号１Ｙ０〜１Ｙ５、およびＣＳ信号２Ｙ０〜２Ｙ４をそれぞれ能動化する。 Of the enable inputs G1, G2A, and G2B, the enable input G1 enables the entire address decoding operation. The enable inputs G2A and G2B activate two systems of CS signals 1Y0 to 1Y5 and CS signals 2Y0 to 2Y4, respectively.
アドレスデコーダ３５１０は、ＣＳ信号１Ｙ０〜１Ｙ５、およびＣＳ信号２Ｙ０〜２Ｙ４をそれぞれ生成するＣＳ信号出力判定回路として、１１個のゲート回路３５１０ｃ、３５１０ｄを含む（反転論理和)。
１１本の出力デバイスを選択するチップセレクトをデコードするには、下位の３ビットのアドレス入力Ａ０〜Ａ２を用いる。このアドレスは、２系統のゲート回路３５１０ｃ、３５１０ｄで共通であり、あるアドレスデータを用いて２系統のＣＳ信号１Ｙ０〜１Ｙ５、ＣＳ信号２Ｙ０〜２Ｙ４のどの端子からＣＳ信号を出力させるかは、イネーブル入力Ｇ２Ａ、またはＧ２Ｂのいずれかを動能とするかによって選択する。
In order to decode a chip select for selecting 11 output devices, lower three bits of address inputs A0 to A2 are used. This address is common to the two systems of
このため、イネーブル信号Ｇ２Ａ、またはＧ２Ｂは、それぞれ２系統のゲート回路３５１０ｃ、または３５１０ｄの各々のゲートの入力に共通に結線されている。
Therefore, the enable signal G2A or G2B is connected in common to the inputs of the gates of the two systems of
アドレス入力Ａ０〜Ａ２のアドレス信号線は、図示のようにインバータ３５１０ａ、３５１０ｂを用いて入力がＬＯＷの場合にオンとなる第１の信号線およびＨＩＧＨの場合にオンとなる第２の信号線の２本にそれぞれ分岐させ、ゲート回路３５１０ｃ、３５１０ｄに結線してある。
As shown in the figure, the address signal lines of the address inputs A0 to A2 are the first signal line that is turned on when the input is LOW using the
アドレス信号Ａ０〜Ａ２のゲート回路３５１０ｃ、３５１０ｄに対する結線は特定のビットパターンによって、特定のＣＳ信号１Ｙ０〜１Ｙ５、およびＣＳ信号２Ｙ０〜２Ｙ４のいずれかが有効となるよう行なわれている。上記のように、２系統のゲート回路３５１０ｃ、３５１０ｄは同じアドレスデータでセレクトされるように結線されている。たとえば、ＣＳ信号１Ｙ０と２Ｙ０を制御する２つのゲート回路のアドレス線の結線は全く同じであり、同じアドレス値によりセレクトされる。
The connection of the address signals A0 to A2 to the
ただし、ＣＳ信号出力判定回路として設けた１１個のゲート回路３５１０ｃ、３５１０ｄは、いずれもゲート回路３５１０ｅがハイレベルを出力しない限り、ローレベル能動のチップセレクト信号を出力しないように結線されている。ゲート回路３５１０ｅは、入力側に反転回路を含むゲート回路として構成され、上位アドレスＡ３〜Ａ７、およびイネーブル入力Ｇ１が全てローレベル（ゼロ）でない限り、ハイレベルを出力しない。
However, the eleven
すなわち、ＣＳ信号出力判定回路として設けた１１個のゲート回路３５１０ｃ、３５１０ｄは、上位アドレスＡ３〜Ａ７がオールゼロの状態で、イネーブル入力Ｇ１によりイネーブルされた場合のみ、下位アドレスＡ０〜Ａ２として入力された値をデコードしてローレベル能動のＣＳ信号１Ｙ０〜１Ｙ５、２Ｙ０〜２Ｙ４を出力する。
That is, the eleven
しかも、このとき、イネーブル（ストローブ）信号Ｇ２Ａ、および（または）Ｇ２Ｂにより選択された系統のゲート回路３５１０ｃおよび（または）３５１０ｄからＣＳ信号１Ｙ０〜１Ｙ５、２Ｙ０〜２Ｙ４のいずれかが出力される（同時出力可）。
In addition, at this time, one of the CS signals 1Y0 to 1Y5 and 2Y0 to 2Y4 is output from the
以上の図１２の構成に対応する入出力論理値の関係を図１３に真理値表として示す。 The relationship between the input and output logical values corresponding to the configuration shown in FIG. 12 is shown as a truth table in FIG.
図１３は、図１２のアドレスデコーダ３５１０のイネーブル信号Ｇ１、Ｇ２Ａ、およびＧ２Ｂ、アドレス入力Ａ０〜Ａ７、チップセレクト信号出力１Ｙ０〜１Ｙ５、２Ｙ０〜２Ｙ４の各信号の入出力論理値の関係をＡ〜Ｄの参照符号を用いて４つに分けて図示している。
13 shows the relationship between the input / output logic values of the enable signals G1, G2A, and G2B, address inputs A0 to A7, chip select signal outputs 1Y0 to 1Y5, and 2Y0 to 2Y4 of the
部分Ａのうち、上の２行は、非イネーブルの状態を示している。すなわちイネーブル信号Ｇ１がＨ（ハイレベル）である場合は、他の入力信号がどうあれ、アドレスデコーダ３５１０のチップセレクト出力は全てＨ（チップセレクト無効）状態となる（１行目）。また、アドレスデコーダ３５１０にチップセレクト出力を行なわせるには、イネーブル信号Ｇ１だけではなく、２系統のチップセレクト出力を選択するためのストローブ信号として機能するイネーブル信号Ｇ２Ａ、またはＧ２Ｂの少なくともいずれかがＬ（ローレベル）である必要があるが、イネーブル（ストローブ）信号Ｇ２Ａ、またはＧ２ＢのいずれもがＨの場合は、チップセレクト出力は全てＨ（チップセレクト無効）状態となる（２行目）。
In the portion A, the upper two lines indicate a non-enabled state. That is, when the enable signal G1 is H (high level), all the chip select outputs of the
部分Ａの残りの部分では、イネーブル信号Ｇ１がローレベルであり、しかもイネーブル信号Ｇ２Ａ、およびＧ２Ｂが両方ともローレベルにより２系統のイネーブル出力をストローブした状態を示しており、この部分では、破線で囲んで示したように入力アドレス値Ａ０〜Ａ７に対応したチップセレクト信号出力１Ｙ０〜１Ｙ５、および２Ｙ０〜２Ｙ４のいずれか１つがローレベルの有効出力となる。ただし、入力アドレス値Ａ０〜Ａ７（特にＡ０〜Ａ２）がオーバーフローする部分、すなわち、チップセレクト信号出力１Ｙ０〜１Ｙ５に関しては下２行の部分、およびチップセレクト信号出力２Ｙ０〜２Ｙ４に関しては下３行の部分はハイレベルの無効出力となる。 In the remaining part of the part A, the enable signal G1 is at the low level, and both the enable signals G2A and G2B indicate the state where the two enable outputs are strobed due to the low level. As shown in the box, one of the chip select signal outputs 1Y0 to 1Y5 and 2Y0 to 2Y4 corresponding to the input address values A0 to A7 is a low level effective output. However, the portion where the input address values A0 to A7 (especially A0 to A2) overflow, that is, the lower two rows for the chip select signal outputs 1Y0 to 1Y5 and the lower three rows for the chip select signal outputs 2Y0 to 2Y4. The part becomes a high level invalid output.
部分Ａに示したように、アドレスデコーダ３５１０は、イネーブル信号Ｇ２Ａ、およびＧ２Ｂが両方ともローレベルにより２系統のイネーブル出力をストローブした状態では、入力アドレス値Ａ０〜Ａ７が共通に用いられ、２系統のイネーブル出力端子からそれぞれ１つのチップセレクト信号が出力される。
As shown in the portion A, the
部分Ｂは、イネーブル信号Ｇ１がローレベルであり、イネーブル信号Ｇ２Ａがハイレベル、かつイネーブル信号Ｇ２Ｂがローレベルとなっており、チップセレクト信号出力２Ｙ０〜２Ｙ４のみがイネーブルされた状態である。ここでは、破線で囲んで示したように入力アドレス値Ａ０〜Ａ７に対応したチップセレクト信号出力２Ｙ０〜２Ｙ４のいずれか１つがローレベルの有効出力となる。また、下３行のように入力アドレス値Ａ０〜Ａ７（特にＡ０〜Ａ２）がオーバーフローする部分では、チップセレクト信号出力２Ｙ０〜２Ｙ４はハイレベルの無効出力となる。 In part B, the enable signal G1 is at a low level, the enable signal G2A is at a high level, the enable signal G2B is at a low level, and only the chip select signal outputs 2Y0 to 2Y4 are enabled. Here, as indicated by the broken lines, any one of the chip select signal outputs 2Y0 to 2Y4 corresponding to the input address values A0 to A7 is a low level effective output. Further, in the portion where the input address values A0 to A7 (especially A0 to A2) overflow as in the lower three rows, the chip select signal outputs 2Y0 to 2Y4 are high level invalid outputs.
部分Ｃは、イネーブル信号Ｇ１がローレベルであり、イネーブル信号Ｇ２Ｂがハイレベル、かつイネーブル信号Ｇ２Ａがローレベルとなっており、チップセレクト信号出力１Ｙ０〜１Ｙ５のみがイネーブルされた状態である。ここでは、破線で囲んで示したように入力アドレス値Ａ０〜Ａ７に対応したチップセレクト信号出力１Ｙ０〜１Ｙ５のいずれか１つがローレベルの有効出力となる。また、下２行のように入力アドレス値Ａ０〜Ａ７（特にＡ０〜Ａ２）がオーバーフローする部分では、チップセレクト信号出力１Ｙ０〜１Ｙ５はハイレベルの無効出力となる。 In the part C, the enable signal G1 is at a low level, the enable signal G2B is at a high level, the enable signal G2A is at a low level, and only the chip select signal outputs 1Y0 to 1Y5 are enabled. Here, as indicated by the broken lines, any one of the chip select signal outputs 1Y0 to 1Y5 corresponding to the input address values A0 to A7 is a low level effective output. In the portion where the input address values A0 to A7 (especially A0 to A2) overflow as shown in the lower two rows, the chip select signal outputs 1Y0 to 1Y5 are high level invalid outputs.
部分Ｄは図１２のゲート回路３５１０ｅに入力されている上位アドレスＡ３〜Ａ７のいずれか（少なくとも１つ）がハイレベル（１）となっている状態を示しており、この場合は、ゲート回路３５１０ｅが全てのチップセレクト信号出力１Ｙ０〜１Ｙ５、および２Ｙ０〜２Ｙ４がローレベルの有効出力となるのを禁止する。ここでは、チップセレクト信号出力１Ｙ０〜１Ｙ５、および２Ｙ０〜２Ｙ４は全てハイレベル出力となる。
Part D shows a state in which any one (at least one) of the upper addresses A3 to A7 input to the
以上のように、図１２のアドレスデコーダ３５１０は、上位アドレスＡ３〜Ａ７がオールゼロで、イネーブル入力Ｇ１（ローレベル能動）によりイネーブルされた時のみ、下位アドレスＡ０〜Ａ２をデコードし、ストローブ入力Ｇ２Ａ、および（または）Ｇ２Ｂで指定された系統のチップセレクト信号出力１Ｙ０〜１Ｙ５、および（または）２Ｙ０〜２Ｙ４から有効なチップセレクト信号を出力する。
As described above, the
いいかえれば、図１２のアドレスデコーダ３５１０は、所定本数（ここでは１１本）のチップセレクト出力状態を確定するのに必要な本数以上のアドレス入力を有する、すなわち、出力端子の本数がアドレスデータの全てのビットパターンをデコードして得られる総数よりも少ないが、入力された下位のアドレスデータでチップセレクト出力状態を決定するに際して、
・出力端子をアドレスするのに必要な第１のアドレス入力端子群（Ａ０〜Ａ２）とそれ以外の第２のアドレス入力端子群（Ａ３〜Ａ７）を有し、第２のアドレス入力端子群および、イネーブル入力信号線（Ｇ１、Ｇ２Ａおよび（または）Ｇ２Ｂ）との論理積が特定の値である場合のみ、第１のアドレス入力端子群が示すバイナリー値（アドレス）をデコードし、バイナリー値に対応する出力端子（１Ｙ０〜１Ｙ５、２Ｙ０〜２Ｙ４）のいずれかからチップセレクト信号を出力する
よう構成されている。
In other words, the
A first address input terminal group (A0 to A2) necessary for addressing the output terminal and a second address input terminal group (A3 to A7) other than that, and the second address input terminal group and Only when the logical product with the enable input signal lines (G1, G2A and / or G2B) is a specific value, the binary value (address) indicated by the first address input terminal group is decoded and corresponds to the binary value. The chip select signal is output from any one of the output terminals (1Y0 to 1Y5, 2Y0 to 2Y4).
このアドレスデコーダの動作は、次のようにいいかえることもできる：
・アドレスが特定のアドレス値よりも小さい場合（本例では２進数で００００１０００よりも小さい場合）に、アドレスに対応するチップセレクト信号を出力する、あるいは
・アドレスが特定のアドレス範囲外の場合（本例では２進数で００００１０００以上である場合）に、イネーブルがオフの場合と同一の出力状態にする
ような動作である（ただし、図１３の部分Ａ、Ｂ、Ｃの下部のようにＡ０〜Ａ２のアドレス値がオーバーフローしている場合も同様にイネーブルがオフの場合と同一の出力状態となる）。
The operation of this address decoder can be rephrased as follows:
・ When the address is smaller than a specific address value (in this example, when the binary number is smaller than 00001000), a chip select signal corresponding to the address is output, or when the address is out of a specific address range (this In the example, the output is the same as that in the case where the enable is off when the binary number is 00001000 or more (however, A0 to A2 as in the lower part of the parts A, B, and C in FIG. 13). The same output state as when the enable is off is also obtained when the address value of the address of the same is overflowed).
すなわち、図１２のアドレスデコーダ３５１０は、所定本数のチップセレクト出力状態を確定するのに必要な本数以上のアドレス入力を有するが、このアドレス入力をフルデコードするように構成されている。
That is, the
図１２に示すように構成したアドレスデコーダを用いることにより、フルビット指定された正規のアドレスデータが用いられた場合のみアドレスデータに対応する入出力制御を行うことができ、不正なアドレスデータが発生された場合には、アドレスに対応する入出力制御を禁止することができるので、機器を構成する周辺デバイスに対する不正な入出力制御を未然に防止することができる。 By using the address decoder configured as shown in FIG. 12, input / output control corresponding to the address data can be performed only when the full address designated regular address data is used, and illegal address data is generated. In such a case, since the input / output control corresponding to the address can be prohibited, unauthorized input / output control for the peripheral devices constituting the device can be prevented beforehand.
特に、本実施例の特徴は遊技台を構成する入出力手段としての周辺デバイスをアドレスデコーダを介して指定し、前記周辺デバイスの動作を制御する遊技台、および該遊技台に用いられる遊技台用アドレスデコーダにおいて、前記アドレスデコーダとして、所定ビット数のアドレスデータを入力する入力端子と、前記所定ビット数のアドレスデータの全てのビットパターンをデコードして得られる総数よりも少ない本数の出力端子と、イネーブル入力端子とを有し、前記入力端子から入力されたアドレスデータをデコードすることによりアドレスされる前記出力端子の１つから有効なチップセレクト信号を出力する、１パッケージＩＣに実装されたアドレスデコーダであって、前記入力端子のうち、前記有効なチップセレクト信号を出力すべき出力端子をアドレスするのに必要な第１の入力端子群から入力されるアドレスデータをデコードし、チップセレクト信号を生成する信号出力判定回路と、前記有効なチップセレクト信号を出力すべき出力端子を選択するストローブ信号を入力するストローブ入力端子と、イネーブル入力端子からイネーブル信号が入力された時、前記第１の入力端子群以外の第２の入力端子群から入力されるアドレスデータが特定のアドレス範囲にある場合のみ、前記ストローブ入力端子から入力されたストローブ信号により選択された出力端子に対応する前記信号出力判定回路のデコード動作を有効化するゲート回路を有する構成を採用した点にある。 In particular, the feature of this embodiment is that a peripheral device as an input / output means constituting the gaming machine is designated via an address decoder, and controls the operation of the peripheral device, and a gaming machine used for the gaming machine. In the address decoder, as the address decoder, an input terminal for inputting address data having a predetermined number of bits, an output terminal having a number smaller than the total number obtained by decoding all the bit patterns of the address data having the predetermined number of bits, An address decoder mounted on a single package IC, having an enable input terminal and outputting a valid chip select signal from one of the output terminals addressed by decoding address data input from the input terminal Of the input terminals, the valid chip select signal should be output. A signal output determining circuit for decoding address data input from a first input terminal group necessary for addressing the output terminals and generating a chip select signal; and an output terminal for outputting the valid chip select signal. When the enable signal is input from the strobe input terminal for inputting the selected strobe signal and the enable input terminal, the address data input from the second input terminal group other than the first input terminal group is in a specific address range. In this case, a configuration having a gate circuit for enabling the decoding operation of the signal output determination circuit corresponding to the output terminal selected by the strobe signal input from the strobe input terminal is employed.
このような構成により、本実施例によれば、前記第１の入力端子群以外の第２の入力端子群から入力されるアドレスデータが特定のアドレス範囲にある正規のアドレスデータが用いられた場合のみアドレスデータに対応するチップセレクトを発生させて入出力制御を行うことができ、それ以外の不正なアドレスデータが発生された場合には、アドレスに対応する入出力制御を禁止することができるので、不正な、あるいは未定義のアドレスを発生させて行なう不正行為に対する強度を大きく向上することができ、機器を構成する周辺デバイスを操作する不正行為を防止することができる、という優れた作用効果を得ることができる。 With this configuration, according to the present embodiment, when regular address data in which the address data input from the second input terminal group other than the first input terminal group is in a specific address range is used. Only the chip select corresponding to the address data can be generated and the input / output control can be performed, and when other illegal address data is generated, the input / output control corresponding to the address can be prohibited. It is possible to greatly improve the strength against fraudulent acts performed by generating illegal or undefined addresses, and to prevent the fraudulent acts that operate peripheral devices constituting the equipment. Obtainable.
また、前記アドレスデコーダに、有効なチップセレクト信号を出力すべき出力端子を選択するストローブ信号を入力するストローブ入力端子を設けることにより、たとえば、ライトストローブ信号、およびリードストローブ信号を用いて出力系、および入力系の周辺デバイスをそれぞれ選択することができ、１パッケージＩＣに実装されたアドレスデコーダを用いた簡単安価な構成により、遊技台の周辺デバイスに対する入出力を制御することができる、という優れた作用効果を得ることができる。 Further, by providing the address decoder with a strobe input terminal for inputting a strobe signal for selecting an output terminal to output a valid chip select signal, for example, an output system using a write strobe signal and a read strobe signal, And peripheral devices of the input system can be selected, and the input / output to the peripheral devices of the game machine can be controlled by a simple and inexpensive configuration using an address decoder mounted on one package IC. An effect can be obtained.
なお、上述の図１０および図１１に関連して、アドレスデコーダおよびアドレスデコード回路を介してアクセスされる遊技台の周辺デバイスとして、出力系では遊技ランプ、７セグメント表示器など、入力系ではスタートセンサや乱数発生回路などを例示した。 In connection with FIGS. 10 and 11 described above, as a peripheral device of a game machine accessed through an address decoder and an address decode circuit, a game lamp in an output system, a 7-segment display, etc., a start sensor in an input system And a random number generator.
しかしながら、図１０および図１１ではあくまでも一部の周辺デバイスを例示しているにすぎず、アドレスデコーダおよびアドレスデコード回路を介してアクセスされる遊技台の入出力系の周辺デバイスには、もちろん図４の他の周辺デバイス（操作ハンドル１４８、発射モータ４５２、球送り装置４５４、払出装置１５４など）が含まれていてよい。
However, FIG. 10 and FIG. 11 merely illustrate some peripheral devices. Of course, the peripheral devices of the input / output system of the game machine accessed via the address decoder and the address decoding circuit are, as shown in FIG. Other peripheral devices (operation handle 148, firing
このようにアドレスデコーダを介してアクセスされる外部に信号を出力する周辺デバイスとして、少なくとも表示装置、ないし遊技台の駆動部を含み、また、前記外部からの信号を入力する周辺デバイスが少なくともユーザの操作手段、ないし遊技制御に用いられる乱数を発生する乱数発生回路を含んでいれば、殆どの不正操作を抑止することができる。このような構成により、通常は不可能な操作状態、表示状態、遊技媒体のカウント状態や払い出し状態を生成したり、遊技台の制御状態を決定する確率変動を操作することなどにより行われる不正行為を抑止することができる。 As described above, the peripheral device that outputs a signal to the outside accessed via the address decoder includes at least a display device or a game console drive unit, and the peripheral device that inputs the signal from the outside is at least a user's If an operation means or a random number generation circuit for generating a random number used for game control is included, most illegal operations can be suppressed. With such a configuration, fraudulent acts performed by generating operation states, display states, game media count states or payout states that are normally impossible, or by manipulating probability fluctuations that determine game console control states, etc. Can be suppressed.
すなわち、上記の各周辺デバイス、あるいはさらにこれら以外の周辺デバイスも含め、上記のように構成したアドレスデコーダおよびアドレスデコード回路を介してアクセスするよう遊技台を構成することにより、不正な、あるいは未定義のアドレスを発生させて行なう不正行為に対する遊技台の強度を大きく向上することができる。 In other words, by configuring the gaming machine to access via the address decoder and the address decoding circuit configured as described above, including the above-mentioned peripheral devices, and also peripheral devices other than these, illegal or undefined It is possible to greatly improve the strength of the game table against fraudulent acts performed by generating the addresses.
ここで、図１４に、図１２および図１３のアドレスデコーダを１チップのＩＣにパッケージ化する場合のピンアサイン（ピン配置）の例を示しておく。 Here, FIG. 14 shows an example of pin assignment (pin arrangement) when the address decoder of FIGS. 12 and 13 is packaged in a one-chip IC.
図１４のパッケージは、２４ピンのデュアルインライン配置構成であり、片側（ピン１〜１２）にアドレス入出力Ａ０〜Ａ７（ピン１〜８）、イネーブルＧ１、イネーブル（ストローブ）Ｇ２Ａ、Ｇ２Ｂ（ピン９、１０、１１）、ＧＮＤ（ピン１２）を配置している。また、もう一方の側（ピン１３〜２４）には、電源端子Ｖｃｃ（ピン２４）、ピン２３〜１３にかけて逆順でチップセレクト出力１Ｙ０〜１Ｙ５、および２Ｙ０〜２Ｙ４を配置している。 The package shown in FIG. 14 has a 24-pin dual in-line arrangement. Address inputs / outputs A0 to A7 (pins 1 to 8), enable G1, and enable (strobe) G2A and G2B (pin 9) are arranged on one side (pins 1 to 12). 10, 11), GND (pin 12) is arranged. On the other side (pins 13 to 24), chip select outputs 1Y0 to 1Y5 and 2Y0 to 2Y4 are arranged in reverse order from the power supply terminal Vcc (pin 24) to the pins 23 to 13.
なお、図１４に示したピン配列はあくまでも一例であり、回路基板上の配置の都合などにより他のピン配列を用いてもよいのはいうまでもない。たとえば電源入力端子のＶｃｃは、上記と逆のアドレス入力端子側（ピン１〜１２側）に配置してもよい。また、他の回路をパッケージに内蔵するなどしてピン数が増えているが、アドレス入力端子とチップセレクト出力端子を別の側に配置できないような条件では、アドレス入力端子とチップセレクト出力端子を一部パッケージの同じ側に配列するようにしてもよい。 Note that the pin arrangement shown in FIG. 14 is merely an example, and it goes without saying that other pin arrangements may be used depending on the arrangement on the circuit board. For example, Vcc of the power input terminal may be arranged on the address input terminal side (pins 1 to 12 side) opposite to the above. In addition, the number of pins has increased due to the inclusion of other circuits in the package, but the address input terminal and chip select output terminal should be connected under conditions where the address input terminal and chip select output terminal cannot be placed on different sides. Some packages may be arranged on the same side of the package.
以上の実施例では、遊技台の構成例としてパチンコ機の構成を例示したが、上述のように構成されたアドレスデコーダは、他のスロットマシン（パチスロ機）などの遊技台にも用いることができ、その場合、アドレスデコーダ廻りの入出力制御回路も、上述の構成を適宜アレンジして実施できるのはいうまでもない。 In the above embodiment, the configuration of the pachinko machine is illustrated as an example of the configuration of the gaming table. However, the address decoder configured as described above can be used for other gaming machines such as slot machines (pachislot machines). In this case, it goes without saying that the input / output control circuit around the address decoder can be implemented by appropriately arranging the above-described configuration.
以上の実施例では、アドレスデコーダチップには、アドレスデコードに必要な構成のみを実装する例を示したが、水晶発振器、フリップフロップ、ラッチ、乱数発生カウンタ、レギュレータ、ノイズフィルタ、リセット回路など、回路構成上、必要、あるいは便利と考えられるような他の回路を含めて１チップ化してもよい。 In the above embodiment, an example in which only the configuration necessary for address decoding is mounted on the address decoder chip is shown, but a circuit such as a crystal oscillator, flip-flop, latch, random number generation counter, regulator, noise filter, reset circuit, etc. Other circuits that are considered necessary or convenient in terms of configuration may be included in one chip.
また、上記実施例では、アドレスデコーダチップにイネーブルないしストローブ端子として、Ｇ１、Ｇ２Ａ、Ｇ２Ｂの３本を設け、イネーブル信号にはＸＩＯＲＱを、ストローブ信号としてはＸＲＤ、ＸＷＲなどの信号を用い、これらのイネーブル／ストローブ信号の入力をイネーブル条件としているが、少なくとも１つのイネーブル信号のみを用いる構成であれば上記と同等の効果を期待できるのはいうまでもない。 In the above embodiment, the address decoder chip is provided with three G1, G2A, and G2B as enable or strobe terminals, XIORQ is used as the enable signal, and signals such as XRD and XWR are used as the strobe signals. Although the enable / strobe signal is input as an enable condition, it is needless to say that an effect equivalent to that described above can be expected if only at least one enable signal is used.
１００ パチンコ機
１０２ 遊技盤
１０４ 遊技領域
１０６ 外レール
１０７ ステップＳ
１０８ 内レール
１１０ 装飾図柄表示装置
１１２ 普通図柄表示装置
１１４ 特別図柄表示装置
１１６ 普通図柄保留ランプ
１１８ 特別図柄保留ランプ
１２０ 高確中ランプ
１２２ 一般入賞口
１２４ 普図始動口
１２６ 第１特図始動口
１２８ 第２特図始動口
１３０ 可変入賞口
１３６ アウト口
１３８ 発射杆
１４０ 発射槌
１４２ 発射レール
１４４ 貯留皿
１４６ チャンスボタン
１４８ 操作ハンドル
１５０ 下皿
１５１ ガラス枠
１５２ 球タンク
１５３ タンクレール
１５４ 払出装置
１５７ スプロケット
１５８ 払出センサ
１６２ 電源基板
１６３ ＣＲインターフェース部
１６４ サブ基板
１６５ 払出基板
１６６ 発射基板
３００ 主制御部
３０２ 基本回路
３０４ ＣＰＵ
３０６ ＲＯＭ
３０８ ＲＡＭ
３１０ Ｉ／Ｏ
３１２ カウンタタイマ
３１３ ウォッチドッグタイマ（ＷＤＴ）
３１４ｂ 水晶発信器
３１６ カウンタ回路
３１８ 各種センサ
３２０ センサ回路
３２２、３２４ 表示回路
３２６ 各種状態表示部
３３２ ソレノイド回路
３３４ 情報出力回路
３３６ 電圧監視回路
３３８ 起動信号出力回路
３５０ 演出制御部
３５１ アドレスデコード回路
３５２ 基本回路
３５４ ＣＰＵ
３５６ ＲＯＭ
３５８ ＲＡＭ
３６０ Ｉ／Ｏ
３６２ カウンタタイマ
３６４ 水晶発信器
３６６ スピーカ
３６８ 音源ＩＣ
３７０ 各種ランプ
３７２ 表示回路
３７３ シャッタデバイス
３７６ ステッピングモータ
３７８ モータ制御回路
４００ 払出制御部
４０２ 基本回路
４０４ ＣＰＵ
４０７ 球貸し操作部
４０８ ＲＡＭ
４１０ バッファ
４１２ カウンタタイマ
４１４ 水晶発信器
４２４ モータ制御回路
４２６ 電圧監視回路
４２８ 各種センサ
４３０ 各種ランプ
４５０ 発射制御部
４５２ 発射モータ
４５４ 球送り装置
５００ 電源管理部
５５０ 情報入力回路
５５２ カードユニット
１４１１ 抵抗
３５１０ アドレスデコーダ
３５１０ｃ〜３５１０ｅ ゲート回路
３５１２ シンクドライバＩＣ
３５１３ バッファＩＣ
３５１４ カウンタＩＣ
100
108
306 ROM
308 RAM
310 I / O
312
314b
356 ROM
358 RAM
360 I / O
362
370
407 Ball
410
3513 Buffer IC
3514 Counter IC
Claims (1)
所定ビット数のアドレスデータを入力する入力端子と、
前記所定ビット数のアドレスデータの全てのビットパターンをデコードして得られる総数よりも少ない本数の出力端子と、
イネーブル入力端子とを有し、
前記入力端子から入力されたアドレスデータをデコードすることによりアドレスされる前記出力端子の１つから有効なチップセレクト信号を出力する、１パッケージＩＣに実装されたアドレスデコーダであって、
前記入力端子のうち、前記有効なチップセレクト信号を出力すべき出力端子をアドレスするのに必要な第１の入力端子群から入力されるアドレスデータをデコードし、チップセレクト信号を生成する信号出力判定回路と、
前記有効なチップセレクト信号を出力すべき出力端子を選択するストローブ信号を入力するストローブ入力端子と、
イネーブル入力端子からイネーブル信号が入力された時、前記第１の入力端子群以外の第２の入力端子群から入力されるアドレスデータが特定のアドレス範囲にある場合のみ、前記ストローブ入力端子から入力されたストローブ信号により選択された出力端子に対応する前記信号出力判定回路のデコード動作を有効化するゲート回路を有し、
前記第１の入力端子群から入力されるアドレスデータが所定のアドレスデータの場合に、
前記ストローブ入力端子のうち第１のストローブ入力端子にストローブ信号が入力されたときは前記出力端子のうち第１の出力端子にチップセレクト信号を出力し、
前記ストローブ入力端子のうち第２のストローブ入力端子にストローブ信号が入力されたときは前記出力端子のうち第２の出力端子にチップセレクト信号を出力し、
前記第１のストローブ入力端子および前記第２のストローブ入力端子に夫々ストローブ信号が入力されたときは、前記第１の出力端子および前記第２の出力端子に夫々チップセレクト信号を出力するアドレスデコーダに対して、
遊技台の動作を制御する制御回路から前記周辺デバイスを指定するアドレスデータを出力することにより、前記周辺デバイスにアクセスし、前記周辺デバイスに対する入出力を制御することを特徴とする遊技台。 In the gaming machine which designates peripheral devices as input / output means constituting the gaming machine via an address decoder, and controls the input / output to the peripheral devices.
An input terminal for inputting address data of a predetermined number of bits;
A smaller number of output terminals than the total number obtained by decoding all the bit patterns of the address data of the predetermined number of bits;
An enable input terminal,
An address decoder mounted on one package IC that outputs a valid chip select signal from one of the output terminals addressed by decoding address data input from the input terminal,
Signal output determination that decodes address data input from a first input terminal group necessary to address an output terminal to which the valid chip select signal is to be output among the input terminals, and generates a chip select signal Circuit,
A strobe input terminal for inputting a strobe signal for selecting an output terminal to output the valid chip select signal;
When an enable signal is input from the enable input terminal, it is input from the strobe input terminal only when address data input from the second input terminal group other than the first input terminal group is in a specific address range. a decoding operation of the signal output determining circuit corresponding to the output terminal selected by the strobe signal have a gate circuit to enable,
When the address data input from the first input terminal group is predetermined address data,
When a strobe signal is input to the first strobe input terminal of the strobe input terminals, a chip select signal is output to the first output terminal of the output terminals,
When a strobe signal is input to a second strobe input terminal of the strobe input terminals, a chip select signal is output to a second output terminal of the output terminals,
When a strobe signal is input to each of the first strobe input terminal and the second strobe input terminal, the address decoder outputs a chip select signal to each of the first output terminal and the second output terminal. for,
A game table, wherein address data for designating the peripheral device is output from a control circuit for controlling the operation of the game table, thereby accessing the peripheral device and controlling input / output to the peripheral device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007160822A JP4754529B2 (en) | 2007-06-19 | 2007-06-19 | Amusement stand |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007160822A JP4754529B2 (en) | 2007-06-19 | 2007-06-19 | Amusement stand |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009000132A JP2009000132A (en) | 2009-01-08 |
| JP4754529B2 true JP4754529B2 (en) | 2011-08-24 |
Family
ID=40317212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007160822A Expired - Fee Related JP4754529B2 (en) | 2007-06-19 | 2007-06-19 | Amusement stand |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4754529B2 (en) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0981539A (en) * | 1995-09-18 | 1997-03-28 | Heiwa Corp | Microcomputer for game control |
| JP4236069B2 (en) * | 1999-11-10 | 2009-03-11 | 株式会社ソフィア | Game machine |
| JP5025853B2 (en) * | 2001-03-02 | 2012-09-12 | 株式会社藤商事 | Game machine |
-
2007
- 2007-06-19 JP JP2007160822A patent/JP4754529B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009000132A (en) | 2009-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6633271B2 (en) | Gaming machine | |
| JP5017681B2 (en) | Amusement stand | |
| JP2012106136A (en) | Game machine | |
| JP2009078036A (en) | Game machine | |
| JP5211292B2 (en) | Amusement stand | |
| JP4955805B2 (en) | Amusement stand | |
| JP4913892B2 (en) | Amusement stand | |
| JP2009136598A (en) | Game machine | |
| JP4624386B2 (en) | Amusement stand | |
| JP4856606B2 (en) | Amusement stand | |
| JP2008183321A (en) | Game machine | |
| JP2015020007A (en) | Game machine | |
| JP6182799B2 (en) | Amusement stand | |
| JP2011125374A (en) | Game table | |
| JP4773378B2 (en) | Amusement stand | |
| JP5021342B2 (en) | Amusement stand | |
| JP4754529B2 (en) | Amusement stand | |
| JP4740165B2 (en) | Amusement stand | |
| JP2012187416A (en) | Game machine | |
| JP5017682B2 (en) | Amusement stand | |
| JP5001090B2 (en) | Amusement stand | |
| JP2013090983A (en) | Game machine | |
| JP5564656B2 (en) | Amusement stand | |
| JP4671978B2 (en) | Amusement stand | |
| JP5391464B2 (en) | Amusement stand |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090325 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101228 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101228 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110224 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110510 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110525 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140603 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |