JP4745205B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4745205B2
JP4745205B2 JP2006324474A JP2006324474A JP4745205B2 JP 4745205 B2 JP4745205 B2 JP 4745205B2 JP 2006324474 A JP2006324474 A JP 2006324474A JP 2006324474 A JP2006324474 A JP 2006324474A JP 4745205 B2 JP4745205 B2 JP 4745205B2
Authority
JP
Japan
Prior art keywords
ground
semiconductor chip
lead
wiring
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006324474A
Other languages
English (en)
Other versions
JP2008140914A (ja
Inventor
幹彦 伊東
勝 小柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006324474A priority Critical patent/JP4745205B2/ja
Priority to US11/947,030 priority patent/US20080128877A1/en
Publication of JP2008140914A publication Critical patent/JP2008140914A/ja
Application granted granted Critical
Publication of JP4745205B2 publication Critical patent/JP4745205B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体装置に係り、特に、リードフレームを用いて形成されるパッケージ装置に関する。
電子機器には、１つ或いは複数の半導体チップからなるパッケージ装置が搭載されている。
それらのパッケージ装置に対する高性能化の要求は、年々高まっている。そのため、半導体チップの消費電流は増大する傾向にあり、チップ内部の配線抵抗に起因するパッドから離れた領域のグラウンド電圧の上昇及び電源電圧の低下が生じている。
したがって、パッケージ装置のパフォーマンスが低下し、高性能化の要求が満たせない。
また、パッケージ装置の高性能化に伴い、半導体チップ上に設けられるパッドの数も増加している。
例えば、半導体チップをリードフレームに搭載する場合、それらのパッドには、それぞれに対応するリードフレーム内のリード配線が、ボンディングワイヤを介して接続される。それゆえ、そのリード配線数もパッド数の増加に伴い、増加することになる。
一方で、例えば、携帯電話のような携帯可能な電子機器市場においては、パッケージの小型化が要求されている。
そのため、半導体チップ上のパッドが、ある一辺に片寄って配置され、その結果、パッケージ基板の引き出し配線用端子が、一方向に片寄った形状になる。
それゆえ、リードフレーム内でのリード配線の引き回しが、複雑になってしまう。
チップ内部のグラウンド電圧及び電源電圧の安定化に対しては、半導体チップの対角線方向に延びるリードフレームの吊りピン形状を工夫し、その吊りピンをグラウンド電圧用或いは電源電圧用リード配線とする技術が提案されている（例えば、特許文献１参照）。
その技術によれば、半導体チップを搭載するタブを支持する吊りピン（タイバー）とインナーリードとの間に導電性のグラウンド接続部或いは電源接続部を設け、それらと半導体チップ上の複数のグラウンド用或いは電源電圧用のパッドが、ワイヤボンディングにより接続されることを可能としている。
この場合、半導体チップ内部のグラウンド電圧の上昇或いは電源電圧の低下は、抑制できる。しかし、上記の構造において、半導体チップ上のパッドが、ある方向に片寄って配置されると、リード配線の引き回しは非常に困難になってしまう。
特開２００４−３４３１５１号公報
本発明の例は、半導体チップの内部配線抵抗に起因する性能低下を抑制し、且つ、半導体チップが搭載されるリードフレームのリード配線の引き回しを簡素化できる技術を提案する。
本発明の例に関わる半導体装置は、リードフレーム内に設けられるグラウンド用或いは電源電圧用の第１のインナーリードと、前記リードフレーム上に搭載され、第１の辺に沿って設けられるグラウンド用或いは電源電圧用となる第１のパッドを有する半導体チップとを具備し、前記第１のインナーリードは、前記第１の辺と平行となる方向に延在し、前記第１の辺と交差する方向に隣り合い、吊りピンとして機能する２つの第１の配線部と、前記第１の辺と交差する方向に延在し、前記２つの第１の配線部間に配置され、前記２つの第１の配線部に接続される第２の配線部とから形成されるＨ型構造を有し、前記第１の辺は、前記２つの第１の配線部のうち一方と上下に重なるように配置され、前記第１のパッドは、前記２つの第１の配線部のうち前記一方と接続されることを備える。
本発明の例によれば、半導体チップの内部配線抵抗に起因する性能低下を抑制し、且つ、半導体チップが搭載されるリードフレームのリード配線の引き回しを簡素化できる。
以下、図面を参照しながら、本発明の例を実施するための最良の形態について詳細に説明する。
１． 概要
本発明の例は、リードフレームを用いて形成されるパッケージ装置に関する。
リードフレームは、パッケージ内（フレーム内）で引き回されるインナーリードと外部端子となるアウターリードの、パッケージ内部及び外部のリード配線から構成される。
本発明の例で用いるリードフレームは、グラウンド用或いは電源電圧用のインナーリード（第１のインナーリード）が、グラウンド用或いは電源電圧用パッドが設けられる半導体チップの一辺（第１の辺）と平行となる方向に延在する配線部（第１の配線部）を有することを特徴とする。
それにより、半導体チップの一辺（第１の辺）の両端に設けられた２つのグラウンド用或いは電源電圧用パッド（第１のパッド）を、その一辺の平行方向に延在する第１の配線部と接続することができる。
それゆえ、半導体チップの内部配線抵抗に起因するグラウンド電圧の上昇或いは電源電圧の低下を抑制できる。
したがって、パッケージ装置の性能低下を抑制できる。
また、上記のグラウンド用或いは電源電圧用のインナーリードの構造とすることで、一辺に２つのグラウンド用或いは電源電圧用パッドを設けても、グラウンド用或いは電源電圧用のインナーリードは１つでよい。
したがって、リードフレームのリード配線の引き回しを簡素化できる。
２． 実施の形態
次に、最良と思われるいくつかの実施の形態について説明する。
（Ａ） リードフレームの基本構造
図１及び図２は、本発明の例に用いられるリードフレームのインナーリードの基本構造を示す平面図である。
本発明の例は、グラウンド用或いは電源電圧用のインナーリードが、半導体チップのグラウンド用或いは電源電圧用パッドが設けられる一辺に対して、平行をなすように形成された配線部（第１の配線部）を有することを特徴とする。また、そのインナーリードは、半導体チップの一辺と平行となっている部分から、グラウンド用或いは電源用パッドが設けられる辺と対向する半導体チップの一辺と交差する方向へ延在された配線部（第２の配線部）も有する。
以下には、上記のインナーリードが、グラウンド用のインナーリードである場合を例として、説明する。
図１及び図２は、リードフレーム１０内のインナーリードの主要部を示し、グラウンド用インナーリード１と、信号配線用のインナーリード２を示している。また、リードフレームに搭載される半導体チップ５及び半導体チップ上に設けられるグラウンド用パッド５１を破線で示す。
グラウンド用インナーリード１は、半導体チップの一辺と平行な配線部と、その一辺と対向する辺と交差する方向へ延在する配線部とを有する。そのような構造例としては、図１に示す、Ｔ型構造や、又は、図２に示す、Ｈ型構造などが考えられる。
それにより、グラウンド用インナーリード１の一辺と半導体チップの一辺とを平行となすことができる。
そのグラウンド用インナーリード１と平行となる半導体チップの一辺Ａは、半導体チップ５のグラウンドパッド５１が設けられる一辺である。グラウンドパッド５１は、導電性の材料からなり、例えば、その辺Ａの両端の半導体チップ５上に、１つずつ設けられる。
上記のように、グラウンド用インナーリード１と、グラウンド用パッド５１が設けられる辺とが平行となっているため、１つのグラウンド用インナーリード１に対して、２つのグラウンドパッド５１を、電気的に接続することができる。よって、２つのグラウンドパッド５１から、基準電位となるグラウンド電圧を、半導体チップ５へ供給することができる。
それゆえ、半導体チップ５の内部配線抵抗に起因するグラウンド電圧の上昇を抑制することができる。したがって、パッケージ装置の性能低下を抑制できる。
また、インナーリード１が、電源電圧用の場合には、半導体チップの駆動電圧となる電源電圧の低下を抑制できる。
また、１つのグラウンド用インナーリード１に対して、半導体チップ５上に設けられた２つのグラウンド用パッド５１を接続することができる。よって、グラウンド用パッド毎に、グラウンド用インナーリード１を、それぞれ設けずとも良い。
それゆえ、インナーリードの本数を減らすことができ、リードフレーム１０内でのリード配線の引き回しを簡素化することができる。
また、このグラウンド用インナーリード１は、吊りピン（タイバー）としても機能する。それゆえ、リードフレーム内で別途に設けた吊りピンの配置を考慮して、リード配線を引き回す必要が無くなり、リード配線の引き回しをさらに簡素化できる。
尚、半導体チップ５がリードフレーム１０上に搭載される場合には、例えば、絶縁性の接着剤などの絶縁層を介して、グラウンド用インナーリード１及び信号配線用インナーリード２上に配置される。そして、それらのインナーリード１，２が半導体チップ５を支持する構造となる。
これは、本発明の例のリードフレームの構造は、半導体チップを支持するために設けられるタブ（ダイパッド）に該当する明確な部分がないためである。
そのため、図１に示すように、グラウンド用インナーリード１がＴ型構造の場合には、グラウンド用インナーリード１は、３方向に延びる吊りピンとして、半導体チップを支持する構造となる。しかし、この場合には、半導体チップを支持するには不安定である。
よって、図２に示すＨ型構造のように、グラウンド用インナーリード１が、４方向に延びる吊りピンとして機能し、半導体チップ５を支持する構造となることが望ましい。
以上のように、本発明の例で用いるリードフレームは、グラウンド用或いは電源電圧用のインナーリードが、半導体チップのグラウンド用或いは電源用のパッドが設けられる一辺と、平行となる方向に延在する配線部を有する。
その配線部にグラウンド用或いは電源電圧用のパッドを接続することにより、半導体チップの内部配線抵抗に起因するグラウンド電圧の上昇或いは電源電圧の低下を抑制できる。
したがって、パッケージ装置の性能低下を抑制できる。
また、上記のグラウンド用或いは電源電圧用のインナーリードの構造により、リード配線数及び吊りピン数を減らすことができ、リードフレーム内のリード配線の引き回しを簡素化できる。
（Ｂ） 実施例
以下に、上述のリードフレームを用いたパッケージ装置の実施例について説明を行う。
図３及び図４は、パッケージ装置のリードフレーム上面及び下面のパッケージ材を除去した平面図である。図３は、半導体チップが設けられない側（以下、リードフレーム側）から見た平面図であり、図４は、半導体チップが設けられる側（以下、半導体チップ側）から見た平面図である。
尚、以下には、本発明の例の特徴となるインナーリードが、グラウンド用のインナーリードである場合について説明する。
リードフレーム１０には、半導体チップ５が搭載される。そして、それらは、絶縁性のパッケージ材１０１によって封止され、パッケージ装置１００として、電子機器に搭載される。
図３に示すように、リードフレーム１０は、パッケージ１００内部で引き回されるグラウンド用インナーリード１と複数の信号配線用インナーリード２、また、それらのインナーリードとそれぞれ接続され、外部端子となるアウターリード３とを備える。
グラウンド用インナーリード１は、アウターリード３を介して、外部から基準電圧となるグラウンド電圧が印加される。そして、そのグラウンド電圧が、半導体チップ５のグラウンドパッド５１ａを介して、半導体チップ５内部に供給される。
このインナーリード１は、吊りピン（タイバー）としても、機能する。
複数の信号配線用インナーリード２は、アウターリード３を介して、外部装置（図示せず）と半導体チップ間の制御信号やデータ信号などの入出力を行うために設けられる。尚、本実施例のように、インナーリード１をグラウンド用とする場合、複数のインナーリード２のうちいずれかは、電源電圧供給用に用いられる。
また、図４に示すように、半導体チップ５は、リードフレーム１０上に搭載される。半導体チップ５は、例えば、絶縁性の接着剤などの絶縁層（図示せず）を介して、インナーリード１，２上に、取り付けられる。
半導体チップ５上には、グラウンドパッド５１ａ及び複数のパッド５２，５３が、設けられる。
グラウンドパッド５１ａは、半導体チップの一辺Ａに沿って設けられる。そして、グラウンドパッド５１ａは、例えば、その辺Ａの両端に、１つずつ設けられる。
グラウンドパッド５１ａは、ワイヤボンディングにより、ワイヤ６を介して、上記のグラウンド用インナーリード１と電気的に接続される。
複数のパッド５２，５３は、制御信号及び入出力データ信号用であり、半導体チップ５上に設けられる。また、それらのパッド５２，５３のうちいずれかは、例えば、電源電圧用である。
このうち、パッド（第３のパッド）５２は、グラウンドパッド５１ａが設けられた辺Ａと対向する一辺Ｂに沿って、片寄るように設けられる。
複数のパッド５２，５３は、ワイヤボンディングにより、ワイヤ６を介して、上記の複数の信号配線用インナーリード５２，５３のうち、それぞれが対応するリード配線に接続される。
図４に示すように、グラウンド用インナーリード１は、グラウンドパッド５１ａが設けられる辺Ａと平行となる配線部を有している。そして、半導体チップ５は、グラウンドパッド５１ａが設けられた辺Ａが、辺Ａと平行となっている配線部と、上下に重なるように、リードフレーム１０上に搭載される。
よって、辺Ａに沿って半導体チップ５上に設けられた２つのグラウンドパッド５１ａを、１つのグラウンド用インナーリード１に接続することができる。その結果、２つのグラウンドパッド５１ａから、半導体チップ５の基準電位となるグラウンド電圧を供給することができる。
それゆえ、半導体チップ５内のグラウンド電圧の上昇を抑制することができる。
また、インナーリード１が、電源電圧用の場合には、半導体チップ５内の電源電圧の降下を抑制できる。
また、１つのグラウンド用インナーリード１に対して、半導体チップ５上に設けられた２つのグラウンド用パッド５１ａを接続することができる。よって、グラウンド用パッド毎に、グラウンド用インナーリード１を設けずとも良い。
それゆえ、インナーリードの本数を減らすことができ、リードフレーム１０内でのリード配線の引き回しを簡素化することができる。
さらに、上記のグラウンド用インナーリード１の構造とすることで、辺Ｂに設けられる複数のパッド（第３のパッド）５２と接続される信号配線用インナーリード２の一端を、半導体チップ５の下面を経由して、その辺Ｂに沿って、容易に引き回すことも可能となる。それに伴い、ワイヤボンディングを用いて接続する際のワイヤの引き回しも容易となる。
以上のように、半導体チップが搭載されるリードフレームにおいて、グラウンド用或いは電源電圧用のインナーリードが、グラウンド用及び電源電圧用のパッドが設けられる半導体チップの一辺と平行となる配線部を有する。さらに、その配線部と、グラウンド用及び電源電圧用のパッドが設けられる半導体チップの一辺が重なるように、半導体チップがリードフレーム上に搭載される。
それにより、半導体チップ内部のグラウンド電圧の上昇及び電源電圧の低下を抑制できる。したがって、パッケージ装置の性能低下を抑制できる。
また、リードフレーム内のリード配線の引き回しを簡素化できる。
（Ｃ） 変形例
（１） 第１の変形例
図５は、本変形例の半導体チップ側の平面図である。
尚、上述と同様に、グラウンド用インナーリードを例として、説明する。実施例に示す部材と同一部材に関しては、同一の符号を付し、詳細な説明は省略する。
本実施例においては、第１の実施例で述べた２つのグラウンド用パッド５１ａに加え、それらが設けられた辺Ａに沿って、さらに、グラウンド用パッド５１ｂを具備することを特徴とする。
そのグラウンドパッド５１ｂは、グラウンドパッド５１ａと同様に、ワイヤボンディングにより、ワイヤ６を介して、グラウンド用インナーリード１と接続される。
尚、新たに設けられるグラウンドパッド５１ｂは、１つに限定されず、複数設けても良い。
それゆえ、半導体チップの辺Ａに沿って、グラウンドパッドを２個以上設けることにより、グラウンド電圧をより効率的に半導体チップ５内に供給でき、半導体チップ５の内部配線抵抗に起因するグラウンド電圧の上昇をさらに抑制できる。
また、グラウンドパッドを辺Ａに沿って２つ以上設けても、グラウンド用インナーリード１がその辺Ａと平行方向に延在する配線部を有することにより、グラウンド用インナーリードは１つでよい。
よって、新たなグラウンド用パッドを辺Ａ上に設けた場合においても、そのグラウンド用パッドに対応する新たなグラウンド用インナーリードを設ける必要は無い。
したがって、半導体チップの内部配線抵抗に起因するグラウンド電圧の上昇及び電源電圧の低下をさらに抑制でき、パッケージ装置の性能低下を抑制できる。
また、リードフレーム内のインナーリードの引き回しを、簡素化できる。
（２） 第２の変形例
図６は、本変形例の半導体チップ側の平面図である。
以下、上述と同様に、グラウンド用インナーリードを例として、説明する。尚、上述と同一部材に関しては、同一符号を付し、詳細な説明は省略する。
図６に示すように、半導体チップ５は、辺Ａと対向する辺Ｂ上にも、複数のパッドを有する。
グラウンド用インナーリード１は、そのインナーリードの一部分が辺Ｂと交差する方向に対して延在している配線部を有する。
それゆえ、辺Ａと対向する辺Ｂに対して、グラウンド用パッド（第２のパッド）５１ｃ、５１ｄを、半導体チップ５上にさらに設け、そのパッド５１ｃ、５１ｄを、辺Ｂの方向へ延在するグラウンド用インナーリード１と接続することができる。
具体的には、半導体チップ５の辺Ａに沿って、グラウンドパッド５１ａ，５１ｂが設けられる。また、その辺Ａと対向する半導体チップの辺Ｂに沿って設けられる複数のパッド（第３のパッド）５２に加え、グラウンドパッド５１ｃ，５１ｄが設けられる。
上述のように、グラウンド用インナーリード１は、辺Ａに沿って延在する配線部と、さらに、辺Ｂと交差する方向に延在する配線部とを有している。
グラウンドパッド５１ｃは、辺Ｂの方向へ引き回されているグラウンド用インナーリード１のうち、辺Ｂと交差する配線部と、ワイヤボンディングを用いて、電気的に接続される。また、グラウンドパッド５１ｄは、辺Ｂの方向へ引き回されているグラウンド用インナーリード１のうち、辺Ｂの平行方向に対して延在している配線部と、ワイヤボンディングを用いて、電気的に接続される。
それにより、グラウンド電圧を、半導体チップの辺Ｂ側のように、辺Ａから離れた領域に対しても供給できる。よって、半導体チップ５の内部配線抵抗に起因するグラウンド電圧の上昇を抑制できる。
また、半導体チップ５の辺Ａ及び辺Ｂに設けられるグラウンドパッド５１ａ，５１ｂ，５１ｃ，５１ｄに対して、１つのグラウンド用インナーリードを設ければよい。よって、リードフレーム内のリード配線の引き回しは煩雑にならず、簡素化できる。
以上のように、半導体チップ内部のグラウンド電圧の上昇及び電源電圧の低下を、さらに抑制できる。
したがって、パッケージ装置の性能低下を抑制できる。
また、リードフレーム内のインナーリードの引き回しを簡素化できる。
３． その他
本発明の例によれば、半導体チップの内部配線抵抗に起因する性能低下を抑制し、且つ、半導体チップが搭載されるリードフレームのリード配線の引き回しを簡素化できる。
本発明の例は、上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施の形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施の形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施の形態の構成要素を適宜組み合わせてもよい。
本発明の例の基本構造の一例を示す平面図。 本発明の例の基本構造の一例を示す平面図。 実施例のリードフレーム側の構造を示す平面図。 実施例の半導体チップ側の構造を示す平面図。 第１の変形例の半導体チップ側の構造を示す平面図。 第２の変形例の半導体チップ側の構造を示す平面図。
符号の説明
１：グラウンド用インナーリード、２：信号用インナーリード、３：アウターリード、５：半導体チップ、５１、５１ａ，５１ｂ，５１ｃ，５１ｄ：グラウンド用パッド、５２，５３：パッド、１０：リードフレーム、１００：パッケージ、１０１：パッケージ材。

Claims (5)

  1. リードフレーム内に設けられるグラウンド用或いは電源電圧用の第１のインナーリードと、前記リードフレーム上に搭載され、第１の辺に沿って設けられるグラウンド用或いは電源電圧用となる第１のパッドを有する半導体チップとを具備し、前記第１のインナーリードは、前記第１の辺と平行となる方向に延在し、前記第１の辺と交差する方向に隣り合い、吊りピンとして機能する２つの第１の配線部と、前記第１の辺と交差する方向に延在し、前記２つの第１の配線部間に配置され、前記２つの第１の配線部に接続される第２の配線部とから形成されるＨ型構造を有し、前記第１の辺は、前記２つの第１の配線部のうち一方と上下に重なるように配置され、前記第１のパッドは、前記２つの第１の配線部のうち前記一方と接続されることを特徴とする半導体装置。
  2. 前記第１のパッドは、前記第１の辺に沿って、２個以上設けられることを特徴とする請求項１に記載の半導体装置。
  3. 前記半導体チップは、さらに、前記第１の辺と対向する第２の辺に沿って設けられる第２のパッドを有し、前記第２のパッドは、前記２つの第１の配線部のうち他方と接続されることを特徴とする請求項１に記載の半導体装置。
  4. 前記リードフレームは、さらに、信号配線用の複数の第２のインナーリードを有し、前記半導体チップは、さらに、前記第２の辺に沿って複数の第３のパッドを有し、前記複数の第３のパッドと接続される前記複数の第２のインナーリードは、前記半導体チップの下面を経由して、その一端が、前記第２の辺に沿って設けられることを特徴とする請求項３に記載の半導体装置。
  5. 前記半導体チップは、前記第１及び第２のインナーリード上に絶縁層を介して搭載され、前記リードフレームは、前記半導体チップを搭載するためのタブを有しないことを特徴とする請求項４に記載の半導体装置。
JP2006324474A 2006-11-30 2006-11-30 半導体装置 Expired - Fee Related JP4745205B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006324474A JP4745205B2 (ja) 2006-11-30 2006-11-30 半導体装置
US11/947,030 US20080128877A1 (en) 2006-11-30 2007-11-29 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006324474A JP4745205B2 (ja) 2006-11-30 2006-11-30 半導体装置

Publications (2)

Publication Number Publication Date
JP2008140914A JP2008140914A (ja) 2008-06-19
JP4745205B2 true JP4745205B2 (ja) 2011-08-10

Family

ID=39474759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006324474A Expired - Fee Related JP4745205B2 (ja) 2006-11-30 2006-11-30 半導体装置

Country Status (2)

Country Link
US (1) US20080128877A1 (ja)
JP (1) JP4745205B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5361426B2 (ja) * 2009-02-05 2013-12-04 株式会社東芝 半導体デバイス

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH029157A (ja) * 1988-06-28 1990-01-12 Mitsubishi Electric Corp 半導体装置
JPH0286157A (ja) * 1988-09-22 1990-03-27 Hitachi Ltd 半導体装置
JPH05251622A (ja) * 1991-04-17 1993-09-28 Hitachi Ltd 樹脂封止型半導体装置
JPH06224362A (ja) * 1992-10-28 1994-08-12 Internatl Business Mach Corp <Ibm> 電子素子用リードフレーム・パッケージ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5198833A (en) * 1987-11-04 1993-03-30 Sharp Kabushiki Kaisha Variable density ink-jet dot printer
JPH0760838B2 (ja) * 1990-11-13 1995-06-28 株式会社東芝 半導体装置
JPH05175409A (ja) * 1991-12-24 1993-07-13 Sony Corp 樹脂封止型半導体装置
KR970010678B1 (ko) * 1994-03-30 1997-06-30 엘지반도체 주식회사 리드 프레임 및 이를 이용한 반도체 패키지
US5834831A (en) * 1994-08-16 1998-11-10 Fujitsu Limited Semiconductor device with improved heat dissipation efficiency
US5907769A (en) * 1996-12-30 1999-05-25 Micron Technology, Inc. Leads under chip in conventional IC package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH029157A (ja) * 1988-06-28 1990-01-12 Mitsubishi Electric Corp 半導体装置
JPH0286157A (ja) * 1988-09-22 1990-03-27 Hitachi Ltd 半導体装置
JPH05251622A (ja) * 1991-04-17 1993-09-28 Hitachi Ltd 樹脂封止型半導体装置
JPH06224362A (ja) * 1992-10-28 1994-08-12 Internatl Business Mach Corp <Ibm> 電子素子用リードフレーム・パッケージ

Also Published As

Publication number Publication date
JP2008140914A (ja) 2008-06-19
US20080128877A1 (en) 2008-06-05

Similar Documents

Publication Publication Date Title
CN102693967B (zh) 半导体存储卡
JP4372022B2 (ja) 半導体装置
US7342309B2 (en) Semiconductor device and fabrication method thereof
US20050156323A1 (en) Semiconductor apparatus
JP3415509B2 (ja) 半導体装置
JP2006245618A (ja) 受動素子内蔵半導体装置
JPH1131717A (ja) 半導体チップ及びそれを備えた表示装置
JPH0936297A (ja) 半導体装置及び半導体装置ユニット及び半導体装置用リードフレーム
JP5164490B2 (ja) 半導体装置及びその製造方法
JP4745205B2 (ja) 半導体装置
JP2008078354A (ja) 半導体装置
JP2008124072A (ja) 半導体装置
JP4435074B2 (ja) 半導体装置およびその製造方法
JP2014175665A (ja) ボンドワイヤのためのブレース
JP2007294884A (ja) 半導体装置
JP2007281509A (ja) 半導体装置
US20110115063A1 (en) Integrated Circuit Packaging with Split Paddle
JP5048627B2 (ja) リードフレーム及び半導体装置
JP2006186053A (ja) 積層型半導体装置
JP4545537B2 (ja) 半導体装置及び半導体装置ユニット
JP5593156B2 (ja) 半導体装置及びその製造方法
JP4384143B2 (ja) Ｉｃチップ積層構造を有する電子機器用モジュール
US20120025898A1 (en) Circuit Device
US20070215989A1 (en) Semiconductor chip assembly
JP4271096B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110325

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110511

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees