JP4744213B2 - 電子部品の製造方法 - Google Patents

電子部品の製造方法 Download PDF

Info

Publication number
JP4744213B2
JP4744213B2 JP2005201697A JP2005201697A JP4744213B2 JP 4744213 B2 JP4744213 B2 JP 4744213B2 JP 2005201697 A JP2005201697 A JP 2005201697A JP 2005201697 A JP2005201697 A JP 2005201697A JP 4744213 B2 JP4744213 B2 JP 4744213B2
Authority
JP
Japan
Prior art keywords
electrode
metal layer
solder material
substrate
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005201697A
Other languages
English (en)
Other versions
JP2007020073A (ja
Inventor
稔正 津田
誠二 阿部
実 境
夏彦 坂入
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Dempa Kogyo Co Ltd
Original Assignee
Nihon Dempa Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Dempa Kogyo Co Ltd filed Critical Nihon Dempa Kogyo Co Ltd
Priority to JP2005201697A priority Critical patent/JP4744213B2/ja
Priority to US11/484,270 priority patent/US7486160B2/en
Publication of JP2007020073A publication Critical patent/JP2007020073A/ja
Application granted granted Critical
Publication of JP4744213B2 publication Critical patent/JP4744213B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1085—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a non-uniform sealing mass covering the non-active sides of the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02818—Means for compensation or elimination of undesirable effects
    • H03H9/02937—Means for compensation or elimination of undesirable effects of chemical damage, e.g. corrosion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、基板に振動波を発する振動部が設けられた圧電素子を含んだ電子部品の製造方法に関する。
圧電素子の一つとして例えば表面弾性波（surface acoustic wave:ＳＡＷ）素子が挙げられる。このＳＡＷ素子は固体の表面に沿って伝搬する表面弾性波を利用した素子であり、例えば圧電基板の一面に複数の対となるＩＤＴと呼ばれる櫛歯電極が設けられた構造となっている。そして一の対となる櫛歯電極に電気信号を印加すると前記櫛歯電極の周囲に電界が発生し、その櫛歯電極の励振により発生したＳＡＷが圧電基板の表面を伝搬して他の対となる櫛歯電極を励振し、その櫛歯電極において前記ＳＡＷが電気信号に変換される。例えばＳＡＷ素子の一つであるＳＡＷフィルタはこのような変換を利用してフィルタ作用を得ており、例えば携帯型の電子機器などに広く用いられている。
ＳＡＷ素子は櫛歯電極の湿気による腐食及び衝撃による破損を防ぐために櫛歯電極の周囲に当該櫛歯電極が振動し、ＳＡＷが伝播するための空間である能動領域を確保することが必要であり、そのため配線基板に実装され、能動領域が気密になるように封止部材が設けられることで一つの電子部品（ＳＡＷデバイス）として製造されることがある。そして封止部材として用いる材料やこの封止を行う方法についてはこれまでに様々な検討がなされてきた。
例えば特許文献１及び特許文献２にはＳＡＷフィルタの圧電基板の機能面に櫛歯電極を囲むように感光性樹脂材料からなる能動領域への樹脂の流入を防止する堰が設けられ、この堰の外周及び圧電基板の周囲を覆うようにペースト状の樹脂が供給された後にこの樹脂が硬化されて外装樹脂となり、当該外装樹脂と前記堰とに囲まれることで能動領域が封止されているＳＡＷデバイスが示されている。
また特許文献３にはＳＡＷフィルタの圧電基板の機能面に入出力電極及び櫛歯電極を囲うように第１の金属層が設けられる一方で、配線基板の実装面の前記第１の金属層に対応する位置に環状の第２の金属層が設けられ、印刷により配線基板側の基板電極上にはんだバンプを、また配線基板側の第２の金属層上にはんだ層を夫々形成することが示されている。これらははんだバンプ及びはんだ層にクリームはんだが用いられている。そして例えば超音波熱圧着により前記はんだバンプを介して基板電極上に入出力電極を仮固定した後に、圧電基板及び配線基板をリフロー炉を通し、前記はんだバンプを溶融してＳＡＷフィルタの入出力電極と配線基板の基板電極との電気的接続を行うと同時に前記はんだ層を溶融して第１の金属層と第２の金属層とを接合し、こうして能動領域が封止されることが示されている。
特許文献４にはＳＡＷフィルタの圧電基板の側面全周に亘り第１の金属層を設ける一方、配線基板の実装面に当該実装面への圧電基板の投影領域を囲むように第２の金属層を設け、圧電基板側の入出力電極と配線基板側の基板電極とをはんだ材料を介して接合してＳＡＷフィルタと配線基板とを電気的に接続した後、さらに前記第１の金属層及び第２の金属層にかかるように筒状にはんだ材料を供給することによって能動領域が封止されたＳＡＷデバイスが示されている。
特許文献５にはＳＡＷフィルタの圧電基板の機能面に入出力電極及び櫛歯電極を囲うように環状の第１の金属層が設けられる一方で、配線基板の実装面に前記第１の金属層に対応する位置に環状の第２の金属層が設けられ、圧電基板を配線基板に対して加圧し、これにより圧電基板の入出力電極と配線基板の基板電極とを熱圧着して両者の電気的接続を行うと同時に第１の金属層と第２の金属層とを熱圧着して能動領域を封止したＳＡＷデバイスが示されている。
しかし特許文献１及び特許文献２に記載のＳＡＷデバイスにおいて能動領域を封止している堰及び外装樹脂はともに有機物により構成されており、有機物は金属などの無機物に比べて一般に透湿性が高いため櫛歯電極の腐食が充分に抑えることができないおそれがある。これらのＳＡＷデバイスにおいて例えば櫛歯電極にＳｉＯ2（酸化シリコン）による保護膜を形成するかまたは前記外装樹脂の厚さを大きくすることにより前記腐食を抑えることも考えられるが、前記保護膜を形成した場合はこの保護膜が櫛歯電極の振動に影響を与えることによってＳＡＷフィルタの電気特性が低下するおそれがある。また外装樹脂の厚さを大きくした場合はこれらのＳＡＷデバイスが大型化してしまうおそれがある。
また特許文献３に記載のＳＡＷデバイスにおいては入出力電極接続用のバンプ及び封止用はんだ層としてクリームはんだを用いて、クリームはんだの溶融により電極間の接続と封止とを同時に行うようにしているため、はんだバンプの溶融時に各電極にぬれてこのはんだバンプの占有面積が大きくなる。その結果としてＳＡＷデバイスの小型化が妨げられるおそれがある。
また例えばこの特許文献３でははんだ材料としてＳｎ（すず）−Ｓｂ（アンチモン）系及びＳｎ−Ａｇ（銀）系のはんだを用いることが示唆されているが、これらのはんだ材料は一般に固相線温度が低く例えば２１８〜２４５℃程度であるため、ＳＡＷデバイスをリフローにより他の電子機器に実装する場合にリフロー炉の熱によりはんだバンプ及びはんだ層が再度溶融し、ＳＡＷフィルタと配線基板との電気的接続が損なわれ、またリフロー後はんだ層が固化した際に各部に均一に固着されず、能動領域の気密性が低下するおそれがある。
また特許文献４に記載のＳＡＷデバイスにおいてはＳＡＷフィルタの圧電基板の側面全周に亘り第１の金属層が設けられているが、一般にＳＡＷフィルタは圧電基板に櫛歯電極が形成された後に所定の大きさに切断されることにより製造されること及び圧電基板１枚の厚さが例えば０．３〜０．５ｍｍ程度であることを考慮すると、既述のように圧電基板の側面全周に亘り金属層を設けるのは技術的に困難であり、実現できたとしても高コストになるおそれがある。
さらに前記ＳＡＷデバイスにおいて封止を行うためにＳＡＷフィルタの圧電基板の側周面から配線基板上を外方側に広がるように筒状にはんだが供給されることになるため、例えば既述の特許文献３に記載のＳＡＷデバイスのようにＳＡＷフィルタの機能面に金属層を設けその金属層にはんだを供給して封止を行う場合に比べて実装基板上においてはんだが供給される領域が大きくなる。その結果としてＳＡＷデバイスの大型化を招くおそれがある
さらに特許文献５に記載のＳＡＷデバイスは入出力電極と基板電極とを熱圧着すると同時に第１の金属層と第２の金属層とを熱圧着しているが、配線基板は通常セラミックスなどから構成されているため反りを有していることがあり、そのため電極間及び金属層間を均一に熱圧着することが難しく、接続不良や気密性が確保されないといった不具合の懸念が大きい。
以上のような事情から耐湿性及び生産性に優れ、また他の電子機器に実装するために加熱された際における電極間の電気的接続及び封止領域への気密性に与える影響が抑えられ、さらに大型化が抑えられたＳＡＷデバイスが求められていた。
特開平８−３１６７７８（段落０００９、００１０及び図２） 特開２００４−６４７３２（段落００２４及び図１） 特開２００４−１５３５７９（段落００４５〜００４７、００６１、００６２及び図２） 特開平９−２８９４２９（段落００１０及び図１） 特開２００４−２１４４６９（段落００４０及び図１）
本発明はこのような事情の下になされたものであり、その目的は、圧電素子を配線基板に実装し、振動部が気密空間とされる電子部品において、耐湿性に優れ、また電極間の電気的接続及び封止領域への気密性を確実なものとし、さらに大型化が抑えられる電子部品の製造方法を提供することである。
本発明の電子部品の製造方法はその一面側に振動部及び第１の電極が設けられると共に少なくとも前記振動部を囲むように環状に第１の金属層が設けられた圧電素子と、前記第１の電極に対応する位置に第２の電極が設けられた配線基板と、を用いることと、
前記第１の電極及び第２の電極の一方側にバンプが固定されることと、
前記バンプの固相線温度よりも低い固相線温度を有するはんだ材料が前記第１の金属層に対応するように前記配線基板上に設けられるかまたは前記第１の金属層に設けられることと、
前記配線基板上に前記圧電素子の一面側を対向させて、前記はんだ材料と前記配線基板または前記第１の金属層との間に隙間を形成した状態で、前記バンプを前記第１の電極及び第２の電極の他方側に当接させる工程と、
次いで、前記バンプを前記第１の電極及び第２の電極の他方側に加圧した状態で前記はんだ材料の固相線温度よりも低い温度で加熱し、前記第１の電極及び第２電極の他方側に圧着する工程と、
その後、前記配線基板に対して前記圧電素子が静止した状態で、前記はんだ材料を前記バンプの固相線温度よりも低い温度で加熱し、溶融させると共に膨張させ、これにより前記隙間を前記はんだ材料で埋めて、前記第１の金属層と前記配線基板とを前記はんだ材料を介して接続し、前記配線基板と前記第１の金属層との間の封止を行う工程と、
を含むことを特徴とする。
既述の電子部品の製造方法において前記配線基板における前記はんだ材料と接触する領域には、第２の金属層が設けられていてもよく、また前記バンプを前記第１の電極または前記第２の電極に圧着する手法は、超音波の振動による圧着である。
本発明によれば、圧電素子側の振動部をはんだ材料により囲うことで気密空間を形成しており、はんだ材料は透湿、吸湿がほとんど無く機密性に優れた材料であることから、気密空間への透湿が抑えられ、空間内の振動部の腐食を抑えられる結果として電子部品の高い耐候性が得られる。また圧電素子側の基板の側周面を囲うようにはんだ材料を設ける場合に比べてはんだ材料の外方への広がりを抑えることができるので電子部品の大型化を抑えることができる。
また圧電素子側の電極及び配線基板側の電極を互いに接続するためのバンプに対して固相線温度の低いはんだ材料を封止用のはんだ材料（封止部材）として用い、バンプと電極との電気的接続は例えば熱圧着(加熱した状態で圧着する工程)のように少なくとも加圧により行い、また圧電素子の振動部の配置領域の気密のための封止についてははんだ材料の溶融により行うようにしている。このため従来のようにバンプとしてはんだを用いその溶融により電極間の電気的接続を行う場合に比べ、はんだが広がるスペースを省くことができ、その結果として当該電子部品の小型化を図ることができると共に配線基板や圧電基板が反りを有していた場合でもバンプと電極との電気的接続を行う工程と振動部の配置領域（能動領域）の封止を行う工程とを夫々別工程にて行うことができるため、バンプと基板電極との電気的接続を確実なものとし、またはんだ材料を各部に高い均一性を持って固着させることができるので前記空間の充分な気密性を確保できる。
以下、本発明に係る電子部品を圧電素子としてＳＡＷ素子の一つであるＳＡＷフィルタを備えたＳＡＷデバイス１０に適用した実施の形態について、図面を参照しながら説明する。このＳＡＷデバイス１０は図１に示すようにＳＡＷ素子であるＳＡＷフィルタ１、配線基板２、封止部材であるはんだ材料３及び外装樹脂層４により構成されている。なお本明細書ではＳＡＷ素子が含まれた電子部品をＳＡＷデバイスと呼ぶ。
図２は前記ＳＡＷフィルタ１を機能面（表面）側から見た斜視図であり、１１は圧電基板、１２Ａ、１２Ｂは振動部をなす夫々一対の櫛歯電極（ＩＤＴ）である。１３は櫛歯電極１２Ａ、１２Ｂの外方側の端部に夫々設けられた例えばＡｕ（金）からなる第１の電極である入出力電極であり、１４は入出力電極１３上に夫々設けられた例えばＡｕからなるバンプである。前記櫛歯電極１２Ａ（１２Ｂ）とバンプ１４とは入出力電極１３を介して電気的に接続されている。またこの機能面には例えば当該圧電基板１１の周縁に沿って櫛歯電極１２Ａ、１２Ｂ及び入出力電極１３を囲むように環状に形成された第１の金属層１５が設けられており、この例において前記第１の金属層１５の表面はＡｕにより構成されている。なお前記櫛歯電極の形状及びレイアウトはこの例に限られない。
次に図１及び図３を用いて配線基板２について説明する。図３は配線基板２の前記ＳＡＷフィルタ１が実装される実装面を示している。この配線基板２として用いられる基板としては特に制約はなく例えばプリント基板、セラミック基板、シリコン基板などが用いられ、またこの配線基板２はフレキシブル構造であってもよい。この例では配線基板２は前記圧電基板１１よりも大きく形成されており、前記実装面には前記圧電基板１１の入出力電極１３に対応する位置に例えば表面がＡｕにより覆われた第２の電極である４つの基板電極２１が夫々設けられている。各基板電極２１は配線基板２の内部に設けられた配線パターン２２を介して配線基板２の裏面に設けられた例えば４つの裏面電極２３に夫々電気的に接続されており、また前記実装面において第１の金属層１５に対応する位置に４つの基板電極２１を囲むように第２の金属層２４が設けられている。この例において第２の金属層２４は前記第１の金属層１５に重なり合う形状を有しており、その表面は例えばＡｕにより構成されている。なお図１では配線基板２及び配線パターン２２は略解的に記載してあるが配線基板２は２層構造とされていて、両層は夫々基板電極２１、裏面電極２３に連続する導電路が形成されており、これら導電路間を配線パターンで接続して、配線パターン２２が構成されている。
封止部材であるはんだ材料３はこの例ではＡｕ-Ｓｎからなる合金により構成されており、Ａｕのはんだ全体に対する割合は例えば８０％、Ｓｎのはんだ全体に対する割合は例えば２０％であり、またその固相線温度は例えば２８０〜３１０℃である。このはんだ材料３は配線基板２の第２の金属層２４上に環状に供給されており、第１の金属層１５及び第２の金属層２４に夫々密着するように固着されている。なお圧電基板１１、第１の金属層１５、第２の金属層２４及びはんだ材料３により囲まれる領域は能動領域３１であり、既述の各部材により封止されることで気密空間となっており、後述するようにこの能動領域３１において櫛歯電極１２Ａ，１２Ｂが振動し、櫛歯電極１２Ａ，１２Ｂにより発せられたＳＡＷが伝播するようになっている。またこの能動領域３１においては基板電極２１上に前記ＳＡＷフィルタ１のバンプ１４が加熱された状態で例えば超音波を接合すべき部位に印加しながら圧着されており、例えばこのバンプ１４を介して裏面電極２３と櫛歯電極１２Ａ（１２Ｂ）が電気的に接続されている。
外装樹脂層４は例えばエポキシ樹脂を主成分とした熱硬化性材料からなり、はんだ材料３、圧電基板１１、第１の金属層１５及び第２の金属層２４が覆われるように配線基板２上に設けられている。なおこのＳＡＷデバイス１０の全体の高さは例えば１ｍｍであり、能動領域３１の高さ（圧電基板１１と配線基板２との間の長さ）は例えば２０μｍである。
ところでこのＳＡＷデバイス１０において封止部材として既述のはんだ材料３に代えて他の金属により構成されるはんだ材料を用いてもよく、またバンプ１４もＡｕにより構成されることに限られず、例えばそのバンプ１４の表面のみがＡｕにより構成され、表面以外の部分がＡｕ以外の金属で構成されていてもよいが、例えば後述するように当該ＳＡＷデバイス１０の製造工程においてはんだ材料３を溶融させ能動領域３１の封止を行う際にバンプ１４が溶融することを防ぐために、はんだ材料３はバンプ１４を構成する材質の固相線温度よりも低い固相線温度を有するものとする。
また第１の金属層１５の表面もＡｕにより構成することに限られないがこの第１の金属層１５の表面を構成する材質としては前記能動領域３１を気密にするためにはんだ材料３を構成する材質に対して親和性が高いものが用いられる。ここで親和性が高いとははんだ材料３が加熱されることにより溶融した際に第１の金属層１５にぬれ、当該第１の金属層１５に密着することをいう。
なお当該ＳＡＷデバイス１０において能動領域３１が気密になっていればよいため第２の金属層２４の表面としてははんだ材料３がなじむ材質により構成されていればよく、Ａｕにより構成されることに限られない。またはんだ材料３が配線基板２になじむ場合はこの第２の金属層２４を設けなくてもよい。ここではんだ材料がなじむとは溶融したはんだ材料がぬれ、この溶融したはんだ材料が冷却され固化した際に固着されることをいう。
ところで既述の実施形態においてはＳＡＷデバイス１０の耐衝撃性を高めるとともにまた能動領域３１の気密性を高めるため外装樹脂層４が設けられているが図４で示すようにこの外装樹脂層４を設けないデバイス構成としてもよい。この図４で示すＳＡＷデバイスは外装樹脂層４が設けられていないこと及び配線基板２が圧電基板１１と同じ大きさに形成されていることを除き図１で示したＳＡＷデバイス１０と同様に構成されている。
また外装樹脂層４を設ける代わりに例えば金属、ガラスあるいはセラミックスなどの無機材料からなる層をはんだ材料３、圧電基板１１、第１の金属層１５及び第２の金属層２４が覆われるように設けてもよく、前記金属からなる層を設ける場合は例えばニッケルなどをはんだ材料３、圧電基板１１、第１の金属層１５及び第２の金属層２４が覆われるようにメッキしてもよい。
以上のように構成されたＳＡＷデバイス１０においては、例えば裏面電極２３を介して櫛歯電極１２Ａに電気信号が印加されるとこの櫛歯電極１２Ａが励振されＳＡＷが発生し、前記ＳＡＷが能動領域３１を伝播する。このＳＡＷにより櫛歯電極１２Ｂが励振されると当該櫛場電極１２Ｂにおいて所定の周波数帯域を有する電気信号が発生し、この電気信号は櫛歯電極１２Ｂに電気的に接続された裏面電極２３に出力されるようになっている。
この実施形態に係るＳＡＷデバイス１０によれば、ＳＡＷフィルタ１側の櫛歯電極１２Ａ，１２Ｂをはんだ材料３により囲うことで気密空間である能動領域３１を形成しており、はんだ材料３は透湿、吸湿がほとんど無く機密性に優れた材料であることから、能動領域３１への透湿が抑えられ、能動領域３１内の櫛歯電極１２Ａ，１２Ｂの腐食を抑えられる結果としてＳＡＷデバイス１０の高い耐候性が得られる。またＳＡＷフィルタ１の圧電基板１１の側周面を囲うようにはんだ材料３を設ける場合に比べてはんだ材料３の外方への広がりを抑えることができるので当該ＳＡＷデバイス１０の大型化を抑えることができる。
またこの例ではＳＡＷフィルタ１の入出力電極１３に固定されたバンプ１４と配線基板側の基板電極２１とを超音波のエネルギーにより加熱してＡｕ−Ａｕの熱圧着を達成していることから機械的にも電気的にもこれらの間で確実な接合が図られている。そしてバンプ１４に対して固相線温度の低いはんだ材料３を封止用のはんだ材料（封止部材）として用い、バンプ１４と基板電極２１との電気的接続は熱圧着により行い、またＳＡＷフィルタ１の櫛歯電極１２Ａ，１２Ｂを囲う能動領域３１の気密のための封止についてははんだ材料３の溶融により行うようにしている。このため従来のようにバンプ１４としてはんだを用いその溶融により電極間の電気的接続を行う場合に比べ、前記はんだが広がるスペースを省くことができ、その結果として当該ＳＡＷフィルタ１の小型化を図ることができる。そして配線基板２や圧電基板１１が反りを有していた場合でもバンプ１４と基板電極２１との電気的接続を行う工程と能動領域３１の封止を行う工程とを夫々別工程にて行うことができるため、バンプ１４と基板電極２１との間を確実に電気的接続することができ、また圧電基板１１の周縁部においてもはんだ材料３の溶融により封止が行われることから、はんだ材料３が各部に均一に固着し、そのため前記能動領域３１に対する確実な気密性が得られ、その結果信頼性の高いＳＡＷデバイス１０が得られる。
なお既述のＳＡＷデバイス１０において例えばバンプ１４が入出力電極１３上に設けられる代わりに基板電極２１上に設けられ、このバンプ１４と入出力電極１３とが加熱されることにより圧着されていてもよい。また入出力電極１３及びバンプ１４が第１の金属層１５の外方に夫々設けられるとともに基板電極２１が第２の金属層２４の外に設けられ、既述のＳＡＷデバイス１０と同様にバンプ１４と入出力電極１３とが加熱された状態で圧着されていてもよい。即ちバンプ１４による入出力電極１３、基板電極２１の接続部位は、はんだ材料３により囲まれる気密空間の外に位置してもよい。さらにまた入出力電極１３は、Ａｕに限られずＡｌ（アルミニウム）などにより構成されていてもよいし、バンプ１４及び基板電極２１は、熱圧着されるものであれば上記の材質に限られない。
次にこの図１で示したＳＡＷデバイスの製造工程の一例について図５〜図７を用いて説明するが先にこの製造工程で用いる大型配線基板２０について説明すると、この大型基板２０においてＳＡＷフィルタ１が実装される各実装領域には既述の配線基板２と同様のレイアウトで基板電極２１、第２の金属層２４が夫々設けられており、また大型基板２０の裏面には各基板電極２１と電気的に接続された裏面電極２３が設けられ、いわば大型配線基板２０は前記配線基板２が多数水平方向に連なった構造となっている。この例では各工程に要する時間の短縮を図るためにこの大型配線基板２０の各実装領域に多数のＳＡＷフィルタ１を実装し、後述する各工程における処理を一括で行うようにしている。
先ず例えば印刷法により大型配線基板２０の第２の金属層２４上にペースト状のはんだ材料３を当該はんだ材料３が略均一な高さを持つように環状に成膜し、この大型基板２０を例えばヒータブロック上に載置する。続けて大型配線基板２０の各実装領域において基板電極２１上にＳＡＷフィルタ１のバンプ１４が位置し、第１の金属層１５と第２の金属層２４とが対向するようにＳＡＷフィルタ１の位置合わせを行う（図５（ａ））。なおはんだ材料３の成膜方法としてはこのような印刷法に限らず例えばメッキ法を用いて行ってもよく、またペースト状のはんだをディスペンスすることで行ってもよい。
既述のように位置合わせを行った後にバンプ１４を基板電極２１に当接させ、前記ヒータブロックを介して大型配線基板２０及びＳＡＷフィルタ１を加熱し、さらに例えば超音波フリップチップボンダなどを用いて圧電基板１１を予め設定された圧力にて大型配線基板２に対し加圧しつつ予め設定された周波数を有する超音波振動をバンプ１４に与えることにより当該バンプ１４を振動させ、バンプ１４と基板電極２１とを超音波熱圧着する（図５（ｂ））。このようにバンプ１４と基板電極２１とを超音波熱圧着すればバンプ１４と基板電極２１との接続に要する時間を例えば１秒以内に抑えることができるため、例えばバンプ１４を超音波により振動させずに当該バンプ１４と基板電極２１とを加熱した状態で圧着させる場合に比べてＳＡＷデバイス１０の製造時間を短縮でき、その結果ＳＡＷデバイス１０の生産性を高くすることができる。なおこの超音波熱圧着工程における加熱は、圧電基板１１または配線基板２の反りによって溶融したはんだ材料３の一部のみが第１の金属層１５に付着し、能動領域３１の充分な気密性が得られなくなることを防ぐために、はんだ材料３の固相線温度よりも低い温度で行うようにする。
続いて前記超音波熱圧着により接合された大型配線基板２０とＳＡＷフィルタ１とを例えばリフロー炉内に搬入し、窒素雰囲気にて予め設定された温度で加熱することによりはんだ材料３を溶融させる。この溶融したはんだ材料３が熱により膨張して圧電基板１１の第１の金属層１５にぬれ、密着することにより能動領域３１が気密封止される（図５（ｃ））。ただしバンプ１４が溶融されることを防ぐために、このリフロー炉における加熱はバンプ１４の固相線温度よりも低い温度で行うものとする。
前記リフロー炉において加熱が行われる際にはんだ材料３の形状が変化し、前記封止が行われる様子を図７に示した。図７（ａ）は前記リフロー炉による加熱が行われる前のはんだ材料３を示しており、この例においては第１の金属層１５とはんだ材料３との間には例えば５〜１５μｍ程度の隙間Ｌが設けられている。リフロー炉によりはんだ材料３が加熱されるとはんだ材料３の体積は膨張し、またはんだ材料３が溶融すると当該はんだ材料３は第２の金属層２４にぬれるとともに図７（ｂ）に示すように環状に供給されたはんだ材料３の全周に亘り外周側と内周側との間が表面張力により盛り上がる。さらにはんだ材料３が加熱されることにより膨張して第１の金属層１５に接触すると図７（ｃ）で示すようにはんだ材料３が第１の金属層１５にぬれ、密着することによって能動領域３１が封止される。
ところで前記隙間は５μｍ以下でもよく、またはんだ材料３が溶融した際に当該はんだ材料３が第１の金属層１５に密着し能動領域３１が封止され、製造されるＳＡＷデバイス１０の機能が損なわなければこの隙間Ｌが設けられず、はんだ材料３が第１の金属層１５に当接していてもよい。なおこの隙間Ｌを所望の大きさにするためには例えば第１の金属層１５及び第２の金属層２４の厚さをこの隙間Ｌの大きさに対応した厚さになるように予め形成しておくことになる。
既述のように封止が行われた後、リフロー炉からＳＡＷフィルタ１及び大型配線基板２０を搬出して、はんだ材料３が冷却されて固化した後に図６（ａ）に示すように例えばエポキシ樹脂を主成分としたペースト状の熱硬化性樹脂を圧電基板１１及びはんだ材料３の表面が覆われるように大型配線基板２０上に供給する。その後当該樹脂を加熱して硬化させることにより外装樹脂層４を形成し、必要なＳＡＷデバイス１０が含まれる単位ごとに、大型配線基板２０と外装樹脂層４とを共に鉛直軸に沿って切断することで、ＳＡＷデバイス１０が製造される（図６（ｂ））。
ところで既述のＳＡＷデバイス１０の製造方法において前記超音波熱圧着を行う前に第２の金属層２４上にはんだ材料３を成膜し、そのはんだ材料３を加熱により溶融させる代わりに、既述のようにバンプ１４と基板電極２１との超音波熱圧着を行った後に例えば噴流式はんだ槽や溶融式はんだ供給装置などにより溶融されたはんだ材料３を図８（ａ）に示すようにディスペンサ５を介して第２の金属層２４上に、当該第２の金属層２４と第１の金属層１５との間に設けられている隙間を塞ぐように供給することで能動領域３１の封止を行い、その後既述の製造方法と同様に外装樹脂層４を形成し、ＳＡＷデバイスが含まれる単位ごとに外装樹脂層４及び大型配線基板２０を切断してＳＡＷデバイス１０を製造してもよい（図８（ｂ））。なおこのような製造方法によりＳＡＷデバイス１０を製造する場合、第２の金属層２４上に供給されたはんだ材料３が大型配線基板２０上に流れ落ちることを防ぐために例えば図８に示すように第２の金属層２４の周縁部が圧電基板１１の側周面よりも外方に広がるように設けられていてもよい。
なお既述のＳＡＷデバイス１０の製造方法においてはバンプ１４と基板電極２１とを超音波熱圧着により接続しているが、この超音波熱圧着に代えて例えばバンプ１４と基板電極２１とを加圧しながらこれらのバンプ１４及び基板電極２１にはんだ材料３の固相線温度よりも低い熱を加え、固層拡散によって両者を圧着して接続してもよい。
またバンプ１４及び基板電極２１の夫々の表面が例えば金または銅により構成される場合はバンプ１４における基板電極２１への接触面と基板電極２１におけるバンプ１４への接触面とを夫々平坦化し、またそれらの接触面上のパーティクルを取り除いて清浄化した後、例えば熱を加えずにバンプ１４と電極２１とを加圧することで両者を圧着して接続してもよい。
既述の実施形態はＳＡＷ素子としてＳＡＷフィルタ１を含んだＳＡＷデバイスについて説明してきたがＳＡＷフィルタ１の代わりに例えば圧電基板１１に振動部として櫛歯電極や反射器などが設けられたＳＡＷ素子であるＳＡＷ共振子を含んだＳＡＷデバイスなどであってもよいし、圧電素子としてＳＡＷ素子以外のものであってもよい。
本発明に係る電子部品であるＳＡＷデバイスの一例を示した縦断側面図である。 前記ＳＡＷデバイスを構成するＳＡＷフィルタの一例を示した斜視図である。 前記ＳＡＷデバイスを構成する配線基板の実装面の一例を示した平面図である。 本発明に係る電子部品であるＳＡＷデバイスの他の一例を示した縦断側面図である。 先に説明したＳＡＷデバイスの製造方法の一例を示した工程図である。 先に説明したＳＡＷデバイスの製造方法の一例を示した工程図である。 ＳＡＷデバイスの製造工程においてＳＡＷデバイスを構成するはんだの変化を示した説明図である。 本発明に係る電子部品であるＳＡＷデバイスの製造方法の他の一例を示した説明図である。
符号の説明
１ ＳＡＷフィルタ
１４ バンプ
１５ 第１の金属層
２ 配線基板
２１ 基板電極
２４ 第２の金属層
３ はんだ材料
３１ 能動領域

Claims (3)

  1. その一面側に振動部及び第１の電極が設けられると共に少なくとも前記振動部を囲むように環状に第１の金属層が設けられた圧電素子と、前記第１の電極に対応する位置に第２の電極が設けられた配線基板と、を用いることと、
    前記第１の電極及び第２の電極の一方側にバンプが固定されることと、
    前記バンプの固相線温度よりも低い固相線温度を有するはんだ材料が前記第１の金属層に対応するように前記配線基板上に設けられるかまたは前記第１の金属層に設けられることと、
    前記配線基板上に前記圧電素子の一面側を対向させて、前記はんだ材料と前記配線基板または前記第１の金属層との間に隙間を形成した状態で、前記バンプを前記第１の電極及び第２の電極の他方側に当接させる工程と、
    次いで、前記バンプを前記第１の電極及び第２の電極の他方側に加圧した状態で前記はんだ材料の固相線温度よりも低い温度で加熱し、前記第１の電極及び第２電極の他方側に圧着する工程と、
    その後、前記配線基板に対して前記圧電素子が静止した状態で、前記はんだ材料を前記バンプの固相線温度よりも低い温度で加熱し、溶融させると共に膨張させ、これにより前記隙間を前記はんだ材料で埋めて、前記第１の金属層と前記配線基板とを前記はんだ材料を介して接続し、前記配線基板と前記第１の金属層との間の封止を行う工程と、
    を含むことを特徴とする電子部品の製造方法。
  2. 前記配線基板における前記はんだ材料と接触する領域には、第２の金属層が設けられていることを特徴とする請求項１記載の電子部品の製造方法。
  3. 前記バンプを前記第１の電極または前記第２の電極に圧着する手法は、超音波の振動による圧着であることを特徴とする請求項１または２記載の電子部品の製造方法。
JP2005201697A 2005-07-11 2005-07-11 電子部品の製造方法 Expired - Fee Related JP4744213B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005201697A JP4744213B2 (ja) 2005-07-11 2005-07-11 電子部品の製造方法
US11/484,270 US7486160B2 (en) 2005-07-11 2006-07-10 Electronic component and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005201697A JP4744213B2 (ja) 2005-07-11 2005-07-11 電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2007020073A JP2007020073A (ja) 2007-01-25
JP4744213B2 true JP4744213B2 (ja) 2011-08-10

Family

ID=37617774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005201697A Expired - Fee Related JP4744213B2 (ja) 2005-07-11 2005-07-11 電子部品の製造方法

Country Status (2)

Country Link
US (1) US7486160B2 (ja)
JP (1) JP4744213B2 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3646116B2 (ja) * 2003-07-17 2005-05-11 Ｔｄｋ株式会社 表面弾性波素子、表面弾性波装置、表面弾性波デュプレクサ、及び表面弾性波素子の製造方法
US20090102337A1 (en) * 2007-10-17 2009-04-23 Larry Mitchell Grela Side cabinet and hutch system
JP4462332B2 (ja) * 2007-11-05 2010-05-12 セイコーエプソン株式会社 電子部品
JP5442216B2 (ja) * 2008-05-16 2014-03-12 京セラ株式会社 Ｓａｗデバイス
JP2010021219A (ja) * 2008-07-09 2010-01-28 Nec Schott Components Corp パッケージングデバイス装置およびパッケージ用ベース部材
US8618670B2 (en) 2008-08-15 2013-12-31 Qualcomm Incorporated Corrosion control of stacked integrated circuits
JP5686943B2 (ja) * 2008-09-17 2015-03-18 太陽誘電株式会社 弾性波デバイス及びその製造方法
US20100072716A1 (en) * 2008-09-19 2010-03-25 Larry Mitchell Grela Portable tool storage assembly
US8455260B2 (en) 2009-03-27 2013-06-04 Massachusetts Institute Of Technology Tagged-fragment map assembly
US8157337B2 (en) * 2009-06-16 2012-04-17 Edwin Dizon Manalang Tool box storage assembly
JP2013145932A (ja) * 2010-05-07 2013-07-25 Murata Mfg Co Ltd 弾性表面波装置及びその製造方法
JP5779931B2 (ja) * 2011-03-24 2015-09-16 富士通株式会社 半導体装置の製造方法
JP2013098514A (ja) * 2011-11-07 2013-05-20 Seiko Epson Corp 半導体装置の製造方法及び半導体装置、電子機器
JP6011074B2 (ja) 2012-01-20 2016-10-19 富士通株式会社 電子装置の製造方法及び電子装置の製造装置
JP5837845B2 (ja) * 2012-02-23 2015-12-24 京セラ株式会社 電子部品の製造方法及び電子部品
JP2014187354A (ja) * 2013-02-21 2014-10-02 Ricoh Co Ltd デバイス、及びデバイスの作製方法
CN103560115A (zh) * 2013-11-08 2014-02-05 宁波芯健半导体有限公司 一种带有支撑保护结构的封装方法
JP6287445B2 (ja) * 2014-03-26 2018-03-07 三菱電機株式会社 半導体装置及びその製造方法
JP6044745B2 (ja) * 2014-09-03 2016-12-14 株式会社村田製作所 モジュール部品
CA2968100C (en) * 2014-12-16 2023-09-12 Aktv8 LLC Electronically controlled vehicle suspension system and method of manufacture
KR102426210B1 (ko) * 2016-10-31 2022-07-29 삼성전기주식회사 체적 음향 공진기를 포함하는 필터
US10547282B2 (en) * 2016-10-31 2020-01-28 Samsung Electro-Mechanics Co., Ltd. Filter including bulk acoustic wave resonator
JP2018085705A (ja) * 2016-11-25 2018-05-31 太陽誘電株式会社 電子部品およびその製造方法
US20180269853A1 (en) * 2017-03-14 2018-09-20 Wisol Co., Ltd. Surface acoustic wave wafer level package and method of manufacturing pcb for the same
KR20180134238A (ko) * 2017-06-08 2018-12-18 (주)와이솔 웨이퍼레벨패키지 및 제조방법
KR20180134237A (ko) * 2017-06-08 2018-12-18 (주)와이솔 웨이퍼레벨패키지 및 제조방법
CN111696963A (zh) * 2020-07-14 2020-09-22 立讯电子科技（昆山）有限公司 封装结构及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188294A (ja) * 2001-12-21 2003-07-04 Murata Mfg Co Ltd 電子部品の製造方法
JP2003283289A (ja) * 2002-03-25 2003-10-03 Kyocera Corp 弾性表面波装置
JP2004129193A (ja) * 2002-07-31 2004-04-22 Kyocera Corp 弾性表面波装置
JP2004153579A (ja) * 2002-10-30 2004-05-27 Kyocera Corp 弾性表面波装置及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04293310A (ja) * 1991-03-22 1992-10-16 Murata Mfg Co Ltd 弾性表面波装置
JPH08316778A (ja) 1995-05-23 1996-11-29 Mitsumi Electric Co Ltd 表面弾性波デバイスの実装構造
JP3683032B2 (ja) 1996-04-22 2005-08-17 沖電気工業株式会社 弾性表面波デバイスの実装構造及び実装方法
JP3303791B2 (ja) * 1998-09-02 2002-07-22 株式会社村田製作所 電子部品の製造方法
JP4179038B2 (ja) 2002-06-03 2008-11-12 株式会社村田製作所 表面弾性波装置
US7154206B2 (en) * 2002-07-31 2006-12-26 Kyocera Corporation Surface acoustic wave device and method for manufacturing same
JP3905041B2 (ja) 2003-01-07 2007-04-18 株式会社日立製作所 電子デバイスおよびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188294A (ja) * 2001-12-21 2003-07-04 Murata Mfg Co Ltd 電子部品の製造方法
JP2003283289A (ja) * 2002-03-25 2003-10-03 Kyocera Corp 弾性表面波装置
JP2004129193A (ja) * 2002-07-31 2004-04-22 Kyocera Corp 弾性表面波装置
JP2004153579A (ja) * 2002-10-30 2004-05-27 Kyocera Corp 弾性表面波装置及びその製造方法

Also Published As

Publication number Publication date
US7486160B2 (en) 2009-02-03
US20070008051A1 (en) 2007-01-11
JP2007020073A (ja) 2007-01-25

Similar Documents

Publication Publication Date Title
JP4744213B2 (ja) 電子部品の製造方法
US7259500B2 (en) Piezoelectric device
US11277114B2 (en) Elastic wave device and manufacturing method therefor
JP2004214469A (ja) 電子デバイスおよびその製造方法
JP2004194290A (ja) 電子部品の製造方法
JP2012151698A (ja) 弾性波デバイス
KR100455058B1 (ko) 전자회로장치가 밀봉된 전자부품 및 그 제조방법
JP2009159195A (ja) 圧電部品及びその製造方法
JP2008113178A (ja) 中空封止素子およびその製造方法
JP2014120966A (ja) 圧電部品
JP2007081555A (ja) 弾性表面波装置
JP3911838B2 (ja) 圧電振動子の製造方法
JP2006211089A (ja) 圧電振動デバイス
JP4000045B2 (ja) 弾性表面波装置及びその製造方法
JP2009077341A (ja) 圧電デバイスおよび圧電振動子
JP2002343827A (ja) 電子部品およびその製造方法
JP2009239475A (ja) 表面実装型圧電発振器
JP4731216B2 (ja) 弾性表面波装置
WO2019044309A1 (ja) 弾性波装置およびそれを搭載した弾性波モジュール
JP2013140874A (ja) 電子デバイス、セラミック基板、製造方法、及び圧電発振器
US8860285B2 (en) Electronic component and method for producing electronic component
WO2020195741A1 (ja) 電子部品及びその製造方法
JP2004064599A (ja) 弾性表面波装置及びその製造方法
US20220190805A1 (en) Electronic component and method for manufacturing the same
JP2003168942A (ja) 弾性表面波デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110404

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110426

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110510

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees