JP4732118B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP4732118B2 JP4732118B2 JP2005302709A JP2005302709A JP4732118B2 JP 4732118 B2 JP4732118 B2 JP 4732118B2 JP 2005302709 A JP2005302709 A JP 2005302709A JP 2005302709 A JP2005302709 A JP 2005302709A JP 4732118 B2 JP4732118 B2 JP 4732118B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- semiconductor device
- layer
- laser beam
- composition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
本発明は、液滴吐出法や印刷法に代表される塗布法により導電層を形成する方法、及び半導体装置の作製方法に関する。 The present invention relates to a method for forming a conductive layer by a coating method typified by a droplet discharge method or a printing method, and a method for manufacturing a semiconductor device.
従来の導電層の形成方法には、インクジェット方式に代表される液滴吐出法により導電性材料を吐出して電気炉で加熱して焼成する方法がある。このような方法は、真空中での成膜工程やエッチング工程がないため、大面積基板に対しても容易に配線や電極等の機能を有する導電層を形成することが可能である。また、フォトリソグラフィー工程やエッチング工程を用いずとも選択的に導電層を形成することが可能であるため、スループットを向上させることが可能である。更には、所定の箇所に必要な材料を吐出すればよいため、導電層の材料の無駄を省くことが可能であり、コスト削減が可能である（例えば、特許文献１参照。）。
しかしながら、従来のように液滴吐出法により導電性材料をガラス基板上に吐出し、電気炉で焼成すると、導電層の表面が凹凸状になる。図１５は、銀粒子を含む組成物を基板上に吐出し、４００〜４５０℃で１２０秒加熱して形成した導電層表面の凹凸を示す図であり、図１５（Ａ）に、導電層表面の原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）写真を示し、図１５（Ｂ）に導電層表面の凹凸を断面的にプロファイリングした結果を示す。導電層表面は凹凸形状を示し、凹凸差が２０ｎｍ以上であった。 However, when a conductive material is discharged onto a glass substrate by a droplet discharge method as in the prior art and baked in an electric furnace, the surface of the conductive layer becomes uneven. FIG. 15 is a view showing irregularities on the surface of a conductive layer formed by discharging a composition containing silver particles onto a substrate and heating at 400 to 450 ° C. for 120 seconds. FIG. 15 (A) shows the surface of the conductive layer. An atomic force microscope (AFM) photograph is shown, and FIG. 15B shows the result of cross-sectional profiling of the irregularities on the surface of the conductive layer. The surface of the conductive layer showed an uneven shape, and the unevenness difference was 20 nm or more.
このように導電性材料を含む組成物を塗布し、焼成することによって形成された導電層は、表面に凹凸が存在し、平滑性が悪くなる場合があるという問題がある。 Thus, the conductive layer formed by applying and baking a composition containing a conductive material has a problem that unevenness exists on the surface and smoothness may be deteriorated.
このため、塗布法により吐出した導電性材料を含む組成物を電気炉で焼成して形成した導電層を、逆スガタ型薄膜トランジスタのゲート電極に用いると、ゲート電極上に形成されるゲート絶縁膜の膜厚が不均一となる。この結果、突起の部分で電界集中が起こり、ゲートリーク電流が増加し、ゲート絶縁膜の耐圧が低下する要因となる。さらに薄膜トランジスタの閾値電圧のばらつきの原因となる。 For this reason, when a conductive layer formed by baking a composition containing a conductive material discharged by a coating method in an electric furnace is used for the gate electrode of an inverted staggered thin film transistor, the gate insulating film formed on the gate electrode The film thickness becomes non-uniform. As a result, electric field concentration occurs at the protrusions, the gate leakage current increases, and the breakdown voltage of the gate insulating film decreases. Further, it causes variation in threshold voltage of the thin film transistor.
そこで本発明は、表面の平滑化が可能な導電層の形成方法を提供する。また、表面が平滑化された導電層を有する半導体装置の作製方法を提供する。 Therefore, the present invention provides a method for forming a conductive layer capable of smoothing the surface. In addition, a method for manufacturing a semiconductor device including a conductive layer whose surface is smoothed is provided.
本発明は、導電性粒子を含む組成物を塗布し、酸素雰囲気において組成物に第１のレーザ光を照射して表面が平滑な導電層を形成し、当該導電層に、窒素、希ガス、水素のいずれかの雰囲気において第２のレーザ光を照射して導電層を緻密化して、抵抗が低減される導電層を形成することを要旨とする。 In the present invention, a composition containing conductive particles is applied, and the composition is irradiated with the first laser light in an oxygen atmosphere to form a conductive layer having a smooth surface. In the conductive layer, nitrogen, a rare gas, The gist is to form a conductive layer with reduced resistance by irradiating the second laser beam in any atmosphere of hydrogen to densify the conductive layer.
導電性粒子を含む組成物には、溶媒や導電性粒子の周囲にコーティングされる有機樹脂が含まれる。第１のレーザ光を酸素雰囲気で照射することにより、組成物に含まれる溶媒や有機樹脂が酸素と反応し除去され、導電性粒子の密度が高まると共に、表面が平滑化な導電層となる。次に、窒素、希ガス、水素のいずれかの雰囲気において、第２のレーザ光を表面が平滑化された導電層に照射することで、導電層を緻密化することが可能であり、導電層の抵抗を低減することが可能である。 The composition containing conductive particles includes a solvent and an organic resin coated around the conductive particles. By irradiating the first laser beam in an oxygen atmosphere, the solvent and the organic resin contained in the composition react with oxygen to be removed, thereby increasing the density of the conductive particles and providing a conductive layer with a smooth surface. Next, the conductive layer can be densified by irradiating the conductive layer whose surface is smoothed with the second laser light in an atmosphere of nitrogen, rare gas, or hydrogen. It is possible to reduce the resistance.
第２のレーザ光のパワー密度（エネルギー）は、第１のレーザ光のパワー密度（エネルギー）より高いことが好ましい。また、第１のレーザ光のパワー密度（エネルギー）及び第２のレーザ光のパワー密度（エネルギー）は、組成物に含まれる導電性粒子、及び第１のレーザ光を照射して形成した平滑な導電層それぞれが、溶融しない程度の大きさとすることが好ましい。この結果、平滑性を保ちつつ、緻密な導電層を形成することが可能である。 The power density (energy) of the second laser light is preferably higher than the power density (energy) of the first laser light. The power density (energy) of the first laser beam and the power density (energy) of the second laser beam are smooth particles formed by irradiating the conductive particles contained in the composition and the first laser beam. It is preferable that each conductive layer has a size that does not melt. As a result, it is possible to form a dense conductive layer while maintaining smoothness.
第１のレーザ光を導電性粒子を含む組成物に照射するときの雰囲気は、酸素雰囲気が好ましく、代表的には、１０〜１００ｖｏｌ％、好ましくは２０〜６０ｖｏｌ％、更に好ましくは３０〜５０ｖｏｌ％の酸素を含む雰囲気が望ましい。 The atmosphere when irradiating the composition containing conductive particles with the first laser light is preferably an oxygen atmosphere, typically 10 to 100 vol%, preferably 20 to 60 vol%, more preferably 30 to 50 vol%. An atmosphere containing oxygen is desirable.
本発明により、平滑性を有し且つ抵抗値の低い導電層を形成することが可能である。当該導電層を逆スガタ型薄膜トランジスタのゲート電極に用いると、ゲート電極表面が平滑であるため、その上に膜厚が均一なゲート絶縁膜を形成することが可能である。この結果、ゲートリーク電流が低減された薄膜トランジスタを歩留まり高く作製することができる。また、薄膜トランジスタの閾値電圧のばらつきを低減することができる。さらには、電気炉において導電性粒子を含む組成物の焼成工程を必要としないため、耐熱性の低いプラスチック基板上に平滑性を有し抵抗の低い導電層を形成することが可能である。また、本発明により、抵抗値の低い導電層を形成することができるため、低消費電力の半導体装置を作製することができる。 According to the present invention, a conductive layer having smoothness and a low resistance value can be formed. When the conductive layer is used as a gate electrode of an inverted staggered thin film transistor, the surface of the gate electrode is smooth, so that a gate insulating film with a uniform thickness can be formed thereover. As a result, a thin film transistor with reduced gate leakage current can be manufactured with high yield. In addition, variation in threshold voltage of the thin film transistor can be reduced. Further, since a baking step of a composition containing conductive particles is not required in an electric furnace, a conductive layer having smoothness and low resistance can be formed over a plastic substrate having low heat resistance. Further, according to the present invention, a conductive layer having a low resistance value can be formed, so that a semiconductor device with low power consumption can be manufactured.
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。 Embodiments of the present invention will be described below with reference to the drawings. However, the present invention can be implemented in many different modes, and those skilled in the art can easily understand that the modes and details can be variously changed without departing from the spirit and scope of the present invention. Is done. Therefore, the present invention is not construed as being limited to the description of this embodiment mode. Note that in all the drawings for describing the embodiments, the same portions or portions having similar functions are denoted by the same reference numerals, and repetitive description thereof is omitted.
（実施の形態１）
本実施の形態では、導電性粒子を含む組成物を吐出し、酸素雰囲気で第１のレーザ光を組成物に照射し、窒素、希ガス、又は水素雰囲気で第２のレーザ光を照射して平滑性が高く、且つ抵抗の低い導電層を形成する工程について、図１を用いて説明する。
(Embodiment 1)
In this embodiment, a composition containing conductive particles is discharged, the composition is irradiated with the first laser light in an oxygen atmosphere, and the second laser light is irradiated in a nitrogen, rare gas, or hydrogen atmosphere. A process for forming a conductive layer having high smoothness and low resistance will be described with reference to FIGS.
図１（Ａ）に示すように、基板１０１上に組成物１０４を塗布する。組成物の塗布方法としては、液滴吐出法や、スクリーン印刷、オフセット印刷、凸版印刷、又はグラビア印刷等の印刷法等を適宜用いることができる。 As shown in FIG. 1A, a composition 104 is applied over a substrate 101. As a method for applying the composition, a droplet discharge method, a printing method such as screen printing, offset printing, letterpress printing, or gravure printing can be appropriately used.
組成物１０４としては、有機樹脂１０７がコーティングされた導電性粒子１０６、及び導電性粒子１０６を分散させる溶媒１０５で構成される。 The composition 104 includes a conductive particle 106 coated with an organic resin 107 and a solvent 105 in which the conductive particle 106 is dispersed.
導電性粒子１０６としては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ルテニウム（Ｒｈ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、カドミウム（Ｃｄ）、亜鉛（Ｚｎ）、鉄（Ｆｅ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、バリウム（Ｂａ）、インジウム（Ｉｎ）、ガリウム（Ｇａ）、スズ（Ｓｎ）、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）、及びビスマス（Ｂｉ）のいずれか一つ以上の導電性粒子、または当該金属元素を有する化合物粒子を適宜用いることができる。 As the conductive particles 106, silver (Ag), gold (Au), copper (Cu), nickel (Ni), platinum (Pt), palladium (Pd), iridium (Ir), ruthenium (Rh), tungsten (W ), Aluminum (Al), tantalum (Ta), molybdenum (Mo), cadmium (Cd), zinc (Zn), iron (Fe), titanium (Ti), zirconium (Zr), barium (Ba), indium (In ), Gallium (Ga), tin (Sn), germanium (Ge), antimony (Sb), and bismuth (Bi), one or more conductive particles, or compound particles containing the metal element are used as appropriate. Can do.
有機樹脂１０７は、導電性粒子同士が凝集するのを防ぐための分散剤、導電性粒子を覆う被覆剤として機能する。 The organic resin 107 functions as a dispersant for preventing the conductive particles from aggregating and a coating agent for covering the conductive particles.
溶媒１０５は、導電性粒子を分散または溶解させるためのものである。溶媒としては、酢酸ブチル、酢酸エチル等のエステル類、イソプロピルアルコール、エチルアルコール等のアルコール類、メチルエチルケトン、アセトン等、エポキシ樹脂、珪素樹脂（シリコーン）等の有機樹脂を適宜用いる。 The solvent 105 is for dispersing or dissolving the conductive particles. As the solvent, esters such as butyl acetate and ethyl acetate, alcohols such as isopropyl alcohol and ethyl alcohol, methyl ethyl ketone, acetone and the like, and organic resins such as epoxy resins and silicon resins (silicones) are appropriately used.
基板１０１としては、ガラス基板、石英基板、アルミナなどのセラミック等絶縁物質で形成される基板、プラスチック基板、ガラス繊維強化エポキシ樹脂、シリコンウェハ、金属板等を用いることができる。プラスチック基板の代表例としては、ポリエチレンナフタレート（ＰＥＮ）、ポリプロピレン、ポリプロピレンサルファイド、ポリカーボネート（ＰＣ）、ポリエーテルスルホン（ＰＥＳ）、ポリフェニレンサルファイド、ポリフェニレンオキサイド、ポリエチレンテレフタレート（ＰＥＴ）、またはポリフタールアミド、ナイロン、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリイミドからなるプラスチック基板、直径数ｎｍの無機粒子が分散された有機材料で形成される基板等が挙げられる。また、基板１０１は可とう性を有するものでもよい。ここでは、基板１００としてポリカーボネートを用いる。 As the substrate 101, a glass substrate, a quartz substrate, a substrate formed of an insulating material such as ceramic such as alumina, a plastic substrate, a glass fiber reinforced epoxy resin, a silicon wafer, a metal plate, or the like can be used. Typical examples of plastic substrates include polyethylene naphthalate (PEN), polypropylene, polypropylene sulfide, polycarbonate (PC), polyethersulfone (PES), polyphenylene sulfide, polyphenylene oxide, polyethylene terephthalate (PET), or polyphthalamide, nylon. , Polyether ether ketone (PEEK), polysulfone (PSF), polyetherimide (PEI), polyarylate (PAR), polybutylene terephthalate (PBT), a plastic substrate made of polyimide, inorganic particles having a diameter of several nm were dispersed Examples include a substrate formed of an organic material. Further, the substrate 101 may be flexible. Here, polycarbonate is used as the substrate 100.
ここでは、ノズル１０２から液滴吐出法により導電性粒子を含む組成物１０３を基板上に吐出する。 Here, the composition 103 containing conductive particles is discharged from the nozzle 102 onto the substrate by a droplet discharge method.
次に、図１（Ｂ）に示すように、塗布された組成物１０４に、酸素雰囲気中で第１のレーザ光１１１を照射する。 Next, as shown in FIG. 1B, the applied composition 104 is irradiated with a first laser beam 111 in an oxygen atmosphere.
第１のレーザ光１１１の波長は、組成物１０４が吸収することが可能な波長を用いることが好ましく、代表的には、紫外領域、可視領域、又は赤外領域のレーザ光を適宜選択して照射する。なお、遮光性を有する組成物には、可視領域や赤外領域などのレーザ光を照射することが好ましく、透光性を有する組成物には、紫外領域などのレーザ光を照射することが好ましい。 The wavelength of the first laser beam 111 is preferably a wavelength that can be absorbed by the composition 104. Typically, a laser beam in an ultraviolet region, a visible region, or an infrared region is appropriately selected. Irradiate. Note that the light-shielding composition is preferably irradiated with laser light in the visible region, the infrared region, and the like, and the light-transmitting composition is preferably irradiated with laser light in the ultraviolet region. .
このようなレーザ光を発振することが可能なレーザ発振器としては、ＡｒＦ、ＫｒＦ、ＸｅＣｌ等のエキシマレーザ発振器、Ｈｅ、Ｈｅ−Ｃｄ、Ａｒ、Ｈｅ−Ｎｅ、ＨＦ等の気体レーザ発振器、ＹＡＧ、ＧｄＶＯ４、ＹＶＯ４、ＹＬＦ、ＹＡｌＯ３などの結晶にＣｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍをドープした結晶を使った固体レーザ発振器、ＧａＮ、ＧａＡｓ、ＧａＡｌＡｓ、ＩｎＧａＡｓＰ等の半導体レーザ発振器を用いることができる。なお、固体レーザ発振器においては、基本波〜第５高調波を適宜適用するのが好ましい。
As a laser oscillator capable of oscillating such laser light, A rF, KrF, excimer laser oscillator such as XeCl, He, He-Cd, Ar, He-Ne, a gas laser oscillator such as HF, YAG, Solid-state laser oscillator using a crystal doped with Cr, Nd, Er, Ho, Ce, Co, Ti, or Tm to a crystal such as GdVO 4 , YVO 4 , YLF, and YAlO 3 , a semiconductor such as GaN, GaAs, GaAlAs, and InGaAsP A laser oscillator can be used. In the solid-state laser oscillator, it is preferable to appropriately apply the fundamental wave to the fifth harmonic.
また、第１のレーザ光１１１は、連続発振のレーザ光やパルス発振のレーザ光を適宜適用することができる。パルス発振のレーザ光においては、通常、数十Ｈｚ〜数百Ｈｚの周波数帯を用いるが、それよりも著しく高い１０ＭＨｚ以上の発振周波数を有するパルス発振レーザを用いてもよい。 As the first laser beam 111, a continuous wave laser beam or a pulsed laser beam can be used as appropriate. In the pulse oscillation laser light, a frequency band of several tens Hz to several hundreds Hz is usually used, but a pulse oscillation laser having an oscillation frequency of 10 MHz or higher that is significantly higher than that may be used.
第１のレーザ光１１１の断面形状は、点状、円形、楕円形、矩形、または線状（厳密には細長い長方形状）を適宜用いればよい。また、このような断面形状となるように光学系で加工すると好ましい。 As the cross-sectional shape of the first laser beam 111, a dot shape, a circular shape, an elliptical shape, a rectangular shape, or a linear shape (strictly, an elongated rectangular shape) may be used as appropriate. Further, it is preferable to process with an optical system so as to have such a cross-sectional shape.
第１のレーザ光１１１のエネルギー又はパワーは、導電性粒子１０６の表面に形成される有機樹脂１０７や溶媒の一部や全部を蒸発させる程度が好ましい。また、組成物に含まれる金導電性粒子、及び第１のレーザ光を照射して形成した平滑な導電層がそれぞれ溶融しない大きさとすることが好ましい。 The energy or power of the first laser beam 111 is preferably such that part or all of the organic resin 107 and the solvent formed on the surface of the conductive particles 106 are evaporated. In addition, it is preferable that the gold conductive particles contained in the composition and the smooth conductive layer formed by irradiation with the first laser beam are not melted.
第１のレーザ光を組成物１０４に照射するときの雰囲気は、酸素雰囲気が好ましく、代表的には、１０〜１００ｖｏｌ％、好ましくは２０〜６０ｖｏｌ％、更に好ましくは３０〜５０ｖｏｌ％の酸素を含む雰囲気が望ましい。なお、このとき、酸素と窒素の混合気体や、酸素と希ガスの混合気体雰囲気とすることができる。レーザ光の照射時における雰囲気をこのような酸素濃度とすることで、組成物に含まれる溶媒や有機樹脂が酸素と反応し除去され、導電性粒子の密度が高まると共に、表面が平滑な導電層を形成することができる。 The atmosphere when the composition 104 is irradiated with the first laser light is preferably an oxygen atmosphere, and typically contains 10 to 100 vol%, preferably 20 to 60 vol%, more preferably 30 to 50 vol% of oxygen. An atmosphere is desirable. Note that at this time, a mixed gas atmosphere of oxygen and nitrogen or a mixed gas atmosphere of oxygen and rare gas can be used. By setting the atmosphere at the time of laser light irradiation to such an oxygen concentration, the solvent and organic resin contained in the composition react with oxygen to be removed, the density of the conductive particles is increased, and the conductive layer has a smooth surface. Can be formed.
酸素雰囲気中で第１のレーザ光１１１を組成物１０４に照射すると、雰囲気中の酸素と、組成物の溶媒１０５及び導電性粒子１０６の表面に形成される有機樹脂１０７の一部又は全部が反応し蒸発し、図１（Ｃ）に示すように、表面が平滑化された第１の導電層１２１が形成される。なお、図１（Ｃ）で示す破線１２２は、組成物１０４の形状である。
When the composition 104 is irradiated with the first laser light 111 in an oxygen atmosphere, oxygen in the atmosphere reacts with part or all of the organic resin 107 formed on the surface of the solvent 105 and the conductive particles 106 of the composition. Then, as shown in FIG. 1C, the first conductive layer 121 having a smooth surface is formed. Note that a dashed line 122 illustrated in FIG. 1C is the shape of the composition 104.
なお、第１のレーザ光１１１を照射する前に、５０〜１００度で組成物の溶媒を蒸発させてもよい。溶媒をあらかじめ蒸発（揮発）させておくことで、第１のレーザ光１１１を照射したときに起こる反応を十分行わせ、より平滑化を図ることができる。 Note that the solvent of the composition may be evaporated at 50 to 100 degrees before the first laser beam 111 is irradiated. By evaporating (volatilizing) the solvent in advance, the reaction that occurs when the first laser beam 111 is irradiated can be sufficiently performed, and smoothing can be further achieved.
次に、第１の導電層１２１に第２のレーザ光１２３を照射し、図１（Ｄ）に示すような第２の導電層１３１を形成する。このときの雰囲気を、窒素、希ガス、水素のいずれか一つ以上とする。第２のレーザ光１２３を照射するときの雰囲気を窒素や希ガスなどの不活性雰囲気とすることで、第２の導電層１３１の酸化を防ぐことができる。また、水素を含む還元雰囲気とすることで、第１の導電層の酸化物を還元することが可能であり、第２の導電層の抵抗値をさらに低減することができる。 Next, the second conductive layer 121 is formed as illustrated in FIG. 1D by irradiating the first conductive layer 121 with the second laser light 123. The atmosphere at this time is one or more of nitrogen, rare gas, and hydrogen. By setting the atmosphere at the time of irradiation with the second laser light 123 to an inert atmosphere such as nitrogen or a rare gas, oxidation of the second conductive layer 131 can be prevented. In addition, by using a reducing atmosphere containing hydrogen, the oxide of the first conductive layer can be reduced, and the resistance value of the second conductive layer can be further reduced.
第２のレーザ光１２３の波長及び形状は、第１のレーザ光１１１に列挙したいずれか一を適宜用いることができる。 As the wavelength and shape of the second laser beam 123, any one of those listed in the first laser beam 111 can be used as appropriate.
第２のレーザ光１２３のエネルギーまたはパワーは、第１のレーザ光１１１よりも大きいことが好ましい。また、第２のレーザ光のパワー密度（エネルギー）は、第１の導電層が溶融しない大きさとすることが好ましい。この結果、平滑性を保ちつつ、第１の導電層を緻密化することが可能であり、平滑性を有すると共に、抵抗値の低い第２の導電層１３１を形成することができる。 The energy or power of the second laser beam 123 is preferably larger than that of the first laser beam 111. In addition, the power density (energy) of the second laser light is preferably set such that the first conductive layer does not melt. As a result, the first conductive layer can be densified while maintaining smoothness, and the second conductive layer 131 having smoothness and a low resistance value can be formed.
なお、図１（Ｄ）において、破線１３２は図１（Ｃ）の第１の導電層１２１の形状を示す。 Note that in FIG. 1D, a broken line 132 indicates the shape of the first conductive layer 121 in FIG.
以上の工程により、平滑性を有し、且つ抵抗値の低い導電層を形成することができる。 Through the above steps, a conductive layer having smoothness and a low resistance value can be formed.
（実施の形態２）
本実施の形態では、導電性粒子を含む組成物の塗布及び第１のレーザ光の照射を同時に行って第１の導電層を形成した後、第２のレーザ光を照射して、平滑性を有し、且つ抵抗値の低い導電層を形成する形態について、図２を用いて説明する。
(Embodiment 2)
In this embodiment mode, the first conductive layer is formed by simultaneously applying the composition containing conductive particles and irradiating the first laser beam, and then irradiating the second laser beam to improve the smoothness. A mode of forming a conductive layer having a low resistance value will be described with reference to FIGS.
図２（Ａ）に示すように、基板１０１に第１のレーザ光１４１を照射した状態で、ノズル１０２から導電性粒子を含む組成物１０３を液滴吐出法により吐出する。このとき、酸素雰囲気とする。この結果、吐出された導電性粒子を含む組成物は、基板１０１上に着弾する間及び着弾した後、第１のレーザ光１４１に照射され、組成物１０３に含まれる溶媒、及び導電性粒子表面に形成される有機樹脂が雰囲気中の酸素と反応し蒸発して、図２（Ｂ）に示すような、第１の導電層１４２が形成される。 As shown in FIG. 2A, in a state where the substrate 101 is irradiated with the first laser light 141, the composition 103 containing conductive particles is discharged from a nozzle 102 by a droplet discharge method. At this time, an oxygen atmosphere is set. As a result, the composition containing the discharged conductive particles is irradiated with the first laser beam 141 during and after landing on the substrate 101, and the solvent contained in the composition 103 and the surface of the conductive particles The organic resin formed in this step reacts with oxygen in the atmosphere and evaporates to form the first conductive layer 142 as shown in FIG.
次に、窒素、希ガス、または水素雰囲気で第１の導電層１４２に第２のレーザ光１４３を照射して第１の導電層１４２を緻密化して、図２（Ｃ）に示すように、第２の導電層１５１を形成することができる。なお、図２（Ｃ）において、破線１５２は図２（Ｂ）の第１の導電層１４２の形状を示す。 Next, the first conductive layer 142 is irradiated with the second laser light 143 in a nitrogen, rare gas, or hydrogen atmosphere to densify the first conductive layer 142, and as shown in FIG. The second conductive layer 151 can be formed. Note that in FIG. 2C, a broken line 152 indicates the shape of the first conductive layer 142 in FIG.
本実施の形態では、第１のレーザ光１４１及び第２のレーザ光１４３はそれぞれ、実施の形態１の第１のレーザ光１１１及び第２のレーザ光１２３の条件を適宜選択することができる。 In this embodiment mode, the conditions of the first laser beam 111 and the second laser beam 123 in Embodiment Mode 1 can be selected as appropriate for the first laser beam 141 and the second laser beam 143, respectively.
本実施の形態により、導電性粒子を含む組成物を吐出しながら第１のレーザ光を照射した後、第２のレーザ光を照射して平滑性を有し、且つ抵抗値の低い導電層を形成することができる。このため、実施の形態１と比較して短時間で平滑性を有し、抵抗値の低い導電層を形成することが可能である。 According to this embodiment mode, the first laser beam is irradiated while discharging the composition containing conductive particles, and then the second laser beam is irradiated to form a conductive layer having smoothness and a low resistance value. Can be formed. Therefore, it is possible to form a conductive layer having smoothness and a low resistance value in a short time as compared with Embodiment Mode 1.
本実施例では、配線を形成する工程について図３を用いて説明する。図３は、配線としてゲート配線を形成する基板の上面図である。 In this embodiment, a process of forming a wiring will be described with reference to FIG. FIG. 3 is a top view of a substrate on which a gate wiring is formed as a wiring.
図３（Ａ）に示すように、基板２０１上に櫛型状に組成物２０２が塗布される。ここでは、基板２０１としてガラス基板を用い、組成物として銀粒子を有する組成物を用い、液滴吐出法により当該組成物を吐出する。 As shown in FIG. 3A, a composition 202 is applied over a substrate 201 in a comb shape. Here, a glass substrate is used as the substrate 201, a composition having silver particles is used as the composition, and the composition is discharged by a droplet discharge method.
次に、酸素雰囲気中において、組成物２０２に第１のレーザ光２１１を照射し、組成物２０２の溶媒及び導電性粒子表面に形成される有機樹脂を酸素と反応させて、平滑性を有する第１の導電層２０３を形成する。 Next, in an oxygen atmosphere, the composition 202 is irradiated with the first laser light 211, and the solvent of the composition 202 and the organic resin formed on the surface of the conductive particles are reacted with oxygen, so that the first smoothness is obtained. One conductive layer 203 is formed.
ここでは、第１のレーザ光２１１としては、ＹＡＧ（Ｎｄ： Ｙ３Ａｌ５Ｏ１２）の基本波（１０６４ｎｍ）を線状に加工したレーザ光を複数の塗布された組成物に同時に照射する。 Here, as the first laser beam 211, a plurality of applied compositions are simultaneously irradiated with a laser beam obtained by processing a fundamental wave (1064 nm) of YAG (Nd: Y 3 Al 5 O 12 ) into a linear shape.
次に、図３（Ｂ）に示すように、窒素雰囲気中において、第１の導電層２０３に第２のレーザ光２１２を照射して、第１の導電層２０３を緻密化して、抵抗値の低い第２の導電層２０４を形成する。 Next, as illustrated in FIG. 3B, the first conductive layer 203 is irradiated with the second laser light 212 in a nitrogen atmosphere so that the first conductive layer 203 is densified, so that the resistance value is reduced. A low second conductive layer 204 is formed.
ここでは、第２のレーザ光２１２としては、ＹＡＧの基本波を線状に加工したレーザ光を複数の第１の導電層２０３に照射する。
Here, as the second laser light 212, a plurality of first conductive layers 203 are irradiated with laser light obtained by processing a YAG fundamental wave into a linear shape.
なお、図３においては、ゲート配線の形成方法を示したが、同様の手法によりアンテナを形成することができる。図５に本実施例により形成したアンテナの上面図を示す。図５（Ａ）に示すように、アンテナは方形コイル状２７１や、円形コイル状とすることができる。また、図５（Ｂ）に示すように方形ループ状２７２や円形ループ状をアンテナとすることができる。また、図５（Ｃ）に示すように直線型ダイポール状２７３や曲線型ダイポール状のアンテナとすることができる。 Note that although FIG. 3 illustrates a method for forming a gate wiring, an antenna can be formed by a similar method. FIG. 5 shows a top view of an antenna formed according to this embodiment. As shown in FIG. 5A, the antenna can have a rectangular coil shape 271 or a circular coil shape. Further, as shown in FIG. 5B, a rectangular loop shape 272 or a circular loop shape can be used as an antenna. Further, as shown in FIG. 5C, a linear dipole antenna 273 or a curved dipole antenna can be obtained.
以上の工程により、短時間でスループットを向上させながら、平滑性を有し且つ抵抗値の低い導電層を形成することができる。 Through the above steps, a conductive layer having smoothness and a low resistance value can be formed while improving throughput in a short time.
本実施例では、透光性を有する電極を形成する工程について図４を用いて説明する。図４は、透光性を有する電極としてパッシブマトリクス型の表示装置の画素電極を形成する基板の上面図である。 In this embodiment, a process for forming a light-transmitting electrode will be described with reference to FIGS. FIG. 4 is a top view of a substrate over which a pixel electrode of a passive matrix display device is formed as a light-transmitting electrode.
図４（Ａ）に示すように、基板２０１上に矩形状の組成物２５１を塗布する。透光性を有する導電層を形成するためには、インジウム（Ｉｎ）、ガリウム（Ｇａ）、アルミニウム（Ａｌ）、スズ（Ｓｎ）、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、および亜鉛（Ｚｎ）から選ばれる元素を一以上含む組成物を塗布し、第１のレーザ光及び第２のレーザ光を照射して、導電性酸化物を形成することが好ましい。ここでは、基板２０１としてガラス基板を用い、組成物としてスズ、及びインジウムを有する組成物を用い、印刷法により当該組成物を印刷する。
As shown in FIG. 4A, a rectangular composition 251 is applied over the substrate 201. In order to form a light-transmitting conductive layer, indium (In), gallium (Ga), aluminum (Al), tin (Sn), germanium (Ge), antimony (Sb), bismuth (Bi), and It is preferable to apply a composition containing one or more elements selected from zinc (Zn) and irradiate the first laser beam and the second laser beam to form a conductive oxide. Here, a glass substrate is used as the substrate 201, a composition containing tin and indium is used as the composition, and the composition is printed by a printing method.
次に、３０ｖｏｌ％酸素雰囲気中において、組成物２５１に第１のレーザ光２６１を照射し、組成物２５１の溶媒及び導電性粒子表面に形成される有機樹脂を酸素と反応させて、平滑性を有する第１の導電層２５２を形成する。 Next, in a 30 vol% oxygen atmosphere, the composition 251 is irradiated with the first laser light 261, and the solvent of the composition 251 and the organic resin formed on the surface of the conductive particles are reacted with oxygen to improve smoothness. A first conductive layer 252 is formed.
ここでは、第１のレーザ光２６１として楕円形状のＮｄ：ＹＶＯ４の第３高調波（３５５ｎｍ）を用いて塗布された組成物に照射する。 Here, the applied composition is irradiated using an elliptical Nd: YVO 4 third harmonic (355 nm) as the first laser light 261.
次に、図４（Ｂ）に示すように、窒素雰囲気中において、第１の導電層２５２に第２のレーザ光２６２を照射して、第１の導電層２５２を緻密化して、抵抗値の低い第２の導電層２５３を形成する。 Next, as illustrated in FIG. 4B, the first conductive layer 252 is irradiated with the second laser light 262 in a nitrogen atmosphere so that the first conductive layer 252 is densified so that the resistance value is reduced. A low second conductive layer 253 is formed.
ここでは、第２のレーザ光２６２として楕円形状のＮｄ：ＹＶＯ４の第３高調波（３５５ｎｍ）を用いて、塗布された組成物に照射する。 Here, the applied composition is irradiated with the third harmonic (355 nm) of Nd: YVO 4 having an elliptical shape as the second laser light 262.
以上の工程により、短時間でスループットを向上させながら、平滑性を有し且つ抵抗値の低い導電層を形成することができる。 Through the above steps, a conductive layer having smoothness and a low resistance value can be formed while improving throughput in a short time.
本実施例では、逆スタガ型薄膜トランジスタを形成する工程について図６を用いて説明する。図６は、逆スガタ型薄膜トランジスタの段面図である。 In this embodiment, a process for forming an inverted staggered thin film transistor is described with reference to FIGS. FIG. 6 is a step view of an inverted staggered thin film transistor.
図６（Ａ）に示すように、基板３０１上に 導電性粒子を含む組成物３０２を塗布する。組成物３０２としては、有機樹脂３０５がコーティングされた導電性粒子３０４、及び導電性粒子３０４を分散させる溶媒３０３で構成される。ここでは、基板３０１としてガラス基板を用いる。組成物３０２として銀粒子を有する組成物を用い、液滴吐出法により当該組成物を吐出する。 As shown in FIG. 6A, a composition 302 containing conductive particles is applied over a substrate 301. The composition 302 includes conductive particles 304 coated with an organic resin 305 and a solvent 303 in which the conductive particles 304 are dispersed. Here, a glass substrate is used as the substrate 301. A composition having silver particles is used as the composition 302, and the composition is discharged by a droplet discharge method.
次に、３０ｖｏｌ％酸素雰囲気中において、組成物３０２に第１のレーザ光３０６を照射し、組成物３０２の溶媒及び導電性粒子３０４表面に形成される有機樹脂３０５を酸素と反応させて、図６（Ｂ）に示すような平滑性を有する第１の導電層３１１を形成する。なお、図６（Ｂ）で示す破線３１２は、図６（Ａ）に示す組成物３０２の形状である。 Next, in a 30 vol% oxygen atmosphere, the composition 302 is irradiated with the first laser light 306, and the solvent of the composition 302 and the organic resin 305 formed on the surface of the conductive particles 304 are reacted with oxygen. A first conductive layer 311 having smoothness as shown in FIG. Note that a broken line 312 illustrated in FIG. 6B is the shape of the composition 302 illustrated in FIG.
ここでは、第１のレーザ光２１１として、ＹＡＧの基本波を線状に加工したレーザ光を用いて塗布された組成物に照射する。 Here, as the first laser beam 211, the composition applied is irradiated using a laser beam obtained by processing a YAG fundamental wave into a linear shape.
次に、窒素雰囲気中において、第１の導電層３１１に第２のレーザ光３１３を照射し、図６（Ｃ）に示すような、緻密化された抵抗値の低い第２の導電層３２１を形成する。 Next, in a nitrogen atmosphere, the first conductive layer 311 is irradiated with the second laser light 313, so that the dense second conductive layer 321 having a low resistance value as illustrated in FIG. 6C is formed. Form.
ここでは、第２のレーザ光３１３としては、ＹＡＧの基本波を線状に加工したレーザ光を第１の導電層３１１に照射する。 Here, as the second laser beam 313, the first conductive layer 311 is irradiated with a laser beam obtained by processing a fundamental wave of YAG into a linear shape.
次に、図１（Ｄ）にしめすように、第２の導電層３２１上にゲート絶縁膜として機能する第１の絶縁層３３１、第１の半導体層３３２、導電性を有する第２の半導体層３３３を形成する。 Next, as illustrated in FIG. 1D, a first insulating layer 331 functioning as a gate insulating film, a first semiconductor layer 332, and a conductive second semiconductor layer are formed over the second conductive layer 321. 333 is formed.
第１の絶縁層３３１はプラズマＣＶＤ法またはスパッタリング法などの薄膜形成法を用い、窒化珪素膜、窒化酸化珪素膜、酸化珪素膜、酸化窒化珪素膜、その他の珪素を含む絶縁膜の単層又は積層構造で形成する。ここではプラズマＣＶＤ法により第１の絶縁層３３１として、基板３０１側から窒化珪素膜（窒化酸化珪素膜）、酸化珪素膜（酸化窒化珪素膜）、及び窒化珪素膜（窒化酸化珪素膜）を積層する。 The first insulating layer 331 is formed using a thin film formation method such as a plasma CVD method or a sputtering method, and is a silicon nitride film, a silicon nitride oxide film, a silicon oxide film, a silicon oxynitride film, or another insulating film containing silicon or It is formed with a laminated structure. Here, a silicon nitride film (silicon nitride oxide film), a silicon oxide film (silicon oxynitride film), and a silicon nitride film (silicon nitride oxide film) are stacked from the substrate 301 side as the first insulating layer 331 by a plasma CVD method. To do.
第１の半導体層３３２としては、非晶質半導体、非晶質状態と結晶状態とが混在したセミアモルファス半導体（ＳＡＳとも表記する）、非晶質半導体中に０．５ｎｍ〜２０ｎｍの結晶粒を観察することができる微結晶半導体、及び結晶性半導体から選ばれたいずれかの状態を有する膜で形成した後、所定の形状にエッチングして形成する。第１の半導体層の膜厚は、１０〜６０ｎｍとすることが好ましい。 The first semiconductor layer 332 includes an amorphous semiconductor, a semi-amorphous semiconductor in which an amorphous state and a crystalline state are mixed (also referred to as SAS), and crystal grains of 0.5 nm to 20 nm in the amorphous semiconductor. After forming with a film having any state selected from a microcrystalline semiconductor and a crystalline semiconductor that can be observed, the film is etched into a predetermined shape. The film thickness of the first semiconductor layer is preferably 10 to 60 nm.
また、結晶性半導体膜は、非晶質半導体膜を又はＳＡＳを、加熱又はレーザ照射により結晶化して形成することができる。また、直接、結晶性半導体膜を形成してもよい。さらには、非晶質半導体膜を又はＳＡＳに、ニッケル等の結晶化を促進または助長する金属を添加し加熱して短時間で結晶化することができる。 The crystalline semiconductor film can be formed by crystallizing an amorphous semiconductor film or SAS by heating or laser irradiation. Alternatively, a crystalline semiconductor film may be directly formed. Further, the amorphous semiconductor film or the SAS can be crystallized in a short time by adding and heating a metal such as nickel to promote or promote crystallization.
第２の半導体層３３３は導電性を有する。ｎチャネル型のＴＦＴを形成する場合には、１５属の元素、代表的にはリンまたはヒ素を添加する。また、ｐチャネルＴＦＴを形成する場合には、１３属の元素、代表的にはボロンを添加する。第２の半導体層は、珪化物気体にボロン、リン、ヒ素のような１３属又は１５属の元素を有する気体を加えたプラズマＣＶＤ法で成膜した後、所定の形状にエッチングして形成する。 The second semiconductor layer 333 has conductivity. In the case of forming an n-channel TFT, a Group 15 element, typically phosphorus or arsenic is added. In the case of forming a p-channel TFT, an element belonging to Group 13, typically boron, is added. The second semiconductor layer is formed by a plasma CVD method in which a gas containing a group 13 or 15 group element such as boron, phosphorus, or arsenic is added to a silicide gas, and then etched into a predetermined shape. .
また、第１の半導体層として、有機半導体材料を適宜用いることができる。代表例としては、骨格が共役二重結合から構成されるπ電子共役系の高分子材料が望ましい。代表的には、ポリチオフェン、ポリ（３−アルキルチオフェン）、ポリチオフェン誘導体、ペンタセン等の可溶性の高分子材料を用いることができる。 In addition, an organic semiconductor material can be used as appropriate for the first semiconductor layer. As a typical example, a π-electron conjugated polymer material whose skeleton is composed of conjugated double bonds is desirable. Typically, a soluble polymer material such as polythiophene, poly (3-alkylthiophene), a polythiophene derivative, or pentacene can be used.
その他にも、可溶性の前駆体を成膜した後で処理することにより第１の半導体層を形成することができる。なお、このような前駆体を経由する有機半導体材料としては、ポリチエニレンビニレン、ポリ（２，５−チエニレンビニレン）、ポリアセチレン、ポリアセチレン誘導体、ポリアリレンビニレンなどがある。 In addition, the first semiconductor layer can be formed by processing after forming a soluble precursor. Examples of the organic semiconductor material that passes through such a precursor include polythienylene vinylene, poly (2,5-thienylene vinylene), polyacetylene, a polyacetylene derivative, and polyarylene vinylene.
ここでは、ＣＶＤ法により非晶質珪素膜を形成し、シランガスと０．５％フォスフィンガスとを用いてリンを有する非晶質珪素膜を形成した後、選択的にエッチングして、非晶質珪素で形成される第１の半導体層３３２、及びリンを有する非晶質珪素で形成される第２の半導体層３３３を形成する。 Here, an amorphous silicon film is formed by a CVD method, an amorphous silicon film containing phosphorus is formed using silane gas and 0.5% phosphine gas, and then selectively etched to be amorphous. A first semiconductor layer 332 made of crystalline silicon and a second semiconductor layer 333 made of amorphous silicon containing phosphorus are formed.
次に、２の導電層３２１と同様に、第２の半導体層３３３上に導電性粒子を含む組成物を塗布し第１のレーザ光及び第２のレーザ光を照射して、ソース電極、ドレイン電極として機能する第３の導電層３４１を形成する。次に、第３の導電層３４１をマスクとして２の半導体層３３３をエッチングして、図６（Ｅ）に示すように、ソース領域及びドレイン領域３４２を形成する。 Next, similarly to the second conductive layer 321, a composition containing conductive particles is applied over the second semiconductor layer 333 and irradiated with the first laser light and the second laser light, so that the source electrode, the drain, A third conductive layer 341 functioning as an electrode is formed. Next, the second semiconductor layer 333 is etched using the third conductive layer 341 as a mask, so that a source region and a drain region 342 are formed as illustrated in FIG.
本実施例で形成されるゲート電極の表面は平滑性を有するため、凹凸差が小さく、リーク電流が少ない薄膜トランジスタを、ばらつき低く作製することができる。なお、本実施例を適宜用いてチャネル保護型の逆スタガ型薄膜トランジスタ、順スタガ型薄膜トランジスタ、コプレナー型薄膜トランジスタ等を適宜作製することが可能である。 Since the surface of the gate electrode formed in this embodiment has smoothness, a thin film transistor with small unevenness and small leakage current can be manufactured with low variation. Note that a channel-protective inverted staggered thin film transistor, a forward staggered thin film transistor, a coplanar thin film transistor, or the like can be appropriately manufactured using this embodiment as appropriate.
本実施例では、薄膜トランジスタに接続される導電層を有する半導体装置の作製方法について、図７を用いて説明する。ここでは、導電層として画素電極を形成し、半導体装置として液晶表示パネルを形成する。また、図７においては、液晶表示パネルの一画素の断面図を示して、以下説明する。 In this embodiment, a method for manufacturing a semiconductor device having a conductive layer connected to a thin film transistor will be described with reference to FIGS. Here, a pixel electrode is formed as a conductive layer, and a liquid crystal display panel is formed as a semiconductor device. FIG. 7 is a cross-sectional view of one pixel of the liquid crystal display panel, which will be described below.
図７（Ａ）に示すように、基板７００上にＴＦＴ７０１、及びＴＦＴ７０１覆う絶縁層７２２、７２３を形成する。 As shown in FIG. 7A, a TFT 701 and insulating layers 722 and 723 that cover the TFT 701 are formed over a substrate 700.
ここでは、ＴＦＴは、半導体層、ゲート絶縁膜７１６、ゲート電極７１７、ゲート電極の側壁に設けられたサイドウォール７１８で構成される。半導体層は、ソース領域及びドレイン領域７１９、低濃度不純物領域７２０、チャネル形成領域７２１で構成される。また、低濃度不純物領域７２０は、サイドウォール７１８に覆われている。また、ＴＦＴ７０１を覆う絶縁層７２２が形成されている。絶縁層７２２は、パッシベーション膜として機能し、外部からの不純物、代表的にはアルカリ金属等の汚染物質をブロックする効果があり、ＴＦＴが汚染されることがなく、信頼性が向上したＴＦＴ７０１を提供することができる。なお、パッシベーション膜としては、窒化珪素膜、窒化酸化珪素膜又は酸化窒化珪素膜等が挙げられる。 Here, the TFT includes a semiconductor layer, a gate insulating film 716, a gate electrode 717, and a sidewall 718 provided on a sidewall of the gate electrode. The semiconductor layer includes a source and drain region 719, a low concentration impurity region 720, and a channel formation region 721. In addition, the low concentration impurity region 720 is covered with a sidewall 718. In addition, an insulating layer 722 covering the TFT 701 is formed. The insulating layer 722 functions as a passivation film, has an effect of blocking impurities from the outside, typically contaminants such as alkali metal, and the TFT 701 is provided with improved reliability without being contaminated with the TFT. can do. Note that as the passivation film, a silicon nitride film, a silicon nitride oxide film, a silicon oxynitride film, or the like can be given.
なお、ＴＦＴ７０１の半導体層は、実施例３で示す第１の半導体層と同様に形成することができる。 Note that the semiconductor layer of the TFT 701 can be formed in a manner similar to that of the first semiconductor layer described in Embodiment 3.
また、ＴＦＴ７０１は、２００度から６００度の温度（好適には３５０度から５５０度）で結晶化した結晶質半導体層（低温ポリシリコン層）や、６００度以上の温度で結晶化した結晶質半導体層（高温ポリシリコン層）を用いることができる。なお、基板上に高温ポリシリコン層を作成する場合は、ガラス基板では熱に脆弱な場合があるので、石英基板を使用するとよい。 The TFT 701 includes a crystalline semiconductor layer (low-temperature polysilicon layer) crystallized at a temperature of 200 to 600 degrees (preferably 350 to 550 degrees), and a crystalline semiconductor crystallized at a temperature of 600 degrees or more. A layer (high temperature polysilicon layer) can be used. When a high-temperature polysilicon layer is formed on a substrate, a quartz substrate may be used because a glass substrate may be vulnerable to heat.
低濃度不純物領域やソース領域及びドレイン領域には、ｐ型又はｎ型の導電型を付与する元素が添加されている。ここでは、ソース領域及びドレイン領域７１９及び低濃度不純物領域７２０には、ｎ型の導電型を付与する不純物元素を、イオン注入法やイオンドープ法で自己整合的に添加して形成することができる。 An element imparting p-type or n-type conductivity is added to the low-concentration impurity region, the source region, and the drain region. Here, the source and drain regions 719 and the low-concentration impurity region 720 can be formed by adding an impurity element imparting n-type conductivity in a self-aligned manner by an ion implantation method or an ion doping method. .
なお、ここでは、ＴＦＴ７０１が低濃度不純物領域７２０やサイドウォール７１８を有する構成を示すが、本発明はこの構成に制約されない。必要がなければ低濃度不純物領域やサイドウォールは設けなくてもよい。 Note that here, a structure in which the TFT 701 includes the low-concentration impurity region 720 and the sidewall 718 is shown; however, the present invention is not limited to this structure. If not necessary, the low-concentration impurity region and the sidewall need not be provided.
また、ＴＦＴ７０１と、パッシベーション膜として機能する絶縁層７２２を覆うように、絶縁層７２３を形成する。これらの絶縁層７２３は、表面を平坦化するために設けられている。ソース配線又はドレイン配線として機能する導電層７２４は、ソース領域及びドレイン領域７１９に接し、絶縁層７２２及び７２３に設けられたコンタクトホールを充填する。
In addition, an insulating layer 723 is formed so as to cover the TFT 701 and the insulating layer 722 functioning as a passivation film. These insulating layers 723 are provided to planarize the surface. The conductive layer 724 functioning as a source wiring or a drain wiring is in contact with the source and drain regions 719 and fills contact holes provided in the insulating layers 722 and 723 .
次に、絶縁層７２２、７２３の一部をエッチングして開口部を設けた後、ソース領域及びドレイン領域７１９に接続する導電層７２４を形成する。 Next, after part of the insulating layers 722 and 723 are etched to provide openings, a conductive layer 724 connected to the source and drain regions 719 is formed.
次に、スクリーン印刷法により、絶縁層７２３及び導電層７２４上に、実施の形態２と同様に導電性粒子を含む組成物７５２を印刷する。 Next, a composition 752 containing conductive particles is printed over the insulating layer 723 and the conductive layer 724 by a screen printing method, as in Embodiment 2.
ここでは、スズ、及びインジウムを有する組成物を印刷する。このような組成物を用いて画素電極を用いることで、後に透過型発光表示パネルを作製することができる。また、Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅））、Ｗ（タングステン）、Ａｌ（アルミニウム）等の金属粒子を含む組成物を用いることで反射性を有する画素電極を形成することができる。このような画素電極を用いることで、後に反射型発光表示パネルを作製することができる。 Here, a composition having tin and indium is printed. By using the pixel electrode with such a composition, a transmissive light-emitting display panel can be manufactured later. In addition, a reflective pixel electrode can be formed by using a composition containing metal particles such as Ag (silver), Au (gold), Cu (copper)), W (tungsten), and Al (aluminum). it can. By using such a pixel electrode, a reflective light-emitting display panel can be manufactured later.
さらには、上記透光性を有する画素電極及び反射性を有する画素電極を一画素ごとに形成することで、半透過型表示パネルを作製することができる。 Furthermore, a transflective display panel can be manufactured by forming the pixel electrode having a light-transmitting property and the pixel electrode having a reflective property for each pixel.
次に、実施例２と同様に、３０ｖｏｌ％酸素雰囲気中において、印刷された組成物７５２に第１のレーザ光７５３を照射し、組成物７５２の溶媒及び導電性粒子表面に形成される有機樹脂を酸素と反応させて、図７（Ｂ）に示すように、平滑性を有する第１の導電層７５４を形成する。なお、破線７５５は図７（Ａ）の組成物７５２の形状を示す。 Next, in the same manner as in Example 2, the printed composition 752 is irradiated with the first laser light 753 in an oxygen atmosphere of 30 vol%, and the organic resin formed on the solvent and the conductive particle surface of the composition 752 Is reacted with oxygen to form a smooth first conductive layer 754 as shown in FIG. 7B. Note that a broken line 755 indicates the shape of the composition 752 in FIG.
ここでは、第１のレーザ光７５３としては、楕円形状のＮｄ：ＹＶＯ４の第３高調波（３５５ｎｍ）を用いて印刷された組成物に照射する。 Here, as the first laser light 753, the printed composition is irradiated using the third harmonic (355 nm) of Nd: YVO 4 having an elliptical shape.
次に、窒素雰囲気中において、第１の導電層７５４に第２のレーザ光７５６を照射して、第１の導電層７５４を緻密化して、図７（Ｃ）に示すように、平坦性を有し抵抗値の低い第２の導電層７５８を形成する。 Next, in a nitrogen atmosphere, the first conductive layer 754 is irradiated with the second laser light 756, so that the first conductive layer 754 is densified so that flatness is obtained as illustrated in FIG. A second conductive layer 758 having a low resistance value is formed.
ここでは、第２のレーザ光７５６としては、楕円形状のＮｄ：ＹＶＯ４の第３高調波（３５５ｎｍ）を用いて第１の導電層７５４に照射する。なお、破線７５７は図７（Ｂ）の第１の導電層７５４の形状を示す。 Here, the first conductive layer 754 is irradiated with the third harmonic wave (355 nm) of the elliptical Nd: YVO 4 as the second laser light 756. Note that a broken line 757 indicates the shape of the first conductive layer 754 in FIG.
以上の工程により、アクティブマトリクス基板を形成することができる。 Through the above steps, an active matrix substrate can be formed.
次に、印刷法やスピンコート法により、絶縁膜を成膜し、ラビングを行って配向膜７６０を形成する。なお、配向膜７６０は、斜方蒸着法により形成することもできる。 Next, an insulating film is formed by a printing method or a spin coating method, and rubbing is performed to form an alignment film 760. Note that the alignment film 760 can also be formed by oblique vapor deposition.
次に、配向膜７６４、第２の画素電極（対向電極）７６３、及び着色層７６２が設けられた対向基板７６１において、画素部の周辺の領域に液滴吐出法により閉ループ状のシール材（図示しない。）を形成する。シール材には、フィラーが混入されていてもよく、さらに、対向基板７６１にはカラーフィルタや遮蔽膜（ブラックマトリクス）などが形成されていても良い。 Next, in the counter substrate 761 provided with the alignment film 764, the second pixel electrode (counter electrode) 763, and the coloring layer 762, a closed loop sealing material (illustrated) is formed in a region around the pixel portion by a droplet discharge method. Not). A filler may be mixed in the sealing material, and a color filter, a shielding film (black matrix), or the like may be formed on the counter substrate 761.
次に、ディスペンサ式（滴下式）により、シール材で形成された閉ループ内側に、液晶材料を滴下したのち、真空中で、対向基板とアクティブマトリクス基板とを貼り合わせ、紫外線硬化を行って、液晶材料が充填された液晶層７６５を形成する。なお、液晶層７６５を形成する方法として、ディスペンサ式（滴下式）の代わりに、対向基板を貼り合わせてから毛細管現象を用いて液晶材料を注入するディップ式（汲み上げ式）を用いることができる。 Next, after the liquid crystal material is dropped inside the closed loop formed of the sealing material by a dispenser type (dropping type), the counter substrate and the active matrix substrate are bonded together in a vacuum, and ultraviolet curing is performed, thereby liquid crystal A liquid crystal layer 765 filled with the material is formed. Note that as a method for forming the liquid crystal layer 765, a dip method (pumping method) in which a liquid crystal material is injected using a capillary phenomenon after the counter substrate is attached can be used instead of the dispenser method (dropping method).
この後、走査線、信号線の接続端子部に、接続導電層を介して配線基板、代表的にはＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔ Ｃｅｒｃｕｉｔを貼り付ける。以上の工程により、液晶表示パネルを形成することができる。 After that, a wiring substrate, typically an FPC (Flexible Print Circuit) is attached to the connection terminal portion of the scan line and the signal line through the connection conductive layer, and a liquid crystal display panel can be formed through the above steps. .
なお、静電破壊防止のための保護回路、代表的にはダイオードなどを、接続端子とソース配線（ゲート配線）の間または画素部に設けてもよい。この場合、上記したＴＦＴと同様の工程で作製し、画素部のゲート配線層とダイオードのドレイン又はソース配線層とを接続することにより、静電破壊を防止することができる。 Note that a protection circuit for preventing electrostatic breakdown, typically a diode or the like, may be provided between the connection terminal and the source wiring (gate wiring) or in the pixel portion. In this case, it is possible to prevent electrostatic breakdown by manufacturing in the same process as the above TFT and connecting the gate wiring layer of the pixel portion and the drain or source wiring layer of the diode.
本実施例では、薄膜トランジスタに接続される導電層を有する半導体装置の作製方法について、図８、９を用いて説明する。ここでは、導電層として画素電極を形成し、半導体装置として発光表示パネルを形成する。さらに、図８においては、発光表示パネルの一画素を示して、以下説明する。 In this embodiment, a method for manufacturing a semiconductor device having a conductive layer connected to a thin film transistor will be described with reference to FIGS. Here, a pixel electrode is formed as a conductive layer, and a light-emitting display panel is formed as a semiconductor device. Further, FIG. 8 shows one pixel of the light emitting display panel, which will be described below.
図８（Ａ）に示すように、基板４０１上にスクリーン印刷法により、実施例２と同様に導電性粒子を含む組成物４０２、４０３を印刷する。ここでは、導電性粒子を含む組成物４０２は後の薄膜トランジスタのゲート電極として機能する導電層となり、導電性粒子を含む組成物４０３は後の画素電極として機能する導電層となる。ここでは、スズ、及びインジウムを有する組成物を印刷する As shown in FIG. 8A, compositions 402 and 403 containing conductive particles are printed on a substrate 401 by screen printing in the same manner as in Example 2. Here, the composition 402 containing conductive particles serves as a conductive layer functioning as a gate electrode of a later thin film transistor, and the composition 403 containing conductive particles serves as a conductive layer functioning as a subsequent pixel electrode. Here we print a composition with tin and indium
次に、実施例２と同様に、３０ｖｏｌ％酸素雰囲気において導電性粒子を含む組成物４０２、４０３に第１のレーザ光４０４を照射する。この結果、図８（Ｂ）に示すように、平滑性を有する第１の導電層４１１、４１２を形成する。なお、破線４１３、４１４は図８（Ａ）の組成物４０２、４０３の形状を示す。 Next, as in Example 2, the first laser light 404 is irradiated onto the compositions 402 and 403 containing conductive particles in a 30 vol% oxygen atmosphere. As a result, as shown in FIG. 8B, first conductive layers 411 and 412 having smoothness are formed. Broken lines 413 and 414 indicate the shapes of the compositions 402 and 403 in FIG.
次に、第１の導電層４１１、４１２に第２のレーザ光４１５を照射して、平滑性を有すると共に抵抗値の低い第２の導電層４２１、４２２を形成することができる。破線４２３、４２４は図８（Ｂ）の第１の導電層４１１、４１２の形状を示す。 Next, the first conductive layers 411 and 412 can be irradiated with the second laser light 415, whereby the second conductive layers 421 and 422 having smoothness and low resistance can be formed. Dashed lines 423 and 424 indicate the shapes of the first conductive layers 411 and 412 in FIG.
次に、図８（Ｄ）に示すように、実施例３と同様に第２の導電層４２１上に第１の絶縁層４３１、第１の半導体層４３２、導電性を有する第２の半導体層４３３を形成する。 Next, as illustrated in FIG. 8D, as in Example 3, the first insulating layer 431, the first semiconductor layer 432, and the second semiconductor layer having conductivity are formed over the second conductive layer 421. 433 is formed.
次に、図８（Ｅ）に示すように、画素電極として機能する第２の導電層４２２上の第１の絶縁層４３１の一部をエッチングして第２の導電層４２２の一部を露出した後、実施例２と同様に第３の導電層４４２、４４３を形成する。なお、一部がエッチングされた第１の絶縁層を第２の絶縁層４４０と示す。第３の導電層４４２、４４３は、ソース電極、及びドレイン電極として機能し、第３の導電層４４３は、第２の半導体層及び第２の導電層４２２に接続する。
Next, as illustrated in FIG. 8E, part of the first insulating layer 431 over the second conductive layer 422 functioning as a pixel electrode is etched to expose part of the second conductive layer 422. After that, third conductive layers 442 and 443 are formed in the same manner as in the second embodiment. Note that the first insulating layer partially etched is referred to as a second insulating layer 440. The third conductive layers 442 and 443 function as a source electrode and a drain electrode, and the third conductive layer 443 is connected to the second semiconductor layer and the second conductive layer 422 .
次に、実施例３と同様に、第３の導電層４４２、４４３をマスクとして用いて第２の半導体層の一部をエッチングして、ソース領域及びドレイン領域４４４、４４５を形成する。 Next, as in Embodiment 3, part of the second semiconductor layer is etched using the third conductive layers 442 and 443 as a mask to form source and drain regions 444 and 445.
以上の工程により、薄膜トランジスタ４４６及び薄膜トランジスタ４４６に接続する画素電極として機能する第２の導電層４２２を形成することができる。 Through the above steps, the thin film transistor 446 and the second conductive layer 422 functioning as a pixel electrode connected to the thin film transistor 446 can be formed.
次に、第２の絶縁層４４０上に印刷法により第３の絶縁層４５１を形成する。第３の絶縁層４５１は、画素電極として機能する第２の導電層４２２の一部を除く領域に形成する。なお、第３の絶縁層４５１が形成されない領域は後の発光素子の発光領域となる。 Next, a third insulating layer 451 is formed over the second insulating layer 440 by a printing method. The third insulating layer 451 is formed in a region excluding part of the second conductive layer 422 functioning as a pixel electrode. Note that a region where the third insulating layer 451 is not formed becomes a light-emitting region of a later light-emitting element.
次に、第３の絶縁層４５１をマスクとして第２の絶縁層４４０をエッチングして、第２の導電層４２２の一部を露出する。 Next, the second insulating layer 440 is etched using the third insulating layer 451 as a mask to expose part of the second conductive layer 422.
次に、第２の導電層４２２の露出部及び第３の絶縁層４５１の一部に発光物質を有する層４５３を形成し、その上に画素電極として機能する第３の導電層４５４を形成する。以上の工程により第２の導電層４２２、発光物質を有する層４５３、及び第３の導電層４５４で構成される発光素子４５５を形成することができる。発光物質を有する層は膜厚が薄いため、第２の導電層が平滑性を有することで歩留まり高く発光素子及び発光表示パネルを形成することができる。 Next, a layer 453 having a light-emitting substance is formed over the exposed portion of the second conductive layer 422 and part of the third insulating layer 451, and a third conductive layer 454 functioning as a pixel electrode is formed thereover. . Through the above steps, the light-emitting element 455 including the second conductive layer 422, the layer 453 having a light-emitting substance, and the third conductive layer 454 can be formed. Since the layer including a light-emitting substance is thin, the second conductive layer has smoothness, whereby a light-emitting element and a light-emitting display panel can be formed with high yield.
ここでは、赤色を表示する発光素子として、第１の画素電極として機能する第２の導電層として膜厚１２５ｎｍの酸化珪素を含むＩＴＯ層を形成する。また、発光層として、ＤＮＴＰＤを５０ｎｍ、ＮＰＢを１０ｎｍ、ビス［２，３−ビス（４−フルオロフェニル）キノキサリナト］イリジウム（アセチルアセトナート）（略称：Ｉｒ（Ｆｄｐｑ）２（ａｃａｃ））が添加されたＮＰＢを３０ｎｍ、Ａｌｑ３を３０ｎｍ、Ａｌｑ３を３０ｎｍ、及びＬｉＦを１ｎｍ積層して形成する。第２の画素電極として機能する第３の導電層として、膜厚２００ｎｍのＡｌ層を形成する。 Here, as a light-emitting element that displays red, an ITO layer containing silicon oxide with a thickness of 125 nm is formed as the second conductive layer functioning as the first pixel electrode. As a light emitting layer, DNTPD is added to 50 nm, NPB is added to 10 nm, and bis [2,3-bis (4-fluorophenyl) quinoxalinato] iridium (acetylacetonate) (abbreviation: Ir (Fdpq) 2 (acac)) is added. Further, NPB 30 nm, Alq 3 30 nm, Alq 3 30 nm, and LiF 1 nm are stacked. As the third conductive layer functioning as the second pixel electrode, an Al layer having a thickness of 200 nm is formed.
また、緑色を表示する発光素子として、第１の画素電極として機能する第２の導電層として膜厚１２５ｎｍの酸化珪素を含むＩＴＯ層を形成する。また、発光層として、ＤＮＴＰＤを５０ｎｍ、ＮＰＢを１０ｎｍ、クマリン５４５Ｔ（Ｃ５４５Ｔ）が添加されたＡｌｑ３を４０ｎｍ、Ａｌｑ３を３０ｎｍ、及びＬｉＦを１ｎｍ積層して形成する。第２の画素電極として機能する第３の導電層として、膜厚２００ｎｍのＡｌ層を形成する。 As a light-emitting element that displays green, an ITO layer containing silicon oxide with a thickness of 125 nm is formed as the second conductive layer functioning as the first pixel electrode. Further, as the light emitting layer, a 50 nm, 10 nm and NPB, coumarin 545T (C545T) 40 nm of Alq 3 that is added to form a Alq 3 30 nm, and LiF was 1nm laminated DNTPD. As the third conductive layer functioning as the second pixel electrode, an Al layer having a thickness of 200 nm is formed.
また、青色を表示する発光素子として、第１の画素電極として機能する第２の導電層として膜厚１２５ｎｍの酸化珪素を含むＩＴＯ層を形成する。また、発光層として、ＤＮＴＰＤを５０ｎｍ、ＮＰＢを１０ｎｍ、２，５，８，１１−テトラ（ｔｅｒｔ−ブチル）ペリレン（略称：ＴＢＰ）が添加された、９−［４−（Ｎ−カルバゾリル）］フェニル−１０−フェニルアントラセン（略称：ＣｚＰＡ：）を３０ｎｍ、Ａｌｑ３を３０ｎｍ、及びＬｉＦを１ｎｍ積層して形成する。第２の画素電極として機能する第３の導電層として、膜厚２００ｎｍのＡｌ層を形成する。 As a light-emitting element that displays blue, an ITO layer containing silicon oxide with a thickness of 125 nm is formed as the second conductive layer functioning as the first pixel electrode. 9- [4- (N-carbazolyl)] added with 50 nm of DNTPD, 10 nm of NPB, 2,5,8,11-tetra (tert-butyl) perylene (abbreviation: TBP) as a light emitting layer phenyl-10-phenyl anthracene (abbreviation: CzPA :) to 30 nm, formed by the Alq 3 30 nm, and LiF was 1nm laminated. As the third conductive layer functioning as the second pixel electrode, an Al layer having a thickness of 200 nm is formed.
次に、第３の導電層４５４上に保護膜を形成することが好ましい。 Next, a protective film is preferably formed over the third conductive layer 454.
この後、実施例３と同様に、走査線、信号線の接続端子部に、接続導電層を介して配線基板、代表的にはＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔ Ｃｅｒｃｕｉｔを貼り付ける。以上の工程により、発光表示パネルを形成することができる。 After that, as in Example 3, a wiring board, typically an FPC (Flexible Print Circuit) is attached to the connection terminals of the scanning lines and signal lines through the connection conductive layer. Panels can be formed.
なお、静電破壊防止のための保護回路、代表的にはダイオードなどを、接続端子とソース配線（ゲート配線）の間または画素部に設けてもよい。 Note that a protection circuit for preventing electrostatic breakdown, typically a diode or the like, may be provided between the connection terminal and the source wiring (gate wiring) or in the pixel portion.
上記実施例で示す発光表示パネルの画素回路、及びその動作構成について、図９を用いて説明する。発光表示パネルの動作構成は、ビデオ信号がデジタルの表示装置において、画素に入力されるビデオ信号が電圧で規定されるのものと、電流で規定されるものとがある。ビデオ信号が電圧によって規定されるものには、発光素子に印加される電圧が一定のもの（ＣＶＣＶ）と、発光素子に印加される電流が一定のもの（ＣＶＣＣ）とがある。また、ビデオ信号が電流によって規定されるものには、発光素子に印加される電圧が一定のもの（ＣＣＣＶ）と、発光素子に印加される電流が一定のもの（ＣＣＣＣ）とがある。本実施例では、ＣＶＣＶ動作をする画素を図９（Ａ）及び（Ｂ）用いて説明する。また、ＣＶＣＣ動作をする画素を図９（Ｃ）を用いて説明する。 A pixel circuit of the light-emitting display panel described in the above embodiment and an operation configuration thereof are described with reference to FIGS. There are two types of operation configurations of the light-emitting display panel, in which a video signal input to a pixel is defined by voltage and a current is defined by current in a display device in which a video signal is digital. There are two types of video signals defined by voltage, one having a constant voltage applied to the light emitting element (CVCV) and one having a constant current applied to the light emitting element (CVCC). In addition, a video signal is defined by current, there are a constant voltage applied to the light emitting element (CCCV) and a constant current applied to the light emitting element (CCCC). In this embodiment, a pixel that performs a CVCV operation will be described with reference to FIGS. A pixel that performs the CVCC operation will be described with reference to FIG.
図９（Ａ）及び（Ｂ）に示す画素は、列方向に信号線３７１０及び電源線３７１１、行方向に走査線３７１４が配置される。また、スイッチング用ＴＦＴ３７０１、駆動用ＴＦＴ３７０３、容量素子３７０２及び発光素子３７０５を有する。 In the pixel shown in FIGS. 9A and 9B, a signal line 3710 and a power supply line 3711 are arranged in the column direction, and a scanning line 3714 is arranged in the row direction. In addition, the pixel includes a switching TFT 3701, a driving TFT 3703, a capacitor element 3702, and a light emitting element 3705.
なお、スイッチング用ＴＦＴ３７０１及び駆動用ＴＦＴ３７０３は、オンしているときは線形領域で動作する。また駆動用ＴＦＴ３７０３は発光素子３７０５に電圧を印加するか否かを制御する役目を有する。両ＴＦＴは同じ導電型を有していると作製工程上好ましい。また駆動用ＴＦＴ３７０３には、エンハンスメント型だけでなく、ディプリーション型のＴＦＴを用いてもよい。また、駆動用ＴＦＴ３７０３のチャネル幅Ｗとチャネルと長Ｌの比（Ｗ／Ｌ）は、ＴＦＴの移動度にもよるが１〜１０００であることが好ましい。Ｗ／Ｌが大きいほど、ＴＦＴの電気特性が向上する。 Note that the switching TFT 3701 and the driving TFT 3703 operate in a linear region when turned on. The driving TFT 3703 has a role of controlling whether or not a voltage is applied to the light emitting element 3705. Both TFTs preferably have the same conductivity type in terms of manufacturing process. The driving TFT 3703 may be a depletion type TFT as well as an enhancement type. The ratio (W / L) of the channel width W to the channel length L (W / L) of the driving TFT 3703 is preferably 1 to 1000 depending on the mobility of the TFT. The larger the W / L, the better the electrical characteristics of the TFT.
図９（Ａ）、（Ｂ）に示す画素において、スイッチング用ＴＦＴ３７０１は、画素に対するビデオ信号の入力を制御するものであり、スイッチング用ＴＦＴ３７０１がオンとなると、画素内にビデオ信号が入力される。すると、容量素子３７０２にそのビデオ信号の電圧が保持される。 In the pixel shown in FIGS. 9A and 9B, the switching TFT 3701 controls input of a video signal to the pixel. When the switching TFT 3701 is turned on, the video signal is input into the pixel. Then, the voltage of the video signal is held in the capacitor 3702.
図９（Ａ）において、電源線３７１１がＶｓｓで発光素子３７０５の対向電極がＶｄｄの場合、発光素子の対向電極は陽極であり、駆動用ＴＦＴ３７０３に接続される電極は陰極である。この場合、駆動用ＴＦＴ３７０３の特性バラツキによる輝度ムラを抑制することが可能である。 In FIG. 9A, when the power supply line 3711 is Vss and the counter electrode of the light-emitting element 3705 is Vdd, the counter electrode of the light-emitting element is an anode, and the electrode connected to the driving TFT 3703 is a cathode. In this case, luminance unevenness due to characteristic variations of the driving TFT 3703 can be suppressed.
図９（Ａ）において、電源線３７１１がＶｄｄで発光素子３７０５の対向電極がＶｓｓの場合、発光素子の対向電極は陰極であり、駆動用ＴＦＴ３７０３に接続される電極は陽極である。この場合、Ｖｄｄより電圧の高いビデオ信号を信号線３７１０に入力することにより、容量素子３７０２にそのビデオ信号の電圧が保持され、駆動用ＴＦＴ３７０３が線形領域で動作するので、ＴＦＴのバラツキによる輝度ムラを改善することが可能である。 In FIG. 9A, when the power supply line 3711 is Vdd and the counter electrode of the light emitting element 3705 is Vss, the counter electrode of the light emitting element is a cathode and the electrode connected to the driving TFT 3703 is an anode. In this case, when a video signal having a voltage higher than Vdd is input to the signal line 3710, the voltage of the video signal is held in the capacitor 3702, and the driving TFT 3703 operates in a linear region. It is possible to improve.
図９（Ｂ）に示す画素は、ＴＦＴ３７０６と走査線３７１５を追加している以外は、図９（Ａ）に示す画素構成と同じである。 The pixel shown in FIG. 9B has the same pixel structure as that shown in FIG. 9A except that a TFT 3706 and a scanning line 3715 are added.
ＴＦＴ３７０６は、新たに配置された走査線３７１５によりオン又はオフが制御される。ＴＦＴ３７０６がオンとなると、容量素子３７０２に保持された電荷は放電し、駆動用ＴＦＴ３７０３がオフとなる。つまり、ＴＦＴ３７０６の配置により、強制的に発光素子３７０５に電流が流れない状態を作ることができる。そのためＴＦＴ３７０６を消去用のＴＦＴと呼ぶことができる。従って、図９（Ｂ）の構成は、全ての画素に対する信号の書き込みを待つことなく、書き込み期間の開始と同時又は直後に点灯期間を開始することができるため、発光のデューティ比を向上することが可能となる。 The TFT 3706 is controlled to be turned on or off by a newly arranged scanning line 3715. When the TFT 3706 is turned on, the charge held in the capacitor 3702 is discharged, and the driving TFT 3703 is turned off. That is, the arrangement of the TFT 3706 can forcibly create a state in which no current flows through the light emitting element 3705. Therefore, the TFT 3706 can be called an erasing TFT. Accordingly, the structure in FIG. 9B can improve the light emission duty ratio because the lighting period can be started simultaneously with or immediately after the start of the writing period without waiting for signal writing to all the pixels. Is possible.
上記動作構成を有する画素において、発光素子３７０５の電流値は、線形領域で動作する駆動用ＴＦＴ３７０３により決定することができる。上記構成により、ＴＦＴの特性のバラツキを抑制することが可能であり、ＴＦＴ特性のバラツキに起因した発光素子の輝度ムラを改善して、画質を向上させた表示装置を提供することができる。 In the pixel having the above operation configuration, the current value of the light-emitting element 3705 can be determined by the driving TFT 3703 that operates in a linear region. With the above structure, variation in TFT characteristics can be suppressed, and luminance unevenness of a light-emitting element due to variation in TFT characteristics can be improved, so that a display device with improved image quality can be provided.
次に、ＣＶＣＣ動作をする画素を図９（Ｃ）を用いて説明する。図９（Ｃ）に示す画素は、図９（Ａ）に示す画素構成に、電源線３７１２、電流制御用ＴＦＴ３７０４が設けられている。なお、図９（Ｃ）に示す画素において、駆動用ＴＦＴ３７０３のゲート電極を、列方向に配置された電源線３７１２を、行方向に配置された電源線３７１２に接続してもよい。
Next, a pixel that performs the CVCC operation will be described with reference to FIG. In the pixel illustrated in FIG. 9C, a power supply line 3712 and a current control TFT 3704 are provided in the pixel configuration illustrated in FIG. Incidentally, in the pixel shown in FIG. 9 (C), the gate electrode of the driving TFT 3703, the power supply line 3712 arranged in columns direction, may be connected to the power supply line 3712 arranged in the row direction.
なお、スイッチング用ＴＦＴ３７０１は線形領域で動作し、駆動用ＴＦＴ３７０３は飽和領域で動作する。また駆動用ＴＦＴ３７０３は発光素子３７０５に流れる電流値を制御する役目を有し、電流制御用ＴＦＴ３７０４は飽和領域で動作し発光素子３７０５に対する電流の供給を制御する役目を有する。 Note that the switching TFT 3701 operates in a linear region, and the driving TFT 3703 operates in a saturation region. The driving TFT 3703 has a role of controlling a current value flowing through the light emitting element 3705, and the current controlling TFT 3704 has a role of operating in a saturation region and controlling supply of current to the light emitting element 3705.
なお、図９（Ａ）及び（Ｂ）に示される画素でも、ＣＶＣＣ動作をすることは可能である。また、図９（Ｃ）に示される動作構成を有する画素は、図９（Ａ）及び（Ｂ）と同様に、発光素子の電流の流れる方向によって、Ｖｄｄ及びＶｓｓを適宜変えることが可能である。 Note that the CVCC operation can also be performed in the pixels shown in FIGS. 9A and 9B. In addition, in the pixel having the operation configuration illustrated in FIG. 9C, Vdd and Vss can be changed as appropriate depending on the direction in which the current flows in the light-emitting element, as in FIGS. 9A and 9B. .
上記構成を有する画素は、電流制御用ＴＦＴ３７０４が線形領域で動作するために、電流制御用ＴＦＴ３７０４のＶｇｓの僅かな変動は、発光素子３７０５の電流値に影響を及ぼさない。つまり、発光素子３７０５の電流値は、飽和領域で動作する駆動用ＴＦＴ３７０３により決定することができる。上記構成により、ＴＦＴの特性バラツキに起因した発光素子の輝度ムラを改善して、画質を向上させた表示装置を提供することができる。 In the pixel having the above structure, since the current control TFT 3704 operates in a linear region, a slight change in Vgs of the current control TFT 3704 does not affect the current value of the light emitting element 3705. That is, the current value of the light emitting element 3705 can be determined by the driving TFT 3703 operating in the saturation region. With the above structure, it is possible to provide a display device in which luminance unevenness of a light-emitting element due to variation in TFT characteristics is improved and image quality is improved.
特に、非晶質半導体等を有する薄膜トランジスタを形成する場合、駆動用ＴＦＴの半導体膜の面積を大きくすると、ＴＦＴのバラツキの低減が可能であるため好ましい。また、図９（Ａ）及び図９（Ｂ）に示す画素は、ＴＦＴの数が少ないため開口率を増加させることが可能である。 In particular, in the case of forming a thin film transistor having an amorphous semiconductor or the like, it is preferable to increase the area of the semiconductor film of the driving TFT because the variation of the TFT can be reduced. In addition, the pixel shown in FIGS. 9A and 9B can increase the aperture ratio because the number of TFTs is small.
なお、容量素子３７０２を設けた構成を示したが、本発明はこれに限定されず、ビデオ信号を保持する容量がゲート容量などで、まかなうことが可能な場合には、容量素子３７０２を設けなくてもよい。 Note that although a structure including the capacitor 3702 is shown, the present invention is not limited to this, and the capacitor 3702 is not provided in the case where the capacity for holding a video signal can be covered by a gate capacitor or the like. May be.
また、薄膜トランジスタの半導体領域が非晶質半導体膜で形成される場合は、しきい値がシフトしやすいため、しきい値を補正する回路を画素内又は画素周辺に設けることが好ましい。 In addition, when the semiconductor region of the thin film transistor is formed using an amorphous semiconductor film, a threshold value is likely to shift. Therefore, it is preferable to provide a circuit for correcting the threshold value in or around the pixel.
このようなアクティブマトリクス型の発光装置は、画素密度が増えた場合、各画素にＴＦＴが設けられているため低電圧駆動でき、有利であると考えられている。一方、パッシブマトリクス型の発光装置を形成することもできる。パッシブマトリクス型の発光装置は、各画素にＴＦＴが設けられていないため、高開口率となる。
Such an active matrix light-emitting device is considered to be advantageous because it can be driven at a low voltage because a TFT is provided in each pixel when the pixel density is increased. On the other hand, it is also possible to form a path Tsu Shiv matrix light-emitting device. A passive matrix light-emitting device has a high aperture ratio because a TFT is not provided for each pixel.
また、本発明の表示装置において、画面表示の駆動方法は特に限定されず、例えば、点順次駆動方法や線順次駆動方法や面順次駆動方法などを用いればよい。代表的には、線順次駆動方法とし、時分割階調駆動方法や面積階調駆動方法を適宜用いればよい。また、表示装置のソース線に入力する映像信号は、アナログ信号であってもよいし、デジタル信号であってもよく、適宜、映像信号に合わせて駆動回路などを設計すればよい。 In the display device of the present invention, the screen display driving method is not particularly limited. For example, a dot sequential driving method, a line sequential driving method, a surface sequential driving method, or the like may be used. Typically, a line sequential driving method is used, and a time-division gray scale driving method or an area gray scale driving method may be used as appropriate. The video signal input to the source line of the display device may be an analog signal or a digital signal, and a drive circuit or the like may be designed in accordance with the video signal as appropriate.
以上のように、多様な画素回路を採用することができる。 As described above, various pixel circuits can be employed.
本実施例では、上記実施例で示される表示パネルを有するモジュールについて、図１０を用いて説明する。図１０は表示パネル９５０１と、回路基板９５０２を組み合わせたモジュールを示している。回路基板９５０２には、例えば、コントロール回路９５０４や信号分割回路９５０５などが形成されている。また、表示パネル９５０１と回路基板９５０２とは、接続配線９５０３で接続されている。表示パネル９５０１に実施例３〜５で示すような、液晶表示パネル、発光表示パネルを適宜用いることができる。 In this embodiment, a module having the display panel shown in the above embodiment will be described with reference to FIG. FIG. 10 shows a module in which a display panel 9501 and a circuit board 9502 are combined. For example, a control circuit 9504, a signal dividing circuit 9505, and the like are formed on the circuit board 9502. Further, the display panel 9501 and the circuit board 9502 are connected by a connection wiring 9503. As the display panel 9501, a liquid crystal display panel or a light-emitting display panel as shown in Embodiments 3 to 5 can be used as appropriate.
この表示パネル９５０１は、発光素子が各画素に設けられた画素部９５０６と、走査線駆動回路９５０７、選択された画素にビデオ信号を供給する信号線駆動回路９５０８を備えている。画素部９５０６の構成は、実施例１又は実施例２と同様である。また、走査線駆動回路９５０７や信号線駆動回路９５０８は、異方性導電接着剤、及び異方性導電フィルムを用いた実装方法、ＣＯＧ方式、ワイヤボンディング方法、並びに半田バンプを用いたリフロー処理等の手法により、基板上にＩＣチップで形成される走査線駆動回路９５０７、信号線駆動回路９５０８を実装する。 This display panel 9501 includes a pixel portion 9506 in which a light-emitting element is provided in each pixel, a scanning line driver circuit 9507, and a signal line driver circuit 9508 that supplies a video signal to a selected pixel. The configuration of the pixel portion 9506 is the same as that in the first embodiment or the second embodiment. Further, the scan line driver circuit 9507 and the signal line driver circuit 9508 include a mounting method using an anisotropic conductive adhesive and an anisotropic conductive film, a COG method, a wire bonding method, a reflow process using a solder bump, and the like. By the method described above, a scanning line driver circuit 9507 and a signal line driver circuit 9508 formed with IC chips are mounted on a substrate.
本実施例により、歩留まり高く表示パネルを有するモジュールを形成することが可能である。 According to this embodiment, a module having a display panel can be formed with high yield.
本実施例では、実施例１で作製した導電層を有する基板を用いて形成された無線チップ（無線プロセッサ、無線メモリ、無線タグ、ＲＦＩＤタグともよぶ。）に代表される半導体装置について図１１を用いて説明する。ここでは、導電層は、アンテナとして機能する。
In this embodiment, a semiconductor device typified by a wireless chip (also referred to as a wireless processor, a wireless memory, a wireless tag, or an RFID tag ) formed using the substrate having a conductive layer manufactured in Embodiment 1 is illustrated in FIG. It explains using. Here, the conductive layer functions as an antenna.
本実施例の半導体装置は、複数の回路が集積された構成を有し、複数の電界効果トランジスタを有する層５３０が形成されている。また、実施例１により、アンテナが基板上に形成されている。ここでは、実施例１で形成されるアンテナを有する基板５３１を示す（図１１（Ａ）参照。）。複数の電界効果トランジスタを含む層５３０は様々な複数のトランジスタ５０１、５０２を有する。 The semiconductor device of this embodiment has a structure in which a plurality of circuits are integrated, and a layer 530 having a plurality of field effect transistors is formed. Further, according to the first embodiment, the antenna is formed on the substrate. Here, a substrate 531 having an antenna formed in Embodiment 1 is shown (see FIG. 11A). A layer 530 that includes a plurality of field effect transistors includes a variety of transistors 501, 502.
まず、複数の電界効果トランジスタを含む層５３０の断面構造について説明する。単結晶半導体基板５００上には、ゲート絶縁層５０８、５０９が形成される。ゲート絶縁層上には、ゲート電極５０６、５０７が形成され、ゲート電極５０６、５０７及びゲート絶縁層５０８、５０９の側壁には、サイドウォール５１０〜５１３が形成される。 First, a cross-sectional structure of the layer 530 including a plurality of field effect transistors is described. Gate insulating layers 508 and 509 are formed over the single crystal semiconductor substrate 500. Gate electrodes 506 and 507 are formed on the gate insulating layer, and sidewalls 510 to 513 are formed on the side walls of the gate electrodes 506 and 507 and the gate insulating layers 508 and 509.
ここでは、単結晶半導体基板５００としては、ｐ型シリコン基板を用いる。ゲート絶縁層５０８、５０９はｐ型シリコン基板を熱酸化して形成する。ゲート電極５０６、５０７は、ＣＶＤ法により多結晶シリコン層を形成する。サイドウォール５１０〜５１３は、全面に絶縁層を形成後、異方性エッチングにより、ゲート電極５０６、５０７の側壁に絶縁層を残存させることにより形成したものである。 Here, a p-type silicon substrate is used as the single crystal semiconductor substrate 500. The gate insulating layers 508 and 509 are formed by thermally oxidizing a p-type silicon substrate. The gate electrodes 506 and 507 form a polycrystalline silicon layer by a CVD method. The side walls 510 to 513 are formed by forming an insulating layer on the entire surface and then leaving the insulating layer on the side walls of the gate electrodes 506 and 507 by anisotropic etching.
また、ソース領域及びドレイン領域５１４〜５１７には、ｎ型の導電型を付与する不純物元素が添加されている。また、低濃度不純物領域５１８〜５２１には、ｎ型の導電型を付与する不純物元素が添加されている。これらのソース領域及びドレイン領域５１４〜５１７及び低濃度不純物領域５１８〜５２１は、イオン注入法やイオンドープ法で自己整合的に形成された領域である。また、各不純物領域は、素子分離領域５０６ａ〜５０６ｃで分離されている。 An impurity element imparting n-type conductivity is added to the source and drain regions 514 to 517. Further, an impurity element imparting n-type conductivity is added to the low-concentration impurity regions 518 to 521. These source and drain regions 514 to 517 and low-concentration impurity regions 518 to 521 are regions formed in a self-aligned manner by an ion implantation method or an ion doping method. Each impurity region is isolated by element isolation regions 506a to 506c.
単結晶半導体基板５００上に、絶縁層５２２が設けられており、これらの絶縁層５２２は、表面を平坦化するために設けられている。ソース配線及びドレイン配線として機能する導電層５４１〜５４４は、ソース領域及びドレイン領域５１４〜５１７に接し、絶縁層５２２に設けられたコンタクトホールを充填する。そして、導電層５４１〜５４４を覆うように、絶縁層５４５が設けられている。絶縁層５４５は、ＴＦＴを保護する目的で設けられている。なお、絶縁層５４５は一部開口部が設けられ、導電層５４１が露出される。 An insulating layer 522 is provided over the single crystal semiconductor substrate 500, and these insulating layers 522 are provided to planarize the surface. The conductive layers 541 to 544 functioning as source and drain wirings are in contact with the source and drain regions 514 to 517 and fill contact holes provided in the insulating layer 522. An insulating layer 545 is provided so as to cover the conductive layers 541 to 544. The insulating layer 545 is provided for the purpose of protecting the TFT. Note that the insulating layer 545 is partially provided with an opening, and the conductive layer 541 is exposed.
なお、ここでは、ｎチャネル型ＴＦＴが低濃度不純物領域５１８〜５２１やサイドウォール５１０〜５１３を有する構成を示すが、本発明はこの構成に制約されない。必要がなければ低濃度不純物領域やサイドウォールは設けなくてもよい。また、本実施形態の回路は、ｎチャネル型トランジスタで構成されているがこれに限られず、ｎチャネル型トランジスタ及びｐチャネル型トランジスタで構成しても良い。 Note that here, a structure in which an n-channel TFT includes low-concentration impurity regions 518 to 521 and sidewalls 510 to 513 is shown; however, the present invention is not limited to this structure. If not necessary, the low-concentration impurity region and the sidewall need not be provided. In addition, the circuit of this embodiment is configured by an n-channel transistor, but is not limited thereto, and may be configured by an n-channel transistor and a p-channel transistor.
導電層５３２を有する基板５３１には、導電層の接続端子５３２ａが形成されている。 A conductive layer connection terminal 532 a is formed on the substrate 531 having the conductive layer 532.
本実施例の半導体装置は、図１１（Ｂ）に示すように、導電層を有する基板５３１と、複数の電界効果トランジスタを含む層５３０とが、異方性導電接着剤５５２で接着されている。また、異方性導電接着剤５５２には、導電性粒子５５１が分散されており、当該導電性粒子を介して導電層の接続端子５３２ａと、ｎチャネル型ＴＦＴのソース電極又はドレイン電極として機能する導電層５４１とが接続されている。
In the semiconductor device of this embodiment, as shown in FIG. 11B, a substrate 531 having a conductive layer and a layer 530 including a plurality of field effect transistors are bonded with an anisotropic conductive adhesive 552. . Further, conductive particles 551 are dispersed in the anisotropic conductive adhesive 552, and function as a connection terminal 532a of the conductive layer and a source electrode or a drain electrode of the n-channel TFT through the conductive particles. The conductive layer 541 is connected.
異方性導電接着剤の代表例としては、分散した導電性粒子５５１（粒径が、数ｎｍ〜数十μｍ、好ましくは３〜７μｍ程度）を含有する接着性樹脂であり、エポキシ樹脂、フェノール樹脂等が挙げられる。また、導電性粒子５５１は、金、銀、銅、パラジウム、又は白金から選ばれた一元素、若しくは複数の元素で形成される。また、これらの元素の多層構造を有する粒子でも良い。更には、樹脂で形成された粒子の表面に、金、銀、銅、パラジウム、又は白金から選ばれた一元素、若しくは複数の元素で形成される薄膜が形成された導電性粒子を用いてもよい。 A typical example of the anisotropic conductive adhesive is an adhesive resin containing dispersed conductive particles 551 (particle diameters of several nm to several tens of μm, preferably about 3 to 7 μm), epoxy resin, phenol Examples thereof include resins. In addition, the conductive particles 551 are formed of one element or a plurality of elements selected from gold, silver, copper, palladium, or platinum. Moreover, the particle | grains which have the multilayer structure of these elements may be sufficient. Furthermore, even if it uses the electroconductive particle in which the surface of the particle | grains formed with resin formed the thin film formed with one element or several elements chosen from gold | metal | money, silver, copper, palladium, or platinum. Good.
以上の工程により、無線チップに代表される半導体装置を作製することができる。 Through the above steps, a semiconductor device typified by a wireless chip can be manufactured.
上記実施例の無線チップに代表される半導体装置の構成について、図１２を参照して説明する。図１２に示すように、本発明の半導体装置２０は、非接触でデータを交信する機能を有し、電源回路１１、クロック発生回路１２、データ復調・変調回路１３、他の回路を制御する制御回路１４、インターフェイス回路１５、記憶回路１６、データバス１７、アンテナ（アンテナコイル）１８、センサ２１、センサ回路２２を有する。 A structure of a semiconductor device typified by the wireless chip of the above embodiment will be described with reference to FIG. As shown in FIG. 12, the semiconductor device 20 of the present invention has a function of communicating data without contact, and controls the power supply circuit 11, the clock generation circuit 12, the data demodulation / modulation circuit 13, and other circuits. A circuit 14, an interface circuit 15, a memory circuit 16, a data bus 17, an antenna (antenna coil) 18, a sensor 21, and a sensor circuit 22 are included.
電源回路１１は、アンテナ１８から入力された交流信号を基に、半導体装置２０の内部の各回路に供給する各種電源を生成する回路である。クロック発生回路１２は、アンテナ１８から入力された交流信号を基に、半導体装置２０の内部の各回路に供給する各種クロック信号を生成する回路である。データ復調・変調回路１３は、リーダライタ１９と交信するデータを復調・変調する機能を有する。制御回路１４は、記憶回路１６を制御する機能を有する。アンテナ１８は、電磁界或いは電波の送受信を行う機能を有する。リーダライタ１９は、半導体装置との交信、制御及びそのデータに関する処理を制御する。なお、半導体装置は上記構成に制約されず、例えば、電源電圧のリミッタ回路や暗号処理専用ハードウエアといった他の要素を追加した構成であってもよい。 The power supply circuit 11 is a circuit that generates various power supplies to be supplied to each circuit inside the semiconductor device 20 based on the AC signal input from the antenna 18. The clock generation circuit 12 is a circuit that generates various clock signals to be supplied to each circuit inside the semiconductor device 20 based on the AC signal input from the antenna 18. The data demodulation / modulation circuit 13 has a function of demodulating / modulating data communicated with the reader / writer 19. The control circuit 14 has a function of controlling the memory circuit 16. The antenna 18 has a function of transmitting and receiving an electromagnetic field or a radio wave. The reader / writer 19 controls communication and control with the semiconductor device and processing related to the data. The semiconductor device is not limited to the above-described configuration, and may be a configuration in which other elements such as a power supply voltage limiter circuit and hardware dedicated to cryptographic processing are added.
記憶回路１６は、一対の導電層間に有機化合物層が挟まれた記憶素子を有することを特徴とする。なお、記憶回路１６は、一対の導電層間に有機化合物層が挟まれた記憶素子のみを有していてもよいし、他の構成の記憶回路を有していてもよい。他の構成の記憶回路とは、例えば、ＤＲＡＭ、ＳＲＡＭ、ＦｅＲＡＭ、マスクＲＯＭ、ＰＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ及びフラッシュメモリから選択される１つ又は複数に相当する。 The memory circuit 16 includes a memory element in which an organic compound layer is sandwiched between a pair of conductive layers. Note that the memory circuit 16 may include only a memory element in which an organic compound layer is sandwiched between a pair of conductive layers, or may include a memory circuit having another structure. The memory circuit having another configuration corresponds to, for example, one or more selected from DRAM, SRAM, FeRAM, mask ROM, PROM, EPROM, EEPROM, and flash memory.
センサ２１は抵抗素子、容量結合素子、誘導結合素子、光起電力素子、光電変換素子、熱起電力素子、トランジスタ、サーミスタ、ダイオードなどの素子で形成される。センサ回路２２はインピーダンス、リアクタンス、インダクタンス、電圧又は電流の変化を検出し、アナログ／デジタル変換（Ａ／Ｄ変換）して制御回路１４に信号を出力する。 The sensor 21 is formed of an element such as a resistance element, a capacitive coupling element, an inductive coupling element, a photovoltaic element, a photoelectric conversion element, a thermoelectric element, a transistor, a thermistor, or a diode. The sensor circuit 22 detects a change in impedance, reactance, inductance, voltage or current, performs analog / digital conversion (A / D conversion), and outputs a signal to the control circuit 14.
本発明により無線チップに代表される半導体装置を作製することができる。無線チップの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図１３（Ａ）参照）、包装用容器類（包装紙やボトル等、図１３（Ｃ）参照）、記録媒体（ＤＶＤソフトやビデオテープ等、図１３（Ｂ）参照）、乗物類（自転車等、図１３（Ｄ）参照）、身の回り品（鞄や眼鏡等）、食品類、植物類、衣類、生活用品類、電子機器等の商品や荷物の荷札（図１３（Ｅ）、図１３（Ｆ）参照）等の物品に設けて使用することができる。また、上記半導体装置を、動物類、人体等に用いることができる。 According to the present invention, a semiconductor device typified by a wireless chip can be manufactured. Applications of wireless chips are wide-ranging. For example, banknotes, coins, securities, bearer bonds, certificates (driver's license, resident's card, etc., see FIG. 13A), packaging containers (wrapping paper, Bottle, etc., see FIG. 13C), recording medium (DVD software, video tape, etc., see FIG. 13B), vehicles (bicycle, etc., see FIG. 13D), personal items (bags, glasses, etc.) ), Products such as foods, plants, clothing, daily necessities, electronic devices, etc. and goods such as luggage tags (see FIGS. 13E and 13F) can be used. The semiconductor device can be used for animals, human bodies, and the like.
無線チップは、物品の表面に貼ったり、物品に埋め込んだりして、物品に固定される。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。紙幣、硬貨、有価証券類、無記名債券類、証書類等に無線チップを設けることにより、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に無線チップを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。 The wireless chip is fixed to the article by being attached to the surface of the article or embedded in the article. For example, a book may be embedded in paper, and a package made of an organic resin may be embedded in the organic resin. Forgery can be prevented by providing wireless chips on banknotes, coins, securities, bearer bonds, certificates, etc. In addition, by providing wireless chips in packaging containers, recording media, personal items, foods, clothing, daily necessities, electronic devices, etc., it is possible to improve the efficiency of inspection systems and rental store systems.
また、本発明より形成することが可能な無線チップを、物の管理や流通のシステムに応用することで、システムの高機能化を図ることができる。例えば、荷札に設けられる無線チップに記録された情報を、ベルトコンベアの脇に設けられたリーダライタで読み取ることで、流通過程及び配達先等の情報が読み出され、商品の検品や荷物の分配を簡単に行うことができる。 Further, by applying a wireless chip that can be formed according to the present invention to an object management or distribution system, it is possible to increase the functionality of the system. For example, by reading the information recorded on the wireless chip provided on the tag with a reader / writer provided on the side of the belt conveyor, information such as the distribution process and delivery destination is read, and inspection of goods and distribution of goods Can be done easily.
上記実施例に示される半導体装置を有する電子機器として、テレビジョン装置（単にテレビ、又はテレビジョン受信機ともよぶ）、デジタルカメラ、デジタルビデオカメラ、携帯電話装置（単に携帯電話機、携帯電話ともよぶ）、ＰＤＡ等の携帯情報端末、携帯型ゲーム機、コンピュータ用のモニター、コンピュータ、カーオーディオ等の音響再生装置、家庭用ゲーム機等の記録媒体を備えた画像再生装置等が挙げられる。その具体例について、図１４を参照して説明する。 As an electronic device including the semiconductor device described in any of the above embodiments, a television device (also simply referred to as a television or a television receiver), a digital camera, a digital video camera, or a mobile phone device (also simply referred to as a mobile phone or a mobile phone) And personal digital assistants such as PDAs, portable game machines, computer monitors, computers, sound reproduction apparatuses such as car audio, and image reproduction apparatuses equipped with recording media such as home game machines. A specific example thereof will be described with reference to FIG.
図１４（Ａ）に示す携帯情報端末は、本体９２０１、表示部９２０２等を含んでいる。表示部９２０２は、実施例１〜６で示すものを適用することができる。本発明の一である表示装置を用いることにより、高画質な表示が可能な携帯情報端末を安価に提供することができる。 A portable information terminal illustrated in FIG. 14A includes a main body 9201, a display portion 9202, and the like. As the display portion 9202, any of those shown in Embodiments 1 to 6 can be used. By using the display device which is one embodiment of the present invention, a portable information terminal capable of high-quality display can be provided at low cost.
図１４（Ｂ）に示すデジタルビデオカメラは、表示部９７０１、表示部９７０２等を含んでいる。表示部９７０１は、実施例１〜６で示すものを適用することができる。本発明の一である表示装置を用いることにより、高画質な表示が可能なデジタルビデオカメラを安価に提供することができる。 A digital video camera shown in FIG. 14B includes a display portion 9701, a display portion 9702, and the like. As the display portion 9701, any of those shown in Embodiments 1 to 6 can be used. By using the display device which is one embodiment of the present invention, a digital video camera capable of high-quality display can be provided at low cost.
図１４（Ｃ）に示す携帯端末は、本体９１０１、表示部９１０２等を含んでいる。表示部９１０２は、実施例１〜６で示すものを適用することができる。本発明の一である表示装置を用いることにより、高画質な表示が可能な携帯端末を安価に提供することができる。 A portable terminal illustrated in FIG. 14C includes a main body 9101, a display portion 9102, and the like. As the display portion 9102, any of those shown in Embodiments 1 to 6 can be used. By using the display device which is one embodiment of the present invention, a portable terminal capable of high-quality display can be provided at low cost.
図１４（Ｄ）に示す携帯型のテレビジョン装置は、本体９３０１、表示部９３０２等を含んでいる。表示部９３０２は、実施例１〜６で示すものを適用することができる。本発明の一である表示装置を用いることにより、高画質な表示が可能な携帯型のテレビジョン装置を安価に提供することができる。このようなテレビジョン装置は携帯電話などの携帯端末に搭載する小型のものから、持ち運びをすることができる中型のもの、また、大型のもの（例えば４０インチ以上）まで、幅広く適用することができる。 A portable television device shown in FIG. 14D includes a main body 9301, a display portion 9302, and the like. As the display portion 9302, any of those shown in Embodiments 1 to 6 can be used. By using the display device which is one embodiment of the present invention, a portable television device capable of high-quality display can be provided at low cost. Such a television device can be widely applied from a small one mounted on a portable terminal such as a cellular phone to a medium-sized one that can be carried and a large one (for example, 40 inches or more). .
図１４（Ｅ）に示す携帯型のコンピュータは、本体９４０１、表示部９４０２等を含んでいる。表示部９４０２は、実施例１〜６で示すものを適用することができる。本発明の一である表示装置を用いることにより、高画質な表示が可能な携帯型のコンピュータを安価に提供することができる。 A portable computer illustrated in FIG. 14E includes a main body 9401, a display portion 9402, and the like. As the display portion 9402, any of those shown in Embodiments 1 to 6 can be used. By using the display device which is one embodiment of the present invention, a portable computer capable of high-quality display can be provided at low cost.
図１４（Ｆ）に示すテレビジョン装置は、本体９６０１、表示部９６０２等を含んでいる。表示部９６０２は、実施例１〜６で示すものを適用することができる。本発明の一である表示装置を用いることにより、高画質な表示が可能なテレビジョン装置を安価に提供することができる。 A television set shown in FIG. 14F includes a main body 9601, a display portion 9602, and the like. The display portion 9602 can be any of those shown in Embodiments 1 to 6. By using the display device which is one embodiment of the present invention, a television device capable of high-quality display can be provided at low cost.
Claims (10)
窒素、希ガス、水素のいずれかの雰囲気において、前記第１の導電層に第２のレーザ光を照射して第２の導電層を形成することを特徴とする半導体装置の作製方法。 While irradiating the first laser beam to the substrate at oxygen atmosphere to form a first conductive layer by applying a composition containing conductive particles on the substrate,
Nitrogen, noble gases, in either an atmosphere of hydrogen, a method for manufacturing a semiconductor device according to claim Rukoto forming forms the second conductive layer is irradiated with a second laser light to the first conductive layer.
窒素、希ガス、水素のいずれかの雰囲気において、前記第１の導電層に第２のレーザ光を照射することによって、前記第１の導電層よりも抵抗値が低い第２の導電層を形成することを特徴とする半導体装置の作製方法。 In a state where acid is irradiated with first laser beam to the substrate at a hydrogen atmosphere, by applying a composition containing conductive particles on the substrate, density first have high of the conductive particles than the composition Forming a conductive layer,
By irradiating the first conductive layer with the second laser light in an atmosphere of nitrogen, rare gas, or hydrogen, the second conductive layer having a lower resistance value than the first conductive layer is formed. the method for manufacturing a semiconductor device according to claim Rukoto forming.
前記第２の導電層は、配線、アンテナ、または電極として機能することを特徴とする半導体装置の作製方法。 In claim 1 or 2,
The method for manufacturing a semiconductor device, wherein the second conductive layer functions as a wiring, an antenna, or an electrode.
前記第２の導電層上に絶縁層を形成し、
前記絶縁層は、ゲート絶縁層、発光物質を含む層または液晶層であることを特徴とする半導体装置の作製方法。 In any one of Claims 1 thru | or 3,
Forming an insulating layer on the second conductive layer;
The method for manufacturing a semiconductor device, wherein the insulating layer is a gate insulating layer, a layer containing a light-emitting substance, or a liquid crystal layer.
前記組成物は、遮光性を有することを特徴とする半導体装置の作製方法。 In any one of Claims 1 thru | or 4,
The method for manufacturing a semiconductor device, wherein the composition has light shielding properties.
前記第１のレーザ光及び前記第２のレーザ光は、可視領域または赤外領域のレーザ光であることを特徴とする半導体装置の作製方法。 In claim 5,
The first laser beam and said second laser beam, a method for manufacturing a semiconductor device which is a laser beam of visible or infrared range.
前記組成物は、透光性を有することを特徴とする半導体装置の作製方法。 In any one of Claims 1 thru | or 4,
The method for manufacturing a semiconductor device, wherein the composition has a light-transmitting property.
前記第１のレーザ光及び前記第２のレーザ光は、紫外領域のレーザ光であることを特徴とする半導体装置の作製方法。 In claim 7,
The first laser beam and said second laser beam, a method for manufacturing a semiconductor device which is a laser beam in the ultraviolet region.
前記酸素雰囲気は、１０〜１００ｖｏｌ％の酸素を含むことを特徴とする半導体装置の作製方法。 In any one of Claims 1 thru | or 8,
The method for manufacturing a semiconductor device, wherein the oxygen atmosphere contains 10 to 100 vol% oxygen.
前記第２のレーザ光のエネルギーまたはパワーは、前記第１のレーザ光のエネルギーまたはパワーよりも大きいことを特徴とする半導体装置の作製方法。 In any one of claims 1 to 9,
A method for manufacturing a semiconductor device, wherein the energy or power of the second laser light is larger than the energy or power of the first laser light.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005302709A JP4732118B2 (en) | 2005-10-18 | 2005-10-18 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005302709A JP4732118B2 (en) | 2005-10-18 | 2005-10-18 | Method for manufacturing semiconductor device |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2007115739A JP2007115739A (en) | 2007-05-10 |
| JP2007115739A5 JP2007115739A5 (en) | 2008-10-23 |
| JP4732118B2 true JP4732118B2 (en) | 2011-07-27 |
Family
ID=38097684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005302709A Expired - Fee Related JP4732118B2 (en) | 2005-10-18 | 2005-10-18 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4732118B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105006656A (en) * | 2015-07-24 | 2015-10-28 | 哈尔滨工业大学 | Electric control scanning waveguide leaky-wave antenna based on liquid crystal |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8334537B2 (en) * | 2007-07-06 | 2012-12-18 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| JP2009290112A (en) * | 2008-05-30 | 2009-12-10 | Fujifilm Corp | Conductive inorganic film, method for manufacturing thereof, wiring board, and semiconductor device |
| FR2958075B1 (en) * | 2010-03-24 | 2012-03-23 | Univ Paris Curie | METHOD FOR PRODUCING A METAL ELECTRODE ON THE SURFACE OF A HYDROPHOBIC MATERIAL |
| JP2012023285A (en) * | 2010-07-16 | 2012-02-02 | Seiko Instruments Inc | Method of manufacturing tft using photosensitive application-type electrode material |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10308120A (en) * | 1997-05-02 | 1998-11-17 | Ulvac Japan Ltd | Baking method for metal paste |
| JP2002339076A (en) * | 2001-05-16 | 2002-11-27 | Jsr Corp | Method for forming metallic copper thin film and composition for forming copper thin film |
| JP2005150710A (en) * | 2003-10-21 | 2005-06-09 | Semiconductor Energy Lab Co Ltd | Manufacturing method for semiconductor device |
-
2005
- 2005-10-18 JP JP2005302709A patent/JP4732118B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10308120A (en) * | 1997-05-02 | 1998-11-17 | Ulvac Japan Ltd | Baking method for metal paste |
| JP2002339076A (en) * | 2001-05-16 | 2002-11-27 | Jsr Corp | Method for forming metallic copper thin film and composition for forming copper thin film |
| JP2005150710A (en) * | 2003-10-21 | 2005-06-09 | Semiconductor Energy Lab Co Ltd | Manufacturing method for semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105006656A (en) * | 2015-07-24 | 2015-10-28 | 哈尔滨工业大学 | Electric control scanning waveguide leaky-wave antenna based on liquid crystal |
| CN105006656B (en) * | 2015-07-24 | 2017-09-29 | 哈尔滨工业大学 | Automatically controlled scanning wave guide wave leakage antenna based on liquid crystal |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007115739A (en) | 2007-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8575618B2 (en) | Electronic device, semiconductor device and manufacturing method thereof | |
| US8030178B2 (en) | Layer having functionality, method for forming flexible substrate having the same, and method for manufacturing semiconductor device | |
| KR101514627B1 (en) | Method for manufacturing semiconductor device | |
| US8110442B2 (en) | Method of manufacturing semiconductor device | |
| CN1925112B (en) | Method for manufacturing semiconductor device | |
| US7713836B2 (en) | Method for forming conductive layer and substrate having the same, and method for manufacturing semiconductor device | |
| US7638378B2 (en) | Method for forming semiconductor device | |
| US20100171117A1 (en) | Semiconductor device and method for manufacturing the same, and electric device | |
| US7563661B2 (en) | Crystallization method for semiconductor film, manufacturing method for semiconductor device, and laser irradiation apparatus | |
| KR20090083362A (en) | Semiconductor device and manufacturing method thereof | |
| JP2008147640A (en) | Semiconductor device and method for manufacturing the same | |
| KR20080072567A (en) | Semiconductor device and manufacturing method thereof | |
| JP4732118B2 (en) | Method for manufacturing semiconductor device | |
| JP2006148082A (en) | Wiring board and method of manufacturing semiconductor device | |
| JP4584075B2 (en) | Method for manufacturing semiconductor device | |
| JP5227552B2 (en) | Thin film transistor, manufacturing method thereof, and semiconductor device | |
| JP5388433B2 (en) | Method for manufacturing semiconductor device | |
| US8173977B2 (en) | Laser irradiation apparatus and laser irradiation method | |
| JP5094099B2 (en) | Method for manufacturing semiconductor device | |
| US7608892B2 (en) | Semiconductor device and manufacturing method of the same | |
| JP4584074B2 (en) | Method for manufacturing semiconductor device | |
| JP2007235118A (en) | Crystallization method of semiconductor film, manufacturing method of semiconductor device, and laser irradiation apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080904 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080904 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100907 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101103 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110412 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110420 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |