JP4731232B2 - 電子素子用の表面実装ベース - Google Patents

電子素子用の表面実装ベース Download PDF

Info

Publication number
JP4731232B2
JP4731232B2 JP2005213185A JP2005213185A JP4731232B2 JP 4731232 B2 JP4731232 B2 JP 4731232B2 JP 2005213185 A JP2005213185 A JP 2005213185A JP 2005213185 A JP2005213185 A JP 2005213185A JP 4731232 B2 JP4731232 B2 JP 4731232B2
Authority
JP
Japan
Prior art keywords
lead
support frame
hole
terminal
mount base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005213185A
Other languages
English (en)
Other versions
JP2007035723A (ja
Inventor
敬一 上村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005213185A priority Critical patent/JP4731232B2/ja
Publication of JP2007035723A publication Critical patent/JP2007035723A/ja
Application granted granted Critical
Publication of JP4731232B2 publication Critical patent/JP4731232B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Connections Arranged To Contact A Plurality Of Conductors (AREA)

Description

本発明は、LEDや水晶振動子等の電子素子を支持し、セット基板への表面実装を容易にするための電子素子用の表面実装ベース、特に製造が容易な表面実装ベースに関する。
水晶振動子を表面実装ベースに搭載して表面実装型としたパッケージは、小型・軽量であることから、特に携帯型の電子機器に内蔵するのに多用されている。通常、そのタイプのパッケージは、表面実装ベースに水晶振動子を搭載して封止される。例えば特許文献1には、水晶振動子が実装されるセット基板との適合性を考慮した表面実装ベースが記載されている。
図2は、特許文献1に記載された表面実装ベースを用いた水晶振動子のパッケージの断面を示す。図示しないが、平面形状は長方形であり、図2にはその長手方向の断面が示される。21は表面実装ベースであり、絶縁性の支持部材22、一対の金属製のリード端子23、および封着ガラス24からなる。表面実装ベース21の上面に水晶振動子25が搭載され、その上部がカバー26により覆われている。
支持部材22は、例えばセラミックからなり、両端部に一対の貫通孔27を有する。リード端子23は、素子接続端子23a、リード部23bおよび実装端子23cを有し、リード部23bを貫通孔27に貫通させて支持部材22に装着されている。貫通孔27には封着ガラス24が充填され、リード端子23を貫通孔27内に封着し、それにより表面実装ベース21の気密性が確保されている。リード端子23の素子接続端子23aは支持部材22の上面側に面して位置し、水晶振動子25の電極と導電性接着剤等により接続されている。実装端子23cは支持部材22の底面側に面するように配置され、セット基板に実装される際の端子として使用される。素子接続端子23aと実装端子23cは、垂直方向のリード部23bに対して、水平方向に互いに逆向きに折曲されている。
封着ガラス24として、固形状ガラスを貫通孔27内に充填し、支持部材22及びリード端子23とともに一体的に焼成する。これにより、固形状ガラスが溶融して、支持部材22及びリード端子23とともに一体化して表面実装ベース21を形成する。
カバー26は、セラミック等の絶縁材からなり、例えばガラス封止によって表面実装ベース21の外周に接合される。
このようなパッケージは、リード端子23の実装端子23cがセット基板の回路端子部(図示せず)に、例えば高熱炉を搬送させて半田によって接合される。その際、金属製の実装端子23cは弾性があるので、セラミック製の支持部材22とセット基板(ガラスエポキシ基板等)との膨張係数差を吸収する。したがって、ヒートサイクル等によって両者間の接合部に加わる外部衝撃を緩和し、例えば半田に生ずるひびや欠けの発生を防止する。
特開2003−297453号公報
上記構成の表面実装ベース21を作製する工程において、リード端子23を支持部材22に装着する際には、リード端子23を貫通孔27内に挿通し治具等を用いて固定した状態で、固形状のガラスを充填する。しかし、リード端子23の挿通を容易にするために、貫通孔27を十分な大きさにせざるを得ないので、リード端子23のリード部23bは、貫通孔27内でガタツキ、位置決めが不安定になるので、製造工程での取り扱いが困難であった。
さらに、同じセット基板(ガラスエポキシ基板等)に実装されるコンデンサおよびダイオードならびにICなどの電子素子の小型化に伴い、電子素子用の表面実装ベースも小型化される傾向が強い。そのため、金属製の実装端子23cを形成する領域に寸法的な制限が生じ弾性が低くなり、リード端子23に作用する外部衝撃を緩和する作用が低下して、表面実装ベースと実装基板の接合部に加わる外部応力により、接合部が破壊される惧れが増大した。
本発明は、組み立てに際し、支持部材に対するリード端子の離脱やガタツキが抑制された状態に位置決めがされ、製造が容易であるとともに、リード端子の装着位置精度を高めることが可能な構造を有し、しかも、リード端子2の弾性が高く確保されて外部衝撃を十分に緩和できる表面実装ベースを提供することを目的とする。
本発明の電子素子用の表面実装ベースは、貫通孔を有する絶縁性の支持部材と、前記貫通孔の内部領域に配置された素子接続部、前記支持部材の外部に配置された実装部、および前記素子接続部と前記実装部との間を連結し前記貫通孔に挿入されたリード部を有するリード端子と、前記支持部材の貫通孔に充填されて前記リード部を前記貫通孔内に封着した封着ガラスとを備える。前記リード部は、前記支持部材を挟持するとともに、前記貫通孔内の前記封着ガラスから前記実装部側に突出した非封着領域を前記貫通孔内に備えている。
本発明の表面実装ベースの構成によれば、リード端子は、支持枠に当接し押圧することにより、支持枠に確実に保持される。それにより、組み立てに際し、支持枠に対するリード端子の離脱やガタツキが抑制された状態に位置決めがされ、その状態で封着ガラスを充填し、焼成することができ、製造が容易であるとともに、リード端子の装着位置精度を高めることが可能である。
さらに、Fe−Ni−Co合金などの金属板で形成されるリード端子は、リード部に設けた非封着領域の弾性により、電子素子の組立工程やガラエポ系基板への実装工程や基板実装後の冷熱サイクルなどによる外部からリード端子に作用する衝撃を緩和する構造になっている。従って、外部応力に対する強度が向上し、長期間の信頼性を維持することができる。
本発明の表面実装ベースにおいて、前記貫通孔の貫通方向における前記非封着領域の長さが0.1mm〜0.5mmであることが好ましい。
また、前記リード部表面と前記支持部材の内表面との間に0.05mm〜0.3mmの間隙を有することが好ましい。
以下、本発明の実施の形態における表面実装ベースについて、図1を参照して具体的に説明する。図1(a)は表面実装ベースの平面図、(b)は側面図、(c)は(a)におけるA−A断面図、(d)は裏面図、(e)は(a)におけるB−B断面図である。この表面実装ベースは、絶縁性の支持枠1、一対の金属製のリード端子2、および封着ガラス3からなる。
支持枠1は、例えばセラミックからなり、概略長方形の枠状の形状を有し、内周面1aにより内腔を形成している。リード端子2は、Fe−Ni−Co合金などの金属板で形成され、素子接続端子2a、リード部2b、および実装端子2cを有し、リード部2bが支持枠1の内腔に挿通され支持枠1に装着されている。支持枠1の内腔には封着ガラス3が充填されて、リード端子2を支持枠1内に封着し、それにより、表面実装ベースの表裏面間での気密性が保持されている。
リード端子2の素子接続端子2aは、支持枠1の上面側に面して位置し、電子素子を搭載する際にその電極と導電性接着剤等により接続される。実装端子2cは、支持枠1の底面側に面するように配置され、セット基板に実装される際の端子として使用される。
リード端子2のリード部2bは、ガラス封着3に封着されていない非封着部2b’を、0.1〜1.0mmの長さで有する。リード部2bに設けられた突起4の作用により、非封着部2b’と支持枠1とは離間しており、0.05mm〜1.5mmの間隙を有する。非封着部2b’と実装端子2cとの間に位置する屈曲部は0.01mm〜1.0mmの曲率半径Rを有しており、外部衝撃を緩和する弾性を強くすることが可能である。
非封着部2b’の長さは0.5mm、非封着部2b’と支持枠1との間隙は0.15mm、非封着部2b’と実装端子2cとの間に位置する屈曲部の曲率半径Rは0.1mmが好適である。
また、非封着部2b’に屈曲部や段差部を設けることで、更に外部衝撃を緩和する弾性を強くすることが出来る。
リード端子2の実装端子2cは、支持枠1の底面を経て外周面1bに沿って延在し、外面対向部2dを形成している。リード端子2のリード部2bは、支持枠1の内周面1aに対向するように配置されている。外面対向部2dとリード部2bは、その間に支持枠1が挟持されるように構成されている。すなわち、外面対向部2dとリード部2bの間の間隔は、支持枠1の内周面1aと外周面1bの間の厚みよりも若干小さく形成されている。したがって、外面対向部2dとリード部2bの間に支持枠1を挿入すれば、リード端子2に撓みを生じて支持枠1を挟持する押圧力が発生し、リード端子2が支持枠1に係合する。より正確に言えば、外面対向部2dとリード部2bの間の間隔とは、支持枠1の外周面1bに対向する外面対向部2dの内面と、リード部2bに形成された支持枠1の内周面1aに向かって突出する突起4との間隔である。その外面対向部2dの内面とリード部2bの突起4の間隔が、支持枠1の厚みよりも小さく形成されている。
上述の挟持作用により、各リード端子2を支持枠1に弾性的に保持させた後、封着ガラス3として固形状ガラスを支持枠1の内腔に充填し、焼成する。それにより、支持枠1に対して、リード端子2が封着ガラス3により一体化され、気密構造が形成される。
以上のように、本実施の形態の構造によれば、支持枠1に各リード端子2が確実に保持された状態で封着工程を行うことができるので、治具を要することなく、リード端子2の離脱やガタツキを抑制することができる。したがって、製造が容易であるとともに、リード端子の装着位置精度を高めることが可能である。
なお、リード部2bに突起4を設けることは必須ではないが、それにより次のような効果が得られる。すなわち、突起4を設けることにより、支持枠1の内周面1aとリード部2bの間に間隙が生じる。その間隙により、内周面1aとリード部2bの間に溶融ガラスが侵入し易くなり、当該箇所における気密性を確保することが容易になる。さらに、本実施の形態においては、内周面1aとリード部2bの間に溶融ガラスが侵入し易くするために、リード端子2のリード部2bは、図1(e)等に表われているように、素子接続端子2aよりも幅が狭く形成されている。
また、外面対向部2dに、支持枠1の外周面1bに向かって凸となるように屈曲形状を付与することもできる。その場合、外面対向部2dとリード部2bの間の間隔は、外面対向部2dの内面の屈曲形状の頂点と、リード部2bに形成された突起4との間隔である。外面対向部2dの形状は、要するに支持枠1に対するリード端子2の装着が容易であること、および装着後に弾性変形による押圧力が発生する条件を満足すれば、どのような形状にしてもよい。例えば、突起状、屈曲部に局面を形成するU字状等でもよい。
本実施の形態においては、素子接続端子2aおよび封着ガラス3の上面は、支持枠1の上端面から窪んで位置し、支持枠1の上部にキャビティ5が形成されている。キャビティ5が形成されていると、素子接続端子2aが支持枠1の内部に収容されて外部に突出しないので、素子搭載前における損傷等を回避する効果が得られる。また、電子素子をキャビティ5内に搭載するように構成することも可能である。
このようなキャビティ5が、本実施の形態においては、単純な直線形状の支持枠1により形成されている。すなわち、支持枠1の内周面1aには、段差が形成されておらず、支持枠1の上下方向において直線状である。したがって、支持枠1の製造が容易であり、また表面実装ベースを組み立てる際に、支持枠1の表裏の識別が不要で、製造工程が簡素である。
さらに、支持枠1の外周面1bには、外面溝6が形成されている。外面溝6には、リード端子2の外面対向部2dが係合している。すなわち、外面溝6により形成された段差により、外面対向部2dが支持枠1の外周面1bを横方向に移動することが規制される。それにより、支持枠1に対してリード端子2を位置決めする効果が得られる。
なお、以上の実施の形態において、支持枠1は平板状としたが、例えば凹部を形成する形状とすることもできる。
本発明の電子素子用の表面実装ベースによれば、組み立てに際して、支持枠に対するリード端子の離脱やガタツキが抑制され、製造が容易であるとともに、リード端子の装着位置精度を高めることが可能である。従って、LEDや水晶振動子等の電子素子を搭載した表面実装用のパッケージに用いるのに好適である。
本発明の一実施形態による電子素子用の表面実装ベースを示す図であり、(a)は平面図、(b)は側面図、(c)は(a)におけるA−A断面図、(d)は裏面図、(e)は(a)におけるB−B断面図 従来例の電子素子用の表面実装ベースの断面図
符号の説明
1 支持枠
1a 内周面
1b 外周面
2 リード端子
2a 素子接続端子
2b リード部
2b’ 非封着部
2c 実装端子
2d 外面対向部
3 封着ガラス
4 突起
5 キャビティ
6 外面溝
21 表面実装ベース
22 支持部材
23a 素子接続端子
23b リード部
23c 実装端子
24 封着ガラス
25 水晶振動子
26 カバー

Claims (3)

  1. 貫通孔を有する絶縁性の支持部材と、
    前記貫通孔の内部領域に配置された素子接続部、前記支持部材の外部に配置された実装部、および前記素子接続部と前記実装部との間を連結し前記貫通孔に挿入されたリード部を有するリード端子と、
    前記支持部材の貫通孔に充填されて前記リード部を前記貫通孔内に封着した封着ガラスとを備え、
    前記リード部は、前記支持部材を挟持するとともに、前記貫通孔内の前記封着ガラスから前記実装部側に突出した非封着領域を前記貫通孔内に備えていることを特徴とする電子素子用の表面実装ベース。
  2. 前記貫通孔の貫通方向における前記非封着領域の長さが0.1mm〜0.5mmである請求項1記載の電子素子用の表面実装ベース。
  3. 前記リード部表面と前記支持部材の内表面との間に0.05mm〜0.3mmの間隙を有する請求項1または2記載の電子素子用の表面実装ベース。
JP2005213185A 2005-07-22 2005-07-22 電子素子用の表面実装ベース Expired - Fee Related JP4731232B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005213185A JP4731232B2 (ja) 2005-07-22 2005-07-22 電子素子用の表面実装ベース

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005213185A JP4731232B2 (ja) 2005-07-22 2005-07-22 電子素子用の表面実装ベース

Publications (2)

Publication Number Publication Date
JP2007035723A JP2007035723A (ja) 2007-02-08
JP4731232B2 true JP4731232B2 (ja) 2011-07-20

Family

ID=37794650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005213185A Expired - Fee Related JP4731232B2 (ja) 2005-07-22 2005-07-22 電子素子用の表面実装ベース

Country Status (1)

Country Link
JP (1) JP4731232B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62158348A (ja) * 1986-01-04 1987-07-14 Fujitsu Ltd リ−ドレスパツケ−ジ
JPS6370449A (ja) * 1986-09-11 1988-03-30 Fujitsu Ltd リ−ドレスパツケ−ジ
JPH09283648A (ja) * 1996-04-11 1997-10-31 Matsushita Electric Ind Co Ltd 表面実装型気密パッケージ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62158348A (ja) * 1986-01-04 1987-07-14 Fujitsu Ltd リ−ドレスパツケ−ジ
JPS6370449A (ja) * 1986-09-11 1988-03-30 Fujitsu Ltd リ−ドレスパツケ−ジ
JPH09283648A (ja) * 1996-04-11 1997-10-31 Matsushita Electric Ind Co Ltd 表面実装型気密パッケージ

Also Published As

Publication number Publication date
JP2007035723A (ja) 2007-02-08

Similar Documents

Publication Publication Date Title
US7351918B2 (en) Surface-mount base for electronic element
WO2006003908A1 (ja) Led表示器用筐体、led表示器及びled表示器連接部材
US10910326B2 (en) Semiconductor package
US11367992B2 (en) Housing for an electronic component, and laser module
JP4731232B2 (ja) 電子素子用の表面実装ベース
JP2006033413A (ja) 圧電振動デバイス
JP2001244355A (ja) 半導体素子用パッケージ
JP2009049258A (ja) 電子部品の実装方法
JP2015176874A (ja) 電子部品装置
US7190235B2 (en) Surface mounted crystal unit
JP4364537B2 (ja) チップ型圧電振動子
JP6496028B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP6681716B2 (ja) 電子部品
TW202224118A (zh) 半導體封裝用管座
JP4373309B2 (ja) 電子部品用パッケージ
JP7054427B2 (ja) 光源モジュールおよびその製造方法
JP5225617B2 (ja) 表面実装用の水晶振動子
JP2870501B2 (ja) 半導体装置
JP2009004835A (ja) 表面実装用水晶デバイスの実装方法
JP4370616B2 (ja) 表面実装型電子部品
JP2009004915A (ja) 表面実装用の水晶デバイス
JP2005268580A (ja) 表面実装型セラミックパッケージ
JP2002009187A (ja) 素子収納用パッケージ
JP2004072637A (ja) 表面実装用の水晶振動子
JP2008124978A (ja) 振動子用表面実装ベース及びこれを用いた水晶振動子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110308

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110419

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees