JP4730272B2

JP4730272B2 - 車両駆動用モータの制御装置

Info

Publication number: JP4730272B2
Application number: JP2006268097A
Authority: JP
Inventors: 紀子松尾; 浩之稲垣
Original assignee: Aisin Seiki Co Ltd; Aisin Corp
Current assignee: Aisin Corp
Priority date: 2006-09-29
Filing date: 2006-09-29
Publication date: 2011-07-20
Anticipated expiration: 2026-09-29
Also published as: JP2008092630A

Description

本発明は、車両駆動用モータの制御装置に関し、特に、機能分散した複数のＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）によって構成された車両駆動用モータの制御装置に関する。

特許文献１に、車両全体を制御するハイブリッド制御部と、ハイブリッド制御部からのトルク指令値に基づいてインバータを制御するモータ制御部と、を有する車両システムが開示されている。

上記モータ制御部とハイブリッド制御部間の通信方式として、例えば、特許文献２に記載のシリアル通信方式が挙げられる。同公報の構成によれば、各制御部（ＣＰＵ）間の経路を少なくすることが可能であり、上記車両の各種装置とこれらを制御するハイブリッド制御部の通信に好適に採用することができると考えられる。

特開２００５−１２９２９号公報特開平５−４６５４９号公報

しかしながら、上記した特許文献２の方式では、同期用のクロック信号が送信されているものの、一方のＣＰＵが通信要求するタイミングと他方のＣＰＵがデータを応答送信するタイミングはそれぞれ規定されていない。このため、例えば、特許文献１の各制御部（ＣＰＵ）間の通信に採用した場合、ハイブリッド制御部におけるトルク指令値の算出処理に遅延が生じると、次のトルク指令タイミングに間に合わず、トルクの応答遅れが生じ、車両本来の性能（算出されたトルク指令値のその本来のタイミングでの制御）を出しきれないという問題点がある。

本発明は、上記した事情に鑑みてなされたものであって、その目的とするところは、上記複数のＣＰＵにより機能分散した構成を持つモータ制御装置の上記トルク遅れ現象の発生を防止することにある。

本発明の第１の視点によれば、トルク指令値に基づいて車両駆動用モータを制御する第１のＣＰＵと、該第１のＣＰＵとシリアル通信線にて接続した第２のＣＰＵとを含む車両駆動用モータの制御装置であって、前記第１のＣＰＵが、所定の時間間隔でトルク指令値の送信を要求するトルク指令値要求手段を備え、前記第２のＣＰＵが、前記第１のＣＰＵからの前記トルク指令値の送信要求を受ける度に、他の処理に優先して割込み処理を行い、該割込み処理にてトルク指令値を算出し、次回のトルク指令値の送信要求までに前記第１のＣＰＵが前記車両駆動用モータを制御できるよう、前記第１のＣＰＵに対して前記トルク指令値を送信するトルク指令値応答手段を備えたことを特徴とする車両駆動用モータの制御装置が提供される。即ち、この車両駆動用モータの制御装置は、前記所定の時間間隔で、トルク指令値を算出するとともに、該トルク指令値によるモータ制御を実行するよう構成される。

本発明によれば、上記複数のＣＰＵをシリアル接続した構成におけるトルクの応答遅れを防止し、意図されたトルク指令値によるモータ制御を適切に行うことが可能となる。その理由は、上記２つのＣＰＵのうち、トルク指令値の受け手側のＣＰＵから所定時間間隔でトルク指令値の送信を要求させるようにし、トルク指令値の算出と該トルク指令値によるモータ制御を、所定の周期で確実に実行できるよう構成したことにある。

続いて、本発明を実施するための最良の形態について図面を参照して詳細に説明する。図１は、本発明に係る車両駆動用モータ制御装置が搭載された車両システムの一例を表した図である。

図１を参照すると、エンジン１１と、バッテリ１９に蓄積された電気で駆動されるモータジェネレータ（以下、「ＭＧ」ともいう）１２との２種類の原動機とが並列に配置され、車軸１５を駆動できるような構成となっている。

また、図１の車両システムは、車両全体の制御を掌るＨＶＣＰＵ（ＨｙｂｒｉｄＶｅｈｉｃｌｅ−ＣＰＵ）２１と、インバータ２６を制御するＭＧＣＰＵ２２と、エンジン１１の停止及び燃焼状態を制御するエンジンＣＰＵ２３と、自動変速機（ＡＭＴ）１３に組み込まれたクラッチアクチュエータ、変速アクチュエータ等を制御するＡＭＴＣＰＵ２４と、インタバータ２６と、を備えている。

モータ制御装置１００は、発進時や変速中にＭＧアシストトルクを出力するようＭＧＣＰＵ２２にトルク指令を送るＨＶＣＰＵ２１と、前記ＨＶＣＰＵ２１からの指令に基づいてインバータ２６を制御するＭＧＣＰＵ２２とを含んで構成される。ＨＶＣＰＵ２１は、エンジンＣＰＵ２３やＡＭＴＣＰＵ２４も制御する上位のＣＰＵとして機能する。

図２は、上記ＨＶＣＰＵ２１とＭＧＣＰＵ２２によって構成されるモータ制御装置１００の構成を模式的に表した図である。図２を参照すると、ＨＶＣＰＵ２１とＭＧＣＰＵ２２は、同期信号（トルク指令値の算出要求信号）用通信線３５と、シリアル通信を行うための通信線３６と、送信イネーブル信号用通信線３７とにより接続されている。

ＭＧＣＰＵ２２は、その内部に、ＨＶＣＰＵ２１からトルク指令値を受信するための受信レジスタ３４と、受信したトルク指令値の格納先となるトルク指令値記憶領域３３とを備えている。

ＨＶＣＰＵ２１は、その内部に、算出したトルク指令値を格納するトルク指令値記憶領域３１と、該トルク指令値の送信用の送信レジスタ３２とを備えている。送信レジスタ３２に入ったデータは、ＭＧＣＰＵ２２から送信される送信イネーブル信号のレベルがＬＯＷ（送信禁止）からＨＩＧＨ（送信可）に切り替ることによってＭＧＣＰＵ２２の受信レジスタ３４に送信される。

図３は、上記ＨＶＣＰＵ２１から送信されるフレーム及びパケットの構成を表した図である。ＨＶＣＰＵ２１から送信するデータは４フレームで１パケットとなっており、１パケットの先頭フレーム（フレーム１）の第９ビットに１が設定され、その他のフレーム（フレーム２、３、４）の第９ビットに０が設定される。

また、フレーム１の第６〜８ビットの３ビットには、送信データがトルク指令値であることを示すデータＩＤが設定される。本実施形態では、トルク指令値のみを取扱うため省略するが、その他のデータＩＤを設定することにより、様々なデータを送信することが可能である。

また、フレーム１の第１〜５ビットの５ビットと、フレーム２、３の第１〜８ビットの８ビットは送信データが格納される。また、フレーム４の第１〜８ビットの８ビットは、通信エラーを判定するためにフレーム１〜３のチェックサム格納エリアとして使用する。

続いて、上記したモータ制御装置の動作について図面を参照して詳細に説明する。図４は、ＭＧトルクアシスト中にＨＶＣＰＵ２１とＭＧＣＰＵ２２によって繰り返し行われる動作を表したフローチャートである。

図４を参照すると、まず、ＭＧ−ＣＰＵ２２が、所定のモータ制御周期、例えば、２ｍｓｅｃ毎といった割込みタイマにて、トルク指令値の算出・送信を要求する同期信号（トルク指令値の算出要求信号）をＨＶＣＰＵ２１に対して送信する（ステップＳ１０１）。

ＨＶＣＰＵ２１は、前記同期信号を受信すると、他の処理に優先して割込み処理を行い、この割込み処理にてトルク指令値の演算を行う（ステップＳ１０２）。演算したトルク指令値は、図３に示す対応で、トルク指令値記憶領域３１に格納された後、送信レジスタ３２にセットされる。

一方、ＭＧ−ＣＰＵ２２では、ＤＭＡ（ＤｉｒｅｃｔＭｅｍｏｒｙＡｃｃｅｓｓ）を行うべきメモリアドレス及び転送回数等のＤＭＡレジスタの設定（ステップＳ１０３）、ＤＭＡ転送の許可を行った後（ステップＳ１０４）、ＨＶＣＰＵ２１からデータを送信してもらうため、送信イネーブル信号のレベルをＬＯＷ（送信禁止）からＨＩＧＨ（送信可）にし、データ送信を許可する処理が行われる（ステップＳ１０５）。

ＨＶＣＰＵ２１は、前記送信イネーブル信号が切り替ったタイミングで、ステップＳ１０２で算出したトルク指令値を格納したデータをＵＡＲＴ（ＵｎｉｖｅｒｓａｌＡｓｙｎｃｈｒｏｎｏｕｓＲｅｃｅｉｖｅｒＴｒａｎｓｍｉｔｔｅｒ）等によりシリアル変換して送信する（ステップＳ１０６）。

ＨＶＣＰＵ２１からトルク指令値が格納されたデータの送信が行われると、ＭＧＣＰＵ２２側では、ＵＡＲＴ受信処理、トルク指令値記憶領域３３へのＤＭＡ転送が行われる。その後、ＭＧＣＰＵ２２は、送信イネーブル信号のレベルをＨＩＧＨ（送信可）からＬＯＷ（送信禁止）に戻し（ステップＳ１０７）、ＤＭＡ転送の強制終了を行う（ステップＳ１０８）。

ＭＧＣＰＵ２２は、トルク指令値記憶領域３３に格納された受信データからトルク指令値の取り出しや通信エラーのチェック等の受信データ処理を行った後（ステップＳ１０９）、電流値に変換し（ステップＳ１１０）、該電流値を用いてインバータ２６に対する電流制御を行う（ステップＳ１１１）。

図５は、上記一連のフローを繰り返すことによって実現されるＭＧＣＰＵ２２及びＨＶＣＰＵ２１の連係動作を表した図である。図５に示されているように、ＨＶＣＰＵ２１が、ＭＧＣＰＵ２２からの同期信号をトリガにして割り込み処理にてトルク指令値の演算を行い、所定の時間内にトルク指令値データを応答するように構成したため、ＭＧＣＰＵ２２は、所定のサイクル（Ｎｍｓｅｃ）で、受信したトルク指令値を電流値に変換し電流制御を行うまでの一連の処理を遂行することが可能となっている。

以上のように、本実施形態では、トルク指令値の受け手であるＭＧＣＰＵ２２に上記同期信号を送信させ、２つのＣＰＵにそれぞれ割り当てられた処理が、所定の周期で完了するよう構成したため、トルクの応答遅れがなくなるという効果が達成されている。

以上、本発明の好適な実施形態を説明したが、本発明の技術的範囲は、上述した実施形態に限定されるものではなく、指令値の受け手側の同期信号（要求信号）をトリガとして２つのＣＰＵが連係動作し、所定の時間間隔でトルク指令値の算出と、モータ制御を実行するよう構成するという本発明の要旨を逸脱しない範囲で、各種の変形・置換をなしうることはいうまでもない。例えば、本発明に係る車両駆動用モータ制御装置は、上記した実施形態で例示した車両システムに限定されるものではなく、精緻なトルク制御が要求される車両であれば、好適に適用可能である。

また、上記した実施形態で例示した送受信プロトコル、送信データフレームやパケットの構成もあくまでその好適な一例を示したものに過ぎず、車両駆動用モータ制御装置内部のメモリ構成や通信方式の仕様に応じて適宜変更することが可能である。

本発明に係る車両駆動用モータ制御装置が搭載された車両システムの一例を表した図である。本発明の第１の実施形態に係るモータ制御装置の構成を模式的に表した図である。本発明の第１の実施形態に係るモータ制御装置のＨＶＣＰＵより送信されるフレーム及びパケットの構成を表した図である。本発明の第１の実施形態に係るモータ制御装置のＭＧＣＰＵ及びＨＶＣＰＵで所定時間毎に実行させる処理を表したフローチャートである。図４の処理のフローを繰り返すことによって実現されるＭＧ−ＣＰＵ及びＨＶ−ＣＰＵの連係動作を表した図である。

符号の説明

１１エンジン
１２モータジェネレータ（ＭＧ）
１３自動変速機（ＡＭＴ）
１５車軸
１９バッテリ
２１ＨＶＣＰＵ（ＨｙｂｒｉｄＶｅｈｉｃｌｅ−ＣＰＵ）
２２ＭＧＣＰＵ
２３エンジンＣＰＵ
２４ＡＭＴＣＰＵ
２６インバータ
３１トルク指令値記憶領域
３２送信レジスタ
３３トルク指令値記憶領域
３４受信レジスタ
３５同期信号用通信線
３６シリアル通信線
３７送信イネーブル信号用通信線
１００モータ制御装置

Claims

トルク指令値に基づいて車両駆動用モータを制御する第１のＣＰＵと、該第１のＣＰＵとシリアル通信線にて接続した第２のＣＰＵとを含む車両駆動用モータの制御装置であって、
前記第１のＣＰＵが、所定の時間間隔でトルク指令値の送信を要求するトルク指令値要求手段を備え、
前記第２のＣＰＵが、前記第１のＣＰＵからの前記トルク指令値の送信要求を受ける度に、他の処理に優先して割込み処理を行い、該割込み処理にてトルク指令値を算出し、次回のトルク指令値の送信要求までに前記第１のＣＰＵが前記車両駆動用モータを制御できるよう、前記第１のＣＰＵに対して前記トルク指令値を送信するトルク指令値応答手段を備え、
前記所定の時間間隔で、トルク指令値を算出するとともに、該トルク指令値によるモータ制御を実行するよう構成されたこと、
を特徴とする車両駆動用モータの制御装置。
前記第１のＣＰＵが、ハイブリッド車のインバータに接続されたモータジェネレータ制御用ＣＰＵであり、前記トルク指令値を前記インバータの制御電流値に変換して、モータ制御を実行すること、
を特徴とする請求項１に記載の車両駆動用モータの制御装置。
前記第２のＣＰＵが、少なくとも前記モータジェネレータ制御用ＣＰＵ及び変速制御用ＣＰＵを制御する上位ＣＰＵであること、
を特徴とする請求項１又は２に記載の車両駆動用モータの制御装置。