JP4728083B2 - メディア処理装置 - Google Patents
メディア処理装置 Download PDFInfo
- Publication number
- JP4728083B2 JP4728083B2 JP2005301016A JP2005301016A JP4728083B2 JP 4728083 B2 JP4728083 B2 JP 4728083B2 JP 2005301016 A JP2005301016 A JP 2005301016A JP 2005301016 A JP2005301016 A JP 2005301016A JP 4728083 B2 JP4728083 B2 JP 4728083B2
- Authority
- JP
- Japan
- Prior art keywords
- processing
- media processing
- block
- media
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Image Processing (AREA)
Description
これにより、本発明におけるメディア処理装置は、制御手段が有する複数のCPUが、割り当てられたリアルタイム性を保証する必要がない処理を行う。これにより、メディア処理手段は、リアルタイム性が要求されない単発の処理を行う必要がない。よって、メディア処理手段は、メディア処理に必要な処理能力以上の高い処理能力を有さなくともよい。すなわち、メディア処理装置のコストを削減することができる。
これにより、本発明におけるメディア処理装置は、複数のCPUが行う処理を、容易に制御することができる。
これにより、本発明におけるメディア処理装置は、メディア処理手段の物理プロセッサの個数を変更しても、容易に割り当て制御を行うことができる。また、メディア処理において、メディア処理手段の複数の物理プロセッサの処理能力を有効に使用することができる。
これにより、本発明におけるメディア処理装置は、システムLSIとして形成することができる。
本実施の形態におけるメディア処理装置は、リアルタイム性の要求される処理(以下、「リアルタイム処理」と呼ぶ。)を、メディア処理ブロックが有するプロセッサをハードウェア制御により時分割で性能分割された複数の仮想プロセッサが処理する。また、リアルタイム性の要求されない処理(以下、「非リアルタイム処理」と呼ぶ。)を、マイコンブロックが有する複数のCPUが処理する。これにより、本実施の形態におけるメディア処理装置は、リアルタイム処理および非リアルタイム処理を、コストをかけずに性能保証するという最適な処理を行うことができる。
図1に示すメディア処理装置は、映像信号または音声信号等のメディア信号のメディア処理を行う半導体基板上に形成された1チップのシステムLSIであり、マイコンブロック1と、メディア処理ブロック2と、ストリームI/Oブロック3と、AVI/O(Audio Visual Input Output)ブロック4と、メモリ制御ブロック5とを備える。
実施の形態1におけるメディア処理装置は、メディア処理ブロックに1個のプロセッサブロック7を備えていたが、実施の形態2では、メディア処理ブロックに複数のプロセッサブロック7を備えたメディア処理装置について説明する。
2 メディア処理ブロック
3 ストリームI/Oブロック
4 AVI/Oブロック
5 メモリ制御ブロック
6、6a、6b、6c、103、103a、103b、103c CPU
7、7a、7b、7c プロセッサブロック
8、8a、8b、8c、8d 仮想プロセッサ
9a 制御バス
9b、9c、9d、104 データバス
10a、10b、10c、10d、26、27、28、30、31、32 タスク
21 外部メモリ
22 リアルタイムタスク群
23 非リアルタイムタスク群
24、29 処理内容
25 サイクル数
102 データ入出力部
Claims (8)
- 複数のタイムスロットからなる処理の単位である1周期を有するメディア処理を行うメディア処理ブロックと、
前記メディア処理ブロックの制御を行うマイコンブロックとを備え、
前記メディア処理ブロックは、物理プロセッサを備え、
前記物理プロセッサは、複数の仮想プロセッサを備え、
前記マイコンブロックはCPUを備え、
前記複数の仮想プロセッサのそれぞれを前記複数のタイムスロットのそれぞれに割り当て、割り当てる性能をクロックサイクル数として定義し、ハードウェア制御により定義されたクロックサイクル数を実行した前記複数のタイムスロットを切り替えることにより、前記複数の仮想プロセッサにメディア処理ブロックの処理能力を分割し、
前記CPUは、リアルタイム性を保証する必要がない非リアルタイム処理を行い、
前記複数の仮想プロセッサのうち少なくとも1つを非リアルタイム処理に割り当てることで、前記マイコンブロックの処理能力以上の処理能力を、非リアルタイム処理に割り当てる
ことを特徴とするメディア処理装置。 - 前記マイコンブロックは、マルチプロセッサに対応したOSを搭載し、システム全体の制御を行い、
前記メディア処理は、複数の処理を含み、
前記各仮想プロセッサは、割り当てられた前記各処理を行い、
前記各仮想プロセッサには、前記割り当てられた各処理に必要な処理能力に応じてタイムスロットが割り当てられる
ことを特徴とする請求項1記載のメディア処理装置。 - 前記マイコンブロックは、複数のCPUを備え、
前記各CPUは、非リアルタイム処理を行う
ことを特徴とする請求項1又は2記載のメディア処理装置。 - 前記複数の仮想プロセッサのうち非リアルタイム処理に割り当てられた仮想プロセッサ以外の仮想プロセッサは、リアルタイム性を保証する必要がある処理を行う
ことを特徴とする請求項1〜3記載のうちいずれか一つのメディア処理装置。 - 前記メディア処理ブロックは、複数の物理プロセッサを備え、
各物理プロセッサは、ハードウェア制御により時分割で性能分割された複数の仮想プロセッサを備える
ことを特徴とする請求項1〜4記載のうちいずれか一つのメディア処理装置。 - 前記各物理プロセッサは、同一の機能記述、同一のネットリストおよび同一形状のレイアウトマスクのうち少なくとも一つを用い形成される
ことを特徴とする請求項5記載のメディア処理装置。 - 前記メディア処理は、映像ストリームまたは音声ストリームの圧縮または伸張のうち少なくとも一つを含む
ことを特徴とする請求項1〜6記載のうちいずれか一つのメディア処理装置。 - 前記メディア処理装置は、一つの半導体基板上に形成される
ことを特徴とする請求項1〜7記載のうちいずれか一つのメディア処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005301016A JP4728083B2 (ja) | 2005-10-14 | 2005-10-14 | メディア処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005301016A JP4728083B2 (ja) | 2005-10-14 | 2005-10-14 | メディア処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007109109A JP2007109109A (ja) | 2007-04-26 |
JP4728083B2 true JP4728083B2 (ja) | 2011-07-20 |
Family
ID=38034922
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005301016A Expired - Fee Related JP4728083B2 (ja) | 2005-10-14 | 2005-10-14 | メディア処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4728083B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009064303A (ja) * | 2007-09-07 | 2009-03-26 | Ricoh Co Ltd | 撮像装置、共用リソース管理方法、およびプログラム |
JP4985662B2 (ja) * | 2009-01-22 | 2012-07-25 | 株式会社デンソー | プログラム、及び制御装置 |
WO2010095182A1 (ja) * | 2009-02-17 | 2010-08-26 | パナソニック株式会社 | マルチスレッドプロセッサ及びデジタルテレビシステム |
US8762644B2 (en) * | 2010-10-15 | 2014-06-24 | Qualcomm Incorporated | Low-power audio decoding and playback using cached images |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0934733A (ja) * | 1995-07-24 | 1997-02-07 | Toshiba Corp | 分散スケジューリングシステム |
JPH10334055A (ja) * | 1997-06-03 | 1998-12-18 | Sony Corp | マルチプロセッサ・システム |
JP2001034588A (ja) * | 1999-07-16 | 2001-02-09 | Sony Corp | データ処理装置 |
JP2002366534A (ja) * | 2001-03-22 | 2002-12-20 | Sony Computer Entertainment Inc | コンピュータ・プロセッサ及び処理装置 |
-
2005
- 2005-10-14 JP JP2005301016A patent/JP4728083B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0934733A (ja) * | 1995-07-24 | 1997-02-07 | Toshiba Corp | 分散スケジューリングシステム |
JPH10334055A (ja) * | 1997-06-03 | 1998-12-18 | Sony Corp | マルチプロセッサ・システム |
JP2001034588A (ja) * | 1999-07-16 | 2001-02-09 | Sony Corp | データ処理装置 |
JP2002366534A (ja) * | 2001-03-22 | 2002-12-20 | Sony Computer Entertainment Inc | コンピュータ・プロセッサ及び処理装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2007109109A (ja) | 2007-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4519082B2 (ja) | 情報処理方法、動画サムネイル表示方法、復号化装置、および情報処理装置 | |
RU2412465C2 (ru) | Способы одновременного выполнения нескольких задач в медиаплеерах | |
KR19980063551A (ko) | 신호 처리 장치 및 소프트웨어 | |
US20060088279A1 (en) | Reproduction apparatus, data processing system, reproduction method, program, and storage medium | |
JP2013542493A (ja) | 複数のメモリチャネルを有するコンピューティングシステムにおけるメモリバッファの割り当て | |
CN113568731B (zh) | 一种任务调度方法、芯片以及电子设备 | |
JP4728083B2 (ja) | メディア処理装置 | |
JP4789777B2 (ja) | タスクの分配方法および情報処理装置 | |
CN113892134A (zh) | 具有优化的性能的多媒体*** | |
KR20010029924A (ko) | 데이터 처리장치 | |
US20060095637A1 (en) | Bus control device, arbitration device, integrated circuit device, bus control method, and arbitration method | |
JPH10108199A (ja) | 画像符号化装置 | |
TWI391911B (zh) | 記憶體存取裝置及使用該記憶體存取裝置的顯示器 | |
US8688947B1 (en) | Aligned data access | |
JP2010518478A (ja) | オーバヘッドのない独立並列画像処理 | |
JP4011082B2 (ja) | 情報処理装置、グラフィックプロセッサ、制御用プロセッサおよび情報処理方法 | |
JP5096923B2 (ja) | 動的再構成論理回路を有するマルチスレッドプロセッサ | |
US20060088285A1 (en) | Reproduction apparatus, data processing system, reproduction method, program, and storage medium | |
JPWO2006109623A1 (ja) | コンピュータシステム、コンフィギュレーション情報を表すデータ構造、並びにマッピング装置および方法 | |
JP2007206255A (ja) | 表示制御装置及び負荷分散方法 | |
US20010031007A1 (en) | Audio and video processing apparatus | |
EP1342155A2 (en) | Entertainment apparatus, control method and computer program with kernel function realizing mechanism | |
JP3327900B2 (ja) | データ処理装置 | |
CN111290701B (zh) | 数据读写控制方法、装置、介质和电子设备 | |
JP4421593B2 (ja) | マルチプロセッサシステム、その制御方法、プログラム及び情報記憶媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081006 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100809 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110215 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110221 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110405 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110414 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |