JP4725563B2 - ノイズ発生回路、半導体集積回路、及び、ノイズ耐性評価方法 - Google Patents
ノイズ発生回路、半導体集積回路、及び、ノイズ耐性評価方法 Download PDFInfo
- Publication number
- JP4725563B2 JP4725563B2 JP2007222233A JP2007222233A JP4725563B2 JP 4725563 B2 JP4725563 B2 JP 4725563B2 JP 2007222233 A JP2007222233 A JP 2007222233A JP 2007222233 A JP2007222233 A JP 2007222233A JP 4725563 B2 JP4725563 B2 JP 4725563B2
- Authority
- JP
- Japan
- Prior art keywords
- noise
- circuit
- latch
- data
- ndata
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
12:ノイズ源(ノイズ発生回路)
13:AND回路
14:インバータ
15、17:セレクタ
16:バッファ
Claims (7)
- クロック信号に同期して、所定のノイズパターンデータNDATAをラッチする複数のラッチ回路を有し、
前記複数のラッチ回路が縦続に接続され、該縦続接続において隣接する2つのラッチ回路の間に、データセレクト信号に従って、ノイズパターンデータNDATA又は前段のラッチ回路の出力データを選択して出力するセレクタを更に有し、前記ラッチ回路は、前記セレクタが出力するノイズパターンデータNDATA又は前段のラッチ回路の出力データに対応するデータをラッチする、ことを特徴とするノイズ発生回路。 - 動作状態/非動作状態を制御するためのノイズイネーブル信号に基づき、該ノイズイネーブル信号が動作状態を示すとき、前記ラッチ回路を動作させる、ことを特徴とする請求項1に記載のノイズ発生回路。
- 半導体集積回路内のエリアを領域分割した複数の小エリアに対応して、クロック信号に同期して、所定のノイズパターンデータNDATAをラッチする複数のラッチ回路を有するノイズ発生回路を複数備え、
前記各ノイズ発生回路では、前記複数のラッチ回路が縦続に接続されており、前記ノイズ発生回路は、前記縦続接続において隣接する2つのラッチ回路の間に、データセレクト信号に従って、ノイズパターンデータNDATA又は前段のラッチ回路の出力データを選択して出力するセレクタを更に有し、前記ラッチ回路は、前記セレクタが出力するノイズパターンデータNDATA又は前段のラッチ回路の出力データに対応するデータをラッチする、ことを特徴とする半導体集積回路。 - 前記データセレクト信号によって、各小エリアにて、前記ラッチ回路がラッチするデータが個別に選択可能であることを特徴とする請求項3に記載の半導体集積回路。
- 前記ノイズ発生回路は、動作状態/非動作状態を制御するためのノイズイネーブル信号に基づき、該ノイズイネーブル信号が動作状態を示すとき、前記ラッチ回路を動作させることを特徴とする請求項3又は4に記載の半導体集積回路。
- 前記ノイズイネーブル信号によって、各小エリアにて、個別にノイズ発生回路の動作状態/非動作状態が制御可能である、ことを特徴とする請求項5に記載の半導体集積回路。
- 半導体集積回路内のエリアを領域分割した複数の小エリアに対応して、クロック信号に同期して、所定のノイズパターンデータNDATAをラッチする複数のラッチ回路を有するノイズ発生回路を複数備え、前記各ノイズ発生回路では、前記複数のラッチ回路が縦続に接続されており、前記ノイズ発生回路は、前記縦続接続において隣接する2つのラッチ回路の間に、データセレクト信号に従って、ノイズパターンデータNDATA又は前段のラッチ回路の出力データを選択して出力するセレクタを更に有し、前記ラッチ回路は、前記セレクタが出力するノイズパターンデータNDATA又は前段のラッチ回路の出力データに対応するデータをラッチする半導体集積回路を用いたノイズ耐性評価方法であって、
前記各小エリアに対応するノイズ発生回路のうちで所望のノイズ発生回路を動作状態に制御し、ノイズ耐性評価を行うことを特徴とするノイズ耐性評価方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007222233A JP4725563B2 (ja) | 2007-08-29 | 2007-08-29 | ノイズ発生回路、半導体集積回路、及び、ノイズ耐性評価方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007222233A JP4725563B2 (ja) | 2007-08-29 | 2007-08-29 | ノイズ発生回路、半導体集積回路、及び、ノイズ耐性評価方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009054916A JP2009054916A (ja) | 2009-03-12 |
JP4725563B2 true JP4725563B2 (ja) | 2011-07-13 |
Family
ID=40505707
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007222233A Expired - Fee Related JP4725563B2 (ja) | 2007-08-29 | 2007-08-29 | ノイズ発生回路、半導体集積回路、及び、ノイズ耐性評価方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4725563B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5493776B2 (ja) * | 2009-11-27 | 2014-05-14 | 株式会社リコー | 半導体装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63301553A (ja) * | 1987-05-30 | 1988-12-08 | Toshiba Corp | 半導体集積回路装置 |
JP2006014065A (ja) * | 2004-06-28 | 2006-01-12 | Fujitsu Ltd | 半導体装置 |
JP2006018712A (ja) * | 2004-07-05 | 2006-01-19 | Ricoh Co Ltd | デジタル・アナログ混載型半導体集積回路 |
-
2007
- 2007-08-29 JP JP2007222233A patent/JP4725563B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63301553A (ja) * | 1987-05-30 | 1988-12-08 | Toshiba Corp | 半導体集積回路装置 |
JP2006014065A (ja) * | 2004-06-28 | 2006-01-12 | Fujitsu Ltd | 半導体装置 |
JP2006018712A (ja) * | 2004-07-05 | 2006-01-19 | Ricoh Co Ltd | デジタル・アナログ混載型半導体集積回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2009054916A (ja) | 2009-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5164266B2 (ja) | 半導体装置 | |
JP3878236B2 (ja) | フリップフロップ制御器 | |
JPH05249186A (ja) | 論理回路テスト装置及び論理回路テスト方法 | |
KR20050112972A (ko) | 스캔 플립-플롭 회로 및 그를 포함한 반도체 집적 회로 장치 | |
JP2012118976A (ja) | 集積回路、クロックゲート回路、および方法 | |
KR100612417B1 (ko) | 펄스-기반 고속 저전력 게이티드 플롭플롭 회로 | |
JP5446358B2 (ja) | 半導体集積回路およびそのテスト方法 | |
US20070159226A1 (en) | Clock generator | |
KR100674910B1 (ko) | 글리치를 유발하지 않는 클럭 스위칭 회로 | |
JP2005303464A (ja) | フリップフロップ | |
JP2009218839A (ja) | クロック供給回路 | |
JP4725563B2 (ja) | ノイズ発生回路、半導体集積回路、及び、ノイズ耐性評価方法 | |
JPH04313119A (ja) | 疑似乱数パタン発生器 | |
JP3420142B2 (ja) | スキャンパステスト用のフリップフロップ回路 | |
WO2017199790A1 (ja) | 半導体集積回路 | |
JP2006072777A (ja) | 半導体論理回路におけるクロック分配回路およびその方法 | |
JP3842571B2 (ja) | フリップフロップ回路 | |
US7243280B2 (en) | Semiconductor circuit apparatus and test method thereof | |
JP2007171060A (ja) | 動作モード設定回路、動作モード設定回路を有するlsi、及び動作モード設定方法 | |
JP2007109720A (ja) | 半導体集積回路の配線構造及び半導体集積回路の配線方法 | |
JP2005210009A (ja) | 半導体集積回路 | |
JP2013156073A (ja) | 半導体装置 | |
JP5231065B2 (ja) | スキャン用フリップフロップ回路 | |
JPH10239400A (ja) | 論理ゲート回路およびスキャン機能付きラッチ回路 | |
JP3328229B2 (ja) | クロック・ツリー回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101228 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110315 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110328 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |