JP4717172B2 - タングステンビットラインの形成方法 - Google Patents
タングステンビットラインの形成方法 Download PDFInfo
- Publication number
- JP4717172B2 JP4717172B2 JP33289499A JP33289499A JP4717172B2 JP 4717172 B2 JP4717172 B2 JP 4717172B2 JP 33289499 A JP33289499 A JP 33289499A JP 33289499 A JP33289499 A JP 33289499A JP 4717172 B2 JP4717172 B2 JP 4717172B2
- Authority
- JP
- Japan
- Prior art keywords
- bit line
- forming
- tungsten
- heat treatment
- titanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 59
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 title claims description 59
- 239000010937 tungsten Substances 0.000 title claims description 59
- 229910052721 tungsten Inorganic materials 0.000 title claims description 59
- 239000010410 layer Substances 0.000 claims description 82
- 239000012535 impurity Substances 0.000 claims description 46
- 238000010438 heat treatment Methods 0.000 claims description 45
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 35
- 229910052710 silicon Inorganic materials 0.000 claims description 35
- 239000010703 silicon Substances 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 34
- 239000011229 interlayer Substances 0.000 claims description 29
- 239000010936 titanium Substances 0.000 claims description 27
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 27
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 26
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 23
- 229910052719 titanium Inorganic materials 0.000 claims description 23
- 239000003990 capacitor Substances 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 31
- 229920005591 polysilicon Polymers 0.000 description 31
- 238000009792 diffusion process Methods 0.000 description 13
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 13
- 229910021342 tungsten silicide Inorganic materials 0.000 description 13
- 230000004888 barrier function Effects 0.000 description 12
- 235000012431 wafers Nutrition 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 150000004767 nitrides Chemical class 0.000 description 8
- 229910008486 TiSix Inorganic materials 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 230000002265 prevention Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 238000005054 agglomeration Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001493 electron microscopy Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体素子のビットラインの形成方法に関し、特にコンタクト抵抗を低減し且つ拡散隔壁特性を向上させて接合部における漏れ電流を減少させるのに適したタングステンビットラインの形成方法に関する。
【０００２】
【従来の技術】
一般に、ＤＲＡＭ等の半導体素子の高集積化に伴い、ドープされたポリシリコン或いはタングステンシリサイド／ポリシリコン(WSix/Polysilicon)積層構造のビットラインが使用される。しかしながら、この場合、ビットラインが高い比抵抗値を有するため素子の動作速度が遅くなる。
【０００３】
また、ドープされたポリシリコンをビットラインとして用いる場合、コンタクトするシリコン基板のドーピングタイプ(doping type)により、ビットラインとして用いたポリシリコンのドーピングタイプが変わる。さらに、ドープされたポリシリコンのドーピングタイプが変わることを防止するべく、ドープされたポリシリコンをシリコン基板に直接的にコンタクトさせず、別の金属を利用してコンタクトさせる。このため、製造工程が複雑となり、素子サイズの大型化を招く。
【０００４】
最近では、上記の問題を解決するために、約８０〜１００μΩｃｍの比抵抗を有するタングステンシリサイド(WSix)よりも遥かに低い比抵抗を有するタングステン（比抵抗；約１０〜１５μΩｃｍ）をビットラインとして使用する研究が行われている。タングステンをビットラインとして用いる場合には、コンデンサの形成で行われる高温熱処理に際して、タングステンビットラインのコンタクト層として使用されるチタン（Ti）層とシリコン基板のシリコン（Si）とが反応してチタンシリサイド(TiSix)層が形成された後、塊(agglomeration)になる。このため、コンタクト抵抗が高くなるか、或いは接合部が破壊されて接合部における漏れ電流が生じる等の問題が発生する。
【０００５】
すなわち、コンデンサを形成した後にビットラインを形成するトレンチコンデンサタイプのＤＲＡＭ素子の場合、後の工程においてち６００℃を超える熱処理工程は不要である。しかしながら、ビットラインを形成してからコンデンサを形成するＤＲＡＭ素子の場合には、コンデンサの形成時に行われる６００℃以上の高温熱処理時に、タングステンビットラインのコンタクト層として用いられるチタン（Ti）層とシリコン基板のシリコンSiとが反応してチタンシリサイド（TiSix）が形成され、この後に塊になる。このため、コンタクトサイズが小さくなりコンタクト抵抗が高くなるか、或いはコンタクトするソース／ドレインの接合部が破壊されて接合部における漏れ電流が生じる。
【０００６】
以下、フィールド酸化膜、ウェル、ゲートライン、Ｎ型及びＰ型ソース／ドレイン不純物領域、および層間絶縁膜(ILD layer)を形成した後、タングステンシリサイド／ポリシリコン積層構造のビットラインを形成、或いはタングステンを使用してビットラインを形成する従来のビットラインの形成方法を添付図面を参照して説明する。
【０００７】
図１（ａ）〜図２（ｂ）は従来のタングステンシリサイド／ポリシリコン積層構造のビットラインの形成工程の断面図である。
図１（ａ）に示すように、シリコン基板１上にフィールド酸化膜（図示せず）、ゲート絶縁膜２、ポリシリコン／タングステンシリサイドが積層されたゲートライン３、キャップゲート絶縁膜４、側壁絶縁膜５、及びソース／ドレイン不純物領域６、７を形成する。ここで、セル領域のソース／ドレイン不純物領域６はＮ型で、周辺領域のソース／ドレイン不純物領域７はＰ型である。そして、キャップゲート絶縁膜４を含む基板１の全面に第１層間絶縁膜８を形成した後、写真食刻工程でセル領域のソース／ドレイン不純物領域６上の第１層間絶縁膜８を選択的に除去して前記ソース／ドレイン不純物領域６にビットラインコンタクトホールを形成する。さらに、図示していないが、写真食刻工程で使用されたフォトレジストを除去し、クリーニング作業並びに自然酸化膜の除去のための洗浄作業を行う。
【０００８】
図１（ｂ）に示すように、ビットラインコンタクトホールを埋めるように第１層間絶縁膜８の全面にポリシリコン９を蒸着する。ここで、蒸着されたポリシリコンをエッチバックしてコンタクトホールにのみ残した後、再びポリシリコンを蒸着してもよい。
【０００９】
そして、前記ポリシリコン９上にタングステンシリサイド層１０、酸化膜１１を順次に蒸着する。ここで、酸化膜１１はタングステンシリサイド層１０のキャップ(capping)の役割を果たすためのものである。該酸化膜１１を蒸着しない場合もある。
【００１０】
図２（ａ）に示すように、写真食刻工程で前記酸化膜１１、前記タングステンシリサイド層１０、及びポリシリコン層９を選択的に除去してビットライン１６を形成する。
【００１１】
図２（ｂ）に示すように、酸化膜１１を含む第１層間絶縁膜８の全面にビットライン１６と他のラインとの電気的な短絡のための第２層間絶縁膜１２を蒸着する。そして、周辺領域のソース／ドレイン不純物領域７上の第２層間絶縁膜１２を選択的に除去してコンタクトホールを形成した後、全面に金属コンタクト層及びバリヤ層（TiN／Ti）１３を形成する。その後、第２層間絶縁膜１２の全面に金属層１４及びキャップ絶縁膜１５を順次形成した後、写真食刻工程で信号ラインをパターニングする。
【００１２】
一方、従来のタングステンを用いたビットラインを形成する方法について説明する。
図３（ａ）〜図５は従来のタングステンを用いたビットラインの形成工程の断面図である。
【００１３】
図３（ａ）に示すように、シリコン基板１上にフィールド酸化膜（図示せず）、ゲート絶縁膜２、ポリシリコン／タングステンシリサイドが積層されたゲートライン３、キャップゲート絶縁膜４、側壁絶縁膜５、及びソース／ドレイン不純物領域６、７を形成する。ここで、セル領域のソース／ドレイン不純物領域６はＮ型であり、周辺領域のソース／ドレイン不純物領域７はＰ型である。そして、コンタクトプラグとして用られるドープされたポリシリコン１８を蒸着し、前記セル領域のソース／ドレイン不純物領域６上にのみ残るように前記ドープされたポリシリコン１８を選択的に除去する。この後に形成されるタングステンビットライン間の電気的な短絡のために第１層間絶縁膜８を基板１の全面に形成した後、写真食刻工程で前記ドープされたポリシリコン１８層上及び周辺領域のソース／ドレイン不純物領域７にコンタクトホールを形成する。
【００１４】
図３（ｂ）に示すように、タングステンビットラインのコンタクト層として用いられるチタン層１９を第１層間絶縁膜８の全面に薄く形成し、その上にタングステンビットラインの拡散防止層として用いられる窒化チタン膜２０を蒸着した後、ＲＴＰ(Rapid Thermal Process)装置または炉装置を用いた熱処理を行ってチタン層１９とシリコン基板１とを反応させてチタンシリサイド（TiSix）層（図３（ｂ）には図示せず、図６には符号２２で示している。）を形成する。ここで、ＲＴＰ装置を用いる場合、６００〜７５０℃の温度で１０〜１２０秒間熱処理し、炉装置を用いる場合には５５０〜６５０℃の温度で約１〜６０分間熱処理する。さらに、窒化チタン膜２０の全面にタングステン層２１を蒸着する。
【００１５】
図４（ａ）に示すように、エッチバック作業を行って、コンタクトホールの内部にのみ残るように前記タングステン層２１をパターニングする。このとき、エッチバック作業は乾式食刻方式を採用するか、或いはＣＭＰ装置を使用して行う。
【００１６】
図４（ｂ）に示すように、再びバリヤ層２４及びタングステン層２５を蒸着しパターニングしてタングステンビットラインを形成する。
図５に示すように、タングステン層２５及び第１層間絶縁膜８の全面にタングステンビットラインのキャップの役割を果たす窒化膜２６を蒸着し、前記窒化膜２６上に酸化膜２７を蒸着する。さらに、図示していないが、前記酸化膜２７上にコンデンサを形成する。このとき、コンデンサの形成は６００℃以上の温度で行われる。
【００１７】
【発明が解決しようとする課題】
以上説明したような従来のビットラインの形成方法においては下記のような問題点があった。
【００１８】
（１）ドープされたポリシリコン層或いはタングステンシリサイド／ポリシリコン積層構造をビットラインとして使用する場合、それら層の抵抗値が高いため、素子の動作速度が遅くなる。
【００１９】
（２）ＣＭＯＳ素子の場合、ドープされたポリシリコンから形成されたビットラインがシリコン基板にコンタクトされる領域のシリコン基板のドーピングタイプにより、ビットラインのドープされたポリシリコンのドーピングタイプが変わってしまう。更に、かかる問題点を解決するためには金属プラグを形成する必要があるため、複雑な工程を行わなければならない。さらに、金属プラグの形成によって素子サイズが大きくなってしまう。
【００２０】
（３）低い比抵抗のタングステンをビットラインとして使用する場合、ビットラインの形成後、コンデンサの形成時に行われる６００℃以上の高温熱処理時に、タングステンビットラインのコンタクト層として用いられるチタン（Ti）層とシリコン基板のシリコン（Si）とが反応してチタンシリサイド（TiSix）層となり、再び塊となる。このため、コンタクトサイズが小さくなり、コンタクト抵抗が大きくなる。更に、塊となるチタンシリサイド（TiSix）層がコンタクトする領域のソース／ドレインの接合部が破壊されて接合部における漏れ電流が生じる。
【００２１】
図６は従来のビットラインを形成した後に熱処理を行った後のコンタクト部分の詳細断面図である。前記図３（ｂ）において、チタンを蒸着し熱処理を行ってコンタクト部分にチタンシリサイドを形成した。その後、６００℃以上でコンデンサを製造したため、チタンシリサイド層２２が塊２３となった。このような塊２３はコンタクト抵抗を高くし、しかも塊となったチタンシリサイドTiSix層がコンタクトする領域のソース／ドレイン接合を破壊して接合部における漏れ電流を誘発させる。
【００２２】
本発明は上記の問題点を解決するためになされたものであり、その目的は、金属シリサイド層の塊を抑制してビットラインのコンタクト抵抗を低め、且つ拡散防止層の特性を向上させて接合部における漏れ電流を減少させるビットラインの形成方法を提供することにある。
【００２３】
【課題を解決するための手段】
上記目的を達成するための請求項１の本発明によれば、ビットラインの形成方法は、不純物領域を有するシリコン基板を用意する第１段階と、前記不純物領域にコンタクトホールを有する層間絶縁膜を形成する第２段階と、前記コンタクトホール内にチタン膜及び窒化チタン膜を形成する第３段階と、前記チタン膜と基板のシリコンとを熱処理により反応させてＣ５４構造のチタンシリサイドを形成する第４段階と、前記コンタクトホール内の窒化チタン膜上にタングステンプラグを形成する第５段階とを備えることを特徴とする。
【００２４】
請求項２によれば、第２段階後、前記不純物領域に付加的にイオンを注入する段階を更に備えることを特徴とする。
請求項３によれば、第４段階後、窒化チタン膜を更に蒸着する段階を更に備えることを特徴とする。
【００２５】
請求項４によれば、前記第４段階の熱処理は、ＲＴＰ装置を用いる場合、７５０℃〜９５０℃の温度で１〜１２０秒間熱処理することを特徴とする。
請求項５によれば、前記第４段階の熱処理は、炉装置を用いる場合、６５０〜８５０℃の温度で０．３〜６０分間熱処理することを特徴とする。
【００２６】
請求項６によれば、不純物領域を有するシリコン基板を用意する第１段階と、前記不純物領域に第１コンタクトホールを有する第１層間絶縁膜を形成する第２段階と、前記第１コンタクトホール内にチタン膜及び窒化チタン膜を形成する第３段階と、前記チタン膜と基板のシリコンとを熱処理により反応させてＣ５４構造のチタンシリサイドを形成する第４段階と、前記第１コンタクトホール内の窒化チタン膜上にタングステンプラグを形成する第５段階と、前記タングステンプラグに第２コンタクトホールを有する第２層間絶縁膜を第１層間絶縁膜上に形成する第６段階と、第２コンタクトホールを含む第２層間絶縁膜の全面に窒化チタン及びタングステン層を順次形成する第７段階と、前記第２コンタクトホールにのみ残るように前記バリヤ層及びタングステン層を選択的に除去してビットラインを形成する第８段階とを備えることを特徴とする。
【００２７】
【発明の実施の形態】
以下、上記のような本発明のビットラインの形成方法を添付図面を参照して詳細に説明する。
【００２８】
図３（ａ）〜図４（ｂ）及び図７は本発明の第１実施形態のビットラインの形成工程の断面図で、図８は本発明の第１実施形態のビットラインを形成した後に熱処理を行った後のコンタクト部分の詳細断面図であり、図３、図９及び図１０は本発明の第２実施形態のビットラインの形成工程の断面図である。
【００２９】
まず、本発明の第１実施形態のビットラインの形成方法は、従来技術の図３及び図４と同様である。本実施形態のビットラインの形成方法は、熱処理の条件と、コンタクト部分のソース／ドレイン不純物領域に付加的にイオンを注入する点において従来と異なる。
【００３０】
すなわち、図３（ａ）に示すように、シリコン基板１上にフィールド酸化膜（図示せず）、ゲート絶縁膜２、ポリシリコン／タングステンシリサイドの積層されたゲートライン３、キャップゲート絶縁膜４、側壁絶縁膜５、及びソース／ドレイン不純物領域６、７を形成する。ここで、セル領域のソース／ドレイン不純物領域６はＮ型であり、周辺領域のソース／ドレイン不純物領域７はＰ型である。本実施形態ではＰ型不純物領域を採択しているが、周辺領域のソース／ドレイン不純物領域はＮ型であってもＰ型であってもよい。そして、コンタクトプラグとして用いられるドープされたポリシリコン１８を蒸着し、前記セル領域のソース／ドレイン不純物領域６上にのみ残るように前記ドープされたポリシリコン１８を選択的に除去する。この後に形成されるタングステンビットライン間の電気的な短絡のために第１層間絶縁膜８を基板１の全面に形成した後、写真食刻工程で前記ドープされたポリシリコン１８層上及び周辺領域のソース／ドレイン不純物領域７にコンタクトホールを形成する。このとき、後続工程の進行時に起こるＰ型不純物領域のＰ＋イオンの外部拡散(out-diffusion)を補充するべく、前記Ｐ型ソース／ドレイン不純物領域７にＰ型不純物をイオン注入する。
【００３１】
図３（ｂ）に示すように、タングステンビットラインのコンタクト層として用いられるチタン層１９を第１層間絶縁膜８の全面に薄く形成し、その上にタングステンビットラインの拡散防止層として用いられる窒化チタン膜２０を蒸着する。そして、ＲＴＰ装置または炉装置を用いた熱処理を行ってチタン層１９とシリコン基板１とを反応させてＣ５４構造のチタンシリサイドTiSix層（図８には符号２２で示している。）を形成する。ここで、ＲＴＰ装置を用いる場合の熱処理条件は、７５０〜９５０℃の温度で１〜１２０秒間熱処理し、炉装置を用いる場合には６５０〜８５０℃の温度で約０．３〜６０分間熱処理する。そして、再び前記拡散防止層として用いられる窒化チタン膜をもう一度蒸着した後、窒化チタン膜２０の全面にタングステン層２１を蒸着する。
【００３２】
図４（ａ）に示すように、エッチバック作業を行ってコンタクトホールの内部にのみ残るように前記タングステン層２１をパターニングする。このとき、エッチバック作業は乾式食刻方式を採用するか或いはＣＭＰ装置を使用して行う。
【００３３】
図４（ｃ）に示すように、再びバリヤ層２４及びタングステン層２５を蒸着しパターニングしてタングステンビットラインを形成する。
図７に示すように、第１層間絶縁膜８の全面にタングステンビットラインのキャップの役割をする窒化膜２６を蒸着し、前記窒化膜２６上に酸化膜２７を蒸着する。そして、図示していないが、前記酸化膜２７上にコンデンサを形成する。
ここで、コンデンサの形成は６００℃以上の温度で行われる。
【００３４】
一方、本発明の第２実施形態のタングステンビットラインの形成方法は以下の通りである。
本発明の第２実施形態のタングステンビットラインの形成方法もタングステン層２１のプラグ形成工程までは本発明の第１実施形態と同様である。すなわち、図３（ａ）乃至図４（ａ）の工程が同様である。したがって、図９から本発明の第２実施形態を説明する。
【００３５】
図９（ａ）に示すように、第１層間絶縁膜８の全面に第２層間絶縁膜２８を蒸着し、前記タングステン２１のプラグが形成された部分を選択的に除去してコンタクトホールを形成する。
【００３６】
図９（ｂ）に示すように、コンタクトホールを含む第２層間絶縁膜２８の全面にチタン／窒化チタン２９及び窒化チタン３０を薄く蒸着し、前記コンタクトホール内に充分に埋まるようにタングステン３１を蒸着する。次いで、エッチバック工程或いはＣＭＰ工程を用いてコンタクトホールにのみ残るように前記チタン／窒化チタン２９或いは窒化チタン３０及びタングステン３１を除去してビットラインを形成する。第２層間絶縁膜２８の全面にビットラインキャップ用の窒化膜３２、平坦化用の酸化膜３３を順次蒸着する。そして、図示していないが、前記酸化膜３３上にキャパシタを形成する。このとき、キャパシタの形成は６００℃以上の温度で行う。
【００３７】
以上説明したように、上記第１及び第２の実施形態のタングステンビットラインの形成方法によるビットラインとシリコン基板とがコンタクトする領域の詳細断面は図８の通りである。
【００３８】
図８から分かるように、後の工程のコンデンサの形成工程で行われる熱処理よりも高い温度で熱処理してビットラインとシリコン基板とのコンタクト領域にチタンシリサイド層２２を形成するため、チタンシリサイドが塊とはならない。
【００３９】
次に、上記の実施形態の特徴を実験資料を参照して説明する。
図１０は付加的なイオン注入の有無及びＲＴＰ熱処理温度の変化に従うタングステンビットラインが形成されたＰ型不純物領域でのＳＩＭＰプロファイル、図１１は本実施形態によるコンタクト部分のＴＥＭ写真、図１２は従来の技術によるコンタクト部分のＴＥＭ写真である。
【００４０】
コンタクト抵抗に係る一般的な特性を説明すると、コンタクト抵抗Ｒｃは一般的に次の式で表される。
【００４１】
【数１】
ここで、Ｈは定数、Ｂ（Ｔ）はトンネリング有効量及び障壁高さによる仕事関数、Ｎはドーピング濃度である。従って、コンタクト抵抗は、コンタクトする２物質間の接触箇所におけるドーピング濃度、及び仕事関数に影響を与える障壁高さにより左右されることが分かる。
【００４２】
かかる観点を、タングステン−ビットラインとシリコン基板とのコンタクトに適用してみると、コンタクト抵抗を低減するには、シリコン基板のドーピング濃度をできるだけ高めるとともに、タングステン−ビットラインとの接触特性に優れ且つシリコン基板との障壁高さの低い金属成分を接触層として使用することが重要である。チタンシリサイドの場合、比較的に比抵抗値が低く、タングステン、アルミニウム、および拡散障壁膜として使用される窒化チタンとの接触特性に優れ、且つシリコン基板との障壁高さが低い金属であって、長期間に亘って金属とシリコンとのコンタクト領域に接触層として使用されてきた。しかしながら、チタンシリサイド層の場合、６００℃を超える熱処理では塊になりやすいため、コンタクト面積が小さくなる。
【００４３】
本実施形態では、タングステン層をビットラインとして使用する場合に現れる問題点を解決するために、ビットラインコンタクトを形成した後、付加的なイオン注入を通じてタングステン−ビットラインと接触する領域のシリコン基板におけるドーピング濃度を増大させ、Ｃ５４構造のチタンシリサイド層を形成した後の工程の高温熱処理でも塊になるような特性を生じることはない。また、拡散防止膜として用いられる窒化チタン層を二重に形成して拡散防止特性を向上させ、シリコン基板に含まれるドープ剤の外部拡散量を抑制している。これにより、後の工程で行われる高温熱処理にも係わらず、遥かに低いコンタクト抵抗を有するタングステン−ビットラインを形成することができる。
【００４４】
表１に、本実施形態による特定のタングステン−ビットラインのコンタクト抵抗の資料を示す。表１から明らかなように、Ｐ型不純物領域のコンタクト領域において付加的なイオンを注入してシリコン基板にドープ剤のドーピング濃度を高めるウェーハ＃１、２は、それぞれウェーハ＃３、４に比べて遥かに低いコンタクト抵抗を有する。
【００４５】
【表１】
このような結果は、前記ウェーハに対するＳＩＭＳ(Secondary Ion Mass Spectroscopy)の深さプロファイル(depth profile)を示す図１０によっても間接的に確認可能である。
【００４６】
付加的なイオンの注入を通じてシリコン基板のドーピング濃度が高められたウェーハ＃１、２は、ウェーハ＃３よりもドーピング濃度が高いことが分かる。
また、ＲＴＰ熱処理の温度が高いウェーハ＃１の場合、ウェーハ＃２に比べてシリコン基板のドーピング濃度が高いことが測定されている。これは、ＲＴＰ熱処理の温度を高くした場合、拡散障壁層として用いられる窒化チタン層の結晶粒界の成長を停止して窒化チタン（TiN）層を一層高密度化して、後の熱処理で生じるドープ剤の外部拡散を抑制したためであると考えられる。
【００４７】
一方、表１を参照すると、タングステン−ビットラインのコンタクト層と拡散障壁層を形成してから進行するＲＴＰ熱処理の温度に基づいてコンタクト抵抗の差が増大する。これを分析するべく、ウェーハ＃１、２のコンタクト領域に対して各々ＴＥＭ(Transmition Electron Microscopy)分析を行った。
【００４８】
図１２から明らかなように、ＲＴＰ熱処理を７００℃で行ってＣ４９構造のチタンシリサイドを形成したウェーハ＃２の場合には、高温の後続の熱処理過程で前記チタンシリサイド層が塊になっていることが分かる。これに対して、図１１に示すように、ＲＴＰ熱処理を８００℃で行ってＣ５４構造のチタンシリサイド層を形成したウェーハ＃１の場合には、高温の後続の熱処理過程でも塊となる現象が抑制されていることが分かる。よって、ＲＴＰ熱処理を７００℃で行ったウェーハ＃２の場合には、高温の後続の熱処理過程でＣ４９構造のチタンシリサイド層が塊となるため、コンタクトサイズが小さくなり、コンタクト抵抗が著しく増加すると判断される。
【００４９】
尚、コンタクト抵抗は、他の領域よりもＰ型不純物領域で顕著に減少し、不純物領域の漏れ電流は付加的なイオンを注入して高温で熱処理してＣ５４構造のチタンシリサイドを形成する際に低減されることが分かる。
【００５０】
以上説明したように、本実施形態のタングステンビットラインの形成方法によれば以下のような効果を奏する。
（１）上記各実施形態では、従来の技術で使用されるドープされたポリシリコン層或いはタングステンシリサイド／ポリシリコン（比抵抗；８０〜１００μΩｃｍ）層をビットラインとして用いる場合に比べて、低い比抵抗（１０〜１５μΩｃｍ）を有するタングステン層２５，３１をビットラインとして用いるため、素子の動作速度を向上させることができる。
【００５１】
（２）また、上記各実施形態によれば、安定したＣ５４構造のチタンシリサイド層を形成している。これは、コンデンサの形成工程で使用される温度よりも高い温度で熱処理することによって行われる、このため、チタンシリサイド層２５，３１が塊となることを抑制することができる。よって、ビットラインのコンタクト抵抗を低減し、且つソース／ドレイン領域の接合部における漏れ電流を減少させることができる。
【００５２】
（３）さらに、従来よりもコンタクト抵抗を低減することができるため、コンタクト領域を小さくすることが可能である。このため、素子の高集積化を図ることができる。
【００５３】
【発明の効果】
以上説明したように、本発明のタングステンビットラインの形成方法は下記のような効果を奏する。
【００５４】
本発明の請求項１〜６によれば、安定したＣ５４構造のチタンシリサイドを形成している。これは、コンデンサの形成工程で使用される温度よりも高い温度で行われる熱処理によって達成される。このため、チタンシリサイドが塊となる現象を抑制することができる。よって、ビットラインのコンタクト抵抗を低減し、且つソース／ドレイン領域の接合部における漏れ電流を減少させることができる。
【図面の簡単な説明】
【図１】 従来のタングステンシリサイド／ポリシリコンが積層されたビットラインの形成工程の断面図。
【図２】 図１に引き続き行われるビットラインの形成工程の断面図。
【図３】 従来のタングステンを用いたビットラインの形成工程の断面図。
【図４】 図３に引き続き行われるビットラインの形成工程の断面図。
【図５】 図４に引き続き行われるビットラインの形成工程の断面図。
【図６】 従来のタングステンを用いてビットラインを形成し、熱処理を行った後のコンタクト部分の拡大断面図。
【図７】 本発明の第１実施形態のビットラインの形成工程の断面図。
【図８】 本発明の第１実施形態のタングステンを用いたビットラインを形成し、熱処理を行った後のコンタクト部分の拡大断面図。
【図９】 本発明の第２実施形態のビットラインの形成工程の断面図。
【図１０】 付加的なイオン注入の有無並びにＲＴＰ熱処理温度の変化に従うタングステンビットラインの形成されたＰ型不純物領域でのＳＩＭＰプロファイル。
【図１１】 本発明によるコンタクト部分のＴＥＭ写真。
【図１２】 従来技術によるコンタクト部分のＴＥＭ写真。
【符号の説明】
１…シリコン基板
２…ゲート絶縁膜
３…ゲート電極
４…ゲートキャップ絶縁膜
５…側壁絶縁膜
６、７…ソース／ドレイン不純物領域
８、２８…層間絶縁膜
１８…ドーピングされたポリシリコン
１９…チタン層
２０、３０…窒化チタン層
２１、２５、３１…タングステン層
２２…シリサイド層
２４…バリヤ層
２６、３２…窒化膜
２７、３３…酸化膜
２９…チタン／窒化チタン
【発明の属する技術分野】
本発明は半導体素子のビットラインの形成方法に関し、特にコンタクト抵抗を低減し且つ拡散隔壁特性を向上させて接合部における漏れ電流を減少させるのに適したタングステンビットラインの形成方法に関する。
【０００２】
【従来の技術】
一般に、ＤＲＡＭ等の半導体素子の高集積化に伴い、ドープされたポリシリコン或いはタングステンシリサイド／ポリシリコン(WSix/Polysilicon)積層構造のビットラインが使用される。しかしながら、この場合、ビットラインが高い比抵抗値を有するため素子の動作速度が遅くなる。
【０００３】
また、ドープされたポリシリコンをビットラインとして用いる場合、コンタクトするシリコン基板のドーピングタイプ(doping type)により、ビットラインとして用いたポリシリコンのドーピングタイプが変わる。さらに、ドープされたポリシリコンのドーピングタイプが変わることを防止するべく、ドープされたポリシリコンをシリコン基板に直接的にコンタクトさせず、別の金属を利用してコンタクトさせる。このため、製造工程が複雑となり、素子サイズの大型化を招く。
【０００４】
最近では、上記の問題を解決するために、約８０〜１００μΩｃｍの比抵抗を有するタングステンシリサイド(WSix)よりも遥かに低い比抵抗を有するタングステン（比抵抗；約１０〜１５μΩｃｍ）をビットラインとして使用する研究が行われている。タングステンをビットラインとして用いる場合には、コンデンサの形成で行われる高温熱処理に際して、タングステンビットラインのコンタクト層として使用されるチタン（Ti）層とシリコン基板のシリコン（Si）とが反応してチタンシリサイド(TiSix)層が形成された後、塊(agglomeration)になる。このため、コンタクト抵抗が高くなるか、或いは接合部が破壊されて接合部における漏れ電流が生じる等の問題が発生する。
【０００５】
すなわち、コンデンサを形成した後にビットラインを形成するトレンチコンデンサタイプのＤＲＡＭ素子の場合、後の工程においてち６００℃を超える熱処理工程は不要である。しかしながら、ビットラインを形成してからコンデンサを形成するＤＲＡＭ素子の場合には、コンデンサの形成時に行われる６００℃以上の高温熱処理時に、タングステンビットラインのコンタクト層として用いられるチタン（Ti）層とシリコン基板のシリコンSiとが反応してチタンシリサイド（TiSix）が形成され、この後に塊になる。このため、コンタクトサイズが小さくなりコンタクト抵抗が高くなるか、或いはコンタクトするソース／ドレインの接合部が破壊されて接合部における漏れ電流が生じる。
【０００６】
以下、フィールド酸化膜、ウェル、ゲートライン、Ｎ型及びＰ型ソース／ドレイン不純物領域、および層間絶縁膜(ILD layer)を形成した後、タングステンシリサイド／ポリシリコン積層構造のビットラインを形成、或いはタングステンを使用してビットラインを形成する従来のビットラインの形成方法を添付図面を参照して説明する。
【０００７】
図１（ａ）〜図２（ｂ）は従来のタングステンシリサイド／ポリシリコン積層構造のビットラインの形成工程の断面図である。
図１（ａ）に示すように、シリコン基板１上にフィールド酸化膜（図示せず）、ゲート絶縁膜２、ポリシリコン／タングステンシリサイドが積層されたゲートライン３、キャップゲート絶縁膜４、側壁絶縁膜５、及びソース／ドレイン不純物領域６、７を形成する。ここで、セル領域のソース／ドレイン不純物領域６はＮ型で、周辺領域のソース／ドレイン不純物領域７はＰ型である。そして、キャップゲート絶縁膜４を含む基板１の全面に第１層間絶縁膜８を形成した後、写真食刻工程でセル領域のソース／ドレイン不純物領域６上の第１層間絶縁膜８を選択的に除去して前記ソース／ドレイン不純物領域６にビットラインコンタクトホールを形成する。さらに、図示していないが、写真食刻工程で使用されたフォトレジストを除去し、クリーニング作業並びに自然酸化膜の除去のための洗浄作業を行う。
【０００８】
図１（ｂ）に示すように、ビットラインコンタクトホールを埋めるように第１層間絶縁膜８の全面にポリシリコン９を蒸着する。ここで、蒸着されたポリシリコンをエッチバックしてコンタクトホールにのみ残した後、再びポリシリコンを蒸着してもよい。
【０００９】
そして、前記ポリシリコン９上にタングステンシリサイド層１０、酸化膜１１を順次に蒸着する。ここで、酸化膜１１はタングステンシリサイド層１０のキャップ(capping)の役割を果たすためのものである。該酸化膜１１を蒸着しない場合もある。
【００１０】
図２（ａ）に示すように、写真食刻工程で前記酸化膜１１、前記タングステンシリサイド層１０、及びポリシリコン層９を選択的に除去してビットライン１６を形成する。
【００１１】
図２（ｂ）に示すように、酸化膜１１を含む第１層間絶縁膜８の全面にビットライン１６と他のラインとの電気的な短絡のための第２層間絶縁膜１２を蒸着する。そして、周辺領域のソース／ドレイン不純物領域７上の第２層間絶縁膜１２を選択的に除去してコンタクトホールを形成した後、全面に金属コンタクト層及びバリヤ層（TiN／Ti）１３を形成する。その後、第２層間絶縁膜１２の全面に金属層１４及びキャップ絶縁膜１５を順次形成した後、写真食刻工程で信号ラインをパターニングする。
【００１２】
一方、従来のタングステンを用いたビットラインを形成する方法について説明する。
図３（ａ）〜図５は従来のタングステンを用いたビットラインの形成工程の断面図である。
【００１３】
図３（ａ）に示すように、シリコン基板１上にフィールド酸化膜（図示せず）、ゲート絶縁膜２、ポリシリコン／タングステンシリサイドが積層されたゲートライン３、キャップゲート絶縁膜４、側壁絶縁膜５、及びソース／ドレイン不純物領域６、７を形成する。ここで、セル領域のソース／ドレイン不純物領域６はＮ型であり、周辺領域のソース／ドレイン不純物領域７はＰ型である。そして、コンタクトプラグとして用られるドープされたポリシリコン１８を蒸着し、前記セル領域のソース／ドレイン不純物領域６上にのみ残るように前記ドープされたポリシリコン１８を選択的に除去する。この後に形成されるタングステンビットライン間の電気的な短絡のために第１層間絶縁膜８を基板１の全面に形成した後、写真食刻工程で前記ドープされたポリシリコン１８層上及び周辺領域のソース／ドレイン不純物領域７にコンタクトホールを形成する。
【００１４】
図３（ｂ）に示すように、タングステンビットラインのコンタクト層として用いられるチタン層１９を第１層間絶縁膜８の全面に薄く形成し、その上にタングステンビットラインの拡散防止層として用いられる窒化チタン膜２０を蒸着した後、ＲＴＰ(Rapid Thermal Process)装置または炉装置を用いた熱処理を行ってチタン層１９とシリコン基板１とを反応させてチタンシリサイド（TiSix）層（図３（ｂ）には図示せず、図６には符号２２で示している。）を形成する。ここで、ＲＴＰ装置を用いる場合、６００〜７５０℃の温度で１０〜１２０秒間熱処理し、炉装置を用いる場合には５５０〜６５０℃の温度で約１〜６０分間熱処理する。さらに、窒化チタン膜２０の全面にタングステン層２１を蒸着する。
【００１５】
図４（ａ）に示すように、エッチバック作業を行って、コンタクトホールの内部にのみ残るように前記タングステン層２１をパターニングする。このとき、エッチバック作業は乾式食刻方式を採用するか、或いはＣＭＰ装置を使用して行う。
【００１６】
図４（ｂ）に示すように、再びバリヤ層２４及びタングステン層２５を蒸着しパターニングしてタングステンビットラインを形成する。
図５に示すように、タングステン層２５及び第１層間絶縁膜８の全面にタングステンビットラインのキャップの役割を果たす窒化膜２６を蒸着し、前記窒化膜２６上に酸化膜２７を蒸着する。さらに、図示していないが、前記酸化膜２７上にコンデンサを形成する。このとき、コンデンサの形成は６００℃以上の温度で行われる。
【００１７】
【発明が解決しようとする課題】
以上説明したような従来のビットラインの形成方法においては下記のような問題点があった。
【００１８】
（１）ドープされたポリシリコン層或いはタングステンシリサイド／ポリシリコン積層構造をビットラインとして使用する場合、それら層の抵抗値が高いため、素子の動作速度が遅くなる。
【００１９】
（２）ＣＭＯＳ素子の場合、ドープされたポリシリコンから形成されたビットラインがシリコン基板にコンタクトされる領域のシリコン基板のドーピングタイプにより、ビットラインのドープされたポリシリコンのドーピングタイプが変わってしまう。更に、かかる問題点を解決するためには金属プラグを形成する必要があるため、複雑な工程を行わなければならない。さらに、金属プラグの形成によって素子サイズが大きくなってしまう。
【００２０】
（３）低い比抵抗のタングステンをビットラインとして使用する場合、ビットラインの形成後、コンデンサの形成時に行われる６００℃以上の高温熱処理時に、タングステンビットラインのコンタクト層として用いられるチタン（Ti）層とシリコン基板のシリコン（Si）とが反応してチタンシリサイド（TiSix）層となり、再び塊となる。このため、コンタクトサイズが小さくなり、コンタクト抵抗が大きくなる。更に、塊となるチタンシリサイド（TiSix）層がコンタクトする領域のソース／ドレインの接合部が破壊されて接合部における漏れ電流が生じる。
【００２１】
図６は従来のビットラインを形成した後に熱処理を行った後のコンタクト部分の詳細断面図である。前記図３（ｂ）において、チタンを蒸着し熱処理を行ってコンタクト部分にチタンシリサイドを形成した。その後、６００℃以上でコンデンサを製造したため、チタンシリサイド層２２が塊２３となった。このような塊２３はコンタクト抵抗を高くし、しかも塊となったチタンシリサイドTiSix層がコンタクトする領域のソース／ドレイン接合を破壊して接合部における漏れ電流を誘発させる。
【００２２】
本発明は上記の問題点を解決するためになされたものであり、その目的は、金属シリサイド層の塊を抑制してビットラインのコンタクト抵抗を低め、且つ拡散防止層の特性を向上させて接合部における漏れ電流を減少させるビットラインの形成方法を提供することにある。
【００２３】
【課題を解決するための手段】
上記目的を達成するための請求項１の本発明によれば、ビットラインの形成方法は、不純物領域を有するシリコン基板を用意する第１段階と、前記不純物領域にコンタクトホールを有する層間絶縁膜を形成する第２段階と、前記コンタクトホール内にチタン膜及び窒化チタン膜を形成する第３段階と、前記チタン膜と基板のシリコンとを熱処理により反応させてＣ５４構造のチタンシリサイドを形成する第４段階と、前記コンタクトホール内の窒化チタン膜上にタングステンプラグを形成する第５段階とを備えることを特徴とする。
【００２４】
請求項２によれば、第２段階後、前記不純物領域に付加的にイオンを注入する段階を更に備えることを特徴とする。
請求項３によれば、第４段階後、窒化チタン膜を更に蒸着する段階を更に備えることを特徴とする。
【００２５】
請求項４によれば、前記第４段階の熱処理は、ＲＴＰ装置を用いる場合、７５０℃〜９５０℃の温度で１〜１２０秒間熱処理することを特徴とする。
請求項５によれば、前記第４段階の熱処理は、炉装置を用いる場合、６５０〜８５０℃の温度で０．３〜６０分間熱処理することを特徴とする。
【００２６】
請求項６によれば、不純物領域を有するシリコン基板を用意する第１段階と、前記不純物領域に第１コンタクトホールを有する第１層間絶縁膜を形成する第２段階と、前記第１コンタクトホール内にチタン膜及び窒化チタン膜を形成する第３段階と、前記チタン膜と基板のシリコンとを熱処理により反応させてＣ５４構造のチタンシリサイドを形成する第４段階と、前記第１コンタクトホール内の窒化チタン膜上にタングステンプラグを形成する第５段階と、前記タングステンプラグに第２コンタクトホールを有する第２層間絶縁膜を第１層間絶縁膜上に形成する第６段階と、第２コンタクトホールを含む第２層間絶縁膜の全面に窒化チタン及びタングステン層を順次形成する第７段階と、前記第２コンタクトホールにのみ残るように前記バリヤ層及びタングステン層を選択的に除去してビットラインを形成する第８段階とを備えることを特徴とする。
【００２７】
【発明の実施の形態】
以下、上記のような本発明のビットラインの形成方法を添付図面を参照して詳細に説明する。
【００２８】
図３（ａ）〜図４（ｂ）及び図７は本発明の第１実施形態のビットラインの形成工程の断面図で、図８は本発明の第１実施形態のビットラインを形成した後に熱処理を行った後のコンタクト部分の詳細断面図であり、図３、図９及び図１０は本発明の第２実施形態のビットラインの形成工程の断面図である。
【００２９】
まず、本発明の第１実施形態のビットラインの形成方法は、従来技術の図３及び図４と同様である。本実施形態のビットラインの形成方法は、熱処理の条件と、コンタクト部分のソース／ドレイン不純物領域に付加的にイオンを注入する点において従来と異なる。
【００３０】
すなわち、図３（ａ）に示すように、シリコン基板１上にフィールド酸化膜（図示せず）、ゲート絶縁膜２、ポリシリコン／タングステンシリサイドの積層されたゲートライン３、キャップゲート絶縁膜４、側壁絶縁膜５、及びソース／ドレイン不純物領域６、７を形成する。ここで、セル領域のソース／ドレイン不純物領域６はＮ型であり、周辺領域のソース／ドレイン不純物領域７はＰ型である。本実施形態ではＰ型不純物領域を採択しているが、周辺領域のソース／ドレイン不純物領域はＮ型であってもＰ型であってもよい。そして、コンタクトプラグとして用いられるドープされたポリシリコン１８を蒸着し、前記セル領域のソース／ドレイン不純物領域６上にのみ残るように前記ドープされたポリシリコン１８を選択的に除去する。この後に形成されるタングステンビットライン間の電気的な短絡のために第１層間絶縁膜８を基板１の全面に形成した後、写真食刻工程で前記ドープされたポリシリコン１８層上及び周辺領域のソース／ドレイン不純物領域７にコンタクトホールを形成する。このとき、後続工程の進行時に起こるＰ型不純物領域のＰ＋イオンの外部拡散(out-diffusion)を補充するべく、前記Ｐ型ソース／ドレイン不純物領域７にＰ型不純物をイオン注入する。
【００３１】
図３（ｂ）に示すように、タングステンビットラインのコンタクト層として用いられるチタン層１９を第１層間絶縁膜８の全面に薄く形成し、その上にタングステンビットラインの拡散防止層として用いられる窒化チタン膜２０を蒸着する。そして、ＲＴＰ装置または炉装置を用いた熱処理を行ってチタン層１９とシリコン基板１とを反応させてＣ５４構造のチタンシリサイドTiSix層（図８には符号２２で示している。）を形成する。ここで、ＲＴＰ装置を用いる場合の熱処理条件は、７５０〜９５０℃の温度で１〜１２０秒間熱処理し、炉装置を用いる場合には６５０〜８５０℃の温度で約０．３〜６０分間熱処理する。そして、再び前記拡散防止層として用いられる窒化チタン膜をもう一度蒸着した後、窒化チタン膜２０の全面にタングステン層２１を蒸着する。
【００３２】
図４（ａ）に示すように、エッチバック作業を行ってコンタクトホールの内部にのみ残るように前記タングステン層２１をパターニングする。このとき、エッチバック作業は乾式食刻方式を採用するか或いはＣＭＰ装置を使用して行う。
【００３３】
図４（ｃ）に示すように、再びバリヤ層２４及びタングステン層２５を蒸着しパターニングしてタングステンビットラインを形成する。
図７に示すように、第１層間絶縁膜８の全面にタングステンビットラインのキャップの役割をする窒化膜２６を蒸着し、前記窒化膜２６上に酸化膜２７を蒸着する。そして、図示していないが、前記酸化膜２７上にコンデンサを形成する。
ここで、コンデンサの形成は６００℃以上の温度で行われる。
【００３４】
一方、本発明の第２実施形態のタングステンビットラインの形成方法は以下の通りである。
本発明の第２実施形態のタングステンビットラインの形成方法もタングステン層２１のプラグ形成工程までは本発明の第１実施形態と同様である。すなわち、図３（ａ）乃至図４（ａ）の工程が同様である。したがって、図９から本発明の第２実施形態を説明する。
【００３５】
図９（ａ）に示すように、第１層間絶縁膜８の全面に第２層間絶縁膜２８を蒸着し、前記タングステン２１のプラグが形成された部分を選択的に除去してコンタクトホールを形成する。
【００３６】
図９（ｂ）に示すように、コンタクトホールを含む第２層間絶縁膜２８の全面にチタン／窒化チタン２９及び窒化チタン３０を薄く蒸着し、前記コンタクトホール内に充分に埋まるようにタングステン３１を蒸着する。次いで、エッチバック工程或いはＣＭＰ工程を用いてコンタクトホールにのみ残るように前記チタン／窒化チタン２９或いは窒化チタン３０及びタングステン３１を除去してビットラインを形成する。第２層間絶縁膜２８の全面にビットラインキャップ用の窒化膜３２、平坦化用の酸化膜３３を順次蒸着する。そして、図示していないが、前記酸化膜３３上にキャパシタを形成する。このとき、キャパシタの形成は６００℃以上の温度で行う。
【００３７】
以上説明したように、上記第１及び第２の実施形態のタングステンビットラインの形成方法によるビットラインとシリコン基板とがコンタクトする領域の詳細断面は図８の通りである。
【００３８】
図８から分かるように、後の工程のコンデンサの形成工程で行われる熱処理よりも高い温度で熱処理してビットラインとシリコン基板とのコンタクト領域にチタンシリサイド層２２を形成するため、チタンシリサイドが塊とはならない。
【００３９】
次に、上記の実施形態の特徴を実験資料を参照して説明する。
図１０は付加的なイオン注入の有無及びＲＴＰ熱処理温度の変化に従うタングステンビットラインが形成されたＰ型不純物領域でのＳＩＭＰプロファイル、図１１は本実施形態によるコンタクト部分のＴＥＭ写真、図１２は従来の技術によるコンタクト部分のＴＥＭ写真である。
【００４０】
コンタクト抵抗に係る一般的な特性を説明すると、コンタクト抵抗Ｒｃは一般的に次の式で表される。
【００４１】
【数１】
【００４２】
かかる観点を、タングステン−ビットラインとシリコン基板とのコンタクトに適用してみると、コンタクト抵抗を低減するには、シリコン基板のドーピング濃度をできるだけ高めるとともに、タングステン−ビットラインとの接触特性に優れ且つシリコン基板との障壁高さの低い金属成分を接触層として使用することが重要である。チタンシリサイドの場合、比較的に比抵抗値が低く、タングステン、アルミニウム、および拡散障壁膜として使用される窒化チタンとの接触特性に優れ、且つシリコン基板との障壁高さが低い金属であって、長期間に亘って金属とシリコンとのコンタクト領域に接触層として使用されてきた。しかしながら、チタンシリサイド層の場合、６００℃を超える熱処理では塊になりやすいため、コンタクト面積が小さくなる。
【００４３】
本実施形態では、タングステン層をビットラインとして使用する場合に現れる問題点を解決するために、ビットラインコンタクトを形成した後、付加的なイオン注入を通じてタングステン−ビットラインと接触する領域のシリコン基板におけるドーピング濃度を増大させ、Ｃ５４構造のチタンシリサイド層を形成した後の工程の高温熱処理でも塊になるような特性を生じることはない。また、拡散防止膜として用いられる窒化チタン層を二重に形成して拡散防止特性を向上させ、シリコン基板に含まれるドープ剤の外部拡散量を抑制している。これにより、後の工程で行われる高温熱処理にも係わらず、遥かに低いコンタクト抵抗を有するタングステン−ビットラインを形成することができる。
【００４４】
表１に、本実施形態による特定のタングステン−ビットラインのコンタクト抵抗の資料を示す。表１から明らかなように、Ｐ型不純物領域のコンタクト領域において付加的なイオンを注入してシリコン基板にドープ剤のドーピング濃度を高めるウェーハ＃１、２は、それぞれウェーハ＃３、４に比べて遥かに低いコンタクト抵抗を有する。
【００４５】
【表１】
【００４６】
付加的なイオンの注入を通じてシリコン基板のドーピング濃度が高められたウェーハ＃１、２は、ウェーハ＃３よりもドーピング濃度が高いことが分かる。
また、ＲＴＰ熱処理の温度が高いウェーハ＃１の場合、ウェーハ＃２に比べてシリコン基板のドーピング濃度が高いことが測定されている。これは、ＲＴＰ熱処理の温度を高くした場合、拡散障壁層として用いられる窒化チタン層の結晶粒界の成長を停止して窒化チタン（TiN）層を一層高密度化して、後の熱処理で生じるドープ剤の外部拡散を抑制したためであると考えられる。
【００４７】
一方、表１を参照すると、タングステン−ビットラインのコンタクト層と拡散障壁層を形成してから進行するＲＴＰ熱処理の温度に基づいてコンタクト抵抗の差が増大する。これを分析するべく、ウェーハ＃１、２のコンタクト領域に対して各々ＴＥＭ(Transmition Electron Microscopy)分析を行った。
【００４８】
図１２から明らかなように、ＲＴＰ熱処理を７００℃で行ってＣ４９構造のチタンシリサイドを形成したウェーハ＃２の場合には、高温の後続の熱処理過程で前記チタンシリサイド層が塊になっていることが分かる。これに対して、図１１に示すように、ＲＴＰ熱処理を８００℃で行ってＣ５４構造のチタンシリサイド層を形成したウェーハ＃１の場合には、高温の後続の熱処理過程でも塊となる現象が抑制されていることが分かる。よって、ＲＴＰ熱処理を７００℃で行ったウェーハ＃２の場合には、高温の後続の熱処理過程でＣ４９構造のチタンシリサイド層が塊となるため、コンタクトサイズが小さくなり、コンタクト抵抗が著しく増加すると判断される。
【００４９】
尚、コンタクト抵抗は、他の領域よりもＰ型不純物領域で顕著に減少し、不純物領域の漏れ電流は付加的なイオンを注入して高温で熱処理してＣ５４構造のチタンシリサイドを形成する際に低減されることが分かる。
【００５０】
以上説明したように、本実施形態のタングステンビットラインの形成方法によれば以下のような効果を奏する。
（１）上記各実施形態では、従来の技術で使用されるドープされたポリシリコン層或いはタングステンシリサイド／ポリシリコン（比抵抗；８０〜１００μΩｃｍ）層をビットラインとして用いる場合に比べて、低い比抵抗（１０〜１５μΩｃｍ）を有するタングステン層２５，３１をビットラインとして用いるため、素子の動作速度を向上させることができる。
【００５１】
（２）また、上記各実施形態によれば、安定したＣ５４構造のチタンシリサイド層を形成している。これは、コンデンサの形成工程で使用される温度よりも高い温度で熱処理することによって行われる、このため、チタンシリサイド層２５，３１が塊となることを抑制することができる。よって、ビットラインのコンタクト抵抗を低減し、且つソース／ドレイン領域の接合部における漏れ電流を減少させることができる。
【００５２】
（３）さらに、従来よりもコンタクト抵抗を低減することができるため、コンタクト領域を小さくすることが可能である。このため、素子の高集積化を図ることができる。
【００５３】
【発明の効果】
以上説明したように、本発明のタングステンビットラインの形成方法は下記のような効果を奏する。
【００５４】
本発明の請求項１〜６によれば、安定したＣ５４構造のチタンシリサイドを形成している。これは、コンデンサの形成工程で使用される温度よりも高い温度で行われる熱処理によって達成される。このため、チタンシリサイドが塊となる現象を抑制することができる。よって、ビットラインのコンタクト抵抗を低減し、且つソース／ドレイン領域の接合部における漏れ電流を減少させることができる。
【図面の簡単な説明】
【図１】 従来のタングステンシリサイド／ポリシリコンが積層されたビットラインの形成工程の断面図。
【図２】 図１に引き続き行われるビットラインの形成工程の断面図。
【図３】 従来のタングステンを用いたビットラインの形成工程の断面図。
【図４】 図３に引き続き行われるビットラインの形成工程の断面図。
【図５】 図４に引き続き行われるビットラインの形成工程の断面図。
【図６】 従来のタングステンを用いてビットラインを形成し、熱処理を行った後のコンタクト部分の拡大断面図。
【図７】 本発明の第１実施形態のビットラインの形成工程の断面図。
【図８】 本発明の第１実施形態のタングステンを用いたビットラインを形成し、熱処理を行った後のコンタクト部分の拡大断面図。
【図９】 本発明の第２実施形態のビットラインの形成工程の断面図。
【図１０】 付加的なイオン注入の有無並びにＲＴＰ熱処理温度の変化に従うタングステンビットラインの形成されたＰ型不純物領域でのＳＩＭＰプロファイル。
【図１１】 本発明によるコンタクト部分のＴＥＭ写真。
【図１２】 従来技術によるコンタクト部分のＴＥＭ写真。
【符号の説明】
１…シリコン基板
２…ゲート絶縁膜
３…ゲート電極
４…ゲートキャップ絶縁膜
５…側壁絶縁膜
６、７…ソース／ドレイン不純物領域
８、２８…層間絶縁膜
１８…ドーピングされたポリシリコン
１９…チタン層
２０、３０…窒化チタン層
２１、２５、３１…タングステン層
２２…シリサイド層
２４…バリヤ層
２６、３２…窒化膜
２７、３３…酸化膜
２９…チタン／窒化チタン
Claims (5)
- 不純物領域を有するシリコン基板を用意する第１段階と、
前記不純物領域にコンタクトホールを有する層間絶縁膜を形成する第２段階と、
前記コンタクトホール内にチタン膜及び窒化チタン膜を形成する第３段階と、
前記チタン膜と基板のシリコンとを熱処理により反応させてＣ５４構造のチタンシリサイドを形成する第４段階と、
前記コンタクトホール内の窒化チタン膜上にタングステンプラグを形成する第５段階と、
タングステン層を蒸着及びパターニングして、前記タングステンプラグ上にビットラインを形成する段階とを備え、
第２段階の後に前記不純物領域に付加的に不純物をイオン注入する段階を実施し、前記付加的にイオン注入された不純物を含む前記不純物領域に対し、後工程のコンデンサ形成工程で行われる熱処理の温度よりも高い温度で前記第４段階の熱処理を実施することを特徴とするビットラインの形成方法。 - 第４段階と第５段階の間に、窒化チタン膜を更に蒸着する段階を更に備えることを特徴とする請求項１記載のビットラインの形成方法。
- 前記第４段階の熱処理は、ＲＴＰ装置を用いる場合、７５０℃〜９５０℃の温度で１〜１２０秒間熱処理することを特徴とする請求項１記載のビットラインの形成方法。
- 前記第４段階の熱処理は、炉装置を用いる場合、６５０〜８５０℃の温度で０．３〜６０分間熱処理することを特徴とする請求項１記載のビットラインの形成方法。
- 不純物領域を有するシリコン基板を用意する第１段階と、
前記不純物領域にコンタクトホールを有する第１層間絶縁膜を形成する第２段階と、
前記コンタクトホール内にチタン膜及び窒化チタン膜を形成する第３段階と、
前記チタン膜と基板のシリコンとを熱処理により反応させてＣ５４構造のチタンシリサイドを形成する第４段階と、
前記コンタクトホール内の窒化チタン膜上にタングステンプラグを形成する第５段階と、
前記タングステンプラグにビットライントレンチを有する第２層間絶縁膜を第１層間絶縁膜上に形成する第６段階と、
前記ビットライントレンチを含む第２層間絶縁膜の全面に窒化チタン及びタングステン層を順次形成する第７段階と、
前記ビットライントレンチにのみ残るように前記窒化チタン及びタングステン層を選択的に除去してビットラインを形成する第８段階と
を備え、
第２段階の後に前記不純物領域に付加的に不純物をイオン注入する段階を実施し、前記付加的にイオン注入された不純物を含む前記不純物領域に対し、後工程のコンデンサ形成工程で行われる熱処理の温度よりも高い温度で前記第４段階の熱処理を実施することを特徴とするタングステンビットラインの形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR50439/1998 | 1998-11-24 | ||
| KR1019980050439A KR100304962B1 (ko) | 1998-11-24 | 1998-11-24 | 텅스텐비트라인형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000188264A JP2000188264A (ja) | 2000-07-04 |
| JP4717172B2 true JP4717172B2 (ja) | 2011-07-06 |
Family
ID=19559485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33289499A Expired - Fee Related JP4717172B2 (ja) | 1998-11-24 | 1999-11-24 | タングステンビットラインの形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6613670B2 (ja) |
| JP (1) | JP4717172B2 (ja) |
| KR (1) | KR100304962B1 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100385951B1 (ko) * | 2001-01-17 | 2003-06-02 | 삼성전자주식회사 | 다중층의 스토리지 노드 콘택 플러그를 갖는 반도체메모리 소자 및 그 제조방법 |
| KR100382738B1 (ko) * | 2001-04-09 | 2003-05-09 | 삼성전자주식회사 | 반도체 소자의 메탈 컨택 형성 방법 |
| US6706635B2 (en) * | 2002-06-05 | 2004-03-16 | Texas Instruments Incorporated | Innovative method to build a high precision analog capacitor with low voltage coefficient and hysteresis |
| KR100524800B1 (ko) * | 2002-09-25 | 2005-11-02 | 주식회사 하이닉스반도체 | 반도체 소자의 이중 도핑 분포를 갖는 콘택플러그 형성 방법 |
| KR100448719B1 (ko) * | 2002-10-18 | 2004-09-13 | 삼성전자주식회사 | 다마신공정을 이용한 반도체 장치 및 그의 제조방법 |
| US20040175926A1 (en) * | 2003-03-07 | 2004-09-09 | Advanced Micro Devices, Inc. | Method for manufacturing a semiconductor component having a barrier-lined opening |
| KR100549014B1 (ko) * | 2004-07-21 | 2006-02-02 | 삼성전자주식회사 | 스페이서 패턴을 갖는 반도체 장치들 및 그 형성방법들 |
| US7605033B2 (en) * | 2004-09-01 | 2009-10-20 | Micron Technology, Inc. | Low resistance peripheral local interconnect contacts with selective wet strip of titanium |
| US8288828B2 (en) * | 2004-09-09 | 2012-10-16 | International Business Machines Corporation | Via contact structure having dual silicide layers |
| KR100705397B1 (ko) * | 2005-07-13 | 2007-04-10 | 삼성전자주식회사 | 저 저항의 텅스텐막 형성 방법 |
| WO2011156787A2 (en) * | 2010-06-11 | 2011-12-15 | Crossbar, Inc. | Pillar structure for memory device and method |
| US8617982B2 (en) | 2010-10-05 | 2013-12-31 | Novellus Systems, Inc. | Subtractive patterning to define circuit components |
| US20140001633A1 (en) * | 2012-06-27 | 2014-01-02 | Nanya Technology Corporation | Copper interconnect structure and method for fabricating thereof |
| US10546856B2 (en) * | 2014-02-25 | 2020-01-28 | Stmicroelectronics, Inc. | CMOS structure having low resistance contacts and fabrication method |
| US9899234B2 (en) | 2014-06-30 | 2018-02-20 | Lam Research Corporation | Liner and barrier applications for subtractive metal integration |
| TWI620234B (zh) * | 2014-07-08 | 2018-04-01 | 聯華電子股份有限公司 | 一種製作半導體元件的方法 |
| US9721889B1 (en) | 2016-07-26 | 2017-08-01 | Globalfoundries Inc. | Middle of the line (MOL) metal contacts |
| CN116978862A (zh) * | 2017-05-02 | 2023-10-31 | 应用材料公司 | 形成钨支柱的方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4873664A (en) | 1987-02-12 | 1989-10-10 | Ramtron Corporation | Self restoring ferroelectric memory |
| JPH0758773B2 (ja) * | 1989-07-14 | 1995-06-21 | 三菱電機株式会社 | 半導体装置の製造方法及び半導体装置 |
| US5094981A (en) * | 1990-04-17 | 1992-03-10 | North American Philips Corporation, Signetics Div. | Technique for manufacturing interconnections for a semiconductor device by annealing layers of titanium and a barrier material above 550° C. |
| JPH0536974A (ja) * | 1991-03-19 | 1993-02-12 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH0529255A (ja) * | 1991-07-19 | 1993-02-05 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US5858868A (en) * | 1992-05-08 | 1999-01-12 | Yamaha Corporation | Method of manufacturing a laminated wiring structure preventing impurity diffusion therein from N+ and P+ regions in CMOS device with ohmic contact |
| JPH0684824A (ja) * | 1992-08-31 | 1994-03-25 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH06196693A (ja) * | 1992-12-24 | 1994-07-15 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2705621B2 (ja) * | 1995-03-17 | 1998-01-28 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3329128B2 (ja) * | 1995-03-28 | 2002-09-30 | ソニー株式会社 | 半導体装置の製造方法 |
| US5680344A (en) | 1995-09-11 | 1997-10-21 | Micron Technology, Inc. | Circuit and method of operating a ferrolectric memory in a DRAM mode |
| KR0168355B1 (ko) * | 1995-11-02 | 1999-02-01 | 김광호 | 반도체장치의 배선 형성방법 |
| JP3597328B2 (ja) * | 1995-12-08 | 2004-12-08 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
| JP2830827B2 (ja) * | 1996-03-29 | 1998-12-02 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3391181B2 (ja) * | 1996-04-11 | 2003-03-31 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| JPH1040682A (ja) | 1996-07-23 | 1998-02-13 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JPH11274102A (ja) * | 1998-03-25 | 1999-10-08 | Matsushita Electron Corp | 半導体装置の製造方法及びその製造装置 |
-
1998
- 1998-11-24 KR KR1019980050439A patent/KR100304962B1/ko not_active IP Right Cessation
-
1999
- 1999-11-18 US US09/443,189 patent/US6613670B2/en not_active Expired - Fee Related
- 1999-11-24 JP JP33289499A patent/JP4717172B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000188264A (ja) | 2000-07-04 |
| KR100304962B1 (ko) | 2001-10-20 |
| KR20000033540A (ko) | 2000-06-15 |
| US6613670B2 (en) | 2003-09-02 |
| US20020037644A1 (en) | 2002-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4717172B2 (ja) | タングステンビットラインの形成方法 | |
| JP3523093B2 (ja) | 半導体装置およびその製造方法 | |
| US6335251B2 (en) | Semiconductor apparatus having elevated source and drain structure and manufacturing method therefor | |
| US6894357B2 (en) | Gate stack for high performance sub-micron CMOS devices | |
| US6238967B1 (en) | Method of forming embedded DRAM structure | |
| US6084280A (en) | Transistor having a metal silicide self-aligned to the gate | |
| US7846826B2 (en) | Method of manufacturing a semiconductor device with multilayer sidewall | |
| US6974743B2 (en) | Method of making encapsulated spacers in vertical pass gate DRAM and damascene logic gates | |
| JP2012033939A (ja) | Ｄｒａｍアクセス・トランジスタ及び形成方法 | |
| JP2000223703A (ja) | 半導体装置及びその製造方法 | |
| US7944005B2 (en) | Semiconductor device and method for fabricating the same | |
| US20160308047A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP4745187B2 (ja) | 半導体装置の製造方法 | |
| JP3324648B2 (ja) | 半導体装置の製造方法 | |
| JP2001352058A (ja) | 半導体装置の製造方法 | |
| CN100418224C (zh) | 半导体器件及半导体器件的制造方法 | |
| JP4417808B2 (ja) | 半導体装置の製造方法 | |
| US7572719B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6683357B2 (en) | Semiconductor constructions | |
| KR100734259B1 (ko) | 반도체 소자의 제조 방법 | |
| JP3623682B2 (ja) | 半導体装置の製造方法 | |
| US6518153B1 (en) | Method for making gate electrodes of low sheet resistance for embedded dynamic random access memory devices | |
| KR100290890B1 (ko) | 반도체소자의제조방법 | |
| TW449837B (en) | Method for manufacturing metal gate transistor | |
| JP2003249550A (ja) | 半導体集積回路装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060921 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100305 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110315 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110330 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |