JP4715035B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP4715035B2
JP4715035B2 JP2001159067A JP2001159067A JP4715035B2 JP 4715035 B2 JP4715035 B2 JP 4715035B2 JP 2001159067 A JP2001159067 A JP 2001159067A JP 2001159067 A JP2001159067 A JP 2001159067A JP 4715035 B2 JP4715035 B2 JP 4715035B2
Authority
JP
Japan
Prior art keywords
core material
epoxy resin
semiconductor device
resin
epoxy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001159067A
Other languages
Japanese (ja)
Other versions
JP2002353377A (en
Inventor
光寿 岸野
神夫 米本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Electric Works Co Ltd
Original Assignee
Panasonic Corp
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Works Ltd filed Critical Panasonic Corp
Priority to JP2001159067A priority Critical patent/JP4715035B2/en
Publication of JP2002353377A publication Critical patent/JP2002353377A/en
Application granted granted Critical
Publication of JP4715035B2 publication Critical patent/JP4715035B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、電子回路等を作成するのに用いられる半導体装置(半導体パッケージ)に関するものである。
【0002】
【従来の技術】
従来より、金属箔張り積層板にサブトラクティブ法などの回路形成工程を施すことによって回路パターンを有する配線基板(プリント配線板)を形成し、この配線基板を半導体装置のコア材として用いることが行われており、このコア材に半導体チップを実装すると共に実装した半導体チップを樹脂等で封止することによって半導体装置を形成することができるものである。上記のコア材に適用される金属箔張り積層板としては高周波特性が優れる点などから、ビスマレイミドとトリアジン樹脂からなるポリイミド樹脂(以下、BT樹脂という)で絶縁層を形成するようにしている。すなわち、ガラスクロス等で形成される補強基材にBT樹脂を含浸させてプリプレグを形成し、このプリプレグに銅箔等に金属箔を重ね合わせて加熱加圧成形することによって、プリプレグ中のBT樹脂を硬化させて補強基材とBT樹脂の硬化物からなる絶縁層を形成すると共にBT樹脂の硬化により絶縁層と金属箔を接着して一体化する。このように半導体装置のコア材用の金属箔張り積層板(ガラス基材BT樹脂積層板)を形成することができるものである。
【0003】
【発明が解決しようとする課題】
しかし、上記のBT樹脂の硬化物を絶縁層とするコア材は剛性が低いものであって、荷重による撓み量が大きくなるものであった。このようにコア材の撓み量が大きいと、プリント配線板であるコア材と半導体チップとの接着部が機械的衝撃により剥離し、電気的接合部分が短絡することがあり、また、半導体動作時の発熱による膨張収縮で半導体装置(半導体パッケージ)とこれを搭載した母基板との接合部が剥離して短絡することがある。そこで、撓み量を少なくするためにはコア材の厚みを大きくしなければならず、半導体装置を軽薄化することができないという問題があった。また、BT樹脂の硬化物を絶縁層とするコア材は線膨張係数(熱膨張率)が大きいものであり、ビアホールでコア材の内層や外層に設けた回路パターンを接続したものにおいては、コア材の熱伸縮によりビアホールのめっきが断線することがあり、ビアホール信頼性(スルーホール信頼性)が低いという問題があった。
【0004】
本発明は上記の点に鑑みてなされたものであり、軽薄化することができると共にビアホール信頼性を高くすることができる半導体装置を提供することを目的とするものである。
【0005】
【課題を解決するための手段】
本発明の請求項1に係る半導体装置は、数平均分子量が10000乃至30000の高分子ポリフェニレンエーテルとフェノール性化合物をラジカル開始剤の存在下で再分配反応させて変成フェノール生成物を生成し、この変成フェノール生成物中のフェノール性水酸基とエポキシ化合物を反応させた変成エポキシ樹脂生成物と、エポキシ樹脂と、このエポキシ樹脂の硬化剤と、平均粒径が0.4〜0.6μmのシリカ粉体と、平均粒径が2.0〜4.0μmの水酸化アルミニウム粉体とを含有するエポキシ組成物を硬化させて積層板を形成し、この積層板から形成されるコア材1に半導体チップ2を実装して成ることを特徴とするものである。
【0006】
また、信号伝達用のビアホール3を有するコア材1であることを特徴とするものである。
【0007】
また、本発明の請求項に係る半導体装置は、請求項1の構成に加えて、少なくとも一層のビルドアップ層4を有するコア材1であることを特徴とするものである。
【0008】
【発明の実施の形態】
以下、本発明の実施の形態を説明する。
【0009】
本発明に用いるエポキシ樹脂組成物のエポキシ樹脂としては、従来から積層板に使用されている既知のエポキシ樹脂であれば特に限定されるものではなく、例えば、ビスフェノ−ルA型エポキシ樹脂、ビスフェノ−ルF型エポキシ樹脂、ビスフェノ−ルS型エポキシ樹脂、フェノ−ルノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、イソシアヌレート型エポキシ樹脂、ヒダントイン型エポキシ樹脂、脂環式エポキシ樹脂、ビフェニル型エポキシ樹脂、及び、多官能エポキシ樹脂等を挙げることができ、これらを単独であるいは複数混合して使用することができる。さらに、上記のエポキシ樹脂を臭素化した難燃化エポキシ樹脂も使用することができる。
【0010】
本発明に用いるエポキシ樹脂組成物の上記エポキシ樹脂の硬化剤としては、通常使用される第一級、第二級アミン等のアミン系、ビスフェノールA、ビスフェノールF等のポリフェノールを含むフェノール系、酸無水物系などを挙げることができる。これらは、単独あるいは複数混合して使用される。また、エポキシ樹脂の硬化反応には必要に応じて例えばイミダゾール系の硬化促進剤を添加することができる。
【0011】
本発明に用いるエポキシ樹脂組成物は、エポキシ樹脂の架橋構造に関与するものとして、数平均分子量が10000乃至30000の高分子ポリフェニレンエーテルとフェノール性化合物をラジカル開始剤の存在下で再分配反応させて末端にフェノール性化合物のフェノール性水酸基を有する低分子ポリフェニレンエーテルから成る変成フェノール生成物を生成し、この変成フェノール生成物のフェノール性水酸基とエポキシ化合物を反応させた変成エポキシ樹脂生成物を含有するものである。
【0012】
上記の数平均分子量が10000乃至30000の高分子ポリフェニレンエーテルとしては、代表的な一例を示すとポリ(2,6−ジメチル−1,4フェニレンオキサイド)を挙げることができる。このようなポリフェニレンエーテルは、たとえば米国特許第4059568号の明細書に開示された合成法により製造することができる。また、上記のフェノール性化合物としては、ポリフェノールのビスフェノールA、フェノ−ルノボラック、クレゾールノボラック等、フェノール性水酸基を分子内に2個以上有する多官能のフェノール類が好ましい。また、上記のラジカル開始剤としては、過酸化ベンゾイル(ベンゾイルパーオキサイド)、ジクミルパーオキサイド、tert−ブチルクミルパーオキサイド、ジ−tert−ブチルパーオキサイド、2,5−ジメチル−2,5−ジ−tert−ブチルパーオキシヘキシン−3、2,5−ジメチル−2,5−ジ−tert−ブチルパーオキシヘキサン、α,α′−ビス(tert−ブチルパーオキシ−m−イソプロピル)ベンゼン〔1,4(または1,3)−ビス(tert−ブチルパーオキシイソプロピル)ベンゼンともいう〕などの過酸化物があげられる。また、ラジカル開始剤としては過酸化物ではないが、市販の開始剤である日本油脂(株)製の商品名「ビスクミル」(1分半減温度330℃)を使用することもできる。
【0013】
ラジカル開始剤の存在下で数平均分子量が10000乃至30000の高分子ポリフェニレンエーテルとフェノール性化合物をトルエン、クロロホルム等の溶媒中で反応させると、先ず、高分子ポリフェニレンエーテルがラジカル化され、直鎖が切断された低分子のポリフェニレンエーテルが生成する再分配反応が進行し、この活性化されたポリフェニレンエーテルとフェノール性化合物と反応して末端にフェノール性化合物のフェノール性水酸基を有する低分子ポリフェニレンエーテルから成る変成フェノール生成物が生成する。この変成フェノール生成物の数平均分子量は1000〜3000に制限される。すなわち、3000を越えると本発明のエポキシ樹脂組成物の半硬化物の溶融粘度が増大し、また1000を下まわると積層板の機械的強度や耐熱性が低下するからである。
【0014】
上記の再配分反応において、ラジカル開始剤(特に、過酸化ベンゾイル)の添加量は高分子ポリフェニレンエーテル100重量部に対して3〜20重量部にするのが好ましく、また、フェノール性化合物の添加量は高分子ポリフェニレンエーテル100重量部に対して3〜20重量部にするのが好ましい。すなわち、ラジカル開始剤(特に、過酸化ベンゾイル)ならびにフェノール性化合物の添加量が過剰になると、再分配反応が過度に進行し低分子のポリフェニレンエーテルの数平均分子量が低下し、その結果前述の如く機械的強度や耐熱性が低下する恐れがある。また、ラジカル開始剤(特に、過酸化ベンゾイル)ならびにフェノール性化合物の添加量が少な過ぎると、再分配反応が進行せず数平均分子量の低下が起こらない。その結果ポリフェニレンエーテルはエポキシ樹脂の硬化物を構成する架橋構造に関与せず、遊離した形態で残る恐れがある。
【0015】
上記の再分配反応はトルエン、ベンゼン、キシレン等の芳香族炭化水素系溶媒中で80〜120℃に10〜100分加熱して行う。この再分配反応を通じて生成した、末端にフェノール性化合物のフェノール性水酸基を有する低分子ポリフェニレンエーテルから成る変成フェノール生成物にエピクロルヒドリン等のエポキシ化合物を反応させると、ポリフェニレンエーテルで変成された変成エポキシ樹脂生成物が得られる。
【0016】
なお、この変成エポキシ樹脂生成物の生成反応条件について述べると、エポキシ化合物は、末端にフェノール性化合物のフェノール性水酸基を有する低分子ポリフェニレンエーテルのフェノール性水酸基に対して、エポキシ基のモル数で1倍以上好ましくは2倍以上添加し、反応温度は80〜120℃に加熱し、反応時間は通常1時間〜10時間で実施され、好ましくは5〜8時間で実施される。この反応には、低分子ポリフェニレンエーテルのフェノール性水酸基と同等量の塩基性触媒、たとえば、水酸化ナトリウム、水酸化カリウム等の水溶液が用いられる。塩基性触媒の添加量はエポキシ化合物のエポキシ基に対して1当量以上、好ましくは1.2当量以上で、特に好ましくは1.5当量以上である。また、この反応は、必要に応じて再分配反応で使用した溶媒と同一の溶媒を加えて添加してもよく、さらには他の溶媒を加えて添加してもよい。
【0017】
この変成エポキシ樹脂生成物の生成反応後は、生成系を冷却しメタノールの如きポリフェニレンエーテルに対して貧溶媒に注ぎ込み沈殿物として析出させて分離し、さらにこの沈殿物を水、メタノールで洗浄して未反応のエポキシ化合物及び塩基性触媒を除去する。この変成エポキシ樹脂生成物は溶融粘度が低く流動性に富み、さらには前記した各種のエポキシ樹脂との相溶性にも富み、均質なエポキシ樹脂ワニスを構成する。また、この変成エポキシ樹脂生成物は、更にポリアミンやポリカルボン酸を反応させて末端アミンのポリフェニレンエーテル、末端カルボン酸のポリフェニレンエーテルを製造する原料としても有用である。
【0018】
ここで、変成エポキシ樹脂生成物の構成物質に言及すると、低分子化したポリフェニレンエーテルの末端に結合したフェノール性化合物のフェノール性水酸基を介してエポキシ化合物のエポキシ基を導入した化合物を成分とする。したがって、この化合物は上記のエポキシ樹脂の硬化剤によって架橋反応が進行し、その結果、ポリフェニレンエーテルは架橋構造に関与することになる。
【0019】
本発明に用いるエポキシ樹脂組成物は無機充填材として平均粒径が0.1〜10μm好ましくは0.4〜0.6μmのシリカ粉体と、平均粒径が0.1〜10μm好ましくは2.0〜4.0μmの水酸化アルミニウム粉体を含有する。シリカ粉体は他の無機質粉体よりも、電気絶縁性、耐熱性、寸法安定性、耐薬品性、補強性に優れ、水酸化アルミニウムは他の無機質粉体よりも、難燃性、補強性に優れ、安価である。従って、シリカ粉体と水酸化アルミニウム粉体とを使用することによって他の無機質粉体を用いるよりも、電気絶縁性、耐熱性、寸法安定性、耐薬品性、強度、難燃性が優れる安価な積層板やコア材を形成することができるものである。
【0020】
また、シリカ粉体や水酸化アルミニウム粉体の平均粒径が0.1μm未満であると、後述の樹脂ワニスの粘度が上昇しすぎることになり、この粘度上昇を避けるために溶媒を追加すると樹脂ワニス中の樹脂量が不足するために、結果として成形後の積層板にカスレ等の不良が発生する。また、シリカ粉体の平均粒径が10μmを超えると、異物除去を目的とするフィルターに目詰まりが生じ易くなり生産性が低下し、また、球状シリカにするとかなりの材料のコストアップにつながることになり、さらに、コア材(積層板)の表面粗度が大きくなることにより、半導体チップとコア材(積層板)の端子接合部の強度が低下することになる。また、水酸化アルミニウム粉体の平均粒径が10μmを超えると、異物除去を目的とするフィルターに目詰まりが生じ易くなり生産性が低下し、さらに、コア材(積層板)の表面粗度が大きくなることにより、半導体チップとコア材(積層板)の端子接合部の強度が低下することになる。
【0021】
本発明に用いるエポキシ樹脂組成物は上記の変性エポキシ樹脂生成物とエポキシ樹脂とこれの硬化剤とシリカ粉末と水酸化アルミニウム粉体とを配合して調製することができる。硬化剤の配合割合はエポキシ樹脂1当量に対して0.03〜0.4当量の範囲に設定することが好ましい。また、変性エポキシ樹脂生成物の配合量は、エポキシ樹脂とこれの硬化剤とを合わせた固形分35〜95重量%(重量部)に対して、5〜65重量%(重量部)にするのが好ましい。さらに、シリカ粉末の配合量は上記の変性エポキシ樹脂生成物とエポキシ樹脂とこれの硬化剤に対して30〜50重量%にするのが好ましく、水酸化アルミニウム粉体の配合量は上記の変性エポキシ樹脂生成物とエポキシ樹脂とこれの硬化剤に対して10〜20重量%にするのが好ましい。
【0022】
本発明に用いる積層板は、上記のエポキシ樹脂組成物の硬化物を絶縁層に有する片面あるいは両面金属箔張り積層板である。このような積層板を形成するにあたっては次のようにして行う。まず、上記のエポキシ樹脂組成物を溶媒に溶解して樹脂ワニスを調製する。この樹脂ワニスの溶媒としては、トルエン、キシレン、ベンゼン、ケトン、アルコール類等を用いることができ、また、エポキシ樹脂組成物と溶媒の配合割合は所望の粘度等を考慮して適宜設定することができる。
【0023】
次に、上記の樹脂ワニスを補強基材に含浸乾燥し、補強基材中のエポキシ樹脂組成物をBステージ状態にまで半硬化させることによりプリプレグを形成する。補強基材としては、ガラスクロス、アラミドクロス、ポリエステルクロス、パルプ紙、リンター紙等の既知のものを例示することができる。また、プリプレグの形成は一般的な方法を採用することができ、例えば、樹脂ワニス中に補強基材を浸漬するなどして、補強基材にこれらの樹脂ワニスを含浸させ付着させる。プリプレグの樹脂含有量は、特に限定しないが、30〜70重量%とするのが好ましい。また、含浸時には、樹脂ワニスを25〜35℃に保つと樹脂ワニス中の変成エポキシ樹脂生成物、エポキシ樹脂に対する硬化剤の硬化反応を阻止し、基材への含浸性を高めることができ、積層板の特性を良好にすることができる。樹脂ワニスを含浸後加熱乾燥するに当たっては、80〜180℃の温度が好ましい。その理由は、この加熱乾燥が不十分であると、プリプレグ表面部分のみの乾燥に止まり溶媒が内部に残留する為にプリプレグの表面と内部との間で樹脂の濃度差に起因する歪が生じ、プリプレグ表面に微細なクラックが発生する。また、過度に加熱乾燥をすると、プリプレグ表面では乾燥過程で急激な粘度変化が起こるためにプリプレグ表面にスジムラや樹脂タレが発生し、金属箔とプリプレグとの密着性にムラが生じ、その結果金属箔の引き剥がし強さ、半田耐熱性、誘電特性に大小、強弱のムラが発生する。
【0024】
次に、このようにして作製した一枚あるいは複数枚のプリプレグと金属箔を積層して被圧体とし、この被圧体を加熱加圧することによって、プリプレグ中のエポキシ樹脂組成物を硬化させて補強基材とエポキシ樹脂組成物の硬化物からなる絶縁層を形成すると共にエポキシ樹脂組成物の硬化により絶縁層と金属箔を接着して一体化して積層板を得る。金属箔としては、銅箔、アルミニウム箔等を用いることができる。また、上記の加圧は金属箔およびプリプレグの接合と、厚みの調整のために行うので、加圧条件は必要に応じて選択することができる。また、ポリフェニレンエーテルで変成した変成フェノール生成物とエポキシ樹脂とこのエポキシ樹脂の硬化剤の架橋反応は、主として硬化剤の反応特性に依存するので、硬化剤の種類に応じて加熱温度、加熱時間を選ぶ。たとえば、一般には温度150〜300℃、圧力4.9MPa(50kg/cm2)、時間10〜60分程度が目安である。
【0025】
このようにして得られた金属箔張り積層板は、エポキシ樹脂とポリフェニレンエーテルとの特性が損なわれず、誘電特性等の高周波特性が優れ、しかも半田耐熱性を左右する耐熱性、接着強度の強弱に起因するスルーホール、パンチング等の加工性、エッチング性に起因する回路形成の信頼性も優れたものとなる。
【0026】
尚、本発明の積層板は上記の樹脂ワニスをキャスティング法により補強基材を含まないフィルムに作成し、このシートをプリプレグの代わりに用いて形成することもできる。このキャスティング法によるときは、例えば、樹脂ワニスをポリエステルシートやポリイミドシートなどの樹脂ワニスの前記溶媒に不溶のシートに5〜700μmの厚みに塗布し、十分に乾燥させると、ブレンドした樹脂を熱溶融する押出成形によるのと比較すると比較的低温でより容易にフィルムを造ることができる点で優れている。樹脂ワニスをキャステングする前記シートは、離型剤で表面処理したシートを用いると剥離が容易になるので実際的である。
【0027】
そして、本発明の半導体装置は既知の定法を用いて、上記の積層板からコア材を形成すると共にこのコア材に半導体チップ(半導体素子)を実装することによって形成することができる。
【0028】
図1に示す半導体装置は積層板として片面金属箔張り積層板を用いたものであって、まず、片面金属箔張り積層板の下面にサブトラクティブ法などの回路形成工程を施すことによって回路パターン5を形成し、次に、この回路パターン5上にリフロー等を用いて複数個の半田ボールを接合することによって、下面に複数個の半田バンプ6を有するコア材1を形成する。次に、コア材1の下面にIC等の半導体チップ2を実装すると共に実装した半導体チップ2を封止樹脂7で封止することによって、表面実装型の半導体装置を形成することができる。
【0029】
図2に示す半導体装置は積層板として両面金属箔張り積層板を用いたものであって、まず、両面金属箔張り積層板にサブトラクティブ法などの回路形成工程を施すことによって両面の回路パターン5及びこれらを接続するための信号伝達用のビアホール(めっきスルーホール)3を形成し、次に、片側の回路パターン5上にリフロー等を用いて複数個の半田ボールを接合することによって、下面に複数個の半田バンプ6を有する多層のコア材1を形成する。次に、コア材1の上面にIC等の半導体チップ2を実装すると共に実装した半導体チップ2を封止樹脂7で封止することによって、表面実装型の半導体装置を形成することができる。
【0030】
図3に示す半導体装置は積層板として両面金属箔張り積層板を用いたものであって、まず、両面金属箔張り積層板にサブトラクティブ法などの回路形成工程を施すことによって両面の回路パターン5を形成する。次に、回路パターン5を形成した積層板の片面にビルドアップ層4を形成する。このビルドアップ層4は回路パターン5を形成した積層板の表面に上記のプリプレグやフィルム等の絶縁部材8を介して銅箔等の金属箔を重ねた後加熱加圧により一体化して積層することにより形成することができる。このようにして多層の積層板を形成した後、上記と同様の回路形成工程を施すことによってビルドアップ層4の金属箔に回路パターン5を形成すると共に複数の回路パターン5を接続するための信号伝達用のビアホール(めっきスルーホール)3を形成し、次に、最下面の回路パターン5上にリフロー等を用いて複数個の半田ボールを接合することによって、下面に複数個の半田バンプ6を有する多層のコア材1を形成する。次に、コア材1の下面にIC等の半導体チップ2を実装すると共に実装した半導体チップ2を封止樹脂7で封止することによって、表面実装型の半導体装置を形成することができる。尚、上記のビルドアップ層4は必要に応じて回路パターン5を形成した積層板の両面に形成しても良い。
【0031】
そして、本発明の半導体装置は上記のエポキシ組成物を硬化させて積層板を形成し、この積層板から形成されるコア材1を用いるので、ガラス基材BT樹脂積層板から形成されるコア材を用いた場合に比べて、コア材1の剛性を高くすることができて撓み量を少なくすることができ、従って、従来よりもコア材1の厚みを薄くして軽薄化することができるものである。また、本発明で使用するコア材1はガラス基材BT樹脂積層板から形成されるコア材よりも線膨張係数を小さくすることができ、従って、コア材の熱伸縮が小さくなってビアホールのめっきが断線することなく、ビアホール信頼性(スルーホール信頼性)を高くすることができるものである。
【0032】
【実施例】
以下本発明を実施例によって具体的に説明する。
【0033】
参考例1)
先ず、数平均分子量Mn=20000の高分子ポリフェニレンエーテル(以下PPEと記す)(日本G.Eプラスチック(株)社製)100重量部(以下、部と記す)過酸化ベンゾイル6部、及びフェノール性化合物のビスフェノ−ルA6部にトルエン100部を添加し90℃にて60分間攪拌し、再分配反応させて末端にフェノール性化合物のフェノール性水酸基を有する低分子PPEから成る変性フェノール生成物を溶液で得た。この変性フェノール生成物をゲル浸透クロマトグラフ(カラム構成:東ソー(株)社製SuperHM−M(1本)+SuperHM−H(1本))にて分子量分布を測定した結果、数平均分子量は2300であった。
【0034】
次に、エピクロルヒドリン8部と水酸化ナトリウム水溶液(50%)8部を加えて100℃で4時間攪拌し、上記の変成フェノール生成物中のフェノール性水酸基とエポキシ化合物を反応させて変成エポキシ樹脂生成物とした。
【0035】
この変成エポキシ樹脂生成物を室温まで冷却後、メタノール1リットルを加えて沈殿させた。この沈殿物をさらにメタノール1リットルで洗浄し、さらに水1リットルで2回洗浄し、再びメタノール1リットルで洗浄した。この固形物を70℃で減圧乾燥し、試料とした。この試料を四塩化炭素の溶媒中に溶かして1.5%の四塩化炭素溶液とし、光路長10mmの石英セルを用いて赤外線スペクトルを測定し、反応前後のフェノール性水酸基の吸光度(3622cm-1)の値により、PPEに結合したビスフェノ−ルAのフェノール性水酸基とエピクロルヒドリンとの反応率を求めたところ、フェノール性水酸基の91%が反応していた。
【0036】
次に、90重量部の上記の変性エポキシ樹脂生成物と、135重量部のエポキシ樹脂(東都化成(株)製の臭素化したビスフェノールA型のエポキシ樹脂「YDB−500」)と、1重量部の硬化剤(ジシアンジアミド)と、1重量部の触媒(2−エチル−4−メチルイミダゾール)と、286重量部の溶媒(トルエン)とをセパラブルフラスコに入れ、室温で30分間攪拌し空冷を行い25℃の樹脂液を得た。次に、225重量部のシリカ粉末(アドマテックス製の「SO−C2(球状)」、平均粒径が0.5μm)と、80重量部の水酸化アルミニウム粉体(住友化学製の「CL−303」、平均粒径が3μm)とをディスパーでプレミックスしたものを上記の樹脂液に加え、この後、ディスパーで1000〜1500rpm下で5分間攪拌した。その後、バスケットミルで1時間攪拌し、本発明のエポキシ樹脂組成物を成分とする樹脂ワニスとした。このワニスは初期の粘度も小さく、析出現象もなく保存性に優れていた。
【0037】
次に、24時間後に樹脂ワニスを0.1mm厚のEガラスクロスに含浸し、140℃で4分間乾燥し、Bステージ状にまで半硬化させることによって、樹脂含有率65重量%のプリプレグを得た。次に、このプリプレグの片面に18μmの銅箔を配置して被圧体とし、190℃で圧力20kg/cm2で100分加熱加圧し、片面に銅箔が積層された厚み0.8mmの片面銅張り積層板を得た。
【0038】
次に、上記の片面銅張り積層板にサブトラクティブ法により回路形成工程を施すことによって回路パターン5を形成した後、回路パターン5を形成した積層板にソルダーレジスト(太陽インキ製の「PSR4000AUS5」)をパターニングして形成し、次に、回路パターン5上にリフローを用いて複数個の半田ボール(千住金属製の「SMICスパークボール」)を接合することによって、下面に複数個の半田バンプ6を有するコア材1を形成した。
【0039】
次に、コア材1の下面にIC等の半導体チップ2(松下電工製の櫛形アルミニウム配線テストエレメントグループ(TEG)素子)を銀ペーストを用いて接合して実装すると共に実装した半導体チップ2を封止樹脂7(松下電工製の液状封止材「パナシーラーCV5193AN」)で封止(ポッティング法にて液状封止)して硬化させることによって、図1に示すような表面実装型の半導体装置を形成した。
【0040】
(実施例2)
参考例1と同様にして得られたプリプレグの両面に18μmの銅箔を配置して被圧体とし、190℃で圧力20kg/cm2で100分加熱加圧し、両面に銅箔が積層された厚み0.8mmの両面銅張り積層板を得た。次に、上記の両面銅張り積層板にサブトラクティブ法により回路形成工程を施すことによって両面に回路パターン5を形成すると共にこれら回路パターン5を接続するための信号伝達用のビアホール(めっきスルーホール)3を形成した後、回路パターン5を形成した積層板に上記と同様のソルダーレジストをパターニングして形成し、次に、回路パターン5上にリフローを用いて複数個の上記と同様の半田ボールを接合することによって、下面に複数個の半田バンプ6を有する多層のコア材1を形成した。この後、参考例1と同様にして図2に示すような表面実装型の半導体装置を形成した。
【0041】
(実施例3)
実施例2と同様にして得られた両面銅張り積層板にサブトラクティブ法により回路形成工程を施すことによって両面に回路パターン5を形成し、次に、回路パターン5を形成した積層板の片面にビルドアップ層4を形成した。ビルトアップ層4は回路パターン5を形成した積層板の片面に厚み0.06mmの絶縁フィルム(味の素製の「ABF−H」)と厚み18μmの銅箔とを載置し、これを真空ラミネータを用いてラミネートした後、オーブン硬化することによって形成した。このようにして多層の積層板を形成した後、上記と同様の回路形成工程を施すことによってビルドアップ層4の銅箔に回路パターン5を形成すると共に複数の回路パターン5を接続するための信号伝達用のビアホール(めっきスルーホール)3を形成した。この後、回路パターン5を形成した多層の積層板に上記と同様のソルダーレジストをパターニングして形成し、次に、最下面の回路パターン5上にリフローを用いて複数個の上記の半田ボールを接合することによって、下面に複数個の半田バンプ6を有する多層のコア材1を形成した。この後、参考例1と同様にして図3に示すような表面実装型の半導体装置を形成した。
【0042】
(比較例1)
BT樹脂を用いた積層板(三菱瓦斯化学社製のHL−830)を使用した以外は、参考例1と同様にして半導体装置を形成した。
【0043】
(比較例2)
比較例1の積層板を用いた以外は、実施例2と同様にして半導体装置を形成した。
【0044】
(比較例3)
比較例1の積層板を用いた以外は、実施例3と同様にして半導体装置を形成した。
【0045】
上記参考例1,実施例乃至3及び比較例1乃至3の半導体装置について荷重による撓み量を測定すると共に実施例2、3及び比較例2、3の半導体装置についてビアホール信頼性を測定した。荷重による撓み量は、支点間距離が100mmの二点支持棒に半導体装置を載せ、この半導体装置の中央部に荷重をかけたときの撓み変化量を計測した。荷重は0.5kgと1.0kgの二種類で行った。また、ビアホール信頼性は上記の半導体装置にT/C温度サイクル(−55〜125℃間の温度変化サイクル)を施した後、ビアホールの導通抵抗値が初期から20%変化したときのT/C温度サイクルの回数を測定した。結果を表1に示す。
【0046】
【表1】

Figure 0004715035
【0047】
表1から明らかなように、参考例1,実施例乃至3は比較例1乃至3よりも撓み量が少なくなった。また、比較例2、3ではビアホール信頼性が1000サイクルで良好であったが、実施例2、3では1500サイクルであってもビアホール信頼性が良好であった。
【0048】
【発明の効果】
上記のように本発明の請求項1の発明は、数平均分子量が10000乃至30000の高分子ポリフェニレンエーテルとフェノール性化合物をラジカル開始剤の存在下で再分配反応させて変成フェノール生成物を生成し、この変成フェノール生成物中のフェノール性水酸基とエポキシ化合物を反応させた変成エポキシ樹脂生成物と、エポキシ樹脂と、このエポキシ樹脂の硬化剤と、平均粒径が0.4〜0.6μmのシリカ粉体と、平均粒径が2.0〜4.0μmの水酸化アルミニウム粉体とを含有するエポキシ組成物を硬化させて積層板を形成し、この積層板から形成されるコア材に半導体チップを実装するので、コア材の撓み量を少なくすることができ、コア材の厚みを薄くして軽薄化することができるものである。
【0049】
た、信号伝達用のビアホールを有するコア材であるので、熱伸縮の小さなコア材を用いることによって、ビアホールのめっきに断線が生じないようにすることができ、ビアホール信頼性を高くすることができるものである。
【0050】
また本発明の請求項の発明は、少なくとも一層のビルドアップ層を有するコア材であるので、ビルドアップ層によりコア材を補強することができ、さらに撓み量を少なくすることができるものである。
【図面の簡単な説明】
【図1】 本発明の参考形態の一例を示す断面図である。
【図2】 本発明の実施の形態の一例を示す断面図である。
【図3】 同上の他の実施の形態の一例を示す断面図である。
【符号の説明】
1 コア材
2 半導体チップ
3 ビアホール
4 ビルドアップ層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device (semiconductor package) used to create an electronic circuit or the like.
[0002]
[Prior art]
Conventionally, a wiring board having a circuit pattern (printed wiring board) is formed by subjecting a metal foil-clad laminate to a circuit forming process such as a subtractive method, and this wiring board is used as a core material of a semiconductor device. A semiconductor device can be formed by mounting a semiconductor chip on the core material and sealing the mounted semiconductor chip with a resin or the like. As the metal foil-clad laminate applied to the core material, an insulating layer is formed of a polyimide resin (hereinafter referred to as BT resin) made of bismaleimide and a triazine resin because it has excellent high frequency characteristics. That is, BT resin in a prepreg is formed by impregnating a reinforcing base made of glass cloth or the like with a BT resin to form a prepreg, and superposing a metal foil on a copper foil or the like on this prepreg and heating and pressing. Is cured to form an insulating layer made of a cured base material and a BT resin, and the insulating layer and the metal foil are bonded and integrated by curing the BT resin. In this way, a metal foil-clad laminate (glass substrate BT resin laminate) for a core material of a semiconductor device can be formed.
[0003]
[Problems to be solved by the invention]
However, the core material using the above-mentioned cured product of BT resin as an insulating layer has low rigidity, and the amount of deflection due to the load increases. In this way, if the amount of bending of the core material is large, the bonded portion between the core material, which is a printed wiring board, and the semiconductor chip may be peeled off due to mechanical impact, and the electrical joint may be short-circuited. Due to expansion and contraction due to heat generation, the junction between the semiconductor device (semiconductor package) and the mother board on which the semiconductor device is mounted may be peeled off and short-circuited. Therefore, in order to reduce the amount of bending, there is a problem that the thickness of the core material must be increased, and the semiconductor device cannot be reduced in thickness. In addition, a core material having a hardened product of BT resin as an insulating layer has a large linear expansion coefficient (thermal expansion coefficient), and in a case where circuit patterns provided in the inner layer and the outer layer of the core material are connected by via holes, There is a problem that via hole plating is broken due to thermal expansion and contraction of the material, and the via hole reliability (through hole reliability) is low.
[0004]
The present invention has been made in view of the above points, and an object of the present invention is to provide a semiconductor device that can be thinned and can have high via hole reliability.
[0005]
[Means for Solving the Problems]
The semiconductor device according to claim 1 of the present invention generates a modified phenol product by redistributing a polyphenylene ether having a number average molecular weight of 10,000 to 30,000 and a phenolic compound in the presence of a radical initiator. A modified epoxy resin product obtained by reacting a phenolic hydroxyl group in the modified phenol product with an epoxy compound, an epoxy resin, a curing agent for the epoxy resin, and an average particle size 0.4-0.6 μm silica powder and average particle size 2.0-4.0 A laminated board is formed by curing an epoxy composition containing μm aluminum hydroxide powder, and a semiconductor chip 2 is mounted on a core material 1 formed from the laminated board. is there.
[0006]
Also , It is a core material 1 having a via hole 3 for signal transmission.
[0007]
Further, the claims of the present invention 2 The semiconductor device according to claim 1's In addition to the configuration, the core material 1 has at least one build-up layer 4.
[0008]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below.
[0009]
The epoxy resin of the epoxy resin composition used in the present invention is not particularly limited as long as it is a known epoxy resin that has been conventionally used for laminates. For example, bisphenol A type epoxy resin, bisphenol- F type epoxy resin, bisphenol S type epoxy resin, phenol novolac type epoxy resin, cresol novolac type epoxy resin, isocyanurate type epoxy resin, hydantoin type epoxy resin, alicyclic epoxy resin, biphenyl type epoxy resin, and And polyfunctional epoxy resins. These can be used alone or in combination. Furthermore, a flame retardant epoxy resin obtained by brominating the above epoxy resin can also be used.
[0010]
As the curing agent for the above-mentioned epoxy resin of the epoxy resin composition used in the present invention, commonly used amines such as primary and secondary amines, phenols containing polyphenols such as bisphenol A and bisphenol F, acid anhydrides, etc. A physical system etc. can be mentioned. These may be used alone or in combination. Further, for example, an imidazole-based curing accelerator can be added to the curing reaction of the epoxy resin as necessary.
[0011]
The epoxy resin composition used in the present invention is assumed to be involved in the crosslinked structure of the epoxy resin, and is obtained by redistributing a high-molecular polyphenylene ether having a number average molecular weight of 10,000 to 30,000 and a phenolic compound in the presence of a radical initiator. Containing a modified epoxy resin product in which a modified phenol product comprising a low molecular weight polyphenylene ether having a phenolic hydroxyl group of a phenolic compound at the terminal is produced and the phenolic hydroxyl group of this modified phenol product is reacted with an epoxy compound It is.
[0012]
A typical example of the polymer polyphenylene ether having a number average molecular weight of 10,000 to 30,000 is poly (2,6-dimethyl-1,4 phenylene oxide). Such polyphenylene ether can be produced, for example, by the synthesis method disclosed in US Pat. No. 4,059,568. Moreover, as said phenolic compound, polyfunctional phenols which have 2 or more of phenolic hydroxyl groups in a molecule | numerator, such as polyphenol bisphenol A, phenol novolak, and cresol novolak, are preferable. Examples of the radical initiator include benzoyl peroxide (benzoyl peroxide), dicumyl peroxide, tert-butyl cumyl peroxide, di-tert-butyl peroxide, 2,5-dimethyl-2,5-di -Tert-butylperoxyhexyne-3,2,5-dimethyl-2,5-di-tert-butylperoxyhexane, α, α'-bis (tert-butylperoxy-m-isopropyl) benzene [1 , 4 (or 1,3) -bis (tert-butylperoxyisopropyl) benzene]. Moreover, although it is not a peroxide as a radical initiator, the brand name "Biscumyl" (1 minute half temperature 330 degreeC) by Nippon Oil & Fats Co., Ltd. which is a commercially available initiator can also be used.
[0013]
When a polymer polyphenylene ether having a number average molecular weight of 10,000 to 30,000 is reacted with a phenolic compound in a solvent such as toluene or chloroform in the presence of a radical initiator, the polymer polyphenylene ether is first radicalized to form a linear chain. The redistribution reaction to produce a cut low molecular polyphenylene ether proceeds, and this activated polyphenylene ether reacts with the phenolic compound to comprise a low molecular polyphenylene ether having a phenolic hydroxyl group of the phenolic compound at the terminal A modified phenol product is produced. The number average molecular weight of this modified phenol product is limited to 1000-3000. That is, if it exceeds 3000, the melt viscosity of the semi-cured product of the epoxy resin composition of the present invention will increase, and if it exceeds 1000, the mechanical strength and heat resistance of the laminate will decrease.
[0014]
In the above redistribution reaction, the amount of radical initiator (particularly benzoyl peroxide) added is preferably 3 to 20 parts by weight with respect to 100 parts by weight of the polymer polyphenylene ether, and the amount of phenolic compound added. Is preferably 3 to 20 parts by weight per 100 parts by weight of the polymer polyphenylene ether. That is, when the radical initiator (particularly benzoyl peroxide) and the phenolic compound are added excessively, the redistribution reaction proceeds excessively and the number average molecular weight of the low molecular weight polyphenylene ether is lowered. Mechanical strength and heat resistance may be reduced. Moreover, if the addition amount of the radical initiator (particularly benzoyl peroxide) and the phenolic compound is too small, the redistribution reaction does not proceed and the number average molecular weight does not decrease. As a result, polyphenylene ether does not participate in the crosslinked structure constituting the cured product of the epoxy resin and may remain in a free form.
[0015]
The redistribution reaction is performed by heating at 80 to 120 ° C. for 10 to 100 minutes in an aromatic hydrocarbon solvent such as toluene, benzene, xylene and the like. When an epoxy compound such as epichlorohydrin is reacted with a modified phenol product consisting of a low molecular weight polyphenylene ether having a phenolic hydroxyl group of a phenolic compound at the terminal, which is generated through this redistribution reaction, a modified epoxy resin modified with polyphenylene ether is produced. Things are obtained.
[0016]
The production reaction conditions for the modified epoxy resin product are described as follows. The epoxy compound has a molar number of epoxy groups of 1 with respect to the phenolic hydroxyl group of the low-molecular polyphenylene ether having a phenolic hydroxyl group of the phenolic compound at the terminal. The reaction temperature is heated to 80 to 120 ° C., and the reaction time is usually 1 hour to 10 hours, preferably 5 to 8 hours. In this reaction, an amount of a basic catalyst equivalent to the phenolic hydroxyl group of the low molecular weight polyphenylene ether, for example, an aqueous solution of sodium hydroxide, potassium hydroxide or the like is used. The addition amount of the basic catalyst is 1 equivalent or more, preferably 1.2 equivalents or more, particularly preferably 1.5 equivalents or more, relative to the epoxy group of the epoxy compound. In addition, this reaction may be added by adding the same solvent used in the redistribution reaction as necessary, or may be added by adding another solvent.
[0017]
After the production reaction of this modified epoxy resin product, the production system is cooled, poured into a poor solvent with respect to polyphenylene ether such as methanol, precipitated as a precipitate, separated, and further washed with water and methanol. Unreacted epoxy compound and basic catalyst are removed. This modified epoxy resin product has a low melt viscosity and a high fluidity, and also has a high compatibility with the various epoxy resins described above, and constitutes a homogeneous epoxy resin varnish. This modified epoxy resin product is also useful as a raw material for producing a terminal amine polyphenylene ether and a terminal carboxylic acid polyphenylene ether by further reacting with a polyamine or polycarboxylic acid.
[0018]
Here, when referring to the constituent material of the modified epoxy resin product, a compound in which the epoxy group of the epoxy compound is introduced through the phenolic hydroxyl group of the phenolic compound bonded to the terminal of the low molecular weight polyphenylene ether is used as a component. Therefore, this compound undergoes a crosslinking reaction by the epoxy resin curing agent, and as a result, polyphenylene ether is involved in the crosslinked structure.
[0019]
The epoxy resin composition used in the present invention is silica powder having an average particle size of 0.1 to 10 μm, preferably 0.4 to 0.6 μm, and an average particle size of 0.1 to 10 μm, preferably 2. Contains 0 to 4.0 μm aluminum hydroxide powder. Silica powder is superior to other inorganic powders in electrical insulation, heat resistance, dimensional stability, chemical resistance and reinforcement, and aluminum hydroxide is more flame retardant and reinforcement than other inorganic powders. Excellent and inexpensive. Therefore, by using silica powder and aluminum hydroxide powder, it is cheaper with better electrical insulation, heat resistance, dimensional stability, chemical resistance, strength, and flame resistance than using other inorganic powders. A laminate or core material can be formed.
[0020]
Further, if the average particle size of silica powder or aluminum hydroxide powder is less than 0.1 μm, the viscosity of the resin varnish described later will increase too much, and if a solvent is added to avoid this increase in viscosity, the resin Since the amount of resin in the varnish is insufficient, as a result, defects such as scraping occur in the laminated sheet after molding. In addition, if the average particle size of the silica powder exceeds 10 μm, the filter intended to remove foreign matters is likely to be clogged, resulting in a decrease in productivity. If spherical silica is used, the cost of the material will be considerably increased. Furthermore, when the surface roughness of the core material (laminate plate) is increased, the strength of the terminal joint portion between the semiconductor chip and the core material (laminate plate) is reduced. Further, if the average particle size of the aluminum hydroxide powder exceeds 10 μm, the filter intended to remove foreign matters is likely to be clogged, resulting in a decrease in productivity, and the surface roughness of the core material (laminate). By increasing the size, the strength of the terminal joint portion between the semiconductor chip and the core material (laminated plate) is reduced.
[0021]
The epoxy resin composition used in the present invention can be prepared by blending the modified epoxy resin product, the epoxy resin, a curing agent thereof, silica powder, and aluminum hydroxide powder. The blending ratio of the curing agent is preferably set in the range of 0.03 to 0.4 equivalent with respect to 1 equivalent of epoxy resin. The blending amount of the modified epoxy resin product is 5 to 65% by weight (parts by weight) with respect to 35 to 95% by weight (parts by weight) of the solid content of the epoxy resin and the curing agent. Is preferred. Further, the blending amount of the silica powder is preferably 30 to 50% by weight with respect to the modified epoxy resin product, the epoxy resin and the curing agent thereof, and the blending amount of the aluminum hydroxide powder is the above modified epoxy It is preferable to make it into 10 to 20 weight% with respect to a resin product, an epoxy resin, and its hardening | curing agent.
[0022]
The laminated board used for this invention is a single-sided or double-sided metal foil tension laminated board which has the hardened | cured material of said epoxy resin composition in an insulating layer. Such a laminated plate is formed as follows. First, the above epoxy resin composition is dissolved in a solvent to prepare a resin varnish. As the solvent for this resin varnish, toluene, xylene, benzene, ketone, alcohols and the like can be used, and the blending ratio of the epoxy resin composition and the solvent can be appropriately set in consideration of the desired viscosity and the like. it can.
[0023]
Next, the above-mentioned resin varnish is impregnated and dried in a reinforcing base material, and the epoxy resin composition in the reinforcing base material is semi-cured to a B-stage state to form a prepreg. Examples of the reinforcing substrate include known materials such as glass cloth, aramid cloth, polyester cloth, pulp paper, linter paper and the like. The prepreg can be formed by using a general method. For example, the resin base varnish is impregnated with these resin varnishes by, for example, immersing the base resin in the resin varnish. The resin content of the prepreg is not particularly limited, but is preferably 30 to 70% by weight. In addition, when impregnating the resin varnish at 25 to 35 ° C., the modified epoxy resin product in the resin varnish, the curing reaction of the curing agent with respect to the epoxy resin can be prevented, and the impregnation property to the base material can be improved. The characteristics of the plate can be improved. When the resin varnish is impregnated and dried by heating, a temperature of 80 to 180 ° C. is preferable. The reason for this is that if this heat drying is insufficient, only the prepreg surface portion will be dried and the solvent will remain inside, resulting in distortion due to the resin concentration difference between the prepreg surface and inside, Fine cracks occur on the prepreg surface. In addition, if the material is heated and dried excessively, the surface of the prepreg undergoes a drastic change in viscosity during the drying process, causing unevenness and resin sagging on the surface of the prepreg, resulting in unevenness in the adhesion between the metal foil and the prepreg. Unevenness of strength and weakness occurs in the peel strength of the foil, solder heat resistance, and dielectric properties.
[0024]
Next, one or a plurality of the prepregs thus produced and a metal foil are laminated to form a pressed body, and the pressed body is heated and pressurized to cure the epoxy resin composition in the prepreg. An insulating layer composed of a reinforced base material and a cured product of the epoxy resin composition is formed, and the insulating layer and the metal foil are bonded and integrated by curing the epoxy resin composition to obtain a laminate. As the metal foil, copper foil, aluminum foil or the like can be used. Moreover, since said pressurization is performed for the joining of metal foil and a prepreg, and adjustment of thickness, pressurization conditions can be selected as needed. In addition, the crosslinking reaction of the modified phenol product modified with polyphenylene ether, the epoxy resin, and the curing agent of this epoxy resin mainly depends on the reaction characteristics of the curing agent, so the heating temperature and the heating time are set according to the type of the curing agent. Choose. For example, in general, the temperature is 150 to 300 ° C., the pressure is 4.9 MPa (50 kg / cm 2 ), The time is about 10 to 60 minutes.
[0025]
The metal foil-clad laminate thus obtained does not impair the properties of epoxy resin and polyphenylene ether, has excellent high-frequency properties such as dielectric properties, and also has heat and adhesive strength that affects solder heat resistance. The processability such as through-holes and punching caused, and the reliability of circuit formation resulting from etching are also excellent.
[0026]
In addition, the laminated board of this invention can create the said resin varnish into the film which does not contain a reinforcement base material by the casting method, and can also form it using this sheet instead of a prepreg. When this casting method is used, for example, a resin varnish is applied to a sheet insoluble in the solvent of a resin varnish such as a polyester sheet or a polyimide sheet to a thickness of 5 to 700 μm, and when sufficiently dried, the blended resin is heated and melted. Compared with extrusion molding, the film can be manufactured more easily at a relatively low temperature. The sheet for casting the resin varnish is practical because it is easy to peel off when a sheet surface-treated with a release agent is used.
[0027]
And the semiconductor device of this invention can be formed by mounting a semiconductor chip (semiconductor element) on this core material while forming a core material from said laminated board using a known usual method.
[0028]
The semiconductor device shown in FIG. 1 uses a single-sided metal foil-clad laminate as the laminate. First, a circuit pattern 5 is formed by applying a circuit forming process such as a subtractive method to the lower surface of the single-sided metal foil-clad laminate. Next, the core material 1 having a plurality of solder bumps 6 on the lower surface is formed by bonding a plurality of solder balls on the circuit pattern 5 using reflow or the like. Next, by mounting a semiconductor chip 2 such as an IC on the lower surface of the core material 1 and sealing the mounted semiconductor chip 2 with a sealing resin 7, a surface mount type semiconductor device can be formed.
[0029]
The semiconductor device shown in FIG. 2 uses a double-sided metal foil-clad laminate as a laminate. First, the double-sided metal foil-clad laminate is subjected to a circuit forming process such as a subtractive method, thereby providing a circuit pattern 5 on both sides. Then, via holes (plating through holes) 3 for signal transmission for connecting them are formed, and then a plurality of solder balls are joined on the circuit pattern 5 on one side by using reflow or the like, so that the lower surface is formed. A multilayer core material 1 having a plurality of solder bumps 6 is formed. Next, by mounting the semiconductor chip 2 such as an IC on the upper surface of the core material 1 and sealing the mounted semiconductor chip 2 with a sealing resin 7, a surface mount type semiconductor device can be formed.
[0030]
The semiconductor device shown in FIG. 3 uses a double-sided metal foil-clad laminate as the laminate. First, the double-sided metal foil-clad laminate is subjected to a circuit forming process such as a subtractive method, thereby providing a circuit pattern 5 on both sides. Form. Next, the buildup layer 4 is formed on one side of the laminate on which the circuit pattern 5 is formed. The build-up layer 4 is formed by laminating a metal foil such as a copper foil on the surface of the laminated board on which the circuit pattern 5 is formed via the insulating member 8 such as the prepreg or film, and then laminating them by heating and pressing. Can be formed. After forming the multi-layer laminate in this way, the circuit pattern 5 is formed on the metal foil of the buildup layer 4 by performing the same circuit formation process as described above, and a signal for connecting the plurality of circuit patterns 5 A via hole (plating through hole) 3 for transmission is formed, and then a plurality of solder balls 6 are bonded to the lower surface by joining a plurality of solder balls on the lowermost circuit pattern 5 using reflow or the like. The multi-layer core material 1 is formed. Next, by mounting a semiconductor chip 2 such as an IC on the lower surface of the core material 1 and sealing the mounted semiconductor chip 2 with a sealing resin 7, a surface mount type semiconductor device can be formed. The build-up layer 4 may be formed on both sides of the laminate on which the circuit pattern 5 is formed as necessary.
[0031]
And since the semiconductor device of this invention hardens said epoxy composition, forms a laminated board, and uses the core material 1 formed from this laminated board, the core material formed from a glass base material BT resin laminated board Compared with the case where the core material 1 is used, the rigidity of the core material 1 can be increased and the amount of bending can be reduced. Therefore, the thickness of the core material 1 can be made thinner and lighter than before. It is. Further, the core material 1 used in the present invention can have a smaller linear expansion coefficient than the core material formed from the glass substrate BT resin laminate, and therefore the thermal expansion and contraction of the core material is reduced, and the via hole is plated. The via hole reliability (through hole reliability) can be increased without disconnection.
[0032]
【Example】
Hereinafter, the present invention will be described specifically by way of examples.
[0033]
( reference Example 1)
First, a polymer polyphenylene ether (hereinafter referred to as PPE) having a number average molecular weight Mn = 20000 (100 parts by weight (hereinafter referred to as “parts”), 6 parts of benzoyl peroxide, and phenolic, manufactured by Nippon GE Plastics Co., Ltd. 100 parts of toluene is added to 6 parts of the compound bisphenol A, stirred at 90 ° C. for 60 minutes, and redistributed to give a modified phenol product consisting of a low molecular weight PPE having a phenolic hydroxyl group of the phenolic compound at the end. Got in. As a result of measuring the molecular weight distribution of this modified phenol product with a gel permeation chromatograph (column configuration: Super HM-M (one) + Super HM-H (one) manufactured by Tosoh Corporation), the number average molecular weight was 2300. there were.
[0034]
Next, 8 parts of epichlorohydrin and 8 parts of an aqueous sodium hydroxide solution (50%) are added and stirred at 100 ° C. for 4 hours, and a phenolic hydroxyl group in the above-mentioned modified phenol product is reacted with an epoxy compound to produce a modified epoxy resin. It was a thing.
[0035]
The modified epoxy resin product was cooled to room temperature and then precipitated by adding 1 liter of methanol. The precipitate was further washed with 1 liter of methanol, further washed twice with 1 liter of water, and again with 1 liter of methanol. This solid was dried under reduced pressure at 70 ° C. to prepare a sample. This sample was dissolved in a carbon tetrachloride solvent to give a 1.5% carbon tetrachloride solution, and an infrared spectrum was measured using a quartz cell having an optical path length of 10 mm, and the absorbance of phenolic hydroxyl groups before and after the reaction (3622 cm). -1 ), The reaction rate between the phenolic hydroxyl group of bisphenol A bonded to PPE and epichlorohydrin was determined, and 91% of the phenolic hydroxyl group had reacted.
[0036]
Next, 90 parts by weight of the modified epoxy resin product, 135 parts by weight of epoxy resin (brominated bisphenol A type epoxy resin “YDB-500” manufactured by Toto Kasei Co., Ltd.), and 1 part by weight A curing agent (dicyandiamide), 1 part by weight of a catalyst (2-ethyl-4-methylimidazole) and 286 parts by weight of a solvent (toluene) are placed in a separable flask and stirred at room temperature for 30 minutes and air-cooled. A resin solution at 25 ° C. was obtained. Next, 225 parts by weight of silica powder (“SO-C2 (spherical)” manufactured by Admatechs, average particle size of 0.5 μm) and 80 parts by weight of aluminum hydroxide powder (“CL-” manufactured by Sumitomo Chemical) 303 "and an average particle size of 3 [mu] m) premixed with a disper were added to the above resin solution, and then stirred with a disper at 1000 to 1500 rpm for 5 minutes. Then, it stirred for 1 hour with the basket mill and it was set as the resin varnish which uses the epoxy resin composition of this invention as a component. This varnish had a small initial viscosity, no precipitation phenomenon, and excellent storage stability.
[0037]
Next, after 24 hours, a 0.1 mm thick E glass cloth was impregnated with a resin varnish, dried at 140 ° C. for 4 minutes, and semi-cured to a B-stage to obtain a prepreg having a resin content of 65% by weight. It was. Next, 18 μm copper foil is placed on one side of the prepreg to form a pressure-receiving body, and a pressure of 20 kg / cm at 190 ° C. 2 Was heated and pressed for 100 minutes to obtain a single-sided copper-clad laminate having a thickness of 0.8 mm in which a copper foil was laminated on one side.
[0038]
Next, a circuit pattern 5 is formed by subjecting the single-sided copper-clad laminate to a circuit forming process by a subtractive method, and then a solder resist ("PSR4000AUS5" manufactured by Taiyo Ink) is applied to the laminate on which the circuit pattern 5 is formed. Next, a plurality of solder balls 6 (“SMIC spark balls” made by Senju Metal) are joined on the circuit pattern 5 by using reflow to form a plurality of solder bumps 6 on the lower surface. The core material 1 is formed.
[0039]
Next, a semiconductor chip 2 such as an IC (comb-shaped aluminum wiring test element group (TEG) element manufactured by Matsushita Electric Works) is bonded and mounted on the lower surface of the core material 1 using silver paste, and the mounted semiconductor chip 2 is sealed. A surface mounting type semiconductor device as shown in FIG. 1 is formed by sealing with a stop resin 7 (liquid sealing material “Pana Sealer CV5193AN” manufactured by Matsushita Electric Works) and curing it. did.
[0040]
(Example 2)
reference An 18 μm copper foil was placed on both sides of the prepreg obtained in the same manner as in Example 1 to form a pressure-receiving body, and a pressure of 20 kg / cm at 190 ° C. 2 Was heated and pressed for 100 minutes to obtain a double-sided copper-clad laminate having a thickness of 0.8 mm in which copper foils were laminated on both sides. Next, a circuit formation process is performed on the double-sided copper-clad laminate by a subtractive method to form circuit patterns 5 on both sides and signal transmission via holes (plating through holes) for connecting these circuit patterns 5 3 is formed by patterning a solder resist similar to the above on the laminated board on which the circuit pattern 5 is formed, and then a plurality of solder balls similar to the above are formed on the circuit pattern 5 using reflow. By joining, the multilayer core material 1 having a plurality of solder bumps 6 on the lower surface was formed. After this, reference In the same manner as in Example 1, a surface mount type semiconductor device as shown in FIG. 2 was formed.
[0041]
(Example 3)
A circuit pattern 5 is formed on both sides by subjecting a double-sided copper-clad laminate obtained in the same manner as in Example 2 to a circuit forming process by a subtractive method, and then, on one side of the laminate on which the circuit pattern 5 is formed. Build-up layer 4 was formed. The built-up layer 4 has an insulating film (ABF-H made by Ajinomoto Co., Inc.) having a thickness of 0.06 mm and a copper foil having a thickness of 18 μm placed on one side of the laminate on which the circuit pattern 5 is formed, and this is used as a vacuum laminator. After laminating, it was formed by oven curing. After forming the multi-layered laminate in this way, a circuit pattern 5 is formed on the copper foil of the buildup layer 4 by performing the same circuit formation process as described above, and a signal for connecting a plurality of circuit patterns 5 A transmission via hole (plating through hole) 3 was formed. Thereafter, a solder resist similar to that described above is formed on the multilayer laminated board on which the circuit pattern 5 is formed, and then a plurality of the above solder balls are formed on the lowermost circuit pattern 5 by using reflow. By joining, the multilayer core material 1 having a plurality of solder bumps 6 on the lower surface was formed. After this, reference In the same manner as in Example 1, a surface mount type semiconductor device as shown in FIG. 3 was formed.
[0042]
(Comparative Example 1)
Except for using a laminate using BT resin (HL-830 manufactured by Mitsubishi Gas Chemical Company), reference A semiconductor device was formed in the same manner as in Example 1.
[0043]
(Comparative Example 2)
A semiconductor device was formed in the same manner as in Example 2 except that the laminate of Comparative Example 1 was used.
[0044]
(Comparative Example 3)
A semiconductor device was formed in the same manner as in Example 3 except that the laminate of Comparative Example 1 was used.
[0045]
the above Reference example 1, Example 2 1 to 3 and Comparative Examples 1 to 3, the amount of deflection due to the load was measured, and the via hole reliability was measured for the semiconductor devices of Examples 2 and 3 and Comparative Examples 2 and 3. The amount of deflection due to the load was measured by measuring the amount of change in deflection when a semiconductor device was placed on a two-point support rod having a distance between fulcrums of 100 mm and a load was applied to the center of the semiconductor device. The load was performed with two types of 0.5 kg and 1.0 kg. The via hole reliability is the T / C when the conduction resistance value of the via hole is changed by 20% from the initial stage after the above semiconductor device is subjected to the T / C temperature cycle (temperature change cycle between −55 to 125 ° C.). The number of temperature cycles was measured. The results are shown in Table 1.
[0046]
[Table 1]
Figure 0004715035
[0047]
As is clear from Table 1, Reference example 1, Example 2 3 to 3 were less deflected than Comparative Examples 1 to 3. In Comparative Examples 2 and 3, the via hole reliability was good at 1000 cycles. In Examples 2 and 3, the via hole reliability was good even at 1500 cycles.
[0048]
【The invention's effect】
As described above, the invention of claim 1 of the present invention produces a modified phenol product by redistributing a high molecular weight polyphenylene ether having a number average molecular weight of 10,000 to 30,000 and a phenolic compound in the presence of a radical initiator. A modified epoxy resin product obtained by reacting a phenolic hydroxyl group in the modified phenol product with an epoxy compound, an epoxy resin, a curing agent for the epoxy resin, and an average particle size. 0.4-0.6 μm silica powder and average particle size 2.0-4.0 An epoxy composition containing μm aluminum hydroxide powder is cured to form a laminated board, and a semiconductor chip is mounted on the core material formed from the laminated board, so that the amount of bending of the core material is reduced. The core material can be made thinner and lighter.
[0049]
Ma The Since it is a core material having via holes for signal transmission, by using a core material with small thermal expansion and contraction, it is possible to prevent disconnection in plating of via holes, and to improve the reliability of via holes. is there.
[0050]
Claims of the invention 2 Since the invention is a core material having at least one build-up layer, the core material can be reinforced by the build-up layer, and the amount of deflection can be further reduced.
[Brief description of the drawings]
FIG. 1 of the present invention reference It is sectional drawing which shows an example of a form.
[Figure 2] Of the present invention It is sectional drawing which shows an example of embodiment.
FIG. 3 is a cross-sectional view showing an example of another embodiment described above.
[Explanation of symbols]
1 Core material
2 Semiconductor chip
3 Beer hall
4 Build-up layer

Claims (2)

コア材と、このコア材に実装されている半導体チップとを備え、
前記コア材がエポキシ組成物の硬化物を絶縁層に有すると共に、前記コア材には回路パターンと信号伝達用のビアホールが形成され、
前記エポキシ組成物の硬化物が、
数平均分子量が10000乃至30000の高分子ポリフェニレンエーテルとフェノール性化合物がラジカル開始剤の存在下で再分配反応することで生成する変成フェノール生成物中のフェノール性水酸基とエポキシ化合物が反応することで生成する変成エポキシ樹脂生成物と、
エポキシ樹脂と、
このエポキシ樹脂の硬化剤と、
平均粒径が0.4〜0.6μmのシリカ粉体と、
平均粒径が2.0〜4.0μmの水酸化アルミニウム粉体とを含有するエポキシ組成物の硬化物であることを特徴とする半導体装置。
A core material and a semiconductor chip mounted on the core material;
The core material has a cured product of an epoxy composition in an insulating layer, and a circuit pattern and a signal transmission via hole are formed in the core material,
A cured product of the epoxy composition,
Generated by the reaction of the phenolic hydroxyl group and the epoxy compound in the modified phenol product produced by redistribution reaction of the high molecular weight polyphenylene ether having a number average molecular weight of 10,000 to 30,000 and the phenolic compound in the presence of a radical initiator. A modified epoxy resin product,
Epoxy resin,
This epoxy resin curing agent,
Silica powder having an average particle size of 0.4 to 0.6 μm;
A semiconductor device , which is a cured product of an epoxy composition containing aluminum hydroxide powder having an average particle size of 2.0 to 4.0 μm .
前記コア材が少なくとも一層のビルドアップ層を有することを特徴とする請求項1に記載の半導体装置。The semiconductor device according to claim 1, wherein the core material has at least one buildup layer .
JP2001159067A 2001-05-28 2001-05-28 Semiconductor device Expired - Lifetime JP4715035B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001159067A JP4715035B2 (en) 2001-05-28 2001-05-28 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001159067A JP4715035B2 (en) 2001-05-28 2001-05-28 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2002353377A JP2002353377A (en) 2002-12-06
JP4715035B2 true JP4715035B2 (en) 2011-07-06

Family

ID=19002709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001159067A Expired - Lifetime JP4715035B2 (en) 2001-05-28 2001-05-28 Semiconductor device

Country Status (1)

Country Link
JP (1) JP4715035B2 (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS607796A (en) * 1983-06-28 1985-01-16 住友ベークライト株式会社 Copper-lined laminated board for printed circuit and method of producing same
JPH09227659A (en) * 1995-12-22 1997-09-02 Matsushita Electric Works Ltd Epoxy resin composition and laminate sheet using prepreg using this resin composition
JPH09291148A (en) * 1996-02-29 1997-11-11 Matsushita Electric Works Ltd Production of modified polyphenylene oxide, epoxy resin composition containing modified polyphenylene oxioe produced by the process, prepreg made using the composition, and laminate made using the prepreg
JPH10154879A (en) * 1996-11-25 1998-06-09 Matsushita Electric Works Ltd Semiconductor package
JPH10273518A (en) * 1997-03-31 1998-10-13 Matsushita Electric Works Ltd Epoxy resin composition, prepreg and laminate
JPH1174417A (en) * 1997-08-28 1999-03-16 Mitsubishi Electric Corp Semiconductor device
JPH11343398A (en) * 1998-03-31 1999-12-14 Hitachi Chem Co Ltd Flame retardant epoxy resin composition, and prepreg, laminate for electrical wiring board and metallic foil with resin using the composition
JP2000062088A (en) * 1998-08-26 2000-02-29 Matsushita Electric Works Ltd Prepreg and laminate

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS607796A (en) * 1983-06-28 1985-01-16 住友ベークライト株式会社 Copper-lined laminated board for printed circuit and method of producing same
JPH09227659A (en) * 1995-12-22 1997-09-02 Matsushita Electric Works Ltd Epoxy resin composition and laminate sheet using prepreg using this resin composition
JPH09291148A (en) * 1996-02-29 1997-11-11 Matsushita Electric Works Ltd Production of modified polyphenylene oxide, epoxy resin composition containing modified polyphenylene oxioe produced by the process, prepreg made using the composition, and laminate made using the prepreg
JPH10154879A (en) * 1996-11-25 1998-06-09 Matsushita Electric Works Ltd Semiconductor package
JPH10273518A (en) * 1997-03-31 1998-10-13 Matsushita Electric Works Ltd Epoxy resin composition, prepreg and laminate
JPH1174417A (en) * 1997-08-28 1999-03-16 Mitsubishi Electric Corp Semiconductor device
JPH11343398A (en) * 1998-03-31 1999-12-14 Hitachi Chem Co Ltd Flame retardant epoxy resin composition, and prepreg, laminate for electrical wiring board and metallic foil with resin using the composition
JP2000062088A (en) * 1998-08-26 2000-02-29 Matsushita Electric Works Ltd Prepreg and laminate

Also Published As

Publication number Publication date
JP2002353377A (en) 2002-12-06

Similar Documents

Publication Publication Date Title
KR101482299B1 (en) Resin composition, resin sheet, prepreg, laminate, multilayer printed wiring board, and semiconductor device
KR20130089235A (en) Prepreg, wiring board, and semiconductor device
JP5569270B2 (en) Prepreg, metal-clad laminate, printed wiring board, and semiconductor device
KR101502653B1 (en) Laminate, circuit board and semiconductor device
JP2013224428A (en) Resin composition, resin film, cover lay film, interlayer adhesive, metal-clad laminate and multilayer printed circuit board
KR20010083183A (en) Resin Compound, and Adhesive Film, Metal-clad Adhesive Film, Circuit Board, and Assembly Structure, Using the Resin Compound
JP3248424B2 (en) Process for producing modified polyphenylene oxide, epoxy resin composition using modified polyphenylene oxide by this process, prepreg using this composition, and laminate using this prepreg
JP2008244091A (en) Interlayer connection bonding sheet for multilayer wiring circuit board
KR101574907B1 (en) Prepreg, laminated plate, semiconductor package and method for manufacturing laminated plate
KR101676119B1 (en) Insulating resin sheet for flexible printed circuit board and manufacturing method thereof, and printed circuit board comprising the same
KR20160065628A (en) Insulating resin sheet for flexible printed circuit board and manufacturing method thereof, and printed circuit board comprising the same
JP5672694B2 (en) Resin sheet, printed wiring board, and semiconductor device
JP2004277671A (en) Prepreg and printed circuit board using the same
KR101571086B1 (en) Insulating resin sheet for flexible printed circuit board and method of manufacturing the same, and printed circuit board comprising the same
JP4838606B2 (en) Copper foil with resin
JP4715035B2 (en) Semiconductor device
JP2005209489A (en) Insulation sheet
JP4422555B2 (en) Conductive paste composition for multilayer wiring board
JP2005051029A (en) Method of manufacturing multilayer wiring board
JP4214573B2 (en) Laminate production method
JP4959966B2 (en) Interlayer connection bonding sheet for multilayer wiring boards
JP2019070121A (en) Epoxy resin-containing varnish, epoxy resin composition-containing varnish, prepreg, resin sheet, printed circuit board, semiconductor device
KR20200092772A (en) Thermosetting resin composition for preparing prepreg, prepreg, and metal clad laminate
JP3261073B2 (en) Resin composition for printed wiring board, varnish, prepreg and laminated board for printed wiring board using the same
KR101420542B1 (en) Epoxy resin composition for insulating film, insulating film for printed circuit board and manufacturing method thereof and printed circuit board having the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100118

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110314

R151 Written notification of patent or utility model registration

Ref document number: 4715035

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 3

EXPY Cancellation because of completion of term