JP4712785B2 - Pulse modulator and D / A converter - Google Patents
Pulse modulator and D / A converter Download PDFInfo
- Publication number
- JP4712785B2 JP4712785B2 JP2007320925A JP2007320925A JP4712785B2 JP 4712785 B2 JP4712785 B2 JP 4712785B2 JP 2007320925 A JP2007320925 A JP 2007320925A JP 2007320925 A JP2007320925 A JP 2007320925A JP 4712785 B2 JP4712785 B2 JP 4712785B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- digital data
- output
- signal
- delta
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
本発明は、デジタルデータを受け付けてパルス信号を出力するパルス変調器およびこれを用いたD/A変換器に関するものである。 The present invention relates to a pulse modulator that receives digital data and outputs a pulse signal, and a D / A converter using the pulse modulator.
光学機器やモータの制御など、さまざまな産業分野において、低消費電力化などの観点から、パルス幅変調(PWM)やデルタシグマ(ΔΣ)変調などのパルス変調を利用したD/A変換器が用いられている。このようなD/A変換器は、たとえば入力したデジタルデータに応じてデューティー比やパルス密度を調整したパルス信号を生成し、そのパルス信号に対して増幅やオフセット調整を行った後、低域透過フィルタ(Low Pass Filter、LPF)などの平滑化回路によって平滑化することによって、所望のアナログ信号を出力するものである。 In various industrial fields such as optical equipment and motor control, D / A converters using pulse modulation such as pulse width modulation (PWM) and delta-sigma (ΔΣ) modulation are used from the viewpoint of low power consumption. It has been. Such a D / A converter generates, for example, a pulse signal in which the duty ratio and pulse density are adjusted in accordance with input digital data, performs amplification and offset adjustment on the pulse signal, and then transmits low-frequency transmission. By smoothing with a smoothing circuit such as a filter (Low Pass Filter, LPF), a desired analog signal is output.
しかし、変調方式としてPWMを用いた場合、基準となるクロック周波数を変えずに信号の分解能を高めようとすると、PWMの基本周波数が小さく、すなわち周期が大きくなってしまう。その結果、パルスを十分に平滑化するためにはLPFの時定数を大きくしなければならなくなり、D/A変換器としての応答速度が遅くなってしまうという問題点がある。一方、ΔΣ変調を用いた場合、たとえば数MHzから数十MHzという高周波成分を含むパルス信号を出力することとなる。このようにパルス信号に高周波成分が含まれると、信号伝送路の設計や雑音対策が難しくなるという問題がある。 However, when PWM is used as the modulation method, if the resolution of the signal is increased without changing the reference clock frequency, the basic frequency of PWM is reduced, that is, the period is increased. As a result, in order to sufficiently smooth the pulse, the time constant of the LPF must be increased, and there is a problem that the response speed as the D / A converter becomes slow. On the other hand, when ΔΣ modulation is used, for example, a pulse signal including a high frequency component of several MHz to several tens of MHz is output. If the pulse signal contains a high-frequency component in this way, there is a problem that it is difficult to design a signal transmission path and to prevent noise.
このようなΔΣ変調を用いた場合に発生する問題を解決したパルス幅変調器が開示されている(特許文献1参照)。このパルス幅変調器によれば、ΔΣ変調により生成したパルス変調信号の出力(以下、ΔΣ出力と記載する)をある所定期間分だけ累積して、その累積した期間に含まれるHigh状態の数に応じた時間幅を有する新しいパルス信号を生成し、出力する。これによって、時間幅の短い高周波のパルス信号を、時間幅の長いパルス信号として低周波化することで、ΔΣ変調を用いた場合に問題となる高周波成分の発生を低減している。 A pulse width modulator that solves the problems that occur when using such ΔΣ modulation is disclosed (see Patent Document 1). According to this pulse width modulator, the output of the pulse modulation signal generated by ΔΣ modulation (hereinafter referred to as ΔΣ output) is accumulated for a certain predetermined period, and the number of High states included in the accumulated period is obtained. A new pulse signal having a corresponding time width is generated and output. This reduces the frequency of a high-frequency pulse signal having a short time width as a pulse signal having a long time width, thereby reducing the generation of a high-frequency component that becomes a problem when ΔΣ modulation is used.
図16は、従来のパルス幅変調器が出力するパルス信号の一例を示す図である。図16においては、入力するデジタルデータが4ビットの場合において、デジタルデータとして「9」を入力し、システムクロックの1クロック分を時間単位として、ΔΣ出力を累積する期間を「8」とした場合を示している。図16に示すように、ΔΣ出力は、期間T1、T2においてそれぞれ4つ、5つのHigh状態を有しているが、パルス幅変調器は、期間T1にはHigh状態が4つ連続したパルス信号を出力し、期間T2にはHigh状態が5つ連続したパルス信号を出力することによって、出力するパルス信号における高周波成分を低減している。 FIG. 16 is a diagram illustrating an example of a pulse signal output from a conventional pulse width modulator. In FIG. 16, when the input digital data is 4 bits, “9” is input as the digital data, and the period for accumulating ΔΣ output is set to “8” with one system clock as a time unit. Is shown. As shown in FIG. 16, the ΔΣ output has four and five high states in periods T1 and T2, respectively, but the pulse width modulator is a pulse signal in which four high states are consecutive in period T1. In the period T2, a high-frequency component in the output pulse signal is reduced by outputting a pulse signal having five consecutive high states.
しかしながら、上述した技術においても、デジタルデータの値が小さい場合にはパルス信号に高周波成分が発生してしまうという問題がある。図17は、従来のパルス幅変調器にデジタルデータとして「1」を入力した場合に出力するパルス信号を示す図である。なお、図17においても、ΔΣ出力を累積する期間を「8」としている。図17に示すように、デジタルデータとして「1」を入力すると、4ビット内にHigh状態の数は1しかないため、期間T3に出力するパルスの数は0であり、期間T4においてもパルスの数は1であるから、期間内で累積してもHigh状態の数が1のパルス信号しか出力されないため、高周波成分が発生する。また、同様に、デジタルデータとして上限値である「15」を入力した場合は、4ビット内のHigh状態の数は15になるので、期間T3、T4において、Low状態が1つだけ含まれるパルス信号が出力することとなり、やはり高周波成分が発生する。 However, the above-described technique also has a problem that a high frequency component is generated in a pulse signal when the value of digital data is small. FIG. 17 is a diagram illustrating a pulse signal output when “1” is input as digital data to a conventional pulse width modulator. In FIG. 17 as well, the period in which the ΔΣ output is accumulated is “8”. As shown in FIG. 17, when “1” is input as digital data, the number of high states in the 4 bits is only 1, so that the number of pulses output in the period T3 is 0. Since the number is 1, only high-frequency components are generated because only the pulse signals with the number of High states being 1 are output even if accumulated within the period. Similarly, when “15”, which is the upper limit value, is input as digital data, the number of High states in 4 bits is 15. Therefore, a pulse including only one Low state in the periods T3 and T4. As a result, a high-frequency component is generated.
本発明は、上記に鑑みてなされたものであって、高周波成分が低減されたパルス信号を出力できるパルス変調器およびD/A変換器を提供することを目的とする。 The present invention has been made in view of the above, and an object of the present invention is to provide a pulse modulator and a D / A converter that can output a pulse signal with reduced high-frequency components.
上述した課題を解決し、目的を達成するために、本発明に係るパルス変調器は、デジタルデータを受け付け、前記デジタルデータをデルタシグマ変調してデルタシグマ変調信号を出力するデルタシグマ変調手段と、前記デルタシグマ変調信号を受け付け、前記デルタシグマ変調信号のHigh状態またはLow状態のいずれか一方を計数する計数手段と、前記計数した状態の数が設定数に到達した場合に該設定数だけ前記計数した状態が連続したパルス信号を出力するパルス出力手段とを有するパルス変換手段と、を備えたことを特徴とする。 In order to solve the above-described problems and achieve the object, a pulse modulator according to the present invention receives digital data, delta-sigma modulates the digital data, and outputs a delta-sigma modulated signal; and Counting means for accepting the delta-sigma modulation signal and counting either the high state or the low state of the delta-sigma modulation signal, and when the number of the counted states reaches a set number, the count is performed by the set number. And a pulse conversion means having a pulse output means for outputting a pulse signal in a continuous state.
また、本発明に係るパルス変調器は、デジタルデータを受け付け、前記デジタルデータをデルタシグマ変調してデルタシグマ変調信号を出力するデルタシグマ変調手段と、前記デジタルデータおよび前記デルタシグマ変調信号を受け付け、前記デジタルデータが該デジタルデータの上限値の1/2より大きい場合は前記デルタシグマ変調信号のLow状態を計数し、前記デジタルデータが前記上限値の1/2以下の場合は前記デルタシグマ変調信号のHigh状態を計数する計数手段と、前記計数したLow状態またはHigh状態の数が設定数に到達した場合に該設定数だけLow状態またはHigh状態が連続したパルス信号を出力するパルス出力手段とを有するパルス変換手段と、を備えたことを特徴とする。 Further, the pulse modulator according to the present invention receives delta-sigma modulation means for receiving digital data, delta-sigma modulating the digital data and outputting a delta-sigma modulation signal, and receiving the digital data and the delta-sigma modulation signal, When the digital data is greater than ½ of the upper limit value of the digital data, the Low state of the delta sigma modulation signal is counted, and when the digital data is less than ½ of the upper limit value, the delta sigma modulation signal Counting means for counting the high state of the output signal, and pulse output means for outputting a pulse signal in which the low state or the high state continues for the set number when the counted number of the low state or the high state reaches the set number. And a pulse conversion means.
また、本発明に係るパルス変調器は、上記の発明において、前記デルタシグマ変調手段は、前記デジタルデータにオフセット値を加算し、前記デジタルデータのビット数よりも大きいビット数のデジタルデータに変換する変換手段を備え、前記変換したデジタルデータを変換後のビット数にてデルタシグマ変調して前記デルタシグマ変調信号を出力することを特徴とする。 In the pulse modulator according to the present invention as set forth in the invention described above, the delta-sigma modulation means adds an offset value to the digital data and converts the digital data into digital data having a number of bits larger than the number of bits of the digital data. Conversion means is provided, wherein the converted digital data is delta-sigma-modulated with the number of bits after conversion, and the delta-sigma modulation signal is output.
また、本発明に係るD/A変換器は、上記の発明のいずれか1つに係るパルス変調器と、前記パルス変調器が出力するパルス信号を受け付け、前記パルス信号を平滑化してアナログ信号を出力する平滑化手段と、を備えたことを特徴とする。 A D / A converter according to the present invention receives a pulse modulator according to any one of the above inventions and a pulse signal output from the pulse modulator, and smoothes the pulse signal to convert an analog signal. Smoothing means for outputting.
本発明によれば、高周波成分が低減されたパルス信号を出力できるパルス変調器を実現できるという効果を奏する。 According to the present invention, it is possible to realize a pulse modulator that can output a pulse signal with reduced high-frequency components.
以下に、図面を参照して本発明に係るパルス変調器およびD/A変換器の実施の形態を詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、各実施の形態の説明において、同一の部分については適宜同一符号を付し、重複する説明を省略する。 Hereinafter, embodiments of a pulse modulator and a D / A converter according to the present invention will be described in detail with reference to the drawings. Note that the present invention is not limited to the embodiments. Further, in the description of each embodiment, the same portions are denoted by the same reference numerals as appropriate, and the overlapping description is omitted.
(実施の形態1)
図1は、本発明の実施の形態1に係るD/A変換器の全体構成を示すブロック図である。図1に示すように、このD/A変換器10は、nを2以上の整数として、nビットのD/A変換器であり、パルス変調器1と、増幅/オフセット回路2と、LPF3とを備える。また、パルス変調器1は、ΔΣ変調器11と、パルス変換器12とを備える。
(Embodiment 1)
FIG. 1 is a block diagram showing an overall configuration of a D / A converter according to
このD/A変換器10においては、パルス変調器1が、nビットのデジタルデータの入力を受け付け、所定のパルス信号を出力し、増幅/オフセット回路2が、パルス信号の入力を受け付け、増幅回路によってパルス信号を増幅するとともにオフセット回路によってパルス信号のオフセットを調整して出力し、LPF3が、増幅およびオフセット調整がされたパルス信号を平滑化して、アナログ信号を出力する。
In this D /
つぎに、ΔΣ変調器11とパルス変換器12とについて詳細に説明する。図2は、図1に示すΔΣ変調器11の構成を示すブロック図である。図2に示すように、このΔΣ変調器11は、nビットの加算器111と、加算器111に接続したフリップフロップ回路112とを備えている。このΔΣ変調器11においては、加算器111がデジタルデータの入力を受け付けるとともに、受け付けたデジタルデータと、フリップフロップ回路112が出力する1クロック前の積算値とを加算し、加算値の桁上がり出力をΔΣ変調信号として出力する。
Next, the
図3は、図1に示すパルス変換器12の構成を示すブロック図である。図3に示すように、このパルス変換器12は、受付部121と、制御部122と、記憶部123と、積算値カウンタ124と、パルスカウンタ125と、パルス出力部126とを備える。
FIG. 3 is a block diagram showing a configuration of the
このパルス変換器12は、受付部121がΔΣ変調信号を受け付け、制御部122がΔΣ変調信号のHigh状態を計数し、計数したHigh状態の数が設定数に到達した場合、パルス出力部126が、設定数だけHigh状態が連続したパルス信号を出力するように構成されている。
In this
図4は、図3に示すパルス変換器12が出力するパルス信号の一例を示す図である。図4においては、入力するデジタルデータが4ビットの場合において、設定数を「3」とし、デジタルデータとして「7」を入力した場合を示している。また、図4においては、積算値カウンタ124が計数するHigh状態の数である積算値と、パルスカウンタ125のパルスカウンタ値も示している。図4に示すように、このパルス変換器12は、ΔΣ変調信号のHigh状態が入力するとそれを計数し、積算値カウンタ124をカウントアップする。そして、積算値が設定数「3」に到達すると、パルスカウンタ値が設定数に達するまでパルスカウンタ125をカウントアップするとともに、パルス出力部126がHigh状態のパルス信号を出力する。その結果、パルス出力部126は、High状態が3つ連続したパルス信号を出力する。したがって、パルス変換器12が出力するパルス信号は、必ず設定数だけHigh状態が連続したものとなるので、設定数を適宜設定することによって、高周波成分の発生が低減される。
FIG. 4 is a diagram illustrating an example of a pulse signal output from the
図5は、図3に示すパルス変換器12が出力するパルス信号の別の一例を示す図である。なお、図5においては、設定数を「3」とし、デジタルデータとして「1」を入力している。図5に示すように、パルス変換器12は、デジタルデータとして小さい値である「1」を入力した場合であっても、計数したHigh状態の積算値が設定数「3」に到達した場合に、High状態が3つ連続したパルス信号を出力するので、高周波成分の発生が低減される。
FIG. 5 is a diagram illustrating another example of the pulse signal output from the
なお、パルス変換器12の具体的な動作については特に限定されないが、以下にその一例を説明する。図6は、図3に示すパルス変換器12の具体的な動作の一例を説明するフロー図である。はじめに、受付部121がΔΣ出力を受け付ける(ステップS101)。つぎに、制御部122が、ΔΣ出力がHigh状態かどうかを判断し、ΔΣ出力がHigh状態であると判断した場合は(ステップS102:Yes)、積算値カウンタ124をカウントアップする(ステップS103)。
The specific operation of the
つぎに、制御部122が、記憶部123から設定数を読み出すとともに、積算値カウンタ124から積算値を読み出し、積算値と設定数とが一致するかどうかを判断する。一致する場合には(ステップS104:Yes)、制御部122は、積算値カウンタ124の積算値をゼロとし(ステップS105)、パルスカウンタ125のパルスカウンタ値を1とし(ステップS106)、パルス出力部126にHigh状態のパルス信号を出力させ(ステップS107)、ステップS101に戻る。
Next, the
一方、積算値と設定数とが一致しない場合には(ステップS104:No)、制御部122は、パルスカウンタ125からパルスカウンタ値を読み出し、パルスカウンタ値と設定数とが一致するかどうかを判断する。一致する場合には(ステップS108:Yes)、制御部122は、パルスカウンタ125のパルスカウンタ値を0とし(ステップS109)、パルス出力部126にLow状態のパルス信号を出力させ(ステップS110)、ステップS101に戻る。
On the other hand, when the integrated value does not match the set number (step S104: No), the
一方、パルスカウンタ値と設定数とが一致しない場合には(ステップS108:No)、制御部122は、パルスカウンタ値がゼロかどうかを判断する。パルスカウンタ値がゼロの場合には(ステップS111:Yes)、制御部122は、パルスカウンタ125のパルスカウンタ値を0とし(ステップS109)、パルス出力部126にLow状態のパルス信号を出力させ(ステップS110)、ステップS101に戻る。
On the other hand, when the pulse counter value does not match the set number (step S108: No), the
一方、パルスカウンタ値がゼロでない場合には(ステップS111:No)、制御部122は、パルスカウンタ125をカウントアップし(ステップS112)、パルス出力部126にHigh状態のパルス信号を出力させ(ステップS107)、ステップS101に戻る。このように、パルス変換器12が図6に示すフロー図にしたがって動作することによって、図4、5に示すパルス信号を出力できる。
On the other hand, when the pulse counter value is not zero (step S111: No), the
以上説明したように、本実施の形態1によれば、入力するデジタルデータの値が小さい場合であっても、パルス変調器1が高周波成分の低減されたパルス信号を出力できる。その結果、D/A変換器10は、信号伝送路の設計や雑音対策が容易にできるとともに、高周波成分の低減されたアナログ信号を出力できるものとなる。また、このD/A変換器10は、おもにデジタルデータの下限値付近で制御を行なう装置に特に好適に用いることができる。
As described above, according to the first embodiment, even when the value of the input digital data is small, the
なお、従来のパルス幅変調器の場合は、図16のように、パルス信号の基本周期が、累積する所定期間、すなわち図16の場合は8クロック分の期間に固定される。したがって、出力するパルス信号において、この期間に対応した特定のスイッチング周波数のみがスペクトル上に強い強度で現われてしまい、好ましくない。しかしながら、本実施の形態1の場合は、期間を固定していないため、たとえば図4の場合に、パルス出力の周期は9クロック分のものと10クロック分のものとが混在しているように、パルス信号の基本周期が分散されるため、特定の周波数に強い強度のスペクトルが発生しないので好ましい。 In the case of the conventional pulse width modulator, as shown in FIG. 16, the basic period of the pulse signal is fixed to a predetermined period to be accumulated, that is, a period of 8 clocks in the case of FIG. Therefore, in the output pulse signal, only a specific switching frequency corresponding to this period appears on the spectrum with a strong intensity, which is not preferable. However, in the case of the first embodiment, since the period is not fixed, for example, in the case of FIG. 4, the period of the pulse output seems to be a mixture of 9 clocks and 10 clocks. Since the fundamental period of the pulse signal is dispersed, a strong spectrum is not generated at a specific frequency, which is preferable.
(実施の形態2)
つぎに、本発明の実施の形態2について説明する。本実施の形態2に係るD/A変換器は、実施の形態1に係るD/A変換器と同様の構成を有するが、デジタルデータの値に応じてパルス変換器が異なる動作をするように構成されている。
(Embodiment 2)
Next, a second embodiment of the present invention will be described. The D / A converter according to the second embodiment has the same configuration as the D / A converter according to the first embodiment, but the pulse converter operates differently depending on the value of the digital data. It is configured.
図7は、本実施の形態2に係るD/A変換器の全体構成を示すブロック図である。図2に示すように、このD/A変換器20は、D/A変換器10と同様に、nビットのD/A変換器であり、パルス変調器4と、増幅/オフセット回路2と、LPF3とを備える。また、パルス変調器4は、ΔΣ変調器11と、パルス変換器42とを備える。
FIG. 7 is a block diagram showing the overall configuration of the D / A converter according to the second embodiment. As shown in FIG. 2, the D /
このD/A変換器20も、D/A変換器10と同様に、パルス変調器4が、nビットのデジタルデータの入力を受け付け、所定のパルス信号を出力し、増幅/オフセット回路2が、パルス信号の入力を受け付け、パルス信号を増幅するとともにオフセット調整をして出力し、LPF3が、増幅およびオフセット調整がされたパルス信号を平滑化し、アナログ信号を出力する。
Similarly to the D /
しかし、D/A変換器20は、D/A変換器10とは異なり、図7に示すように、パルス変換器42が、デジタルデータの入力を受け付け、デジタルデータの値に応じて異なる動作をする。
However, unlike the D /
図8は、図7に示すパルス変換器42の構成を示すブロック図である。図8に示すように、このパルス変換器42は、受付部421と、制御部422と、記憶部123と、積算値カウンタ124と、パルスカウンタ125と、パルス出力部126とを備える。
FIG. 8 is a block diagram showing a configuration of the
このパルス変換器42においては、受付部421がΔΣ変調信号およびデジタルデータを受け付ける。そして、制御部422が、受け付けたデジタルデータがこのデジタルデータの上限値の1/2より大きいか否かを判断し、1/2以下の場合は、パルス変換器12と同様に、ΔΣ変調信号のHigh状態が入力するとそれを計数し、積算値カウンタ124をカウントアップする。そして、積算値が設定数に到達すると、パルスカウンタ値が設定数に達するまでパルスカウンタ125をカウントアップするとともに、パルス出力部126がHigh状態のパルス信号を出力する。
In the
一方、デジタルデータが上限値の1/2より大きい場合は、ΔΣ変調信号のLow状態が入力するとそれを計数し、積算値カウンタ124をカウントアップする。そして、積算値が設定数に到達すると、パルスカウンタ値が設定数に達するまでパルスカウンタ125をカウントアップするとともに、パルス出力部126がLow状態のパルス信号を出力する。
On the other hand, when the digital data is larger than ½ of the upper limit value, when the low state of the ΔΣ modulation signal is inputted, it is counted and the
以下、入力するデジタルデータが4ビットであり、設定数が「3」の場合を例として説明する。この場合、デジタルデータの上限値は15である。まず、デジタルデータとして、「1」〜「7」が入力した場合は、上限値である「15」の1/2以下なので、実施の形態1の場合と同様に、パルス出力部126は、High状態が設定数だけ連続したパルス信号を出力する。
Hereinafter, a case where the input digital data is 4 bits and the set number is “3” will be described as an example. In this case, the upper limit of digital data is 15. First, when “1” to “7” are input as digital data, since it is ½ or less of the upper limit value “15”, the
一方、デジタルデータとして、「8」〜「15」が入力した場合は、上限値である「15」の1/2より大きいので、パルス出力部126は、Low状態が設定数だけ連続したパルス信号を出力する。
On the other hand, when “8” to “15” are input as digital data, it is larger than ½ of the upper limit “15”, so the
図9は、図8に示すパルス変換器42が出力するパルス信号の一例を示す図である。図8においては、設定数を「3」とし、デジタルデータとして「15」を入力した場合を示している。図9に示すように、このパルス変換器42は、デジタルデータとして「15」の場合は、ΔΣ変調信号のLow状態が入力するとそれを計数し、積算値カウンタ124をカウントアップする。そして、積算値が設定数「3」に到達すると、パルスカウンタ値が設定数に達するまでパルスカウンタ125をカウントアップするとともに、パルス出力部126がLow状態のパルス信号を出力する。その結果、パルス出力部126は、Low状態が3つ連続したパルス信号を出力する。
FIG. 9 is a diagram showing an example of a pulse signal output from the
すわなち、パルス変換器42は、デジタルデータとして「1」〜「7」を入力した場合、High状態が3つ連続したパルス信号を出力し、「8」〜「15」を入力した場合、Low状態が3つ連続したパルス信号を出力する。その結果、デジタルデータが小さくても、またその上限値に近い場合であっても、必ず設定数だけHighまたはLowの状態が連続したものとなるので、設定数を適宜設定することによって、高周波成分の発生が低減される。
In other words, the
なお、パルス変換器42の具体的な動作については特に限定されないが、以下にその一例を説明する。図10は、図8に示すパルス変換器42の具体的な動作の一例を説明するフロー図である。はじめに、受付部421が、デジタルデータ入力およびΔΣ出力を受け付ける(ステップS201)。つぎに、制御部422が、記憶部123から上限値を読み出し、デジタルデータ入力値が上限値の1/2より大きいかどうかを判断する。
The specific operation of the
ここで、1/2より大きいと判断した場合は(ステップS202:Yes)、ΔΣ出力がLow状態かどうかを判断し、ΔΣ出力がLow状態であると判断した場合は(ステップS203:Yes)、積算値カウンタ124をカウントアップする(ステップS204)。
If it is determined that the output is greater than ½ (step S202: Yes), it is determined whether the ΔΣ output is in a low state. If it is determined that the ΔΣ output is in a low state (step S203: Yes), The
つぎに、制御部422が、記憶部123から設定数を読み出すとともに、積算値カウンタ124から積算値を読み出し、積算値と設定数とが一致するかどうかを判断する。一致する場合には(ステップS205:Yes)、制御部422は、積算値カウンタ124の積算値をゼロとし(ステップS206)、パルスカウンタ125のパルスカウンタ値を1とし(ステップS207)、パルス出力部126にLow状態のパルス信号を出力させ(ステップS208)、ステップS201に戻る。
Next, the
一方、積算値と設定数とが一致しない場合には(ステップS205:No)、制御部422は、パルスカウンタ125からパルスカウンタ値を読み出し、パルスカウンタ値と設定数とが一致するかどうかを判断する。一致する場合には(ステップS209:Yes)、制御部422は、パルスカウンタ125のパルスカウンタ値を0とし(ステップS210)、パルス出力部126にHigh状態のパルス信号を出力させ(ステップS211)、ステップS201に戻る。
On the other hand, when the integrated value and the set number do not match (step S205: No), the
一方、パルスカウンタ値と設定数とが一致しない場合には(ステップS209:No)、制御部422は、パルスカウンタ値がゼロかどうかを判断する。パルスカウンタ値がゼロの場合には(ステップS212:Yes)、制御部422は、パルスカウンタ125のパルスカウンタ値を0とし(ステップS210)、パルス出力部126にHigh状態のパルス信号を出力させ(ステップS211)、ステップS201に戻る。
On the other hand, when the pulse counter value does not match the set number (step S209: No), the
一方、パルスカウンタ値がゼロでない場合には(ステップS212:No)、制御部422は、パルスカウンタ125をカウントアップし(ステップS213)、パルス出力部126にLow状態のパルス信号を出力させ(ステップS208)、ステップS201に戻る。
On the other hand, when the pulse counter value is not zero (step S212: No), the
他方、制御部422が、デジタルデータ入力値が上限値の1/2以下と判断した場合は(ステップS202:No)、実施の形態1と同様の動作を行なう。すなわち、ΔΣ出力がHigh状態かどうかを判断し、ΔΣ出力がHigh状態であると判断した場合は(ステップS214:Yes)、積算値カウンタ124をカウントアップする(ステップS215)。
On the other hand, when
つぎに、制御部422が、記憶部123から設定数を読み出すとともに、積算値カウンタ124から積算値を読み出し、積算値と設定数とが一致するかどうかを判断する。一致する場合には(ステップS216:Yes)、制御部422は、積算値カウンタ124の積算値をゼロとし(ステップS217)、パルスカウンタ125のパルスカウンタ値を1とし(ステップS218)、パルス出力部126にHigh状態のパルス信号を出力させ(ステップS219)、ステップS201に戻る。
Next, the
一方、積算値と設定数とが一致しない場合には(ステップS216:No)、制御部422は、パルスカウンタ125からパルスカウンタ値を読み出し、パルスカウンタ値と設定数とが一致するかどうかを判断する。一致する場合には(ステップS220:Yes)、制御部422は、パルスカウンタ125のパルスカウンタ値を0とし(ステップS221)、パルス出力部126にLow状態のパルス信号を出力させ(ステップS222)、ステップS201に戻る。
On the other hand, when the integrated value does not match the set number (step S216: No), the
一方、パルスカウンタ値と設定数とが一致しない場合には(ステップS220:No)、制御部422は、パルスカウンタ値がゼロかどうかを判断する。パルスカウンタ値がゼロの場合には(ステップS223:Yes)、制御部422は、パルスカウンタ125のパルスカウンタ値を0とし(ステップS221)、パルス出力部126にLow状態のパルス信号を出力させ(ステップS222)、ステップS201に戻る。
On the other hand, when the pulse counter value does not match the set number (step S220: No), the
一方、パルスカウンタ値がゼロでない場合には(ステップS223:No)、制御部422は、さらに、パルスカウンタ125をカウントアップし(ステップS224)、パルス出力部126にHigh状態のパルス信号を出力させ(ステップS219)、ステップS201に戻る。
On the other hand, when the pulse counter value is not zero (step S223: No), the
以上説明したように、本実施の形態2によれば、入力するデジタルデータが小さい、あるいは上限値またはそれに近いような場合のいずれであっても、パルス変調器4が高周波成分のないパルス信号を出力できる。その結果、D/A変換器20は、信号伝送路の設計や雑音対策が容易にできるとともに、高周波成分の低減されたアナログ信号を出力できるものとなる。さらに、パルス信号の周期も分散される。
As described above, according to the second embodiment, the
(実施の形態3)
つぎに、本発明の実施の形態3について説明する。本実施の形態3に係るD/A変換器は、実施の形態1に係るD/A変換器と同様の構成を有するが、ΔΣ変調器においてデジタルデータにオフセット値を加算するように構成されている。
(Embodiment 3)
Next, a third embodiment of the present invention will be described. The D / A converter according to the third embodiment has the same configuration as the D / A converter according to the first embodiment, but is configured to add an offset value to the digital data in the ΔΣ modulator. Yes.
図11は、本実施の形態3に係るD/A変換器の全体構成を示すブロック図である。図11に示すように、このD/A変換器30は、D/A変換器10、20と同様に、nビットのD/A変換器であり、パルス変調器5と、増幅/オフセット回路2と、LPF3とを備えており、nビットのデジタルデータの入力を受け付け、アナログ信号を出力する。また、パルス変調器5は、ΔΣ変調器51と、パルス変換器12とを備える。
FIG. 11 is a block diagram showing the overall configuration of the D / A converter according to the third embodiment. As shown in FIG. 11, the D /
図12は、図11に示すΔΣ変調器51の構成を示すブロック図である。図12に示すように、このΔΣ変調器51は、n+1ビットの加算器511と、nビットの加算器513と、加算器511に接続したフリップフロップ回路512とを備えている。このΔΣ変調器51においては、加算器513がnビットのデジタルデータおよびnビットのオフセット値の入力を受け付け、受け付けたデジタルデータに受け付けたオフセット値を加算して、n+1ビットのデジタルデータに変換して出力する。つぎに、加算器511は、加算器513が出力したn+1ビットのデジタルデータの入力を受け付けるとともに、受け付けたデジタルデータと、フリップフロップ回路512が出力する1クロック前の積算値とを加算し、加算値の桁上がり出力をΔΣ変調信号として出力する。
FIG. 12 is a block diagram showing a configuration of
このように、ΔΣ変調器51は、入力したnビットのデジタルデータにオフセット値を加算してn+1ビットのデジタルデータに変換し、変換したデジタルデータをn+1ビットにてΔΣ変調し、ΔΣ変調信号を出力する。その結果、パルス変換器12が出力するパルス信号において、HighまたはLowの状態が過度に連続して続くことが防止され、このパルス信号の基本周期が過度に大きくなることが防止される。
As described above, the
以下、具体的に説明する。たとえば、実施の形態1のパルス変調器1は、入力するデジタルデータが4ビットの場合において、たとえばデジタルデータとして「1」を入力する場合、図5に示すように、出力するパルス信号においてLowの状態が45クロック分連続して続いてしまう場合があるので、パルス信号の基本周期は長くなる。この基本周期がLPF3の時定数に比べて長くなりすぎると、LPF3のアナログ出力が十分に平滑化されずにリップルが残ってしまう。一方、実施の形態2のパルス変調器4は、たとえばデジタルデータとして「15」を入力する場合、図9に示すように、出力するパルス信号においてHighの状態が45クロック分連続して続いてしまう場合があり、同様にLPF3のアナログ出力にリップルが残る場合がある。
This will be specifically described below. For example, in the case where the input digital data is 4 bits in the
一方、本実施の形態3のパルス変調器5においては、オフセット値を「8」とすると、たとえばデジタルデータとして「1」を入力する場合、加算器513によって、入力するデジタルデータは「9」に変換されて、加算器511およびフリップフロップ回路512によってΔΣ変調信号として出力する。この場合、出力するパルス信号において連続するHighまたはLow状態は最大でも3となるため、基本周期が長くならないので、LPF3によって平滑化が十分に行なわれ、リップルが抑制されたアナログ出力を実現できる。
On the other hand, in the
すなわち、本実施の形態3においては、入力するデジタルデータにオフセット値を加算し、よりビット数の大きいデジタルデータに変換するので、入力するデジタルデータがその取り得る値の上限または下限であっても、よりビット数の大きいデジタルデータに変換した後は、その取り得る値の上限または下限から離れた値となる。その結果、出力するパルス信号において同じ状態が連続することが防止される。 That is, in the third embodiment, the offset value is added to the input digital data and converted into digital data having a larger number of bits. Therefore, even if the input digital data is the upper limit or lower limit of the possible values, After being converted into digital data having a larger number of bits, the value becomes far from the upper limit or lower limit of the possible values. As a result, the same state is prevented from continuing in the pulse signal to be output.
(実施の形態4)
なお、実施の形態3において、パルス変換器12を、実施の形態2におけるパルス変換器42に置き換えてもよい。図13は、本発明の実施の形態4に係るD/A変換器の全体構成を示すブロック図である。図13に示すように、このD/A変換器40は、パルス変調器6と、増幅/オフセット回路2と、LPF3とを備えており、パルス変調器6は、ΔΣ変調器51と、パルス変換器42とを備える。このD/A変換器40も、実施の形態3と同様に、リップルが抑制されたアナログ出力を実現できる。
(Embodiment 4)
In the third embodiment, the
ここで、図14は、実施の形態1、2に係るD/A変換器において、デジタルデータの入力値と、パルス変調器が出力するパルス信号におけるHighまたはLowの連続状態の最大値との関係を示す図である。なお、図14は、入力するデジタルデータが4ビットの場合において、設定数を「3」とした場合を示している。図14に示すように、実施の形態1、2のいずれにおいても、特にデジタルデータが1、および上限値である15の場合に、連続状態が最大で45クロック分だけ続く場合がある。 Here, FIG. 14 shows the relationship between the input value of the digital data and the maximum value of the continuous state of High or Low in the pulse signal output from the pulse modulator in the D / A converters according to the first and second embodiments. FIG. FIG. 14 shows a case where the set number is “3” when the input digital data is 4 bits. As shown in FIG. 14, in any of the first and second embodiments, especially when the digital data is 1 and the upper limit is 15, the continuous state may continue for a maximum of 45 clocks.
一方、図15は、実施の形態3、4に係るD/A変換器において、デジタルデータの入力値と、オフセット値を加算した入力値と、パルス変調器が出力するパルス信号におけるHighまたはLowの連続状態の最大値との関係を示す図である。なお、図15の場合も、入力するデジタルデータが4ビットの場合において、設定数を「3」としている。図15に示すように、実施の形態3、4のいずれにおいても、連続状態は最大でも8クロック分となり、設定数「3」に対して過度に長くなることはない。 On the other hand, FIG. 15 shows a digital signal input value, an input value obtained by adding an offset value, and a high or low signal in the pulse signal output from the pulse modulator in the D / A converter according to the third and fourth embodiments. It is a figure which shows the relationship with the maximum value of a continuous state. In the case of FIG. 15 as well, when the input digital data is 4 bits, the set number is “3”. As shown in FIG. 15, in any of the third and fourth embodiments, the maximum continuous state is 8 clocks and does not become excessively long with respect to the set number “3”.
なお、上記の実施の形態1の変形例として、パルス変換器の構成を、受付部がΔΣ変調信号を受け付け、制御部がΔΣ変調信号のLow状態を計数し、計数したLow状態の数が設定数に到達した場合、パルス出力部が、設定数だけLow状態が連続したパルス信号を出力するようにし、他は実施の形態1に係るD/A変換器10と同様の構成としてもよい。この変形例の構成のD/A変換器によれば、実施の形態2の場合と同様に、入力するデジタルデータが上限値またはそれに近いような場合であっても、出力するパルス信号が必ず設定数だけLow状態が連続したものとなるので、高周波成分のないパルス信号を出力するようにできる。また、このD/A変換器は、おもにデジタルデータの上限値付近で制御を行なう装置に特に好適に用いることができる。
As a modification of the above-described first embodiment, the configuration of the pulse converter is configured such that the reception unit receives the ΔΣ modulation signal, the control unit counts the low state of the ΔΣ modulation signal, and sets the number of counted low states. When the number reaches the number, the pulse output unit may output a pulse signal in which the Low state continues for the set number, and the rest may be configured similarly to the D /
また、上記の実施の形態においては、デジタルデータが4ビットの場合について説明したが、ビット数は特に限定されない。また、設定数を「3」としたが、特に限定されず、たとえば使用するLPFの時定数や要求される応答時間、および出力するアナログ信号の要求特性等に応じて最適化されるように、適宜設定できる。また、実施の形態3、4において設定するオフセット値は、出力するアナログ信号の要求特性や、増幅/オフセット回路などの回路特性等に応じて適宜設定できるが、たとえばnビットのデジタルデータが取り得る値の中央値近傍とすることが好ましい。 In the above embodiment, the case where the digital data is 4 bits has been described, but the number of bits is not particularly limited. Although the number of settings is set to “3”, it is not particularly limited. For example, it is optimized according to the time constant of the LPF to be used, the required response time, the required characteristics of the analog signal to be output, etc. It can be set appropriately. Further, the offset value set in the third and fourth embodiments can be set as appropriate according to the required characteristics of the analog signal to be output, the circuit characteristics of the amplification / offset circuit, etc., but can take, for example, n-bit digital data. It is preferable to be in the vicinity of the median value.
1、4〜6 パルス変調器
2 増幅/オフセット回路
3 LPF
4 パルス変調器
10〜40 D/A変換器
11、51 ΔΣ変調器
12、42 パルス変換器
111、511、513 加算器
112、512 フリップフロップ回路
121、421 受付部
122、422 制御部
123 記憶部
124 積算値カウンタ
125 パルスカウンタ
126 パルス出力部
1, 4-6
4
Claims (4)
前記デルタシグマ変調信号を受け付け、前記デルタシグマ変調信号のHigh状態またはLow状態のいずれか一方を計数する計数手段と、前記計数した状態の数が2以上の整数である設定数に到達した場合に該設定数だけ前記計数した状態が連続したパルス信号を出力するパルス出力手段とを有するパルス変換手段と、
を備えたことを特徴とするパルス変調器。 Delta-sigma modulation means for receiving digital data, delta-sigma modulating the digital data and outputting a delta-sigma modulated signal;
When the delta sigma modulation signal is received and counting means for counting either the high state or the low state of the delta sigma modulation signal, and when the number of the counted states reaches a set number that is an integer of 2 or more Pulse conversion means having pulse output means for outputting a pulse signal in which the counted state is continuous by the set number;
A pulse modulator comprising:
前記デジタルデータおよび前記デルタシグマ変調信号を受け付け、前記デジタルデータが該デジタルデータの上限値の1/2より大きい場合は前記デルタシグマ変調信号のLow状態を計数し、前記デジタルデータが前記上限値の1/2以下の場合は前記デルタシグマ変調信号のHigh状態を計数する計数手段と、前記計数したLow状態またはHigh状態の数が2以上の整数である設定数に到達した場合に該設定数だけ前記計数したLow状態またはHigh状態が連続したパルス信号を出力するパルス出力手段とを有するパルス変換手段と、
を備えたことを特徴とするパルス変調器。 Delta-sigma modulation means for receiving digital data, delta-sigma modulating the digital data and outputting a delta-sigma modulated signal;
The digital data and the delta sigma modulation signal are received, and when the digital data is larger than half of the upper limit value of the digital data, the low state of the delta sigma modulation signal is counted, and the digital data is equal to the upper limit value. In the case of ½ or less, the counting means for counting the high state of the delta-sigma modulation signal, and the set number when the number of the counted low state or high state reaches a set number that is an integer of 2 or more. Pulse conversion means having pulse output means for outputting a pulse signal in which the counted Low state or High state is continuous;
A pulse modulator comprising:
前記パルス変調器が出力するパルス信号を受け付け、前記パルス信号を平滑化してアナログ信号を出力する平滑化手段と、
を備えたことを特徴とするD/A変換器。 A pulse modulator according to any one of claims 1 to 3,
Smoothing means for receiving a pulse signal output from the pulse modulator, smoothing the pulse signal and outputting an analog signal;
A D / A converter characterized by comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007320925A JP4712785B2 (en) | 2007-12-12 | 2007-12-12 | Pulse modulator and D / A converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007320925A JP4712785B2 (en) | 2007-12-12 | 2007-12-12 | Pulse modulator and D / A converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009147525A JP2009147525A (en) | 2009-07-02 |
JP4712785B2 true JP4712785B2 (en) | 2011-06-29 |
Family
ID=40917660
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007320925A Active JP4712785B2 (en) | 2007-12-12 | 2007-12-12 | Pulse modulator and D / A converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4712785B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7139588B2 (en) * | 2017-09-22 | 2022-09-21 | カシオ計算機株式会社 | CONVERTER, ELECTRONIC INSTRUMENT, INFORMATION PROCESSING DEVICE, CONVERSION METHOD AND PROGRAM |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0722861A (en) * | 1993-06-30 | 1995-01-24 | Foster Electric Co Ltd | Pulse width modulator |
JPH11266579A (en) * | 1997-10-16 | 1999-09-28 | Hewlett Packard Co <Hp> | Control circuit by delta-sigma pulse width modulator |
JP2005012792A (en) * | 2003-06-17 | 2005-01-13 | Agilent Technol Inc | Sigma-delta modulator with pulse width modulation output |
JP2005079908A (en) * | 2003-08-29 | 2005-03-24 | Casio Comput Co Ltd | D/a conversion device |
JP2005328428A (en) * | 2004-05-17 | 2005-11-24 | Alpine Electronics Inc | Image-reproducing device, and image display system provided with the same |
-
2007
- 2007-12-12 JP JP2007320925A patent/JP4712785B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0722861A (en) * | 1993-06-30 | 1995-01-24 | Foster Electric Co Ltd | Pulse width modulator |
JPH11266579A (en) * | 1997-10-16 | 1999-09-28 | Hewlett Packard Co <Hp> | Control circuit by delta-sigma pulse width modulator |
JP2005012792A (en) * | 2003-06-17 | 2005-01-13 | Agilent Technol Inc | Sigma-delta modulator with pulse width modulation output |
JP2005079908A (en) * | 2003-08-29 | 2005-03-24 | Casio Comput Co Ltd | D/a conversion device |
JP2005328428A (en) * | 2004-05-17 | 2005-11-24 | Alpine Electronics Inc | Image-reproducing device, and image display system provided with the same |
Also Published As
Publication number | Publication date |
---|---|
JP2009147525A (en) | 2009-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7205917B2 (en) | Pulse width modulator quantisation circuit | |
US7612608B2 (en) | Sigma-delta based Class D audio or servo amplifier with load noise shaping | |
TWI399016B (en) | Circuit and method for reducing electromagnetic interference | |
EP0978165B1 (en) | Delta-sigma pwm dac for reduced switching | |
US7605653B2 (en) | Sigma-delta based class D audio power amplifier with high power efficiency | |
US8633779B2 (en) | Pulse width modulator | |
JP4882353B2 (en) | Pulse width modulation amplifier | |
JP5674387B2 (en) | 3-level pulse width modulation amplifier and audio processing apparatus including the same | |
US20070152858A1 (en) | Delta-sigma modulator circuit with limiter and method therefor | |
JP2005341568A (en) | Class-d amplifier and method for pulse-width modulation | |
US6437719B1 (en) | Delta-sigma modulator for power amplification of audio signals | |
JP4589275B2 (en) | Delta-sigma modulation type DA converter | |
EP1418667A1 (en) | Multi-level class-D amplifier by means of 3 physical levels | |
US20080278209A1 (en) | Method of pulse width modulation signal processing and device including signal processing for pulse width modulation | |
CN1625055A (en) | Word length reduction circuit | |
JP3369448B2 (en) | Digital switching amplifier | |
EP1471640A2 (en) | PWM signal generator and PWM signal generating method | |
JP4805177B2 (en) | Digital amplifier and control method of digital amplifier | |
JP4712785B2 (en) | Pulse modulator and D / A converter | |
JP2006191250A (en) | Amplifier and amplifier with volume function | |
US7916055B2 (en) | Sigma-delta modulator and method thereof | |
JP4148077B2 (en) | Class D signal amplifier circuit | |
JP2008160580A (en) | Digital amplifier and switching control method | |
JP2006238293A (en) | Class-d amplifier | |
JP2006345524A (en) | Converter and conversion method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110301 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110323 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4712785 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140401 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |