JP4711892B2 - マルチアンテナ通信装置 - Google Patents

Description

本発明は、複数のアンテナで同時に信号を受信し、ある電波環境において空間的相関が小さいことを利用して指向性制御又は高速伝送を行う無線システムに用いるマルチアンテナ通信装置に関する。

近年、携帯電話、無線ＬＡＮ、及びデジタルＴＶ等の多くの無線通信を用いたアプリケーションが広く利用されるようになってきた。このため、次世代の無線システムには、次の２つの課題の解決が要求されている。

１つは、フェージングと呼ばれる現象を回避するという課題である。フェージングは、あるアンテナから送信された電波が複数の反射経路を辿って別のアンテナで受信される環境（多重波環境と呼ばれる）で発生する。これら複数の反射波は、ある特定のアンテナ位置関係においては、互いに打ち消し合う。この打ち消し合いは、経路が異なる各電波が、特定条件では受信アンテナ端での位相差が１８０度になるために生じる。これにより、受信感度が極端に劣化し、通信が途切れるという問題が生じる。

もう１つは、周波数帯域を増やさずに高速伝送を実現するという課題である。ＩＴ技術の進歩と共に、モバイルネットワークに用いられるデータ量は飛躍的に増加している。しかし、使用できる無線周波数には限りがある。その結果、従来の通信システムでは、データ伝送速度を増やすには限界があった。

これらの要求を満たす無線システムの１つに、マルチアンテナ無線システムがある。このマルチアンテナ無線システムとは、複数のアンテナを用いて通信を行うシステムである。このマルチアンテナ無線システムを用いることにより、まず複数アンテナのトータルの指向性を電気的に制御することができる。そして、複数の反射波のうち１つを選択できるため、フェージングの回避が可能となる。
また、このマルチアンテナ無線システムを用いることにより、複数のアンテナから送信した電波を複数のアンテナで受信し、それぞれの送信アンテナのデータを受信側で分離することができる。この方式はＭＩＭＯと呼ばれ、データの伝送速度が高められることが知られている。

図１７に、特許文献１に記載された従来のマルチアンテナ無線機の構成例を示す。図１７に示すように、従来の技術では、マルチアンテナを実現するために受信アンテナの数だけの受信回路が必要となる。これを移動体通信端末に適用すると端末規模が大きくなってしまい、商品価値が下がってしまう。
そこで、この課題を解決した小型のマルチアンテナ無線機が、例えば特許文献２〜４によって提案されている。

図１８は、特許文献２に記載された従来のマルチアンテナ無線機の構成例である。図１８の例では、２系統のＲＦ回路に用いる局部発振器の信号に、ｆｓだけ異なる周波数を用いている。これにより、ＩＦ周波数がｆｓだけ異なるため、２つの系統を合成して後段の回路で復調することが可能となる。これにより、ＩＦ回路と復調回路との一部が２つの系統で共有化されるため、受信回路の小型化が実現する。

図１９は、特許文献３に記載された従来のマルチアンテナ無線機の構成例である。図１９の例では、２つのアンテナの一方の後段にミキサを設けている。さらに、このミキサの局部発振器の信号に、ＲＦの２倍高調波周波数からｆｓだけ異なる周波数を用いている。これにより、ミキサ出力信号の周波数はＲＦ周波数よりｆｓだけずれた周波数となり、ＲＦで合成して、ダウンコンバート及び復調が可能となる。これにより、ＲＦ回路、ＩＦ回路及びＡＤコンバータが共有化されるため、受信回路の小型化が実現する。

図２０は、特許文献４に記載された従来のマルチアンテナ無線機の構成例である。図２０の例では、各アンテナの後段に変調器（コーダ）が設けられている。この変調器において、各アンテナの受信信号は、Ｗａｌｓｈコードに代表されるような直交符号で変調がかけられる。これにより、同じ周波数の複数のアンテナの受信信号を合成しても、後段の復調回路で分離できる。よって、ＲＦ回路及びＡＤコンバータが全ての系統のアンテナで共有化されるため、受信回路の小型化が実現する。
特開２００２−３７４２２４号公報 特開昭６２−２７９７４３号公報 特表２００４−５２１５７５号公報 特表２００５−５２２９０９号公報

しかしながら、図１８に示す従来のマルチアンテナ無線機では、２系統のＲＦ回路が必要となる。さらに、局部発振周波数が異なるため、２系統の局部発振器が必要となる。そのため、マルチアンテナ無線機全体の小型化には限界がある。
また、図１９に示す従来のマルチアンテナ無線機では、２倍の高調波周波数で動作するミキサと局部発振器とが必要となる。また、各アンテナで受信される所望周波数よりｆｓだけ離れた妨害波を抑圧するフィルタが必要となる。そのため、やはりマルチアンテナ無線機全体の小型化には限界がある。
さらに、図２０に示す従来のマルチアンテナ無線機では、各アンテナにＲＦで動作する変調器が必要となる。そのため、やはりマルチアンテナ無線機全体の小型化には限界がある。

それ故に、本発明の目的は、フェージング現象の回避及び現周波数帯域を用いた高速伝送処理と、装置規模の更なる小型化とを実現させたマルチアンテナ通信装置を提供することである。

本発明は、複数のアンテナで同時に信号を受信するマルチアンテナ受信機を備えたマルチアンテナ通信装置に向けられている。そして、上記目的を達成するために、本発明のマルチアンテナ通信装置は、Ｎ本のアンテナと、Ｎ本のアンテナで受信された信号がそれぞれ入力されるＮ個のスイッチと、Ｎ個のスイッチが所定の期間だけ１つずつＯＮする制御を、所定の順番で繰り返し行うスイッチ制御回路と、スイッチ制御回路の制御に従ってＮ個のスイッチからそれぞれ出力される受信信号をシリアル信号として入力し、当該シリアル信号を整形する信号整形部と、スイッチ制御回路で行われる制御タイミングに同期して、信号整形部で整形されたアナログのシリアル信号を、デジタルのシリアル信号に変換するＡＤコンバータと、ＡＤコンバータでデジタル化されたシリアル信号をパラレル信号に変換して、Ｎ本のアンテナに対応したＮ個の信号を所定の順番で生成するシリアルパラレル変換部とを備える。

信号整形部は、Ｎ個のスイッチから出力される受信信号をダウンコンバートした後、ＡＤコンバータへ出力するか、Ｎ個のスイッチから出力される受信信号をダウンコンバートし、かつ離散時間フィルタを通過させた後、ＡＤコンバータへ出力することが好ましい。また、ＡＤコンバータは、スイッチ制御回路がＯＮ制御する所定の期間の中間点となるタイミングに合わせてサンプリングを行うことが好ましい。なお、離散時間フィルタは、チャージサンプリングフィルタとデシメーションフィルタとの組み合せで構成することも可能である。

典型的には、Ｎ個のスイッチを、それぞれ、サイズの異なる複数のＦＥＴ又はＭＥＭＳスイッチが並列接続された回路で構成し、スイッチ制御回路によって、スイッチをＯＮする際には複数のＦＥＴ又はＭＥＭＳスイッチを１つずつ段階的にＯＮさせ、スイッチをＯＦＦする際には複数のＦＥＴ又はＭＥＭＳスイッチを１つずつ段階的にＯＦＦさせる。

又は、Ｎ個のスイッチを、それぞれ、減衰量の異なる減衰器が直列接続された複数のＦＥＴ又はＭＥＭＳスイッチが並列接続された回路で構成し、スイッチ制御回路によって、スイッチをＯＮする際には複数のＦＥＴ又はＭＥＭＳスイッチを１つずつ段階的にＯＮさせ、スイッチをＯＦＦする際には複数のＦＥＴ又はＭＥＭＳスイッチを１つずつ段階的にＯＦＦさせる。

又は、Ｎ個のスイッチを、それぞれ、同一サイズの複数のＦＥＴ又はＭＥＭＳスイッチが並列接続された回路で構成し、スイッチ制御回路によって、スイッチをＯＮする際には複数のＦＥＴ又はＭＥＭＳスイッチを１つ又は２つを段階的にＯＮさせ、スイッチをＯＦＦする際には複数のＦＥＴ又はＭＥＭＳスイッチを１つ又は２つを段階的にＯＦＦさせる。この場合、ＯＮさせる複数のＦＥＴ又はＭＥＭＳスイッチの組み合わせ、及びＯＦＦさせる複数のＦＥＴ又はＭＥＭＳスイッチの組み合わせは、毎回異ならせることがばらつきの観点から望ましい。

あるいは、Ｎ個のスイッチを、それぞれ、複数のＦＥＴ又はＭＥＭＳスイッチが並列接続された回路で構成し、スイッチ制御回路によって、ΔΣ変調された電圧で、スイッチをＯＮ及びＯＦＦさせても構わない。

なお、スイッチ制御回路の出力信号は、ハミング窓か、ハニング窓か、ルートナイキスト窓を用いて波形整形されている。

上記本発明によれば、１つの受信回路でマルチアンテナの受信が可能となる。これにより、小型で波形歪みによる受信感度劣化の小さいマルチアンテナ通信装置を実現することができる。

（第１の実施形態）
図１は、ＴＤＤシステムに用いられる本発明の第１の実施形態に係るマルチアンテナ通信装置の構成例を示す図である。図１に示す第１の実施形態に係るマルチアンテナ通信装置は、第１〜第４のアンテナ１１〜１４と、アンテナスイッチ２０と、信号切り換えスイッチ３０と、第１〜第４のスイッチ制御回路４１〜４４と、帯域選択フィルタ５０と、信号整形部６０と、サンプルホールド部（ＳＨ）７１と、ＡＤコンバータ（ＡＤＣ）７２と、シリアルパラレル変換部（Ｓ／Ｐ）７３と、デジタル信号プロセッサ（ＤＳＰ）７４と、遅延制御回路７５と、分周回路７６と、送信回路８０とを備える。

アンテナスイッチ２０及び信号切り換えスイッチ３０には、第１〜第４のアンテナ１１〜１４に対応した４つのスイッチがそれぞれ設けられている。信号整形部６０は、低雑音増幅器６１と、ダウンミキサ６２ａ及び６２ｂと、ベースバンドフィルタ６３ａ及び６３ｂと、分周器６４と、局部発振器６５とを備える。サンプルホールド部７１、ＡＤコンバータ７２、及びシリアルパラレル変換部７３は、それぞれ同じ構成を２つ持つ。

なお、この図１は、受信信号としてＱＰＳＫ信号を扱う通信装置を想定してダウンミキサ以降の構成を２つ（Ｉ信号用及びＱ信号用）持つ構成例を示したものである。よって、例えばＢＰＳＫ信号を扱う場合には、ダウンミキサ以降の構成はそれぞれ１つで済むことになる。

第１〜第４のアンテナ１１〜１４で受信された受信信号は、アンテナスイッチ２０を介して、信号切り換えスイッチ３０を構成する第１〜第４のスイッチ３１〜３４にそれぞれ入力される。第１〜第４のスイッチ３１〜３４は、第１〜第４のスイッチ制御回路４１〜４４の指示に従って、いずれか１つの受信信号を帯域選択フィルタ５０に出力する。この第１〜第４のスイッチ制御回路４１〜４４は、所定のクロック信号（ｃｌｏｃｋ）を基準にして、分周回路７６で生成される１／４周期ずつ遅延された各々のクロック信号に従って、第１〜第４のスイッチ３１〜３４に指示を与える。これにより、第１〜第４のスイッチ３１〜３４が順番に巡回的に所定の間隔だけＯＮされることになる。

第１〜第４のスイッチ３１〜３４の出力は、帯域選択フィルタ５０及び低雑音増幅器６１を介して、ダウンミキサ６２ａ及び６２ｂでＩ信号及びＱ信号へ周波数コンバートされる。そして、周波数コンバートされたＩ信号及びＱ信号は、ベースバンドフィルタ６３ａ及び６３ｂでそれぞれ妨害波が低減される。妨害波が低減された信号は、サンプルホールド部７１において遅延制御回路７５から与えられるクロック信号に同期してサンプルホールド処理された後、ＡＤコンバータ７２において当該クロック信号に同期してデジタル信号に変換される。この遅延制御回路７５は、第１〜第４のスイッチ３１〜３４がＯＮ／ＯＦＦするタイミングと、サンプルホールド部７１及びＡＤコンバータ７２で電圧をサンプリングするタイミングとを調整している。これにより、第１〜第４のスイッチ３１〜３４がＯＮ／ＯＦＦするスイッチング雑音が小さくなるタイミングで、サンプリングすることが可能となる。

ＡＤコンバータ７２で変換されたデジタル信号は、第１〜第４のアンテナ１１〜１４の受信信号が巡回的にシリアル出力された信号となる。よって、シリアルパラレル変換部７３において、このデジタル信号をシリアルからパラレルに変換することで、第１〜第４のアンテナ１１〜１４の受信信号を分離することができる。パラレルに変換された信号は、デジタル信号プロセッサ７４において第１〜第４のアンテナ１１〜１４の各受信信号として処理される。

次に、図２〜図４を用いて、本発明の動作原理を説明する。
第２世代以降の携帯電話等では、デジタル変復調が用いられている。デジタル変復調の通信装置では、ＡＤコンバータにおいて伝送速度の数倍のスピードでサンプリングが行われ、その結果から受信信号が復調される。すなわち、復調に必要なのはサンプリングする瞬間におけるベースバンドに変換された受信信号の電圧となる。

第１の実施形態に係るマルチアンテナ通信装置のように４つのアンテナを備える場合には、図２に示すように、ＡＤコンバータ７２のサンプリングレートをアンテナが１つの場合の４倍とする。そして、最初のタイミングには、第１のアンテナ１１で受信された信号の電圧をサンプリングし、次のタイミングでは、第２のアンテナ１２で受信された信号の電圧をサンプリングし、次のタイミングでは、第３のアンテナ１３で受信された信号の電圧をサンプリングし、次のタイミングでは、第４のアンテナ１４で受信された信号の電圧をサンプリングする。その後、また第１のアンテナ１１で受信された信号の電圧から順にサンプリングして行く。

このようにしてサンプリングされたデータをシリアルパラレル変換部７３でそれぞれのアンテナで受信されたデジタル信号電圧に分離する。このとき、それぞれのデジタル電圧信号は、４つのＡＤコンバータ用いてアンテナが１つの場合のスピードでサンプリングしたときと同等の精度となる。そして、サンプリングの始まるタイミングが各受信信号においてクロック信号の１／４周期ずつ遅れたデジタル電圧信号が、見かけ上得られることとなる。
図３に、分周回路７６及び第１〜第４のスイッチ制御回路４１〜４４における出力波形例を示す。図４に、第１〜第４のスイッチ３１〜３４の出力波形例のイメージを示す。

以上のように、本発明の第１の実施形態に係るマルチアンテナ通信装置によれば、１つの受信回路でマルチアンテナの受信が可能となる。これにより、受信回路の小型化が実現できる。

なお、上記第１の実施形態では、アンテナスイッチ２０と信号切り換えスイッチ３０とを別々に設けていたが、これらのスイッチを一体化して構成してもよい。また、帯域選択フィルタ５０、又は帯域選択フィルタ５０及び低雑音増幅器６１は、信号切り換えスイッチ３０の後段に１つ設ける構成としたが、信号切り換えスイッチ３０を構成する第１〜第４のスイッチ３１〜３４の前段にそれぞれ設ける構成としてもよい。さらに、遅延制御回路７５は、第１〜第４のスイッチ制御回路４１〜４４へ与えるクロック信号と、サンプルホールド部７１及びＡＤコンバータ７２に与えるクロック信号との遅延差を生成できるのであれば、いずれか一方の信号だけを制御する構成にしても構わない。

また、ベースバンドフィルタ６３の機能及びサンプルホールド部７１の機能を両方有する回路の例として、図５に示す回路を用いてもよい。図５の回路は、２種類の離散時間フィルタ（デシメーションフィルタとチャージサンプリングフィルタ）を組み合わせた回路である。この回路は、ＡＤコンバータ７２のサンプリングレートの８倍の速度で動作する。図５中の数字は、ＯＮ動作するサンプリング時間を表している。すなわち、第１〜第４のサンプリング時間中には、デシメーションフィルタ１が順にサンプルホールド動作を、かつデシメーションフィルタ２が信号出力及びリセット動作を行い、第５〜第８のサンプリング時間中には、各デシメーションフィルタが逆の動作を行う。なお、図５の回路に用いるクロック信号にはローカル信号を分周したものを用い、このクロック信号をさらに分周したものをＡＤコンバータ７２、サンプルホールド部７１、及び第１〜第４のスイッチ３１〜３４に用いることが望ましい。

（第２の実施形態）
図６は、ＦＤＤシステムに用いられる本発明の第２の実施形態に係るマルチアンテナ通信装置の構成例を示す図である。図６に示す第２の実施形態に係るマルチアンテナ通信装置は、第１〜第４のアンテナ１１〜１４と、アンテナ共用器９０と、信号切り換えスイッチ３０と、第１〜第４のスイッチ制御回路４１〜４４と、信号整形部６０と、サンプルホールド部７１と、ＡＤコンバータ７２と、シリアルパラレル変換部７３と、デジタル信号プロセッサ７４と、分周回路７６と、遅延制御回路７５と、送信回路８０とを備える。

図６に示すように、第２の実施形態に係るマルチアンテナ通信装置は、上記第１の実施形態に係るマルチアンテナ通信装置のアンテナスイッチ２０及び帯域選択フィルタ５０をアンテナ共用器（デュプレクサ）９０に代えた構成である。このアンテナ共用器９０は、第１〜第４のアンテナ１１〜１４と送信回路８０との間に、送信信号のみを通過させるフィルタをそれぞれ設け、第１〜第４のアンテナ１１〜１４と第１〜第４のスイッチ３１〜３４との間に、受信信号のみを通過させるフィルタをそれぞれ設けている。

以上のように、本発明の第２の実施形態によれば、送信信号及び受信信号を選択するアンテナ切り換え機能と、帯域選択フィルタ機能とを１つの構成にまとめた小型のマルチアンテナ通信装置を実現することができる。

なお、上記第２の実施形態では、低雑音増幅器６１を、信号切り換えスイッチ３０の後段に１つ設ける構成としたが、信号切り換えスイッチ３０を構成する第１〜第４のスイッチ３１〜３４の前段にそれぞれ設ける構成としてもよい。

（第３の実施形態）
上記第１及び第２の実施形態では、切り換え状態が急峻に遷移するスイッチを第１〜第４のスイッチ３１〜３４に用いた場合、あるアンテナから別のアンテナへの切り換えも急峻に行われる（図４を参照）。この場合、切り替え前のアンテナの受信信号電圧と切り換え後のアンテナの受信信号電圧とに差があると、出力信号に大きな高調波成分が含まれてしまう。この高調波成分が含まれた信号は、高周波回路に用いられる整合回路やベースバンドのフィルタ回路を通過するときに、その周波数特性によって波形が歪んでしまい、伝送誤りの原因となる。

図７は、この問題を説明する図であり、第１〜第４のスイッチ３１〜３４の出力の合成ノードにおける電圧波形のイメージを示している。図７の（ａ）は、各スイッチを急激に切り換えた場合の電圧波形である。この図から、切り換えのタイミングで電圧の不連続が発生していることがわかる。これにより、出力信号の周波数スペクトラムが広がり、その結果後段の回路における波形歪みの原因となる。図７の（ｂ）は、各スイッチを急激に切り換えない場合の電圧波形である。この図のようにＲＦ信号の包絡線を整形することにより、不連続点がなくなっていることがわかる。これにより、出力信号の周波数スペクトラムの広がりは小さくなり、その結果後段の回路の波形歪みは小さくなる。

そこで、この第３の実施形態では、第１〜第４のスイッチ３１〜３４におけるＯＮからＯＦＦへ又はＯＦＦからＯＮへの状態遷移が徐々に（段階的に）行われるように制御することで、高調波成分を限りなく低減させることを目的としている。
この制御の概念図を図８に示す。この第３の実施形態では、以下に説明するように、第１〜第４のスイッチ３１〜３４を特徴的な構成にして、第１〜第４のスイッチ制御回路４１〜４４による特徴的な制御と協働させることで、上記目的を実現させる。なお、以下の各実施例では、第１のスイッチ３１と第１のスイッチ制御回路４１との組み合わせを代表して説明する。

＜実施例１＞
図９は、第１のスイッチ３１に電界効果トランジスタ（ＦＥＴ）を用い、第１のスイッチ制御回路４１にデジタル信号プロセッサ（ＤＳＰ）とＤＡコンバータ（Ｄ／Ａ）とを用いた、実施例１の構成を示す図である。
デジタル信号プロセッサは、入力するクロック信号の波形を、ハニング窓やルートナイキスト窓の関数に従って波形整形する。ＤＡコンバータは、波形整形されたデジタルのクロック信号をアナログに変換する。この処理により、立ち上がり及び立ち下がりが緩やかになった制御信号が生成される。この制御信号でＦＥＴを徐々にＯＮ／ＯＦＦすることで、出力信号の包絡線を変化させる。なお、ＦＥＴに代えてＭＥＭＳスイッチ等を用いてもよい。

＜実施例２＞
図１０は、第１のスイッチ３１に並列接続されたサイズの異なる３つのＦＥＴを用い、第１のスイッチ制御回路４１にこの３つのＦＥＴのＯＮ／ＯＦＦを切り換える回路を用いた、実施例２の構成を示す図である。
３つのＦＥＴのサイズは、小さいものから順にＬ＝１００μｍ、２００μｍ、及び５００μｍとなっている。第１のスイッチ制御回路４１は、受信信号の立ち上がり時にはサイズの大きなＦＥＴから順番にＯＦＦし、受信信号の立ち下がり時にはサイズの小さいＦＥＴから順番にＯＮする。このＦＥＴのＯＮ／ＯＦＦ切り換えを順番に行うことで、出力信号の包絡線を変化させる。なお、並列接続するＦＥＴの数やサイズは、この実施例に限るものではなく自由に設計可能である。また、ＦＥＴに代えてＭＥＭＳスイッチ等を用いてもよい。

＜実施例３＞
図１１は、第１のスイッチ３１に並列接続された３つのＦＥＴと各ＦＥＴに直列接続された異なる減衰量の３つの減衰器（ＡＴＴ）とを用い、第１のスイッチ制御回路４１にこの３つのＦＥＴのＯＮ／ＯＦＦを切り換える回路を用いた、実施例３の構成を示す図である。
この実施例３では、３つのＦＥＴのサイズは同じであるが、直列に挿入される減衰器の減衰量が大きいものから順に−３ｄＢ、−１ｄＢ、及び−０．１ｄＢとなっている。第１のスイッチ制御回路４１は、受信信号の立ち上がり時には減衰量の大きなＦＥＴから順番にＯＦＦし、受信信号の立ち下がり時には減衰量の小さいＦＥＴから順番にＯＮする。このＦＥＴのＯＮ／ＯＦＦ切り換えを順番に行うことで、出力信号の包絡線を変化させる。なお、並列接続するＦＥＴの数や減衰器の減衰量及び数は、この実施例に限るものではなく自由に設計可能である。また、ＦＥＴに代えてＭＥＭＳスイッチ等を用いてもよい。

＜実施例４＞
図１２は、第１のスイッチ３１に並列接続された６つのＦＥＴを用い、第１のスイッチ制御回路４１にこの６つのＦＥＴのＯＮ／ＯＦＦを切り換える回路を用いた、実施例４の構成を示す図である。
この実施例４では、６つのＦＥＴに小さいサイズのＦＥＴを使用し、第１のスイッチ制御回路４１は、受信信号の立ち上がり時にはＯＦＦするＦＥＴの数を６個→０個へ順番に変化させていき（減らす数は１個ずつに限らない）、受信信号の立ち下がり時にはＯＮするＦＥＴの数を０個→６個へ順番に変化させる（増やす数は１個ずつに限らない）。このＦＥＴのＯＮ／ＯＦＦ切り換えを順番に行うことで、出力信号の包絡線を変化させる。

ここで、ＯＮ又はＯＦＦするＦＥＴの順番は、毎回異なることが望ましい。これは、ＭＯＳＦＥＴ等は、ＯＮ抵抗及びＯＦＦアイソレーションにばらつきがあり、このばらつきは出力信号の包絡線の整形ばらつきにつながる。常に同じ複数個のＦＥＴを同じ順番でＯＮすると、包絡線の同じ箇所でばらつきのよる誤差が生じる。すると、この誤差が周期的に現れることとなり、これはある周波数に集中した雑音（スプリアス）となってしまう。よって、毎回組み合せの異なるＦＥＴを用いることで、誤差が広い周波数に分散されて受信信号への影響を低減することができるのである。
なお、並列接続するＦＥＴの数は、この実施例に限るものではなく自由に設計可能である。また、ＦＥＴに代えてＭＥＭＳスイッチ等を用いてもよい。

＜実施例５＞
図１３は、第１のスイッチ３１にＦＥＴを用い、このＦＥＴのＯＮ／ＯＦＦ切り換えを高速に行う回路を用いた、実施例５の構成を示す図である。
第１のスイッチ制御回路４１には、入力するクロック信号の波形を、ハニング窓、ハミング窓、又はルートナイキスト窓の関数に従って波形整形し、ΔΣ変調された制御信号を生成する。この制御信号でＦＥＴを高速にＯＮ／ＯＦＦすることで、見かけ上の出力信号の包絡線を変化させる。なお、ＦＥＴに代えてＧａＡｓスイッチ、ＭＯＳＦＥＴスイッチ、又はＭＥＭＳスイッチ等を用いてもよい。

以上のように、本発明の第３の実施形態によれば、小型で波形歪みによる受信感度劣化の小さいマルチアンテナ通信装置を実現することができる。

（第４の実施形態）
図１４は、本発明の第４の実施形態に係るマルチアンテナ通信装置の構成例を示す図である。図１４のマルチアンテナ通信装置は、第１〜第４のアンテナ１１〜１４と、アンテナ共用器９０と、信号整形部１００と、信号切り換えスイッチ３０と、ＡＤコンバータ７２と、シリアルパラレル変換部７３と、デジタル信号プロセッサ７４と、分周回路７６と、遅延制御回路７５と、送信回路８０とを備える。信号整形部１００は、第１〜第４のアンテナ１１〜１４にそれぞれ対応した、４つの低雑音増幅器、４つのダウンミキサ、及び４つのベースバンドフィルタと、局部発振器とで構成される。

図１４に示すように、第４の実施形態に係るマルチアンテナ通信装置は、上記第２の実施形態に係るマルチアンテナ通信装置の信号整形部６０及び第１〜第４のスイッチ制御回路４１〜４４を、信号整形部１００に代えた構成である。また、ＡＤコンバータ７２の入力を接地するキャパシタ７７が新たに設けられている。この構成により、アンテナ切り換えスイッチとサンプルホールド回路とを共有した構成となっている。

なお、ベースバンドフィルタ及び第１〜第４のスイッチ３１〜３４に代えて、図１５に示す回路を用いてもよい。図１５に示す回路は、図５に示した離散時間フィルタを変形した回路である。チャージサンプリングフィルタを第１〜第４のアンテナ１１〜１４の受信信号で順序よく共有することにより、通常では８つの並列回路が必要なチャージサンプリングフィルタを６つの並列回路（４つのアンテナ受信信号を巡回的にチャージサンプル処理する４回路と、信号出力時に使用する１回路、及びリセット時に使用する１回路）で実現することができる。

以上のように、本発明の第４の実施形態によれば、ダウンミキサ以降の回路を共有することが可能となり、小型のマルチアンテナ通信装置を実現することができる。

なお、上記第１〜第４の実施形態では、４つのアンテナの切り換えを巡回的に行う場合を説明した（図４を参照）。しかし、各アンテナで受信される所望波の受信信号レベルが異なる場合も考えられる。よって、以下のような受信信号切り換えを行ってもよい。

例えば、最初に受信信号のプリアンブル部やパイロット部の復調結果から、各アンテナの受信信号レベル又は受信信号レベルと相関のあるビット誤り率の情報が得られるものと仮定する。また、第１及び第２のアンテナ１１及び１２の受信信号レベルが十分大きく、第３のアンテナ１３の受信信号レベルが小さく復調不可能であり、第４のアンテナ１４の受信信号レベルが小さいけれどもＡＤコンバータのオーバサンプル数を上げてΔΣ変調等で量子化雑音を下げれば復調可能であると仮定する。

この場合、第３のアンテナ１３はいくら復調しても、マルチアンテナ通信装置全体の受信感度の向上又は伝送速度の向上に寄与しない。一方、第４のアンテナ１４は、オーバサンプル数を増やせば、マルチアンテナ通信装置全体の受信感度の向上又は伝送速度の向上に寄与する。よって、本来第３のスイッチ３３をＯＮさせるタイミングで、第３のスイッチ３３ではなく第４のスイッチ３４をＯＮに切り換える制御を行う（図１６）。このようにすれば、第４のアンテナ１４は、オーバサンプル数が増えるため復調が可能となり、その結果マルチアンテナ通信装置の受信感度の向上又は伝送速度の向上を実現できる。

本発明のマルチアンテナ通信装置は、ＭＩＭＯやアダプティブアレイ等を備えたマルチアンテナ無線機等に利用可能であり、特に装置規模を小型化させたい場合等に適している。

本発明の第１の実施形態に係るマルチアンテナ通信装置の構成例を示す図 本発明の第１の実施形態で用いるサンプリングレートの一例を説明する図 分周回路７６及び第１〜第４のスイッチ制御回路４１〜４４における出力波形例を示す図 第１〜第４のスイッチ３１〜３４の出力波形例のイメージを示す図 本発明の第１の実施形態に係るマルチアンテナ通信装置に利用可能な回路例 本発明の第２の実施形態に係るマルチアンテナ通信装置の構成例を示す図 本発明の第３の実施形態で行う動作概念を説明する図 本発明の第３の実施形態で行う動作概念を説明する図 本発明の第３の実施形態に係るマルチアンテナ通信装置の実施例１ 本発明の第３の実施形態に係るマルチアンテナ通信装置の実施例２ 本発明の第３の実施形態に係るマルチアンテナ通信装置の実施例３ 本発明の第３の実施形態に係るマルチアンテナ通信装置の実施例４ 本発明の第３の実施形態に係るマルチアンテナ通信装置の実施例５ 本発明の第４の実施形態に係るマルチアンテナ通信装置の構成例を示す図 本発明の第４の実施形態に係るマルチアンテナ通信装置に利用可能な回路例 第１〜第４のスイッチ３１〜３４の他の出力波形例のイメージを示す図 従来のマルチアンテナ無線機の構成例を示す図 従来のマルチアンテナ無線機の構成例を示す図 従来のマルチアンテナ無線機の構成例を示す図 従来のマルチアンテナ無線機の構成例を示す図

符号の説明

１１〜１４ アンテナ
２０ アンテナスイッチ
２１〜２４、３１〜３４ スイッチ
３０ 信号切り換えスイッチ
４１〜４４ スイッチ制御回路
５０ 帯域選択フィルタ
６０、１００ 信号整形部
７１ サンプルホールド部
７２ ＡＤコンバータ
７３ シリアルパラレル変換部
７４ デジタル信号プロセッサ
７５ 遅延制御回路
７６ 分周回路
７７ キャパシタ
８０ 送信回路
９０ アンテナ共用器

Claims (5)

1. 複数のアンテナで同時に信号を受信するマルチアンテナ受信機を備えたマルチアンテナ通信装置であって、
   Ｎ本のアンテナと、
   前記Ｎ本のアンテナで受信された信号がそれぞれ入力されるＮ個のスイッチと、
   前記Ｎ個のスイッチが所定の期間だけ１つずつＯＮする制御を、所定の順番で繰り返し行うスイッチ制御回路と、
   前記スイッチ制御回路の制御に従って前記Ｎ個のスイッチからそれぞれ出力される受信信号をシリアル信号として入力し、当該シリアル信号を整形する信号整形部と、
   前記スイッチ制御回路で行われる制御タイミングに同期して、前記信号整形部で整形されたアナログのシリアル信号を、デジタルのシリアル信号に変換するＡＤコンバータと、
   前記ＡＤコンバータでデジタル化されたシリアル信号をパラレル信号に変換して、前記Ｎ本のアンテナに対応したＮ個の信号を前記所定の順番で生成するシリアルパラレル変換部とを備え、
   前記Ｎ個のスイッチは、それぞれ、サイズの異なる複数のＦＥＴ又はＭＥＭＳスイッチが並列接続された回路で構成されており、
   前記スイッチ制御回路は、スイッチをＯＮする際には前記複数のＦＥＴ又はＭＥＭＳスイッチを１つずつ段階的にＯＮさせ、スイッチをＯＦＦする際には前記複数のＦＥＴ又はＭＥＭＳスイッチを１つずつ段階的にＯＦＦさせることを特徴とする、マルチアンテナ通信装置。
2. 複数のアンテナで同時に信号を受信するマルチアンテナ受信機を備えたマルチアンテナ通信装置であって、
   Ｎ本のアンテナと、
   前記Ｎ本のアンテナで受信された信号がそれぞれ入力されるＮ個のスイッチと、
   前記Ｎ個のスイッチが所定の期間だけ１つずつＯＮする制御を、所定の順番で繰り返し行うスイッチ制御回路と、
   前記スイッチ制御回路の制御に従って前記Ｎ個のスイッチからそれぞれ出力される受信信号をシリアル信号として入力し、当該シリアル信号を整形する信号整形部と、
   前記スイッチ制御回路で行われる制御タイミングに同期して、前記信号整形部で整形されたアナログのシリアル信号を、デジタルのシリアル信号に変換するＡＤコンバータと、
   前記ＡＤコンバータでデジタル化されたシリアル信号をパラレル信号に変換して、前記Ｎ本のアンテナに対応したＮ個の信号を前記所定の順番で生成するシリアルパラレル変換部とを備え、
   前記Ｎ個のスイッチは、それぞれ、減衰量の異なる減衰器が直列接続された複数のＦＥＴ又はＭＥＭＳスイッチが並列接続された回路で構成されており、
   前記スイッチ制御回路は、スイッチをＯＮする際には前記複数のＦＥＴ又はＭＥＭＳスイッチを１つずつ段階的にＯＮさせ、スイッチをＯＦＦする際には前記複数のＦＥＴ又はＭＥＭＳスイッチを１つずつ段階的にＯＦＦさせることを特徴とする、マルチアンテナ通信装置。
3. 複数のアンテナで同時に信号を受信するマルチアンテナ受信機を備えたマルチアンテナ通信装置であって、
   Ｎ本のアンテナと、
   前記Ｎ本のアンテナで受信された信号がそれぞれ入力されるＮ個のスイッチと、
   前記Ｎ個のスイッチが所定の期間だけ１つずつＯＮする制御を、所定の順番で繰り返し行うスイッチ制御回路と、
   前記スイッチ制御回路の制御に従って前記Ｎ個のスイッチからそれぞれ出力される受信信号をシリアル信号として入力し、当該シリアル信号を整形する信号整形部と、
   前記スイッチ制御回路で行われる制御タイミングに同期して、前記信号整形部で整形されたアナログのシリアル信号を、デジタルのシリアル信号に変換するＡＤコンバータと、
   前記ＡＤコンバータでデジタル化されたシリアル信号をパラレル信号に変換して、前記Ｎ本のアンテナに対応したＮ個の信号を前記所定の順番で生成するシリアルパラレル変換部とを備え、
   前記Ｎ個のスイッチは、それぞれ、同一サイズの複数のＦＥＴ又はＭＥＭＳスイッチが並列接続された回路で構成されており、
   前記スイッチ制御回路は、スイッチをＯＮする際には前記複数のＦＥＴ又はＭＥＭＳスイッチを１つ又は２つを段階的にＯＮさせ、スイッチをＯＦＦする際には前記複数のＦＥＴ又はＭＥＭＳスイッチを１つ又は２つを段階的にＯＦＦさせることを特徴とする、マルチアンテナ通信装置。
4. 前記ＯＮさせる複数のＦＥＴ又はＭＥＭＳスイッチの組み合わせ、及びＯＦＦさせる複数のＦＥＴ又はＭＥＭＳスイッチの組み合わせは、毎回異ならせることを特徴とする、請求項３に記載のマルチアンテナ通信装置。
5. 複数のアンテナで同時に信号を受信するマルチアンテナ受信機を備えたマルチアンテナ通信装置であって、
   Ｎ本のアンテナと、
   前記Ｎ本のアンテナで受信された信号がそれぞれ入力されるＮ個のスイッチと、
   前記Ｎ個のスイッチが所定の期間だけ１つずつＯＮする制御を、所定の順番で繰り返し行うスイッチ制御回路と、
   前記スイッチ制御回路の制御に従って前記Ｎ個のスイッチからそれぞれ出力される受信信号をシリアル信号として入力し、当該シリアル信号を整形する信号整形部と、
   前記スイッチ制御回路で行われる制御タイミングに同期して、前記信号整形部で整形されたアナログのシリアル信号を、デジタルのシリアル信号に変換するＡＤコンバータと、
   前記ＡＤコンバータでデジタル化されたシリアル信号をパラレル信号に変換して、前記Ｎ本のアンテナに対応したＮ個の信号を前記所定の順番で生成するシリアルパラレル変換部とを備え、
   前記Ｎ個のスイッチは、それぞれ、複数のＦＥＴ又はＭＥＭＳスイッチが並列接続された回路で構成されており、
   前記スイッチ制御回路は、ΔΣ変調された電圧で、スイッチをＯＮ及びＯＦＦすることを特徴とする、マルチアンテナ通信装置。

Images