JP4708722B2 - 炭化珪素半導体装置の製造方法 - Google Patents

Description

本発明は、炭化珪素半導体装置の製造方法に関し、特に炭化珪素半導体層に不純物イオンを注入し、この注入領域に自己整合的にオーミック電極を形成する製造方法に関する。

ワイドギャップ半導体の一つである炭化珪素（ＳｉＣ）は、バンドギャップが３．２６ｅＶ（４Ｈ−ＳｉＣ）とシリコンと較べて約３倍大きい。また、電界破壊電界がシリコンの約１０倍、電子飽和速度が２×１０⁷ｃｍ／ｓでシリコンの約２倍、熱伝導率が４．９Ｗ／ｃｍ．ｋでシリコンの約３倍大きいという特徴を備えている。そのため、炭化珪素を用いた半導体装置は、高耐圧、低損失、高出力、高効率が期待され、近年注目を集めている。

炭化珪素からなる半導体装置を形成する場合、エピタキシャル層を用いるのが一般的である。それは、炭化珪素の不純物拡散係数が小さいため、シリコンからなる半導体装置の製造工程で一般的に用いられる気相からの不純物拡散を行う方法を採用することができないためである。またイオン注入法についても、添加する不純物や熱処理温度について研究途上にあるためである。

従来の炭化珪素からなる半導体装置の一例として、エピタキシャル層を用いた電界効果トランジスタの製造方法について説明する。図５に示すように、まず、炭化珪素からなる半絶縁性の基板１上にｎ型チャネル層２、高濃度に不純物を添加したｎ型高濃度層３が順次エピタキシャル成長した半導体基板を用意する（図５ａ）。隣接する電界効果トランジスタと電気的に分離するため、ドライエッチング法により、電界効果トランジスタ形成予定領域以外のｎ型高濃度層３及びｎ型チャネル層２を除去し、基板１を露出させる（図５ｂ）。次にソース電極及びドレイン電極形成予定領域を除き、ｎ型高濃度層３をドライエッチング法により除去する（図５ｃ）。ソース電極及びドレイン電極形成予定領域に、通常のフォトリソグラフ法により、オーミック接触を形成する金属膜を堆積し、必要により熱処理を行い、ソース電極４及びドレイン電極５を形成する。最後にｎ型チャネル層２にショットキー接触するゲート電極６を形成し、炭化珪素からなる電界効果トランジスタが完成する（図５ｄ）。

また、ｎ型高濃度層３をエピタキシャル成長層で形成する代わりに、不純物イオンを注入して形成する場合もある（特許文献１参照）。炭化珪素半導体に不純物イオンを注入して高濃度領域を形成する場合、注入した不純物イオンを活性化するため、活性化アニールと呼ばれる高温の熱処理を必要とする。たとえば、炭化珪素内に注入した窒素イオンを活性化する場合、１２００℃の熱処理を行う必要がある（特許文献２参照）。
特開平５−１７５２３９号公報 特開２０００−１６４５２５号公報

通常エピタキシャル成長法では、ｎ型高濃度層３やｎ型チャネル層２の成長膜厚や不純物濃度が基板面内でばらつく。また上述の製造方法では、ｎ型高濃度層３に直接ゲート電極を形成することができないため、ｎ型高濃度層３を完全に除去する必要がある。その場合、ゲート電極が形成されるｎ型チャネル層２表面も同時にエッチングされることになる。そのため基板面内で、エピタキシャル成長時の膜厚のバラツキに加えて、エッチング時のエッチング量のバラツキが生じてしまう。このゲート電極６直下に残るｎ型チャネル層２の厚さのバラツキにより、電界効果トランジスタの電流値のバラツキが大きくなるという問題点があった。

一方イオン注入法により高濃度領域を形成する場合、注入した不純物イオンの活性化のため、１２００℃程度の熱処理を行う必要があり、不純物イオンを注入する際にマスク膜として使用する酸化膜やフォトレジスト等を一旦除去する必要があった。そのため、高濃度領域に接触するソース電極およびドレイン電極を形成する場合に、高い精度で位置合わせを行う技術が要求され、しばしば位置ズレによる不具合が生じていた。

特に電界効果トランジスタの高周波特性を向上させるためには、ソース電極とゲート電極を極力近づけて形成する必要があり、位置合わせのズレは、電気的特性のバラツキを大きくするだけでなく、ソース電極とゲート電極の短絡という問題を生じさせてしまっていた。

本発明はこれらの問題点を解消するため、不純物イオンの注入領域と、それに接続する電極とを自己整合的に形成することができる製造方法を提供することを目的とする。

上記目的を達成するため、請求項１に係る発明は、炭化珪素半導体層からなる一導電型の半導体層を用意する工程と、該一導電型の半導体層上に酸化膜を形成する工程と、所定の間隔で離間するオーミック電極形成予定領域の前記酸化膜の一部を除去し、凹部を形成する工程と、該凹部内の前記酸化膜を通して、前記一導電型の半導体層に不純物イオンを注入し、該不純物イオンを活性化するため熱処理を行い、前記半導体層より不純物濃度の高い一導電型の半導体領域を形成する工程と、前記凹部内に残る前記酸化膜を除去し、前記半導体領域を露出する工程と、前記酸化膜及び前記半導体領域表面を、該半導体領域とオーミック接触を形成する金属膜で被覆する工程と、前記酸化膜をエッチング除去することにより、該酸化膜上の前記金属膜を除去し、前記半導体領域上に前記金属膜を選択的に形成し、前記オーミック電極を形成する工程と、該オーミック電極間の前記半導体層上に、該半導体層とショットキー接触を形成するショットキー電極を形成する工程とを含むことを特徴とするものである。

本発明によれば、不純物イオンの注入領域とそれに接続する電極とを自己整合的に形成することができるので、位置合わせのズレが生じず、電気的特性のバラツキの少ない半導体装置を製造することができる。

特に、本発明により高周波用の電界効果トランジスタを形成する場合、ソース電極とドレイン電極との間隔を狭く形成することができ、高周波特性の向上を図ることができる。また、ソース領域とそれに接続するソース電極が自己整合的に形成できるため、ソース電極にゲート電極を近づけて形成する場合、ゲート電極がソース領域に短絡することがないので、歩留まり良く製造することができるという利点がある。

以下本発明について、電界効果トランジスタの製造方法を例にとり、詳細に説明する。

参考例

参考例について説明する。まず半絶縁性炭化珪素基板１表面に、電界効果トランジスタ形成予定領域を開口するようにフォトレジスト７をパターニングする。次に、ｎ型のチャネル層を形成するため、開口内に窒素イオンを加速電圧とドーズ量がそれぞれ、１７０ｅＶ・２．８×１０¹²ａｔｏｍ／ｃｍ²、１２５ｅＶ・１．８×１０¹²ａｔｏｍ／ｃｍ²、９０ｅＶ・１．５×１０¹²ａｔｏｍ／ｃｍ²、６０ｅＶ・１．２×１０¹²ａｔｏｍ／ｃｍ²、４０ｅＶ・９．０×１０¹¹ａｔｏｍ／ｃｍ²、２５ｅＶ・６．０×１０¹¹ａｔｏｍ／ｃｍ²の条件で６回の注入を繰り返す。その結果、深さ３００ｎｍ、不純物濃度３×１０¹⁷ａｔｏｍ／ｃｍ³のチャネル領域８が形成される（図１ａ）。

フォトレジスト７を除去した後、全面にシリコン酸化膜９を形成する。シリコン酸化膜９は、化学気相成長法またはスパッタリング法により形成することができる。またその厚さは、後述するオーミック電極を形成するための金属膜の厚さより厚く形成しておく。次にソース領域及びドレイン領域を形成するため、シリコン酸化膜９表面のソース領域及びドレイン領域形成予定領域を開口するように別のフォトレジスト１０をパターニングする。フォトレジスト１０をエッチングマスクとして使用し、シリコン酸化膜９をエッチング除去し、ソース領域及びドレイン領域形成予定領域のチャネル層８を露出させる（図１ｂ）。

フォトレジスト１０を除去した後、高濃度ｎ型のソース領域及びドレイン領域を形成するため、シリコン酸化膜９を注入用マスクとして使用して、露出するチャネル層８内にリンイオンを加速電圧とドーズ量がそれぞれ、１２０ｅＶ・２．０×１０¹⁵ａｔｏｍ／ｃｍ²、７０ｅＶ・１．０×１０¹⁵ａｔｏｍ／ｃｍ²、４０ｅＶ・５．０×１０¹⁴ａｔｏｍ／ｃｍ²の条件で３回の注入を繰り返す。その後、注入した不純物イオンの活性化のための熱処理を行うが、本発明では、シリコン酸化膜９を除去せず熱処理を行う。熱処理は、不活性ガス雰囲気（たとえばアルゴンガス雰囲気）、大気圧下、１３５０℃で３０分間行った。この熱処理により、イオン注入層の結晶性の回復と不純物イオンの活性化をおこなうことができ、ソース領域１１及びドレイン領域１２が形成される（図１ｃ）。なお、活性化のための熱処理は、１２５０℃〜１３５０℃の温度範囲で行う必要がある。それは、１２５０℃に達しない温度範囲では、十分な活性化を行うことできず、１３５０℃を超えると、炭化珪素表面から珪素が昇華して表面が荒れたり、シリコン酸化膜９の断面形状が変形してしまい、後述する金属膜の形成ができなくなるからである。

次に、高濃度ｎ型のソース領域１１及びドレイン領域１２とオーミック接触を形成する金属膜１３で全面を被覆する（図１ｄ）。金属膜は一例としてニッケル膜を用いる。シリコン酸化膜９の厚さは、金属膜１３の厚さより厚いため、シリコン酸化膜９上の金属膜１３と、ソース領域１１及びドレイン領域１２上の金属膜１３とは分離する。このような状態で、シリコン酸化膜９をエッチングし、ニッケル膜をエッチングしないエッチング液であるフッ酸液を用いて、シリコン酸化膜９を除去する。その結果、シリコン酸化膜９上の金属膜１３は除去され、ソース領域１１及びドレイン電極１２上に選択的に金属膜１３が残ることになる。その後、不活性ガス雰囲気、大気圧下、１０００℃で２分間、熱処理を行い、ソース領域１１及びドレイン領域１２にそれぞれオーミック接触するソース電極１４及びドレイン電極１５を形成する（図１ｅ）。

このように、シリコン酸化膜９をソース領域及びドレイン領域を形成するための注入用マスク膜として使用するとともに、ソース電極１４及びドレイン電極１５を形成するためのいわゆるリフトオフ用のマスク膜として使用するため、ソース領域１１とソース電極１４、ドレイン領域１２とドレイン電極１５が自己整合的に形成でき、位置ズレが生じることが無くなる。また、炭化珪素中に注入された不純物イオンは拡散係数が小さいため、ソース領域とソース電極、ドレイン領域とドレイン電極はほぼ一致して形成することができる。

最後に、ソース電極１４とドレイン電極１５との間に、チャネル層８を流れる電流を制御するゲート電極１６を形成する（図２）。以下、通常の電界効果トランジスタの製造工程に従い、表面保護膜等を形成し、電界効果トランジスタを完成することができる。

次に実施例について説明する。参考例で説明した電界効果トランジスタの高周波特性を向上させるため、ソース電極とドレイン電極の間隔を２μｍ程度まで近づけると、活性化のための熱処理の際、シリコン酸化膜９が変形してしまう場合がある。そこで、特に高周波用の電界効果トランジスタのような微細化が要求される半導体装置の製造方法に適した実施例について説明する。

まず、参考例同様、半絶縁性炭化珪素基板１表面に、電界効果トランジスタ形成予定領域を開口するようにフォトレジスト７をパターニングする。次に、ｎ型のチャネル層を形成するため、開口内に窒素イオンを加速電圧とドーズ量がそれぞれ、１７０ｅＶ・２．８×１０¹²ａｔｏｍ／ｃｍ²、１２５ｅＶ・１．８×１０¹²ａｔｏｍ／ｃｍ²、９０ｅＶ・１．５×１０¹²ａｔｏｍ／ｃｍ²、６０ｅＶ・１．２×１０¹²ａｔｏｍ／ｃｍ²、４０ｅＶ・９．０×１０¹¹ａｔｏｍ／ｃｍ²、２５ｅＶ・６．０×１０¹¹ａｔｏｍ／ｃｍ²の条件で６回の注入を繰り返す。その結果、深さ３００ｎｍ、不純物濃度３×１０¹⁷ａｔｏｍ／ｃｍ³のチャネル領域８が形成される（図１ａ）。

フォトレジスト７を除去した後、全面にシリコン酸化膜９を形成する。シリコン酸化膜９は、化学気相成長法またはスパッタリング法により形成することができる。次にソース領域及びドレイン領域を形成するため、シリコン酸化膜９表面のソース領域及びドレイン領域形成予定領域を開口するように別のフォトレジスト１０をパターニングする。フォトレジスト１０をエッチングマスクとして使用し、シリコン酸化膜９の一部をエッチング除去し、ソース領域及びドレイン領域形成予定領域にわずかにシリコン酸化膜９が残る凹部１７を形成する（図３ａ）。このように凹部１７の底面にシリコン酸化膜９を残すことによって、高温の熱処理を行ってもシリコン酸化膜９の断面形状が変形しにくくなる。そのため、本実施例では、後述するソース領域及びドレイン領域を形成するために注入する不純物イオンの活性化のための熱処理時に、シリコン酸化膜９の断面形状が変形しないように、シリコン酸化膜９の一部を残し、凹部１７を形成しているのである。なお、凹部１７の底面に残すシリコン酸化膜９の厚さは、適宜設定すればよいが、凹部１７間の間隔が２μｍ程度の場合、５０ｎｍ程度のシリコン酸化膜９を残すことで、１３５０℃、３０分程度の熱処理行っても、問題ないことを確認している。

フォトレジスト１０を除去した後、凹部１７内に残るシリコン酸化膜９を通して、高濃度ｎ型のソース領域及びドレイン領域を形成するため、チャネル層８内にリンイオンを加速電圧とドーズ量がそれぞれ、１２０ｅＶ・２．０×１０¹⁵ａｔｏｍ／ｃｍ²、７０ｅＶ・１．０×１０¹⁵ａｔｏｍ／ｃｍ²、４０ｅＶ・５．０×１０¹⁴ａｔｏｍ／ｃｍ²の条件で３回の注入を繰り返す。その後、注入した不純物イオンの活性化のための熱処理を行う。熱処理は、不活性ガス雰囲気（たとえばアルゴンガス雰囲気）、大気圧下、１３５０℃で３０分間行った。この熱処理により、イオン注入層の結晶性の回復と不純物イオンの活性化をおこなうことができ、ソース領域１１及びドレイン領域１２が形成される（図３ｂ）。なお、活性化のための熱処理は、１２５０℃〜１３５０℃の温度範囲で行う必要がある。このようにわずかに残るシリコン酸化膜９を通して不純物イオンを注入することにより、チャネル層８表面表面を露出して不純物イオンを注入する場合と比較して、表面の不純物濃度を高くできる利点もある。

凹部１７底面に残るシリコン酸化膜９を除去し、ソース領域１１及びドレイン領域１２を露出させる（図３ｃ）。以下、参考例で説明したように、高濃度ｎ型のソース領域１１及びドレイン領域１２とオーミック接触を形成する金属膜１３で全面を被覆する（図１ｄ）。金属膜は一例としてニッケル膜を用いる。シリコン酸化膜９をエッチングし、ニッケル膜をエッチングしないエッチング液であるフッ酸液を用いて、シリコン酸化膜９を除去する。その結果、シリコン酸化膜９上の金属膜１３は除去され、ソース領域１１及びドレイン電極１２上に選択的に金属膜１３が残る。その後、不活性ガス雰囲気、大気圧下、１０００℃で２分間、熱処理を行い、ソース領域１１及びドレイン領域１２にそれぞれオーミック接触するソース電極１４及びドレイン電極１５を形成する（図１ｅ）。本実施例では、ソース領域１１及びドレイン領域１２表面の不純物濃度が高く形成されており、接触抵抗の小さい良好なオーミック電極が形成できる。

このように本実施例においても、シリコン酸化膜９を注入用マスク膜として使用するとともに、ソース電極１４及びドレイン電極１５を形成するためのマスク膜として使用するため、ソース領域１１とソース電極１４、ドレイン領域１２とドレイン電極１５が自己整合的に形成でき、位置ズレが生じることがない。また、炭化珪素中に注入された不純物イオンは拡散係数が小さいため、ソース領域とソース電極、ドレイン領域とドレイン電極はほぼ一致して形成することができる。

最後に、ソース電極１４とドレイン電極１５との間に、チャネル層８を流れる電流を制御するゲート電極１６を形成する（図２）。以下、通常の電界効果トランジスタの製造工程に従い、表面保護膜等を形成し、電界効果トランジスタを完成することができる。

このように形成した電界効果トランジスタは、ソース電極及びドレイン電極の接触抵抗を低減することができ、電流駆動能力が大きくなり、高周波用デバイス特性において動作速度がより速くなるという利点がある。

以上本発明の実施例について説明したが、本発明はこれに限定されるものでないことは言うまでもない。たとえば、図４に示すように、チャネル層８の下にｐ型層１８を形成することができる。ｐ型層１８は、チャネル層８を形成するための不純物イオン注入の前に、アルミニウムイオンあるいはボロンイオンを注入して形成することができる。

また、半絶縁性の基板１の代わりに、ｎ型あるいはｐ型の基板を用いることができる。その場合、チャネル層を絶縁するために必要な導電性領域を形成する必要があることは言うまでもない。また、炭化珪素基板上にエピタキシャル成長層を形成し、このエピタキシャル成長層に上述のチャネル層等を形成してもよい。

本発明の実施例を説明するための図である。 本発明の実施例を説明するための図である。 本発明の実施例を説明するための図である。 本発明の別の実施例を説明するための図である。 従来のこの種の半導体装置の製造方法を説明するための図である。

１：基板、８：チャネル層、９：シリコン酸化膜、１１：ソース領域、１２：ドレイン領域、１４：ソース電極、１５：ドレイン電極、１６：ゲート電極

Claims (1)

1. 炭化珪素半導体層からなる一導電型の半導体層を用意する工程と、
   該一導電型の半導体層上に酸化膜を形成する工程と、
   所定の間隔で離間するオーミック電極形成予定領域の前記酸化膜の一部を除去し、凹部を形成する工程と、
   該凹部内の前記酸化膜を通して、前記一導電型の半導体層に不純物イオンを注入し、該不純物イオンを活性化するため熱処理を行い、前記半導体層より不純物濃度の高い一導電型の半導体領域を形成する工程と、
   前記凹部内に残る前記酸化膜を除去し、前記半導体領域を露出する工程と、
   前記酸化膜及び前記半導体領域表面を、該半導体領域とオーミック接触を形成する金属膜で被覆する工程と、
   前記酸化膜をエッチング除去することにより、該酸化膜上の前記金属膜を除去し、前記半導体領域上に前記金属膜を選択的に形成し、前記オーミック電極を形成する工程と、
   該オーミック電極間の前記半導体層上に、該半導体層とショットキー接触を形成するショットキー電極を形成する工程とを含むことを特徴とする炭化珪素半導体装置の製造方法。

Images