JP4701584B2 - 溶接機または切断機 - Google Patents
溶接機または切断機 Download PDFInfo
- Publication number
- JP4701584B2 JP4701584B2 JP2003124106A JP2003124106A JP4701584B2 JP 4701584 B2 JP4701584 B2 JP 4701584B2 JP 2003124106 A JP2003124106 A JP 2003124106A JP 2003124106 A JP2003124106 A JP 2003124106A JP 4701584 B2 JP4701584 B2 JP 4701584B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- switching element
- counter
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003466 welding Methods 0.000 title claims description 56
- 238000006243 chemical reaction Methods 0.000 claims description 32
- 238000001514 detection method Methods 0.000 claims description 21
- 230000003321 amplification Effects 0.000 claims description 13
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 13
- 230000001360 synchronised effect Effects 0.000 claims description 6
- 238000004804 winding Methods 0.000 claims description 4
- 230000001934 delay Effects 0.000 claims description 3
- 230000004913 activation Effects 0.000 claims 3
- 238000010586 diagram Methods 0.000 description 15
- 230000006378 damage Effects 0.000 description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Arc Welding Control (AREA)
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Description
【発明の属する技術分野】
本発明は、アーク発生を目的とする装置、特に溶接機、切断機に関するものである。
【0002】
【従来の技術】
一般に、溶接機やプラズマ切断機等の電極からのアーク発生により母材を溶融せしめる装置においては、電極と母材間または陽極と陰極間に発生するアーク電流やアーク電圧を制御するための電力制御回路が備えられている。
【0003】
近年、機器の高性能化や小型化に対応するため、この電力制御回路は、高速スイッチング素子と電力変換用のトランスを用いたインバータ回路で構成されるのが一般的となっており、インバータ制御溶接機やインバータ制御切断機として普及している。
【0004】
このインバータ制御溶接機や切断機は、フルブリッジやハーフブリッジ構成のインバータ回路を備え、通常、数kHz〜100kHz程度のインバータ周波数にてブリッジを構成するスイッチング素子であるIGBTやMOS FET等のパワー半導体を駆動し、トランスの一次電流導通幅を制御することにより、出力として定電流特性や定電圧特性を得ている。そしてインバータ制御方式としてはパルス幅変調(以下PWM)方式が実用化されている。(例えば特許文献1参照)
以下、従来のPWMインバータによる電力制御回路を備えた溶接機について、図9を参照しながら説明する。
【0005】
図9において、1は三相または単相交流入力を整流する第一整流部、2は第一のスイッチング素子、3は第二のスイッチング素子、4は第三のスイッチング素子、5は第四のスイッチング素子、6は電力変換用のトランス、7はトランス6の出力を整流する第二整流部、8は出力電流を検出する出力電流検出器、9および10は出力端子、11は出力電流検出器8の出力信号と出力設定信号の誤差を増幅する誤差増幅部、17は第一のスイッチング素子2を駆動する駆動回路、18は第二のスイッチング素子3を駆動する駆動回路、19は第三のスイッチング素子4を駆動する駆動回路、20は第四のスイッチング素子5を駆動する駆動回路、29は三角波発生回路、30は誤差増幅部11の出力と三角波発生回路29の出力を比較する比較回路、31は比較回路30の出力パルスを分離しそれぞれを交互に出力する同期回路である。28はパルス幅変調回路で三角波発生回路29と比較回路30と同期回路31から構成される。また、これらを同一素子内に集積したPWM制御素子も市販されており、一般にはこのPWM制御素子を使用することが多い。
【0006】
スイッチング素子2とスイッチング素子3は直列に接続され第一のスイッチング回路を構成する。スイッチング素子4とスイッチング素子5は直列に接続され第二のスイッチング回路を構成する。これらのスイッチング回路は第一整流部1の出力間に接続され、スイッチング素子2とスイッチング素子5を介して第一の方向に1次電流が流れ、スイッチング素子3とスイッチング素子4を介して第一の方向とは逆となる第二の方向に1次電流が流れるように電力変換用のトランス6が接続される。
【0007】
以上のように構成された、従来のPWMインバータによる電力制御回路を備えた溶接機について、その動作を以下に説明する。
【0008】
溶接機の出力制御には、出力電流を電流設定値に一致させる定電流制御、または、出力電圧を電圧設定値に一致させる定電圧制御が用いられる。
【0009】
図9は定電流制御を実現する構成であるが、出力電流検出器8を出力電圧検出器とすれば、定電圧制御を実現する構成となる。
【0010】
第一整流部1で整流された三相または単相交流入力は、スイッチング素子2から5で構成されるフルブリッジインバータ回路で周波数の高い交流に変換され電力変換用のトランス6の1次側に入力される。電力変換用のトランス6の2次側出力は第二整流部7にて整流され、出力端子9,10を通してアーク負荷部へ供給される。
【0011】
溶接機の出力電流は出力電流検出器8で検出され、出力電流検出器8から出力電流に比例した帰還信号が誤差増幅部11に入力される。誤差増幅部11では、電流設定値と前記帰還信号が比較され、両者の誤差増幅信号を出力する。誤差増幅信号はパルス幅変調回路28内の比較回路30にて、三角波発生回路29からの基準三角波と比較され、誤差増幅信号レベルに応じた幅のパルスに変換される。
【0012】
このパルスは1パルスおきに2系統に分離され、同期回路31の駆動出力1と駆動出力2からインバータ駆動用の2系統の駆動信号1および駆動信号2として出力される。三角波発生回路29で生成される基準三角波がインバータ周波数を決定する波形であり、実際にはインバータ周波数の2倍となる。すなわち、パルス幅変調回路28の2つの出力からは、インバータ周波数に固定された周期で、交互にパルス幅が制御された駆動信号が出力される。
【0013】
駆動信号1は駆動回路17と駆動回路20に入力され、スイッチング素子2とスイッチング素子5が同期してON/OFFを繰り返す。駆動信号2は駆動回路18と駆動回路19に入力され、スイッチング素子3とスイッチング素子4が同期してON/OFFを繰り返す。駆動出力1と駆動出力2は交互に誤差増幅信号に応じた幅のパルスを駆動信号1と駆動信号2として出力し、このパルス幅に相当するトランス電流がスイッチング素子を介して流れる。図10はスイッチング素子2から5の動作とトランス1次電流を模擬的に表わしたものである。
【0014】
図10によると、ある電流設定値に対して出力負荷が小さい時は、スイッチング素子のON時間が短くトランス電流が少なく、出力負荷が大きい時は、スイッチング素子のON時間が拡大しトランス電流が増加して、出力電流を一定に制御するように導通幅を制御されていることがわかる。
【0015】
【特許文献1】
特開昭61−295877号公報
【0016】
【発明が解決しようとする課題】
しかしながら上記のような従来の溶接機では、インバータ周波数を決定している三角波発生回路29で生成される三角波が周波数の上昇とともに歪むため、インバータ周波数の高速化に精度良く対応できないという問題点と、出力を制御するためのトランス電流の最小導通幅が駆動回路の動作速度に依存するという問題点を有していた。
【0017】
また、従来の溶接機では、スイッチング素子2〜5が同時にOFFする期間が存在し、この時発生するトランスの逆起電圧によるスイッチング素子の破壊を防止するため、各スイッチング素子に対するスナバ回路を付加したり、逆起電圧を第一整流部1に回生するため、第一整流部1をスイッチング素子2、3、4、5の近傍に配置しなければならないという制約を有していた。
【0018】
本発明は、上記従来の問題点を解決するもので、汎用部品を使用した簡単な構成で高速制御可能なインバータ回路を実現するとともに、トランスの最小導通幅を駆動回路の速度に関係なく絞り込めることで高精度の出力制御を行うことができる溶接機または切断機を提供する。
【0019】
また、電力変換用のトランスで発生する逆起電圧をブリッジ内で素早く回生することで、スイッチング素子へ印加されるサージ電圧を大幅に抑制することができる溶接機または切断機を提供する。
【0020】
【課題を解決するための手段】
上記課題を解決するため本発明の溶接機または切断機は、交流入力を整流する第一整流部と、前記第一整流部の出力間に挿入され第一のスイッチング回路を構成する直列接続された第一のスイッチング素子と第二のスイッチング素子と、前記第一整流部の出力間に挿入され第二のスイッチング回路を構成する直列接続された第三のスイッチング素子と第四のスイッチング素子と、一次巻線の一方が前記第一のスイッチング素子と前記第二のスイッチング素子の接続部に接続され、他方が前記第三のスイッチング素子と前記第四のスイッチング素子の接続部に接続される電力変換用のトランスと、前記トランスの出力を整流する第二整流部と、出力電流を検出する出力電流検出器と、前記出力電流検出器からの出力信号と出力設定信号の誤差を増幅する誤差増幅部と、前記第一のスイッチング素子と前記第二のスイッチング素子を交互に導通させるための駆動信号を発生する第一の駆動部と、前記第三のスイッチング素子と前記第四のスイッチング素子を交互に導通させるための駆動信号を発生する第二の駆動部と、前記誤差増幅部からの出力信号に応じて前記第一の駆動部に対する前記第二の駆動部の動作タイミングを遅延させる遅延回路と、基準クロックを発生するクロック発生器を備え、前記第一の駆動部が、前記クロック発生器の基準クロックを入力しインバータ駆動パルスを出力する第一のカウンタと、前記第一のカウンタからの出力パルスを入力として前記第一のスイッチング素子と前記第二のスイッチング素子を交互に導通させる第1の駆動回路を備え、第二の駆動部が、前記クロック発生器の基準クロックを入力しインバータ駆動パルスを出力する第二のカウンタと、前記第二のカウンタからの出力パルスを入力として前記第三のスイッチング素子と前記第四のスイッチング素子を交互に導通させる第2の駆動回路を備え、前記遅延回路が、前記誤差増幅部からの出力信号をデジタル信号に変換するA/D変換回路と、前記第一のカウンタからの出力信号を用いて前記A/D変換回路と前記第二のカウンタの動作タイミングを生成する同期信号生成部で構成されるとともに、前記第二のカウンタをプログラムカウンタとし、前記A/D変換回路からの出力を前記第二のカウンタのデータ入力とするように接続されるものである。
【0021】
以上により、簡単な構成で高速制御可能なインバータ回路を実現するとともに、トランスの最小導通幅を駆動回路の速度に関係なく絞り込めることで高精度の出力制御を行うことができる。
【0022】
【発明の実施の形態】
以下、本発明の実施の形態を示す溶接機について、図面を参照しながら具体的に説明する。
【0023】
(実施の形態1)
本発明の実施の形態1の溶接機について説明する。
【0024】
図1は本発明の形態1の溶接機の回路構成を示すブロック図である。図1において、1は三相または単相交流入力を整流する第一整流部、2は第一のスイッチング素子、3は第二のスイッチング素子、4は第三のスイッチング素子、5は第四のスイッチング素子、6は電力変換用のトランス、7は電力変換用のトランス6の出力を整流する第二整流部、8は出力電流を検出する出力電流検出器、9および10は出力端子、11は出力電流検出器8の出力信号と出力設定信号の誤差を増幅する誤差増幅部、12は遅延回路、13は第1のカウンタ、14は第2のカウンタ、15はスイッチング素子2と3を交互にONする第1の駆動部で、カウンタ13と21の信号反転素子とスイッチング素子2を駆動する駆動回路17とスイッチング素子3を駆動する駆動回路18を含む構成、16はスイッチング素子4と5を交互にONする第2の駆動部で、カウンタ14と22の信号反転素子とスイッチング素子4を駆動する駆動回路19とスイッチング素子5を駆動する駆動回路20を含む構成である。
【0025】
スイッチング素子2とスイッチング素子3は直列に接続され第一のスイッチング回路を構成する。スイッチング素子4とスイッチング素子5は直列に接続され第二のスイッチング回路を構成する。これらのスイッチング回路は第一整流部1の出力間に接続され、スイッチング素子2とスイッチング素子5を介して第一の方向に1次電流が流れ、スイッチング素子3とスイッチング素子4を介して第一の方向とは逆となる第二の方向に1次電流が流れるように電力変換用のトランス6が接続される。なお、インバータ駆動部15はカウンタ13と信号反転素子21と駆動回路17と駆動回路18を含む構成としたが、例えば、図6のようにパルストランスを用いた駆動回路、また、図7のようにフォトカプラ等を用いた駆動回路が考えられる。インバータ駆動部16についても同様である。
【0026】
図6は駆動部にパルストランスを用いた例で、図6において、13はインバータ駆動パルスを出力するカウンタ、21はカウンタ13からのパルスを反転する信号反転素子、41は駆動パルスを絶縁伝達する2次巻線を2回路備えたパルストランス、42はパルストランスからの出力をスイッチング素子2を駆動するのに適した信号に変換する駆動回路、43はパルストランスからの出力をスイッチング素子3を駆動するのに適した信号に変換する駆動回路である。
【0027】
図7は駆動部にフォトカプラを用いた例で、図7において、13はインバータ駆動パルスを出力するカウンタ、21はカウンタ13からのパルスを反転する信号反転素子、46および47はスイッチング素子を駆動するための電源、44はスイッチング素子2を駆動するのに適した信号を出力する駆動回路、45はスイッチング素子3を駆動するのに適した信号を出力する駆動回路、48および49はカウンタ13からのパルス信号を駆動回路44および45に絶縁伝達するフォトカプラである。
【0028】
以上のように構成された溶接機について、その動作を以下に説明する。
【0029】
第一整流部1で整流された三相または単相交流入力は、スイッチング素子2から5で構成されるフルブリッジインバータ回路で周波数の高い交流に変換され電力変換用のトランス6の1次側に入力される。電力変換用のトランス6の2次側出力は第二整流部7にて整流され、出力端子9,10を通してアーク負荷部へ供給される。
【0030】
溶接機の出力電流は出力電流検出器8で検出され、出力電流検出器8から出力電流に比例した帰還信号が誤差増幅部11に入力される。誤差増幅部11は、電流設定値と前記帰還信号を比較し、両者の誤差増幅信号を出力する。誤差増幅信号は遅延回路12に入力され、誤差増幅信号に応じた時間設定信号に変換される。
【0031】
駆動部15は、カウンタ13から出力されるパルスを駆動回路17で駆動信号に変換しスイッチング素子2を駆動、カウンタから出力されるパルスを信号反転素子21で反転したものを駆動回路18で駆動信号に変換しスイッチング素子3を駆動することにより、第1のスイッチング回路を構成するスイッチング素子2と3を交互にONする。
【0032】
駆動部16は、駆動部15と同様に第2のスイッチング回路を構成するスイッチング素子4と5を交互にONする。
【0033】
遅延回路12は、駆動部15の動作に対して、時間設定信号分、駆動部16の動作タイミングを遅延させるように働く。
【0034】
これにより、第1のスイッチング回路を構成するスイッチング素子2と3および第2のスイッチング回路を構成するスイッチング素子4と5は、それぞれ交互にONを繰り返しながら、誤差増幅信号に相当する時間分、動作位相がずれ、電力変換用のトランス6に1次電流が流れる。図8はスイッチング素子2から5の動作とトランス1次電流を模擬的に表わしたものである。ある電流設定値に対して出力負荷が小さい時は、第1のスイッチング回路と第2のスイッチング回路の動作位相差は小さく、トランス電流も少ないが、出力負荷が大きい時は、両スイッチング回路の動作位相差が大きくなり、トランス電流が増加することがわかる。図8と図10を比較すれば明らかなように、図10の従来のPWM回路では、出力電流を低減するためにはスイッチング素子2から5のON時間を短縮しなければならず、このことは、駆動回路の動作を高速化しなければならないことを意味する。しかしながら、スイッチング素子自体の動作遅れや駆動回路が持つ遅れ時間により、スイッチング素子のON時間をある時間より短縮することは不可能である。これに対し図8に示す本発明の動作では、スイッチング素子2と3およびスイッチング素子4と5は常に50%または50%に近いONデューティーで交互にONしているため、駆動回路のON時間を短縮する必要はない。トランス電流は第1のスイッチング回路と第2のスイッチング回路の動作タイミングの時間差に応じて流れるため、出力電流すなわちトランス電流を低減するためには、両スイッチング回路の動作タイミングの位相差を短縮すればよく、これは遅延回路12にて容易に実現できる。また、インバータ周波数と駆動パルスの精度は、従来のPWM制御のように三角波発生器の速度と精度で決定されるのではなく、本発明の構成ではカウンタ13およびカウンタ14の速度と精度で決定される。カウンタは一般に基準クロックにより動作する高速デジタル素子であるため、インバータ制御を高速かつ高精度に行うことが可能となる。
【0035】
また、図8から明らかなように、本発明ではインバータを構成する4つスイッチング素子のうち、常に2つのスイッチング素子が導通している。トランスに電流が流れていない期間はスイッチング素子2と4またはスイッチング素子3と5のいずれか2組の素子が導通することで、トランスで発生する逆起電圧をこれらスイッチング素子を介して回生することができる。
【0036】
すなわち、本構成を用いれば、汎用部品を使用した簡単な構成で高速制御可能なインバータ回路を実現するとともに高精度の出力制御を行うことができる溶接機を提供する。
【0037】
また、電力変換用のトランスで発生する逆起電圧をブリッジ内で素早く回生することで、スイッチング素子へ印加されるサージ電圧を大幅に抑制できる溶接機を提供する。
【0038】
(実施の形態2)
本発明の実施の形態2の溶接機について説明する。
【0039】
図2は本発明の形態2の溶接機の回路構成を示すブロック図である。
【0040】
図2において、1ないし22は図1の溶接機の場合と同じであるので、それらの説明は省略する。また、図2は図1に対して、14をデータ入力可能なプログラムカウンタとし、遅延回路12をA/D変換回路と同期信号生成部で構成し、カウンタを動作させるクロック発生器を設けたものである。すなわち、23は誤差増幅部11からの出力をデジタル信号に変換するA/D変換回路、24はカウンタ13に対するA/D変換回路23とカウンタ14の同期をとるための同期信号生成部、25は基準クロックを発生するクロック発生器、14はデータ入力可能なプログラムカウンタであり、A/D変換回路23および同期信号生成部24およびクロック発生器25以外の構成は図1と同じである。
【0041】
そして、図2に示す溶接機において、誤差増幅部11からの誤差増幅信号はA/D変換回路23でデジタル信号に変換され、プログラムカウンタ14にプリセットデータとして入力される。カウンタ13はクロック発生器25の基準クロックにより第1のスイッチング回路駆動用のパルスを発生する。カウンタ13の出力パルスは同期信号生成部24でカウンタ14のカウント動作開始とA/D変換回路23のデータ入出力の同期信号に変換される。カウンタ14はこの同期信号によりプリセットされたデータからカウントを開始するため、カウンタ13に対してプリセットデータ分遅延したパルスを発生する。
【0042】
(実施の形態3)
本発明の実施の形態3の溶接機について説明する。
【0043】
図3は本発明の形態3の溶接機の回路構成を示すブロック図である。
【0044】
図3において、1ないし25は図2の溶接機の場合と同じであるので、それらの説明は省略する。また、図3は図2に対して、カウンタ13とカウンタ14と同期信号生成部24をプログラム可能な論理集積素子に置き換えたもの、あるいは誤差増幅部とA/D変換回路をプログラム可能な論理集積素子に置き換えたもの、あるいは両方を実施したものである。すなわち、26はカウンタ13とカウンタ14と同期信号生成部24が内部にプログラムされた論理集積回路、27は誤差増幅部11とA/D変換回路23が内部にプログラムされた論理集積回路であり、機能的な構成は図2と同じである。
【0045】
そして、図3に示す溶接機において、論理集積回路26としてCPUやPLD(プログラマブル・ロジック・デバイス)を使用することで内部論理を書き換えることによって多様な特性の溶接機を簡単に実現できる。
【0046】
例えば、カウンタ13およびカウンタ14として16ビット出力のカウンタを使用し、インバータ駆動パルスとして使用する出力のビットをプログラムで変更することにより、基本クロックに対して2倍から216倍のパルス周波数を得ることが可能となる。
【0047】
また、図3に示す溶接機において、論理集積回路27としてCPUやPLD(プログラマブル・ロジック・デバイス)やDSP(デジタル・シグナル・プロセッサ)を使用することで内部論理を書き換えることによって多様な特性の溶接機を簡単に実現できる。
【0048】
例えば、誤差増幅部11とA/D変換回路23の分解能をプログラムで変更することにより、制御精度を簡単に変更することが可能となる。
【0049】
(実施の形態4)
本発明の実施の形態4の溶接機について説明する。
【0050】
図4は本発明の形態4の溶接機の回路構成を示すブロック図である。
【0051】
図4において、1ないし27は図3の溶接機の場合と同じであるので、それらの説明は省略する。また、図4は図3に対して、カウンタ13と駆動回路の間にフリップフロップ32を接続し、カウンタ14と駆動回路の間にフリップフロップ33を接続し、起動スイッチ34によるインバータ起動信号をフリップフロップ32とフリップフロップ33の制御入力とし、フリップフロップからの出力パルスの起動タイミングと停止タイミングを入力パルスに同期させるように構成したものである。すなわち、32はフリップフロップ1、33はフリップフロップ2、34は起動スイッチである。
【0052】
そして、図4に示す溶接機において、起動スイッチ34からインバータ起動または停止信号がフリップフロップ32および33に入力されると、フリップフロップはカウンタ13および14からのパルス入力の立ち上がりあるいは立ち下がりエッジに同期して出力パルスを起動または停止する。
【0053】
例えば、インバータ動作中に、カウンタ13からのパルスが出力された直後にインバータ停止信号が入力された場合、フリップフロップ32が無ければ駆動信号は幅の狭い駆動パルスを出力して停止する。この時、駆動回路にはスイッチング素子を駆動するのに十分な電圧が発生しないため、スイッチング素子への駆動力不足による素子破壊を引き起こす可能性が生じる。フリップフロップを設けることによって、カウンタからのパルスの状態とは非同期に停止していたインバータ発振を、パルスと同期させてスイッチング素子の信頼性を向上させることが可能となる。
【0054】
(実施の形態5)
本発明の実施の形態5の溶接機について説明する。
【0055】
図5は本発明の形態5の溶接機の回路構成を示すブロック図である。
【0056】
図5において、1ないし27および32ないし34は図4の溶接機の場合と同じであるので、それらの説明は省略する。また、図5は図4に対して、 第一のスイッチング回路または第二のスイッチング回路の電流を検出する電流検出器35とその出力を増幅する電流検出回路36と第一のスイッチング回路または第二のスイッチング回路の両端電圧を検出する電圧検出回路39と、電流検出回路36または電圧検出回路39からの出力を所定の設定値と比較判定する判定回路37と判定回路37の出力によりインバータ起動信号を停止する停止回路38を設けたものである。すなわち、35は電流検出器2、36は電流検出回路、37は判定回路、38は停止回路、39は電圧検出回路である。
【0057】
そして、図5に示す溶接機において、電流検出器35は第2のスイッチング回路に通電される電流値を検出し、この検出信号は電流検出回路36で増幅された後、判定回路37に入力される。
【0058】
例えば、判定回路37の電流判定レベルを第2のスイッチング回路を構成するスイッチング素子4と5が同時に導通した場合(スイッチング回路短絡時)に流れる短絡電流とインバータが正常に動作している時に流れるトランス電流の間に設定しておけば、短絡電流が流れた場合に判定回路37は停止信号を出力する。この停止信号により停止回路38はインバータを停止し、スイッチング素子を破壊から保護できる。
【0059】
また、図5に示す溶接機において、電圧検出回路39は第1のスイッチング回路または第2のスイッチング回路の両端電圧を検出し、この検出信号は判定回路37に入力される。
【0060】
例えば、判定回路37の電圧判定レベルをスイッチング回路短絡時の電圧以上に設定しておけば、スイッチング回路短絡時にはスイッチング回路の両端電圧が低下するので、スイッチング回路短絡時に判定回路37は停止信号を出力する。この停止信号により停止回路38はインバータを停止し、スイッチング素子を破壊から保護できる。
【0061】
以上により、汎用部品を使用した簡単な構成で高速制御可能なインバータ回路を実現するとともに、トランスの最小導通幅を駆動回路の速度に関係なく絞り込めることで高精度の出力制御を行うことができる。
【0062】
また、電力変換用のトランスで発生する逆起電圧をブリッジ内で素早く回生することで、スイッチング素子へ印加されるサージ電圧を大幅に抑制した、信頼性の高い溶接機を実現することができる。
【0063】
また、基準クロックにより動作する高速デジタル素子であるカウンタを使用することで、高速かつ高精度なインバータ制御を実現することができる。
【0064】
また、汎用部品を使用した簡単な部品構成により、高速かつ高精度なインバータ制御を実現することができる。
【0065】
また、構成の一部にPLD(プログラマブル・ロジック・デバイス)等の汎用部品を使用して部品点数を大幅に削減しつつ、多様なインバータ回路への適用を簡単に実現することができる。
【0066】
また、構成の一部にCPUやDSP(デジタル・シグナル・プロセッサ)等の汎用演算素子を使用して、より高精度な制御を実現することができる。
【0067】
また、インバータ起動または停止信号によってインバータが起動または停止する時に、インバータ動作がカウンタからのパルスに同期するため、スイッチング素子への駆動電力不足が発生せず、信頼性の高いインバータ制御を実現することができる。
【0068】
また、スイッチング回路を構成する上下のスイッチング素子が同時に導通した場合に、インバータを停止してスイッチング素子の破壊を防ぐ、信頼性の高いインバータ回路を実現することができる。
【0069】
また、本発明を定電圧制御に適用し、消耗電極式溶接機等において、スイッチング素子OFF期間に発生するトランス逆起電圧を抑制するとともに、トランスの最小導通幅を駆動回路の速度に関係なく絞り込めることで高精度の出力制御を実現することができる。
【0070】
また切断機において、スイッチング素子OFF期間に発生するトランス逆起電圧を抑制するとともに、トランスの最小導通幅を駆動回路の速度に関係なく絞り込めることで高精度の出力制御を実現することができる。
【0071】
【発明の効果】
以上のように本発明によれば、汎用部品を使用した簡単な構成で高速制御可能なインバータ回路を実現し、スイッチング素子OFF期間に発生するトランス逆起電圧を抑制するとともに、トランスの最小導通幅を駆動回路の速度に関係なく絞り込めることで高精度の出力制御を実現することができる。また、スイッチング素子へ印加されるサージ電圧を抑制した信頼性の高い溶接機を実現することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1の溶接機の回路構成を示すブロック図
【図2】本発明の実施の形態2の溶接機の回路構成を示すブロック図
【図3】本発明の実施の形態3の溶接機の回路構成を示すブロック図
【図4】本発明の実施の形態4の溶接機の回路構成を示すブロック図
【図5】本発明の実施の形態5の溶接機の回路構成を示すブロック図
【図6】インバータ駆動部の一例を示すブロック図
【図7】インバータ駆動部の一例を示すブロック図
【図8】本発明の溶接機のインバータ動作を示すブロック図
【図9】従来の溶接機の回路構成を示すブロック図
【図10】従来の溶接機のインバータ動作を示すブロック図
【符号の説明】
1:第1整流部
2:第1のスイッチング素子
3:第2のスイッチング素子
4:第3のスイッチング素子
5:第4のスイッチング素子
6:トランス
7:第2整流部
8:出力電流検出器
11:誤差増幅部
12:遅延回路部
13:第1のカウンタ
14:第2のカウンタ
15:インバータ駆動部1
16:インバータ駆動部2
17:ドライブ回路1
18:ドライブ回路2
19:ドライブ回路3
20:ドライブ回路4
23:A/D変換回路
24:同期信号生成部
25:クロック発生器
26:論理集積回路1
27:論理集積回路2
28:パルス幅変調回路(PWM)
29:三角波発生回路
30:比較回路
31:同期回路
32:フリップフロップ1
33:フリップフロップ2
34:起動スイッチ
35:電流検出器
36:電流検出回路
37:判定回路
38:停止回路
39:電圧検出回路
40:出力電圧検出回路
41:パルストランス
42:ドライブ回路5
43:ドライブ回路6
44:ドライブ回路7
45:ドライブ回路8
46:ドライブ電源1
47:ドライブ電源2
48:フォトカプラ1
49:フォトカプラ2
Claims (12)
- 交流入力を整流する第一整流部と、前記第一整流部の出力間に挿入され第一のスイッチング回路を構成する直列接続された第一のスイッチング素子と第二のスイッチング素子と、前記第一整流部の出力間に挿入され第二のスイッチング回路を構成する直列接続された第三のスイッチング素子と第四のスイッチング素子と、一次巻線の一方が前記第一のスイッチング素子と前記第二のスイッチング素子の接続部に接続され、他方が前記第三のスイッチング素子と前記第四のスイッチング素子の接続部に接続される電力変換用のトランスと、前記トランスの出力を整流する第二整流部と、出力電流を検出する出力電流検出器と、前記出力電流検出器からの出力信号と出力設定信号の誤差を増幅する誤差増幅部と、前記第一のスイッチング素子と前記第二のスイッチング素子を交互に導通させるための駆動信号を発生する第一の駆動部と、前記第三のスイッチング素子と前記第四のスイッチング素子を交互に導通させるための駆動信号を発生する第二の駆動部と、前記誤差増幅部からの出力信号に応じて前記第一の駆動部に対する前記第二の駆動部の動作タイミングを遅延させる遅延回路と、基準クロックを発生するクロック発生器を備え、前記第一の駆動部が、前記クロック発生器の基準クロックを入力しインバータ駆動パルスを出力する第一のカウンタと、前記第一のカウンタからの出力パルスを入力として前記第一のスイッチング素子と前記第二のスイッチング素子を交互に導通させる第1の駆動回路を備え、第二の駆動部が、前記クロック発生器の基準クロックを入力しインバータ駆動パルスを出力する第二のカウンタと、前記第二のカウンタからの出力パルスを入力として前記第三のスイッチング素子と前記第四のスイッチング素子を交互に導通させる第2の駆動回路を備えた溶接機であって、前記遅延回路が、前記誤差増幅部からの出力信号をデジタル信号に変換するA/D変換回路と、前記第一のカウンタからの出力信号を用いて前記A/D変換回路と前記第二のカウンタの動作タイミングを生成する同期信号生成部で構成されるとともに、前記第二のカウンタをプログラムカウンタとし、前記A/D変換回路からの出力を前記第二のカウンタのデータ入力とするように接続される溶接機。
- 第一のカウンタと第二のカウンタと同期信号生成部をプログラム可能な論理集積素子に置き換えた請求項1記載の溶接機。
- 誤差増幅部とA/D変換回路をプログラム可能な論理集積素子に置き換えた請求項1または2記載の溶接機。
- 第一のカウンタ出力と第1の駆動回路の間に第一のフリップフロップを接続し、第二のカウンタの出力と第2の駆動回路の間に第二のフリップフロップを接続し、インバータ起動信号を前記第一のフリップフロップと前記第二のフリップフロップの制御入力とし、出力パルスの起動と停止を入力パルスに同期させるように構成した請求項1から3のいずれかに記載の溶接機。
- 第一のスイッチング回路または第二のスイッチング回路の電流を検出する第二の電流検出器と前記第二の電流検出器の出力を増幅する電流検出回路と前記電流検出回路の出力を所定の設定値と比較判定する判定回路と前記判定回路の出力によりインバータ起動信号を停止する停止回路を備えた請求項4記載の溶接機。
- 第一のスイッチング回路または第二のスイッチング回路の両端電圧を検出する電圧検出回路と前記電圧検出回路の出力を所定の設定値と比較判定する判定回路と前記判定回路の出力によりインバータ起動信号を停止する停止回路を備えた請求項4記載の溶接機。
- 交流入力を整流する第一整流部と、前記第一整流部の出力間に挿入され第一のスイッチング回路を構成する直列接続された第一のスイッチング素子と第二のスイッチング素子と、前記第一整流部の出力間に挿入され第二のスイッチング回路を構成する直列接続された第三のスイッチング素子と第四のスイッチング素子と、一次巻線の一方が前記第一のスイッチング素子と前記第二のスイッチング素子の接続部に接続され、他方が前記第三のスイッチング素子と前記第四のスイッチング素子の接続部に接続される電力変換用のトランスと、前記トランスの出力を整流する第二整流部と、出力電流を検出する出力電流検出器と、前記出力電流検出器からの出力信号と出力設定信号の誤差を増幅する誤差増幅部と、前記第一のスイッチング素子と前記第二のスイッチング素子を交互に導通させるための駆動信号を発生する第一の駆動部と、前記第三のスイッチング素子と前記第四のスイッチング素子を交互に導通させるための駆動信号を発生する第二の駆動部と、前記誤差増幅部からの出力信号に応じて前記第一の駆動部に対する前記第二の駆動部の動作タイミングを遅延させる遅延回路と、基準クロックを発生するクロック発生器を備え、前記第一の駆動部が、前記クロック発生器の基準クロックを入力しインバータ駆動パルスを出力する第一のカウンタと、前記第一のカウンタからの出力パルスを入力として前記第一のスイッチング素子と前記第二のスイッチング素子を交互に導通させる第1の駆動回路を備え、第二の駆動部が、前記クロック発生器の基準クロックを入力しインバータ駆動パルスを出力する第二のカウンタと、前記第二のカウンタからの出力パルスを入力として前記第三のスイッチング素子と前記第四のスイッチング素子を交互に導通させる第2の駆動回路を備えた切断機であって、前記遅延回路が、前記誤差増幅部からの出力信号をデジタル信号に変換するA/D変換回路と、前記第一のカウンタからの出力信号を用いて前記A/D変換回路と前記第二のカウンタの動作タイミングを生成する同期信号生成部で構成されるとともに、前記第二のカウンタをプログラムカウンタとし、前記A/D変換回路からの出力を前記第二のカウンタのデータ入力とするように接続される切断機。
- 第一のカウンタと第二のカウンタと同期信号生成部をプログラム可能な論理集積素子に置き換えた請求項7記載の切断機。
- 誤差増幅部とA/D変換回路をプログラム可能な論理集積素子に置き換えた請求項7または8記載の切断機。
- 第一のカウンタ出力と第1の駆動回路の間に第一のフリップフロップを接続し、第二のカウンタの出力と第2の駆動回路の間に第二のフリップフロップを接続し、インバータ起動信号を前記第一のフリップフロップと前記第二のフリップフロップの制御入力とし、出力パルスの起動と停止を入力パルスに同期させるように構成した請求項7から9のいずれかに記載の切断機。
- 第一のスイッチング回路または第二のスイッチング回路の電流を検出する第二の電流検出器と前記第二の電流検出器の出力を増幅する電流検出回路と前記電流検出回路の出力を所定の設定値と比較判定する判定回路と前記判定回路の出力によりインバータ起動信号を停止する停止回路を備えた請求項10記載の切断機。
- 第一のスイッチング回路または第二のスイッチング回路の両端電圧を検出する電圧検出回路と前記電圧検出回路の出力を所定の設定値と比較判定する判定回路と前記判定回路の出力によりインバータ起動信号を停止する停止回路を備えた請求項10記載の切断機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003124106A JP4701584B2 (ja) | 2003-04-28 | 2003-04-28 | 溶接機または切断機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003124106A JP4701584B2 (ja) | 2003-04-28 | 2003-04-28 | 溶接機または切断機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004322189A JP2004322189A (ja) | 2004-11-18 |
JP4701584B2 true JP4701584B2 (ja) | 2011-06-15 |
Family
ID=33501803
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003124106A Expired - Fee Related JP4701584B2 (ja) | 2003-04-28 | 2003-04-28 | 溶接機または切断機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4701584B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006202605A (ja) * | 2005-01-20 | 2006-08-03 | Kanken Techno Co Ltd | プラズマ除害機用電源装置 |
CN100496848C (zh) * | 2005-04-18 | 2009-06-10 | 松下电器产业株式会社 | 焊接机 |
JP4988236B2 (ja) * | 2006-04-12 | 2012-08-01 | ローム株式会社 | インバータならびにそれを用いた発光装置および画像表示装置、電源装置 |
JP4858695B2 (ja) * | 2006-07-31 | 2012-01-18 | 日本電気株式会社 | 定電流/定電流変換器用出力電流制御回路及びそれを備えた出力電流制御機能付き定電流/定電流変換器 |
JP5473212B2 (ja) * | 2007-12-06 | 2014-04-16 | 三菱重工業株式会社 | 車載空気調和機用インバータシステム |
CN103368439B (zh) * | 2009-05-27 | 2015-08-19 | 松下电器产业株式会社 | 变换器控制装置 |
JP5238731B2 (ja) * | 2010-01-21 | 2013-07-17 | 國立台北科技大學 | 位相シフト式フルブリッジ電源転換システム |
WO2012042754A1 (ja) * | 2010-09-27 | 2012-04-05 | パナソニック株式会社 | インバータを備えた溶接装置の溶接制御方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6064767A (ja) * | 1983-09-20 | 1985-04-13 | Hitachi Seiko Ltd | ア−ク溶接機用電源装置 |
JPH10175070A (ja) * | 1996-12-13 | 1998-06-30 | Daihen Corp | アーク加工用電源装置 |
-
2003
- 2003-04-28 JP JP2003124106A patent/JP4701584B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6064767A (ja) * | 1983-09-20 | 1985-04-13 | Hitachi Seiko Ltd | ア−ク溶接機用電源装置 |
JPH10175070A (ja) * | 1996-12-13 | 1998-06-30 | Daihen Corp | アーク加工用電源装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2004322189A (ja) | 2004-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5110189B2 (ja) | インバータ制御装置 | |
KR100349963B1 (ko) | 고전류 용접 전원 장치 및 용접 전류 생성 방법 | |
JP4701584B2 (ja) | 溶接機または切断機 | |
JP2000015443A (ja) | アーク加工用電源装置 | |
JP4492613B2 (ja) | 溶接機 | |
JP2001238452A (ja) | コンバータ回路 | |
JP3363171B2 (ja) | 並列運転機能を備えた発電機 | |
JP3811532B2 (ja) | アーク加工用電源装置 | |
JP3253822B2 (ja) | 溶接機の制御装置 | |
JP2697681B2 (ja) | インバータ装置 | |
JPH1052754A (ja) | アーク加工用電源装置 | |
JP2676070B2 (ja) | 直流電源装置 | |
JP4304487B2 (ja) | 誘導加熱装置 | |
JP3501548B2 (ja) | 高周波変圧器の偏磁防止回路 | |
Wagner et al. | High frequency inverter for resistance spot welding applications with increased power cycling capability | |
US20230283200A1 (en) | Variable pwm frequency responsive to power increase event in welding system | |
JP2707016B2 (ja) | 直流tigアーク溶接機 | |
JPH0898562A (ja) | 抵抗溶接機の制御装置 | |
JP2640313B2 (ja) | Tigアーク溶接機 | |
JPH106003A (ja) | アーク加工用電源装置 | |
JPH02207982A (ja) | インバータ式直流抵抗溶接機の制御方法および回路 | |
JPH02207981A (ja) | インバータ式直流抵抗溶接機の制御方法および回路 | |
JPH10286680A (ja) | フラッシュバット溶接用電源装置 | |
JP2007159175A (ja) | 電流型インバータ装置およびその制御方法 | |
JP2004166396A (ja) | ブラシレスモータの駆動装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050824 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050913 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080410 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090929 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091222 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110221 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4701584 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |