JP4694214B2 - 比較器、ad変換回路、半導体装置、および撮像装置 - Google Patents
比較器、ad変換回路、半導体装置、および撮像装置 Download PDFInfo
- Publication number
- JP4694214B2 JP4694214B2 JP2005015642A JP2005015642A JP4694214B2 JP 4694214 B2 JP4694214 B2 JP 4694214B2 JP 2005015642 A JP2005015642 A JP 2005015642A JP 2005015642 A JP2005015642 A JP 2005015642A JP 4694214 B2 JP4694214 B2 JP 4694214B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- value
- input
- voltage
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 50
- 238000003384 imaging method Methods 0.000 title claims description 15
- 239000004065 semiconductor Substances 0.000 title description 2
- 239000003990 capacitor Substances 0.000 claims description 47
- 230000007423 decrease Effects 0.000 claims description 11
- 230000003247 decreasing effect Effects 0.000 claims description 11
- 229960001716 benzalkonium Drugs 0.000 claims 4
- CYDRXTMLKJDRQH-UHFFFAOYSA-N benzododecinium Chemical compound CCCCCCCCCCCC[N+](C)(C)CC1=CC=CC=C1 CYDRXTMLKJDRQH-UHFFFAOYSA-N 0.000 claims 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 241000284466 Antarctothoa delta Species 0.000 description 1
- 206010065929 Cardiovascular insufficiency Diseases 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000010079 rubber tapping Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0845—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of power supply variations, e.g. ripple
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/40—Circuit details for pick-up tubes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
- H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
- H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Analogue/Digital Conversion (AREA)
- Manipulation Of Pulses (AREA)
- Picture Signal Circuits (AREA)
- Studio Devices (AREA)
Description
従来のヒステリシス回路は、比較器に入力する参照電圧を切り替えることにより実現していた。すなわち、少なくとも2通りの参照電圧信号とそれらを切り替えるための複数のスイッチを設ける必要があった。それらのスイッチはアナログスイッチであるため、極力インピーダンスの低いスイッチにする必要がある。ここで、1Vppの電圧値を10ビットの分解能でAD変換する場合、1LSB=0.98mVとなる。また、12ビットの分解能でAD変換する場合、1LSB=0.24mVとなる。このように、ビット数が増えるほどビット間のステップ幅が小さくなり、その分ノイズによる誤差が現れやすく下位ビットの変換精度が低下してしまう。
図1は、撮像装置の基本構成を示す。撮像装置100は、レンズ102、CCD104、AD変換回路10、画像処理部106、表示部108、および記録部110を備える。CCD104は、レンズ102を介して被写体の像を光学的に取得し、電気信号に変換する。AD変換回路10は、CCD104から受け取るアナログの電気信号をデジタル値に変換する。画像処理部106は、AD変換回路10から受けとったデジタル値を補正してデジタル画像を生成する。表示部108は、撮影されたデジタル画像を画面に表示させ、記録部110は、撮影されたデジタル画像を、外部から装着されたメモリカード112に記録する。
本実施例における比較器の動作は、基本的に実施例1における比較器の動作と同様である。ただし、本実施例における比較器を図6では差動増幅回路を含む構成の形で表す。本実施例における比較器以外の構成は、実施例1における各回路の構成と同様であるため説明を省略する。
本実施例におけるAD変換回路は、パイプライン型AD変換回路である。
図7は、実施例3におけるAD変換回路の構成を示す。AD変換回路200は、s個のステージで構成され、各ステージにて数ビットずつAD変換を処理する。ここでは、第1ステージ202、第2ステージ204、第3ステージ206から第sステージ208までのステージがAD変換回路200に含まれる。第1ステージ202は、入力電圧Vin +およびVin −を数ビットのデジタル値に変換して信号生成回路210へ送り、変換した値を元の入力値から減算増幅して第2ステージ204へ送る。第2ステージ204も同様に入力値を数ビットのデジタル値に変換して信号生成回路210へ送り、変換した値を元の入力値から減算増幅して第3ステージ206へ送る。第3ステージ206もまた、入力値を数ビットのデジタル値に変換して信号生成回路210へ送り、変換した値を元の入力値から減算増幅して次のステージへ送る。最終ステージである第sステージ208は、入力された値を数ビットのデジタル値に変換して信号生成回路210へ送る。
Claims (20)
- 直列に接続された複数の反転回路により入力電圧と参照電圧を比較する比較器において、
参照電圧の入力と入力電圧の入力が切り換えられ、入力電圧入力時における入力電圧と参照電圧の差分に基づき出力反転の有無を決定する第1の反転回路と、
前記第1の反転回路の出力信号を反転出力する第2の反転回路と、
前記第2の反転回路の出力信号を前記第1の反転回路の入力側に帰還させる帰還路に設けられる微小電圧生成用の容量と、
前記帰還路に設けられ、前記第2の反転回路の出力信号における第1の値から第2の値への反転に基づいて前記容量の微小電圧を前記第1の反転回路の入力側に帰還させるとともに、前記第2の反転回路の出力信号における第2の値から第1の値への反転に基づいて前記容量の微小電圧を前記第1の反転回路の入力側に帰還させない帰還制御回路と、を備えることによって、
前記入力電圧の増減に対する前記第2反転回路の増加閾値と減少閾値に差が出るようヒステリシスを生じさせることを特徴とする比較器。 - 前記帰還制御回路は、
前記第2の反転回路の出力信号における第1の値から第2の値への反転が起こる場合は該反転に応じた第3の値をラッチして出力し、前記第2の反転回路の出力信号における第2の値から第1の値への反転が起こる場合は第4の値をラッチして出力するラッチ回路と、
第5の値と第6の値を出力するタイミング制御手段と、
前記ラッチ回路からの出力及び前記タイミング制御手段からの出力を入力し、前記第3の値及び前記第5の値が入力される場合は前記容量に微小電圧を印加し、前記第4の値及び前記第6の値が入力される場合は前記容量に微小電圧を印加しない論理回路と、
を含むことを特徴とする請求項1に記載の比較器。 - 前記第1、第3、及び第5の値はローレベルであり、前記第2、第4、及び第6の値はハイレベルであることを特徴とする請求項2に記載の比較器。
- 前記第1の値はローレベルであり、前記第2の値はハイレベルであることを特徴とする請求項1に記載の比較器。
- 前記容量は、前記第2の反転回路の出力信号がローレベルからハイレベルへ変化するときは、前記入力電圧と参照電圧の差分値を微増させるよう作用することを特徴とする請求項3または4に記載の比較器。
- 前記第1の反転回路への入力電圧の入力をオンオフする第1のスイッチと、
前記第1の反転回路への参照電圧の入力をオンオフする第2のスイッチと、
前記第1の反転回路の出力信号を前記第1の反転回路の入力側へ帰還させる経路においてその帰還をオンオフする第3のスイッチと、をさらに備え、
前記第1の反転回路の出力信号は、第1のスイッチをオフして前記第2のスイッチおよび第3のスイッチをオンしたときに、その電圧幅における中間的な値にて安定するとともに、前記第2のスイッチおよび第3のスイッチをオフして第1のスイッチをオンしたときに、前記入力電圧と参照電圧の差分値となり、
前記容量は、前記第2のスイッチおよび第3のスイッチをオフして第1のスイッチをオンしたときに、前記入力電圧の増加時における前記差分値を微増させることを特徴とする請求項1から5のいずれかに記載の比較器。 - 直列に接続された複数の反転回路により入力電圧と参照電圧を比較する複数の比較器によりアナログ信号をデジタル信号に変換する回路であって、
前記複数の比較器のそれぞれは、
参照電圧の入力と入力電圧の入力が切り換えられ、入力電圧入力時における入力電圧と参照電圧の差分に基づき出力反転の有無を決定する第1の反転回路と、
前記第1の反転回路の出力信号を反転出力する第2の反転回路と、
前記第2の反転回路の出力信号を前記第1の反転回路の入力側に帰還させる帰還路に設けられる微小電圧生成用の容量と、
前記帰還路に設けられ、前記第2の反転回路の出力信号における第1の値から第2の値への反転に基づいて前記容量の微小電圧を前記第1の反転回路の入力側に帰還させるとともに、前記第2の反転回路の出力信号における第2の値から第1の値への反転に基づいて前記容量の微小電圧を前記第1の反転回路の入力側に帰還させない帰還制御回路と、を備えることによって、
前記入力電圧の増減に対する前記第2反転回路の増加閾値と減少閾値に差が出るようヒステリシスを生じさせることを特徴とするAD変換回路。 - 前記帰還制御回路は、
前記第2の反転回路の出力信号における第1の値から第2の値への反転が起こる場合は該反転に応じた第3の値をラッチして出力し、前記第2の反転回路の出力信号における第2の値から第1の値への反転が起こる場合は第4の値をラッチして出力するラッチ回路と、
第5の値と第6の値を出力するタイミング制御手段と、
前記ラッチ回路からの出力及び前記タイミング制御手段からの出力を入力し、前記第3の値及び前記第5の値が入力される場合は前記容量に微小電圧を印加し、前記第4の値及び前記第6の値が入力される場合は前記容量に微小電圧を印加しない論理回路と、
を含むことを特徴とする請求項7に記載のAD変換回路。 - 前記第1、第3、及び第5の値はローレベルであり、前記第2、第4、及び第6の値はハイレベルであることを特徴とする請求項8に記載のAD変換回路。
- 前記第1の値はローレベルであり、前記第2の値はハイレベルであることを特徴とする請求項7に記載のAD変換回路。
- 前記容量は、前記第2の反転回路の出力信号がローレベルからハイレベルへ変化するときは、前記入力電圧と参照電圧の差分値を微増させるよう作用することを特徴とする請求項9または10に記載のAD変換回路。
- 前記第1の反転回路への入力電圧の入力をオンオフする第1のスイッチと、
前記第1の反転回路への参照電圧の入力をオンオフする第2のスイッチと、
前記第1の反転回路の出力信号を前記第1の反転回路の入力側へ帰還させる経路においてその帰還をオンオフする第3のスイッチと、をさらに備え、
前記第1の反転回路の出力信号は、第1のスイッチをオフして前記第2のスイッチおよび第3のスイッチをオンしたときに、その電圧幅における中間的な値にて安定するとともに、前記第2のスイッチおよび第3のスイッチをオフして第1のスイッチをオンしたときに、前記入力電圧と参照電圧の差分値となり、
前記容量は、前記第2のスイッチおよび第3のスイッチをオフして第1のスイッチをオンしたときに、前記入力電圧の増加時における前記差分値を微増させることを特徴とする請求項7から11のいずれかに記載のAD変換回路。 - 請求項1から12のいずれかに記載の複数の回路のうち少なくともいずれかを搭載したことを特徴とする半導体装置。
- 直列に接続された複数の反転回路により入力電圧と参照電圧を比較する複数の比較器によりアナログ信号をデジタル信号に変換するAD変換回路を備え、
前記AD変換回路における前記複数の比較器のそれぞれは、
参照電圧の入力と入力電圧の入力が切り換えられ、入力電圧入力時における入力電圧と参照電圧の差分に基づき出力反転の有無を決定する第1の反転回路と、
前記第1の反転回路の出力信号を反転出力する第2の反転回路と、
前記第2の反転回路の出力信号を前記第1の反転回路の入力側に帰還させる帰還路に設けられる微小電圧生成用の容量と、
前記帰還路に設けられ、前記第2の反転回路の出力信号における第1の値から第2の値への反転に基づいて前記容量の微小電圧を前記第1の反転回路の入力側に帰還させるとともに、前記第2の反転回路の出力信号における第2の値から第1の値への反転に基づいて前記容量の微小電圧を前記第1の反転回路の入力側に帰還させない帰還制御回路と、を備えることによって、
前記入力電圧の増減に対する前記第2反転回路の増加閾値と減少閾値に差が出るようヒステリシスを生じさせることを特徴とする撮像装置。 - 被写体の像を結像するレンズと、
前記レンズを介して被写体の像を光学的に取得して電気信号に変換するCCDと、
前記CCDから受け取るアナログの電気信号をデジタル値に変換するAD変換回路と、
前記AD変換回路から受けとったデジタル値を補正してデジタル画像を生成する画像処理部と、
前記デジタル画像を画面に表示させる表示部と、
前記デジタル画像を記録する記録部と、を備え、
前記AD変換回路は、直列に接続された複数の反転回路により入力電圧と参照電圧を比較する複数の比較器によりアナログ信号をデジタル信号に変換し、
前記複数の比較器のそれぞれは、
参照電圧の入力と入力電圧の入力が切り換えられ、入力電圧入力時における入力電圧と参照電圧の差分に基づき出力反転の有無を決定する第1の反転回路と、
前記第1の反転回路の出力信号を反転出力する第2の反転回路と、
前記第2の反転回路の出力信号を前記第1の反転回路の入力側に帰還させる帰還路に設けられる微小電圧生成用の容量と、
前記帰還路に設けられ、前記第2の反転回路の出力信号における第1の値から第2の値への反転に基づいて前記容量の微小電圧を前記第1の反転回路の入力側に帰還させるとともに、前記第2の反転回路の出力信号における第2の値から第1の値への反転に基づいて前記容量の微小電圧を前記第1の反転回路の入力側に帰還させない帰還制御回路と、を備えることによって、
前記入力電圧の増減に対する前記第2反転回路の増加閾値と減少閾値に差が出るようヒステリシスを生じさせることを特徴とする撮像装置。 - 前記帰還制御回路は、
前記第2の反転回路の出力信号における第1の値から第2の値への反転が起こる場合は該反転に応じた第3の値をラッチして出力し、前記第2の反転回路の出力信号における第2の値から第1の値への反転が起こる場合は第4の値をラッチして出力するラッチ回路と、
第5の値と第6の値を出力するタイミング制御手段と、
前記ラッチ回路からの出力及び前記タイミング制御手段からの出力を入力し、前記第3の値及び前記第5の値が入力される場合は前記容量に微小電圧を印加し、前記第4の値及び前記第6の値が入力される場合は前記容量に微小電圧を印加しない論理回路と、
を含むことを特徴とする請求項14または15に記載の撮像装置。 - 前記第1、第3、及び第5の値はローレベルであり、前記第2、第4、及び第6の値はハイレベルであることを特徴とする請求項16に記載の撮像装置。
- 前記第1の値はローレベルであり、前記第2の値はハイレベルであることを特徴とする請求項14または15に記載の撮像装置。
- 前記容量は、前記第2の反転回路の出力信号がローレベルからハイレベルへ変化するときは、前記入力電圧と参照電圧の差分値を微増させるよう作用することを特徴とする請求項17または18に記載の撮像装置。
- 前記第1の反転回路への入力電圧の入力をオンオフする第1のスイッチと、
前記第1の反転回路への参照電圧の入力をオンオフする第2のスイッチと、
前記第1の反転回路の出力信号を前記第1の反転回路の入力側へ帰還させる経路においてその帰還をオンオフする第3のスイッチと、をさらに備え、
前記第1の反転回路の出力信号は、第1のスイッチをオフして前記第2のスイッチおよび第3のスイッチをオンしたときに、その電圧幅における中間的な値にて安定するとともに、前記第2のスイッチおよび第3のスイッチをオフして第1のスイッチをオンしたときに、前記入力電圧と参照電圧の差分値となり、
前記容量は、前記第2のスイッチおよび第3のスイッチをオフして第1のスイッチをオンしたときに、前記入力電圧の増加時における前記差分値を微増させることを特徴とする請求項14から19のいずれかに記載の撮像装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005015642A JP4694214B2 (ja) | 2004-02-20 | 2005-01-24 | 比較器、ad変換回路、半導体装置、および撮像装置 |
KR1020050012823A KR20060042006A (ko) | 2004-02-20 | 2005-02-16 | 히스테리시스 회로를 설치한 비교기 및 ad 변환 회로 |
CN2005100093539A CN1658510A (zh) | 2004-02-20 | 2005-02-17 | 设有滞后电路的比较器和模数变换电路 |
TW094104770A TWI344274B (en) | 2004-02-20 | 2005-02-18 | Comparator and ad conversion circuit having hysteresis circuit |
US11/061,224 US7196563B2 (en) | 2004-02-20 | 2005-02-18 | Comparator and AD conversion circuit having hysteresis circuit |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004044913 | 2004-02-20 | ||
JP2004044913 | 2004-02-20 | ||
JP2005015642A JP4694214B2 (ja) | 2004-02-20 | 2005-01-24 | 比較器、ad変換回路、半導体装置、および撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005269611A JP2005269611A (ja) | 2005-09-29 |
JP4694214B2 true JP4694214B2 (ja) | 2011-06-08 |
Family
ID=34863507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005015642A Expired - Fee Related JP4694214B2 (ja) | 2004-02-20 | 2005-01-24 | 比較器、ad変換回路、半導体装置、および撮像装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7196563B2 (ja) |
JP (1) | JP4694214B2 (ja) |
KR (1) | KR20060042006A (ja) |
CN (1) | CN1658510A (ja) |
TW (1) | TWI344274B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11955986B2 (en) | 2022-05-13 | 2024-04-09 | Samsung Electronics Co., Ltd. | Comparator circuit including feedback circuit |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100616711B1 (ko) * | 2003-06-20 | 2006-08-28 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 구동회로 |
KR100713995B1 (ko) | 2005-11-07 | 2007-05-04 | 삼성에스디아이 주식회사 | Dcdc 변환기 및 그를 이용한 유기발광표시장치 |
KR100703460B1 (ko) * | 2005-11-07 | 2007-04-03 | 삼성에스디아이 주식회사 | Dcdc 변환기 및 그를 이용한 유기발광표시장치 |
KR100762691B1 (ko) * | 2005-11-07 | 2007-10-01 | 삼성에스디아이 주식회사 | Dcdc 변환기 및 그를 이용한 유기발광표시장치 |
KR100871828B1 (ko) | 2007-01-29 | 2008-12-03 | 삼성전자주식회사 | 히스테리시스 특성을 이용한 싱글 슬로프 adc와 그 변환 방법, 및 상기 싱글 슬로프 adc를 구비하는 cmos 이미지 센서 |
JP2010109660A (ja) * | 2008-10-30 | 2010-05-13 | Mitsumi Electric Co Ltd | 逐次比較型ad変換回路 |
JP5062213B2 (ja) * | 2009-04-08 | 2012-10-31 | ミツミ電機株式会社 | 逐次比較型ad変換回路 |
US8310279B2 (en) * | 2009-05-18 | 2012-11-13 | Qualcomm, Incorporated | Comparator with hysteresis |
US9134741B2 (en) | 2009-06-13 | 2015-09-15 | Triune Ip, Llc | Dynamic biasing for regulator circuits |
JP2011061319A (ja) * | 2009-09-07 | 2011-03-24 | Sanyo Electric Co Ltd | コンパレータ回路およびモータ駆動回路 |
JP5540901B2 (ja) * | 2010-06-01 | 2014-07-02 | ソニー株式会社 | 積分型a/d変換器、積分型a/d変換方法、固体撮像素子、およびカメラシステム |
US8536850B2 (en) * | 2010-09-13 | 2013-09-17 | Immense Advance Technology Corp. | High side controller capable of sensing input voltage and ouput voltage of a power conversion circuit |
CN102355265A (zh) * | 2011-08-09 | 2012-02-15 | 复旦大学 | 无亚稳态的比较器 |
US10892769B2 (en) * | 2019-01-14 | 2021-01-12 | Texas Instruments Incorporated | Analog-to-digital converter with hysteresis |
CN110729989B (zh) * | 2019-12-17 | 2020-05-05 | 峰岹科技(深圳)有限公司 | 迟滞比较器电路 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6336610A (ja) * | 1986-07-31 | 1988-02-17 | Sony Corp | チヨツパ型コンパレ−タ |
JPH0388410A (ja) * | 1989-08-30 | 1991-04-12 | Nec Corp | ヒステリシス・コンパレータ回路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4547683A (en) * | 1982-10-18 | 1985-10-15 | Intersil, Inc. | High speed charge balancing comparator |
US4546324A (en) * | 1982-12-27 | 1985-10-08 | Intersil, Inc. | Digitally switched analog signal conditioner |
JPH05167400A (ja) | 1991-12-13 | 1993-07-02 | Yamatake Honeywell Co Ltd | ヒステリシス回路 |
US5617053A (en) * | 1993-06-17 | 1997-04-01 | Yozan, Inc. | Computational circuit |
CN1109404C (zh) * | 1993-09-20 | 2003-05-21 | 株式会社鹰山 | 计算电路 |
GB9700624D0 (en) * | 1997-01-14 | 1997-03-05 | Danbiosyst Uk | Drug delivery composition |
JP3737346B2 (ja) * | 2000-08-28 | 2006-01-18 | シャープ株式会社 | サンプルホールド増幅回路とそれを用いたパイプライン型ad変換器およびパイプライン型da変換器 |
-
2005
- 2005-01-24 JP JP2005015642A patent/JP4694214B2/ja not_active Expired - Fee Related
- 2005-02-16 KR KR1020050012823A patent/KR20060042006A/ko not_active Application Discontinuation
- 2005-02-17 CN CN2005100093539A patent/CN1658510A/zh active Pending
- 2005-02-18 US US11/061,224 patent/US7196563B2/en not_active Expired - Fee Related
- 2005-02-18 TW TW094104770A patent/TWI344274B/zh not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6336610A (ja) * | 1986-07-31 | 1988-02-17 | Sony Corp | チヨツパ型コンパレ−タ |
JPH0388410A (ja) * | 1989-08-30 | 1991-04-12 | Nec Corp | ヒステリシス・コンパレータ回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11955986B2 (en) | 2022-05-13 | 2024-04-09 | Samsung Electronics Co., Ltd. | Comparator circuit including feedback circuit |
Also Published As
Publication number | Publication date |
---|---|
KR20060042006A (ko) | 2006-05-12 |
CN1658510A (zh) | 2005-08-24 |
JP2005269611A (ja) | 2005-09-29 |
TW200529570A (en) | 2005-09-01 |
US20050184762A1 (en) | 2005-08-25 |
US7196563B2 (en) | 2007-03-27 |
TWI344274B (en) | 2011-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4694214B2 (ja) | 比較器、ad変換回路、半導体装置、および撮像装置 | |
JP5449290B2 (ja) | ランプ信号出力回路、アナログデジタル変換回路、撮像装置、ランプ信号出力回路の駆動方法 | |
JP4774064B2 (ja) | A/d変換回路及び固体撮像装置 | |
JP5801665B2 (ja) | 固体撮像装置、a/d変換器およびその制御方法 | |
US8797455B2 (en) | Analog-to-digital converter, image sensor including the same, and apparatus including image sensor | |
US7224306B2 (en) | Analog-to-digital converter in which settling time of amplifier circuit is reduced | |
US20070146191A1 (en) | Analog-to-digital converter | |
CN101133556A (zh) | 具有缩放参考电压的开关电容器电路 | |
JP2009200931A (ja) | 固体撮像装置、半導体集積回路装置、および信号処理方法 | |
US7683652B2 (en) | Low-voltage detection circuit | |
JP5588407B2 (ja) | Ad変換装置およびdc−dc変換装置 | |
US7764214B2 (en) | Analog-to-digital converter for converting input analog signal into digital signal through multiple conversion processings | |
US7348916B2 (en) | Pipeline A/D converter and method of pipeline A/D conversion | |
US9007252B1 (en) | Analog to digital conversion method and related analog to digital converter | |
WO2009096192A1 (ja) | バッファ回路及びそれを備えたイメージセンサチップ並びに撮像装置 | |
JP5186981B2 (ja) | パイプライン型a/d変換器 | |
US20190110012A1 (en) | Ad conversion circuit and imaging device | |
JP5891811B2 (ja) | 全差動増幅回路、コンパレーター回路、a/d変換回路、及び電子機器 | |
JP5262791B2 (ja) | Ad変換器及びこれを用いた固体撮像素子 | |
JP5237685B2 (ja) | センサ装置 | |
WO2010038575A1 (ja) | 逐次比較型ad変換回路および制御用半導体集積回路 | |
JP2007306348A (ja) | 固体撮像装置 | |
JPH0983316A (ja) | コンパレータおよびアナログ−デジタル変換回路 | |
US7786794B2 (en) | Amplifier circuit | |
JP2006211262A (ja) | A/d変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100729 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110222 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110223 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |