JP4693624B2 - 実装方法 - Google Patents

実装方法 Download PDF

Info

Publication number
JP4693624B2
JP4693624B2 JP2005365180A JP2005365180A JP4693624B2 JP 4693624 B2 JP4693624 B2 JP 4693624B2 JP 2005365180 A JP2005365180 A JP 2005365180A JP 2005365180 A JP2005365180 A JP 2005365180A JP 4693624 B2 JP4693624 B2 JP 4693624B2
Authority
JP
Japan
Prior art keywords
heat
filler
metal
bonding material
heating element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005365180A
Other languages
English (en)
Other versions
JP2007173317A (ja
Inventor
英士 徳平
仁昭 伊達
浩基 内田
稔 石鍋
淳 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005365180A priority Critical patent/JP4693624B2/ja
Publication of JP2007173317A publication Critical patent/JP2007173317A/ja
Application granted granted Critical
Publication of JP4693624B2 publication Critical patent/JP4693624B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体素子などの発熱体で発生した熱を、ヒートシンク、ヒートスプレッダなどの放熱体へ伝導させて放射するために、熱伝導接合材を介して発熱体と放熱体とを実装する方法に関する。
電子機器に使用される半導体素子では、近年、その高集積化、高速化などにより発熱量が著しく多くなっており、半導体素子から発せられる熱を効率良く外部へ放散する必要がある。この熱放散の一手法として、半導体素子にヒートシンクを取り付け、半導体素子で発生した熱をヒートシンクに伝えて放熱することが知られている。この際、半導体素子とヒートシンクとをそのまま接触させた場合には、それらの接合面に空隙が生じるため、熱伝導性が低下することになる。そこで、この空隙を埋めて接合界面の熱抵抗を低減して熱伝導性を向上させるために、半導体素子とヒートシンクとの間に、熱伝導性の接合材を介在させて放熱効率を高くすることが行われている。
このような熱的接続に使用される熱伝導接合材としては、放熱グリースと呼ばれるペースト状のもの、放熱シートまたは熱伝導性シートと呼ばれるシートタイプのものなどがある。これらは、熱伝導性が良好な無機フィラーをベースとなる樹脂に分散させて、ペースト状またはシート状にしたものである。また、銀、銅などの金属フィラーを充填した導電性ペーストも使用されている。しかしながら、これらの接合材は何れも充填されたフィラー同士の接触によって熱を伝えるので、熱抵抗が大きい。
また、他の熱伝導接合材として、熱硬化性樹脂にはんだフィラーを充填させた接合材がある(例えば、特許文献1参照)。熱硬化性樹脂としてエポキシ系樹脂(硬化温度:約150〜200℃)を使用し、はんだフィラーとしてSn−Biはんだ(融点:138℃)を用いた場合には、樹脂の硬化温度においてはんだフィラーも溶融する。この結果、接合材中のフィラー同士、及びフィラーと発熱体または放熱体との間が、接触ではなく、はんだによって金属接合されるために、熱が伝わりやすくなって、熱抵抗を低減できる。
特開2004−335872号公報
しかしながら、上述した手法では、実装時に加熱処理が必要である、硬化温度が高い、硬化時間が長いなどの使用条件の制約が大きく、量産性が要求される用途には適用しにくいという問題があり、改善の余地がある。
本発明は斯かる事情に鑑みてなされたものであり、このような使用条件の制約が無く、量産性の用途に容易に適用でき、低熱抵抗化及び高信頼性が実現可能な実装方法を提供することを目的とする。
本発明に係る実装方法は、自身の動作によって発熱する発熱体に、熱伝導接合材を介して放熱体を実装する方法において、前記発熱体及び/または前記放熱体に、前記発熱体の動作時の温度より融点が低い金属を少なくとも含む熱伝導性フィラーを熱硬化性樹脂中に分散させてなる前記熱伝導接合材を塗布し、前記発熱体と前記放熱体とを、前記熱伝導接合材を介在させて位置合わせし、前記発熱体を動作させて、前記発熱体から発生する熱によって、前記金属を溶融させるとともに、前記熱硬化性樹脂を硬化させることを特徴とする。
本発明の実装方法では、発熱体の動作時の温度より融点が低い低融点金属を少なくとも含む熱伝導性フィラーを熱硬化性樹脂中に分散させてなる熱伝導接合材を、発熱体、放熱体の一方または両方に塗布し、この塗布した熱伝導接合材を介在させて発熱体と放熱体とを位置合わせし、発熱体を動作させてその動作時の熱によって低融点金属を溶融させ、低熱抵抗の接合を実現するとともに、発熱体の動作時の熱によって熱硬化性樹脂の硬化を行う。発熱体の動作時に低融点金属を溶融させるので、実装時に特別な加熱処理は不要である。よって、短時間で簡便に実装を行える。この結果、量産性に優れている。また、熱伝導接合材中の熱伝導性フィラーは接触でなく、低融点金属によって金属接続されるので、熱が伝わりやすくて熱抵抗は低くなり、良好な放熱特性が得られる。また、熱硬化性樹脂の硬化のための特別な加熱処理は不要であり、量産性に優れている。
本発明に係る実装方法は、前記金属の融点が、60〜100℃であることを特徴とする。
本発明の実装方法では、熱伝導接合材に含まれる低融点金属の融点が60〜100℃である。よって、半導体素子などの発熱体の動作時の熱によって、この低融点金属は容易に溶融する。
本発明に係る実装方法は、前記金属が、In−Sn−Bi合金、及びIn−Bi合金から選ばれる少なくとも1種類の合金であることを特徴とする。
本発明の実装方法では、熱伝導接合材に含まれる融点が60〜100℃の低融点金属として、In−Sn−Bi合金、In−Bi合金を使用する。よって、発熱体の動作時に容易に溶融する。
本発明に係る実装方法は、前記熱硬化性樹脂が、マイクロカプセル型硬化剤を含有していることを特徴とする。
本発明の実装方法では、熱硬化性樹脂がマイクロカプセル型硬化剤を含有している。発熱体の動作時にカプセルが融けて中の硬化剤が流出し、熱硬化性樹脂が硬化する。よって、常温で反応する硬化剤も使用可能であり、その使用範囲が広くなる。
本発明の実装方法では、発熱体の動作時の温度より融点が低い低融点金属を少なくとも含む熱伝導性フィラーを熱硬化性樹脂中に分散させてなる熱伝導接合材を、発熱体、放熱体の一方または両方に塗布し、この塗布した熱伝導接合材を介在させて発熱体と放熱体とを位置合わせし、発熱体を動作させてその動作時の熱によって低融点金属を溶融させるとともに、発熱体の動作時の熱によって熱硬化性樹脂を硬化させるようにしたので、実装のための特別な加熱処理が不要となって量産性に優れており、しかも、低熱抵抗化を実現することができる。
以下、本発明をその実施の形態を示す図面を参照して具体的に説明する。図1は、本発明に係る実装方法の工程の一例を示す図である。
まず、発熱体であるシリコンチップ(半導体素子)1の一面(上面)に、熱伝導接合材2を塗布する(図1(a))。シリコンチップ1の他面(下面)には、複数のバンプ11が形成され、各バンプ11は、回路基板3の各電極31と接続されている。また、シリコンチップ1と回路基板3との間は封止樹脂32により封止されている。
熱伝導接合材2は、低融点金属からなる第1のフィラー21と、熱伝導性に優れる第2のフィラー22と、ベース樹脂としての熱硬化性樹脂23とから構成されている。熱伝導接合材2におけるフィラー(第1のフィラー21及び第2のフィラー22)の充填量は、良好な熱伝導性を得るために50体積%以上であることが好ましい。
第1のフィラー21は、シリコンチップ1の動作時の発熱温度より低い融点(約60〜100℃)を有する金属フィラーであり、具体的には、例えばIn−Sn−Bi合金、In−Bi合金などからなる金属フィラーを使用できる。
第2のフィラー22は、融点が300℃以上で熱伝導性に優れた金属フィラー、無機フィラーを使用する。具体的には、第2のフィラー22として、銅、銀、金、アルミニウムなどの金属フィラー、アルミナ、シリカ、窒化アルミニウム、窒化ホウ素、酸化亜鉛などのの無機フィラーを使用できる。また、これらの金属フィラーまたは無機フィラーの表面を金属被覆したフィラーも使用できる。この際、被覆する金属としては、In−Sn−Bi合金、In−Bi合金などを使用できる。このような構成であれば、第1のフィラー21が溶融した際に第1のフィラー21との濡れ性が良い。
熱硬化性樹脂23は、シリコンチップ1の動作時の発熱温度より低い温度(約60〜100℃)で硬化する樹脂であり、主剤としてのエポキシ樹脂とマイクロカプセル型の硬化剤とを含んでいる。
次に、このような熱伝導接合材2を介在させて、シリコンチップ1と放熱体であるヒートシンク4との位置合わせを行った後(図1(b))、両者を接合させる(図1(c))。この際、加熱処理は施さない。
その後、接合後のシリコンチップ1の作動試験を行うためにシリコンチップ1を動作させる。このシリコンチップ1の動作時に、シリコンチップ1から発生する熱によって、第1のフィラー21が溶融して第2のフィラー22同士、第2のフィラー22とシリコンチップ1及びヒートシンク4との間が金属接続されると共に、熱硬化性樹脂23が硬化する(図1(d))。
以上のように、本発明では、シリコンチップ1(発熱体)の動作時の熱を利用することによって、低熱抵抗化を実現するためには必須の金属接続を行う。また、この動作時の熱を利用してベース材である熱硬化性樹脂23の硬化を行う。よって、低熱抵抗化を実現するために従来例では不可欠であった加熱処理を無くすことができて、実装処理を簡便に行えるため、量産性に優れている。また、併せて低熱抵抗化も実現できている。
なお、上記実施の形態では、発熱体(シリコンチップ1)に熱伝導接合材2を塗布することとしたが、これとは異なり、放熱体(ヒートシンク4)に熱伝導接合材2を塗布しても良く、また、発熱体(シリコンチップ1)及び放熱体(ヒートシンク4)の両方に熱伝導接合材2を塗布するようにしても良い。
以下、実施例に基づき本発明をより具体的に説明する。但し、本発明は、以下の実施例に限定されるものではない。
(実施例1)
以下の成分からなる熱伝導接合材2を作製した。
熱伝導性フィラー
・In−Sn−Bi合金(第1のフィラー21)(融点:60℃、平均粒径:10μ m)
・表面を銀メッキした銅(第2のフィラー22)(平均粒径:35μm)
樹脂(熱硬化性樹脂23)
・主剤1:ビスフェノールF型エポキシ(EXA−830LVP,大日本インキ)
50重量部
・主剤2:ナフタレン型エポキシ(HP−4032D,大日本インキ)
50重量部
・硬化剤:酸無水物(KRM−291−5,旭電化)
100重量部
・促進剤:イミダゾール(HX−3921 HP,旭化成ケミカルズ)
1重量部
上記成分を有する樹脂に対して、上記熱伝導性フィラーを50体積%添加して熱伝導接合材2を作製した。なお、In−Sn−Bi合金(第1のフィラー21)と銀メッキ銅(第2のフィラー22)との配合比率は1:1とした。
作製した熱伝導接合材2を用いて、前述した実装工程の手順(図1(a)〜(d)参照)に従って、シリコンチップ1及びヒートシンク4を実装させた。そして、得られた実装品(図1(d)参照)の熱特性を測定した。
接合部の熱抵抗を測定した結果、0.06℃・cm2 /Wと極めて低い熱抵抗で接合できていることを確認できた。
(比較例1)
第1のフィラーとしてIn−Sn−Bi合金(融点:60℃)の代わりにSn−Bi合金(融点:138℃)を用いた以外は実施例1と成分が同じである熱伝導接合材を作製し、その作製した熱伝導接合材を用いて、実施例1と同様にシリコンチップとヒートシンクとの実装を行い、その実装品の熱特性を測定した。
その結果、接合部の熱抵抗は0.2℃・cm2 /Wであり、実施例1と比較して高かった。これは、シリコンチップの動作時の温度が最大100℃であるため、熱伝導接合材中のSn−Bi合金(第1のフィラー)が溶融せずに、金属接続が得られなかったことに起因すると考えられる。
以上の本発明の実施の形態または実施例に関し、更に以下の付記を開示する。
(付記1) 自身の動作によって発熱する発熱体に、熱伝導接合材を介して放熱体を実装する方法において、前記発熱体及び/または前記放熱体に、前記発熱体の動作時の温度より融点が低い金属を少なくとも含む熱伝導性フィラーを熱硬化性樹脂中に分散させてなる前記熱伝導接合材を塗布し、前記発熱体と前記放熱体とを、前記熱伝導接合材を介在させて位置合わせし、前記発熱体を動作させて前記金属を溶融させることを特徴とする実装方法。
(付記2) 前記金属の融点は、60〜100℃であることを特徴とする付記1記載の実装方法。
(付記3) 前記金属は、In−Sn−Bi合金、及びIn−Bi合金から選ばれる少なくとも1種類の合金であることを特徴とする付記1または2記載の実装方法。
(付記4) 前記熱伝導性フィラーは、銅、銀、金、若しくはアルミニウムの金属フィラー、アルミナ、シリカ、窒化アルミニウム、窒化ホウ素、若しくは酸化亜鉛の無機フィラー、または、これらのフィラー表面を金属被覆したフィラーを含むことを特徴とする付記1乃至3の何れかに記載の実装方法。
(付記5) 前記熱硬化性樹脂は、前記発熱体の動作時の温度より低い温度で硬化することを特徴とする付記1乃至4の何れかに記載の実装方法。
(付記6) 前記熱硬化性樹脂は、マイクロカプセル型硬化剤を含有していることを特徴とする付記1乃至5の何れかに記載の実装方法。
(付記7) 前記熱硬化性樹脂の硬化温度は、60〜100℃であることを特徴とする付記1乃至6の何れかに記載の実装方法。
(付記8) 前記熱伝導接合材における前記熱伝導性フィラーの割合が50体積%以上であることを特徴とする付記1乃至7の何れかに記載の実装方法。
本発明に係る実装方法の工程の一例を示す図である。
符号の説明
1 シリコンチップ(発熱体)
2 熱伝導接合材
4 ヒートシンク(放熱体)
21 第1のフィラー(金属)
22 第2のフィラー
23 熱硬化性樹脂

Claims (4)

  1. 自身の動作によって発熱する発熱体に、熱伝導接合材を介して放熱体を実装する方法において、
    前記発熱体及び/または前記放熱体に、前記発熱体の動作時の温度より融点が低い金属を少なくとも含む熱伝導性フィラーを熱硬化性樹脂中に分散させてなる前記熱伝導接合材を塗布し、
    前記発熱体と前記放熱体とを、前記熱伝導接合材を介在させて位置合わせし、
    前記発熱体を動作させて、前記発熱体から発生する熱によって、前記金属を溶融させるとともに、前記熱硬化性樹脂を硬化させることを特徴とする実装方法。
  2. 前記金属の融点は、60〜100℃であることを特徴とする請求項1記載の実装方法。
  3. 前記金属は、In−Sn−Bi合金、及びIn−Bi合金から選ばれる少なくとも1種類の合金であることを特徴とする請求項1または2記載の実装方法。
  4. 前記熱硬化性樹脂は、マイクロカプセル型硬化剤を含有していることを特徴とする請求項1乃至の何れかに記載の実装方法。
JP2005365180A 2005-12-19 2005-12-19 実装方法 Expired - Fee Related JP4693624B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005365180A JP4693624B2 (ja) 2005-12-19 2005-12-19 実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005365180A JP4693624B2 (ja) 2005-12-19 2005-12-19 実装方法

Publications (2)

Publication Number Publication Date
JP2007173317A JP2007173317A (ja) 2007-07-05
JP4693624B2 true JP4693624B2 (ja) 2011-06-01

Family

ID=38299511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005365180A Expired - Fee Related JP4693624B2 (ja) 2005-12-19 2005-12-19 実装方法

Country Status (1)

Country Link
JP (1) JP4693624B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100075894A (ko) * 2007-09-11 2010-07-05 다우 코닝 코포레이션 복합재, 복합재를 포함하는 열계면재료, 그리고 이들의 제조방법 및 용도
KR20240042066A (ko) * 2021-09-09 2024-04-01 데쿠세리아루즈 가부시키가이샤 열 전도성 조성물 및 열 전도성 시트

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002201448A (ja) * 2000-12-27 2002-07-19 Ricoh Co Ltd 導電性接着剤
JP2005112961A (ja) * 2003-10-07 2005-04-28 Shin Etsu Chem Co Ltd 硬化性オルガノポリシロキサン組成物および半導体装置
JP2005530887A (ja) * 2002-06-25 2005-10-13 ダウ・コーニング・コーポレイション サーマルインターフェース材料、並びにその製造方法及び使用

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07179832A (ja) * 1993-12-24 1995-07-18 Toyota Motor Corp 導電性接着剤
JP2658967B2 (ja) * 1994-04-22 1997-09-30 日本電気株式会社 電子パッケージ組立体用支持部材およびこれを用いた電子パッケージ組立体
JPH09293952A (ja) * 1996-04-26 1997-11-11 Kyocera Corp 配線基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002201448A (ja) * 2000-12-27 2002-07-19 Ricoh Co Ltd 導電性接着剤
JP2005530887A (ja) * 2002-06-25 2005-10-13 ダウ・コーニング・コーポレイション サーマルインターフェース材料、並びにその製造方法及び使用
JP2005112961A (ja) * 2003-10-07 2005-04-28 Shin Etsu Chem Co Ltd 硬化性オルガノポリシロキサン組成物および半導体装置

Also Published As

Publication number Publication date
JP2007173317A (ja) 2007-07-05

Similar Documents

Publication Publication Date Title
US7952192B2 (en) Melting temperature adjustable metal thermal interface materials and packaged semiconductors including thereof
Licari et al. Adhesives technology for electronic applications: materials, processing, reliability
US6114413A (en) Thermally conducting materials and applications for microelectronic packaging
JP4776192B2 (ja) 熱的な界面の接着剤
JP4086822B2 (ja) 熱伝導構造体及び熱伝導構造体の製造方法
WO2017111945A1 (en) Adhesive polymer thermal interface material with sintered fillers for thermal conductivity in micro-electronic packaging
JP6945418B2 (ja) 半導体装置および半導体装置の製造方法
JP2007189154A (ja) 熱伝導接合材及び実装方法
JP6508193B2 (ja) 半導体装置の製造方法および半導体装置
JP2007511101A (ja) Low−k誘電体含有半導体デバイスと共に使用される電子パッケージング材料
US10943795B2 (en) Apparatus and methods for creating a thermal interface bond between a semiconductor die and a passive heat exchanger
JPWO2017122306A1 (ja) 放熱板構造体、半導体装置および放熱板構造体の製造方法
JP4412578B2 (ja) 熱伝導性材料およびそれを用いた熱伝導性接合体とその製造方法
JP2000150743A (ja) 半導体装置用基板及びその製造方法
JP2013508532A (ja) エポキシ化ナットシェルオイルを有する熱界面材料
JP4693624B2 (ja) 実装方法
TWI484604B (zh) 金屬熱界面材料以及含該材料的構裝半導體
JP5515251B2 (ja) 半導体装置およびその製造方法
JP7348485B2 (ja) パッケージ基板、電子機器及びパッケージ基板の製造方法
JP3865957B2 (ja) 伝熱性化合物
JP2005285885A (ja) 半導体装置
JPH1065072A (ja) 放熱電極構造
JP2014053406A (ja) 半導体装置およびその製造方法
WO2023218999A1 (ja) 放熱部付き電子部品およびその製造方法
Yim et al. Anisotropic conductive adhesives with enhanced thermal conductivity for flip chip applications

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110222

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees