JP4692676B2 - 非可逆回路素子 - Google Patents

Description

本発明は、非可逆回路素子、特に、マイクロ波帯で使用されるアイソレータやサーキュレータなどの非可逆回路素子に関する。

従来より、アイソレータやサーキュレータなどの非可逆回路素子は、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有している。この特性を利用して、例えば、アイソレータは、自動車電話、携帯電話などの移動体通信機器の送信回路部に使用されている。

この種の非可逆回路素子としては、特許文献１に、直方体形状のフェライトに第１中心電極を１ターン巻回するとともに、第２中心電極を該第１中心電極と絶縁状態でかつ所定の角度で交差するように複数回巻回した、２ポート型アイソレータが記載されている。この２ポート型アイソレータにおいて、フェライトの下面に形成された接続用電極（第１及び第２中心電極と電気的に接続されている）は、回路基板の表面に形成された端子電極にはんだを介して電気的に接続されている。

しかしながら、前記２ポート型アイソレータにおいては、回路基板上の端子電極とフェライトに形成された電極とをリフローによってはんだ付けする際に、溶融したはんだの流れ形状が不安定になり、はんだの厚みがばらつくという問題点を有していた。特に、はんだが細ると熱的あるいは機械的なストレスで断線などの接続不良が発生するので接続信頼性に欠けていた。

一方、特許文献２には、ヨークに設けたアース端子へのはんだ付けの安定性を図るために、アース端子の周囲のヨークにレーザを照射して酸化されたはんだ流出防止部を形成した非可逆回路素子が記載されている。但し、この非可逆回路素子では、回路基板の端子電極とフェライトに設けた電極との間のはんだ接続の安定性に関しては何ら考慮されていない。
国際公開第２００７／０４６２２９号パンフレット 特開２００６−１４８２１６号公報

そこで、本発明の目的は、回路基板の端子電極とフェライトに設けた電極との間のはんだ接続の安定性、信頼性を向上させることのできる非可逆回路素子を提供することにある。

前記目的を達成するため、本発明の一形態である非可逆回路素子は、
永久磁石と、該永久磁石により直流磁界が印加されるフェライトと、該フェライトに互いに絶縁状態で配置された複数の中心電極と、表面に端子電極が形成された回路基板と、を備えた非可逆回路素子において、
前記フェライトは、前記中心電極と電気的に接続された接続用電極を有し、一対の前記永久磁石で挟着されてフェライト・磁石組立体を構成し、
前記フェライト・磁石組立体は前記回路基板上に配置されるとともに、前記フェライトに設けた接続用電極が前記回路基板上に形成した端子電極にはんだを介して電気的に接続され、
前記回路基板上に形成した端子電極にはレーザの照射によって該端子電極を横断し、かつ、該端子電極の表面が荒れたはんだ流れ防止部が形成されており、
前記端子電極には、はんだ流れ防止部の形成位置に、ビアホール導体が設けられていること、
を特徴とする。

前記非可逆回路素子においては、回路基板上に形成した端子電極にレーザを照射することにより、該端子電極が横断的に焼かれ（酸化され）、表面が荒れたはんだ流れ防止部が形成される。従って、端子電極とフェライトに設けた接続用電極とをはんだ付けする際に、溶融したはんだは該防止部によって他の部分への流出が阻止されて固化した形状が安定する。これにて、はんだは必要な厚みが保障され、かつ、厚みがばらつくという問題点が解消される。特に、はんだが細って熱的なあるいは機械的なストレスで断線するなどの接続不良が発生するおそれがなくなる。

前記非可逆回路素子において、前記中心電極は第１中心電極及び第２中心電極とからなり、第１中心電極はその一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続され、第２中心電極はその一端が出力ポートに電気的に接続され、他端がグランドポートに電気的に接続されていてもよい。挿入損失の小さい２ポートタイプのアイソレータを得ることができる。

また、フェライトはその主面が前記回路基板の表面に対して垂直方向に配置されていてもよい。小型で磁気効率の良好な非可逆回路素子が得られる。

また、はんだ流れ防止部の形成位置にビアホール導体を設けることによって、レーザの照射によって端子電極が万一分断されることがあっても、ビアホール導体までも分断されることはなく、端子電極は一体的な電極として機能することが保障される。このビアホール導体は内部電極と接続されることのないダミーのビアホール導体であってもよい。

前記ビアホール導体は銀又は銀を主成分とする合金からなることが好ましい。端子電極をＹＡＧレーザなどでトリミングする場合、銀又はその合金はレーザ光を反射する性質が強く、ビアホール導体がレーザ光で不必要に加工される不具合を最小限に抑えることができる。

また、回路基板上に形成した端子電極は、銀、銅、金、ニッケル又はこれらの合金からなり、かつ、めっき膜が施されていてもよい。特に、銀を下地としてニッケルめっき及び金めっきが施されていることが好ましい。レーザの照射によって、金めっきが飛散し、ニッケル又は銀の酸化層が表面を覆うことになり、良好なはんだ流れ防止部が形成される。

本発明によれば、回路基板上に形成した端子電極にレーザの照射によるはんだ流れ防止部を形成したため、該端子電極とフェライトに設けた電極との間に介在されるはんだの流れ形状が安定化し、はんだの厚みのばらつき、特にはんだの細りによる接続不良を防止することができ、接続信頼性が向上する。

本発明に係る非可逆回路素子（２ポート型アイソレータ）の一実施例を示す分解斜視図である。 中心電極付きフェライトを示す斜視図である。 フェライトを示す斜視図である。 フェライトの主面に形成された中心電極を示す説明図である。 回路基板内の回路構成を示すブロック図である。 ２ポート型アイソレータの第１回路例を示す等価回路図である。 ２ポート型アイソレータの第２回路例を示す等価回路図である。 回路基板を示す平面図である。

符号の説明

２０…回路基板
２５ａ〜２５ｅ…端子電極
２６ａ２，２６ｂ…ビアホール導体
２７ａ，２７ｂ…はんだ流れ防止部
２８ａ〜２８ｃ…内部電極
３０…フェライト・磁石組立体
３２…フェライト
３２ａ，３２ｂ…主面
３５…第１中心電極
３６…第２中心電極
３５ｂ，３５ｃ，３６ｐ…接続用電極
４１…永久磁石
４６ａ〜４６ｅ…はんだ
Ｐ１…入力ポート
Ｐ２…出力ポート
Ｐ３…グランドポート

以下、本発明に係る非可逆回路素子の実施例について添付図面を参照して説明する。

本発明に係る非可逆回路素子の一実施例である２ポート型アイソレータの分解斜視図を図１に示す。この２ポート型アイソレータは、集中定数型アイソレータであり、概略、シールド材として作用する板状ヨーク１０と、封止用樹脂１１と、回路基板２０と、フェライト３２と永久磁石４１とからなるフェライト・磁石組立体３０とで構成されている。さらに、図１には、以下に説明する回路を構成するチップ抵抗４５及び接続用はんだ４６ａ〜４６ｅが図示されている。

フェライト３２には、図２及び図４に示すように、表裏の主面３２ａ，３２ｂに互いに電気的に絶縁された第１中心電極３５及び第２中心電極３６が形成されている。ここで、フェライト３２は互いに平行な第１主面３２ａ及び第２主面３２ｂを有する直方体形状をなしている。

なお、図４において、斜線を付した部分が電極であり、図２との関連で説明すると、（Ａ）は第１主面３２ａの第２層目に形成された第１中心電極３５の電極膜を示し、（Ｂ）は第１主面３２ａの第１層目に形成された第２中心電極３６の電極膜を示している。（Ｃ）はフェライト３２の上面３２ｃ及び下面３２ｄに形成された電極を示している。（Ｄ）は第２主面３２ｂの第１層目に形成された第２中心電極３６の電極膜を示し、（Ｅ）は第２主面３２ｂの第２層目に形成された第１中心電極３５の電極膜を示している。

永久磁石４１はフェライト３２の主面３２ａ，３２ｂに対して磁界を該主面３２ａ，３２ｂに略垂直方向に印加するように主面３２ａ，３２ｂに、例えば、エポキシ系の接着剤４２（図１参照）を介して接着され、フェライト・磁石組立体３０を形成している。永久磁石４１の主面は前記フェライト３２の主面３２ａ，３２ｂと同一寸法であり、互いの外形が一致するように主面どうしを対向させて配置されている。

図４（Ａ）に示すように、第１中心電極３５はフェライト３２の第１主面３２ａにおいて右側の下部から立ち上がって２本に分岐した状態で左上に長辺に対して比較的小さな角度で傾斜して形成され、左上方に立ち上がり、上面３２ｃ上の中継用電極３５ａを介して第２主面３２ｂに回り込み、図４（Ｅ）に示すように、第２主面３２ｂにおいて第１主面３２ａと透視状態で重なるように２本に分岐した状態で形成され、その一端は下面３２ｄに形成された接続用電極３５ｂに接続されている。また、第１中心電極３５の他端は下面３２ｄに形成された接続用電極３５ｃに接続されている。このように、第１中心電極３５はフェライト３２に１ターン巻回されている。そして、第１中心電極３５と以下に説明する第２中心電極３６とは、間に絶縁膜（図示せず）が形成されて互いに絶縁された状態で交差している。

第２中心電極３６は、図４（Ｂ），（Ｄ）に示すように、まず、０．５ターン目３６ａが第１主面３２ａにおいて下辺から左上に長辺に対して比較的大きな角度で傾斜して第１中心電極３５と交差した状態で形成され、上面３２ｃ上の中継用電極３６ｂを介して第２主面３２ｂに回り込み、１ターン目３６ｃが第２主面３２ｂにおいてほぼ垂直に第１中心電極３５と交差した状態で形成されている。１ターン目３６ｃの下端部は下面３２ｄの中継用電極３６ｄを介して第１主面３２ａに回り込み、１．５ターン目３６ｅが第１主面３２ａにおいて０．５ターン目３６ａと平行に第１中心電極３５と交差した状態で形成され、上面３２ｃ上の中継用電極３６ｆを介して第２主面３２ｂに回り込んでいる。

以下同様に、２ターン目３６ｇ、中継用電極３６ｈ、２．５ターン目３６ｉ、中継用電極３６ｊ、３ターン目３６ｋ、中継用電極３６ｌ、３．５ターン目３６ｍ、中継用電極３６ｎ、４ターン目３６ｏがフェライト３２の主面３２ａ，３２ｂにそれぞれ形成されている。また、第２中心電極３６の両端は、それぞれフェライト３２の下面３２ｄに形成された接続用電極３５ｃ，３６ｐに接続されている。なお、接続用電極３５ｃは第１中心電極３５及び第２中心電極３６のそれぞれの端部の接続用電極として共用されている。

即ち、第２中心電極３６はフェライト３２に螺旋状に４ターン巻回されていることになる。ここで、ターン数とは、中心電極３６が第１又は第２主面３２ａ，３２ｂをそれぞれ１回横断した状態を０．５ターンとして計算している。そして、中心電極３５，３６の交差角は必要に応じて設定され、入力インピーダンスや挿入損失が調整されることになる。

また、接続用電極３５ｂ，３５ｃ，３６ｐや中継用電極３５ａ，３６ｂ，３６ｄ，３６ｆ，３６ｈ，３６ｊ，３６ｌ，３６ｎはフェライト３２の上下面３２ｃ，３２ｄに形成された凹部３７（図３参照）に電極用導体を充填して形成されている。また、上面３２ｃには各種電極と平行にダミー凹部３８も形成され、かつ、ダミー電極３９ａ，３９ｂが形成されている。この種の電極は、マザーフェライト基板に予めスルーホールを形成し、このスルーホールを電極用導体で充填した後、スルーホールを分断する位置でカットすることによって形成される。なお、各種電極は凹部３７，３８に導体膜として形成したものであってもよい。

フェライト３２としてはＹＩＧフェライトなどが用いられている。第１及び第２中心電極３５，３６や各種電極は銀や銀合金の厚膜又は薄膜として印刷、転写、フォトリソグラフなどの工法で形成することができる。中心電極３５，３６の絶縁膜としてはガラスやアルミナなどの誘電体厚膜、ポリイミドなどの樹脂膜などを用いることができる。これらも印刷、転写、フォトリソグラフなどの工法で形成することができる。

永久磁石４１は、通常、ストロンチウム系、バリウム系、ランタン−コバルト系のフェライトマグネットが用いられる。フェライトマグネットは、金属マグネットが導体であるのと比較して、誘電体でもあるため、マグネット内に高周波磁束が損失なく分布することができる。そのため、永久磁石４１を中心電極３５，３６に近接させて配置しても、挿入損失をはじめとする電気特性をほとんど劣化させない。また、フェライト３２の飽和磁化の温度特性と永久磁石４１の磁束密度の温度特性が近いため、フェライト３２と永久磁石４１とを組み合わせてアイソレータを構成した場合、アイソレータの電気特性が温度に依存する程度が小さくなって良好になる。

回路基板２０は、複数枚の誘電体シート上に所定の電極を形成して積層し、焼結した積層型基板であり、その内部には、図５に示すように、整合用コンデンサＣ１，Ｃ２，ＣＳ１，ＣＳ２が内蔵され、終端抵抗Ｒ（チップ抵抗４５、図１参照）が外付けされている。また、上面には端子電極２５ａ〜２５ｅが、下面には外部接続用端子電極２６，２７，２８がそれぞれ形成されている。

これらの整合用回路素子と第１及び第２中心電極３５，３６との接続関係を図５及び図６、図７の等価回路を参照して説明する。なお、図６に示す等価回路は本発明に係る非可逆回路素子（２ポート型アイソレータ）における基本的な第１回路例を示し、図７に示す等価回路は第２回路例を示す。図５には図７に示す第２回路例の構成が示されている。

即ち、回路基板２０の下面に形成された外部接続用端子電極２６が入力ポートＰ１として機能し、この端子電極２６は整合用コンデンサＣＳ１を介して整合用コンデンサＣ１と終端抵抗Ｒ（端子電極２５ｄ）との接続点２１ａに接続されている。また、この接続点２１ａは回路基板２０の上面に形成された端子電極２５ａ及びフェライト３２の下面３２ｄに形成された接続用電極３５ｂを介して第１中心電極３５の一端に接続されている。

第１中心電極３５の他端及び第２中心電極３６の一端は、フェライト３２の下面３２ｄに形成された接続用電極３５ｃ及び回路基板２０の上面に形成された端子電極２５ｂを介して終端抵抗Ｒ（端子電極２５ｅ）及びコンデンサＣ１，Ｃ２に接続されている。

一方、回路基板２０の下面に形成された外部接続用端子電極２７が出力ポートＰ２として機能し、この電極２７は整合用コンデンサＣＳ２を介してコンデンサＣ２，Ｃ１と終端抵抗Ｒ（端子電極２５ｅ）との接続点２１ｂに接続されている。

第２中心電極３６の他端は、フェライト３２の下面３２ｄに形成された接続用電極３６ｐ及び回路基板２０の上面に形成された端子電極２５ｃを介してコンデンサＣ２及び回路基板２０の下面に形成された外部接続用端子電極２８との接続点２１ｃに接続されている。外部接続用端子電極２８はグランドポートＰ３として機能する。

前記フェライト・磁石組立体３０は、回路基板２０上に載置され、フェライト３２の下面３２ｄの各種電極が回路基板２０上の端子電極２５ａ，２５ｂ，２５ｃとはんだ４６ａ，４６ｂ，４６ｃによりリフローはんだ付けされて一体化されるとともに、永久磁石４１の下面が回路基板２０上に接着剤４２にて一体化される。また、チップ抵抗４５が端子電極２５ｄ，２５ｅにはんだ４６ｄ，４６ｅを介して接続されている。

回路基板２０は、ガラスとアルミナやその他の誘電体の混合物を焼成したものや、樹脂やガラスとその他の誘電体からなる複合基板が用いられている。内部や外部の電極には、銀や銀合金の厚膜、銅厚膜、銅箔などが用いられている。

ところで、以上の構成からなる２ポート型アイソレータにおいては、第１中心電極３５の一端が入力ポートＰ１に接続され他端が出力ポートＰ２に接続され、第２中心電極３６の一端が出力ポートＰ２に接続され他端がグランドポートＰ３に接続されているため、従来の２ポート型アイソレータと比較して、挿入損失の小さな２ポート型の集中定数型アイソレータとすることができる。

さらに、動作時において、第２中心電極３６に大きな高周波電流が流れ、第１中心電極３５にはほとんど高周波電流が流れない。従って、第１中心電極３５及び第２中心電極３６によって生じる高周波磁界の方向は第２中心電極３６の配置によって決まる。高周波磁界の方向が決まることにより、その磁路を妨げないようにフェライト３２を配置することで、挿入損失をより低下させる対策が容易になる。

図１に示すように、回路基板上に形成した端子電極２５ａはその延在部２５ａ’上にはんだ４６ａを付与し、端子電極２５ｂはその延在部２５ｂ’上にはんだ４６ｂを付与し、端子電極２５ｃ上にはんだ４６ｃを付与した状態でリフローにより、フェライト３２の下面３２ｄに形成した接続用電極３５ｂ，３５ｃ，３６ｐと接続する。また、端子電極２５ｄ，２５ｅははんだ４６ｄ，４６ｅによりチップ抵抗４５と同様にして接続される。

このリフローはんだ付けの際、延在部２５ａ’，２５ｂ’上に付与されたはんだ４６ａ，４６ｂは溶融して端子電極２５ａ，２５ｂの本体側に流れる傾向にある。この流れ形状は極めて不安定であることは前述したとおりである。そこで、本実施例では、図８に示すように、はんだ４６ａ，４６ｂが端子電極２５ａ，２５ｂの本体側に流れないように、はんだ流れ防止部２７ａ，２７ｂを形成した。このはんだ流れ防止部２７ａ，２７ｂはレーザを照射することにより形成される。

具体的には、端子電極２５ａ，２５ｂは（他の端子電極も同様であるが）、銀を下地としてニッケルめっき及び金フラッシュが施されている。この端子電極２５ａ，２５ｂに対してレーザを照射すると、例えば厚さ０．０３μｍに形成した金フラッシュめっきが飛散し、ニッケル又は銀の酸化層が表面を覆い、若干荒れたはんだ流れ防止部２７ａ，２７ｂが形成される。そして、溶融したはんだ４６ａ，４６ｂは該防止部２７ａ，２７ｂによって端子電極２５ａ，２５ｂの本体側に流出することが阻止され、固化した形状が安定する。これにて、はんだ４６ａ，４６ｂは必要な厚みが保障され、かつ、厚みがばらつく不具合を生じることはない。特に、はんだ４６ａ，４６ｂが細って熱的なあるいは機械的なストレスで断線するおそれが解消される。

なお、端子電極２５ａ〜２５ｅは、銀、銅、金、ニッケル又はこれらの合金からなり、かつ、めっき膜を施したものであってもよい。めっき膜の材料は銀、銅、金、ニッケル又はこれらの複合材料でもよい。

ところで、本実施例においては、回路基板上に形成した端子電極２５ａ〜２５ｅには、図８に示すように、内部電極２８ａ〜２８ｃに接続するためのビアホール導体２６ａ１，２６ｂ〜２６ｅが形成されている。ビアホール導体２６ａ１は接続点２１ａに相当する電極、ビアホール導体２６ｂは接続点２１ｂに相当する電極、ビアホール導体２６ｃは接続点２１ｃに相当する電極である。さらに、端子電極２５ａには、内部電極を接続されることのないダミーのビアホール導体２６ａ２が形成されている。内部電極２８ａ，２８ｃは導体線路パターンであり、内部電極２８ｂは整合容量Ｃ１を形成するためのコンデンサ電極である。なお、内部電極の形状は様々であり、図８に示したものに限定するものではない。

そして、前記はんだ流れ防止部２７ａ，２７ｂはビアホール導体２６ａ２，２６ｂの直上に形成されている。はんだ流れ防止部２７ａ，２７ｂの形成位置にビアホール導体２６ａ２，２６ｂを設けることによって、レーザの照射によって端子電極２５ａ，２５ｂが万一分断されることがあっても、ビアホール導体２６ａ２，２６ｂまでも分断されることはなく、端子電極２５ａ，２５ｂは本体部と延在部２５ａ’，２５ｂ’とが一体的な電極として機能することが保障される。

はんだ流れ防止部２７ａ，２７ｂと対応するビアホール導体２６ａ２，２６ｂは、種々の材料を用いることができるが、銀又は銀を主成分とする合金からなることが好ましい。端子電極２５ａ，２５ｂをＹＡＧレーザなどでトリミングする場合、銀又はその合金はレーザ光を反射する性質が強く、ビアホール導体２６ａ２，２６ｂがレーザ光で不必要に加工される不具合を最小限に抑えることができる。

なお、前記はんだ４６ａ〜４６ｅとしては、錫、銀、銅の合金系はんだ、錫、銀、亜鉛の合金系はんだ、錫、亜鉛、ビスマスの合金系はんだ、錫、亜鉛、アルミニウムの合金系はんだ、錫、銅、ビスマスの合金系はんだなどが適している。

また、各種電極を回路基板２０の各端子電極に接続するには、リフローはんだによる以外に、はんだバンプや金バンプによる接続、導電ペーストによる接続などであってもよい。

本実施例において、回路基板２０は多層誘電体基板である。これにて、内部にコンデンサなどの回路素子を内蔵することができ、アイソレータの小型化、薄型化が達成でき、回路素子間の接続が基板内で行われるために信頼性の向上が期待できる。抵抗Ｒを抵抗体膜にて形成し、回路基板２０に内蔵してもよい。勿論、回路基板２０は必ずしも多層である必要はなく、単層であってもよく、整合用コンデンサなどをチップタイプとして外付けしてもよい。

また、第１中心電極３５及び第２中心電極３６はフェライト３２の主面３２ａ，３２ｂに電極膜にて形成されているため、寸法精度よくコンパクトに形成することができる。さらに、フェライト・磁石組立体３０は、フェライト３２と一対の永久磁石４１が接着剤４２で一体化されていることで、機械的に安定となり、振動や衝撃で変形・破損しない堅牢なアイソレータとなる。このようなアイソレータは携帯型の通信機器に最適である。

永久磁石４１と回路基板２０との接着剤としては、熱硬化性の一液性又は二液性のエポキシ系接着剤が適している。即ち、フェライト・磁石組立体３０と回路基板２０との接合にはんだ付けと接着とを併用することにより、接合が確実なものとなる。

（他の実施例）
なお、本発明に係る非可逆回路素子は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。

例えば、永久磁石４１のＮ極とＳ極を反転させれば、入力ポートＰ１と出力ポートＰ２が入れ替わる。２ポート型に限らず３ポート型の非可逆回路素子であってもよい。また、フェライト３２は前記実施例に示したように縦置き配置する以外に横置き配置（フェライト３２の主面３２ａ，３２ｂを回路基板２０の表面と平行に配置）してもよい。

また、前記第１中心電極３５及び第２中心電極３６の形状は種々に変更することができる。例えば、前記実施例では、第１中心電極３５はフェライト３２の主面３２ａ，３２ｂ上で２本に分岐したものを示したが、分岐していなくてもよい。

さらに、第１中心電極３５及び第２中心電極３６はフェライト３２の主面３２ａ，３２ｂ上に形成されている以外に、貼り合わせたフェライト３２の内部に電極膜にて形成されていてもよい。

以上のように、本発明は、アイソレータやサーキュレータなどの非可逆回路素子に有用であり、特に、回路基板の端子電極とフェライトに設けた電極との間のはんだ接続の安定性、信頼性を向上させることができる点で優れている。

Claims (8)

1. 永久磁石と、該永久磁石により直流磁界が印加されるフェライトと、該フェライトに互いに絶縁状態で配置された複数の中心電極と、表面に端子電極が形成された回路基板と、を備えた非可逆回路素子において、
   前記フェライトは、前記中心電極と電気的に接続された接続用電極を有し、一対の前記永久磁石で挟着されてフェライト・磁石組立体を構成し、
   前記フェライト・磁石組立体は前記回路基板上に配置されるとともに、前記フェライトに設けた接続用電極が前記回路基板上に形成した端子電極にはんだを介して電気的に接続され、
   前記回路基板上に形成した端子電極にはレーザの照射によって該端子電極を横断し、かつ、該端子電極の表面が荒れたはんだ流れ防止部が形成されており、
   前記端子電極には、はんだ流れ防止部の形成位置に、ビアホール導体が設けられていること、
   を特徴とする非可逆回路素子。
2. 前記中心電極は第１中心電極及び第２中心電極とからなり、第１中心電極はその一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続され、第２中心電極はその一端が出力ポートに電気的に接続され、他端がグランドポートに電気的に接続されていること、を特徴とする請求項１に記載の非可逆回路素子。
3. 前記フェライトはその主面が前記回路基板の表面に対して垂直方向に配置されていることを特徴とする請求項１又は請求項２に記載の非可逆回路素子。
4. 前記ビアホール導体は前記回路基板の内部電極に導通していることを特徴とする請求項１ないし請求項３のいずれかに記載の非可逆回路素子。
5. 前記ビアホール導体はダミーのビアホール導体であることを特徴とする請求項１ないし請求項３のいずれかに記載の非可逆回路素子。
6. 前記ビアホール導体は銀又は銀を主成分とする合金からなることを特徴とする請求項４又は請求項５に記載の非可逆回路素子。
7. 前記回路基板上に形成した端子電極は、銀、銅、金、ニッケル又はこれらの合金からなり、かつ、めっき膜が施されていること、を特徴とする請求項１ないし請求項６のいずれかに記載の非可逆回路素子。
8. 前記回路基板上に形成した端子電極は、銀を下地としてニッケルめっき及び金めっきが施されていることを特徴とする請求項１ないし請求項６のいずれかに記載の非可逆回路素子。

Images