JP4690835B2 - 送信機及びそれを用いた移動体通信端末 - Google Patents

送信機及びそれを用いた移動体通信端末 Download PDF

Info

Publication number
JP4690835B2
JP4690835B2 JP2005254344A JP2005254344A JP4690835B2 JP 4690835 B2 JP4690835 B2 JP 4690835B2 JP 2005254344 A JP2005254344 A JP 2005254344A JP 2005254344 A JP2005254344 A JP 2005254344A JP 4690835 B2 JP4690835 B2 JP 4690835B2
Authority
JP
Japan
Prior art keywords
terminal
output
current
voltage
inverting input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005254344A
Other languages
English (en)
Other versions
JP2006203854A (ja
JP2006203854A5 (ja
Inventor
雅広 伊藤
大造 山脇
良明 原澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2005254344A priority Critical patent/JP4690835B2/ja
Priority to US11/304,914 priority patent/US7519337B2/en
Publication of JP2006203854A publication Critical patent/JP2006203854A/ja
Publication of JP2006203854A5 publication Critical patent/JP2006203854A5/ja
Application granted granted Critical
Publication of JP4690835B2 publication Critical patent/JP4690835B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transmitters (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

本発明は、移動体通信端末に用いられる送信機、特に定振幅変調方式と非定振幅変調方式のデュアルモードに対応する送信機に関する。
従来、デュアルモード端末の送信機の構成例として、電圧制御発振器の出力信号の位相をフィードバックによって制御する位相制御ループと、上記出力信号を増幅する電力増幅器の利得をフィードバックによって制御する振幅制御ループとを備える例がある（例えば、特許文献１参照）。
特開２００４−７４４３号公報
携帯電話を代表とする移動体通信は、近年、音声サービスを中心として爆発的に加入者数を増やしてきた。そのような通信システムの例として、欧州を中心に発展してきたＧＳＭ（Global System for Mobile Communications）がある。一方、近年、音声サービスだけでなく高速データ通信へのニーズが高まっており、ＧＳＭにおいても、定振幅変調である従来のＧＭＳＫ（Gaussian Minimum Shift Keying）変調を用いる方式から、多値変調で非定振幅の８値ＰＳＫ（Phase Shift Keying）変調を用いるＥＤＧＥ（Enhanced Data for Global Evolution）方式への移行が予定されている。このＥＤＧＥ方式（非定振幅８ＰＳＫ変調）に対応する携帯端末は、従来のＧＳＭ方式（定振幅ＧＭＳＫ変調）にも対応することが求められ、従って、ＧＳＭとＥＤＧＥの二つの方式に対応するデュアルモード端末であることが必須である。
そのようなデュアルモード端末の送信機の構成例として、従来、上記特許文献１に開示される構成があった。この構成においては、ＧＳＭのときに位相制御ループが用いられ（電力増幅器の利得は固定される）、ＥＤＧＥのときに位相制御ループと振幅制御ループとが併用される。振幅制御ループの動作によって、電力増幅器の出力信号の振幅が非定振幅８ＰＳＫ変調の包絡線に応じて変化するように制御される。
上述のように、従来の送信機構成では、振幅制御ループにおいて、電力増幅器の利得が制御される。それに対して、本願発明者の一人は、本発明に先立って、電力増幅器の利得を固定にし、同電力増幅器の前段に小電力を扱う可変利得増幅器を配置する構成を考察した。
上記可変利得増幅器（以下「ＶＧＡ」と記す）の回路構成を図２２に示す。ＶＧＡは、ＶＧＡ本体（以下「ＶＧＡＢ」と記す）２００と、２入力１出力スイッチ（以下「ＤＳＷ」と記す）２０２ａと、演算増幅器（以下「ＯＰＡＭＰ」と記す）２０５とを含んで構成される。ＶＧＡＢ２００は、Ｐ型ＭＯＳトランジスタＭＰ３ａ、Ｎ型ＭＯＳトランジスタＭＮ３ａ、抵抗Ｒ３ａ、及び容量Ｃ３ａ，Ｃ３ｂから構成される。
トランジスタＭＰ３ａ，ＭＮ３ａは、インバータを構成し、抵抗Ｒ３ａにより自己バイアスが掛かる。入力端子ＲＦＩＮに入力される信号が増幅され出力端子ＲＦＯＵＴから出力される。ＤＳＷ２０２ａの一方の入力には固定電位の基準電圧ＤＣが入力され、他方の入力には非定振幅による包絡線に応じた信号ＡＭＳＩＧが入力される。ＤＳＷ２０２ａの出力は、ＯＰＡＭＰ２０５の非反転入力端子に接続される。ＯＰＡＭＰ２０５の出力は反転入力端子に接続されて、ＯＰＡＭＰ２０５は非反転増幅器を構成する。ＯＰＡＭＰ２０５の出力は、トランジスタＭＰ３ａのソース端子、即ちＶＧＡＢ２００の電源電圧端子Ｐｔに接続される。
非定振幅変調の場合、ＤＳＷ２０２ａは信号ＡＭＳＩＧを出力し、電源電圧端子Ｐｔの電位を変化させることでＶＧＡの利得制御が行なわれる。これにより、利得の可変範囲に亘って良好な直線性が保たれる。しかも、ＶＧＡを簡単な構成で実現することができる。一方、定振幅変調の場合は、ＤＳＷ２０２ａは基準電圧ＤＣを出力し、電源電圧端子Ｐｔの電位を固定する。それにより、ＶＧＡは固定利得増幅器として動作する。
ここで、トランジスタＭＰ３ａ，ＭＮ３ａの一方又はその両方の特性、例えばしきい値電圧が製造工程等によってばらつく場合がある。このばらつきは、電源電圧端子Ｐｔの電位が一定に保たれる定振幅変調時において一定であるべき利得に影響する。そのような利得への影響は、入力端子ＲＦＩＮからの入力信号がトランジスタＭＰ３ａ，ＭＮ３ａのゲートとソース間の電位差の変化分として伝わり、同電位差の変化分がドレイン電流の変化分に変換されて出力端子ＲＦＯＵＴから出力される際の変換の割合、つまりトランジスタＭＰ３ａ，ＭＮ３ａの相互コンダクタンスがばらつくために生じる。消費電流を大きくし、可変利得増幅器の入力信号レベルを十分大きくすることで、利得ばらつきは軽減される。しかし、特性ばらつきが顕著になるにつれて消費電流が増大してしまう。ＶＧＡの利得ばらつきは、説明するまでもなく、送信機の出力電力にばらつきを与える。
本発明の目的は、可変利得増幅器が用いられる非定振幅変調と定振幅変調の２変調方式を扱う送信機において、定振幅変調時に送信電力のばらつきが少ない送信機を提供すること、又はそれを用いる移動体通信端末を提供することにある。
本発明の上記課題は、可変利得増幅器に、電源電圧端子と利得に対応するバイアス電流を取り出すためのバイアス電流検出端子とを有し、上記電源電圧端子の電位が変化することによって上記利得が変化する可変利得増幅器本体と、上記電源電圧端子と上記バイアス電流検出端子とに接続されたバイアス制御部とを備え、それによって、可変利得増幅器に、上記可変利得増幅器本体と上記バイアス制御部とを含んでなり、定振幅変調信号の場合の利得が所定の値になるように上記バイアス電流を制御するバイアス制御ループを備えることによって効果的に解決することが可能である。このような手段を採用すれば、定振幅変調信号の場合に、上記制御ループによって可変利得増幅器の利得ばらつきが抑えられ、従って送信電力のばらつきが少ない定振幅変調及び非定振幅変調に対応可能な送信機を実現することができるからである。
本発明によれば、可変利得増幅器を固定利得増幅器として用いる場合の利得ばらつきが低減されるので、送信電力のばらつきが少ない非定振幅変調と定振幅変調の２つの変調方式を扱う送信機を実現することができるという効果が期待される。
以下、本発明に係る送信機及びそれを用いる移動体通信端末を図面に示した幾つかの実施の形態を参照して更に詳細に説明する。なお、実施の形態を説明するために用いる全図において、同一の符号は、同一物又は類似物を表示するものとする。
図１及び図２に本発明の送信機の第１の実施の形態を示す。図１に示す本実施の形態の送信機は、図２に示す本発明のＶＧＡ（可変利得増幅器）を備えている。
図２において、ＶＧＡは、ＶＧＡＢ（可変利得増幅器本体）２００と、非定振幅変調による包絡線に応じた信号ＡＭＳＩＧをもとにして得る利得制御信号をＶＧＡＢ２００に供給するＯＰＡＭＰ（演算増幅器）２０５と、ＧＳＭとＥＤＧＥでＯＰＡＭＰ２０５の動作を切り替えるＤＳＷ（２入力１出力スイッチ）２０２ａの他、次の４回路を含んで構成される。ここで、ＶＧＡＢ２００は、入力端子ＲＦＩＮと、出力端子ＲＦＯＵＴと、上記利得制御信号を入力する電源電圧端子Ｐｔと、バイアス電流検出端子Ｂｔとを有している。ＶＧＡＢ２００のバイアス電流検出端子Ｂｔに接続されたときにＶＧＡＢ２００のバイアス電流を検出する電流検出器（以下「ＩＤＥＴ」と記す）２０３と、バイアス電流検出端子Ｂｔと電流検出器２０３との間をＧＳＭのときに接続し、ＥＤＧＥのときにその接続を断つ１入力１出力スイッチ（以下「ＳＳＷ」と記す）２０１と、ＩＤＥＴ２０３が検出したバイアス電流を電圧に変換する電流電圧変換器（以下「ＩＶＣ」と記す）２０４と、ＧＳＭとＥＤＧＥで接続を切り替えるＤＳＷ２０２ｂとからなる。ＯＰＡＭＰ２０５と、ＤＳＷ２０２ａと、上記４回路とでバイアス制御ブロック（バイアス制御部）３０１が構成され、ＶＧＡＢ２００と、バイアス制御ブロック３０１とでバイアス制御ループ３００が構成される。
ＤＳＷ２０２ａは、ＯＰＡＭＰ２０５の非反転入力端子に、ＧＳＭのときに固定電位ＤＣを供給し、ＥＤＧＥのときに信号ＡＭＳＩＧを供給する。ＤＳＷ２０２ｂは、ＯＰＡＭＰ２０５の反転入力端子に、ＧＳＭのときにＩＶＣ２０４の出力電圧を供給し、ＥＤＧＥのときにＯＰＡＭＰ２０５の出力信号である利得制御信号を供給する。
先ず、ＥＤＧＥでの非定振幅変調の場合、ＤＳＷ２０２ａは信号ＡＭＳＩＧを出力し、ＤＳＷ２０２ｂはＯＰＡＭＰ２０５の出力と反転入力端子を接続し、ＳＳＷ２０１はオープン状態で使用される。これにより、ＶＧＡの出力振幅が包絡線に応じて変化するように、ＶＧＡＢ２００の利得が制御される。
一方、ＧＳＭでの定振幅変調の場合は、ＤＳＷ２０２ａは固定電位ＤＣを出力し、ＤＳＷ２０２ｂはＩＶＣ２０４の出力とＯＰＡＭＰ２０５の反転入力端子を接続し、ＳＳＷ２０１ａはクローズ状態で使用され、ＶＧＡＢ２００のバイアス電流に対してフィードバックループ（バイアス制御ループ））が構成される。同フィードバックループにより、ＩＶＣ２０４の出力電位が固定電位ＤＣと同一になるように制御される。その結果、ＶＧＡＢ２００バイアス電流が一定となり、相互コンダクタンスが一定となることで、ＶＧＡの出力レベルのばらつきが低減される。
図１に示す第１の実施の形態の送信機は、上記構成の本発明のＶＧＡを用いて構成される。本実施の形態の送信機は、第１搬送波周波数生成回路と、第２搬送波周波数生成回路と、位相制御ループ（以下「ＰＭループ」と記す）と、包絡線に対する振幅制御ループ（以下「ＡＭループ」と記す）と、直交変調器（ＭＯＤ）１００と、低域通過フィルタ（以下、「ＬＰＦ」と記す）１０１ａと、ＶＧＡ１０９ｂと、電力増幅器（以下「ＰＡ」と記す）１１２と、出力信号検波器１１３と、制御回路１１４とを含んで構成される。
第１搬送波周波数生成回路は、中間周波数の電圧制御発振器（以下、「ＩＦＶＣＯ」と記す）１０５と８分周器（１／８）１０４ｄとから構成される。
第２搬送波周波数生成回路は、無線周波数（ＲＦ：Radio Frequency）の電圧制御発振器（以下、「ＲＦＶＣＯ」と記す）１０６と、４分周器（１／４）１０４ｃとから構成される。
ＰＭループ１２０は、位相比較器（以下、「ＰＤ」と記す）１０７、ＬＰＦ１０１ｄ、送信周波数の電圧制御発振器（以下、「ＴＸＶＣＯ」と記す）１０８、ＶＧＡ１０９ａ、ミキサ１０２及びＬＰＦ１０１ｃから構成される。
ＡＭループ１３０は、包絡線比較器（以下「ＡＭＤ」と記す）１１０、ＬＰＦ１０１ｅ、電圧電流変換器（以下「ＶＩＣ」と記す）１１１、ＬＰＦ１０１ｆ、ＶＧＡ１０９ａ、ミキサ１０２及びＬＰＦ１０１ｃから構成される。
また、第１搬送波周波数生成回路、第２搬送波周波数生成回路、ＰＭループ１２０、ＡＭループ１３０、ＬＰＦ１０１ａ、ＭＯＤ１００、ＶＧＡ１０９ｂ及び制御回路１１４を含んでなる送信回路１１５は、半導体集積回路（ＲＦ−ＩＣ：RF-Integrated Circuit）として集積化される。また、ＰＡ１１２及び出力信号検波器１１３を含んでなる送信出力回路１１６はモジュールに集積化される。以上により、本実施の形態の送信機は、送信回路１１５と送信出力回路１１６とからなる。
本実施の形態においては、ＶＧＡ１０９ａに図２に示したＶＧＡが用いられる。
ここで、ＬＰＦ１０１ｄは、抵抗Ｒ１ａ，Ｒ１ｂと、容量Ｃ１ａ，Ｃ１ｂと、スイッチＳＷ１とからなる。スイッチＳＷ１は、ＧＳＭとＥＤＧＥとでフィルタの遮断周波数を変えるために用いられる。ＬＰＦ１０１ｅは、抵抗Ｒ１ｃと、容量Ｃ１ｃ，Ｃ１ｄとからなる。ＬＰＦ１０１ｆは、抵抗Ｒ１ｄと、容量Ｃ１ｅ，Ｃ１ｆとからなる。
次に、上記構成の送信機の動作を説明する。まず、ベースバンド回路１１７が出力するベースバンド信号の同相成分（以下「Ｉ」と記す）と直交成分（以下「Ｑ」と記す）がＥＤＧＥによる非定振幅変調による場合、Ｉ，Ｑベースバンド信号（Ｉ／Ｑ）は、直交変調器１００において第１搬送波周波数を中心周波数とする信号に変換され、不要信号がＬＰＦ１０１ａで抑圧される。ＬＰＦ１０１ａの出力信号は、ＰＤ１０７及びＡＭＤ１１０へ入力される参照信号となる。
ＰＭループ１２０により、上記参照信号とＬＰＦ１０１ｃを経たＰＤ１０７へのフィードバック信号との位相及び周波数が同一になるように制御される。即ち、位相制御ループは、入力信号から生成される参照信号の位相に同期する。その結果、ＶＧＡ１０９ａの出力において、上記参照信号に含まれる位相（又は周波数変調成分）が位相情報として再生され、また、中心周波数は、前記第１、第２搬送波周波数によって決まる所望の周波数に変換される。例えば、ＩＦＶＣＯ１０５の出力周波数が６４０ＭＨｚの場合、第１搬送波周波数は８０ＭＨｚとなり、上記参照信号の中心周波数もまた８０ＭＨｚとなる。従って、ＰＤ１０７へのフィードバック信号の中心周波数は８０ＭＨｚとなる。一方、ＲＦＶＣＯ１０６周波数を３９２０ＭＨｚとすると、前記第２搬送波周波数は９８０ＭＨｚとなる。ＶＧＡ１０９ａの出力信号の中心周波数をミキサ１０２が周波数変換した結果が８０ＭＨｚとなるので、結局、ＶＧＡ１０９ａの出力信号の中心周波数は９００ＭＨｚとなる。
同様に、ＡＭループ１３０により上記参照信号とＬＰＦ１０１ｃを経たＡＭＤ１１０へのフィードバック信号とで包絡線が同一になるように制御され、即ち、ＡＭループは、上記参照信号の包絡線の振幅に追従する。その結果、ＶＧＡ１０９ａの出力において、上記参照信号に含まれる包絡線が包絡線情報として再生される。ＴＸＶＣＯ１０８の出力信号は振幅が一定であり、上記包絡線の再生は、ＶＧＡ１０９ａの利得制御により実現される。ＶＧＡ１０９ａの可変利得範囲は、変調信号の包絡線変動をカバーする範囲となり、ＥＤＧＥの場合には、およそ１８ｄＢである。ＶＧＡ１０９ａは、図２に示したように、簡便な回路で実現される。
続いて、ベースバンド回路１１７が出力するＩ，Ｑベースバンド信号がＧＳＭによる定振幅変調による場合、前述のＡＭループ動作に必要でかつＰＭループ１２０と共通でないＡＭループ１３０の回路、即ち、ＡＭＤ１１０及びＶＩＣ１１１は非動作状態に設定される。更に、ＶＧＡ１０９ａは固定利得増幅器として動作する。ＰＭループ１２０は前述の説明と同様に動作し、参照信号とＬＰＦ１０１ｃを経たＰＤ１０７へのフィードバック信号とで位相及び周波数が同一になるように制御される。
以上から、ＶＧＡ１０９ａは、ＰＭループ１２０とＡＭループ１３０とに共有され、ＰＭループ１２０が出力する位相情報とＡＭループが出力する包絡線情報との合成を利得制御によって行なう可変利得増幅器となる。
なお、ＧＳＭ及びＥＤＧＥでは、アンテナ出力電力を少なくとも４０ｄＢ可変できることが要求されている。この４０ｄＢの可変がＶＧＡ１０９ｂを用いて行なわれる。ＶＧＡ１０９ｂは、可変利得範囲が４０ｄＢ以上の線形増幅器である。アンテナ出力電力の制御は、検波器１１３及び制御回路１１４を用いて行なわれる。ＰＡ１１２出力電力が検波器１１３で検波され、検波信号が出力される。検波信号は制御回路１１４でベースバンド回路１１７が出力する参照基準信号ＲＡＭＰと比較され、検波信号と参照基準信号ＲＡＭＰが同じになるようなＶＧＡ１０９ｂに対する利得制御信号が制御回路１１４において生成される。このように、ＶＧＡ１０９ｂ、ＰＡ１１２、検波器１１３及び制御回路１１４によってアンテナ出力電力制御ループが形成される。参照基準信号ＲＡＭＰはアナログ信号に限られず、デジタル信号であっても構わない。その場合には、デジタル／アナログ変換器が用意される。
このように、アンテナ出力電力制御に必要な可変利得がＶＧＡ１０９ｂによって実現されるため、ＰＡ１１２は固定利得で十分線形な特性を有すればよく、従って、送信機実現のために専用の機能をＰＡ１１２に追加する必要がなく、ＰＡ１１２として汎用電力増幅器を用いることが可能である。ただし、ＰＡ１１２の特性、例えば、利得は、ＧＳＭ動作とＥＤＧＥ動作とで変わる場合もある。
なお、ベースバンド回路１１７は、制御信号（ＣＴＲＬ ＤＡＴＡ）を送信回路１１５に供給することで、所望の制御を実行する。
以下に、図２に示したＶＧＡ１０９ａの各部の詳細を説明する。図３に、ＶＧＡＢ２００と、ＩＤＥＴ２０３と、ＩＶＣ２０４の回路例を含む本実施の形態のＶＧＡ１０９ａを示す。
ＶＧＡＢ２００は、Ｐ型ＭＯＳトランジスタＭＰ３ａ、Ｎ型ＭＯＳトランジスタＭＮ３ａ、容量Ｃ３ａ，Ｃ３ｂ及び抵抗Ｒ３ａを含んで構成される。トランジスタＭＰ３ａ及びＭＮ３ａはインバータ回路を構成し、抵抗Ｒ３ａにより自己バイアスが掛けられる。端子ＲＦＩＮから入力された信号が増幅され端子ＲＦＯＵＴより出力される。トランジスタＭＰ３ａのソース電位（電源電圧端子Ｐｔの電位）即ち電源電位を変化させることにより利得制御が行なわれる。
ＩＤＥＴ２０３は、Ｐ型ＭＯＳトランジスタＭＰ３ｂにより構成される。トランジスタＭＰ３ｂとトランジスタＭＰ３ａは、ＳＳＷ２０１を介してカレントミラーを構成し、トランジスタＭＰ３ｂがＶＧＡＢ２００の電流に比例した電流を出力する。
ＩＶＣ２０４は、並列接続された抵抗Ｒ３ｂと容量Ｃ３ｃとから構成される。抵抗Ｒ３ｂと容量Ｃ３ｃは、それぞれ一方の端子が接地され、他方の端子がＩＤＥＴ２０３の出力と接続され、更にＤＳＷ２０２ｂに接続される。ＩＤＥＴ２０３からの出力電流の交流成分は容量Ｃ３ｃにより除去され、抵抗Ｒ３ｂの両端にＶＧＡＢ２００のバイアス電流に比例した電圧が発生する。
次に、ＳＳＷ２０１の回路例を図４に示す。ＳＳＷ２０１は、Ｐ型ＭＯＳトランジスタＭＰ４とＮ型ＭＯＳトランジスタＭＮ４及びインバータＩＮＶを含んで構成される。そして、入力端子ＳＷＩＮはトランジスタＭＰ４のソース端子とトランジスタＭＮ４のドレイン端子に接続され、出力端子ＳＷＯＵＴはトランジスタＭＰ４のドレイン端子とトランジスタＭＮ４のソース端子に接続され、制御端子ＳＷＯＮはトランジスタＭＮ４のゲート端子と、インバータＩＮＶの入力端子に接続され、インバータＩＮＶの出力はトランジスタＭＰ４のゲート端子に接続される。
先ず、制御端子ＳＷＯＮの電位が電源電圧の場合、トランジスタＭＮ４は非飽和動作する一方で、インバータＩＮＶによりトランジスタＭＰ４のゲートは接地電位ＧＮＤとなり、トランジスタＭＰ４も非飽和動作し、端子ＳＷＩＮと端子ＳＷＯＵＴの間がショートとなる。逆に制御端子ＳＷＯＮの電位がＧＮＤ（接地）の場合、トランジスタＭＮ４とトランジスタＭＰ４は動作せず、端子ＳＷＩＮと端子ＳＷＯＵＴの間はオープンとなる。以上に説明したＳＳＷ２０１の動作を図５にまとめて示す。
続いて、ＤＳＷ２０２ａ及びＤＳＷ２０２ｂの回路例を図６に示す。ＤＳＷ２０２ａ及びＤＳＷ２０２ｂのそれぞれは、Ｐ型ＭＯＳトランジスタＭＰ６ａ，ＭＰ６ｂ、Ｎ型ＭＯＳトランジスタＭＮ６ａ，ＭＮ６ｂ及びインバータＩＮＶを含んで構成される。一方の入力端子ＳＷＩＮ１はトランジスタＭＰ６ａのソース端子とトランジスタＭＮ６ａのドレイン端子に接続され、他方の入力端子ＳＷＩＮ２はトランジスタＭＰ６ｂのソース端子とトランジスタＭＮ６ｂのドレイン端子に接続される。また、出力端子ＳＷＯＵＴはトランジスタＭＰ６ａ，ＭＰ６ｂのドレイン端子とトランジスタＭＮ６ａ，ＭＮ６ｂのソース端子に接続され、更に制御端子ＳＷＯＮはトランジスタＭＮ６ａ，ＭＰ６ｂのゲート端子とインバータＩＮＶの入力端子に接続され、インバータＩＮＶの出力はトランジスタＭＰ６ａ，ＭＮ６ｂのゲート端子に接続される。
まず、制御端子ＳＷＯＮの電位が電源電圧の場合、トランジスタＭＮ６ａ，ＭＰ６ａが非飽和動作する一方で、トランジスタＭＮ６ｂ，ＭＰ６ｂは動作せず、入力端子ＳＷＩＮ１と出力端子ＳＷＯＵＴの間がショートとなり、入力端子ＳＷＩＮ２と出力端子ＳＷＯＵＴの間はオープンとなる。逆に制御端子ＳＷＯＮの電位がＧＮＤの場合、トランジスタＭＮ６ｂ，ＭＰ６ｂが非飽和動作する一方で、トランジスタＭＮ６ａ，ＭＰ６ａは動作せず、入力端子ＳＷＩＮ２と出力端子ＳＷＯＵＴの間がショートとなり、入力端子ＳＷＩＮ１と出力端子ＳＷＯＵＴの間はオープンとなる。以上に説明したＤＳＷ２０２ａ及びＤＳＷ２０２ｂの動作を図７にまとめて示す。
以上の各部の動作により、ＧＳＭでの定振幅変調の場合、ＤＳＷ２０２ａは固定電位ＤＣを出力し、ＤＳＷ２０２ｂはＩＶＣ２０４の出力とＯＰＡＭＰ２０５の反転入力端子を接続し、ＳＳＷ２０１ａはクローズ状態で使用され、ＶＧＡＢ２００のバイアス電流に対してフィードバックループが構成される。同フィードバックループにより、ＩＶＣ２０４の出力電位が固定電位ＤＣと同一になるように制御される。その結果、ＩＤＥＴ２０３とカレントミラーを構成するトランジスタＭＰ３ａを対象にしたＶＧＡＢ２００のバイアス電流が一定となり、トランスコンダクタンスが一定となることで、ＶＧＡの出力レベルのばらつきが低減される。
なお、上記スイッチ（ＳＳＷ２０１，ＤＳＷ２０２ａ，ＤＳＷ２０２ｂ）は、スイッチである必然性はなく、非定振幅変調と定振幅変調のそれぞれの場合における、ＯＰＡＭＰ２０５，ＶＧＡ２００，ＩＤＥＴ２０３，ＩＶＣ２０４の接続を実現できればよいことはいうまでもない。またスイッチである場合も図４及び図６に示した例に限られることはない。
図８にスイッチ（ＳＳＷ２０１，ＤＳＷ２０２ａ，ＤＳＷ２０２ｂ）の切り替えのタイミングの例を示す。ＳＳＷ２０１の制御信号がＳＷＯＮ２０１、ＤＳＷ２０２ａの制御信号がＳＷＯＮ２０２ａ、ＤＳＷ２０２ｂの制御信号がＳＷＯＮ２０２ｂである。そして、図８は、ＤＳＷ２０２ａの入力端子ＳＷＩＮ１はＤＣ、入力端子ＳＷＩＮ２は信号ＡＭＳＩＧ、ＤＳＷ２０２ｂの入力端子ＳＷＩＮ１はＩＶＣ２０４の出力、ＳＷＩＮ２はＯＰＡＭＰ２０５の出力に接続されている場合の例である。制御信号ＳＷＯＮ２０１、制御信号ＳＷＯＮ２０２ａ、制御信号ＳＷＯＮ２０２ｂがＥＤＧＥからＧＳＭへの切り替えの中間で同時に接地（ＧＮＤ）から電源電位になる。
なお、上記の切り替えのタイミングは一例である。上記各スイッチは対応する変調方式に応じて、送信状態に先立ち切り替わっていればよく、同時に切り替わることは必須ではない。また、送信途中で変調方式が切り替わる場合は、その遷移時間内に切り替わっていればよい。
また、図３のＩＶＣ２０４における交流成分を除去する回路をＩＤＥＴ２０３のゲート側に移すことが可能である。そのような構成のＶＧＡ１０９ａを図９に示す。図９において、ＩＤＥＴ２０３のトランジスタＭＰ３ｂのゲートに、抵抗Ｒ１０と容量Ｃ１０から構成されるＬＰＦが接続される。ＩＶＣ２０４は抵抗Ｒ３ｂのみで構成される。図３のＩＶＣ２０４では電流電圧変換利得が抵抗Ｒ３ｂの抵抗値により決まり、この抵抗値と、交流成分を除去するのに必要なカットオフ周波数から、容量Ｃ３ｃの容量値が決まるが、図９においては、カットオフ周波数は抵抗Ｒ１０の抵抗値と容量Ｃ１０の容量値の積により決まるため、抵抗Ｒ１０の抵抗値を大きくすることで、容量Ｃ１０の容量値を小さくすることが可能になる。
更に、図３のＩＶＣ２０４における容量Ｃ３ｃに直列に抵抗Ｒ１３を接続することが可能である。図１０にＩＶＣ２０４をそのように構成したＶＧＡ１０９ａを示す。図３の構成に比べ、抵抗Ｒ１３を接続することによって高周波成分の除去効果がやや低減するが、ＶＧＡ２００の電流を一定に保つフィードバックループの位相余裕を大きくする効果が得られる。
本発明の送信機の第２の実施の形態を図１１を用いて説明する。本実施の形態においては、ＶＧＡ１０９ａである図２に示したＶＧＡに対して、１以上の利得が設定可能なようにＯＰＡＭＰ２０５ａが構成される。本実施の形態で用いられるそのようなＶＧＡ１０９ａを図１１に示す。図１１において、ＯＰＡＭＰ２０５の出力とＤＳＷ２０２ｂの入力が抵抗Ｒ９ａを介して接続され、Ｒ９ａのＤＳＷ２０２ｂ側の端子が抵抗Ｒ９ｂを介して接地される。
第１の実施の形態では非定振幅変調の場合、非反転増幅器であるＯＰＡＭＰ２０５の利得は１であるが、本実施の形態では、利得は、抵抗Ｒ９ａと抵抗Ｒ９ｂの抵抗値をそれぞれＲＡ，ＲＢとすると、１＋ＲＡ／ＲＢとなる。これにより、ＡＭループを構成する各回路の利得の積で決まるＡＭループ特性を必要に応じて変化させることが可能となる。
本発明の送信機の第３の実施の形態を図１２を用いて説明する。本実施の形態においては、電流検出部にＮ型ＭＯＳトランジスタを用いた図１２に示すＶＧＡが図１のＶＧＡ１０９ａとして用いられる。図１２において、ＶＧＡＢ２００は第１の実施の形態と同じであるが、ＩＤＥＴ２０３がＮ型ＭＯＳトランジスタＭＮ１１で構成される。トランジスタＭＮ１１とトランジスタＭＮ３ａがＳＳＷ２０１を介してカレントミラーを構成し、トランジスタＭＮ１１がＶＧＡＢ２００の電流に比例した電流を出力する。ＩＶＣ２０４を構成する抵抗Ｒ１１と容量Ｃ１１の接続先がトランジスタＭＰ３ａのソースとなる。固定電位ＤＣとＯＰＡＭＰ２０５の出力がＤＳＷ１１００ａに入力され、ＤＳＷ１１００ａの出力がＯＰＡＭＰ２０５の反転入力端子に接続される。信号ＡＭＳＩＧとＩＶＣ２０４の出力がＤＳＷ１１００ｂに入力され、ＤＳＷ１１００ｂの出力がＯＰＡＭＰ２０５の非反転入力端子に接続される。
非定振幅変調の場合は第１の実施の形態と同じ動作をする。一方、定振幅変調の場合、固定電位ＤＣはＯＰＡＭＰ２０５の反転入力端子に入力され、ＩＶＣ２０４の出力信号はＯＰＡＭＰ２０５の非反転入力端子に入力される。ＩＶＣ２０４の出力電位がＶＧＡ２００のバイアス電流が増加すると低下するため、第１の実施の形態の場合と異なり、ＯＰＡＭＰ２０５の極性を反転させることによってフィードバックループが構成される。その結果、ＩＤＥＴ２０３とカレントミラーを構成するトランジスタＭＮ３ａを対象にしたＶＧＡＢ２００のバイアス電流が一定となり、トランスコンダクタンスが一定となることで、ＶＧＡの出力レベルのばらつきが低減される。
なお、図示していないが、第２の実施の形態の場合と同様に、ＯＰＡＭＰ２０５の出力とＤＳＷ１１００ａの入力の間に、抵抗を接続し、ＤＳＷ１１００ａの入力と接地の間に別の抵抗を接続することが可能である。これにより、ＡＭループを構成する各回路の利得の積で決まるＡＭループ特性を必要に応じて変化させることが可能となる。
また、図示していないが、第１の実施の形態の図９の場合と同様に、ＳＳＷ２０１とトランジスタＭＮ１１のゲートの間に抵抗を接続すると共に、同ゲートと接地の間に容量を接続する他、ＩＶＣ２０４の容量Ｃ１１を省略することが可能である。図１２のＩＶＣ２０４では電流電圧変換利得が抵抗Ｒ１１の抵抗値により決まり、この抵抗値と、交流成分を除去するのに必要なカットオフ周波数から、容量Ｃ１１の容量値が決まるが、ＳＳＷ２０１とトランジスタＭＮ１１のゲートの間の抵抗の抵抗値と大きくすることで、ゲートに接続する容量の容量値を小さくすることが可能になる。
更に、図示していないが、第１の実施の形態の図１０の場合と同様に、容量Ｃ１１に直列に抵抗を接続することが可能である。ＶＧＡ２００の電流を一定に保つフィードバックループの位相余裕を大きくする効果が得られる。
本発明の送信機の第４の実施の形態を図１３を用いて説明する。本実施の形態においては、図３に示したＶＧＡ１０９ａに対して、ＩＤＥＴ２０３がカレントミラーの縦続接続を用いて構成される。その他の回路は、第１の実施の形態と同様である。本実施の形態で用いられるそのようなＶＧＡ１０９ａを図１３に示す。図１３において、ＩＤＥＴ２０３がＮ型ＭＯＳトランジスタＭＮ１１とＰ型ＭＯＳトランジスタＭＰ３ｂ，ＭＰ１２により構成される。トランジスタＭＮ１１とトランジスタＭＮ３ａがカレントミラーを構成し、更に、トランジスタＭＰ３ｂとトランジスタＭＰ１２がカレントミラーを構成する。第３の実施形態ではＯＰＡＭＰ２０５の極性を反転させたが、本実施の形態ではＯＰＡＭＰ２０５の極性を反転させず、第１，２の実施の形態と同様のフィードバックループが構成される。そして、ＩＤＥＴ２０３とカレントミラーを構成するトランジスタＭＮ３ａを対象にしたＶＧＡＢ２００のバイアス電流が一定となり、トランスコンダクタンスが一定となることで、ＶＧＡの出力レベルのばらつきが低減される。
なお、図示していないが、図１３において、容量Ｃ３ｃに直列に抵抗を接続することが可能である。ＶＧＡ２００の電流を一定に保つフィードバックループの位相余裕を大きくする効果が得られる。
本発明の送信機の第５の実施の形態を図１４を用いて説明する。本実施の形態においては、図３に示したＶＧＡ１０９ａに対して、ＶＧＡＢ２００が差動型として構成される。その他の回路は、第１の実施の形態と同様である。本実施の形態で用いられるそのようなＶＧＡ１０９ａを図１４に示す。図１４のＶＧＡＢ２００は、図３のＶＧＡＢ２００に対してＰ型ＭＯＳトランジスタＭＰ１４、Ｎ型ＭＯＳトランジスタＭＮ１４、抵抗Ｒ１４及び容量Ｃ１４ａ，Ｃ１４ｂが追加された構成となり、差動化される。差動入力信号が端子ＲＦＩＮ，ＲＦＩＮＢから入力され、差動出力信号が端子ＲＦＯＵＴ，ＲＦＯＵＴＢから出力される。利得制御はトランジスタＭＰ３ａとトランジスタＭＰ１４のソース電位により行なわれる。図３に示した第１の実施の形態のＶＧＡ１０９ａに比べ、回路規模が増大するが、差動化により同相雑音除去特性が向上する。
本発明の送信機の第６の実施の形態を図１５を用いて説明する。本実施の形態においては、図３に示したＶＧＡ１０９ａに対して、ＶＧＡＢ２００のトランジスタにトランジスタが追加して直列接続され、更に、ＶＧＡＢ２００にバイアス回路が付加される。その他の回路は、第１の実施の形態と同様である。本実施の形態で用いられるそのようなＶＧＡ１０９ａを図１５に示す。図１５のＶＧＡＢ２００では、図３のＶＧＡＢ２００に対して、抵抗Ｒ３ａが削除され、バイアス回路を構成するＰ型ＭＯＳトランジスタＭＰ１５ｂ、Ｎ型ＭＯＳトランジスタＭＮ１５ｂ、抵抗Ｒ１５及び容量Ｃ１５が追加される。更に、トランジスタＭＮ３ａにＮ型ＭＯＳトランジスタＭＮ１５ａが、トランジスタＭＰ３ａにＰ型ＭＯＳトランジスタＭＰ１５ａが直列に追加される。図３のＶＧＡ１０９ａが用いられる第１の実施の形態に比べ、非定振幅変調の場合のＶＧＡ２００の利得が低いときにトランジスタＭＰ３ａとトランジスタＭＮ３ａのゲートとドレイン間の寄生容量を介してリークする信号を低減し、自己バイアス抵抗を介してリークする信号を除去することで、ＶＧＡ１０９ｂの利得可変範囲を拡大する効果が期待される。
本発明の送信機の第７の実施の形態を図１６を用いて説明する。本実施の形態においては、図３に示したＶＧＡ１０９ａに対して、ＶＧＡＢ２００にバイアス回路が付加される。その他の回路は、第１の実施の形態と同様である。本実施の形態で用いられるそのようなＶＧＡ１０９ａを図１６に示す。図１６のＶＧＡＢ２００では、図３のＶＧＡＢ２００に対して、抵抗Ｒ３ａが削除され、バイアス回路を構成するＰ型ＭＯＳトランジスタＭＰ１５ｂ、Ｎ型ＭＯＳトランジスタＭＮ１５ｂ、抵抗Ｒ１５及び容量Ｃ１５が追加される。図３に示した第１の実施の形態に比べ、非定振幅変調の場合のＶＧＡ２００の利得が低いときに自己バイアス抵抗を介してリークする信号を除去することで、ＶＧＡ１０９ｂの利得可変範囲を拡大する効果が期待される。
本発明の送信機の第８の実施の形態を図１７を用いて説明する。本実施の形態においては、図３に示したＶＧＡ１０９ａに対して、ＶＧＡＢ２００のトランジスタに直列に追加のトランジスタが接続される。その他の回路は、第１の実施の形態と同様である。本実施の形態で用いられるそのようなＶＧＡ１０９ａを図１７に示す。図１７のＶＧＡＢ２００では、図３のＶＧＡＢ２００に対して、トランジスタＭＮ３ａにＮ型ＭＯＳトランジスタＭＮ１５ａが、トランジスタＭＰ３ａにＰ型ＭＯＳトランジスタＭＰ１５ａが直列に追加される。図３に示した第１の実施の形態に比べ、非定振幅変調の場合のＶＧＡ２００の利得が低いときにトランジスタＭＰ３ａとトランジスタＭＮ３ａのゲートとドレイン間の寄生容量を介してリークする信号を低減することで、ＶＧＡ１０９ｂの利得可変範囲を拡大する効果が期待される。
本発明の送信機の第９の実施の形態を図１８を用いて説明する。本実施の形態においては、図１２に示したＶＧＡ即ちＶＧＡ１０９ａに対して、ＶＧＡＢ２００のトランジスタＭＰ３ａがトランジスタＭＮ３ａの負荷になり、更に、バイアス回路が付加される。その他の回路は、第３の実施の形態と同様である。本実施の形態で用いられるそのようなＶＧＡを図１８に示す。図１８のＶＧＡＢ２００では、図１２のＶＧＡＢ２００に対して、抵抗Ｒ３ａが削除されると共にトランジスタＭＰ３ａのゲートが接地され、更に、入力バイアス回路を構成するＮ型ＭＯＳトランジスタＭＮ１８、抵抗Ｒ１８ａ，Ｒ１８ｂ，Ｒ１８ｃ及び容量Ｃ１８が追加される。トランジスタＭＰ３ａは深い３極管領域で動作し、トランジスタＭＮ３ａの負荷となる。利得制御は入力バイアス回路の電源と接続されたトランジスタＭＰ３ａのソース電位により行なわれる。図１２のＶＧＡを用いる第３の実施の形態に比べ、非定振幅変調の場合のＶＧＡ２００の利得が低いときに自己バイアス抵抗を介してリークする信号を除去することで、ＶＧＡ１０９ｂの利得可変範囲を拡大する効果が期待される。
なお、図１９に示すように、ＶＧＡＢ２００のトランジスタＭＰ３ａをインダクタＬ１９に置き換えることが可能である。インダクタＬ１９では電圧降下が起きないので、トランジスタＭＮ３ａに高い電圧を印加することが可能になる。
更に、図２０に示すように、ＶＧＡＢ２００のインダクタＬ１９を抵抗Ｒ２０に置き換えることが可能である。一般に半導体素子上で、抵抗はインダクタに比べて小さい面積で構成されるので、ＶＧＡ１０９ｂを小型にすることができる。
本発明の移動体通信端末による第１０の実施の形態を図２１に示す。本実施の形態の移動体通信端末は、第１〜第９の実施の形態で説明した本発明の送信機を適用して構成されて、２つのモード（ＧＳＭ：ＧＭＳＫ変調、ＥＤＧＥ：８ＰＳＫ変調）に対応する。更に、送受信を通して、４つの周波数帯域、即ち名称が「ＧＳＭ８５０」の帯域（送信周波数は８２４ＭＨｚ〜８４９ＭＨｚ、受信周波数は８６９ＭＨｚ〜８９４ＭＨｚ）、「ＧＳＭ９００」帯域（送信周波数は８８０ＭＨｚ〜９１５ＭＨｚ、受信周波数は９２５ＭＨｚ〜９６０ＭＨｚ）、「ＤＣＳ１８００」帯域（送信周波数は１７１０ＭＨｚ〜１７８５ＭＨｚ、受信周波数は１８０５ＭＨｚ〜１８８０ＭＨｚ）、「ＰＣＳ１９００」帯域（送信周波数は１８５０〜１９１０ＭＨｚ、受信周波数は１９３０ＭＨｚ〜１９９０ＭＨｚ）に対応する。ＧＳＭ及びＥＤＧＥにおいては、使用目的に応じて上記のいずれかの帯域が用いられる。
図２１において、１１８は、送信回路及び後述する受信回路から成る送受信回路であり、半導体集積回路（ＲＦ−ＩＣ）として集積化される。送信回路は、図１の送信回路１１５と同様の範囲の回路構成である。４００は、送受信回路１１８に帯域通過フィルタであるＳＡＷフィルタ４０１ａ〜４０１ｄを含んで成る全体送受信回路であり、モジュールとして集積化される。１１６は、ＰＡ１１２，１１２ａ及び出力信号検波器１１３を含んでなる送信出力回路であり、モジュールとして集積化される。４０６は、送受信回路１１８の受信回路及びＳＡＷフィルタ４０１ａ〜４０１ｄを含んで成る受信機である。
また、図２１において、１１７は、ベースバンド回路であり、大規模集積回路（ＬＳＩ：Large Scale Integrated circuit）として構成される。ベースバンド回路１１７は、送信データや受信データを適切に処理し、送信時にはＩ／Ｑベースバンド信号を直交変調器１００に入力し、受信時には受信機４０６のプログラマブルゲイン増幅器（以下、ＰＧＡと記す）４０４からＩ，Ｑベースバンド信号（Ｉ／Ｑ）が入力される。また、ベースバンド回路１１７は、制御信号（ＣＴＲＬ ＤＡＴＡ）を送受信回路１１８に供給することで、所望の制御を実行する。
本実施の形態の移動体通信端末の送信機４１０には、第１〜第９の実施の形態の送信機に対して、２分周器１０４ｅ、ＶＧＡ１０９ｃ及びＶＧＡ１０９ｄが追加され、４分周器１０４ｃの代わりに４分周と２分周の切り替えが可能な分周器１０４ｆが用いられる。
ＧＳＭ８５０，ＧＳＭ９００の場合には、２分周器１０４ｅ、ＶＧＡ１０９ａ、ＶＧＡ１０９ｂ及びＰＡ１１２が動作し、ＶＧＡ１０９ｃ、ＶＧＡ１０９ｄ及びＰＡ１１２ａは非動作状態に設定される。また、分周器１０４ｆは４分周器として動作する。その他の動作は、第１〜第９の実施の形態と同様である。
ＤＣＳ１８００，ＰＣＳ１９００の場合には、ＶＧＡ１０９ｃ、ＶＧＡ１０９ｄ及びＰＡ１１２ａが動作し、２分周器１０４ｅ、ＶＧＡ１０９ａ、ＶＧＡ１０９ｂ及びＰＡ１１２は非動作状態に設定される。また、分周器１０４ｆは２分周器として動作する。そして、ＶＧＡ１０９ｃはＧＳＭ８５０及びＧＳＭ９００の場合のＶＧＡ１０９ａと同様の動作をする。その他の動作は、第１〜第９の実施の形態と同様である。また、ＴＸＶＣＯ１０８は、ＧＳＭ８５０、ＧＳＭ９００、ＤＣＳ１８００及びＰＣＳ１９００の全てにおいて１．８ＧＨｚ帯で発振する。
受信機４０６は、ダイレクトコンバージョン（直接周波数変換）方式の受信機であり、ＳＡＷフィルタ４０１ａ〜４０１ｄ、低雑音増幅器（以下、ＬＮＡと記す）４０２ａ〜４０２ｄ、ダイレクトコンバージョンミキサ４０３ａ〜４０３ｈ、２分周器１０４ｇ〜１０４ｋ、及び利得を離散的に可変することができるＰＧＡ４０４ａ，４０４ｂとから構成される。なお、ＰＧＡ４０４の代わりに利得を連続的に可変することができるＶＧＡタイプを用いることが可能である。受信機４０６において、ＳＡＷフィルタ４０１ａ〜４０１ｄを除く諸回路によって受信回路が構成される。
動作周波数帯域によって、所望のＳＡＷフィルタに受信信号が入力され、出力をベースバンド回路１１７に出力する。例えば、ＧＳＭ８５０の場合には、受信信号がＳＡＷフィルタ４０１ａに入力され、ＬＮＡ４０２ａ、ダイレクトコンバージョンミキサ４０３ａ，４０３ｂ、ＰＧＡ４０４へと伝達される。ダイレクトコンバージョンミキサ４０３ａ，４０３ｂに入力されるローカル信号は、ＲＦＶＣＯ１０６、２分周器１０４ｇ，１０４ｈを用いて生成される。
図２１における４０５はアンテナスイッチであり、送信時にはＰＡ１１２ａ又はＰＡ１１２から送信される信号とアンテナとを接続し、受信時にはアンテナと適切なＳＡＷフィルタ４０１とを接続する。
なお、送受信回路１１８、送信出力回路１１６及び全体送受信回路４００は、図２１の例に限られるものではなく、例えば、制御回路１１４が送信出力回路１１６に集積化される場合もある。また、受信機４０６の一例としてダイレクトコンバージョン受信機を示したが、それに限られるものではなく、例えば、低ＩＦ受信機やスーパーヘテロダイン受信機を用いることが可能であることは言うまでもない。
以上の第１〜第１０の実施の形態は、定振幅変調方式としてＧＭＳＫ変調を用いるＧＳＭシステムを対象とし、非定振幅変調方式として８ＰＳＫ変調を用いるＥＤＧＥシステムを対象としたが、本発明は、これらに限定されず、定振幅変調方式の通信システム及び非定振幅変調方式の通信方式の全般に適用可能であることは言うまでもない。例えば、非定振幅変調方式としてワイドバンドＣＤＭＡ（Code Division Multiple Access）システムに適用することも可能である。
図２３に本発明の送信機の第１１の実施の形態を示す。本実施の形態の送信機には、上記第１〜第９の実施形態による本発明のＶＧＡ１０９ａが用いられる。本実施の形態の送信機は、第１搬送波周波数生成回路と、第２搬送波周波数生成回路と、ＰＭループと、直交変調器（ＭＯＤ）１００と、ＬＰＦ１０１ａとを含んで構成される。このような構成により、本実施の形態の送信機は、定振幅変調を採用する方式にのみ、例えばＧＳＭ方式への対応が可能である。
第１搬送波周波数生成回路は、中間周波数のＩＦＶＣＯ１０５と８分周器（１／８）１０４ｄとを含んで構成される。また、第２搬送波周波数生成回路は、ＲＦＶＣＯ１０６と、４分周器（１／４）１０４ｃとを含んで構成される。更に、ＰＭループは、ＰＤ１０７、ＬＰＦ１０１ｄ、ＴＸＶＣＯ１０８、ＶＧＡ１０９ａ、ミキサ１０２及びＬＰＦ１０１ｃを含んで構成される。ＶＧＡ１０９ａは、ＴＸＶＣＯ１０８の出力バッファとして備えられる。
ここで、上記構成の送信機の動作を説明する。ベースバンド回路が出力する、ＧＳＭによる定振幅変調のＩ，Ｑベースバンド信号（Ｉ／Ｑ）は、直交変調器１００において第１搬送波周波数を中心周波数とする信号に変換され、不要信号がＬＰＦ１０１ａで抑圧される。ＬＰＦ１０１ａの出力信号は、ＰＤ１０７へ入力される参照信号となる。
ＰＭループにより、上記参照信号とＬＰＦ１０１ｃを経たＰＤ１０７へのフィードバック信号との位相及び周波数が同一になるように制御される。即ち、位相制御ループは、入力信号から生成される参照信号の位相に同期する。その結果、ＶＧＡ１０９ａの出力において、上記参照信号に含まれる位相（又は周波数変調成分）が位相情報として再生され、また、中心周波数は、前記第１、第２搬送波周波数によって決まる所望の周波数に変換される。例えば、ＩＦＶＣＯ１０５の出力周波数が６４０ＭＨｚの場合、第１搬送波周波数は８０ＭＨｚとなり、上記参照信号の中心周波数もまた８０ＭＨｚとなる。従って、ＰＤ１０７へのフィードバック信号の中心周波数は８０ＭＨｚとなる。一方、ＲＦＶＣＯ１０６の出力周波数を３９２０ＭＨｚとすると、前記第２搬送波周波数は９８０ＭＨｚとなる。ＶＧＡ１０９ａの出力信号の中心周波数をミキサ１０２が周波数変換した結果が８０ＭＨｚとなるので、結局、ＶＧＡ１０９ａの出力信号の中心周波数は９００ＭＨｚとなる。
本実施の形態の送信機は、このようなＰＭループを備えることにより、オフセットＰＬＬ送信機となる。
更に、本実施の形態において、ＶＧＡ１０９ａの内部の各スイッチはＧＳＭ側に倒され、ＶＧＡ１０９ａは固定利得増幅器として動作する。そのとき、ＶＧＡ１０９ａは、バイアス電流を一定とするフィードバックループが構成された状態で用いられ、オフセットＰＬＬ送信機の出カレベルのばらつきが低減される。
なお、言うまでもなく、ＶＧＡ１０９ａの内部の各スイッチを省略し、ＶＧＡ１０９ａを常時固定利得増幅器として用いるようにしても差し支えない。そのように構成することはコスト低減の点で望ましい。
図２４に本発明の送信機の第１２の実施の形態を示す。本実施の形態の送信機は、第１１の実施の形態の送信機に対して、２分周器１０４ｅとＶＧＡ１０９ｃが追加され、４分周器の代わりに４分周と２分周の切り替えが可能な分周器１０４ｆが用いられる。このような構成により、本実施の形態の送信機は、２倍異なる周波数帯域への対応が可能なる。そのため、４つの周波数帯域、例えば、ＧＳＭ８５０とＧＳＭ９００、及びＤＣＳ１８００とＰＣＳ１９００への対応が可能になる。なお、ＶＧＡ１０９ｃは、扱う周波数帯域が異なる他はＶＧＡ１０９ａと同様に動作する本発明のＶＧＡである。
送信周波数帯がＧＳＭ８５０とＧＳＭ９００の場合は２分周器１０４ｅとＶＧＡ１０９ａが動作し、ＶＧＡ１０９ｃは非動作状態に設定され、更に、分周器１０４ｆは４分周器として動作する。
送信周波数帯がＤＣＳ１８００とＰＣＳ１９００の場合はＶＧＡ１０９ｃが動作し、２分周器１０４ｅとＶＧＡ１０９ａは非動作状態に設定され、さらに分周器１０４ｆは２分周器として動作する。
本実施の形態において、ＶＧＡ１０９ａ、１０９ｃは定振幅変調の場合の構成、即ち、バイアス電流を一定とするフィードバックループが構成された状態で用いられ、４つの送信周波数帯に対応したオフセットＰＬＬ送信機の出カレベルのばらつきが低減される。
本発明の送信機の第１の実施の形態を説明するための回路構成図。 本発明の第１の実施の形態に用いる可変利得増幅器の構成例を説明するための回路構成図。 本発明の第１の実施の形態に用いる可変利得増幅器の回路例を説明するための回路図。 本発明の第１の実施の形態に用いる１入力１出力スイッチの回路例を説明するための回路図。 図４の１入力１出力スイッチの動作例を示す図。 本発明の第１の実施の形態に用いる２入力１出力スイッチの回路例を説明するための回路図。 図６の２入力１出力スイッチの動作例を示す図。 本発明の第１の実施の形態に用いるスイッチの切り替えタイミングを説明するための図。 本発明の第１の実施の形態に用いる可変利得増幅器の別の回路例を説明するための回路図。 本発明の第１の実施の形態に用いる可変利得増幅器の更に別の回路例を説明するための回路図。 本発明の第２の実施の形態に用いる可変利得増幅器の回路例を説明するための回路図。 本発明の第３の実施の形態に用いる可変利得増幅器の回路例を説明するための回路図。 本発明の第４の実施の形態に用いる可変利得増幅器の回路例を説明するための回路図。 本発明の第５の実施の形態に用いる可変利得増幅器の回路例を説明するための回路図。 本発明の第６の実施の形態に用いる可変利得増幅器の回路例を説明するための回路図。 本発明の第７の実施の形態に用いる可変利得増幅器の回路例を説明するための回路図。 本発明の第８の実施の形態に用いる可変利得増幅器の回路例を説明するための回路図。 本発明の第９の実施の形態に用いる可変利得増幅器の回路例を説明するための回路図。 本発明の第９の実施の形態に用いる可変利得増幅器の別の回路例を説明するための回路図。 本発明の第９の実施の形態に用いる可変利得増幅器の更に別の回路例を説明するための回路図。 本発明の移動体通信端末による第１０の実施の形態を説明するための回路構成図。 本発明に先立ち考察した可変利得増幅器の例を説明するための回路図。 本発明の送信機の第１１の実施の形態を説明するための回路構成図。 本発明の送信機の第１２の実施の形態を説明するための回路構成図。
符号の説明
１００…直交変調器、１０１…低域通過フィルタ、１０２…ミキサ、１０４…分周器、１０５…中間周波数の電圧制御発振器、１０６…無線周波数の電圧制御発振器、１０７…位相比較器、１０８…送信周波数の電圧制御発振器、１０９…可変利得増幅器、１１０…包絡線比較器、１１１…電圧電流変換器、１１２…電力増幅器、１１３…検波器、１１４…制御回路、１１５…送信回路、１１６…送信出力回路、１１７…ベースバンド回路、１１８…送受信回路、１２０…位相制御ループ、１３０…振幅制御ループ、２００…可変利得増幅器本体、２０１…１入力１出力スイッチ、２０２，１１００…２入力１出力スイッチ、２０３…電流検出器、２０４…電流電圧変換器、２０５…演算増幅器、３００…バイアス制御ループ、３０１…バイアス制御ブロック、４００…全体送受信回路、４０１…ＳＡＷフィルタ、４０２…低雑音増幅器、４０３…ダウンコンバージョンミキサ、４０４…プログラマブルゲイン増幅器、４０５…アンテナスイッチ、４０６…受信機、４１０…送信機。

Claims (23)

  1. 入力信号から生成される参照信号の位相に同期する位相制御ループと、
    上記参照信号の包絡線の振幅に追従する振幅制御ループと、
    上記位相制御ループと上記振幅制御ループとに共有され、上記位相制御ループが出力する位相情報と上記振幅制御ループが出力する包絡線情報との合成を利得制御によって行なう第１の可変利得増幅器と、
    上記位相制御ループと上記振幅制御ループの外側に、上記第１の可変利得増幅器の出力振幅を制御して電力増幅器を駆動する第２の可変利得増幅器とを備え、
    上記参照信号が定振幅変調信号の場合と非定振幅変調信号の場合とで上記位相制御ループが共用され、
    上記第１の可変利得増幅器は、
    電源電圧端子と利得に対応するバイアス電流を取り出すためのバイアス電流検出端子とを有し、上記電源電圧端子の電位が変化することによって上記利得が変化する可変利得増幅器本体と、
    上記電源電圧端子と上記バイアス電流検出端子とに接続された、バイアス制御部とを具備してなり、
    上記可変利得増幅器本体と上記バイアス制御部とを含んでなり、定振幅変調信号の場合の利得が所定の値になるように上記バイアス電流を制御するバイアス制御ループを備えていることを特徴とする送信機。
  2. 請求項１において、
    上記バイアス制御部は、
    上記参照信号が定振幅変調信号の場合に上記バイアス電流検出端子に接続されて上記バイアス電流を検出する電流検出器と、
    上記電流検出器が出力する電流を電圧に変換する電流電圧変換器と、
    反転入力端子と非反転入力端子とを有し、出力電圧を上記電源電圧端子に供給する演算増幅器とを具備してなり、
    上記参照信号が非定振幅変調信号の場合は、上記演算増幅器の非反転入力端子に上記参照信号の包絡線信号が入力され、上記電源電圧端子に加え上記反転入力端子にも上記演算増幅器の出力電圧が供給され、
    上記参照信号が定振幅変調信号の場合は、上記電流電圧変換器が出力する電圧が上記演算増幅器の反転入力端子に入力され、非反転入力端子に基準電圧が入力されることを特徴とする送信機。
  3. 請求項１において、
    上記バイアス制御部は、
    上記参照信号が定振幅変調信号の場合に上記バイアス電流検出端子に接続されて上記バイアス電流を検出する電流検出器と、
    上記電流検出器が出力する電流を電圧に変換する電流電圧変換器と、
    反転入力端子と非反転入力端子とを有し、出力電圧を上記電源電圧端子に供給する演算増幅器とを具備してなり、
    上記参照信号が非定振幅変調信号の場合は、上記電源電圧端子に加え上記反転入力端子にも上記演算増幅器の出力電圧が供給され、上記演算増幅器の上記非反転入力端子に上記参照信号の包絡線信号が入力され、
    上記参照信号が定振幅変調信号の場合は、上記電流電圧変換器が出力する電圧が上記演算増幅器の上記非反転入力端子に入力され、上記反転入力端子に基準電圧が入力されることを特徴とする送信機。
  4. 請求項１において、
    上記バイアス制御部は、
    上記参照信号が定振幅変調信号の場合に上記バイアス電流検出端子に接続されて上記バイアス電流を検出する電流検出器と、
    上記電流検出器が出力する電流を電圧に変換する電流電圧変換器と、
    反転入力端子と非反転入力端子とを有し、出力電圧を上記電源電圧端子に供給する演算増幅器と、
    上記演算増幅器の出力端子と接地の間に直列に接続された第１の抵抗と第２の抵抗とを具備してなり、
    上記参照信号が非定振幅変調信号の場合は、上記演算増幅器の上記非反転入力端子に上記参照信号の包絡線信号が入力され、上記第１の抵抗と上記第２の抵抗の接続点が上記反転入力端子に接続され、
    上記参照信号が定振幅変調信号の場合は、上記電流電圧変換器が出力する電圧が上記演算増幅器の上記反転入力端子に入力され、上記非反転入力端子に基準電圧が入力されることを特徴とする送信機。
  5. 請求項１において、
    上記バイアス制御部は、
    上記参照信号が定振幅変調信号の場合に上記バイアス電流検出端子に接続されて上記バイアス電流を検出する電流検出器と、
    上記電流検出器が出力する電流を電圧に変換する電流電圧変換器と、
    反転入力端子と非反転入力端子とを有し、出力電圧を上記電源電圧端子に供給する演算増幅器と、
    上記演算増幅器の出力端子と接地の間に直列に接続された第１の抵抗と第２の抵抗とを具備してなり、
    上記参照信号が非定振幅変調信号の場合は、上記第１の抵抗と上記第２の抵抗の接続点が上記演算増幅器の上記反転入力端子に接続され、上記演算増幅器の上記非反転入力端子に上記参照信号の包絡線信号が入力され、
    上記参照信号が定振幅変調信号の場合は、上記電流電圧変換器が出力する電圧が上記演算増幅器の上記非反転入力端子に入力され、上記反転入力端子に基準電圧が入力されることを特徴とする送信機。
  6. 請求項１において、
    上記可変利得増幅器本体は、
    ソース端子が上記電源電圧端子に接続されたＰ型ＭＯＳトランジスタと、
    ソース端子が接地されたＮ型ＭＯＳトランジスタとを有し、
    上記Ｐ型ＭＯＳトランジスタと上記Ｎ型ＭＯＳトランジスタは、ゲート端子が相互に接続され、かつ、ドレイン端子が相互に接続されており、
    相互接続されたゲート端子が上記バイアス電流検出端子に接続され、更に第１の容量を介して入力端子に接続され、
    相互接続されたドレイン端子が第２の容量を介して出力端子に接続され、
    上記相互接続されたゲート端子と上記相互接続されたドレイン端子との間に抵抗が接続されていることを特徴とする送信機。
  7. 請求項１において、
    上記可変利得増幅器本体は、差動型を成すことを特徴とする送信機。
  8. 請求項２において、
    上記電流検出器は、ソース端子が前記電源電圧端子に接続され、ゲート端子が入力端子となり、ドレイン端子が出力端子となるＰ型ＭＯＳトランジスタで構成され、
    上記電流電圧変換器は、並列に接続された第１の抵抗と容量とで構成され、並列接続の接続点の一方が接地され、他方が上記ドレイン端子に接続され、かつ、上記電流検出器とで上記出力端子が共用されることを特徴とする送信機。
  9. 請求項８において、
    上記電流電圧変換器は、第２の抵抗を更に具備してなり、
    上記第２の抵抗は、上記容量に直列に接続されていることを特徴とする送信機。
  10. 請求項２において、
    上記電流検出器は、ソース端子が前記電源電圧端子に接続され、ゲート端子が第１の抵抗を介して入力端子に接続されると共に容量を介して接地され、ドレイン端子が出力端子となるＰ型ＭＯＳトランジスタで構成され、
    上記電流電圧変換器は、上記ドレイン端子と接地との間に接続された第２の抵抗で構成され、かつ、上記電流検出器とで上記出力端子が共用されることを特徴とする送信機。
  11. 請求項２において、
    前記電流検出器は、ソース端子が接地され、ゲート端子が入力端子となるＮ型ＭＯＳトランジスタと、ソース端子が上記電源電圧端子に接続され、ドレイン端子がゲート端子に接続されかつ上記Ｎ型ＭＯＳトランジスタのドレイン端子に接続された第１のＰ型ＭＯＳトランジスタと、ソース端子が上記電源電圧端子に接続され、ドレイン端子が出力端子となり、ゲート端子が上記第１のＰ型ＭＯＳトランジスタのゲート端子に接続された第２のＰ型ＭＯＳトランジスタとを含んで構成され、
    上記電流電圧変換器は、並列に接続された第１の抵抗と容量とを含んで構成され、接続点の一方が接地され、他方が上記第２のＰ型ＭＯＳトランジスタのドレイン端子に接続され、かつ、上記電流検出器とで上記出力端子が共用されることを特徴とする送信機。
  12. 請求項１１において、
    上記電流電圧変換器は、第２の抵抗を更に具備してなり、
    上記第２の抵抗は、上記容量に直列に接続されていることを特徴とする送信機。
  13. 請求項３において、
    上記電流検出器は、ソース端子が接地され、ゲート端子が入力端子となり、ドレイン端子が出力端子となるＮ型ＭＯＳトランジスタを含んで構成され、
    上記電流電圧変換器は、並列に接続された抵抗と第１の容量とを含んで構成され、並列接続の接続点の一方が上記電源電圧端子に接続され、他方が上記ドレイン端子に接続され、かつ、上記電流検出器とで上記出力端子が共用されることを特徴とする送信機。
  14. 請求項１２において、
    上記電流電圧変換器は、第２の抵抗を更に具備してなり、
    上記第２の抵抗は、上記容量に直列に接続されていることを特徴とする送信機。
  15. ベースバンド信号の処理を行なうベースバンド回路と、
    上記ベースバンド回路から出力される送信ベースバンド信号が入力され、上記送信ベースバンド信号から参照信号を生成する送信機と、
    上記ベースバンド回路に受信ベースバンド信号を出力する受信機と、
    上記送信機の出力への接続と上記受信機の入力への接続とを切り替えるスイッチと、
    上記スイッチに接続されるアンテナとを具備して成り、
    上記送信機は、
    上記参照信号の位相に同期する位相制御ループと、
    上記参照信号の包絡線の振幅に追従する振幅制御ループと、
    上記位相制御ループと上記振幅制御ループとに共有され、上記位相制御ループが出力する位相情報と上記振幅制御ループが出力する包絡線情報との合成を利得制御によって行なう第１の可変利得増幅器と、
    上記位相制御ループと上記振幅制御ループの外側に、上記第１の可変利得増幅器の出力振幅を制御して電力増幅器を駆動する第２の可変利得増幅器とを備え、
    上記参照信号が定振幅変調信号の場合と非定振幅変調信号の場合とで上記位相制御ループが共用され、
    上記第１の可変利得増幅器は、
    電源電圧端子と利得に対応するバイアス電流を取り出すためのバイアス電流検出端子とを有し、上記電源電圧端子の電位が変化することによって上記利得が変化する可変利得増幅器本体と、
    上記電源電圧端子と上記バイアス電流検出端子とに接続された、バイアス制御部とを具備してなり、
    上記可変利得増幅器本体と上記バイアス制御部とを含んでなり、定振幅変調信号の場合の利得が所定の値になるように上記バイアス電流を制御するバイアス制御ループを備えていることを特徴とする移動体通信端末。
  16. 請求項１５において、
    上記バイアス制御部は、
    上記参照信号が定振幅変調信号の場合に上記バイアス電流検出端子に接続されて上記バイアス電流を検出する電流検出器と、
    上記電流検出器が出力する電流を電圧に変換する電流電圧変換器と、
    反転入力端子と非反転入力端子とを有し、出力電圧を上記電源電圧端子に供給する演算増幅器とを具備してなり、
    上記参照信号が非定振幅変調信号の場合は、上記演算増幅器の非反転入力端子に上記参照信号の包絡線信号が入力され、上記電源電圧端子に加え上記反転入力端子にも上記演算増幅器の出力電圧が供給され、
    上記参照信号が定振幅変調信号の場合は、上記電流電圧変換器が出力する電圧が上記演算増幅器の反転入力端子に入力され、非反転入力端子に基準電圧が入力されることを特徴とする移動体通信端末。
  17. 請求項１５において、
    上記バイアス制御部は、
    上記参照信号が定振幅変調信号の場合に上記バイアス電流検出端子に接続されて上記バイアス電流を検出する電流検出器と、
    上記電流検出器が出力する電流を電圧に変換する電流電圧変換器と、
    反転入力端子と非反転入力端子とを有し、出力電圧を上記電源電圧端子に供給する演算増幅器とを具備してなり、
    上記参照信号が非定振幅変調信号の場合は、上記電源電圧端子に加え上記反転入力端子にも上記演算増幅器の出力電圧が供給され、上記演算増幅器の上記非反転入力端子に上記参照信号の包絡線信号が入力され、
    上記参照信号が定振幅変調信号の場合は、上記電流電圧変換器が出力する電圧が上記演算増幅器の上記非反転入力端子に入力され、上記反転入力端子に基準電圧が入力されることを特徴とする移動体通信端末。
  18. 請求項１５において、
    上記可変利得増幅器本体は、
    ソース端子が上記電源電圧端子に接続されたＰ型ＭＯＳトランジスタと、
    ソース端子が接地されたＮ型ＭＯＳトランジスタとを有し、
    上記Ｐ型ＭＯＳトランジスタと上記Ｎ型ＭＯＳトランジスタは、ゲート端子が相互に接続され、かつ、ドレイン端子が相互に接続されており、
    相互接続されたゲート端子が上記バイアス電流検出端子に接続され、更に第１の容量を介して入力端子に接続され、
    相互接続されたドレイン端子が第２の容量を介して出力端子に接続され、
    上記相互接続されたゲート端子と上記相互接続されたドレイン端子との間に抵抗が接続されていることを特徴とする移動体通信端末。
  19. 請求項１６において、
    上記電流検出器は、ソース端子が前記電源電圧端子に接続され、ゲート端子が入力端子となり、ドレイン端子が出力端子となるＰ型ＭＯＳトランジスタを含んで構成され、
    上記電流電圧変換器は、並列に接続された抵抗と容量とを含んで構成され、並列接続の接続点の一方が接地され、他方が上記ドレイン端子に接続され、かつ、上記電流検出器とで上記出力端子が共用されることを特徴とする移動体通信端末。
  20. 請求項１７において、
    上記電流検出器は、ソース端子が接地され、ゲート端子が入力端子となり、ドレイン端子が出力端子となるＮ型ＭＯＳトランジスタを含んで構成され、
    上記電流電圧変換器は、並列に接続された抵抗と容量とを含んで構成され、並列接続の接続点の一方が上記電源電圧端子に接続され、他方が上記ドレイン端子に接続され、かつ、上記電流検出器とで上記出力端子が共用されることを特徴とする移動体通信端末。
  21. 入力信号から生成される参照信号の位相に同期する位相制御ループを備え、
    上記位相制御ループは、位相制御のための利得制御を行なう第１の可変利得増幅器を備え、
    上記位相制御ループと上記振幅制御ループの外側に、上記第１の可変利得増幅器の出力振幅を制御して電力増幅器を駆動する第２の可変利得増幅器を備え、
    上記第１の可変利得増幅器は、
    電源電圧端子と利得に対応するバイアス電流を取り出すためのバイアス電流検出端子とを有し、上記電源電圧端子の電位が変化することによって上記利得が変化する可変利得増幅器本体と、
    上記電源電圧端子と上記バイアス電流検出端子とに接続されたバイアス制御部とを具備してなり、
    上記可変利得増幅器本体と上記バイアス制御部とを含んでなり、上記利得が所定の値になるように上記バイアス電流を制御するバイアス制御ループを備えていることを特徴とする送信機。
  22. 請求項２１において、
    上記バイアス制御部は、
    上記バイアス電流検出端子に接続されて上記バイアス電流を検出する電流検出器と、
    上記電流検出器が出力する電流を電圧に変換する電流電圧変換器と、
    反転入力端子と非反転入力端子とを有し、出力電圧を上記電源電圧端子に供給する演算増幅器とを具備してなり、
    上記電流電圧変換器が出力する電圧が上記演算増幅器の反転入力端子に入力され、非反転入力端子に基準電圧が入力されることを特徴とする送信機。
  23. 請求項２１において、
    上記可変利得増幅器本体は、
    ソース端子が上記電源電圧端子に接続されたＰ型ＭＯＳトランジスタと、
    ソース端子が接地されたＮ型ＭＯＳトランジスタとを有し、
    上記Ｐ型ＭＯＳトランジスタと上記Ｎ型ＭＯＳトランジスタは、ゲート端子が相互に接続され、かつ、ドレイン端子が相互に接続されており、
    相互接続されたゲート端子が上記バイアス電流検出端子に接続され、更に第１の容量を介して入力端子に接続され、
    相互接続されたドレイン端子が第２の容量を介して出力端子に接続され、
    上記相互接続されたゲート端子と上記相互接続されたドレイン端子との間に抵抗が接続されていることを特徴とする送信機。
JP2005254344A 2004-12-21 2005-09-02 送信機及びそれを用いた移動体通信端末 Expired - Fee Related JP4690835B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005254344A JP4690835B2 (ja) 2004-12-21 2005-09-02 送信機及びそれを用いた移動体通信端末
US11/304,914 US7519337B2 (en) 2004-12-21 2005-12-16 Transmitter and mobile communication terminal using the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004368962 2004-12-21
JP2004368962 2004-12-21
JP2005254344A JP4690835B2 (ja) 2004-12-21 2005-09-02 送信機及びそれを用いた移動体通信端末

Publications (3)

Publication Number Publication Date
JP2006203854A JP2006203854A (ja) 2006-08-03
JP2006203854A5 JP2006203854A5 (ja) 2007-12-20
JP4690835B2 true JP4690835B2 (ja) 2011-06-01

Family

ID=36596624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005254344A Expired - Fee Related JP4690835B2 (ja) 2004-12-21 2005-09-02 送信機及びそれを用いた移動体通信端末

Country Status (2)

Country Link
US (1) US7519337B2 (ja)
JP (1) JP4690835B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007043444A (ja) * 2005-08-03 2007-02-15 Matsushita Electric Ind Co Ltd 半導体集積回路
US7729671B2 (en) * 2006-12-06 2010-06-01 Broadcom Corporation Method and system for enhancing efficiency by modulating power amplifier gain
US8023556B2 (en) * 2007-03-30 2011-09-20 Silicon Laboratories Inc. Autonomously generating ramp profiles in a transceiver
JPWO2009025021A1 (ja) * 2007-08-20 2010-11-18 パナソニック株式会社 送信回路、無線基地局装置、及び無線端末装置
US8280324B2 (en) * 2008-04-17 2012-10-02 Broadcom Corporation Method and system for closed loop power control in wireless systems
KR101676003B1 (ko) * 2010-06-09 2016-11-14 삼성전자주식회사 무선주파수인식 태그 및 그것의 신호 수신 방법
JP5624569B2 (ja) * 2012-02-17 2014-11-12 株式会社東芝 電力増幅装置
TWI730372B (zh) * 2019-08-07 2021-06-11 瑞昱半導體股份有限公司 無線傳輸電路與控制方法
JP7494718B2 (ja) * 2020-12-09 2024-06-04 住友電気工業株式会社 増幅装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004007631A (ja) * 2002-05-01 2004-01-08 Agilent Technol Inc 出力電力制御システム
JP2004007446A (ja) * 2002-05-31 2004-01-08 Renesas Technology Corp 通信用半導体集積回路および無線通信装置、送信器並びに送信起動方法
JP2004140518A (ja) * 2002-10-16 2004-05-13 Renesas Technology Corp 高周波電力増幅用電子部品および無線通信システム
JP2005504458A (ja) * 2001-05-29 2005-02-10 エリクソン インコーポレイテッド 高レベル変調方法および装置
JP2006067574A (ja) * 2004-08-26 2006-03-09 Renesas Technology Corp 送信機及びそれを用いた無線通信端末

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4788509A (en) * 1986-08-15 1988-11-29 Itt Gallium Arsenide Technology Center, A Division Of Itt Corporation Phase shifter
US5311143A (en) * 1992-07-02 1994-05-10 Motorola, Inc. RF amplifier bias control method and apparatus
JP3986161B2 (ja) * 1998-06-02 2007-10-03 富士通株式会社 信号伝送用ドライバ回路
US6178313B1 (en) * 1998-12-31 2001-01-23 Nokia Mobile Phones Limited Control of gain and power consumption in a power amplifier
US6321074B1 (en) * 1999-02-18 2001-11-20 Itron, Inc. Apparatus and method for reducing oscillator frequency pulling during AM modulation
US6427067B1 (en) * 1999-06-10 2002-07-30 The Whitaker Corporation Detector driven bias circuit for power transistors
DE10106616A1 (de) * 2001-02-13 2002-08-22 Siemens Ag Verfahren zur Regelung der Verstärkung eines hochfrequenten Signals
JP2003037454A (ja) * 2001-07-23 2003-02-07 Hitachi Ltd 高周波電力増幅回路
JP3942013B2 (ja) * 2002-01-28 2007-07-11 株式会社ルネサステクノロジ 通信用半導体集積回路および無線通信装置
GB2389251B (en) * 2002-05-31 2005-09-07 Hitachi Ltd A communication semiconductor integrated circuit, a wireless communication apparatus, and a loop gain calibration method
GB2389253B (en) 2002-05-31 2005-09-21 Hitachi Ltd Transmitter and semiconductor integrated circuit for communication
GB2412513B (en) * 2002-05-31 2006-03-08 Renesas Tech Corp Apparatus for radio telecommunication system and method of building up output power
JP2004328107A (ja) * 2003-04-22 2004-11-18 Renesas Technology Corp 高周波電力増幅用半導体集積回路および高周波電力増幅用電子部品並びに無線通信システム
GB2404506B (en) * 2003-07-31 2006-02-22 Renesas Tech Corp Method of ramping up output level of power amplifier of radio communication system,communication semiconductor integrated circuit,& radio communication system
US6952567B2 (en) 2003-09-26 2005-10-04 Skyworks Solutions, Inc. Envelope error extraction in IF/RF feedback loops

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005504458A (ja) * 2001-05-29 2005-02-10 エリクソン インコーポレイテッド 高レベル変調方法および装置
JP2004007631A (ja) * 2002-05-01 2004-01-08 Agilent Technol Inc 出力電力制御システム
JP2004007446A (ja) * 2002-05-31 2004-01-08 Renesas Technology Corp 通信用半導体集積回路および無線通信装置、送信器並びに送信起動方法
JP2004140518A (ja) * 2002-10-16 2004-05-13 Renesas Technology Corp 高周波電力増幅用電子部品および無線通信システム
JP2006067574A (ja) * 2004-08-26 2006-03-09 Renesas Technology Corp 送信機及びそれを用いた無線通信端末

Also Published As

Publication number Publication date
JP2006203854A (ja) 2006-08-03
US20060135093A1 (en) 2006-06-22
US7519337B2 (en) 2009-04-14

Similar Documents

Publication Publication Date Title
JP4690835B2 (ja) 送信機及びそれを用いた移動体通信端末
US7493098B2 (en) Semiconductor integrated circuit
US8923780B2 (en) Method and system for sharing low noise amplifier circuitry in a single chip bluetooth and wireless local area network
US8665016B2 (en) Supply tracking
US7817962B2 (en) Polar transmitter amplifier with variable output power
JP4118275B2 (ja) 送信装置および無線通信機器
JP4406378B2 (ja) 送信機及びそれを用いた移動体通信端末
US6606489B2 (en) Differential to single-ended converter with large output swing
WO2004057768A1 (ja) 送信回路およびそれを用いた送受信機
JP2005072031A (ja) 高周波用半導体装置および通信用電子部品並びに無線通信システム
US7463176B2 (en) DAC module and applications thereof
EP3134966B1 (en) Differential cascode amplifier with selectively coupled gate terminals
US8145146B2 (en) RF transmitter front-end and applications thereof
JP2006067574A (ja) 送信機及びそれを用いた無線通信端末
US8884702B2 (en) Power amplifier with supply switching
JP2006287337A (ja) 無線送信機
JP4245391B2 (ja) 無線通信システムおよび通信用半導体集積回路
JP2006190021A (ja) 半導体集積回路装置および無線通信システム
US20050136847A1 (en) Communication semiconductor integrated circuit device and electrical apparatus
JP2007228244A (ja) 送信装置
JP2005143048A (ja) 高周波電力増幅器モジュール

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071105

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100323

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110218

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees