JP4688632B2 - サブキャリアおよび半導体装置 - Google Patents

サブキャリアおよび半導体装置 Download PDF

Info

Publication number
JP4688632B2
JP4688632B2 JP2005312319A JP2005312319A JP4688632B2 JP 4688632 B2 JP4688632 B2 JP 4688632B2 JP 2005312319 A JP2005312319 A JP 2005312319A JP 2005312319 A JP2005312319 A JP 2005312319A JP 4688632 B2 JP4688632 B2 JP 4688632B2
Authority
JP
Japan
Prior art keywords
subcarrier
insulating base
conductor layer
wiring conductor
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005312319A
Other languages
English (en)
Other versions
JP2007123464A (ja
Inventor
尚人 井手
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2005312319A priority Critical patent/JP4688632B2/ja
Publication of JP2007123464A publication Critical patent/JP2007123464A/ja
Application granted granted Critical
Publication of JP4688632B2 publication Critical patent/JP4688632B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Light Receiving Elements (AREA)

Description

本発明は、光通信分野等で用いられ、フォトダイオード(PD)、半導体レーザ(LD)等の半導体素子を搭載するためのサブキャリアおよびそれを用いた半導体装置に関する。
従来、光通信分野においては、半導体装置が高周波信号を電気−光変換し光ファイバ等へ光信号として出力するために用いられており、10Gビット/秒(bps)を超えるデータ通信のビットレートを持つものが広く用いられるようになってきている。
従来のPD,LD等の半導体素子を具備した半導体装置を図4に示す。図4に示すように、101は半導体素子を搭載するためのサブキャリア、102はPD、103aはPD102の電極とサブキャリア101の表面の配線導体層とを電気的に接続する第一のボンディングワイヤ、103bはサブキャリア101の表面の配線導体層と回路基板120の回路配線とを電気的に接続するための第二のボンディングワイヤである。
また、104はLD、105はLD搭載用のサブマウント、106は測温素子、107はペルチェ素子、108はセラミックス等から成る上面の中央部に凹部を有する基体である。
また、109は金属等から成る蓋体、110は金属等から成る筒状の光ファイバ固定部材(以下、固定部材ともいう)、111は光ファイバ、112は外部リード端子、120はPD102により光−電気変換された電気信号を増幅したり、外部リード端子への接続を容易にする等のための回路やインピーダンス整合用の線路導体等の回路配線が形成された回路基板である。
サブキャリア101は、図5に示すように、セラミックス等から成る略直方体の絶縁基台113の表面に導体層から成る機能部が形成されており、絶縁基台113の一側面にPDが搭載される搭載部114aが形成され、絶縁基台113の搭載部114aから上面にかけて第一の配線導体層114bが形成され、搭載部114aに近接する部位から上面にかけて第二の配線導体層114cが形成されている。さらに、絶縁基台113の下面には、基体108の凹所の底面(以下、実装面ともいう)に金(Au)−錫(Sn)ろう材等を介して接着固定される下部導体層114fが形成されている。
PD102は、サブキャリア101の搭載部114aにAu−Snろう材等を介して接着固定される。サブキャリア101に搭載されたPD102は、LD104の後方から放射された光をモニタするもので、PD102の主面に形成された受光面がLD104と光学的に結合するように接着固定されている。また、基体108の実装面には、LD104および測温素子106が搭載されたサブマウント105がペルチェ素子107を介して載置されている。
光ファイバ111は、LD104から発光される光を半導体装置の外部に伝送するものである。
基体108の下面には、外部リード端子112が固定されており、PD102やLD104,測温素子106,ペルチェ素子107等が電気的に接続されている。また、基体108の上面に蓋体109がシーム溶接法等により実装面を封止するように接合されることにより、半導体装置を気密に封止する。
この半導体装置は以下のようにして製作される。まず、PD102をサブキャリア101の搭載部114aにAu−Sn合金等から成る低融点ろう材を介して接着固定することにより、PD102を固定するとともにPD102の一方の電極を第一の配線導体層114bに電気的に接続する。次に、PD102の他方の電極と第二の配線導体層114cとを、Auやアルミニウム(Al)等からな成る第一のボンディングワイヤ103aを介して電気的に接続する。そして、PD102が搭載されたサブキャリア101を、その下部導体層114fを基体108の実装面にAu−Sn合金やSn−鉛(Pb)合金等から成るろう材を介して接着固定することで基体108に電気的に接続する。
次に、サブキャリア101の第一の配線導体層114bおよび第二の配線導体層114cを、回路基板120の回路配線に、AuやAl等からなる第二のボンディングワイヤ103bにより電気的に接続する。そして、LD104と測温素子106とを上面にろう材を介して接着固定したサブマウント105を、予めろう材を介して基体108の実装面に接着固定したペルチェ素子107の上面にろう材を介して接着固定する。
また、このような半導体装置は、PD102やLD104等の半導体素子,測温素子106,ペルチェ素子107,回路基板120等の数多くの部品が基体108の実装面に高密度に接着固定されて構成されることから、近年は、より正確で低雑音な光−電気(電気−光)変換機能を有するとともに、半導体装置の軽薄短小化や量産性向上を目的とし、性能を低下させることなく自動実装が可能な部品が要求されている。
しかしながら、上記のPD102が搭載されたサブキャリア101では、基体108の実装面に搬送治具等を用いて載置される際、搭載部114aを含む全ての配線導体層や第一のボンディングワイヤ103a,PD102が絶縁基台113の外周面から保護されることなく露出、突出する。
したがって、これら露出、突出した部位の特に第一の配線導体層114bと接続部114dおよび第二の配線導体層114cとボンディング部114eが電気的に接続される絶縁基材113の稜部が搬送治具と接触し、その稜部で導体層が傷付いたり、削り取られて、第一の配線導体層114bと接続部114dおよび第二の配線導体層114cとボンディング部114eが断線したり、導通抵抗が増大してしまうという問題点があった。
これらの問題点を解決するために、サブキャリア101の上面と一側面との間の稜部の部位にそれぞれ第一および第二の配線導体層を覆うようにL字状の接続金具を接合することにより、半導体装置の組立工程でサブキャリア101をコレット等の搬送治具で挟んで移動させた際に、搬送治具の接触等によって第一および第二の配線導体層に断線不良や導通抵抗の増大等が発生することを防止し、電気的な接続の信頼性を向上させるような構造が提案されている(例えば、特許文献1参照)。
また、LD104からの発光を正確に低雑音でPD102がモニタできるように、従来から提案されているサブキャリア101には、PD102の受光面におけるLD104から発光される光の反射光がLD104の発光源側に戻ることによるLD104の発光特性に与える影響を抑制するために、サブキャリア101のPD102が搭載される導体層から成るPD搭載部114aが形成される一側面をLD104の発光光軸に対し、斜めになるようにサブキャリア101の一側面をサブキャリア101の底部に対し所定の角度を有するようにし、PD102の受光面におけるLD104から発光される光の反射光がLD104の発光源側に戻らないようにする構造が提案されている。(例えば、特許文献2参照)。
特開2004-140187号公報 特許第2927088号公報
しかしながら、上記従来の半導体装置においては、先にPD102をサブキャリア101に搭載しておく必要があるが、PD102をPD搭載部114aにAu−Snろう材等を介して接着固定する際や、ボンディングワイヤ103aで接続する際に、サブキャリア101のPD搭載部114aを上側に向けるとともに搬送治具やボンディングキャピラリーに対して平行となるように保持して作業しなければならない。
このとき、サブキャリア101のPD102搭載部が形成される一側面がサブキャリア101の下部導体層114fを形成するための下部面に対して、斜めの角度を有しているため、絶縁基台113の外形加工の寸法ばらつきや、サブキャリア101の一側面と底部とからなる斜め角度の加工のばらつきや、サブキャリア101を固定する固定治具の加工のばらつきによって、サブキャリア101と固定治具との間に生じる空隙によってがたつきが生じ、サブキャリア101のPD搭載部114aを上側に向けた状態で搬送治具やボンディングキャピラリーに対して平行な状態に保持するには極めて困難である。そのため、PD102がサブキャリア101に搭載される際に、PD102の搬送治具がサブキャリア101に接触して配線導体層を傷付けたり、PD102と搭載部114aとの間で、十分なろう材フィレットができず、強固な接着固定ができないという問題点や、PD102の搭載位置を正確に決めることができないという問題点があった。
また、ボンディングワイヤ103aでボンディング部114eに接続する際に、ボンディングワイヤを導くキャピラリーが、PD102やボンディング部114eに対して斜めになってしまうことから、ワイヤボンディングする際に、キャピラリーがPD102を破壊したり、ボンディングワイヤ103aが十分にボンディング部114eに接触することができず、ボンディングワイヤでPD102やボンディング部114eと接合することができないという問題点があった。
したがって、本発明は上記の種々の問題点に鑑みて完成されたものであり、その目的は、半導体装置の組立の際、半導体素子が搭載されたサブキャリアを衝突等の外的要因から破壊されることを効果的に防止でき、歩留りや生産性が高いとともに、高周波数の電気信号を正確に低雑音で伝送することができる半導体素子のサブキャリアおよび半導体装置を提供することにある。
本発明の半導体素子のサブキャリアは、略直方体の絶縁基台と、該絶縁基台の一側面に形成された、半導体素子が接合される搭載部と、前記絶縁基台の上面から前記一側面にかけて形成された配線導体層と、該配線導体層の前記絶縁基台の上面に位置する部位から前記一側面に位置する部位にかけて前記配線導体層を覆うように接合されたL字状の接続金具とを具備したサブキャリアにおいて、前記接続金具の前記絶縁基台の上面に位置する部位の上側主面を前記絶縁基台の底面に対して傾斜面としたことを特徴とする。
本発明の光半導体素子のサブキャリアにおいて、好ましくは、前記接続金具の前記絶縁基台の上面に位置する部位のうち、一部の上側主面を前記絶縁基台の底面に対して傾斜面とし、他の一部の上側主面を前記絶縁基台の底面に対して略平行にしたことを特徴とする。
本発明の光半導体装置は、上面に凹部が形成された基体と、前記凹部の底面に、前記接続金具の前記絶縁基台の上面に位置する部位の上側主面を前記凹部の底面に対して略平行に載置された上記本発明のサブキャリアと、該サブキャリアの前記搭載部に接合されるとともに前記配線導体層に電気的に接続された半導体素子と、前記基体の上面の前記凹部の周囲に接合された蓋体とを具備したことを特徴とする。
本発明のサブキャリアは、サブキャリアが具備する接続金具の、絶縁基台の上面に位置する部位の上側主面を、絶縁基台の底面に対して傾斜面としたことから、絶縁基台の一側面から上面にかけて、絶縁基台に斜めの角度をつけることなく、略直方体状に形成できる。よって、PD等の半導体素子を搭載部にAu−Snろう材等を介して接着固定する際や、半導体素子と配線導体層とをボンディングワイヤで接続する際に、サブキャリアの搭載部を半導体素子の搬送治具やサブキャリア固定治具に対し、平行な状態に精度よくかつ安定に保持することができる。
さらに、半導体素子をサブキャリアに搭載する際、半導体素子の搬送治具が移動したときにサブキャリアに接触して配線導体層を傷付けたり、半導体素子を破壊することのない、良好な半導体素子の搬送ができる。また、搬送治具にて搬送してきた半導体素子と搭載部とを平行な状態にすることができることから、半導体素子と搭載部との間で、十分なろう材フィレットを形成させることができるようになり、半導体素子の強固な接着固定ができる。
また、搬送治具にて搬送してきた半導体素子と搭載部とを平行な状態にすることができることから、例えば、画像装置で搭載部を認識して半導体素子の搭載位置を決める場合に、画像焦点がぼやけることなく、鮮明なパターンとして認識できるようになり、半導体素子の搭載位置を正確に決めることができる。
また、ボンディングワイヤでサブキャリアに形成された配線導体層のボンディング部に接続する際に、ボンディングワイヤを導くキャピラリーと、半導体素子やボンディング部が平行になることから、キャピラリーが半導体素子を破壊したりすることがなくなり、また、ボンディング部へのワイヤボンディング接合を良好に行うことができる。
また、半導体素子がPD等の光半導体素子から成る場合、LD等の光源からの発光を、PDが正確に低雑音でモニタできるように、PDの受光面からの反射光がLDの発光源側に戻ることによるLDの発光特性に与える影響を防止するために、PDの主面に形成された受光面をLDの発光光軸に対し所定の角度を持たせ、PDから発光される光の反射光がLDの発光源側に戻らないようにする必要があるが、本発明では、半導体装置を構成する基体の底面に所定の斜めの角度でサブキャリアを実装するだけで、容易にサブキャリアに搭載されたPDの受光面をLDからの発光軸に対して所定の角度を持たせることができる。そして、このようにサブキャリアが斜めに実装されても接続金具の上側主面が所定の角度を有しているため、接続金具の上側主面を基体の底面と平行にすることができる。よって、この接続金具の上側主面と基体に形成した回路導体とが平行となり、ボンディングワイヤ等で良好に電気的な接続を行なうことができる。
本発明のサブキャリアは、サブキャリアに具備する接続金具の絶縁基台の上面に位置する部位のうち、一部の上側主面を絶縁基台の底面に対して傾斜面とし、他の一部の上側主面を絶縁基台の底面に対して略平行にしたことにより、半導体素子がPDから成る場合にPDの受光面をLD等の光源からの発光軸に対して垂直な状態や、所定の角度を持たせた状態のいずれも自由に選択して半導体装置に設置することができるようになる。
すなわち、半導体装置を構成する基体にサブキャリアを設置する際、PDの受光面をLD等の光源からの発光軸に対して垂直な状態にする場合には、サブキャリアを傾けることなく半導体素子が搭載された一側面を基体の底面に直交するように搭載すればよく、このとき、接続金具の他の一部の上側主面が基体の底面と平行になり、この接続金具の他の一部と基体に設けられた回路配線とを、互いに平行な関係にすることによって良好にボンディングワイヤ等で電気的に接続することができる。一方、PDの受光面をLD等の光源からの発光軸に対して所定の角度を持たせた状態にする場合には、サブキャリアを傾けて半導体装置を構成する基体に設置すると、半導体素子が搭載された一側面が所定の角度で傾斜するとともに接続金具の一部の上側主面を基体の底面と平行にすることができ、この接続金具の一部と基体に設けられた回路配線とを、互いに平行な関係にすることによって良好にボンディングワイヤ等で電気的に接続することができる。以上より、サブキャリアの使用汎用性を向上させ、安価な半導体装置を提供することができる。
本発明の半導体装置は、上面に凹部が形成された基体と、凹部の底面に、接続金具の絶縁基台の上面に位置する部位の上側主面を凹部の底面に対して略平行に載置された上記本発明のサブキャリアと、サブキャリアの搭載部に接合されるとともに配線導体層に電気的に接続された半導体素子と、基体の上面の凹部の周囲に接合された蓋体とを具備したことにより、電気的接続の信頼性の高い、高周波数の電気信号を正確に低雑音で伝送することができる、本発明のサブキャリアを用いた高信頼性かつ高性能のものとなる。
本発明のサブキャリアおよび半導体装置について以下に詳細に説明する。なお、本実施の形態の一例においては、サブキャリアに搭載される半導体素子としてPDから成る光半導体素子を例に挙げて説明する。図1は、本発明の半導体装置について実施の形態の各種例を示す断面図、図3は本発明のサブキャリアについて実施の形態の一例を示す斜視図である。
これらの図において、1はサブキャリア、2は半導体素子としてのPD、3aはPD2の電極(図示せず)とサブキャリア1の表面の配線導体層とを電気的に接続する第一のボンディングワイヤ、3bはサブキャリア1の表面の配線導体層(図示せず)と回路基板20の回路配線(図示せず)とを電気的に接続するための第二のボンディングワイヤ、4はLD、5はサブマウント、6は測温素子、7はペルチェ素子、8は上面の中央部に凹部を有する基体、9は蓋体、10は固定部材、11は光ファイバ、12は外部リード端子である。
また、13はサブキャリア1を構成する略直方体の絶縁基台、14aは絶縁基台13の一側面に形成された導体層としての搭載部である。また、14b,14cは絶縁基台13の表面に形成された配線導体層であり、本例では第一の配線導体層14bと第二の配線導体層14cとから成る。さらに、14dは第一の配線導体層14bの一部から成り、搭載部14aに電気的に接続する接続部、14eは第二の配線導体層14cの一部から成り、第一のボンディングワイヤ3aがボンディングされるボンディング部、14fは基体8の底板部8aの上面にAu−Snろう材等を介して接着固定される下部導体層、15a、15bは第一および第二の配線導体層14b、14cの絶縁基台13の上面と一側面との間の稜部にそれぞれ第一および第二の配線導体層14b、14cを覆うように接合された接続金具である。
なお、第一の配線導体層14bは搭載部14aに直接的に接続されるように搭載部14aと一体的に形成されているが、第二の配線導体層14cと同様に搭載部14aとは別々に形成してボンディングワイヤで電気的に接続してもよい。また、第二の配線導体層14cは第一のボンディングワイヤ3aを介してPD2の露出した主面や受光面等に形成された電極等に電気的に接続される。
さらに、20は、第二のボンディングワイヤ3bを介して絶縁基台13の配線導体層と電気的に接続される回路基板である。この回路基板20は、PD2を制御するための制御回路やインピーダンス整合用の線路導体等が形成されたものであり、その上面には線路導体等の回路配線が形成されており、第一の配線導体層4bおよび第二の配線導体層4cを、回路基板20の回路配線や線路導体に、AuやAl等からなる第二のボンディングワイヤ3bにより電気的に接続する。
本発明のサブキャリアは、略直方体の絶縁基台13と、絶縁基台13の一側面に形成された、半導体素子(PD2)が接合される搭載部14aと、絶縁基台13の上面から一側面にかけて形成された、搭載部に接続される第一の配線導体層14bおよび半導体素子に電気的に接続される第二の配線導体層14cと、第一および第二の配線導体層14b,14cの絶縁基台13の上面と一側面との間の稜部にそれぞれ第一および第二の配線導体層14b,14cを覆うように接合された接続金具15a、15bとを具備した構成である。
そして本発明においては、接続金具15a、15bは、絶縁基台13の上面に位置する部位の接続金具15a、15bの上側主面が、サブキャリア1の底面に対して傾斜面となっている。
好ましくは、L字状の接続金具15a、15bは、絶縁基台13の上面に位置する部位のうち、接続金具15a、15bの一部の上側主面を絶縁基台1の底面に対して傾斜面とし、他の一部の15a、15b上側主面を絶縁基台13の底面に対して平行面とするのがよい。
また、本発明のサブキャリア1を用いた半導体装置30は、上面に凹部が形成されているとともに凹部から外側面にかけて形成された貫通孔を有する基体8と、貫通孔に嵌着された筒状の光ファイバ固定部材10と、凹部の底面に載置された本発明のサブキャリア1と、サブキャリア1の導体層に接合されるとともに第一および第二の配線導体層14b,14cに電気的に接続された半導体素子2と、ペルチェ素子7を介して載置されたLD4および測温素子6が搭載されたサブマウント5とを具備しており、基体8の側壁部8bの上面に蓋体9を取着することにより気密封止されている。
基体8は、底板部8aと側壁部8bとから成り、上面に各種部品を収容するための凹部が形成されている。この基体8は、底板部8aと側壁部8bとが一体的に形成されたものであってもよい。基体8の側壁部8bには凹部から外側面にかけて貫通孔が形成され、その貫通孔には光ファイバ11を固定するための筒状の固定部材10が嵌着接合されている。
本発明のサブキャリア1において、絶縁基台13は、セラミックス(焼結体)等の絶縁材料から成り、例えば酸化アルミニウム(Al)質焼結体、窒化アルミニウム(AlN)質焼結体、炭化珪素(SiC)質焼結体、窒化珪素(Si)質焼結体、ガラスセラミックス等から成る。
絶縁基台13に形成された第一および第二の配線導体層14b、14cを含む各導体層は、例えば密着金属層、拡散防止層、主導体層が順次積層された3層構造の導体層から成る。そして、密着金属層は絶縁基台13との密着性の点で、Ti,Cr,Ta,Nb,Ni−Cr合金,Ta2N等の少なくとも1種より成るのが良い。密着金属層の厚さは0.01〜0.2μm程度が良い。0.01μm未満では強固に密着することが困難となり、0.2μmを超えると成膜時の内部応力によって剥離が生じ易くなる。
拡散防止層は、密着金属層と主導体層との相互拡散を防ぐうえで、Pt,Pd,Rh,Ni,Ni−Cr合金,Ti−W合金等の少なくとも1種より成るのが良い。拡散防止層の厚さは0.05〜1.0μm程度が良く、0.05μm未満では、ピンホール等の欠陥が発生して拡散防止層としての機能を果たしにくくなる。1.0μmを超えると、成膜時の内部応力により剥離が生じ易くなる。拡散防止層にNi−Cr合金を用いる場合、密着性も確保できるため密着金属層を省くこともできる。
さらに、主導体層は電気抵抗の小さいAu,Cu,Ni,Ag等より成るのが良く、その厚さは0.1〜5.0μm程度が良い。0.1μm未満では、電気抵抗が大きくなる傾向があり、5.0μmを超えると、成膜時の内部応力により剥離を生じ易くなる。また、Auは貴金属で高価であることから、低コスト化の点でなるべく薄く形成することが好ましい。Cuは酸化し易いので、その上にNiおよびAuから成る保護層をメッキ法等で被着するのが良い。
絶縁基台13の搭載部14aは、半導体素子2を接合して搭載するためのものであり、絶縁基台13の表面であってもよく、絶縁基台13の表面に形成された導体層であってもよい。搭載部14aが導体層から成る場合、例えば搭載部14aの表面にPD2を固定するための低融点ろう材をスパッタリング法等により所定厚みに被着させても良い。これにより、PD2を接着固定する際にろう材のプリフォームを配置する手間を省くことができる。低融点ろう材としては、Au−Ge合金(融点約356℃)、Au−Si合金(融点約370℃)、Au−Sn合金(融点約183℃)、In−Pb合金(融点約172℃)、In(融点約157℃)等が好ましい。これらは融点が400℃以下であるため、接着温度を低くすることができる。その結果、光半導体素子が熱衝撃破壊されることがないという利点がある。また、組立工程において、低温接着ができることにより、昇温時間および冷却時間を短くすることができる。その結果、生産コストを低くすることができる。
絶縁基台13の上面から一側面にかけて形成された、搭載部14aに接続される第一の配線導体層14bと接続部14d、および半導体素子に電気的に接続される第二の配線導体層14cおよびボンディング部14eは、絶縁基台13の稜部において接続金具15a、15bが、それぞれ接合されている。接続金具15a、15bは、Al,Ag,Au,Pt,Fe,Ni,銅(無酸素銅),SUS(ステンレススチール),真鍮(Cu−Zn合金),Fe(鉄)−Ni(ニッケル)−Co(コバルト)合金,Cu−W(タングステン)合金等の金属から成り、プレス金型による打抜き法や成型法、機械的研削法等により形成される。また、接続金具15a、15bは、その酸化防止とろう材との濡れ性を良好にするために、Niメッキ層,Auメッキ層をメッキ法等で順次被着するのが良い。また、接続金具15a、15bは、上記の低融点ろう材で接合されていることが、上記の理由で好ましい。
また、接続金具15a、15bの絶縁基台13の上面における長さ(第一および第二の配線導体層14b、14cの長手方向の長さ)L1(図3)および幅(第一および第二の配線導体層14b、14cの幅方向の幅)L2(図3)は、0.1mm以上が良い。L1およびL2が、0.1mm未満だと、接続金具15a、15bと第一および第二の配線導体層14b、14cとの接合位置を合わせるのが困難となったり、接合強度が低下し易くなる。その結果、絶縁基台13における第一および第二の配線導体層14b、14cの保護、補強の役目を果たさなくなり、電気的な接続の信頼性も低下する。また、接続金具の幅L2は、第一および第二の配線導体層14b、14cのそれぞれの幅の1/2倍以上1倍以下が好ましい。1/2倍未満では、接続金具15a、15bの幅が小さくなるため、接合強度が低下して、組立工程で搬送治具と接触したときに接続金具15a、15bが脱落したり、絶縁基台13の稜部で導体層が傷付いたり削り取られて、断線不良や導通抵抗の増大が発生し易くなる。1倍を超えると、接続金具15a、15bを接合するための、ろう材が繋がって短絡が発生し易くなる。
接続金具15a、15bの厚さL3(図3)は、0.05〜0.5mmがよく、0.05mm未満では、接続金具15a、15bの形成時の形状安定性、加工性が劣化し易く、また強度が低下し易くなる。また、0.5mmを超えると、組立工程で搬送治具と接触し易くなり接続金具15a、15bが脱落し易くなる。
また、接続金具15a、15bは、その角部(屈曲部)の内側が円弧状等の凹んだ曲面とされていることが好ましい。この場合、接続金具15a、15bの角部の内側に、ろう材の溜りが適度に形成されて、接続金具15a、15bの接合強度が向上するとともに、電気的な接続が劣化し易い絶縁基台13の角部の接続性を補強することができる。
また、接続金具15a、15bは、LD4からの発光を受光するPD2の受光面が光軸に対し斜めになるように絶縁基台13を基体8に所定の角度で斜めに載置した場合でも、絶縁基台13の上面に位置する部位の上側主面が絶縁基台13の底面に対して傾斜角度L5(図3)で傾いた傾斜面とされていることによって、接続金具15a、15bの上側主面を絶縁基台13の底面、すなわち半導体装置30を構成する基体8の底面と平行にすることができる。
この接続金具15a、15bの傾斜面の長さL4は、0.1〜0.5mmがよい。傾斜面L4が、0.1mm未満では、ワイヤボンディングする領域が確保できないため、ワイヤボンディングできなくなる。0.5mmを超えると、絶縁基台13の大きさが大きくなりすぎてしまい、サブキャリアの小型化を阻害する。傾斜角度L5は、2.5度〜20度が好ましい。傾斜角度L5が2.5度未満では、LD4からの光が、適切に斜め方向に反射せずにLD4の発光源に戻ってしまうことから、LD4の発光特性を低下させやすくなる。また、傾斜角度L5が20度を超えると、PD2の受光面面積が小さくなり、光―電気変換効率が低下しやすくなる。
また、接続金具15a、15bの上側主面部には、上記長さL4の傾斜面を形成するとともに、絶縁基台13の底面(上面)に平行な面(図3における長さL6の部位)を形成しても良い。
これにより、半導体素子がPD2から成る場合にPD2の受光面をLD4等の光源からの発光軸に対して垂直な状態(例えば、図2のような状態)や、所定の角度を持たせた状態(例えば、図1のような状態)のいずれも自由に選択して半導体装置30に設置することができるようになる。
すなわち、半導体装置30を構成する基体8にサブキャリア1を設置する際、図2のようにPD2の受光面をLD4等の光源からの発光軸に対して垂直な状態にする場合には、サブキャリア1を傾けることなく半導体素子2が搭載された一側面を基体8の底面に直交するように搭載すればよく、このとき、接続金具15a,15bの他の一部の上側主面(図3における長さL6の部位)が基体8の底面と平行になり、この接続金具15a,15bの他の一部と基体8に設けられた回路基板20の回路配線とを、互いに平行な関係にすることによって良好にボンディングワイヤ3b等で電気的に接続することができる。一方、図1のようにPD2の受光面をLD4等の光源からの発光軸に対して所定の角度を持たせた状態にする場合には、サブキャリア1を傾けて基体8に設置すると、半導体素子2が搭載された一側面が所定の角度で傾斜するとともに接続金具15a,15bの一部の上側主面(図3における長さL4の部位)を基体8の底面と平行にすることができ、この接続金具15a,15bの一部と基体8に設けられた回路基板20の回路配線とを、互いに平行な関係にすることによって良好にボンディングワイヤ等で電気的に接続することができる。以上より、サブキャリア1の使用汎用性を向上させ、安価な半導体装置30を提供することができる。
配線導体層としての第一および第二の配線導体層14b、14cは、スパッタリング法や真空蒸着法等の薄膜形成法により成膜されるが、絶縁基台13の上面と一側面にそれぞれ薄膜形成を行なうことが好ましい。この場合、絶縁基台13の上面と一側面との間の稜部(角部)においては、例えば先に一側面に配線導体層を形成する際、上面の稜部付近の部位にも薄膜形成が行なわれ、次に上面に配線導体層を形成する際、一側面の稜部付近の部位にも薄膜形成が行なわれ、その結果、稜部付近の配線導体層が重複して形成されるので、接続金具15a、15bによる接続性向上に加え電気的な接続の信頼性がさらに向上し、好ましいものとなる。
本発明の基体8は、Al質焼結体、AlN質焼結体、ムライト質焼結体、SiC質焼結体、Si質焼結体、ガラスセラミックス等のセラミックス、またはCuを含浸させたタングステン多孔質体、Fe−Ni合金、Fe−Ni−Co合金等の金属から成る。基体8を構成する底板部8aと側壁部8bとは同じ材料から形成されていても良いし、異なる材料から形成されていても良い。ただし、底板部8aと側壁部8bとを異なる材料で形成する場合、両者の熱膨張係数差ができるだけ小さいものとなる組合せを選択することが好ましい。また、底板部8aと側壁部8bとは一体的に形成されていてもよい。
基体8の底板部8aの上面には、本発明のサブキャリア1と、回路基板20と、ペルチェ素子7が接着固定されている。図1のようにサブキャリア1を斜めの角度で基体8に接着固定できるように、傾斜底部を有する基体凹部8cをあらかじめ基体8に形成しておくことが望ましい。このような凹部8cは、基体8がセラミックスの場合は、セラミックグリーンシートに金型打ち抜きやプレス成型、機械研削等や、金属からなる場合にはプレス成型、機械研削の手法により形成される。
ペルチェ素子7は、LD4を所定の温度に冷却または加熱するための熱ポンプとして機能し、測温素子6により測定したLD4の温度を検知し、LD4が所定の温度となるように冷却または加熱する。そして、このペルチェ素子7の上面には、サブマウント5が搭載されており、サブマウント5上にLD4および測温素子6が隣接して設置される。
さらに、基体8の底板部8aまたは側壁部8bには、Fe−Ni合金やFe−Ni−Co合金等の金属から成る外部リード端子12が容器の外部に突出するようにして設けられている。この外部リード端子12は、基体8の底板部8aまたは側壁部8bを貫通するようにして設けられるか、または基体8の内部から外部に導出されたメタライズ層等の配線導体に接合されることにより、容器の内部と外部とを電気的に接続している。そして、外部リード端子12には、容器内部の回路基板20、LD4、測温素子6、ペルチェ素子7が電気的に接続される。
なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何等差し支えない。
本発明の半導体装置について実施の形態の一例を示す断面図である。 本発明のサブキャリアの半導体装置への設置状態の他の例を示す断面図である。 本発明のサブキャリアについて実施の形態の一例を示す斜視図である。 従来の半導体装置を示す断面図である。 従来のサブキャリアを示す斜視図である。
符号の説明
1:サブキャリア
2:半導体素子(PD)
8:基体
13:絶縁基台
14b、14c:配線導体層
15a、15b:接続金具
30:半導体装置

Claims (3)

  1. 略直方体の絶縁基台と、該絶縁基台の一側面に形成された、半導体素子が接合される搭載部と、前記絶縁基台の上面から前記一側面にかけて形成された配線導体層と、該配線導体層の前記絶縁基台の上面に位置する部位から前記一側面に位置する部位にかけて前記配線導体層を覆うように接合されたL字状の接続金具とを具備したサブキャリアにおいて、前記接続金具の前記絶縁基台の上面に位置する部位の上側主面を前記絶縁基台の底面に対して傾斜面としたことを特徴とするサブキャリア。
  2. 前記接続金具の前記絶縁基台の上面に位置する部位のうち、一部の上側主面を前記絶縁基台の底面に対して傾斜面とし、他の一部の上側主面を前記絶縁基台の底面に対して略平行にしたことを特徴とする請求項1記載のサブキャリア。
  3. 上面に凹部が形成された基体と、前記凹部の底面に、前記接続金具の前記絶縁基台の上面に位置する部位の上側主面を前記凹部の底面に対して略平行に載置された請求項1または請求項2記載のサブキャリアと、該サブキャリアの前記搭載部に接合されるとともに前記配線導体層に電気的に接続された半導体素子と、前記基体の上面の前記凹部の周囲に接合された蓋体とを具備したことを特徴とする半導体装置。
JP2005312319A 2005-10-27 2005-10-27 サブキャリアおよび半導体装置 Expired - Fee Related JP4688632B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005312319A JP4688632B2 (ja) 2005-10-27 2005-10-27 サブキャリアおよび半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005312319A JP4688632B2 (ja) 2005-10-27 2005-10-27 サブキャリアおよび半導体装置

Publications (2)

Publication Number Publication Date
JP2007123464A JP2007123464A (ja) 2007-05-17
JP4688632B2 true JP4688632B2 (ja) 2011-05-25

Family

ID=38146996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005312319A Expired - Fee Related JP4688632B2 (ja) 2005-10-27 2005-10-27 サブキャリアおよび半導体装置

Country Status (1)

Country Link
JP (1) JP4688632B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019203318A1 (de) * 2019-03-12 2020-09-17 Robert Bosch Gmbh Thermische Regelung einer Sensorvorrichtung

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001135833A (ja) * 1999-11-01 2001-05-18 Nec Corp 受光素子の光結合構造及び受光素子の製造方法
JP2003198032A (ja) * 2001-12-27 2003-07-11 Mitsubishi Electric Corp 光素子、光素子モジュール及び光素子用キャリア
JP2003347562A (ja) * 2002-05-28 2003-12-05 Kyocera Corp 光半導体素子のサブキャリアおよび光半導体装置
JP2004140187A (ja) * 2002-10-17 2004-05-13 Kyocera Corp 光半導体素子のサブキャリアおよび光半導体装置
JP2004296948A (ja) * 2003-03-27 2004-10-21 Kyocera Corp 光半導体素子用サブキャリアおよび光半導体装置
JP2005217096A (ja) * 2004-01-29 2005-08-11 Kyocera Corp 光半導体素子のサブキャリアおよび光半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001135833A (ja) * 1999-11-01 2001-05-18 Nec Corp 受光素子の光結合構造及び受光素子の製造方法
JP2003198032A (ja) * 2001-12-27 2003-07-11 Mitsubishi Electric Corp 光素子、光素子モジュール及び光素子用キャリア
JP2003347562A (ja) * 2002-05-28 2003-12-05 Kyocera Corp 光半導体素子のサブキャリアおよび光半導体装置
JP2004140187A (ja) * 2002-10-17 2004-05-13 Kyocera Corp 光半導体素子のサブキャリアおよび光半導体装置
JP2004296948A (ja) * 2003-03-27 2004-10-21 Kyocera Corp 光半導体素子用サブキャリアおよび光半導体装置
JP2005217096A (ja) * 2004-01-29 2005-08-11 Kyocera Corp 光半導体素子のサブキャリアおよび光半導体装置

Also Published As

Publication number Publication date
JP2007123464A (ja) 2007-05-17

Similar Documents

Publication Publication Date Title
JP2007150043A (ja) 半導体素子収納用パッケージおよび半導体装置
JP4454237B2 (ja) 発光素子収納用パッケージおよび発光装置
JP4688632B2 (ja) サブキャリアおよび半導体装置
JP6913532B2 (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP5153682B2 (ja) 半導体素子収納用パッケージおよび光半導体装置
JP2009283898A (ja) 電子部品容器体およびそれを用いた電子部品収納用パッケージならびに電子装置
JP3987765B2 (ja) 光半導体素子のサブキャリアおよび光半導体装置
JP4035028B2 (ja) 光半導体素子のサブキャリアおよび光半導体装置
JP4931438B2 (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2008294418A (ja) パッケージおよび電子装置
JP2004296948A (ja) 光半導体素子用サブキャリアおよび光半導体装置
JP3784346B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
WO2010150729A1 (ja) 素子収納用パッケージ、及び実装構造体
JP2011114104A (ja) サブマウントおよびそれを用いた電子装置
JP4404649B2 (ja) 光半導体素子のサブキャリアおよび光半導体装置
JP2004309506A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP7196249B2 (ja) 半導体素子用パッケージおよび半導体装置
JP2006128267A (ja) 入出力端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
JP3766589B2 (ja) 光半導体素子収納用パッケージ
JP3850344B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2006310378A (ja) サブマウントおよび電子素子の実装方法
JP2002314186A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP4467320B2 (ja) 光半導体素子のサブキャリアおよび光半導体装置
JP2007095930A (ja) サブマウントおよび半導体装置
JP2003273372A (ja) 光半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110215

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees