JP4682426B2 - 電子部品およびその製造方法 - Google Patents
電子部品およびその製造方法 Download PDFInfo
- Publication number
- JP4682426B2 JP4682426B2 JP2001006474A JP2001006474A JP4682426B2 JP 4682426 B2 JP4682426 B2 JP 4682426B2 JP 2001006474 A JP2001006474 A JP 2001006474A JP 2001006474 A JP2001006474 A JP 2001006474A JP 4682426 B2 JP4682426 B2 JP 4682426B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- electronic component
- conductive material
- component according
- exposed portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、積層セラミックコンデンサなどの電子部品およびその製造方法に関する。
【０００２】
【従来の技術】
代表的な積層セラミック電子部品の一つである積層セラミックコンデンサは、誘電体層と内部電極層とが交互に積層されたコンデンサ素子本体を有し、このコンデンサ素子本体の両端部には、前記内部電極層と導通する外部端子電極が形成してある。
【０００３】
近年、このような積層セラミックコンデンサの内部電極層を構成する材料を、高価なパラジウムなどの貴金属から、安価なニッケルなどの卑金属へと移行する傾向がある。これに伴い、内部電極層をニッケルなどの卑金属で構成した積層セラミックコンデンサの実装強度、特に撓み強度の向上が求められている。撓み強度は、ガラスエポキシ基板などに、積層セラミックコンデンサをはんだ付けし、前記基板の裏側から加圧して規定の静電容量以下に低下した時点の基板の変位量を測定するものである。
【０００４】
積層セラミックコンデンサの撓み強度が低いと、コンデンサを実装する際の信頼性が著しく低下してしまうことから、この撓み強度を向上させるために種々の提案がなされている。
【０００５】
たとえば、特開平８−１０７０３７号公報では、内部電極層が内部に形成してあるセラミック焼結体の端面に外部電極が形成してあり、前記外部電極が、内部電極層が露出しているセラミック焼結体の端面と、セラミック焼結体の上面とにのみまたがって形成されているセラミック電子部品が開示してある。
【０００６】
特開平９−７８７８号公報では、セラミック素体の両端に外部電極が形成してあり、前記外部電極が、前記セラミック素体に接する第１電極層と、この第１電極層の上に形成された第２電極層との少なくとも２層からなり、前記第１電極層のガラス含有量を前記第２電極層のガラス含有量よりも多くして、第２電極層とセラミック素体との密着性を低下させたセラミック電子部品が開示してある。
【０００７】
【発明が解決しようとする課題】
これらの公報記載の技術では、実装時における撓み強度の向上が期待できるが、撓み強度以外の他の実装強度、たとえば固着強度や引張強度などが著しく低下し、しかも外部電極の外面にめっき処理を施した場合に、セラミック焼結体の側面から容易にめっき液が侵入して電気特性を劣化させ、コンデンサとしての機能を果たさなくなるといった問題があった。
【０００８】
本発明の目的は、固着強度や引張強度を保持しつつ、特に撓み強度が向上した積層セラミックコンデンサなどの電子部品、およびその製造方法を提供することである。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る電子部品は、誘電体層と内部電極層とが交互に積層してある素子本体と、
前記素子本体の外面に形成された外部端子電極とを有する電子部品であって、
前記外部端子電極の一部の少なくとも表面が酸化されていることを特徴とする。
【００１０】
好ましくは、前記外部端子電極の一部を除いた残部の表面には、めっき層が形成してある。
【００１１】
本発明に係る電子部品の製造方法は、誘電体層と内部電極層とを交互に積層して素子本体を形成する工程と、
前記内部電極層の少なくとも一部と電気的に接続するように前記素子本体の外面に、易酸化性金属で構成される導電材を含む第１電極層用ペーストを塗布し、中性または還元性雰囲気で焼き付け処理して第１電極層を形成する工程と、
前記第１電極層の一部が露出するように当該第１電極層の外面に、難酸化性金属で構成される導電材を含む第２電極層用ペーストを塗布して、前記第１電極層の外面に前記第２電極層用ペーストが塗布されていない露出部を形成し、酸化性雰囲気で焼き付け処理して、前記露出部の少なくとも表面を酸化させつつ第２電極層を形成する工程とを有する。
【００１２】
好ましくは、前記外部端子電極が、前記内部電極層の少なくとも一部と電気的に接続するように前記素子本体の外面に直接に形成された第１電極層と、
前記第１電極層の外面に形成された第２電極層とを有し、
前記第１電極層が、前記第２電極層に被覆されていない露出部を有し、
前記露出部の少なくとも表面が酸化されている。
【００１３】
好ましくは、前記第２電極層の外面に形成されためっき層をさらに有する。
【００１４】
好ましくは、前記第１電極層が易酸化性金属で構成される導電材を含む。
【００１５】
好ましくは、前記易酸化性金属がＣｕ、Ｎｉおよびこれらの合金から選ばれる少なくとも１種を含む。
【００１６】
好ましくは、前記露出部の酸化されている部分が、ＣｕＯ、Ｃｕ２ Ｏ、Ｃｕ３ Ｏ４ 、およびＮｉＯから選ばれる少なくとも１種を含む。
【００１７】
好ましくは、前記第２電極層が難酸化性金属で構成される導電材を含む。
【００１８】
好ましくは、前記難酸化性金属が、Ａｇ、Ａｕ、Ｐｔ、Ｐｄ、Ｒｕ、ＩｒおよびＲｈから選ばれる少なくとも１種を含む。
【００１９】
好ましくは、前記第１電極層に含まれる導電材の平均粒径が０．１〜１０μｍである。
【００２０】
好ましくは、前記第２電極層に含まれる導電材の平均粒径が０．１〜３μｍである。
【００２１】
好ましくは、前記第１電極層がガラス成分をさらに含み、このガラス成分の含有量が０．５〜２０重量％である。
【００２２】
好ましくは、前記第２電極層がガラス成分をさらに含み、このガラス成分の含有量が１０重量％以下である。
【００２３】
好ましくは、前記内部電極層が、Ｃｕ、Ｎｉおよびこれらの合金から選ばれる少なくとも１種で構成される導電材を含む。
【００２４】
好ましくは、前記第２電極層を焼き付け処理する際の昇温速度が８０℃／分以上である。
【００２５】
好ましくは、前記第２電極層の外面にめっき層を形成する工程をさらに有する。
【００２６】
【作用】
図３は従来の積層セラミックコンデンサの実装状態を示す断面図である。図３に示すように、従来の積層セラミックコンデンサ１０２は、誘電体層１０４と内部電極層１０６，１０８とが交互に積層された素子本体１１０の両端面に外部端子電極１１２，１１４が形成されている。外部端子電極１１２，１１４は、素子本体１１０に直接形成された電極層１２０と、前記電極層１２０の外面に形成されためっき層１２４とを有する。すなわち、従来の積層セラミックコンデンサ１０２では、その外部端子電極１１２，１１４の外面全体がめっき層１２４により被覆されていた。このため、コンデンサ１０２を基板３０へ実装した際に、基板３０上に設けられたランド３２側の端子側面にまで、はんだ４０が付着していた。
【００２７】
撓み試験での不良は、主として素子本体にクラックが入ることにより生じる。
このクラックは、従来の積層セラミックコンデンサ１０２においては、基板３０上に設けられたランド３２側の端子側面を起点に、特にはんだ４０が付着した外縁を起点に生じることが多い。その理由は、はんだが付着した外縁に応力が集中し、基板の撓みによって生じる応力に素子本体が耐えられないためにクラックが生じるものと推測される。
【００２８】
本発明者は、撓みに伴う応力を素子本体に集中させないようにすることができれば、撓み強度を向上させることができる、との知見を得て、この知見に基づき研究を重ねた結果、本発明に到達したのである。
【００２９】
本発明に係る積層セラミックコンデンサなどの電子部品では、その外部端子電極の一部の少なくとも表面が酸化されている。このため、外部端子電極の外面全体をめっき処理しても、表面が酸化されている部分にはめっき膜は析出されず、前記外部端子電極の一部を除いた残部の表面のみにめっき層が形成される。その結果、この電子部品を基板へ実装した際に、基板上に設けられたランド側の端子側面には、はんだが付着せず、付着したはんだの外縁は、前記表面が酸化されている外部端子電極上に接することになる。
【００３０】
このように、本発明によれば、撓みに伴う応力を素子本体に集中させないようにすることができることから、コンデンサ２の撓み強度が飛躍的に向上する（たとえば、縦３．２ｍｍ×横１．６ｍｍ×厚み１．２ｍｍ形状のコンデンサにおいて、撓み量５．０ｍｍ以上）。
【００３１】
本発明に係る電子部品としては、特に限定されないが、積層セラミックコンデンサ、圧電素子、チップインダクタ、チップバリスタ、チップサーミスタ、チップ抵抗、その他の表面実装（ＳＭＤ）チップ型電子部品が例示される。
【００３２】
【発明の実施の形態】
以下、本発明を、図面に示す実施形態に基づき説明する。
図１は本発明の一実施形態に係る電子部品としての積層セラミックコンデンサの要部断面図、
図２は図１の積層セラミックコンデンサの実装状態を示す断面図である。
【００３３】
積層セラミックコンデンサ
図１に示すように、電子部品の一例としての本実施形態に係る積層セラミックコンデンサ２は、誘電体層４と内部電極層６，８とが交互に積層された構成のコンデンサ素子本体１０を有する。コンデンサ素子本体１０の形状は、特に制限はないが、通常、直方体状とされる。また、その寸法にも特に制限はなく、用途に応じて適当な寸法とすればよいが、通常、縦（０．６〜５．６ｍｍ）×横（０．３〜５．０ｍｍ）×厚み（０．３〜１．９ｍｍ）程度である。
【００３４】
コンデンサ素子本体１０のＸ方向両端部には、素子本体１０の内部で交互に配置された内部電極層６，８と各々導通する一対の外部端子電極１２，１４が形成してある。本実施形態では、コンデンサ素子本体１０のサイズがたとえば縦３．２ｍｍ×横１．６ｍｍ×厚み１．２ｍｍである場合において、外部端子電極１２，１４は、素子本体に対して、好ましくは１００Ｎ以上の固着強度で固着される。また、引張強度は、好ましくは３０Ｎ以上である。
【００３５】
撓み強度は、ＪＩＳ−Ｃ６４２９に準拠し、静電容量（１ｋＨｚ）が、既定値（１２．５％以上の低下）よりも低下した時のガラスエポキシ基板（厚み１．６ｍｍ）の撓み量が、好ましくは３．０ｍｍ以上である。なお、従来の積層セラミックコンデンサにおいて、同一サイズでは、２．５ｍｍ程度の撓み量が限界であった。
【００３６】
誘電体層
誘電体層４は、たとえばチタン酸カルシウム、チタン酸ストロンチウムおよび／またはチタン酸バリウムなどの誘電体材料で構成でき、本発明では特に限定されない。
【００３７】
各誘電体層４の厚みは、本実施形態では３０μｍ以下、好ましくは０．２〜５μｍ程度である。各誘電体層４の積層数は、本実施形態では通常１００層以上、好ましくは２００層以上である。
【００３８】
内部電極層
内部電極層６および８に含有される導電材は、特に限定されないが、Ｃｕ、Ｎｉおよびこれらの合金から選ばれる少なくとも１種で構成してあることが好ましく、より好ましくはＮｉまたはＮｉ合金である。ＮｉまたはＮｉ合金としては、Ｍｎ、Ｃｒ、ＣｏおよびＡｌから選択される少なくとも１種の元素とＮｉとの合金が好ましく、合金中のＮｉ含有量は９５重量％以上であることが好ましい。なお、ＮｉまたはＮｉ合金中には、Ｐ、Ｆｅ、Ｍｇなどの各種微量成分が０．１重量％程度以下含まれていてもよい。
【００３９】
内部電極層６および８の厚さは、用途などに応じて適宜決定すればよいが、通常０．５〜５μｍ、好ましくは１〜３μｍ程度である。
【００４０】
外部端子電極
外部端子電極１２および１４は、各々、内部電極層６または８の端部と電気的接続される側から順に第１電極層２０および第２電極層２２が積層される２層構造で構成してある。第２電極層２２の外面には、めっき層２４が形成してある。
【００４１】
第１電極層
第１電極層２０は、易酸化性金属（合金も含む）で構成される導電材を含む。易酸化性金属としては、Ｃｕ、Ｎｉおよびこれらの合金から選ばれる少なくとも１種を含むことが好ましい。
【００４２】
第１電極層２０は、第２電極層２２に被覆されていない露出部２０ａを有し、この露出部２０ａの少なくとも表面が酸化されている。露出部２０ａの酸化は、表面のみに固定されるものではなく、厚み方向にその酸化が進行していてもよく、露出部２０ａの全てが酸化されていてもよい。本実施形態では、露出部２０ａは、第１電極層２０の側面（外縁）にのみ形成してあるが、露出部２０ａの位置および範囲は、特に限定されず、第１電極層２０の全体のうち内部電極層６または８と直接に接合する部分を除いた任意の位置および範囲に、露出部２０ａが形成してあればよい。露出部２０ａのうち酸化されている部分の組成は、焼き付け条件によって異なるが、ＣｕＯ、Ｃｕ２ Ｏ、Ｃｕ３ Ｏ４ 、およびＮｉＯから選ばれる少なくとも１種を含むことが好ましい。第１電極層２０における導電材の含有量は、好ましくは８０〜９９．５重量％である。
【００４３】
第１電極層２０は、ガラス成分を含む。ガラス成分の組成は、特に限定されないが、たとえばケイ酸塩ガラス、ホウケイ酸塩ガラス、アルミナケイ酸塩ガラス、燐酸ガラスなどで構成される。ガラスには、必要に応じて、フッ化物、ＣａＯ、ＢａＯ、ＭｇＯ、ＺｎＯ、ＰｂＯ、Ｎａ２ Ｏ、Ｋ２ Ｏ、ＭｎＯ２ などの添加物が含有してあってもよい。第１電極層２０におけるガラス成分の含有量は、好ましくは０．５〜２０重量％である。
【００４４】
第１電極層２０の厚みは、特に限定されないが、好ましくは１．０〜８０μｍ程度である。
【００４５】
第２電極層
第２電極層２２は、難酸化性金属（合金も含む）で構成される導電材を含む。難酸化性金属としては、Ａｇ、Ａｕ、Ｐｔ、Ｐｄ、Ｒｕ、ＩｒおよびＲｈから選ばれる少なくとも１種を含むことが好ましく、より好ましくはＡｇを含む。なお、難酸化性金属は、ＡｇとＰｄとの合金、あるいは、その他の合金で構成してあってもよい。第２電極層２２における導電材の含有量は、好ましくは９０〜１００重量％である。
【００４６】
第２電極層２２は、ガラス成分を含んでいてもよい。ガラス成分の組成は、特に限定されないが、上記第１電極層２０と同様の組成であればよい。第２電極層２２におけるガラス成分の含有量は、好ましくは１０重量％以下である。
【００４７】
第２電極層２２の厚みは、特に限定されないが、好ましくは１．０〜８０μｍ程度である。
【００４８】
めっき層
第２電極層２２の外面には、めっき処理によるめっき層２４が形成される。めっき層２４は、スパッタ等に代表されるような乾式法、あるいはめっき液中で行う湿式法のいずれを用いてもかまわないが、従来より公知の湿式法、具体的には電解めっき法、あるいは無電解めっき法を用いることができ、電解めっき法が好ましい。本実施形態では、少なくとも表面が酸化されている露出部２０ａには、めっき層２４は形成されず、この露出部２０ａを除いた第１電極層２０の表面のみにめっき層２４が形成される。第２電極層２２の外面にめっき層２４を形成する場合、通常、第２電極層２２上からＮｉおよびＳｎの順、あるいはＮｉおよびＳｎ−Ｐｂはんだめっきの順に形成されるが、特に環境への配慮から、ＮｉおよびＳｎの順でめっき層２４を形成することが好ましい。Ｎｉめっきの前にＣｕめっき膜を形成してもかまわない。めっき層２４の厚みは特に限定されないが、通常、総計０．１〜２０μｍ程度である。
【００４９】
本実施形態に係る積層セラミックコンデンサ２の外部端子電極１２，１４は、その全体がめっき層２４によって被覆されておらず、第２電極層２２およびめっき層２４に被覆されていない第１電極層２０の露出部２０ａを有しており、この露出部２０ａの少なくとも表面が酸化されている。したがって、図２に示すように、積層セラミックコンデンサ２を基板３０へ実装した際に、基板３０上に設けられたランド３２側の端子側面には、はんだ４０が付着せず、これにより、撓みに伴う応力を素子本体１０に集中させないようにすることができ、コンデンサ２の撓み強度が飛躍的に向上している。
【００５０】
積層セラミックコンデンサの製造方法
次に、本実施形態に係る積層セラミックコンデンサ２の製造方法の一例を説明する。
（１）まず、誘電体層用ペースト、内部電極層用ペースト、外部端子電極用ペーストをそれぞれ準備する。
【００５１】
誘電体層用ペースト
誘電体層用ペーストは、誘電体原料と有機ビヒクルとを混練して製造される。
【００５２】
誘電体原料には、誘電体層４の組成に応じた粉末を用いる。誘電体材料としては特に限定されるものではなく、種々の誘電体材料を用いて良いが、たとえば、チタン系酸化物、チタン系複合酸化物、あるいはこれらの混合物等が好ましい。チタン系酸化物としては、必要に応じてＮｉＯ，ＣｕＯ，Ｍｎ３ Ｏ４ ，Ａｌ２ Ｏ３ ，ＭｇＯ，ＳｉＯ２ 等を総計０．００１〜３０重量％程度添加したＴｉＯ２ 系の酸化物が例示され、チタン系複合酸化物としては、チタン酸バリウムＢａＴｉＯ３ 等が挙げられる。Ｂａ／Ｔｉの原子比は、０．９５〜１．２０程度が良く、ＢａＴｉＯ３ には、ＭｇＯ，ＣａＯ，Ｍｎ３ Ｏ４ ，Ｙ２ Ｏ３ ，Ｖ２ Ｏ５ ，ＺｎＯ，ＺｒＯ２ ，Ｎｂ２ Ｏ５ ，Ｃｒ２ Ｏ３ ，Ｆｅ２ Ｏ３ ，Ｐ２ Ｏ５ ，Ｎａ２ Ｏ，Ｋ２ Ｏ等が総計０．００１〜３０重量％程度添加されていても良い。また、焼成温度、線膨張率の調整のため、（Ｂａ，Ｃａ）ＳｉＯ２ ガラス等のガラスが、誘電体層用ペースト中に添加されていても良い。
【００５３】
誘電体原料の製造方法は、特に限定されず、たとえばチタン酸バリウムを用いる場合、水熱合成したＢａＴｉＯ３ に、副成分原料を混合する方法を用いることができる。また、ＢａＣＯ３ とＴｉＯ２ と副成分原料との混合物を仮焼して固相反応させる乾式合成法を用いても良い。また共沈法、ゾル・ゲル法、アルカリ加水分解法、沈殿混合法等により得た沈殿物と副成分原料との混合物を仮焼して合成しても良い。なお、副成分としては、酸化物や、焼成により酸化物となる各種化合物、たとえば、炭酸塩、シュウ酸塩、水酸化物、有機金属化合物等の少なくとも一種以上を用いることができる。
【００５４】
誘電体材料の平均粒径は、目的とする誘電体層の平均結晶粒径に応じて決定すれば良いが、通常、平均粒子径０．３〜１．０μｍ程度の粉末を用いる。
【００５５】
有機ビヒクルは、バインダーを有機溶剤中に溶解したものである。有機ビヒクルに用いるバインダーは、特に限定されず、エチルセルロース等の通常の各種バインダーから適宜選択すれば良い。また、用いる有機溶剤も特に限定されず、印刷法やシート法、利用する方法に応じて、ターピネオール、ブチルカルビトール、アセトン、トルエン等の各種有機溶剤から適宜選択すれば良い。誘電体層用ペーストの塗布量は、最終的な一層あたりの誘電体層４の厚みが上述した厚みになるように調整すればよい。
【００５６】
内部電極層用ペースト
内部電極層用ペーストは、導電材（導電性金属やその合金、あるいは焼成後に前記導電性金属やその合金となる金属酸化物など）と、上記した有機ビヒクルとを少なくとも混練して調整される。内部電極層用ペーストに含まれる導電材は、特に限定されないが、Ｎｉ、Ｃｕなどの卑金属またはその合金が好ましく、より好ましくはＮｉあるいはＮｉ合金である。誘電体層４の構成材料に耐還元性を有するものを使用することで、安価な卑金属を用いることが可能となる。内部電極層用ペーストの塗布量は、最終的な内部電極層６，８の厚みが上述した厚みになるように調整すればよい。
【００５７】
外部端子電極用ペースト
第１電極層用ペースト
第１電極層用ペーストは、易酸化性金属（合金も含む）で構成される導電材と、ガラスフリットと、有機ビヒクルとを少なくとも含有して調整される。
【００５８】
第１電極層用ペースト中に含まれる導電材の平均粒径は、特に限定されないが、好ましくは０．１〜１０μｍ、より好ましくは０．５〜３μｍ程度である。０．１μｍよりも平均粒径が小さい場合、粒子の凝集が激しくなり、ペーストの塗布や乾燥時に、あるいは焼き付け時に、第１電極層２０にクラックが生じやすくなる傾向がある。１０μｍよりも平均粒径が大きい場合、粒子の分散が不均一となってペースト化が困難になり、しかも金属の焼結にばらつきが生じ、結果として実装強度にばらつきを生じるおそれがある。
【００５９】
第１電極層用ペーストにおける導電材の含有量は、好ましくは８０〜９９．５重量％、より好ましくは９０〜９９重量％である。
【００６０】
第１電極層用ペーストに含まれるガラスフリットは、金属の焼結助剤として、および素子本体１０との密着性を確保する機能を司る。
【００６１】
ガラスフリットの組成は、特に限定されないが、導電材にＣｕやＮｉ、それらの合金を用いた場合は、中性あるいは還元性雰囲気で第１電極層２０を焼成する必要上、それら雰囲気下でもガラスとしての機能を果たすものであることが必要である。このようなものとしては、たとえば、ケイ酸塩ガラス｛（ＳｉＯ２ ：２０〜８０重量％、Ｎａ２ Ｏ：８０〜２０重量％）や（ＳｉＯ２ ：７〜６３重量％、ＺｎＯ：３７〜９３重量％）｝、ホウケイ酸塩ガラス（Ｂ２ Ｏ３ ：５〜５０重量％、ＳｉＯ２ ：５〜７０重量％、ＰｂＯ：１〜１０重量％、Ｋ２ Ｏ：１〜１５重量％）、アルミナケイ酸塩ガラス（Ａｌ２ Ｏ３ ：１〜３０重量％、ＳｉＯ２ ：１０〜６０重量％、Ｎａ２ Ｏ：５〜１５重量％、ＣａＯ：１〜２０重量％、Ｂ２ Ｏ３ ：５〜３０重量％）、燐酸ガラス（Ｐ２ Ｏ５ ：１〜５０重量％、ＳｉＯ２ ：５〜４０重量％、Ｂ２ Ｏ３ ：１〜４０重量％）等が挙げられる。これらの各種ガラスは、それぞれ単独で用いてもよいし、あるいは二種以上組み合わせて用いてもよい。
【００６２】
このようなガラスには、必要に応じて、フッ化物（たとえばＣａＦ２ 、ＫＦ、ＬｉＦ、ＭｇＦ２ 、ＭｎＦ２ 、ＢａＦ２ など）：０．０１〜２０重量％、ＣａＯ：０．０１〜５０重量％、ＢａＯ：０．０１〜５０重量％、ＭｇＯ：０．０１〜５重量％、ＺｎＯ：０．０１〜７０重量％、ＰｂＯ：０．０１〜５重量％、Ｎａ２ Ｏ：０．０１〜１０重量％、Ｋ２ Ｏ：０．０１〜１０重量％、ＭｎＯ２ ：０．０１〜４０重量％等の添加物を所定の組成になるように混合しても良い。
【００６３】
ガラスフリットの平均粒径は、特に限定されないが、たとえば０．０１〜３０μｍ程度である。０．０１μｍよりも平均粒径が小さいと導電材の焼結が不均一となり、第１電極層２０にクラックを発生させる原因となる傾向があり、３０μｍよりも平均粒径が大きいと、ガラスの分散が悪くなり、第１電極層２０と素子本体１０との接着性が低下する傾向にある。
【００６４】
第１電極層用ペーストにおけるガラスフリットの含有量は、好ましくは０．５〜２０重量％、より好ましくは１〜１０重量％である。０．５重量％未満であると、素体との密着性が確保できず、実装強度が小さくなる。２０重量％を越えると、ガラスが電極表面に多量に浮き出て、他のチップに付着しやすくなる。
【００６５】
有機ビヒクルとしては、上述のものを用いれば良い。
【００６６】
第２電極層用ペースト
第２電極層用ペーストは、難酸化性金属（合金も含む）で構成される導電材と、ガラスフリットと、有機ビヒクルとを少なくとも含有して調整される。難酸化性金属としては、好ましくはＡｇ、Ａｕ、Ｐｔ、Ｐｄ、Ｒｕ、ＩｒおよびＲｈから選ばれる少なくとも１種、より好ましくはＡｇを含む。
【００６７】
第２電極層用ペースト中に含まれる導電材の平均粒径は、特に限定されないが、好ましくは０．１〜３μｍ、より好ましくは０．１５〜２μｍ程度である。０．１μｍよりも平均粒径が小さい場合、粒子の凝集が激しくなり、ペーストの塗布や乾燥時に、あるいは焼き付け時に、第２電極層２２にクラックが生じやすくなる傾向がある。３μｍよりも平均粒径が大きい場合、導電材の焼結開始温度が高くなり、第１電極層全体が酸化されてしまい、誘電損失（ｔａｎδ）が大きくなるおそれがある。なお、本発明では、側面だけを酸化するため、ｔａｎδの増大は全くない。
【００６８】
第２電極層用ペーストにおける導電材の含有量は、好ましくは９０〜１００重量％、より好ましくは９３〜９９重量％である。
【００６９】
第２電極層用ペーストに含まれるガラスフリットは、金属の焼結助剤として、および第１電極層２０との密着性を確保する機能を司る。
【００７０】
ガラスフリットの組成は、特に限定されず、上述のガラス組成とすれば良い。ガラスフリットの平均粒径ついても同様である。
【００７１】
第２電極層用ペーストにおけるガラスフリットの含有量は、好ましくは１０重量％以下、より好ましくは１〜７重量％である。１０重量％を超えると、ガラスが金属の焼結の阻害剤として働くようになり、焼結性が低下し、結果として第１電極層２０が酸化してしまい、ｔａｎδが大きくなるおそれがある。
【００７２】
有機ビヒクルとしては、上述のものを用いれば良い。
【００７３】
有機ビヒクルの含有量
なお、上記した各ペースト中の有機ビヒクルの含有量に特に制限はなく、通常の含有量、たとえばバインダーは１〜５重量％程度、溶剤は１０〜５０重量％とすれば良い。また、各ペースト中には、必要に応じて各種分散剤、可塑剤、誘電体、絶縁体等から選択される添加剤が含有されていても良い。これらの総含有量は、１０重量％以下とすることが好ましい。
【００７４】
第１および第２電極層用ペーストの作製
第１および第２電極層用ペーストを作製するには、導電材、ガラスフリット、および有機ビヒクルを所定量調合し、らいかい機で１時間程度混合し、その後、三本ロールで混練して得るようにすればよい。
【００７５】
（２）次に、誘電体層用ペーストと内部電極層用ペーストとの積層体（グリーンチップ）を作製する。
【００７６】
グリーンチップの作製
印刷法を用いる場合、誘電体層用ペーストおよび内部電極層用ペーストをＰＥＴ等の基板上に印刷する。このとき内部電極層用ペーストの端部の一方が誘電体ペーストの端部より交互に外部に露出するように積層する。その後、熱圧着し、所定形状に切断してチップ化した後、基板から剥離してグリーンチップとする。
【００７７】
また、シート法を用いる場合、誘電体層用ペーストを用いてグリーンシートを形成し、このグリーンシート上に内部電極層用ペーストを印刷し、これらを交互に繰り返して積層し、所定形状に切断してグリーンチップとする。
【００７８】
（３）次に、グリーンチップを、脱バインダ後に焼結（焼成、アニール）することにより、積層セラミックコンデンサの素体本体１０である焼結チップを作製する。
【００７９】
脱バインダー工程
焼結前に行う脱バインダー処理の条件は、通常のものであっても良いが、内部電極層６，８の導電材にＮｉやＮｉ合金等の卑金属を用いる場合、特に下記の条件で行うことが好ましい。
昇温速度：５〜３００℃／時間、特に１０〜１００℃／時間、
保持温度：２００〜４００℃／時間、特に２５０〜３００℃／時間、
温度保持時間：０．５〜２４時間、特に５〜２０時間、
雰囲気：空気中。
【００８０】
焼成工程
グリーンチップの焼成時の雰囲気は、内部電極層用ペーストの導電材の種類に応じて適宜選択すれば良いが、導電材としてＮｉやＮｉ合金等の卑金属を用いる場合、焼成雰囲気はＮ２ を主成分とし、Ｈ２ ：１〜１０容積％を、１０〜３５℃における水蒸気圧によって加湿してＨ２ Ｏガスとしたものが好ましい。酸素分圧は１０−８〜１０−３Ｐａとすることが好ましい。酸素分圧が前記範囲未満であると、内部電極層６，８中の導電材が異常焼結を起こし、途切れてしまうことがある。また、酸素分圧が前記範囲を越えると、内部電極層６，８が酸化してしまう傾向にある。
【００８１】
焼成時の保持温度は、好ましくは１１００〜１４００℃、より好ましくは１２００〜１３００℃である。保持温度が前記範囲未満であると緻密化が不十分であり、前記範囲を越えると、内部電極層６，８が途切れやすくなる傾向がある。また、焼成時の温度保持時間は、好ましくは０．５〜８時間、より好ましくは１〜３時間である。
【００８２】
アニール工程
還元雰囲気で焼成した場合、焼成後の素体本体１０にはアニールを施すことが好ましい。アニールは、誘電体層４を再酸化するための処理であり、これにより得られるコンデンサ２の絶縁抵抗の加速寿命を著しく長くすることができる。
【００８３】
アニール雰囲気の酸素分圧は、好ましくは１０−３Ｐａ以上、より好ましくは１０−３〜１０−１Ｐａである。酸素分圧が前記範囲未満であると、誘電体層４の再酸化が困難であり、前記範囲を越えると内部電極層６，８が酸化する傾向がある。
【００８４】
アニールの保持温度は、好ましくは１１００℃以下、より好ましくは５００〜１０００℃である。保持温度が前記範囲未満であると、誘電体層４の酸化が不十分となり、絶縁抵抗の加速寿命が短くなる傾向を示し、前記範囲を越えると内部電極６，８が酸化し、容量が低下するだけでなく、誘電体素地と反応し、加速寿命も短くなる傾向がある。なお、アニール工程は昇温および降温だけから構成しても良い。この場合、温度保持時間をとる必要なく、保持温度は最高温度と同義である。また、温度保持時間は、好ましくは０〜２０時間、より好ましくは２〜１０時間である。雰囲気ガスには、Ｎ２ と加湿したＨ２ ガスを用いることが好ましい。
【００８５】
なお、上記した脱バインダー処理、焼成およびアニールの各工程において、Ｎ２ ，Ｈ２ や混合ガス等を加湿するには、たとえば、ウエッター等を使用すれば良い。この場合の水温は、５〜７５℃程度が好ましい。
【００８６】
脱バインダー工程、焼成工程およびアニール工程は、連続して行っても、独立して行っても良い。
【００８７】
これらを連続して行う場合、脱バインダー処理後、冷却せず雰囲気を変更、独立して行っても良い。これらを連続して行う場合、脱バインダー処理後、冷却せず雰囲気を変更し、続いて焼成の保持温度まで昇温して焼成を行い、ついで冷却し、アニール工程での保持温度に達したときに雰囲気を変更してアニールを行うことが好ましい。また、これらを独立して行う場合は、脱バインダー処理工程では、所定の保持温度まで昇温し、所定時間保持した後、室温まで降温する。その際の脱バインダー雰囲気は、連続して行う場合と同様なものとする。また、脱バインダー工程と焼成工程とを連続して行い、アニール工程だけを独立して行うようにしても良く、または、脱バインダー工程だけを独立して行い、焼成工程とアニール工程を連続して行うようにしても良い。
【００８８】
（４）次に、焼結チップ（素子本体１０）における内部電極層６，８の端部が露出している両端面に、第１電極層２０および第２電極層２２を順次形成する。
【００８９】
第１電極層の形成
第１電極層２０の形成に際しては、上述した第１電極層用ペーストを用いる。
【００９０】
まず、素子本体１０の両端面に、第１電極層用ペーストを塗布する。塗布工程としては特に限定されるものではないが、ディップ法等によれば良い。第１電極層用ペーストの塗布量は、特に限定されるものではなく、塗布する焼結体チップの大きさなどにより適宜調整すれば良いが、通常、５〜１００μｍ程度である。
【００９１】
次に、第１電極層用ペーストを乾燥する。乾燥は６０〜１５０℃程度で、１０分〜１時間程度行うことが好ましい。
【００９２】
次に、バインダーの除去（脱バインダ）を行う。脱バインダ条件は、特に限定されるものではないが、通常、３００〜６００℃程度、１〜６０分程度、空気中で行うことが好ましい。この脱バイ中に、内部電極層６，８であるＮｉが酸化するため、この酸化したＮｉを還元するために、還元処理を行う。還元は、特に限定されるものではないが、２５０〜６００℃程度、０．１〜６０分程度、Ｎ２ とＨ２ の混合雰囲気中で行うことが好ましい。
【００９３】
その後、以下に示す条件で、素子本体１０への焼き付け処理を行う。
雰囲気：Ｎ２ の中性雰囲気あるいはＮ２ とＨ２ との混合ガス等の還元雰囲気、
保持温度：好ましくは６００〜１０００℃、より好ましくは６５０〜９００℃、
保持時間：好ましくは０．１〜６０分、より好ましくは０．５〜１０分。
【００９４】
第２電極層の形成
第２電極層２２の形成に際しては、上述した第２電極層用ペーストを用いる。
【００９５】
まず、第１電極層２０の外面に第２電極層用ペーストを塗布する。この際、本実施形態では、第１電極層の側面が露出するようにする。塗布工程としては特に限定されるものではないが、ディップ法等によれば良い。第２電極層用ペーストの塗布量は、特に限定されるものではなく、塗布する焼結体チップの大きさなどにより適宜調整すれば良いが、通常、５〜１００μｍ程度である。
【００９６】
次に、第２電極層用ペーストを乾燥する。乾燥は６０〜１５０℃程度で、１０分〜１時間程度行うことが好ましい。
【００９７】
その後、以下に示す条件で、素子本体１０への焼き付け処理を行う。
【００９８】
雰囲気 ：酸化性雰囲気、
保持温度：好ましくは５００〜１０００℃、より好ましくは６００〜８５０℃、
保持時間：好ましくは０．１〜６０分、より好ましくは０．５〜５分、
昇温速度：好ましくは８０℃／分以上、より好ましくは１２０℃／分以上。
【００９９】
昇温速度が８０℃／分未満では、第１電極層２０が外縁だけでなく、全体が酸化されてしまい、ｔａｎδが増大する。すなわち、酸素の回り込み防止のために、昇温速度を、好ましくは８０℃／分以上とする。なお、上限は特に限定されないが、好ましくは３００℃／分程度である。
【０１００】
（５）必要に応じて、第２電極層２２上に、Ｎｉ層とＳｎ層又はＳｎ−Ｐｂ合金層を電解めっき法にて形成するが、第２電極層の形成の際に焼き付けによって得られた第１電極層２０の露出部２０ａには、めっき層２４は形成されない。
【０１０１】
（６）以上のような工程を経ることにより、上述した図１および図２に示す構成の積層セラミックコンデンサが得られる。本実施形態のセラミックコンデンサ２は、図３に示すように、はんだ付け等によってプリント基板３０上に実装され、各種電子機器に用いられる。
【０１０２】
本実施形態に係る積層セラミックコンデンサ２の製造方法によれば、外部端子電極１２，１４の全体がめっき層２４によって被覆されておらず、外部端子電極１２，１４の側面（外縁）の少なくとも表面を酸化させて露出させることができる。基板へ実装した際に、基板部に設けられたランド側の端子側面には、はんだが付着せず、これにより、撓みに伴う応力を素子本体１０に集中させないようにすることができ、撓み強度が向上したコンデンサ２を製造することができる。
【０１０３】
好ましくは、第２電極層２２を焼き付け処理する際の昇温速度を８０℃／分以上とすることで、短時間で第１電極層２０の露出部２０ａの少なくとも表面を酸化させることができる。昇温速度があまりに遅いと、第１電極層２０が、露出部２０ａだけでなく、それ以外の部分にも酸化が進行してしまい、その結果、ｔａｎδが増大する不都合を生じうる。
【０１０４】
以上、本発明の実施形態について説明してきたが、本発明はこうした実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々なる態様で実施し得ることは勿論である。
【０１０５】
たとえば、上述した実施形態では、本発明に係る電子部品として積層セラミックコンデンサを例示したが、本発明に係る電子部品としては、積層セラミックコンデンサに限定されず、誘電体層と内部電極層とが交互に積層してある素子本体を有し、この素子本体の外面に上記構造の外部端子電極が形成してあるものであれば何でも良い。
【０１０６】
【実施例】
以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これら実施例に限定されない。
【０１０７】
実施例１
第１電極層用ペーストの作製
第１電極層用ペーストを作製するために、Ｃｕ粉末（平均粒径：１．０μｍ）と、ＳｒＯ系ガラスフリット（平均粒径：３．０μｍ）と、有機ビヒクル（有機バインダー：アクリル樹脂、有機溶剤：ターピネオール）とを用意した。Ｃｕ粉末、ＳｒＯ系ガラスフリットおよび有機ビヒクルを所定量調合した後、これらをらいかい機で１時間混合し、その後、三本ロールで混練して第１電極層用ペーストを得た。ここで、ガラスフリットの添加量は、Ｃｕ粉末１００重量部に対して７重量部になるようにした。有機ビヒクルは、有機バインダー３重量部と、有機溶剤２２重量部とで構成した。第１電極層用ペーストにおける有機ビヒクルの含有量は、２５重量％になるようにした。
【０１０８】
第２電極層用ペーストの作製
第２電極層用ペーストを作製するために、Ａｇ粉末（平均粒径：０．３μｍ）と、ＺｎＯ系ガラスフリット（平均粒径：３．０μｍ）と、有機ビヒクル（有機バインダー：アクリル樹脂、有機溶剤：ターピネオール）とを用意した。これらを用い、前記第１電極層用ペーストと同様にして第２電極層用ペーストを得た。
【０１０９】
積層セラミックコンデンサ試料の作製
誘電体層の主原料としてＢａＣＯ３ （平均粒径：２．０μｍ）およびＴｉＯ２ （平均粒径：２．０μｍ）を用意した。Ｂａ／Ｔｉの原子比は１．００である。また、これに加えて、ＢａＴｉＯ３ に対し、添加物としてＭｎＣＯ３ を０．２重量％、ＭｇＣＯ３ を０．２重量％、Ｙ２ Ｏ３ を２．１重量％、（Ｂａ，Ｃａ）ＳｉＯ３ を２．２重量％、それぞれ準備した。各原料粉末を水中ボールミルで混合し、乾燥した。得られた混合粉を１２５０℃で２時間仮焼した。この仮焼粉を水中ボールミルで粉砕し、乾燥した。得られた仮焼粉に、有機バインダーとしてアクリル樹脂と、有機溶剤として塩化メチレンとアセトンを加えてさらに混合し、誘電体スラリーとした。得られた誘電体スラリーをドクターブレード法にて誘電体グリーンシートとした。
【０１１０】
内部電極層材料としてＮｉ粉末（平均粒径：０．８μｍ）を用意し、これに有機バインダーとしてエチルセルロースと、有機溶剤としてターピネオールを加え、三本ロールを用いて混練し、内部電極ペーストとした。
【０１１１】
所定の厚みを得るために誘電体グリーンシートを数枚積層し、その上にスクリーン印刷法により内部電極層用ペーストの端部が誘電体層用グリーンシートの端部から交互に外部に露出するように印刷されたグリーンシートを９枚積層し、熱圧着した。次いで、焼成後のチップ形状が、縦３．２ｍｍ×横１．６ｍｍ×厚み１．０ｍｍ（Ｃ３２１６タイプ）になるように切断し、グリーンチップを得た。
【０１１２】
得られたグリーンチップを、加湿したＮ２ ＋Ｈ２ （Ｈ２ ：３容積％）雰囲気中、１３００℃にて３時間保持して焼成し、さらに加湿したＨ２ ガスを含む酸素分圧１０−２Ｐａの雰囲気にて１０００℃で２時間保持し、チップ焼結体を得た。
【０１１３】
第１電極層の形成
得られた焼結体の両端部に、第１電極層用ペーストをパロマ法にて塗布し、１５０℃で３０分間、乾燥させた後、空気中で脱バインダを行った。この工程は５７０℃−１０分間とし、総計１時間で終了させた。
【０１１４】
次いで、５６０℃−１０分間の還元処理（還元時間の総計：２時間）を行った。
【０１１５】
次いで、７５０℃−１０分間で焼き付け処理（焼き付け処理の総計：１．５時間）を行い、第１電極層を形成した。
【０１１６】
なお、雰囲気は、還元処理はＨ２ ：４容量％、Ｎ２ ：９６容量％の条件下で、焼き付け処理はＮ２ 中で行った。
【０１１７】
第２電極層の形成
焼結体の両端部に形成された第１電極層の上に、第２電極層用ペーストをパロマ法にて塗布し、１５０℃で１０分間、乾燥させた。第２電極層用ペーストの塗布は、第１電極層の外縁が露出するように行った。
【０１１８】
次いで、空気中にて、８０℃／分の速度で６５０℃まで昇温し、６５０℃で０．５分保持して焼き付け処理を行い、前記第１電極層の露出部の少なくとも表面を酸化させつつ第２電極層を形成した。露出部の酸化されている部分を分析したところ、ＣｕＯが確認できた。
【０１１９】
めっき処理
第２電極層の上に、電解めっき法により、Ｎｉめっき膜とＳｎめっき膜とを順次形成して積層セラミックコンデンサ試料を得た。得られたコンデンサ試料の静電容量は、設計通り、７ｎＦであった。
【０１２０】
コンデンサ試料の評価
得られたコンデンサ試料の撓み強度を評価した。撓み強度の評価は、ＪＩＳ−Ｃ６４２９に準拠し、チップの静電容量（１ｋＨｚ）が、既定値（１２．５％以上の低下）よりも低下した時のガラスエポキシ基板（厚み１．６ｍｍ）の撓む変位量（撓み量、単位：ｍｍ）を測定することにより行った。本発明の効果をより一層明確にするために、静電容量の変化の他に、チップが破損、すなわちセラミックが破壊する音のした時点の撓み強度も評価した。
【０１２１】
撓み強度は、３０個のコンデンサ試料を用いて行い、音の生じた時点の撓み強度と、静電容量が既定値よりも低下した時の撓み強度とのそれぞれの平均値を算出して評価した。また、得られたコンデンサ試料の、撓み試験前の１ｋＨｚ時におけるｔａｎδ（単位：％）も測定した。結果を表１に示す。
【０１２２】
なお、得られたコンデンサ試料において、素子本体（焼結体チップ）に対する外部端子電極の固着強度と、コンデンサ試料の引張強度も併せて測定した。その結果、固着強度は１１０Ｎ、引張強度は４０Ｎであり、いずれも良好な値を示した。
【０１２３】
実施例２
昇温速度を１００℃／分とした以外は、実施例１と同様にしてコンデンサ試料を作製した。得られたコンデンサ試料の撓み強度と、ｔａｎδとを測定し、これらの結果を表１に示す。
【０１２４】
なお、得られたコンデンサ試料において、固着強度は１２５Ｎ、引張強度は４２Ｎであり、いずれも良好な値を示した。
【０１２５】
実施例３
昇温速度を１２０℃／分とした以外は、実施例１と同様にしてコンデンサ試料を作製した。得られたコンデンサ試料の撓み強度と、ｔａｎδとを測定し、これらの結果を表１に示す。
【０１２６】
なお、得られたコンデンサ試料において、固着強度は１２２Ｎ、引張強度は３８Ｎであり、いずれも良好な値を示した。
【０１２７】
実施例４
昇温速度を１６０℃／分とした以外は、実施例１と同様にしてコンデンサ試料を作製した。得られたコンデンサ試料の撓み強度と、ｔａｎδとを測定し、これらの結果を表１に示す。
【０１２８】
なお、得られたコンデンサ試料において、固着強度は１３１Ｎ、引張強度は４５Ｎであり、いずれも良好な値を示した。
【０１２９】
実施例５
昇温速度を２００℃／分とした以外は、実施例１と同様にしてコンデンサ試料を作製した。得られたコンデンサ試料の撓み強度と、ｔａｎδとを測定し、これらの結果を表１に示す。
【０１３０】
なお、得られたコンデンサ試料において、固着強度は１３０Ｎ、引張強度は４３Ｎであり、いずれも良好な値を示した。
【０１３１】
比較例１
昇温速度を４０℃／分とした以外は、実施例１と同様にしてコンデンサ試料を作製した。得られたコンデンサ試料の撓み強度と、ｔａｎδとを測定し、これらの結果を表１に示す。
【０１３２】
なお、得られたコンデンサ試料において、固着強度は９０Ｎ、引張強度は３４Ｎであった。
【０１３３】
比較例２
昇温速度を７０℃／分とした以外は、実施例１と同様にしてコンデンサ試料を作製した。得られたコンデンサ試料の撓み強度と、ｔａｎδとを測定し、これらの結果を表１に示す。
【０１３４】
なお、得られたコンデンサ試料において、固着強度は９３Ｎ、引張強度は３５Ｎであった。
【０１３５】
比較例３
第２電極層を形成しなかった以外は、実施例１と同様にしてコンデンサ試料を作製した。得られたコンデンサ試料の撓み強度と、ｔａｎδとを測定し、これらの結果を表１に示す。
【０１３６】
なお、得られたコンデンサ試料において、固着強度は２１Ｎ、引張強度は３０Ｎであった。
【０１３７】
【表１】
【０１３８】
表１に示すように、実施例１〜５のコンデンサ試料では、ｔａｎδを増加させずに、撓み強度が向上していることが確認できた。これに対し、比較例１〜２では、ｔａｎδが増大しており、しかも撓み強度も低下することが確認できた。比較例３では、ｔａｎδは低くて良好であるが、撓み強度が著しく低下することが確認できた。実施例１〜５の試料では、固着強度や引張強度についても良好な値が得られていることが確認できた。
【０１３９】
なお、本発明の効果は、積層セラミックコンデンサの他、積層セラミックインダクタ、積層セラミックバリスタ、ＬＣフィルターにおいても同様な効果が得られることを確認した。
【０１４０】
【発明の効果】
以上説明してきたように、本発明によれば、固着強度や引張強度を保持しつつ、特に撓み強度が向上した積層セラミックコンデンサなどの電子部品、およびその製造方法を提供できる。
【図面の簡単な説明】
【図１】 図１は本発明の一実施形態に係る電子部品としての積層セラミックコンデンサの要部断面図である。
【図２】 図２は図１の積層セラミックコンデンサの実装状態を示す断面図である。
【図３】 図３は従来の積層セラミックコンデンサの実装状態を示す断面図である。
【符号の説明】
２… 積層セラミックコンデンサ
４… 誘電体層
６，８… 内部電極層
１０… 素子本体
１２，１４… 外部端子電極
２０… 第１電極層
２０ａ… 露出部
２２… 第２電極層
２４… めっき層
３０… ガラスエポキシ基板
３２… ランド
４０… はんだ
【発明の属する技術分野】
本発明は、積層セラミックコンデンサなどの電子部品およびその製造方法に関する。
【０００２】
【従来の技術】
代表的な積層セラミック電子部品の一つである積層セラミックコンデンサは、誘電体層と内部電極層とが交互に積層されたコンデンサ素子本体を有し、このコンデンサ素子本体の両端部には、前記内部電極層と導通する外部端子電極が形成してある。
【０００３】
近年、このような積層セラミックコンデンサの内部電極層を構成する材料を、高価なパラジウムなどの貴金属から、安価なニッケルなどの卑金属へと移行する傾向がある。これに伴い、内部電極層をニッケルなどの卑金属で構成した積層セラミックコンデンサの実装強度、特に撓み強度の向上が求められている。撓み強度は、ガラスエポキシ基板などに、積層セラミックコンデンサをはんだ付けし、前記基板の裏側から加圧して規定の静電容量以下に低下した時点の基板の変位量を測定するものである。
【０００４】
積層セラミックコンデンサの撓み強度が低いと、コンデンサを実装する際の信頼性が著しく低下してしまうことから、この撓み強度を向上させるために種々の提案がなされている。
【０００５】
たとえば、特開平８−１０７０３７号公報では、内部電極層が内部に形成してあるセラミック焼結体の端面に外部電極が形成してあり、前記外部電極が、内部電極層が露出しているセラミック焼結体の端面と、セラミック焼結体の上面とにのみまたがって形成されているセラミック電子部品が開示してある。
【０００６】
特開平９−７８７８号公報では、セラミック素体の両端に外部電極が形成してあり、前記外部電極が、前記セラミック素体に接する第１電極層と、この第１電極層の上に形成された第２電極層との少なくとも２層からなり、前記第１電極層のガラス含有量を前記第２電極層のガラス含有量よりも多くして、第２電極層とセラミック素体との密着性を低下させたセラミック電子部品が開示してある。
【０００７】
【発明が解決しようとする課題】
これらの公報記載の技術では、実装時における撓み強度の向上が期待できるが、撓み強度以外の他の実装強度、たとえば固着強度や引張強度などが著しく低下し、しかも外部電極の外面にめっき処理を施した場合に、セラミック焼結体の側面から容易にめっき液が侵入して電気特性を劣化させ、コンデンサとしての機能を果たさなくなるといった問題があった。
【０００８】
本発明の目的は、固着強度や引張強度を保持しつつ、特に撓み強度が向上した積層セラミックコンデンサなどの電子部品、およびその製造方法を提供することである。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る電子部品は、誘電体層と内部電極層とが交互に積層してある素子本体と、
前記素子本体の外面に形成された外部端子電極とを有する電子部品であって、
前記外部端子電極の一部の少なくとも表面が酸化されていることを特徴とする。
【００１０】
好ましくは、前記外部端子電極の一部を除いた残部の表面には、めっき層が形成してある。
【００１１】
本発明に係る電子部品の製造方法は、誘電体層と内部電極層とを交互に積層して素子本体を形成する工程と、
前記内部電極層の少なくとも一部と電気的に接続するように前記素子本体の外面に、易酸化性金属で構成される導電材を含む第１電極層用ペーストを塗布し、中性または還元性雰囲気で焼き付け処理して第１電極層を形成する工程と、
前記第１電極層の一部が露出するように当該第１電極層の外面に、難酸化性金属で構成される導電材を含む第２電極層用ペーストを塗布して、前記第１電極層の外面に前記第２電極層用ペーストが塗布されていない露出部を形成し、酸化性雰囲気で焼き付け処理して、前記露出部の少なくとも表面を酸化させつつ第２電極層を形成する工程とを有する。
【００１２】
好ましくは、前記外部端子電極が、前記内部電極層の少なくとも一部と電気的に接続するように前記素子本体の外面に直接に形成された第１電極層と、
前記第１電極層の外面に形成された第２電極層とを有し、
前記第１電極層が、前記第２電極層に被覆されていない露出部を有し、
前記露出部の少なくとも表面が酸化されている。
【００１３】
好ましくは、前記第２電極層の外面に形成されためっき層をさらに有する。
【００１４】
好ましくは、前記第１電極層が易酸化性金属で構成される導電材を含む。
【００１５】
好ましくは、前記易酸化性金属がＣｕ、Ｎｉおよびこれらの合金から選ばれる少なくとも１種を含む。
【００１６】
好ましくは、前記露出部の酸化されている部分が、ＣｕＯ、Ｃｕ２ Ｏ、Ｃｕ３ Ｏ４ 、およびＮｉＯから選ばれる少なくとも１種を含む。
【００１７】
好ましくは、前記第２電極層が難酸化性金属で構成される導電材を含む。
【００１８】
好ましくは、前記難酸化性金属が、Ａｇ、Ａｕ、Ｐｔ、Ｐｄ、Ｒｕ、ＩｒおよびＲｈから選ばれる少なくとも１種を含む。
【００１９】
好ましくは、前記第１電極層に含まれる導電材の平均粒径が０．１〜１０μｍである。
【００２０】
好ましくは、前記第２電極層に含まれる導電材の平均粒径が０．１〜３μｍである。
【００２１】
好ましくは、前記第１電極層がガラス成分をさらに含み、このガラス成分の含有量が０．５〜２０重量％である。
【００２２】
好ましくは、前記第２電極層がガラス成分をさらに含み、このガラス成分の含有量が１０重量％以下である。
【００２３】
好ましくは、前記内部電極層が、Ｃｕ、Ｎｉおよびこれらの合金から選ばれる少なくとも１種で構成される導電材を含む。
【００２４】
好ましくは、前記第２電極層を焼き付け処理する際の昇温速度が８０℃／分以上である。
【００２５】
好ましくは、前記第２電極層の外面にめっき層を形成する工程をさらに有する。
【００２６】
【作用】
図３は従来の積層セラミックコンデンサの実装状態を示す断面図である。図３に示すように、従来の積層セラミックコンデンサ１０２は、誘電体層１０４と内部電極層１０６，１０８とが交互に積層された素子本体１１０の両端面に外部端子電極１１２，１１４が形成されている。外部端子電極１１２，１１４は、素子本体１１０に直接形成された電極層１２０と、前記電極層１２０の外面に形成されためっき層１２４とを有する。すなわち、従来の積層セラミックコンデンサ１０２では、その外部端子電極１１２，１１４の外面全体がめっき層１２４により被覆されていた。このため、コンデンサ１０２を基板３０へ実装した際に、基板３０上に設けられたランド３２側の端子側面にまで、はんだ４０が付着していた。
【００２７】
撓み試験での不良は、主として素子本体にクラックが入ることにより生じる。
このクラックは、従来の積層セラミックコンデンサ１０２においては、基板３０上に設けられたランド３２側の端子側面を起点に、特にはんだ４０が付着した外縁を起点に生じることが多い。その理由は、はんだが付着した外縁に応力が集中し、基板の撓みによって生じる応力に素子本体が耐えられないためにクラックが生じるものと推測される。
【００２８】
本発明者は、撓みに伴う応力を素子本体に集中させないようにすることができれば、撓み強度を向上させることができる、との知見を得て、この知見に基づき研究を重ねた結果、本発明に到達したのである。
【００２９】
本発明に係る積層セラミックコンデンサなどの電子部品では、その外部端子電極の一部の少なくとも表面が酸化されている。このため、外部端子電極の外面全体をめっき処理しても、表面が酸化されている部分にはめっき膜は析出されず、前記外部端子電極の一部を除いた残部の表面のみにめっき層が形成される。その結果、この電子部品を基板へ実装した際に、基板上に設けられたランド側の端子側面には、はんだが付着せず、付着したはんだの外縁は、前記表面が酸化されている外部端子電極上に接することになる。
【００３０】
このように、本発明によれば、撓みに伴う応力を素子本体に集中させないようにすることができることから、コンデンサ２の撓み強度が飛躍的に向上する（たとえば、縦３．２ｍｍ×横１．６ｍｍ×厚み１．２ｍｍ形状のコンデンサにおいて、撓み量５．０ｍｍ以上）。
【００３１】
本発明に係る電子部品としては、特に限定されないが、積層セラミックコンデンサ、圧電素子、チップインダクタ、チップバリスタ、チップサーミスタ、チップ抵抗、その他の表面実装（ＳＭＤ）チップ型電子部品が例示される。
【００３２】
【発明の実施の形態】
以下、本発明を、図面に示す実施形態に基づき説明する。
図１は本発明の一実施形態に係る電子部品としての積層セラミックコンデンサの要部断面図、
図２は図１の積層セラミックコンデンサの実装状態を示す断面図である。
【００３３】
積層セラミックコンデンサ
図１に示すように、電子部品の一例としての本実施形態に係る積層セラミックコンデンサ２は、誘電体層４と内部電極層６，８とが交互に積層された構成のコンデンサ素子本体１０を有する。コンデンサ素子本体１０の形状は、特に制限はないが、通常、直方体状とされる。また、その寸法にも特に制限はなく、用途に応じて適当な寸法とすればよいが、通常、縦（０．６〜５．６ｍｍ）×横（０．３〜５．０ｍｍ）×厚み（０．３〜１．９ｍｍ）程度である。
【００３４】
コンデンサ素子本体１０のＸ方向両端部には、素子本体１０の内部で交互に配置された内部電極層６，８と各々導通する一対の外部端子電極１２，１４が形成してある。本実施形態では、コンデンサ素子本体１０のサイズがたとえば縦３．２ｍｍ×横１．６ｍｍ×厚み１．２ｍｍである場合において、外部端子電極１２，１４は、素子本体に対して、好ましくは１００Ｎ以上の固着強度で固着される。また、引張強度は、好ましくは３０Ｎ以上である。
【００３５】
撓み強度は、ＪＩＳ−Ｃ６４２９に準拠し、静電容量（１ｋＨｚ）が、既定値（１２．５％以上の低下）よりも低下した時のガラスエポキシ基板（厚み１．６ｍｍ）の撓み量が、好ましくは３．０ｍｍ以上である。なお、従来の積層セラミックコンデンサにおいて、同一サイズでは、２．５ｍｍ程度の撓み量が限界であった。
【００３６】
誘電体層
誘電体層４は、たとえばチタン酸カルシウム、チタン酸ストロンチウムおよび／またはチタン酸バリウムなどの誘電体材料で構成でき、本発明では特に限定されない。
【００３７】
各誘電体層４の厚みは、本実施形態では３０μｍ以下、好ましくは０．２〜５μｍ程度である。各誘電体層４の積層数は、本実施形態では通常１００層以上、好ましくは２００層以上である。
【００３８】
内部電極層
内部電極層６および８に含有される導電材は、特に限定されないが、Ｃｕ、Ｎｉおよびこれらの合金から選ばれる少なくとも１種で構成してあることが好ましく、より好ましくはＮｉまたはＮｉ合金である。ＮｉまたはＮｉ合金としては、Ｍｎ、Ｃｒ、ＣｏおよびＡｌから選択される少なくとも１種の元素とＮｉとの合金が好ましく、合金中のＮｉ含有量は９５重量％以上であることが好ましい。なお、ＮｉまたはＮｉ合金中には、Ｐ、Ｆｅ、Ｍｇなどの各種微量成分が０．１重量％程度以下含まれていてもよい。
【００３９】
内部電極層６および８の厚さは、用途などに応じて適宜決定すればよいが、通常０．５〜５μｍ、好ましくは１〜３μｍ程度である。
【００４０】
外部端子電極
外部端子電極１２および１４は、各々、内部電極層６または８の端部と電気的接続される側から順に第１電極層２０および第２電極層２２が積層される２層構造で構成してある。第２電極層２２の外面には、めっき層２４が形成してある。
【００４１】
第１電極層
第１電極層２０は、易酸化性金属（合金も含む）で構成される導電材を含む。易酸化性金属としては、Ｃｕ、Ｎｉおよびこれらの合金から選ばれる少なくとも１種を含むことが好ましい。
【００４２】
第１電極層２０は、第２電極層２２に被覆されていない露出部２０ａを有し、この露出部２０ａの少なくとも表面が酸化されている。露出部２０ａの酸化は、表面のみに固定されるものではなく、厚み方向にその酸化が進行していてもよく、露出部２０ａの全てが酸化されていてもよい。本実施形態では、露出部２０ａは、第１電極層２０の側面（外縁）にのみ形成してあるが、露出部２０ａの位置および範囲は、特に限定されず、第１電極層２０の全体のうち内部電極層６または８と直接に接合する部分を除いた任意の位置および範囲に、露出部２０ａが形成してあればよい。露出部２０ａのうち酸化されている部分の組成は、焼き付け条件によって異なるが、ＣｕＯ、Ｃｕ２ Ｏ、Ｃｕ３ Ｏ４ 、およびＮｉＯから選ばれる少なくとも１種を含むことが好ましい。第１電極層２０における導電材の含有量は、好ましくは８０〜９９．５重量％である。
【００４３】
第１電極層２０は、ガラス成分を含む。ガラス成分の組成は、特に限定されないが、たとえばケイ酸塩ガラス、ホウケイ酸塩ガラス、アルミナケイ酸塩ガラス、燐酸ガラスなどで構成される。ガラスには、必要に応じて、フッ化物、ＣａＯ、ＢａＯ、ＭｇＯ、ＺｎＯ、ＰｂＯ、Ｎａ２ Ｏ、Ｋ２ Ｏ、ＭｎＯ２ などの添加物が含有してあってもよい。第１電極層２０におけるガラス成分の含有量は、好ましくは０．５〜２０重量％である。
【００４４】
第１電極層２０の厚みは、特に限定されないが、好ましくは１．０〜８０μｍ程度である。
【００４５】
第２電極層
第２電極層２２は、難酸化性金属（合金も含む）で構成される導電材を含む。難酸化性金属としては、Ａｇ、Ａｕ、Ｐｔ、Ｐｄ、Ｒｕ、ＩｒおよびＲｈから選ばれる少なくとも１種を含むことが好ましく、より好ましくはＡｇを含む。なお、難酸化性金属は、ＡｇとＰｄとの合金、あるいは、その他の合金で構成してあってもよい。第２電極層２２における導電材の含有量は、好ましくは９０〜１００重量％である。
【００４６】
第２電極層２２は、ガラス成分を含んでいてもよい。ガラス成分の組成は、特に限定されないが、上記第１電極層２０と同様の組成であればよい。第２電極層２２におけるガラス成分の含有量は、好ましくは１０重量％以下である。
【００４７】
第２電極層２２の厚みは、特に限定されないが、好ましくは１．０〜８０μｍ程度である。
【００４８】
めっき層
第２電極層２２の外面には、めっき処理によるめっき層２４が形成される。めっき層２４は、スパッタ等に代表されるような乾式法、あるいはめっき液中で行う湿式法のいずれを用いてもかまわないが、従来より公知の湿式法、具体的には電解めっき法、あるいは無電解めっき法を用いることができ、電解めっき法が好ましい。本実施形態では、少なくとも表面が酸化されている露出部２０ａには、めっき層２４は形成されず、この露出部２０ａを除いた第１電極層２０の表面のみにめっき層２４が形成される。第２電極層２２の外面にめっき層２４を形成する場合、通常、第２電極層２２上からＮｉおよびＳｎの順、あるいはＮｉおよびＳｎ−Ｐｂはんだめっきの順に形成されるが、特に環境への配慮から、ＮｉおよびＳｎの順でめっき層２４を形成することが好ましい。Ｎｉめっきの前にＣｕめっき膜を形成してもかまわない。めっき層２４の厚みは特に限定されないが、通常、総計０．１〜２０μｍ程度である。
【００４９】
本実施形態に係る積層セラミックコンデンサ２の外部端子電極１２，１４は、その全体がめっき層２４によって被覆されておらず、第２電極層２２およびめっき層２４に被覆されていない第１電極層２０の露出部２０ａを有しており、この露出部２０ａの少なくとも表面が酸化されている。したがって、図２に示すように、積層セラミックコンデンサ２を基板３０へ実装した際に、基板３０上に設けられたランド３２側の端子側面には、はんだ４０が付着せず、これにより、撓みに伴う応力を素子本体１０に集中させないようにすることができ、コンデンサ２の撓み強度が飛躍的に向上している。
【００５０】
積層セラミックコンデンサの製造方法
次に、本実施形態に係る積層セラミックコンデンサ２の製造方法の一例を説明する。
（１）まず、誘電体層用ペースト、内部電極層用ペースト、外部端子電極用ペーストをそれぞれ準備する。
【００５１】
誘電体層用ペースト
誘電体層用ペーストは、誘電体原料と有機ビヒクルとを混練して製造される。
【００５２】
誘電体原料には、誘電体層４の組成に応じた粉末を用いる。誘電体材料としては特に限定されるものではなく、種々の誘電体材料を用いて良いが、たとえば、チタン系酸化物、チタン系複合酸化物、あるいはこれらの混合物等が好ましい。チタン系酸化物としては、必要に応じてＮｉＯ，ＣｕＯ，Ｍｎ３ Ｏ４ ，Ａｌ２ Ｏ３ ，ＭｇＯ，ＳｉＯ２ 等を総計０．００１〜３０重量％程度添加したＴｉＯ２ 系の酸化物が例示され、チタン系複合酸化物としては、チタン酸バリウムＢａＴｉＯ３ 等が挙げられる。Ｂａ／Ｔｉの原子比は、０．９５〜１．２０程度が良く、ＢａＴｉＯ３ には、ＭｇＯ，ＣａＯ，Ｍｎ３ Ｏ４ ，Ｙ２ Ｏ３ ，Ｖ２ Ｏ５ ，ＺｎＯ，ＺｒＯ２ ，Ｎｂ２ Ｏ５ ，Ｃｒ２ Ｏ３ ，Ｆｅ２ Ｏ３ ，Ｐ２ Ｏ５ ，Ｎａ２ Ｏ，Ｋ２ Ｏ等が総計０．００１〜３０重量％程度添加されていても良い。また、焼成温度、線膨張率の調整のため、（Ｂａ，Ｃａ）ＳｉＯ２ ガラス等のガラスが、誘電体層用ペースト中に添加されていても良い。
【００５３】
誘電体原料の製造方法は、特に限定されず、たとえばチタン酸バリウムを用いる場合、水熱合成したＢａＴｉＯ３ に、副成分原料を混合する方法を用いることができる。また、ＢａＣＯ３ とＴｉＯ２ と副成分原料との混合物を仮焼して固相反応させる乾式合成法を用いても良い。また共沈法、ゾル・ゲル法、アルカリ加水分解法、沈殿混合法等により得た沈殿物と副成分原料との混合物を仮焼して合成しても良い。なお、副成分としては、酸化物や、焼成により酸化物となる各種化合物、たとえば、炭酸塩、シュウ酸塩、水酸化物、有機金属化合物等の少なくとも一種以上を用いることができる。
【００５４】
誘電体材料の平均粒径は、目的とする誘電体層の平均結晶粒径に応じて決定すれば良いが、通常、平均粒子径０．３〜１．０μｍ程度の粉末を用いる。
【００５５】
有機ビヒクルは、バインダーを有機溶剤中に溶解したものである。有機ビヒクルに用いるバインダーは、特に限定されず、エチルセルロース等の通常の各種バインダーから適宜選択すれば良い。また、用いる有機溶剤も特に限定されず、印刷法やシート法、利用する方法に応じて、ターピネオール、ブチルカルビトール、アセトン、トルエン等の各種有機溶剤から適宜選択すれば良い。誘電体層用ペーストの塗布量は、最終的な一層あたりの誘電体層４の厚みが上述した厚みになるように調整すればよい。
【００５６】
内部電極層用ペースト
内部電極層用ペーストは、導電材（導電性金属やその合金、あるいは焼成後に前記導電性金属やその合金となる金属酸化物など）と、上記した有機ビヒクルとを少なくとも混練して調整される。内部電極層用ペーストに含まれる導電材は、特に限定されないが、Ｎｉ、Ｃｕなどの卑金属またはその合金が好ましく、より好ましくはＮｉあるいはＮｉ合金である。誘電体層４の構成材料に耐還元性を有するものを使用することで、安価な卑金属を用いることが可能となる。内部電極層用ペーストの塗布量は、最終的な内部電極層６，８の厚みが上述した厚みになるように調整すればよい。
【００５７】
外部端子電極用ペースト
第１電極層用ペースト
第１電極層用ペーストは、易酸化性金属（合金も含む）で構成される導電材と、ガラスフリットと、有機ビヒクルとを少なくとも含有して調整される。
【００５８】
第１電極層用ペースト中に含まれる導電材の平均粒径は、特に限定されないが、好ましくは０．１〜１０μｍ、より好ましくは０．５〜３μｍ程度である。０．１μｍよりも平均粒径が小さい場合、粒子の凝集が激しくなり、ペーストの塗布や乾燥時に、あるいは焼き付け時に、第１電極層２０にクラックが生じやすくなる傾向がある。１０μｍよりも平均粒径が大きい場合、粒子の分散が不均一となってペースト化が困難になり、しかも金属の焼結にばらつきが生じ、結果として実装強度にばらつきを生じるおそれがある。
【００５９】
第１電極層用ペーストにおける導電材の含有量は、好ましくは８０〜９９．５重量％、より好ましくは９０〜９９重量％である。
【００６０】
第１電極層用ペーストに含まれるガラスフリットは、金属の焼結助剤として、および素子本体１０との密着性を確保する機能を司る。
【００６１】
ガラスフリットの組成は、特に限定されないが、導電材にＣｕやＮｉ、それらの合金を用いた場合は、中性あるいは還元性雰囲気で第１電極層２０を焼成する必要上、それら雰囲気下でもガラスとしての機能を果たすものであることが必要である。このようなものとしては、たとえば、ケイ酸塩ガラス｛（ＳｉＯ２ ：２０〜８０重量％、Ｎａ２ Ｏ：８０〜２０重量％）や（ＳｉＯ２ ：７〜６３重量％、ＺｎＯ：３７〜９３重量％）｝、ホウケイ酸塩ガラス（Ｂ２ Ｏ３ ：５〜５０重量％、ＳｉＯ２ ：５〜７０重量％、ＰｂＯ：１〜１０重量％、Ｋ２ Ｏ：１〜１５重量％）、アルミナケイ酸塩ガラス（Ａｌ２ Ｏ３ ：１〜３０重量％、ＳｉＯ２ ：１０〜６０重量％、Ｎａ２ Ｏ：５〜１５重量％、ＣａＯ：１〜２０重量％、Ｂ２ Ｏ３ ：５〜３０重量％）、燐酸ガラス（Ｐ２ Ｏ５ ：１〜５０重量％、ＳｉＯ２ ：５〜４０重量％、Ｂ２ Ｏ３ ：１〜４０重量％）等が挙げられる。これらの各種ガラスは、それぞれ単独で用いてもよいし、あるいは二種以上組み合わせて用いてもよい。
【００６２】
このようなガラスには、必要に応じて、フッ化物（たとえばＣａＦ２ 、ＫＦ、ＬｉＦ、ＭｇＦ２ 、ＭｎＦ２ 、ＢａＦ２ など）：０．０１〜２０重量％、ＣａＯ：０．０１〜５０重量％、ＢａＯ：０．０１〜５０重量％、ＭｇＯ：０．０１〜５重量％、ＺｎＯ：０．０１〜７０重量％、ＰｂＯ：０．０１〜５重量％、Ｎａ２ Ｏ：０．０１〜１０重量％、Ｋ２ Ｏ：０．０１〜１０重量％、ＭｎＯ２ ：０．０１〜４０重量％等の添加物を所定の組成になるように混合しても良い。
【００６３】
ガラスフリットの平均粒径は、特に限定されないが、たとえば０．０１〜３０μｍ程度である。０．０１μｍよりも平均粒径が小さいと導電材の焼結が不均一となり、第１電極層２０にクラックを発生させる原因となる傾向があり、３０μｍよりも平均粒径が大きいと、ガラスの分散が悪くなり、第１電極層２０と素子本体１０との接着性が低下する傾向にある。
【００６４】
第１電極層用ペーストにおけるガラスフリットの含有量は、好ましくは０．５〜２０重量％、より好ましくは１〜１０重量％である。０．５重量％未満であると、素体との密着性が確保できず、実装強度が小さくなる。２０重量％を越えると、ガラスが電極表面に多量に浮き出て、他のチップに付着しやすくなる。
【００６５】
有機ビヒクルとしては、上述のものを用いれば良い。
【００６６】
第２電極層用ペースト
第２電極層用ペーストは、難酸化性金属（合金も含む）で構成される導電材と、ガラスフリットと、有機ビヒクルとを少なくとも含有して調整される。難酸化性金属としては、好ましくはＡｇ、Ａｕ、Ｐｔ、Ｐｄ、Ｒｕ、ＩｒおよびＲｈから選ばれる少なくとも１種、より好ましくはＡｇを含む。
【００６７】
第２電極層用ペースト中に含まれる導電材の平均粒径は、特に限定されないが、好ましくは０．１〜３μｍ、より好ましくは０．１５〜２μｍ程度である。０．１μｍよりも平均粒径が小さい場合、粒子の凝集が激しくなり、ペーストの塗布や乾燥時に、あるいは焼き付け時に、第２電極層２２にクラックが生じやすくなる傾向がある。３μｍよりも平均粒径が大きい場合、導電材の焼結開始温度が高くなり、第１電極層全体が酸化されてしまい、誘電損失（ｔａｎδ）が大きくなるおそれがある。なお、本発明では、側面だけを酸化するため、ｔａｎδの増大は全くない。
【００６８】
第２電極層用ペーストにおける導電材の含有量は、好ましくは９０〜１００重量％、より好ましくは９３〜９９重量％である。
【００６９】
第２電極層用ペーストに含まれるガラスフリットは、金属の焼結助剤として、および第１電極層２０との密着性を確保する機能を司る。
【００７０】
ガラスフリットの組成は、特に限定されず、上述のガラス組成とすれば良い。ガラスフリットの平均粒径ついても同様である。
【００７１】
第２電極層用ペーストにおけるガラスフリットの含有量は、好ましくは１０重量％以下、より好ましくは１〜７重量％である。１０重量％を超えると、ガラスが金属の焼結の阻害剤として働くようになり、焼結性が低下し、結果として第１電極層２０が酸化してしまい、ｔａｎδが大きくなるおそれがある。
【００７２】
有機ビヒクルとしては、上述のものを用いれば良い。
【００７３】
有機ビヒクルの含有量
なお、上記した各ペースト中の有機ビヒクルの含有量に特に制限はなく、通常の含有量、たとえばバインダーは１〜５重量％程度、溶剤は１０〜５０重量％とすれば良い。また、各ペースト中には、必要に応じて各種分散剤、可塑剤、誘電体、絶縁体等から選択される添加剤が含有されていても良い。これらの総含有量は、１０重量％以下とすることが好ましい。
【００７４】
第１および第２電極層用ペーストの作製
第１および第２電極層用ペーストを作製するには、導電材、ガラスフリット、および有機ビヒクルを所定量調合し、らいかい機で１時間程度混合し、その後、三本ロールで混練して得るようにすればよい。
【００７５】
（２）次に、誘電体層用ペーストと内部電極層用ペーストとの積層体（グリーンチップ）を作製する。
【００７６】
グリーンチップの作製
印刷法を用いる場合、誘電体層用ペーストおよび内部電極層用ペーストをＰＥＴ等の基板上に印刷する。このとき内部電極層用ペーストの端部の一方が誘電体ペーストの端部より交互に外部に露出するように積層する。その後、熱圧着し、所定形状に切断してチップ化した後、基板から剥離してグリーンチップとする。
【００７７】
また、シート法を用いる場合、誘電体層用ペーストを用いてグリーンシートを形成し、このグリーンシート上に内部電極層用ペーストを印刷し、これらを交互に繰り返して積層し、所定形状に切断してグリーンチップとする。
【００７８】
（３）次に、グリーンチップを、脱バインダ後に焼結（焼成、アニール）することにより、積層セラミックコンデンサの素体本体１０である焼結チップを作製する。
【００７９】
脱バインダー工程
焼結前に行う脱バインダー処理の条件は、通常のものであっても良いが、内部電極層６，８の導電材にＮｉやＮｉ合金等の卑金属を用いる場合、特に下記の条件で行うことが好ましい。
昇温速度：５〜３００℃／時間、特に１０〜１００℃／時間、
保持温度：２００〜４００℃／時間、特に２５０〜３００℃／時間、
温度保持時間：０．５〜２４時間、特に５〜２０時間、
雰囲気：空気中。
【００８０】
焼成工程
グリーンチップの焼成時の雰囲気は、内部電極層用ペーストの導電材の種類に応じて適宜選択すれば良いが、導電材としてＮｉやＮｉ合金等の卑金属を用いる場合、焼成雰囲気はＮ２ を主成分とし、Ｈ２ ：１〜１０容積％を、１０〜３５℃における水蒸気圧によって加湿してＨ２ Ｏガスとしたものが好ましい。酸素分圧は１０−８〜１０−３Ｐａとすることが好ましい。酸素分圧が前記範囲未満であると、内部電極層６，８中の導電材が異常焼結を起こし、途切れてしまうことがある。また、酸素分圧が前記範囲を越えると、内部電極層６，８が酸化してしまう傾向にある。
【００８１】
焼成時の保持温度は、好ましくは１１００〜１４００℃、より好ましくは１２００〜１３００℃である。保持温度が前記範囲未満であると緻密化が不十分であり、前記範囲を越えると、内部電極層６，８が途切れやすくなる傾向がある。また、焼成時の温度保持時間は、好ましくは０．５〜８時間、より好ましくは１〜３時間である。
【００８２】
アニール工程
還元雰囲気で焼成した場合、焼成後の素体本体１０にはアニールを施すことが好ましい。アニールは、誘電体層４を再酸化するための処理であり、これにより得られるコンデンサ２の絶縁抵抗の加速寿命を著しく長くすることができる。
【００８３】
アニール雰囲気の酸素分圧は、好ましくは１０−３Ｐａ以上、より好ましくは１０−３〜１０−１Ｐａである。酸素分圧が前記範囲未満であると、誘電体層４の再酸化が困難であり、前記範囲を越えると内部電極層６，８が酸化する傾向がある。
【００８４】
アニールの保持温度は、好ましくは１１００℃以下、より好ましくは５００〜１０００℃である。保持温度が前記範囲未満であると、誘電体層４の酸化が不十分となり、絶縁抵抗の加速寿命が短くなる傾向を示し、前記範囲を越えると内部電極６，８が酸化し、容量が低下するだけでなく、誘電体素地と反応し、加速寿命も短くなる傾向がある。なお、アニール工程は昇温および降温だけから構成しても良い。この場合、温度保持時間をとる必要なく、保持温度は最高温度と同義である。また、温度保持時間は、好ましくは０〜２０時間、より好ましくは２〜１０時間である。雰囲気ガスには、Ｎ２ と加湿したＨ２ ガスを用いることが好ましい。
【００８５】
なお、上記した脱バインダー処理、焼成およびアニールの各工程において、Ｎ２ ，Ｈ２ や混合ガス等を加湿するには、たとえば、ウエッター等を使用すれば良い。この場合の水温は、５〜７５℃程度が好ましい。
【００８６】
脱バインダー工程、焼成工程およびアニール工程は、連続して行っても、独立して行っても良い。
【００８７】
これらを連続して行う場合、脱バインダー処理後、冷却せず雰囲気を変更、独立して行っても良い。これらを連続して行う場合、脱バインダー処理後、冷却せず雰囲気を変更し、続いて焼成の保持温度まで昇温して焼成を行い、ついで冷却し、アニール工程での保持温度に達したときに雰囲気を変更してアニールを行うことが好ましい。また、これらを独立して行う場合は、脱バインダー処理工程では、所定の保持温度まで昇温し、所定時間保持した後、室温まで降温する。その際の脱バインダー雰囲気は、連続して行う場合と同様なものとする。また、脱バインダー工程と焼成工程とを連続して行い、アニール工程だけを独立して行うようにしても良く、または、脱バインダー工程だけを独立して行い、焼成工程とアニール工程を連続して行うようにしても良い。
【００８８】
（４）次に、焼結チップ（素子本体１０）における内部電極層６，８の端部が露出している両端面に、第１電極層２０および第２電極層２２を順次形成する。
【００８９】
第１電極層の形成
第１電極層２０の形成に際しては、上述した第１電極層用ペーストを用いる。
【００９０】
まず、素子本体１０の両端面に、第１電極層用ペーストを塗布する。塗布工程としては特に限定されるものではないが、ディップ法等によれば良い。第１電極層用ペーストの塗布量は、特に限定されるものではなく、塗布する焼結体チップの大きさなどにより適宜調整すれば良いが、通常、５〜１００μｍ程度である。
【００９１】
次に、第１電極層用ペーストを乾燥する。乾燥は６０〜１５０℃程度で、１０分〜１時間程度行うことが好ましい。
【００９２】
次に、バインダーの除去（脱バインダ）を行う。脱バインダ条件は、特に限定されるものではないが、通常、３００〜６００℃程度、１〜６０分程度、空気中で行うことが好ましい。この脱バイ中に、内部電極層６，８であるＮｉが酸化するため、この酸化したＮｉを還元するために、還元処理を行う。還元は、特に限定されるものではないが、２５０〜６００℃程度、０．１〜６０分程度、Ｎ２ とＨ２ の混合雰囲気中で行うことが好ましい。
【００９３】
その後、以下に示す条件で、素子本体１０への焼き付け処理を行う。
雰囲気：Ｎ２ の中性雰囲気あるいはＮ２ とＨ２ との混合ガス等の還元雰囲気、
保持温度：好ましくは６００〜１０００℃、より好ましくは６５０〜９００℃、
保持時間：好ましくは０．１〜６０分、より好ましくは０．５〜１０分。
【００９４】
第２電極層の形成
第２電極層２２の形成に際しては、上述した第２電極層用ペーストを用いる。
【００９５】
まず、第１電極層２０の外面に第２電極層用ペーストを塗布する。この際、本実施形態では、第１電極層の側面が露出するようにする。塗布工程としては特に限定されるものではないが、ディップ法等によれば良い。第２電極層用ペーストの塗布量は、特に限定されるものではなく、塗布する焼結体チップの大きさなどにより適宜調整すれば良いが、通常、５〜１００μｍ程度である。
【００９６】
次に、第２電極層用ペーストを乾燥する。乾燥は６０〜１５０℃程度で、１０分〜１時間程度行うことが好ましい。
【００９７】
その後、以下に示す条件で、素子本体１０への焼き付け処理を行う。
【００９８】
雰囲気 ：酸化性雰囲気、
保持温度：好ましくは５００〜１０００℃、より好ましくは６００〜８５０℃、
保持時間：好ましくは０．１〜６０分、より好ましくは０．５〜５分、
昇温速度：好ましくは８０℃／分以上、より好ましくは１２０℃／分以上。
【００９９】
昇温速度が８０℃／分未満では、第１電極層２０が外縁だけでなく、全体が酸化されてしまい、ｔａｎδが増大する。すなわち、酸素の回り込み防止のために、昇温速度を、好ましくは８０℃／分以上とする。なお、上限は特に限定されないが、好ましくは３００℃／分程度である。
【０１００】
（５）必要に応じて、第２電極層２２上に、Ｎｉ層とＳｎ層又はＳｎ−Ｐｂ合金層を電解めっき法にて形成するが、第２電極層の形成の際に焼き付けによって得られた第１電極層２０の露出部２０ａには、めっき層２４は形成されない。
【０１０１】
（６）以上のような工程を経ることにより、上述した図１および図２に示す構成の積層セラミックコンデンサが得られる。本実施形態のセラミックコンデンサ２は、図３に示すように、はんだ付け等によってプリント基板３０上に実装され、各種電子機器に用いられる。
【０１０２】
本実施形態に係る積層セラミックコンデンサ２の製造方法によれば、外部端子電極１２，１４の全体がめっき層２４によって被覆されておらず、外部端子電極１２，１４の側面（外縁）の少なくとも表面を酸化させて露出させることができる。基板へ実装した際に、基板部に設けられたランド側の端子側面には、はんだが付着せず、これにより、撓みに伴う応力を素子本体１０に集中させないようにすることができ、撓み強度が向上したコンデンサ２を製造することができる。
【０１０３】
好ましくは、第２電極層２２を焼き付け処理する際の昇温速度を８０℃／分以上とすることで、短時間で第１電極層２０の露出部２０ａの少なくとも表面を酸化させることができる。昇温速度があまりに遅いと、第１電極層２０が、露出部２０ａだけでなく、それ以外の部分にも酸化が進行してしまい、その結果、ｔａｎδが増大する不都合を生じうる。
【０１０４】
以上、本発明の実施形態について説明してきたが、本発明はこうした実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々なる態様で実施し得ることは勿論である。
【０１０５】
たとえば、上述した実施形態では、本発明に係る電子部品として積層セラミックコンデンサを例示したが、本発明に係る電子部品としては、積層セラミックコンデンサに限定されず、誘電体層と内部電極層とが交互に積層してある素子本体を有し、この素子本体の外面に上記構造の外部端子電極が形成してあるものであれば何でも良い。
【０１０６】
【実施例】
以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これら実施例に限定されない。
【０１０７】
実施例１
第１電極層用ペーストの作製
第１電極層用ペーストを作製するために、Ｃｕ粉末（平均粒径：１．０μｍ）と、ＳｒＯ系ガラスフリット（平均粒径：３．０μｍ）と、有機ビヒクル（有機バインダー：アクリル樹脂、有機溶剤：ターピネオール）とを用意した。Ｃｕ粉末、ＳｒＯ系ガラスフリットおよび有機ビヒクルを所定量調合した後、これらをらいかい機で１時間混合し、その後、三本ロールで混練して第１電極層用ペーストを得た。ここで、ガラスフリットの添加量は、Ｃｕ粉末１００重量部に対して７重量部になるようにした。有機ビヒクルは、有機バインダー３重量部と、有機溶剤２２重量部とで構成した。第１電極層用ペーストにおける有機ビヒクルの含有量は、２５重量％になるようにした。
【０１０８】
第２電極層用ペーストの作製
第２電極層用ペーストを作製するために、Ａｇ粉末（平均粒径：０．３μｍ）と、ＺｎＯ系ガラスフリット（平均粒径：３．０μｍ）と、有機ビヒクル（有機バインダー：アクリル樹脂、有機溶剤：ターピネオール）とを用意した。これらを用い、前記第１電極層用ペーストと同様にして第２電極層用ペーストを得た。
【０１０９】
積層セラミックコンデンサ試料の作製
誘電体層の主原料としてＢａＣＯ３ （平均粒径：２．０μｍ）およびＴｉＯ２ （平均粒径：２．０μｍ）を用意した。Ｂａ／Ｔｉの原子比は１．００である。また、これに加えて、ＢａＴｉＯ３ に対し、添加物としてＭｎＣＯ３ を０．２重量％、ＭｇＣＯ３ を０．２重量％、Ｙ２ Ｏ３ を２．１重量％、（Ｂａ，Ｃａ）ＳｉＯ３ を２．２重量％、それぞれ準備した。各原料粉末を水中ボールミルで混合し、乾燥した。得られた混合粉を１２５０℃で２時間仮焼した。この仮焼粉を水中ボールミルで粉砕し、乾燥した。得られた仮焼粉に、有機バインダーとしてアクリル樹脂と、有機溶剤として塩化メチレンとアセトンを加えてさらに混合し、誘電体スラリーとした。得られた誘電体スラリーをドクターブレード法にて誘電体グリーンシートとした。
【０１１０】
内部電極層材料としてＮｉ粉末（平均粒径：０．８μｍ）を用意し、これに有機バインダーとしてエチルセルロースと、有機溶剤としてターピネオールを加え、三本ロールを用いて混練し、内部電極ペーストとした。
【０１１１】
所定の厚みを得るために誘電体グリーンシートを数枚積層し、その上にスクリーン印刷法により内部電極層用ペーストの端部が誘電体層用グリーンシートの端部から交互に外部に露出するように印刷されたグリーンシートを９枚積層し、熱圧着した。次いで、焼成後のチップ形状が、縦３．２ｍｍ×横１．６ｍｍ×厚み１．０ｍｍ（Ｃ３２１６タイプ）になるように切断し、グリーンチップを得た。
【０１１２】
得られたグリーンチップを、加湿したＮ２ ＋Ｈ２ （Ｈ２ ：３容積％）雰囲気中、１３００℃にて３時間保持して焼成し、さらに加湿したＨ２ ガスを含む酸素分圧１０−２Ｐａの雰囲気にて１０００℃で２時間保持し、チップ焼結体を得た。
【０１１３】
第１電極層の形成
得られた焼結体の両端部に、第１電極層用ペーストをパロマ法にて塗布し、１５０℃で３０分間、乾燥させた後、空気中で脱バインダを行った。この工程は５７０℃−１０分間とし、総計１時間で終了させた。
【０１１４】
次いで、５６０℃−１０分間の還元処理（還元時間の総計：２時間）を行った。
【０１１５】
次いで、７５０℃−１０分間で焼き付け処理（焼き付け処理の総計：１．５時間）を行い、第１電極層を形成した。
【０１１６】
なお、雰囲気は、還元処理はＨ２ ：４容量％、Ｎ２ ：９６容量％の条件下で、焼き付け処理はＮ２ 中で行った。
【０１１７】
第２電極層の形成
焼結体の両端部に形成された第１電極層の上に、第２電極層用ペーストをパロマ法にて塗布し、１５０℃で１０分間、乾燥させた。第２電極層用ペーストの塗布は、第１電極層の外縁が露出するように行った。
【０１１８】
次いで、空気中にて、８０℃／分の速度で６５０℃まで昇温し、６５０℃で０．５分保持して焼き付け処理を行い、前記第１電極層の露出部の少なくとも表面を酸化させつつ第２電極層を形成した。露出部の酸化されている部分を分析したところ、ＣｕＯが確認できた。
【０１１９】
めっき処理
第２電極層の上に、電解めっき法により、Ｎｉめっき膜とＳｎめっき膜とを順次形成して積層セラミックコンデンサ試料を得た。得られたコンデンサ試料の静電容量は、設計通り、７ｎＦであった。
【０１２０】
コンデンサ試料の評価
得られたコンデンサ試料の撓み強度を評価した。撓み強度の評価は、ＪＩＳ−Ｃ６４２９に準拠し、チップの静電容量（１ｋＨｚ）が、既定値（１２．５％以上の低下）よりも低下した時のガラスエポキシ基板（厚み１．６ｍｍ）の撓む変位量（撓み量、単位：ｍｍ）を測定することにより行った。本発明の効果をより一層明確にするために、静電容量の変化の他に、チップが破損、すなわちセラミックが破壊する音のした時点の撓み強度も評価した。
【０１２１】
撓み強度は、３０個のコンデンサ試料を用いて行い、音の生じた時点の撓み強度と、静電容量が既定値よりも低下した時の撓み強度とのそれぞれの平均値を算出して評価した。また、得られたコンデンサ試料の、撓み試験前の１ｋＨｚ時におけるｔａｎδ（単位：％）も測定した。結果を表１に示す。
【０１２２】
なお、得られたコンデンサ試料において、素子本体（焼結体チップ）に対する外部端子電極の固着強度と、コンデンサ試料の引張強度も併せて測定した。その結果、固着強度は１１０Ｎ、引張強度は４０Ｎであり、いずれも良好な値を示した。
【０１２３】
実施例２
昇温速度を１００℃／分とした以外は、実施例１と同様にしてコンデンサ試料を作製した。得られたコンデンサ試料の撓み強度と、ｔａｎδとを測定し、これらの結果を表１に示す。
【０１２４】
なお、得られたコンデンサ試料において、固着強度は１２５Ｎ、引張強度は４２Ｎであり、いずれも良好な値を示した。
【０１２５】
実施例３
昇温速度を１２０℃／分とした以外は、実施例１と同様にしてコンデンサ試料を作製した。得られたコンデンサ試料の撓み強度と、ｔａｎδとを測定し、これらの結果を表１に示す。
【０１２６】
なお、得られたコンデンサ試料において、固着強度は１２２Ｎ、引張強度は３８Ｎであり、いずれも良好な値を示した。
【０１２７】
実施例４
昇温速度を１６０℃／分とした以外は、実施例１と同様にしてコンデンサ試料を作製した。得られたコンデンサ試料の撓み強度と、ｔａｎδとを測定し、これらの結果を表１に示す。
【０１２８】
なお、得られたコンデンサ試料において、固着強度は１３１Ｎ、引張強度は４５Ｎであり、いずれも良好な値を示した。
【０１２９】
実施例５
昇温速度を２００℃／分とした以外は、実施例１と同様にしてコンデンサ試料を作製した。得られたコンデンサ試料の撓み強度と、ｔａｎδとを測定し、これらの結果を表１に示す。
【０１３０】
なお、得られたコンデンサ試料において、固着強度は１３０Ｎ、引張強度は４３Ｎであり、いずれも良好な値を示した。
【０１３１】
比較例１
昇温速度を４０℃／分とした以外は、実施例１と同様にしてコンデンサ試料を作製した。得られたコンデンサ試料の撓み強度と、ｔａｎδとを測定し、これらの結果を表１に示す。
【０１３２】
なお、得られたコンデンサ試料において、固着強度は９０Ｎ、引張強度は３４Ｎであった。
【０１３３】
比較例２
昇温速度を７０℃／分とした以外は、実施例１と同様にしてコンデンサ試料を作製した。得られたコンデンサ試料の撓み強度と、ｔａｎδとを測定し、これらの結果を表１に示す。
【０１３４】
なお、得られたコンデンサ試料において、固着強度は９３Ｎ、引張強度は３５Ｎであった。
【０１３５】
比較例３
第２電極層を形成しなかった以外は、実施例１と同様にしてコンデンサ試料を作製した。得られたコンデンサ試料の撓み強度と、ｔａｎδとを測定し、これらの結果を表１に示す。
【０１３６】
なお、得られたコンデンサ試料において、固着強度は２１Ｎ、引張強度は３０Ｎであった。
【０１３７】
【表１】
表１に示すように、実施例１〜５のコンデンサ試料では、ｔａｎδを増加させずに、撓み強度が向上していることが確認できた。これに対し、比較例１〜２では、ｔａｎδが増大しており、しかも撓み強度も低下することが確認できた。比較例３では、ｔａｎδは低くて良好であるが、撓み強度が著しく低下することが確認できた。実施例１〜５の試料では、固着強度や引張強度についても良好な値が得られていることが確認できた。
【０１３９】
なお、本発明の効果は、積層セラミックコンデンサの他、積層セラミックインダクタ、積層セラミックバリスタ、ＬＣフィルターにおいても同様な効果が得られることを確認した。
【０１４０】
【発明の効果】
以上説明してきたように、本発明によれば、固着強度や引張強度を保持しつつ、特に撓み強度が向上した積層セラミックコンデンサなどの電子部品、およびその製造方法を提供できる。
【図面の簡単な説明】
【図１】 図１は本発明の一実施形態に係る電子部品としての積層セラミックコンデンサの要部断面図である。
【図２】 図２は図１の積層セラミックコンデンサの実装状態を示す断面図である。
【図３】 図３は従来の積層セラミックコンデンサの実装状態を示す断面図である。
【符号の説明】
２… 積層セラミックコンデンサ
４… 誘電体層
６，８… 内部電極層
１０… 素子本体
１２，１４… 外部端子電極
２０… 第１電極層
２０ａ… 露出部
２２… 第２電極層
２４… めっき層
３０… ガラスエポキシ基板
３２… ランド
４０… はんだ
Claims (13)
- 誘電体層と内部電極層とが交互に積層してある素子本体と、
前記素子本体の外面に形成された外部端子電極とを有する電子部品であって、
前記外部端子電極が、
前記内部電極層の少なくとも一部と電気的に接続するように前記素子本体の外面に直接に形成された第１電極層と、
前記第１電極層の外面に形成された第２電極層とを有し、
前記第１電極層が易酸化性金属で構成される導電材を含み、
前記第１電極層の外面が、前記第２電極層に被覆されていない露出部を有し、
前記第２電極層を焼き付け処理する際の昇温速度を８０℃／分以上とすることで前記第１電極層の外面の露出部の表面が酸化されていることを特徴とする電子部品。 - 前記第２電極層の外面に形成されためっき層をさらに有する請求項１に記載の電子部品。
- 前記易酸化性金属がＣｕ、Ｎｉおよびこれらの合金から選ばれる少なくとも１種を含む請求項１または２に記載の電子部品。
- 前記露出部の酸化されている部分が、ＣｕＯ、Ｃｕ２ Ｏ、Ｃｕ３ Ｏ４ 、およびＮｉＯから選ばれる少なくとも１種を含む請求項１〜３のいずれかに記載の電子部品。
- 前記第２電極層が難酸化性金属で構成される導電材を含む請求項１〜４のいずれかに記載の電子部品。
- 前記難酸化性金属が、Ａｇ、Ａｕ、Ｐｔ、Ｐｄ、Ｒｕ、ＩｒおよびＲｈから選ばれる少なくとも１種を含む請求項５に記載の電子部品。
- 前記第１電極層に含まれる導電材の平均粒径が０．１〜１０μｍである請求項１〜６のいずれかに記載の電子部品。
- 前記第２電極層に含まれる導電材の平均粒径が０．１〜３μｍである請求項１〜７のいずれかに記載の電子部品。
- 前記第１電極層がガラス成分をさらに含み、このガラス成分の含有量が０．５〜２０重量％である請求項１〜８のいずれかに記載の電子部品。
- 前記第２電極層がガラス成分をさらに含み、このガラス成分の含有量が１０重量％以下である請求項１〜９のいずれかに記載の電子部品。
- 前記内部電極層が、Ｃｕ、Ｎｉおよびこれらの合金から選ばれる少なくとも１種で構成される導電材を含む請求項１〜１０のいずれかに記載の電子部品。
- 誘電体層と内部電極層とを交互に積層して素子本体を形成する工程と、
前記内部電極層の少なくとも一部と電気的に接続するように前記素子本体の外面に、易酸化性金属で構成される導電材を含む第１電極層用ペーストを塗布し、中性または還元性雰囲気で焼き付け処理して第１電極層を形成する工程と、
前記第１電極層の一部が露出するように当該第１電極層の外面に、難酸化性金属で構成される導電材を含む第２電極層用ペーストを塗布して、前記第１電極層の外面に前記第２電極層用ペーストが塗布されていない露出部を形成し、酸化性雰囲気で焼き付け処理して、前記露出部の少なくとも表面を酸化させつつ第２電極層を形成する工程とを有し、
前記第２電極層を焼き付け処理する際の昇温速度が、８０℃／分以上である電子部品の製造方法。 - 前記第２電極層の外面にめっき層を形成する工程をさらに有する請求項１２に記載の電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001006474A JP4682426B2 (ja) | 2001-01-15 | 2001-01-15 | 電子部品およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001006474A JP4682426B2 (ja) | 2001-01-15 | 2001-01-15 | 電子部品およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002217054A JP2002217054A (ja) | 2002-08-02 |
| JP4682426B2 true JP4682426B2 (ja) | 2011-05-11 |
Family
ID=18874360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001006474A Expired - Fee Related JP4682426B2 (ja) | 2001-01-15 | 2001-01-15 | 電子部品およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4682426B2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4993545B2 (ja) * | 2005-05-25 | 2012-08-08 | 株式会社村田製作所 | 電子部品および電子部品の製造方法 |
| JP4720425B2 (ja) * | 2005-10-18 | 2011-07-13 | 株式会社村田製作所 | 電子部品 |
| JP4844311B2 (ja) * | 2006-09-14 | 2011-12-28 | 株式会社村田製作所 | セラミック電子部品 |
| US7808770B2 (en) | 2007-06-27 | 2010-10-05 | Murata Manufacturing Co., Ltd. | Monolithic ceramic capacitor |
| JP4962536B2 (ja) | 2009-07-01 | 2012-06-27 | 株式会社村田製作所 | 電子部品 |
| JP2012019159A (ja) * | 2010-07-09 | 2012-01-26 | Tdk Corp | セラミック電子部品 |
| JP5668429B2 (ja) * | 2010-11-19 | 2015-02-12 | 株式会社村田製作所 | 積層セラミック電子部品 |
| JP5910533B2 (ja) * | 2012-05-08 | 2016-04-27 | 株式会社村田製作所 | 電子部品、電子部品内蔵基板及び電子部品の製造方法 |
| KR20140014773A (ko) * | 2012-07-26 | 2014-02-06 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 이의 제조방법 |
| JP6244621B2 (ja) * | 2012-12-11 | 2017-12-13 | Tdk株式会社 | 積層コンデンサ |
| KR101444615B1 (ko) * | 2013-08-09 | 2014-09-26 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조 방법 |
| US9892853B2 (en) * | 2014-07-09 | 2018-02-13 | Ferro Corporation | Mid-K LTCC compositions and devices |
| JP2017162956A (ja) * | 2016-03-09 | 2017-09-14 | 株式会社村田製作所 | 電子部品及びその製造方法 |
| JP2018018960A (ja) * | 2016-07-28 | 2018-02-01 | パナソニックＩｐマネジメント株式会社 | シャント抵抗器 |
| JP6992371B2 (ja) * | 2017-09-28 | 2022-01-13 | Tdk株式会社 | 積層セラミック電子部品 |
| JP7012219B2 (ja) * | 2018-03-30 | 2022-01-28 | パナソニックＩｐマネジメント株式会社 | 積層バリスタの製造方法 |
| JP7300589B2 (ja) * | 2018-03-30 | 2023-06-30 | パナソニックＩｐマネジメント株式会社 | 積層バリスタの製造方法および積層バリスタ |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0696986A (ja) * | 1992-07-28 | 1994-04-08 | Tokin Corp | 積層セラミックコンデンサ並びにその製造方法 |
| JPH0897072A (ja) * | 1994-09-29 | 1996-04-12 | Tokin Corp | 積層セラミックチップ型電子部品 |
| JPH08162357A (ja) * | 1994-11-30 | 1996-06-21 | Murata Mfg Co Ltd | セラミック電子部品 |
| JP2000243661A (ja) * | 1999-02-19 | 2000-09-08 | Tdk Corp | Ｃｒ複合電子部品およびその製造方法 |
-
2001
- 2001-01-15 JP JP2001006474A patent/JP4682426B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0696986A (ja) * | 1992-07-28 | 1994-04-08 | Tokin Corp | 積層セラミックコンデンサ並びにその製造方法 |
| JPH0897072A (ja) * | 1994-09-29 | 1996-04-12 | Tokin Corp | 積層セラミックチップ型電子部品 |
| JPH08162357A (ja) * | 1994-11-30 | 1996-06-21 | Murata Mfg Co Ltd | セラミック電子部品 |
| JP2000243661A (ja) * | 1999-02-19 | 2000-09-08 | Tdk Corp | Ｃｒ複合電子部品およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002217054A (ja) | 2002-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6400553B2 (en) | Multi-layer ceramic electronic device and method for producing same | |
| JP4310585B2 (ja) | 積層型セラミック電子部品およびその製造方法 | |
| KR100673879B1 (ko) | 전자 부품, 유전체 자기 조성물 및 그 제조 방법 | |
| JP4682426B2 (ja) | 電子部品およびその製造方法 | |
| JP4839913B2 (ja) | 電子部品、誘電体磁器組成物およびその製造方法 | |
| KR101358488B1 (ko) | 유전체 자기 조성물 및 전자 부품 | |
| JP4097900B2 (ja) | 電子部品の製造方法 | |
| JP5838968B2 (ja) | 誘電体セラミック、積層セラミック電子部品、およびこれらの製造方法 | |
| JP3924286B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JP4501143B2 (ja) | 電子デバイスおよびその製造方法 | |
| JP2006347782A (ja) | 誘電体セラミック組成物、および積層セラミックコンデンサ | |
| JP5349807B2 (ja) | 積層セラミックコンデンサ及びその製造方法 | |
| JP5498973B2 (ja) | 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法 | |
| JP2004128328A (ja) | 電子部品およびその製造方法 | |
| JP4577461B2 (ja) | 導体ペースト組成物および積層コンデンサ | |
| JP3935089B2 (ja) | 複合電子部品の製造方法 | |
| US11961675B2 (en) | Ceramic electronic device having an element body with a boundary layer including Ba and Ti at an end of a ceramic layer | |
| JP4496639B2 (ja) | 電子部品およびその製造方法 | |
| JP3520075B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JP2002343669A (ja) | 積層セラミック電子部品 | |
| JPH11102835A (ja) | 積層型セラミック電子部品およびその製造方法 | |
| JPH11121276A (ja) | 電子部品およびその製造方法 | |
| JP2002124433A (ja) | 電子部品およびその製造方法 | |
| JPH11233364A (ja) | 積層セラミックコンデンサおよびその製造方法 | |
| US11823840B2 (en) | Ceramic electronic device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071127 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100604 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100820 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110111 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110124 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |