JP4677696B2 - 平衡型発振回路およびそれを用いた電子装置 - Google Patents
平衡型発振回路およびそれを用いた電子装置 Download PDFInfo
- Publication number
- JP4677696B2 JP4677696B2 JP2001269049A JP2001269049A JP4677696B2 JP 4677696 B2 JP4677696 B2 JP 4677696B2 JP 2001269049 A JP2001269049 A JP 2001269049A JP 2001269049 A JP2001269049 A JP 2001269049A JP 4677696 B2 JP4677696 B2 JP 4677696B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- transistors
- oscillation circuit
- balanced
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、平衡型発振回路および電子装置、例えば携帯電話のＲＦ回路に含まれるＰＬＬ回路部分の基準信号源として用いられる平衡型発振回路およびそれを用いた電子装置に関する。
【０００２】
【従来の技術】
携帯電話のＲＦ回路部分のような高周波回路が集積回路化されると、外部からの干渉あるいは不要漏洩を排除するために、集積回路に平衡入出力が採用されることが多くなる。そのため、ＰＬＬ回路部分の基準信号源として用いられる発振回路においても平衡信号を出力する平衡型発振回路が必要となってきている。
【０００３】
従来の平衡型発振回路としては、例えば実開平５−３６９３０号公報（従来例１）、実開平５−４６１１０号公報（従来例２）、特開平１１−４６１１８号公報（従来例３）に開示されたものがある。いずれの平衡型発振回路も、２つのトランジスタと、その２つのゲート間に接続された共振回路とで発振回路を構成し、２つのトランジスタから平衡信号を取り出すものである。
【０００４】
【発明が解決しようとする課題】
ところで、従来例１と３においては、２つのトランジスタのコレクタ・エミッタ間が電源とグランドとの間に並列に接続されている。従来例２においては、２つのトランジスタはＩＣで構成されることが示されているだけで、電源との接続関係は開示されていないが、同公報の図１に示されるＮＰＮトランジスタのエミッタ同士を互いに向かい合わせに配置している構成から考えて、従来例１や３と同様の並列接続であると考えられる。そして、このような並列接続された構成においては、各トランジスタが所定の消費電流を必要とするために、全体としての消費電流が多くなるという問題がある。
【０００５】
本発明は上記の問題点を解決することを目的とするもので、消費電流の少ない平衡型発振回路およびそれを用いた電子装置を提供する。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、本発明の平衡型発振回路は、２つの端子を有する誘導性リアクタンス手段と、第１および第２のトランジスタと、前記第１のトランジスタのエミッタに接続された第１の負荷抵抗と、前記第２のトランジスタのエミッタに接続された第２の負荷抵抗とを有し、前記第１の負荷抵抗と前記第１のトランジスタのコレクタ・エミッタ間と前記第２のトランジスタのコレクタ・エミッタ間と前記第２の負荷抵抗とが電源とグランドとの間に順次直列に接続されるとともに、前記第１および第２のトランジスタのコレクタが高周波的に接地されており、前記誘導性リアクタンス手段は、インダクタンス手段と、該インダクタンス手段に並列に接続された容量手段からなる並列共振回路を含み、前記誘導性リアクタンス手段の２つの端子が前記第１および第２のトランジスタのベースにそれぞれ接続されており、前記第１および第２のトランジスタのエミッタの出力が平衡出力であることを特徴とする。
【０００７】
また、本発明の平衡型発振回路は、２つの端子を有する誘導性リアクタンス手段と、第１および第２のトランジスタと、前記第１のトランジスタのエミッタに接続された第１の負荷抵抗と、前記第２のトランジスタのエミッタに接続された第２の負荷抵抗とを有し、前記第１のトランジスタのコレクタ・エミッタ間と前記第１の負荷抵抗と前記第２の負荷抵抗と前記第２のトランジスタのコレクタ・エミッタ間とが電源とグランドとの間に順次直列に接続されるとともに、前記第１および第２のトランジスタのコレクタが高周波的に接地されており、前記誘導性リアクタンス手段は、インダクタンス手段と、該インダクタンス手段に並列に接続された容量手段からなる並列共振回路を含み、前記誘導性リアクタンス手段の２つの端子が前記第１および第２のトランジスタのベースにそれぞれ接続されており、前記第１および第２のトランジスタのエミッタの出力が平衡出力であることを特徴とする。
【０００８】
また、本発明の平衡型発振回路は、２つの端子を有する誘導性リアクタンス手段と、第１および第２のトランジスタと、前記第１のトランジスタのエミッタに接続された第１の負荷抵抗と、前記第２のトランジスタのエミッタに接続された第２の負荷抵抗とを有し、前記第１のトランジスタのコレクタ・エミッタ間と前記第１の負荷抵抗と前記第２のトランジスタのコレクタ・エミッタ間と前記第２の負荷抵抗とが電源とグランドとの間に順次直列に接続されるとともに、前記第１および第２のトランジスタのコレクタが高周波的に接地されており、前記誘導性リアクタンス手段は、インダクタンス手段と、該インダクタンス手段に並列に接続された容量手段からなる並列共振回路を含み、前記誘導性リアクタンス手段の２つの端子が前記第１および第２のトランジスタのベースにそれぞれ接続されており、前記第１および第２のトランジスタのエミッタの出力が平衡出力であることを特徴とする。
【０００９】
また、本発明の平衡型発振回路は、前記容量手段が、互いに逆方向に向けて直列に接続されるとともに、その接続点が高周波的に接地された２つの可変容量ダイオードを含むことを特徴とする。
【００１０】
また、本発明の平衡型発振回路は、前記誘導性リアクタンス手段が圧電振動子を含むことを特徴とする。
【００１１】
また、本発明の電子装置は、上記の平衡型発振回路を用いたことを特徴とする。
【００１２】
このように構成することにより、本発明の平衡型発振回路においては、消費電流の低減を図ることができる。
【００１３】
また、本発明の電子装置においても、本発明の平衡型発振回路を用いることによって、消費電流の低減と小型化を図ることができる。
【００１４】
【発明の実施の形態】
図１に、本発明の平衡型発振回路の一実施例の回路図を示す。図１において、平衡型発振回路１は、第１のトランジスタであるＰＮＰ型のトランジスタＱ１、第２のトランジスタであるＮＰＮ型のトランジスタＱ２、第１の負荷抵抗である抵抗Ｒ１、第２の負荷抵抗である抵抗Ｒ２、抵抗Ｒ３〜Ｒ５、コンデンサＣ１〜Ｃ８、および誘導性リアクタンス手段２から構成されている。
【００１５】
ここで、電源端子＋Ｖｃｃは抵抗Ｒ１を介してトランジスタＱ１のエミッタに接続され、トランジスタＱ１のコレクタはトランジスタＱ２のコレクタに接続され、トランジスタＱ２のエミッタは抵抗Ｒ２を介してグランドに接続されている。すなわち、トランジスタＱ１のコレクタ・エミッタ間とトランジスタＱ２のコレクタ・エミッタ間と抵抗Ｒ１と抵抗Ｒ２とが、電源とグランドとの間で直列に接続されている。
【００１６】
電源端子＋ＶｃｃはコンデンサＣ１を介してグランドに接続されることによって高周波的に接地されている。高周波的に接地されているとは、高い周波数の信号においてグランドとの間のインピーダンスが非常に小さくなって、実質的にグランドに直接に接続されているのと同等の状態になっている状態をいう。抵抗Ｒ１にはコンデンサＣ２が並列に接続され、トランジスタＱ１のベース・エミッタ間にはコンデンサＣ３が接続され、トランジスタＱ２のベース・エミッタ間にはコンデンサＣ４が接続され、抵抗Ｒ２にはコンデンサＣ５が並列に接続されている。トランジスタＱ１とＱ２のコレクタはコンデンサＣ６を介してグランドに接続されることによって高周波的に接地されている。トランジスタＱ１のエミッタは直流カット用のコンデンサＣ７を介して第１の出力端子Ｐ１に接続され、トランジスタＱ２のエミッタは直流カット用のコンデンサＣ８を介して第２の出力端子Ｐ２に接続されている。
【００１７】
また、電源端子＋Ｖｃｃは抵抗Ｒ３、Ｒ４、Ｒ５を順に介してグランドに接続されており、抵抗Ｒ３とＲ４の接続点がトランジスタＱ１のベースに、抵抗Ｒ４とＲ５の接続点がトランジスタＱ２のベースにそれぞれ接続されている。この抵抗Ｒ３、Ｒ４、Ｒ５によってトランジスタＱ１、Ｑ２にベース電流を流している。そして、トランジスタＱ１とＱ２のベースは、それぞれ誘導性リアクタンス手段２の２つの端子に接続されている。
【００１８】
次に、誘導性リアクタンス手段２の構成を説明する。誘導性リアクタンス手段２の主要部は、インダクタンス手段であるインダクタンス素子Ｌ１と、容量手段であるバラクタダイオードＶＤ１とＶＤ２の直列回路とを並列に接続してなる並列共振回路３として構成されている。バラクタダイオードＶＤ１とＶＤ２はアノード同士が接続されており、その接続点がグランドに接続されている。バラクタダイオードＶＤ１のカソードすなわち並列共振回路３の一端は、直流カット兼結合用のコンデンサＣ９を介してトランジスタＱ１のベースに接続されている。バラクタダイオードＶＤ２のカソードすなわち並列共振回路３の他端は、直流カット兼結合用のコンデンサＣ１０を介してトランジスタＱ２のベースに接続されている。そして、バラクタダイオードＶＤ１のカソードはチョークコイルＬ２を介して制御端子Ｖｃに接続されている。バラクタダイオードＶＤ１とＶＤ２のカソードはインダクタンス素子Ｌ１を介して直流的に短絡しているので、制御端子Ｖｃから印加される直流電圧によって、その容量値を同時に変化させることができる。なお、コンデンサＣ９のトランジスタＱ１のベースに接続される一端、およびコンデンサＣ１０のトランジスタＱ２のベースに接続される一端が、誘導性リアクタンス手段２の２つの端子になる。
【００１９】
このように構成された平衡型発振回路１においては、２つのトランジスタＱ１、Ｑ２がそれぞれ誘導性リアクタンス手段２とともにコルピッツ発振回路を形成し、発振する。このとき、インダクタンス素子Ｌ１の両端電圧の位相は１８０°異なっている。この１８０°異なった電圧が２つのトランジスタＱ１、Ｑ２のベースにそれぞれ印加される。一方、２つのトランジスタＱ１、Ｑ２はコレクタ接地で動作しているため、いずれもその入力（ベース）と出力（エミッタ）で位相差はない。そのため、第１の出力端子Ｐ１と第２の出力端子Ｐ２からそれぞれ出力されるトランジスタＱ１、Ｑ２の出力信号は位相が１８０°異なるものとなる。なお、トランジスタＱ１、Ｑ２の特性のバラツキなどによって２つの出力信号にレベル差が生じる場合には、コンデンサＣ７、Ｃ８の容量値を調整することによって一致させることができる。
【００２０】
また、平衡型発振回路１においては、誘導性リアクタンス手段２の容量手段としてバラクタダイオードＶＤ１、ＶＤ２を有しているため、制御端子Ｖｃに印加される直流電圧を変えることによって発振周波数を変化させることができる。しかも、２つのバラクタダイオードＶＤ１、ＶＤ２の接続点をグランドに接続しているため、これらに電圧−容量特性の類似する同種のものを用いることによって、２つの出力信号の対接地間の平衡度を向上させることができる。
【００２１】
そして、平衡型発振回路１においては、２つのトランジスタＱ１、Ｑ２のコレクタ・エミッタ間が電源とグランドとの間で直列に接続されているため、２つのトランジスタを電源に対して並列に接続する構成に比べて動作電流を少なくすることができ、電源の使用効率を高くすることができる。また、２つのトランジスタを電源に対して並列に接続する場合には、安定な動作のためにそれぞれ２つのベースバイアス抵抗を必要とするが、平衡型発振回路１においては３つで済むため、部品点数を少なくすることができる。
【００２２】
図２に、本発明の平衡型発振回路の別の実施例の回路図を示す。図２において、図１と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
【００２３】
図２において、平衡型発振回路１０は、図１に示した平衡型発振回路１におけるトランジスタＱ１に代えて第１のトランジスタとしてＮＰＮ型のトランジスタＱ３を、トランジスタＱ２に代えて第２のトランジスタとしてＰＮＰ型のトランジスタＱ４を有している。また、それにともなって、抵抗Ｒ１、Ｒ２、コンデンサＣ２〜Ｃ５に代えて、第１の負荷抵抗である抵抗Ｒ６、第２の負荷抵抗である抵抗Ｒ７、コンデンサＣ１１〜Ｃ１４を有している。
【００２４】
ここで、電源端子＋ＶｃｃはトランジスタＱ３のコレクタに接続され、トランジスタＱ３のエミッタは抵抗Ｒ６と抵抗Ｒ７を順に介してトランジスタＱ４のエミッタに接続され、トランジスタＱ４のコレクタはグランドに接続されて接地されている。すなわち、トランジスタＱ３のコレクタ・エミッタ間とトランジスタＱ４のコレクタ・エミッタ間と抵抗Ｒ６と抵抗Ｒ７とが、電源とグランドとの間で直列に接続されている。
【００２５】
トランジスタＱ３のコレクタはコンデンサＣ１を介してグランドに接続されることによって高周波的に接地されている。トランジスタＱ３のベース・エミッタ間にはコンデンサＣ１１が接続され、抵抗Ｒ６にはコンデンサＣ１２が並列に接続され、抵抗Ｒ７にはコンデンサＣ１３が並列に接続され、トランジスタＱ４のベース・エミッタ間にはコンデンサＣ１４が接続されている。抵抗Ｒ６とＲ７の接続点はコンデンサＣ６を介してグランドに接続されることによって高周波的に接地されている。トランジスタＱ３のエミッタはコンデンサＣ７を介して第１の出力端子Ｐ１に接続され、トランジスタＱ４のエミッタはコンデンサＣ８を介して第２の出力端子Ｐ２に接続されている。
【００２６】
このように構成された平衡型発振回路１０においては、回路構成の違いにしたがって抵抗Ｒ３〜Ｒ５の値を変える必要があるが、発振回路としての基本的な動作は平衡型発振回路１の場合と全く同じであり、同様の作用効果を奏するものである。
【００２７】
図３に、本発明の平衡型発振回路のさらに別の実施例の回路図を示す。図３において、図１および図２と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
【００２８】
図３において、平衡型発振回路２０は、図１に示した平衡型発振回路１におけるトランジスタＱ１に代えて、第１のトランジスタとして図２に示した平衡型発振回路１０の第１のトランジスタであるＮＰＮ型のトランジスタＱ３を有している。すなわち、第１および第２のトランジスタの両方がＮＰＮ型のトランジスタになっている。また、それにともなって、平衡型発振回路１０の場合と同様に、抵抗Ｒ１、コンデンサＣ２、Ｃ３に代えて、第１の負荷抵抗である抵抗Ｒ６、コンデンサＣ１１、Ｃ１２を有している。
【００２９】
ここで、電源端子＋ＶｃｃはトランジスタＱ３のコレクタに接続され、トランジスタＱ３のエミッタは抵抗Ｒ６を介してトランジスタＱ２のコレクタに接続され、トランジスタＱ２のエミッタは抵抗Ｒ２を介してグランドに接続されている。すなわち、トランジスタＱ３のコレクタ・エミッタ間とトランジスタＱ２のコレクタ・エミッタ間と抵抗Ｒ６と抵抗Ｒ２とが、電源とグランドとの間で直列に接続されている。
【００３０】
トランジスタＱ３のコレクタはコンデンサＣ１を介してグランドに接続されることによって高周波的に接地されている。トランジスタＱ３のベース・エミッタ間にはコンデンサＣ１１が接続され、抵抗Ｒ６にはコンデンサＣ１２が並列に接続されている。トランジスタＱ２のコレクタはコンデンサＣ６を介してグランドに接続されることによって高周波的に接地されている。トランジスタＱ３のエミッタはコンデンサＣ７を介して第１の出力端子Ｐ１に接続され、トランジスタＱ４のエミッタはコンデンサＣ８を介して第２の出力端子Ｐ２に接続されている。
【００３１】
このように構成された平衡型発振回路２０においても、回路構成の違いにしたがって抵抗Ｒ３〜Ｒ５の値を変える必要があるが、発振回路としての基本的な動作は平衡型発振回路１の場合と全く同じであり、同様の作用効果を奏するものである。
【００３２】
なお、平衡型発振回路２０においては、第１および第２のトランジスタをいずれもＮＰＮ型のトランジスタとしたが、これらをいずれもＰＮＰ型のトランジスタとして構成しても構わない。その際には、例えば第１のトランジスタとして平衡型発振回路１のトランジスタＱ１とその周囲の抵抗Ｒ１やコンデンサＣ２、Ｃ３が用いられ、第２のトランジスタとして平衡型発振回路１０のトランジスタＱ４とその周囲の抵抗Ｒ６やコンデンサＣ１３、Ｃ１４が用いられることになる。そして、その場合でも基本的な動作は平衡型発振回路１の場合と全く同じであり、同様の作用効果を奏するものである。
【００３３】
図４に、本発明の平衡型発振回路のさらに別の実施例の回路図を示す。図４において、図１と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
【００３４】
図４において、平衡型発振回路３０は、図１に示した平衡型発振回路１における誘導性リアクタンス手段２に代えて、圧電振動子である水晶振動子Ｘ１を有している。この場合、水晶振動子Ｘ１は、等価回路的に誘導性リアクタンス手段に含まれるインダクタンス手段と容量手段を含む。
【００３５】
このように構成された平衡型発振回路３０においても、発振周波数可変機能は備えていないものの、基本的な動作は平衡型発振回路１の場合と全く同じであり、同様の作用効果を奏するものである。
【００３６】
なお、平衡型発振回路３０においては、誘導性リアクタンス手段として水晶振動子Ｘ１のみを備えているが、誘導性リアクタンス手段の中の容量手段として、例えばこれに並列に平衡型発振回路１のようなバラクタダイオードを直流カット用のコンデンサとともに備える構成でも構わないものである。また、圧電振動子に関しても水晶振動子に限るものではなく、圧電効果を利用して振動するあらゆる振動子を含むものである。
【００３７】
また、上記の各実施例においては、発振回路用の能動素子としてトランジスタを用いているが、これらに代えて電界効果型トランジスタ、すなわちＦＥＴを用いても構わないものである。ただし、その場合には、ＦＥＴのドレイン、ソース、ゲートがそれぞれトランジスタのコレクタ、エミッタ、ベースに対応することになる。
【００３８】
図５に、本発明の電子装置の一実施例の斜視図を示す。図５において、電子装置の１つである携帯電話４０は、筐体４１と、その中に配置されたプリント基板４２と、プリント基板４２上に実装された本発明の平衡型発振回路１を備えている。
【００３９】
このように構成された携帯電話４０においては、本発明の平衡型発振回路１を用いているため、消費電流の低減を図ることができる。また、それによってバッテリーの軽量化を図ることができるために、小型化を図ることもできる。
【００４０】
なお、図５においては電子装置として携帯電話を示したが、電子装置としては携帯電話に限るものではなく、本発明の発振回路を用いたものであれば何でも構わないものである。
【００４１】
【発明の効果】
本発明の平衡型発振回路によれば、エミッタ・コレクタ間が直列に接続された第１および第２のトランジスタと、その２つのトランジスタのベース間に接続された誘導性リアクタンス手段を有することによって、消費電流の低減を図ることができる。
【００４２】
また、本発明の電子装置によれば、本発明の平衡型発振回路を用いることによって、消費電流の低減と小型化を図ることができる。
【図面の簡単な説明】
【図１】本発明の平衡型発振回路の一実施例を示す回路図である。
【図２】本発明の平衡型発振回路の別の実施例を示す回路図である。
【図３】本発明の平衡型発振回路のさらに別の実施例を示す回路図である。
【図４】本発明の平衡型発振回路のさらに別の実施例を示す回路図である。
【図５】本発明の電子装置の一実施例を示す斜視図である。
【符号の説明】
１、１０、２０、３０…平衡型発振回路
２…誘導性リアクタンス手段
３…並列共振回路
Ｑ１、Ｑ３…第１のトランジスタ
Ｑ２、Ｑ４…第２のトランジスタ
Ｒ１、Ｒ６…第１の負荷抵抗
Ｒ２、Ｒ７…第２の負荷抵抗
Ｒ３〜Ｒ５…抵抗
Ｃ１〜Ｃ１４…コンデンサ
Ｌ１…インダクタンス素子
Ｌ２…チョークコイル
ＶＤ１、ＶＤ２…バラクタダイオード
＋Ｖｃｃ…電源端子
Ｐ１…第１の出力端子
Ｐ２…第２の出力端子
Ｖｃ…制御端子
Ｘ１…水晶振動子
４０…携帯電話
【発明の属する技術分野】
本発明は、平衡型発振回路および電子装置、例えば携帯電話のＲＦ回路に含まれるＰＬＬ回路部分の基準信号源として用いられる平衡型発振回路およびそれを用いた電子装置に関する。
【０００２】
【従来の技術】
携帯電話のＲＦ回路部分のような高周波回路が集積回路化されると、外部からの干渉あるいは不要漏洩を排除するために、集積回路に平衡入出力が採用されることが多くなる。そのため、ＰＬＬ回路部分の基準信号源として用いられる発振回路においても平衡信号を出力する平衡型発振回路が必要となってきている。
【０００３】
従来の平衡型発振回路としては、例えば実開平５−３６９３０号公報（従来例１）、実開平５−４６１１０号公報（従来例２）、特開平１１−４６１１８号公報（従来例３）に開示されたものがある。いずれの平衡型発振回路も、２つのトランジスタと、その２つのゲート間に接続された共振回路とで発振回路を構成し、２つのトランジスタから平衡信号を取り出すものである。
【０００４】
【発明が解決しようとする課題】
ところで、従来例１と３においては、２つのトランジスタのコレクタ・エミッタ間が電源とグランドとの間に並列に接続されている。従来例２においては、２つのトランジスタはＩＣで構成されることが示されているだけで、電源との接続関係は開示されていないが、同公報の図１に示されるＮＰＮトランジスタのエミッタ同士を互いに向かい合わせに配置している構成から考えて、従来例１や３と同様の並列接続であると考えられる。そして、このような並列接続された構成においては、各トランジスタが所定の消費電流を必要とするために、全体としての消費電流が多くなるという問題がある。
【０００５】
本発明は上記の問題点を解決することを目的とするもので、消費電流の少ない平衡型発振回路およびそれを用いた電子装置を提供する。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、本発明の平衡型発振回路は、２つの端子を有する誘導性リアクタンス手段と、第１および第２のトランジスタと、前記第１のトランジスタのエミッタに接続された第１の負荷抵抗と、前記第２のトランジスタのエミッタに接続された第２の負荷抵抗とを有し、前記第１の負荷抵抗と前記第１のトランジスタのコレクタ・エミッタ間と前記第２のトランジスタのコレクタ・エミッタ間と前記第２の負荷抵抗とが電源とグランドとの間に順次直列に接続されるとともに、前記第１および第２のトランジスタのコレクタが高周波的に接地されており、前記誘導性リアクタンス手段は、インダクタンス手段と、該インダクタンス手段に並列に接続された容量手段からなる並列共振回路を含み、前記誘導性リアクタンス手段の２つの端子が前記第１および第２のトランジスタのベースにそれぞれ接続されており、前記第１および第２のトランジスタのエミッタの出力が平衡出力であることを特徴とする。
【０００７】
また、本発明の平衡型発振回路は、２つの端子を有する誘導性リアクタンス手段と、第１および第２のトランジスタと、前記第１のトランジスタのエミッタに接続された第１の負荷抵抗と、前記第２のトランジスタのエミッタに接続された第２の負荷抵抗とを有し、前記第１のトランジスタのコレクタ・エミッタ間と前記第１の負荷抵抗と前記第２の負荷抵抗と前記第２のトランジスタのコレクタ・エミッタ間とが電源とグランドとの間に順次直列に接続されるとともに、前記第１および第２のトランジスタのコレクタが高周波的に接地されており、前記誘導性リアクタンス手段は、インダクタンス手段と、該インダクタンス手段に並列に接続された容量手段からなる並列共振回路を含み、前記誘導性リアクタンス手段の２つの端子が前記第１および第２のトランジスタのベースにそれぞれ接続されており、前記第１および第２のトランジスタのエミッタの出力が平衡出力であることを特徴とする。
【０００８】
また、本発明の平衡型発振回路は、２つの端子を有する誘導性リアクタンス手段と、第１および第２のトランジスタと、前記第１のトランジスタのエミッタに接続された第１の負荷抵抗と、前記第２のトランジスタのエミッタに接続された第２の負荷抵抗とを有し、前記第１のトランジスタのコレクタ・エミッタ間と前記第１の負荷抵抗と前記第２のトランジスタのコレクタ・エミッタ間と前記第２の負荷抵抗とが電源とグランドとの間に順次直列に接続されるとともに、前記第１および第２のトランジスタのコレクタが高周波的に接地されており、前記誘導性リアクタンス手段は、インダクタンス手段と、該インダクタンス手段に並列に接続された容量手段からなる並列共振回路を含み、前記誘導性リアクタンス手段の２つの端子が前記第１および第２のトランジスタのベースにそれぞれ接続されており、前記第１および第２のトランジスタのエミッタの出力が平衡出力であることを特徴とする。
【０００９】
また、本発明の平衡型発振回路は、前記容量手段が、互いに逆方向に向けて直列に接続されるとともに、その接続点が高周波的に接地された２つの可変容量ダイオードを含むことを特徴とする。
【００１０】
また、本発明の平衡型発振回路は、前記誘導性リアクタンス手段が圧電振動子を含むことを特徴とする。
【００１１】
また、本発明の電子装置は、上記の平衡型発振回路を用いたことを特徴とする。
【００１２】
このように構成することにより、本発明の平衡型発振回路においては、消費電流の低減を図ることができる。
【００１３】
また、本発明の電子装置においても、本発明の平衡型発振回路を用いることによって、消費電流の低減と小型化を図ることができる。
【００１４】
【発明の実施の形態】
図１に、本発明の平衡型発振回路の一実施例の回路図を示す。図１において、平衡型発振回路１は、第１のトランジスタであるＰＮＰ型のトランジスタＱ１、第２のトランジスタであるＮＰＮ型のトランジスタＱ２、第１の負荷抵抗である抵抗Ｒ１、第２の負荷抵抗である抵抗Ｒ２、抵抗Ｒ３〜Ｒ５、コンデンサＣ１〜Ｃ８、および誘導性リアクタンス手段２から構成されている。
【００１５】
ここで、電源端子＋Ｖｃｃは抵抗Ｒ１を介してトランジスタＱ１のエミッタに接続され、トランジスタＱ１のコレクタはトランジスタＱ２のコレクタに接続され、トランジスタＱ２のエミッタは抵抗Ｒ２を介してグランドに接続されている。すなわち、トランジスタＱ１のコレクタ・エミッタ間とトランジスタＱ２のコレクタ・エミッタ間と抵抗Ｒ１と抵抗Ｒ２とが、電源とグランドとの間で直列に接続されている。
【００１６】
電源端子＋ＶｃｃはコンデンサＣ１を介してグランドに接続されることによって高周波的に接地されている。高周波的に接地されているとは、高い周波数の信号においてグランドとの間のインピーダンスが非常に小さくなって、実質的にグランドに直接に接続されているのと同等の状態になっている状態をいう。抵抗Ｒ１にはコンデンサＣ２が並列に接続され、トランジスタＱ１のベース・エミッタ間にはコンデンサＣ３が接続され、トランジスタＱ２のベース・エミッタ間にはコンデンサＣ４が接続され、抵抗Ｒ２にはコンデンサＣ５が並列に接続されている。トランジスタＱ１とＱ２のコレクタはコンデンサＣ６を介してグランドに接続されることによって高周波的に接地されている。トランジスタＱ１のエミッタは直流カット用のコンデンサＣ７を介して第１の出力端子Ｐ１に接続され、トランジスタＱ２のエミッタは直流カット用のコンデンサＣ８を介して第２の出力端子Ｐ２に接続されている。
【００１７】
また、電源端子＋Ｖｃｃは抵抗Ｒ３、Ｒ４、Ｒ５を順に介してグランドに接続されており、抵抗Ｒ３とＲ４の接続点がトランジスタＱ１のベースに、抵抗Ｒ４とＲ５の接続点がトランジスタＱ２のベースにそれぞれ接続されている。この抵抗Ｒ３、Ｒ４、Ｒ５によってトランジスタＱ１、Ｑ２にベース電流を流している。そして、トランジスタＱ１とＱ２のベースは、それぞれ誘導性リアクタンス手段２の２つの端子に接続されている。
【００１８】
次に、誘導性リアクタンス手段２の構成を説明する。誘導性リアクタンス手段２の主要部は、インダクタンス手段であるインダクタンス素子Ｌ１と、容量手段であるバラクタダイオードＶＤ１とＶＤ２の直列回路とを並列に接続してなる並列共振回路３として構成されている。バラクタダイオードＶＤ１とＶＤ２はアノード同士が接続されており、その接続点がグランドに接続されている。バラクタダイオードＶＤ１のカソードすなわち並列共振回路３の一端は、直流カット兼結合用のコンデンサＣ９を介してトランジスタＱ１のベースに接続されている。バラクタダイオードＶＤ２のカソードすなわち並列共振回路３の他端は、直流カット兼結合用のコンデンサＣ１０を介してトランジスタＱ２のベースに接続されている。そして、バラクタダイオードＶＤ１のカソードはチョークコイルＬ２を介して制御端子Ｖｃに接続されている。バラクタダイオードＶＤ１とＶＤ２のカソードはインダクタンス素子Ｌ１を介して直流的に短絡しているので、制御端子Ｖｃから印加される直流電圧によって、その容量値を同時に変化させることができる。なお、コンデンサＣ９のトランジスタＱ１のベースに接続される一端、およびコンデンサＣ１０のトランジスタＱ２のベースに接続される一端が、誘導性リアクタンス手段２の２つの端子になる。
【００１９】
このように構成された平衡型発振回路１においては、２つのトランジスタＱ１、Ｑ２がそれぞれ誘導性リアクタンス手段２とともにコルピッツ発振回路を形成し、発振する。このとき、インダクタンス素子Ｌ１の両端電圧の位相は１８０°異なっている。この１８０°異なった電圧が２つのトランジスタＱ１、Ｑ２のベースにそれぞれ印加される。一方、２つのトランジスタＱ１、Ｑ２はコレクタ接地で動作しているため、いずれもその入力（ベース）と出力（エミッタ）で位相差はない。そのため、第１の出力端子Ｐ１と第２の出力端子Ｐ２からそれぞれ出力されるトランジスタＱ１、Ｑ２の出力信号は位相が１８０°異なるものとなる。なお、トランジスタＱ１、Ｑ２の特性のバラツキなどによって２つの出力信号にレベル差が生じる場合には、コンデンサＣ７、Ｃ８の容量値を調整することによって一致させることができる。
【００２０】
また、平衡型発振回路１においては、誘導性リアクタンス手段２の容量手段としてバラクタダイオードＶＤ１、ＶＤ２を有しているため、制御端子Ｖｃに印加される直流電圧を変えることによって発振周波数を変化させることができる。しかも、２つのバラクタダイオードＶＤ１、ＶＤ２の接続点をグランドに接続しているため、これらに電圧−容量特性の類似する同種のものを用いることによって、２つの出力信号の対接地間の平衡度を向上させることができる。
【００２１】
そして、平衡型発振回路１においては、２つのトランジスタＱ１、Ｑ２のコレクタ・エミッタ間が電源とグランドとの間で直列に接続されているため、２つのトランジスタを電源に対して並列に接続する構成に比べて動作電流を少なくすることができ、電源の使用効率を高くすることができる。また、２つのトランジスタを電源に対して並列に接続する場合には、安定な動作のためにそれぞれ２つのベースバイアス抵抗を必要とするが、平衡型発振回路１においては３つで済むため、部品点数を少なくすることができる。
【００２２】
図２に、本発明の平衡型発振回路の別の実施例の回路図を示す。図２において、図１と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
【００２３】
図２において、平衡型発振回路１０は、図１に示した平衡型発振回路１におけるトランジスタＱ１に代えて第１のトランジスタとしてＮＰＮ型のトランジスタＱ３を、トランジスタＱ２に代えて第２のトランジスタとしてＰＮＰ型のトランジスタＱ４を有している。また、それにともなって、抵抗Ｒ１、Ｒ２、コンデンサＣ２〜Ｃ５に代えて、第１の負荷抵抗である抵抗Ｒ６、第２の負荷抵抗である抵抗Ｒ７、コンデンサＣ１１〜Ｃ１４を有している。
【００２４】
ここで、電源端子＋ＶｃｃはトランジスタＱ３のコレクタに接続され、トランジスタＱ３のエミッタは抵抗Ｒ６と抵抗Ｒ７を順に介してトランジスタＱ４のエミッタに接続され、トランジスタＱ４のコレクタはグランドに接続されて接地されている。すなわち、トランジスタＱ３のコレクタ・エミッタ間とトランジスタＱ４のコレクタ・エミッタ間と抵抗Ｒ６と抵抗Ｒ７とが、電源とグランドとの間で直列に接続されている。
【００２５】
トランジスタＱ３のコレクタはコンデンサＣ１を介してグランドに接続されることによって高周波的に接地されている。トランジスタＱ３のベース・エミッタ間にはコンデンサＣ１１が接続され、抵抗Ｒ６にはコンデンサＣ１２が並列に接続され、抵抗Ｒ７にはコンデンサＣ１３が並列に接続され、トランジスタＱ４のベース・エミッタ間にはコンデンサＣ１４が接続されている。抵抗Ｒ６とＲ７の接続点はコンデンサＣ６を介してグランドに接続されることによって高周波的に接地されている。トランジスタＱ３のエミッタはコンデンサＣ７を介して第１の出力端子Ｐ１に接続され、トランジスタＱ４のエミッタはコンデンサＣ８を介して第２の出力端子Ｐ２に接続されている。
【００２６】
このように構成された平衡型発振回路１０においては、回路構成の違いにしたがって抵抗Ｒ３〜Ｒ５の値を変える必要があるが、発振回路としての基本的な動作は平衡型発振回路１の場合と全く同じであり、同様の作用効果を奏するものである。
【００２７】
図３に、本発明の平衡型発振回路のさらに別の実施例の回路図を示す。図３において、図１および図２と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
【００２８】
図３において、平衡型発振回路２０は、図１に示した平衡型発振回路１におけるトランジスタＱ１に代えて、第１のトランジスタとして図２に示した平衡型発振回路１０の第１のトランジスタであるＮＰＮ型のトランジスタＱ３を有している。すなわち、第１および第２のトランジスタの両方がＮＰＮ型のトランジスタになっている。また、それにともなって、平衡型発振回路１０の場合と同様に、抵抗Ｒ１、コンデンサＣ２、Ｃ３に代えて、第１の負荷抵抗である抵抗Ｒ６、コンデンサＣ１１、Ｃ１２を有している。
【００２９】
ここで、電源端子＋ＶｃｃはトランジスタＱ３のコレクタに接続され、トランジスタＱ３のエミッタは抵抗Ｒ６を介してトランジスタＱ２のコレクタに接続され、トランジスタＱ２のエミッタは抵抗Ｒ２を介してグランドに接続されている。すなわち、トランジスタＱ３のコレクタ・エミッタ間とトランジスタＱ２のコレクタ・エミッタ間と抵抗Ｒ６と抵抗Ｒ２とが、電源とグランドとの間で直列に接続されている。
【００３０】
トランジスタＱ３のコレクタはコンデンサＣ１を介してグランドに接続されることによって高周波的に接地されている。トランジスタＱ３のベース・エミッタ間にはコンデンサＣ１１が接続され、抵抗Ｒ６にはコンデンサＣ１２が並列に接続されている。トランジスタＱ２のコレクタはコンデンサＣ６を介してグランドに接続されることによって高周波的に接地されている。トランジスタＱ３のエミッタはコンデンサＣ７を介して第１の出力端子Ｐ１に接続され、トランジスタＱ４のエミッタはコンデンサＣ８を介して第２の出力端子Ｐ２に接続されている。
【００３１】
このように構成された平衡型発振回路２０においても、回路構成の違いにしたがって抵抗Ｒ３〜Ｒ５の値を変える必要があるが、発振回路としての基本的な動作は平衡型発振回路１の場合と全く同じであり、同様の作用効果を奏するものである。
【００３２】
なお、平衡型発振回路２０においては、第１および第２のトランジスタをいずれもＮＰＮ型のトランジスタとしたが、これらをいずれもＰＮＰ型のトランジスタとして構成しても構わない。その際には、例えば第１のトランジスタとして平衡型発振回路１のトランジスタＱ１とその周囲の抵抗Ｒ１やコンデンサＣ２、Ｃ３が用いられ、第２のトランジスタとして平衡型発振回路１０のトランジスタＱ４とその周囲の抵抗Ｒ６やコンデンサＣ１３、Ｃ１４が用いられることになる。そして、その場合でも基本的な動作は平衡型発振回路１の場合と全く同じであり、同様の作用効果を奏するものである。
【００３３】
図４に、本発明の平衡型発振回路のさらに別の実施例の回路図を示す。図４において、図１と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
【００３４】
図４において、平衡型発振回路３０は、図１に示した平衡型発振回路１における誘導性リアクタンス手段２に代えて、圧電振動子である水晶振動子Ｘ１を有している。この場合、水晶振動子Ｘ１は、等価回路的に誘導性リアクタンス手段に含まれるインダクタンス手段と容量手段を含む。
【００３５】
このように構成された平衡型発振回路３０においても、発振周波数可変機能は備えていないものの、基本的な動作は平衡型発振回路１の場合と全く同じであり、同様の作用効果を奏するものである。
【００３６】
なお、平衡型発振回路３０においては、誘導性リアクタンス手段として水晶振動子Ｘ１のみを備えているが、誘導性リアクタンス手段の中の容量手段として、例えばこれに並列に平衡型発振回路１のようなバラクタダイオードを直流カット用のコンデンサとともに備える構成でも構わないものである。また、圧電振動子に関しても水晶振動子に限るものではなく、圧電効果を利用して振動するあらゆる振動子を含むものである。
【００３７】
また、上記の各実施例においては、発振回路用の能動素子としてトランジスタを用いているが、これらに代えて電界効果型トランジスタ、すなわちＦＥＴを用いても構わないものである。ただし、その場合には、ＦＥＴのドレイン、ソース、ゲートがそれぞれトランジスタのコレクタ、エミッタ、ベースに対応することになる。
【００３８】
図５に、本発明の電子装置の一実施例の斜視図を示す。図５において、電子装置の１つである携帯電話４０は、筐体４１と、その中に配置されたプリント基板４２と、プリント基板４２上に実装された本発明の平衡型発振回路１を備えている。
【００３９】
このように構成された携帯電話４０においては、本発明の平衡型発振回路１を用いているため、消費電流の低減を図ることができる。また、それによってバッテリーの軽量化を図ることができるために、小型化を図ることもできる。
【００４０】
なお、図５においては電子装置として携帯電話を示したが、電子装置としては携帯電話に限るものではなく、本発明の発振回路を用いたものであれば何でも構わないものである。
【００４１】
【発明の効果】
本発明の平衡型発振回路によれば、エミッタ・コレクタ間が直列に接続された第１および第２のトランジスタと、その２つのトランジスタのベース間に接続された誘導性リアクタンス手段を有することによって、消費電流の低減を図ることができる。
【００４２】
また、本発明の電子装置によれば、本発明の平衡型発振回路を用いることによって、消費電流の低減と小型化を図ることができる。
【図面の簡単な説明】
【図１】本発明の平衡型発振回路の一実施例を示す回路図である。
【図２】本発明の平衡型発振回路の別の実施例を示す回路図である。
【図３】本発明の平衡型発振回路のさらに別の実施例を示す回路図である。
【図４】本発明の平衡型発振回路のさらに別の実施例を示す回路図である。
【図５】本発明の電子装置の一実施例を示す斜視図である。
【符号の説明】
１、１０、２０、３０…平衡型発振回路
２…誘導性リアクタンス手段
３…並列共振回路
Ｑ１、Ｑ３…第１のトランジスタ
Ｑ２、Ｑ４…第２のトランジスタ
Ｒ１、Ｒ６…第１の負荷抵抗
Ｒ２、Ｒ７…第２の負荷抵抗
Ｒ３〜Ｒ５…抵抗
Ｃ１〜Ｃ１４…コンデンサ
Ｌ１…インダクタンス素子
Ｌ２…チョークコイル
ＶＤ１、ＶＤ２…バラクタダイオード
＋Ｖｃｃ…電源端子
Ｐ１…第１の出力端子
Ｐ２…第２の出力端子
Ｖｃ…制御端子
Ｘ１…水晶振動子
４０…携帯電話
Claims (6)
- ２つの端子を有する誘導性リアクタンス手段と、第１および第２のトランジスタと、前記第１のトランジスタのエミッタに接続された第１の負荷抵抗と、前記第２のトランジスタのエミッタに接続された第２の負荷抵抗とを有し、
前記第１の負荷抵抗と前記第１のトランジスタのコレクタ・エミッタ間と前記第２のトランジスタのコレクタ・エミッタ間と前記第２の負荷抵抗とが電源とグランドとの間に順次直列に接続されるとともに、前記第１および第２のトランジスタのコレクタが高周波的に接地されており、
前記誘導性リアクタンス手段は、インダクタンス手段と、該インダクタンス手段に並列に接続された容量手段からなる並列共振回路を含み、前記誘導性リアクタンス手段の２つの端子が前記第１および第２のトランジスタのベースにそれぞれ接続されており、
前記第１および第２のトランジスタのエミッタの出力が平衡出力であることを特徴とする平衡型発振回路。 - ２つの端子を有する誘導性リアクタンス手段と、第１および第２のトランジスタと、前記第１のトランジスタのエミッタに接続された第１の負荷抵抗と、前記第２のトランジスタのエミッタに接続された第２の負荷抵抗とを有し、
前記第１のトランジスタのコレクタ・エミッタ間と前記第１の負荷抵抗と前記第２の負荷抵抗と前記第２のトランジスタのコレクタ・エミッタ間とが電源とグランドとの間に順次直列に接続されるとともに、前記第１および第２のトランジスタのコレクタが高周波的に接地されており、
前記誘導性リアクタンス手段は、インダクタンス手段と、該インダクタンス手段に並列に接続された容量手段からなる並列共振回路を含み、前記誘導性リアクタンス手段の２つの端子が前記第１および第２のトランジスタのベースにそれぞれ接続されており、
前記第１および第２のトランジスタのエミッタの出力が平衡出力であることを特徴とする平衡型発振回路。 - ２つの端子を有する誘導性リアクタンス手段と、第１および第２のトランジスタと、前記第１のトランジスタのエミッタに接続された第１の負荷抵抗と、前記第２のトランジスタのエミッタに接続された第２の負荷抵抗とを有し、
前記第１のトランジスタのコレクタ・エミッタ間と前記第１の負荷抵抗と前記第２のトランジスタのコレクタ・エミッタ間と前記第２の負荷抵抗とが電源とグランドとの間に順次直列に接続されるとともに、前記第１および第２のトランジスタのコレクタが高周波的に接地されており、
前記誘導性リアクタンス手段は、インダクタンス手段と、該インダクタンス手段に並列に接続された容量手段からなる並列共振回路を含み、前記誘導性リアクタンス手段の２つの端子が前記第１および第２のトランジスタのベースにそれぞれ接続されており、
前記第１および第２のトランジスタのエミッタの出力が平衡出力であることを特徴とする平衡型発振回路。 - 前記容量手段が、互いに逆方向に向けて直列に接続されるとともに、その接続点が高周波的に接地された２つの可変容量ダイオードを含むことを特徴とする、請求項１ないし３のいずれかに記載の平衡型発振回路。
- 前記誘導性リアクタンス手段が圧電振動子を含むことを特徴とする、請求項１ないし４のいずれかに記載の平衡型発振回路。
- 請求項１ないし５のいずれかに記載の平衡型発振回路を用いたことを特徴とする電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001269049A JP4677696B2 (ja) | 2001-09-05 | 2001-09-05 | 平衡型発振回路およびそれを用いた電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001269049A JP4677696B2 (ja) | 2001-09-05 | 2001-09-05 | 平衡型発振回路およびそれを用いた電子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003078349A JP2003078349A (ja) | 2003-03-14 |
| JP4677696B2 true JP4677696B2 (ja) | 2011-04-27 |
Family
ID=19094934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001269049A Expired - Lifetime JP4677696B2 (ja) | 2001-09-05 | 2001-09-05 | 平衡型発振回路およびそれを用いた電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4677696B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5046371B2 (ja) * | 2007-01-22 | 2012-10-10 | 日本電波工業株式会社 | 発振器 |
| JP2012095225A (ja) * | 2010-10-28 | 2012-05-17 | Panasonic Corp | 発振器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06224633A (ja) * | 1992-11-26 | 1994-08-12 | Samsung Electro Mech Co Ltd | 電圧制御発振回路 |
| JPH1146118A (ja) * | 1997-07-25 | 1999-02-16 | Matsushita Electric Ind Co Ltd | 高周波発振回路 |
| JP2000332602A (ja) * | 1999-05-20 | 2000-11-30 | Matsushita Electric Ind Co Ltd | Ｐｌｌ回路 |
-
2001
- 2001-09-05 JP JP2001269049A patent/JP4677696B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06224633A (ja) * | 1992-11-26 | 1994-08-12 | Samsung Electro Mech Co Ltd | 電圧制御発振回路 |
| JPH1146118A (ja) * | 1997-07-25 | 1999-02-16 | Matsushita Electric Ind Co Ltd | 高周波発振回路 |
| JP2000332602A (ja) * | 1999-05-20 | 2000-11-30 | Matsushita Electric Ind Co Ltd | Ｐｌｌ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003078349A (ja) | 2003-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960020002A (ko) | 전압 제어형 발진기 | |
| EP0893878B1 (en) | High frequency oscillating circuit | |
| KR960003560B1 (ko) | 전압제어 발진회로 | |
| JP3315092B2 (ja) | 電圧制御発振器のための集積回路に関する改良 | |
| US7049899B2 (en) | Temperature compensated piezoelectric oscillator and electronic device using the same | |
| JPH036107A (ja) | 電圧制御発振器 | |
| JP4677696B2 (ja) | 平衡型発振回路およびそれを用いた電子装置 | |
| JP3565245B2 (ja) | 電圧制御発振器 | |
| JPH10270937A (ja) | 電圧制御発振器 | |
| JP3330040B2 (ja) | 発振回路 | |
| JP3548819B2 (ja) | 周波数切替型発振器及びそれを用いた電子機器 | |
| US6836190B2 (en) | Oscillator device and electronic apparatus using the same | |
| JP2002261543A (ja) | ２バンド発振器 | |
| JP2004023570A (ja) | 平衡型発振器およびそれを用いた電子装置 | |
| US7109814B2 (en) | Piezoelectric oscillator | |
| JP3990158B2 (ja) | 高周波電圧制御発振器 | |
| JP3402324B2 (ja) | 発振器 | |
| JP2003060434A (ja) | 発振器およびそれを用いた電子装置 | |
| JP3601477B2 (ja) | 発振器およびそれを用いた電子装置 | |
| EP1117177B1 (en) | Voltage controlled oscillator | |
| EP1081846B1 (en) | Voltage controled oscillator | |
| JP2001077626A (ja) | バッファ回路付き発振器 | |
| JP2002359519A (ja) | 電圧制御発振器およびそれを用いた電子装置 | |
| JP2005304085A (ja) | 電圧制御発振器 | |
| JP2001339240A (ja) | 電圧制御発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100809 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110104 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110117 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4677696 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
| EXPY | Cancellation because of completion of term |