JP4677696B2 - 平衡型発振回路およびそれを用いた電子装置 - Google Patents
平衡型発振回路およびそれを用いた電子装置 Download PDFInfo
- Publication number
- JP4677696B2 JP4677696B2 JP2001269049A JP2001269049A JP4677696B2 JP 4677696 B2 JP4677696 B2 JP 4677696B2 JP 2001269049 A JP2001269049 A JP 2001269049A JP 2001269049 A JP2001269049 A JP 2001269049A JP 4677696 B2 JP4677696 B2 JP 4677696B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- transistors
- oscillation circuit
- balanced
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
【発明の属する技術分野】
本発明は、平衡型発振回路および電子装置、例えば携帯電話のRF回路に含まれるPLL回路部分の基準信号源として用いられる平衡型発振回路およびそれを用いた電子装置に関する。
【0002】
【従来の技術】
携帯電話のRF回路部分のような高周波回路が集積回路化されると、外部からの干渉あるいは不要漏洩を排除するために、集積回路に平衡入出力が採用されることが多くなる。そのため、PLL回路部分の基準信号源として用いられる発振回路においても平衡信号を出力する平衡型発振回路が必要となってきている。
【0003】
従来の平衡型発振回路としては、例えば実開平5−36930号公報(従来例1)、実開平5−46110号公報(従来例2)、特開平11−46118号公報(従来例3)に開示されたものがある。いずれの平衡型発振回路も、2つのトランジスタと、その2つのゲート間に接続された共振回路とで発振回路を構成し、2つのトランジスタから平衡信号を取り出すものである。
【0004】
【発明が解決しようとする課題】
ところで、従来例1と3においては、2つのトランジスタのコレクタ・エミッタ間が電源とグランドとの間に並列に接続されている。従来例2においては、2つのトランジスタはICで構成されることが示されているだけで、電源との接続関係は開示されていないが、同公報の図1に示されるNPNトランジスタのエミッタ同士を互いに向かい合わせに配置している構成から考えて、従来例1や3と同様の並列接続であると考えられる。そして、このような並列接続された構成においては、各トランジスタが所定の消費電流を必要とするために、全体としての消費電流が多くなるという問題がある。
【0005】
本発明は上記の問題点を解決することを目的とするもので、消費電流の少ない平衡型発振回路およびそれを用いた電子装置を提供する。
【0006】
【課題を解決するための手段】
上記目的を達成するために、本発明の平衡型発振回路は、2つの端子を有する誘導性リアクタンス手段と、第1および第2のトランジスタと、前記第1のトランジスタのエミッタに接続された第1の負荷抵抗と、前記第2のトランジスタのエミッタに接続された第2の負荷抵抗とを有し、前記第1の負荷抵抗と前記第1のトランジスタのコレクタ・エミッタ間と前記第2のトランジスタのコレクタ・エミッタ間と前記第2の負荷抵抗とが電源とグランドとの間に順次直列に接続されるとともに、前記第1および第2のトランジスタのコレクタが高周波的に接地されており、前記誘導性リアクタンス手段は、インダクタンス手段と、該インダクタンス手段に並列に接続された容量手段からなる並列共振回路を含み、前記誘導性リアクタンス手段の2つの端子が前記第1および第2のトランジスタのベースにそれぞれ接続されており、前記第1および第2のトランジスタのエミッタの出力が平衡出力であることを特徴とする。
【0007】
また、本発明の平衡型発振回路は、2つの端子を有する誘導性リアクタンス手段と、第1および第2のトランジスタと、前記第1のトランジスタのエミッタに接続された第1の負荷抵抗と、前記第2のトランジスタのエミッタに接続された第2の負荷抵抗とを有し、前記第1のトランジスタのコレクタ・エミッタ間と前記第1の負荷抵抗と前記第2の負荷抵抗と前記第2のトランジスタのコレクタ・エミッタ間とが電源とグランドとの間に順次直列に接続されるとともに、前記第1および第2のトランジスタのコレクタが高周波的に接地されており、前記誘導性リアクタンス手段は、インダクタンス手段と、該インダクタンス手段に並列に接続された容量手段からなる並列共振回路を含み、前記誘導性リアクタンス手段の2つの端子が前記第1および第2のトランジスタのベースにそれぞれ接続されており、前記第1および第2のトランジスタのエミッタの出力が平衡出力であることを特徴とする。
【0008】
また、本発明の平衡型発振回路は、2つの端子を有する誘導性リアクタンス手段と、第1および第2のトランジスタと、前記第1のトランジスタのエミッタに接続された第1の負荷抵抗と、前記第2のトランジスタのエミッタに接続された第2の負荷抵抗とを有し、前記第1のトランジスタのコレクタ・エミッタ間と前記第1の負荷抵抗と前記第2のトランジスタのコレクタ・エミッタ間と前記第2の負荷抵抗とが電源とグランドとの間に順次直列に接続されるとともに、前記第1および第2のトランジスタのコレクタが高周波的に接地されており、前記誘導性リアクタンス手段は、インダクタンス手段と、該インダクタンス手段に並列に接続された容量手段からなる並列共振回路を含み、前記誘導性リアクタンス手段の2つの端子が前記第1および第2のトランジスタのベースにそれぞれ接続されており、前記第1および第2のトランジスタのエミッタの出力が平衡出力であることを特徴とする。
【0009】
また、本発明の平衡型発振回路は、前記容量手段が、互いに逆方向に向けて直列に接続されるとともに、その接続点が高周波的に接地された2つの可変容量ダイオードを含むことを特徴とする。
【0010】
また、本発明の平衡型発振回路は、前記誘導性リアクタンス手段が圧電振動子を含むことを特徴とする。
【0011】
また、本発明の電子装置は、上記の平衡型発振回路を用いたことを特徴とする。
【0012】
このように構成することにより、本発明の平衡型発振回路においては、消費電流の低減を図ることができる。
【0013】
また、本発明の電子装置においても、本発明の平衡型発振回路を用いることによって、消費電流の低減と小型化を図ることができる。
【0014】
【発明の実施の形態】
図1に、本発明の平衡型発振回路の一実施例の回路図を示す。図1において、平衡型発振回路1は、第1のトランジスタであるPNP型のトランジスタQ1、第2のトランジスタであるNPN型のトランジスタQ2、第1の負荷抵抗である抵抗R1、第2の負荷抵抗である抵抗R2、抵抗R3〜R5、コンデンサC1〜C8、および誘導性リアクタンス手段2から構成されている。
【0015】
ここで、電源端子+Vccは抵抗R1を介してトランジスタQ1のエミッタに接続され、トランジスタQ1のコレクタはトランジスタQ2のコレクタに接続され、トランジスタQ2のエミッタは抵抗R2を介してグランドに接続されている。すなわち、トランジスタQ1のコレクタ・エミッタ間とトランジスタQ2のコレクタ・エミッタ間と抵抗R1と抵抗R2とが、電源とグランドとの間で直列に接続されている。
【0016】
電源端子+VccはコンデンサC1を介してグランドに接続されることによって高周波的に接地されている。高周波的に接地されているとは、高い周波数の信号においてグランドとの間のインピーダンスが非常に小さくなって、実質的にグランドに直接に接続されているのと同等の状態になっている状態をいう。抵抗R1にはコンデンサC2が並列に接続され、トランジスタQ1のベース・エミッタ間にはコンデンサC3が接続され、トランジスタQ2のベース・エミッタ間にはコンデンサC4が接続され、抵抗R2にはコンデンサC5が並列に接続されている。トランジスタQ1とQ2のコレクタはコンデンサC6を介してグランドに接続されることによって高周波的に接地されている。トランジスタQ1のエミッタは直流カット用のコンデンサC7を介して第1の出力端子P1に接続され、トランジスタQ2のエミッタは直流カット用のコンデンサC8を介して第2の出力端子P2に接続されている。
【0017】
また、電源端子+Vccは抵抗R3、R4、R5を順に介してグランドに接続されており、抵抗R3とR4の接続点がトランジスタQ1のベースに、抵抗R4とR5の接続点がトランジスタQ2のベースにそれぞれ接続されている。この抵抗R3、R4、R5によってトランジスタQ1、Q2にベース電流を流している。そして、トランジスタQ1とQ2のベースは、それぞれ誘導性リアクタンス手段2の2つの端子に接続されている。
【0018】
次に、誘導性リアクタンス手段2の構成を説明する。誘導性リアクタンス手段2の主要部は、インダクタンス手段であるインダクタンス素子L1と、容量手段であるバラクタダイオードVD1とVD2の直列回路とを並列に接続してなる並列共振回路3として構成されている。バラクタダイオードVD1とVD2はアノード同士が接続されており、その接続点がグランドに接続されている。バラクタダイオードVD1のカソードすなわち並列共振回路3の一端は、直流カット兼結合用のコンデンサC9を介してトランジスタQ1のベースに接続されている。バラクタダイオードVD2のカソードすなわち並列共振回路3の他端は、直流カット兼結合用のコンデンサC10を介してトランジスタQ2のベースに接続されている。そして、バラクタダイオードVD1のカソードはチョークコイルL2を介して制御端子Vcに接続されている。バラクタダイオードVD1とVD2のカソードはインダクタンス素子L1を介して直流的に短絡しているので、制御端子Vcから印加される直流電圧によって、その容量値を同時に変化させることができる。なお、コンデンサC9のトランジスタQ1のベースに接続される一端、およびコンデンサC10のトランジスタQ2のベースに接続される一端が、誘導性リアクタンス手段2の2つの端子になる。
【0019】
このように構成された平衡型発振回路1においては、2つのトランジスタQ1、Q2がそれぞれ誘導性リアクタンス手段2とともにコルピッツ発振回路を形成し、発振する。このとき、インダクタンス素子L1の両端電圧の位相は180°異なっている。この180°異なった電圧が2つのトランジスタQ1、Q2のベースにそれぞれ印加される。一方、2つのトランジスタQ1、Q2はコレクタ接地で動作しているため、いずれもその入力(ベース)と出力(エミッタ)で位相差はない。そのため、第1の出力端子P1と第2の出力端子P2からそれぞれ出力されるトランジスタQ1、Q2の出力信号は位相が180°異なるものとなる。なお、トランジスタQ1、Q2の特性のバラツキなどによって2つの出力信号にレベル差が生じる場合には、コンデンサC7、C8の容量値を調整することによって一致させることができる。
【0020】
また、平衡型発振回路1においては、誘導性リアクタンス手段2の容量手段としてバラクタダイオードVD1、VD2を有しているため、制御端子Vcに印加される直流電圧を変えることによって発振周波数を変化させることができる。しかも、2つのバラクタダイオードVD1、VD2の接続点をグランドに接続しているため、これらに電圧−容量特性の類似する同種のものを用いることによって、2つの出力信号の対接地間の平衡度を向上させることができる。
【0021】
そして、平衡型発振回路1においては、2つのトランジスタQ1、Q2のコレクタ・エミッタ間が電源とグランドとの間で直列に接続されているため、2つのトランジスタを電源に対して並列に接続する構成に比べて動作電流を少なくすることができ、電源の使用効率を高くすることができる。また、2つのトランジスタを電源に対して並列に接続する場合には、安定な動作のためにそれぞれ2つのベースバイアス抵抗を必要とするが、平衡型発振回路1においては3つで済むため、部品点数を少なくすることができる。
【0022】
図2に、本発明の平衡型発振回路の別の実施例の回路図を示す。図2において、図1と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
【0023】
図2において、平衡型発振回路10は、図1に示した平衡型発振回路1におけるトランジスタQ1に代えて第1のトランジスタとしてNPN型のトランジスタQ3を、トランジスタQ2に代えて第2のトランジスタとしてPNP型のトランジスタQ4を有している。また、それにともなって、抵抗R1、R2、コンデンサC2〜C5に代えて、第1の負荷抵抗である抵抗R6、第2の負荷抵抗である抵抗R7、コンデンサC11〜C14を有している。
【0024】
ここで、電源端子+VccはトランジスタQ3のコレクタに接続され、トランジスタQ3のエミッタは抵抗R6と抵抗R7を順に介してトランジスタQ4のエミッタに接続され、トランジスタQ4のコレクタはグランドに接続されて接地されている。すなわち、トランジスタQ3のコレクタ・エミッタ間とトランジスタQ4のコレクタ・エミッタ間と抵抗R6と抵抗R7とが、電源とグランドとの間で直列に接続されている。
【0025】
トランジスタQ3のコレクタはコンデンサC1を介してグランドに接続されることによって高周波的に接地されている。トランジスタQ3のベース・エミッタ間にはコンデンサC11が接続され、抵抗R6にはコンデンサC12が並列に接続され、抵抗R7にはコンデンサC13が並列に接続され、トランジスタQ4のベース・エミッタ間にはコンデンサC14が接続されている。抵抗R6とR7の接続点はコンデンサC6を介してグランドに接続されることによって高周波的に接地されている。トランジスタQ3のエミッタはコンデンサC7を介して第1の出力端子P1に接続され、トランジスタQ4のエミッタはコンデンサC8を介して第2の出力端子P2に接続されている。
【0026】
このように構成された平衡型発振回路10においては、回路構成の違いにしたがって抵抗R3〜R5の値を変える必要があるが、発振回路としての基本的な動作は平衡型発振回路1の場合と全く同じであり、同様の作用効果を奏するものである。
【0027】
図3に、本発明の平衡型発振回路のさらに別の実施例の回路図を示す。図3において、図1および図2と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
【0028】
図3において、平衡型発振回路20は、図1に示した平衡型発振回路1におけるトランジスタQ1に代えて、第1のトランジスタとして図2に示した平衡型発振回路10の第1のトランジスタであるNPN型のトランジスタQ3を有している。すなわち、第1および第2のトランジスタの両方がNPN型のトランジスタになっている。また、それにともなって、平衡型発振回路10の場合と同様に、抵抗R1、コンデンサC2、C3に代えて、第1の負荷抵抗である抵抗R6、コンデンサC11、C12を有している。
【0029】
ここで、電源端子+VccはトランジスタQ3のコレクタに接続され、トランジスタQ3のエミッタは抵抗R6を介してトランジスタQ2のコレクタに接続され、トランジスタQ2のエミッタは抵抗R2を介してグランドに接続されている。すなわち、トランジスタQ3のコレクタ・エミッタ間とトランジスタQ2のコレクタ・エミッタ間と抵抗R6と抵抗R2とが、電源とグランドとの間で直列に接続されている。
【0030】
トランジスタQ3のコレクタはコンデンサC1を介してグランドに接続されることによって高周波的に接地されている。トランジスタQ3のベース・エミッタ間にはコンデンサC11が接続され、抵抗R6にはコンデンサC12が並列に接続されている。トランジスタQ2のコレクタはコンデンサC6を介してグランドに接続されることによって高周波的に接地されている。トランジスタQ3のエミッタはコンデンサC7を介して第1の出力端子P1に接続され、トランジスタQ4のエミッタはコンデンサC8を介して第2の出力端子P2に接続されている。
【0031】
このように構成された平衡型発振回路20においても、回路構成の違いにしたがって抵抗R3〜R5の値を変える必要があるが、発振回路としての基本的な動作は平衡型発振回路1の場合と全く同じであり、同様の作用効果を奏するものである。
【0032】
なお、平衡型発振回路20においては、第1および第2のトランジスタをいずれもNPN型のトランジスタとしたが、これらをいずれもPNP型のトランジスタとして構成しても構わない。その際には、例えば第1のトランジスタとして平衡型発振回路1のトランジスタQ1とその周囲の抵抗R1やコンデンサC2、C3が用いられ、第2のトランジスタとして平衡型発振回路10のトランジスタQ4とその周囲の抵抗R6やコンデンサC13、C14が用いられることになる。そして、その場合でも基本的な動作は平衡型発振回路1の場合と全く同じであり、同様の作用効果を奏するものである。
【0033】
図4に、本発明の平衡型発振回路のさらに別の実施例の回路図を示す。図4において、図1と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
【0034】
図4において、平衡型発振回路30は、図1に示した平衡型発振回路1における誘導性リアクタンス手段2に代えて、圧電振動子である水晶振動子X1を有している。この場合、水晶振動子X1は、等価回路的に誘導性リアクタンス手段に含まれるインダクタンス手段と容量手段を含む。
【0035】
このように構成された平衡型発振回路30においても、発振周波数可変機能は備えていないものの、基本的な動作は平衡型発振回路1の場合と全く同じであり、同様の作用効果を奏するものである。
【0036】
なお、平衡型発振回路30においては、誘導性リアクタンス手段として水晶振動子X1のみを備えているが、誘導性リアクタンス手段の中の容量手段として、例えばこれに並列に平衡型発振回路1のようなバラクタダイオードを直流カット用のコンデンサとともに備える構成でも構わないものである。また、圧電振動子に関しても水晶振動子に限るものではなく、圧電効果を利用して振動するあらゆる振動子を含むものである。
【0037】
また、上記の各実施例においては、発振回路用の能動素子としてトランジスタを用いているが、これらに代えて電界効果型トランジスタ、すなわちFETを用いても構わないものである。ただし、その場合には、FETのドレイン、ソース、ゲートがそれぞれトランジスタのコレクタ、エミッタ、ベースに対応することになる。
【0038】
図5に、本発明の電子装置の一実施例の斜視図を示す。図5において、電子装置の1つである携帯電話40は、筐体41と、その中に配置されたプリント基板42と、プリント基板42上に実装された本発明の平衡型発振回路1を備えている。
【0039】
このように構成された携帯電話40においては、本発明の平衡型発振回路1を用いているため、消費電流の低減を図ることができる。また、それによってバッテリーの軽量化を図ることができるために、小型化を図ることもできる。
【0040】
なお、図5においては電子装置として携帯電話を示したが、電子装置としては携帯電話に限るものではなく、本発明の発振回路を用いたものであれば何でも構わないものである。
【0041】
【発明の効果】
本発明の平衡型発振回路によれば、エミッタ・コレクタ間が直列に接続された第1および第2のトランジスタと、その2つのトランジスタのベース間に接続された誘導性リアクタンス手段を有することによって、消費電流の低減を図ることができる。
【0042】
また、本発明の電子装置によれば、本発明の平衡型発振回路を用いることによって、消費電流の低減と小型化を図ることができる。
【図面の簡単な説明】
【図1】本発明の平衡型発振回路の一実施例を示す回路図である。
【図2】本発明の平衡型発振回路の別の実施例を示す回路図である。
【図3】本発明の平衡型発振回路のさらに別の実施例を示す回路図である。
【図4】本発明の平衡型発振回路のさらに別の実施例を示す回路図である。
【図5】本発明の電子装置の一実施例を示す斜視図である。
【符号の説明】
1、10、20、30…平衡型発振回路
2…誘導性リアクタンス手段
3…並列共振回路
Q1、Q3…第1のトランジスタ
Q2、Q4…第2のトランジスタ
R1、R6…第1の負荷抵抗
R2、R7…第2の負荷抵抗
R3〜R5…抵抗
C1〜C14…コンデンサ
L1…インダクタンス素子
L2…チョークコイル
VD1、VD2…バラクタダイオード
+Vcc…電源端子
P1…第1の出力端子
P2…第2の出力端子
Vc…制御端子
X1…水晶振動子
40…携帯電話
Claims (6)
- 2つの端子を有する誘導性リアクタンス手段と、第1および第2のトランジスタと、前記第1のトランジスタのエミッタに接続された第1の負荷抵抗と、前記第2のトランジスタのエミッタに接続された第2の負荷抵抗とを有し、
前記第1の負荷抵抗と前記第1のトランジスタのコレクタ・エミッタ間と前記第2のトランジスタのコレクタ・エミッタ間と前記第2の負荷抵抗とが電源とグランドとの間に順次直列に接続されるとともに、前記第1および第2のトランジスタのコレクタが高周波的に接地されており、
前記誘導性リアクタンス手段は、インダクタンス手段と、該インダクタンス手段に並列に接続された容量手段からなる並列共振回路を含み、前記誘導性リアクタンス手段の2つの端子が前記第1および第2のトランジスタのベースにそれぞれ接続されており、
前記第1および第2のトランジスタのエミッタの出力が平衡出力であることを特徴とする平衡型発振回路。 - 2つの端子を有する誘導性リアクタンス手段と、第1および第2のトランジスタと、前記第1のトランジスタのエミッタに接続された第1の負荷抵抗と、前記第2のトランジスタのエミッタに接続された第2の負荷抵抗とを有し、
前記第1のトランジスタのコレクタ・エミッタ間と前記第1の負荷抵抗と前記第2の負荷抵抗と前記第2のトランジスタのコレクタ・エミッタ間とが電源とグランドとの間に順次直列に接続されるとともに、前記第1および第2のトランジスタのコレクタが高周波的に接地されており、
前記誘導性リアクタンス手段は、インダクタンス手段と、該インダクタンス手段に並列に接続された容量手段からなる並列共振回路を含み、前記誘導性リアクタンス手段の2つの端子が前記第1および第2のトランジスタのベースにそれぞれ接続されており、
前記第1および第2のトランジスタのエミッタの出力が平衡出力であることを特徴とする平衡型発振回路。 - 2つの端子を有する誘導性リアクタンス手段と、第1および第2のトランジスタと、前記第1のトランジスタのエミッタに接続された第1の負荷抵抗と、前記第2のトランジスタのエミッタに接続された第2の負荷抵抗とを有し、
前記第1のトランジスタのコレクタ・エミッタ間と前記第1の負荷抵抗と前記第2のトランジスタのコレクタ・エミッタ間と前記第2の負荷抵抗とが電源とグランドとの間に順次直列に接続されるとともに、前記第1および第2のトランジスタのコレクタが高周波的に接地されており、
前記誘導性リアクタンス手段は、インダクタンス手段と、該インダクタンス手段に並列に接続された容量手段からなる並列共振回路を含み、前記誘導性リアクタンス手段の2つの端子が前記第1および第2のトランジスタのベースにそれぞれ接続されており、
前記第1および第2のトランジスタのエミッタの出力が平衡出力であることを特徴とする平衡型発振回路。 - 前記容量手段が、互いに逆方向に向けて直列に接続されるとともに、その接続点が高周波的に接地された2つの可変容量ダイオードを含むことを特徴とする、請求項1ないし3のいずれかに記載の平衡型発振回路。
- 前記誘導性リアクタンス手段が圧電振動子を含むことを特徴とする、請求項1ないし4のいずれかに記載の平衡型発振回路。
- 請求項1ないし5のいずれかに記載の平衡型発振回路を用いたことを特徴とする電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001269049A JP4677696B2 (ja) | 2001-09-05 | 2001-09-05 | 平衡型発振回路およびそれを用いた電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001269049A JP4677696B2 (ja) | 2001-09-05 | 2001-09-05 | 平衡型発振回路およびそれを用いた電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003078349A JP2003078349A (ja) | 2003-03-14 |
JP4677696B2 true JP4677696B2 (ja) | 2011-04-27 |
Family
ID=19094934
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001269049A Expired - Lifetime JP4677696B2 (ja) | 2001-09-05 | 2001-09-05 | 平衡型発振回路およびそれを用いた電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4677696B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5046371B2 (ja) * | 2007-01-22 | 2012-10-10 | 日本電波工業株式会社 | 発振器 |
JP2012095225A (ja) * | 2010-10-28 | 2012-05-17 | Panasonic Corp | 発振器 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06224633A (ja) * | 1992-11-26 | 1994-08-12 | Samsung Electro Mech Co Ltd | 電圧制御発振回路 |
JPH1146118A (ja) * | 1997-07-25 | 1999-02-16 | Matsushita Electric Ind Co Ltd | 高周波発振回路 |
JP2000332602A (ja) * | 1999-05-20 | 2000-11-30 | Matsushita Electric Ind Co Ltd | Pll回路 |
-
2001
- 2001-09-05 JP JP2001269049A patent/JP4677696B2/ja not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06224633A (ja) * | 1992-11-26 | 1994-08-12 | Samsung Electro Mech Co Ltd | 電圧制御発振回路 |
JPH1146118A (ja) * | 1997-07-25 | 1999-02-16 | Matsushita Electric Ind Co Ltd | 高周波発振回路 |
JP2000332602A (ja) * | 1999-05-20 | 2000-11-30 | Matsushita Electric Ind Co Ltd | Pll回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2003078349A (ja) | 2003-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960020002A (ko) | 전압 제어형 발진기 | |
EP0893878B1 (en) | High frequency oscillating circuit | |
KR960003560B1 (ko) | 전압제어 발진회로 | |
JP3315092B2 (ja) | 電圧制御発振器のための集積回路に関する改良 | |
US7049899B2 (en) | Temperature compensated piezoelectric oscillator and electronic device using the same | |
JPH036107A (ja) | 電圧制御発振器 | |
JP4677696B2 (ja) | 平衡型発振回路およびそれを用いた電子装置 | |
JP3565245B2 (ja) | 電圧制御発振器 | |
JPH10270937A (ja) | 電圧制御発振器 | |
JP3330040B2 (ja) | 発振回路 | |
JP3548819B2 (ja) | 周波数切替型発振器及びそれを用いた電子機器 | |
US6836190B2 (en) | Oscillator device and electronic apparatus using the same | |
JP2002261543A (ja) | 2バンド発振器 | |
JP2004023570A (ja) | 平衡型発振器およびそれを用いた電子装置 | |
US7109814B2 (en) | Piezoelectric oscillator | |
JP3990158B2 (ja) | 高周波電圧制御発振器 | |
JP3402324B2 (ja) | 発振器 | |
JP2003060434A (ja) | 発振器およびそれを用いた電子装置 | |
JP3601477B2 (ja) | 発振器およびそれを用いた電子装置 | |
EP1117177B1 (en) | Voltage controlled oscillator | |
EP1081846B1 (en) | Voltage controled oscillator | |
JP2001077626A (ja) | バッファ回路付き発振器 | |
JP2002359519A (ja) | 電圧制御発振器およびそれを用いた電子装置 | |
JP2005304085A (ja) | 電圧制御発振器 | |
JP2001339240A (ja) | 電圧制御発振器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100809 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110104 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110117 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4677696 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
EXPY | Cancellation because of completion of term |