JP4675584B2 - Driving method of light emitting device - Google Patents
Driving method of light emitting device Download PDFInfo
- Publication number
- JP4675584B2 JP4675584B2 JP2004183231A JP2004183231A JP4675584B2 JP 4675584 B2 JP4675584 B2 JP 4675584B2 JP 2004183231 A JP2004183231 A JP 2004183231A JP 2004183231 A JP2004183231 A JP 2004183231A JP 4675584 B2 JP4675584 B2 JP 4675584B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitting element
- light
- light emitting
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 43
- 239000010408 film Substances 0.000 description 84
- 239000010410 layer Substances 0.000 description 63
- 239000003990 capacitor Substances 0.000 description 43
- 239000000758 substrate Substances 0.000 description 21
- 239000011229 interlayer Substances 0.000 description 15
- 239000000463 material Substances 0.000 description 14
- 229920005989 resin Polymers 0.000 description 13
- 239000011347 resin Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 10
- 230000000903 blocking effect Effects 0.000 description 9
- 239000011159 matrix material Substances 0.000 description 9
- 238000005192 partition Methods 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 239000012535 impurity Substances 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000001681 protective effect Effects 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 6
- 239000002356 single layer Substances 0.000 description 6
- 230000007704 transition Effects 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Chemical compound [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000007600 charging Methods 0.000 description 4
- 239000000945 filler Substances 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910017073 AlLi Inorganic materials 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 3
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 3
- 238000007599 discharging Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 229910003437 indium oxide Inorganic materials 0.000 description 3
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 3
- AHLBNYSZXLDEJQ-FWEHEUNISA-N orlistat Chemical compound CCCCCCCCCCC[C@H](OC(=O)[C@H](CC(C)C)NC=O)C[C@@H]1OC(=O)[C@H]1CCCCCC AHLBNYSZXLDEJQ-FWEHEUNISA-N 0.000 description 3
- 229920003023 plastic Polymers 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 229920002620 polyvinyl fluoride Polymers 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 239000000565 sealant Substances 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229920002799 BoPET Polymers 0.000 description 2
- 239000005041 Mylar™ Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- DQXBYHZEEUGOBF-UHFFFAOYSA-N but-3-enoic acid;ethene Chemical compound C=C.OC(=O)CC=C DQXBYHZEEUGOBF-UHFFFAOYSA-N 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000005038 ethylene vinyl acetate Substances 0.000 description 2
- 230000005281 excited state Effects 0.000 description 2
- 239000011152 fibreglass Substances 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000005283 ground state Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000004020 luminiscence type Methods 0.000 description 2
- 239000000049 pigment Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920001200 poly(ethylene-vinyl acetate) Polymers 0.000 description 2
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 2
- 229920006267 polyester film Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- -1 polysiloxane Polymers 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 229920000915 polyvinyl chloride Polymers 0.000 description 2
- 239000004800 polyvinyl chloride Substances 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 101000777301 Homo sapiens Uteroglobin Proteins 0.000 description 1
- 239000004372 Polyvinyl alcohol Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 102100031083 Uteroglobin Human genes 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010281 constant-current constant-voltage charging Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 150000002484 inorganic compounds Chemical class 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000005001 laminate film Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- ORQBXQOJMQIAOY-UHFFFAOYSA-N nobelium Chemical compound [No] ORQBXQOJMQIAOY-UHFFFAOYSA-N 0.000 description 1
- JMANVNJQNLATNU-UHFFFAOYSA-N oxalonitrile Chemical compound N#CC#N JMANVNJQNLATNU-UHFFFAOYSA-N 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920002451 polyvinyl alcohol Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Images
Description
本発明は、電流を発光素子に供給するための手段と発光素子とが、複数の各画素に備えられた発光装置に関する。 The present invention relates to a light emitting device in which means for supplying current to a light emitting element and the light emitting element are provided in each of a plurality of pixels.
発光素子は自ら発光するため視認性が高く、液晶表示装置（ＬＣＤ）で必要なバックライトが要らず薄型化に最適であると共に、視野角にも制限が無い。そのため発光素子を用いた発光装置は、ＣＲＴやＬＣＤに代わる表示装置として注目されており、近年では携帯電話やデジタルスチルカメラ等の電子機器に搭載されるなど、実用化が行なわれている。 Since the light emitting element emits light by itself, the visibility is high, a backlight necessary for a liquid crystal display (LCD) is not necessary, and it is optimal for thinning, and the viewing angle is not limited. For this reason, a light emitting device using a light emitting element has attracted attention as a display device that replaces a CRT or LCD, and has recently been put into practical use, for example, mounted in an electronic device such as a mobile phone or a digital still camera.
発光装置は、パッシブマトリクス型とアクティブマトリクス型とに分類できる。アクティブマトリクス型はビデオ信号の入力後も発光素子への電流の供給をある程度維持することができるので、パネルの大型化、高精細化に柔軟に対応することができ、今後の主流となりつつある。具体的に提案されている、アクティブマトリクス型発光装置における画素の構成は、発光装置のメーカーによって異なっており、それぞれに特色のある技術的工夫が凝らされているが、通常少なくとも、発光素子と、画素へのビデオ信号の入力を制御するトランジスタと、該発光素子に電流を供給するためのトランジスタとが各画素に設けられている。 Light emitting devices can be classified into a passive matrix type and an active matrix type. The active matrix type can maintain the current supply to the light emitting element to some extent even after the video signal is input, and can flexibly cope with the increase in size and definition of the panel, and is becoming the mainstream in the future. Specifically, the configuration of the pixels in the active matrix light-emitting device that has been proposed differs depending on the manufacturer of the light-emitting device, and each has its own technical ideas, but usually at least the light-emitting element, Each pixel is provided with a transistor for controlling input of a video signal to the pixel and a transistor for supplying a current to the light emitting element.
ところで、画素へのビデオ信号の入力を制御するトランジスタのオフ電流が大きいと、他の画素に入力されるビデオ信号の電位の変化に伴い、発光素子に供給する電流値を制御するトランジスタのゲート・ソース間電圧（以下、ゲート電圧とする）Ｖｇｓが変動しやすい。このゲート電圧Ｖｇｓの変動を防ぐためには、該トランジスタのゲート・ソース間に設けられた容量素子の容量を大きくしたり、画素へのビデオ信号の入力を制御するトランジスタのオフ電流を低く抑えたりする必要がある。しかし、容量素子の占有面積を大きくすることは、塵埃などに起因する電極間のリークの発生確率を高め、よって歩留まりの低下に繋がるので望ましくない。また、画素へのビデオ信号の入力を制御するトランジスタのオフ電流を低く抑えること、且つ、大きな容量を充電するためにオン電流を高くすることの両方を満たすように、トランジスタのプロセスを最適化するには、コストと時間を要し、困難な課題である。さらに発光素子に供給する電流を制御するトランジスタのゲート電圧Ｖｇｓは、ゲートにつく寄生容量に起因して、他のトランジスタのスイッチングや信号線、走査線の電位の変動等に伴って、変動し易いという問題もある。 By the way, if the off-state current of the transistor that controls the input of the video signal to the pixel is large, the gate of the transistor that controls the current value supplied to the light-emitting element in accordance with the change in the potential of the video signal input to the other pixel. The source-to-source voltage (hereinafter referred to as gate voltage) Vgs is likely to fluctuate. In order to prevent the fluctuation of the gate voltage Vgs, the capacitance of the capacitor provided between the gate and the source of the transistor is increased, or the off current of the transistor that controls the input of the video signal to the pixel is suppressed to a low level. There is a need. However, increasing the area occupied by the capacitive element is not desirable because it increases the probability of leakage between the electrodes due to dust and the like, thereby leading to a decrease in yield. In addition, the transistor process is optimized so as to satisfy both the low off-state current of the transistor that controls the input of the video signal to the pixel and the high on-state current for charging a large capacity. Is costly and time consuming and difficult. Further, the gate voltage Vgs of the transistor for controlling the current supplied to the light emitting element is likely to fluctuate due to the parasitic capacitance attached to the gate, due to switching of other transistors, fluctuation of the potential of the signal line and the scanning line, and the like. There is also a problem.
本発明は上述した問題に鑑み、容量素子の面積を抑え、なおかつ既存のプロセスで作製されたトランジスタを用いつつ、発光素子に供給する電流を制御するトランジスタのゲート電圧Ｖｇｓの変動によって引き起こされる発光素子の輝度のばらつきを抑えることができる発光装置の提案を課題とする。 In view of the above-described problems, the present invention reduces the area of a capacitor and uses a transistor manufactured by an existing process, and controls the current supplied to the light-emitting element, thereby causing the light-emitting element caused by fluctuations in the gate voltage Vgs of the transistor It is an object of the present invention to provide a light-emitting device that can suppress variations in luminance.
本発明では、発光素子に供給する電流の値を決めるトランジスタ（駆動用トランジスタ）に加え、スイッチング素子として機能するトランジスタ（電流制御用トランジスタ）を駆動用トランジスタに直列に接続する。そして少なくとも画像を表示するための期間においては、ゲートに固定の電位を与えて駆動用トランジスタをオンにし、常に電流を流せる状態にしておく。また、電流制御用トランジスタは線形領域で動作させ、そのゲートの電位を、画素に入力されるビデオ信号で制御する。 In the present invention, in addition to the transistor (driving transistor) that determines the value of the current supplied to the light emitting element, a transistor (current control transistor) that functions as a switching element is connected in series to the driving transistor. At least in a period for displaying an image, a fixed potential is applied to the gate to turn on the driving transistor so that a current can be supplied. Further, the current control transistor is operated in a linear region, and the gate potential is controlled by a video signal input to the pixel.
電流制御用トランジスタを線形領域で動作させることで、そのソース・ドレイン間電圧（ドレイン電圧）Ｖｄｓは発光素子に加わる電圧Ｖｅｌに対して非常に小さくなり、ゲート電圧Ｖｇｓの僅かな変動が、発光素子に流れる電流に影響しにくくなる。そして駆動用トランジスタのゲートの電位は、ビデオ信号によって制御されず、固定されている。よって、前記電流制御用トランジスタのゲート・ソース間に設けられた容量素子の容量を大きくしたり、画素へのビデオ信号の入力を制御するトランジスタのオフ電流を低く抑えたりしなくても、発光素子に流れる電流が変動しにくくなる。また発光素子に流れる電流は、電流制御用トランジスタのゲートにつく寄生容量による影響も受けない。そして、電流制御用トランジスタは発光素子への電流の供給の有無を選択するのみであって、発光素子に流れる電流の値は、駆動用トランジスタにより決定される。このため、ばらつき要因が減り、画質を大いに高めることができる。また、画素へのビデオ信号の入力を制御するトランジスタのオフ電流を低く抑えるためにプロセスを最適化しなくとも良いので、トランジスタの作製プロセスを簡略化することができ、コスト削減、歩留まり向上に大きく貢献することができる。 By operating the current control transistor in the linear region, the source-drain voltage (drain voltage) Vds becomes very small with respect to the voltage Vel applied to the light emitting element, and a slight variation in the gate voltage Vgs is caused by the light emitting element. It becomes difficult to influence the current flowing through the. The gate potential of the driving transistor is fixed without being controlled by the video signal. Therefore, the light emitting element can be obtained without increasing the capacity of the capacitor provided between the gate and the source of the current control transistor or suppressing the off current of the transistor for controlling the input of the video signal to the pixel. The current flowing through the is less likely to fluctuate. Further, the current flowing through the light emitting element is not affected by the parasitic capacitance attached to the gate of the current control transistor. The current control transistor only selects whether or not current is supplied to the light emitting element, and the value of the current flowing through the light emitting element is determined by the driving transistor. For this reason, variation factors can be reduced and the image quality can be greatly improved. In addition, it is not necessary to optimize the process in order to keep the off-state current of the transistor that controls the input of video signals to the pixel low, so that the transistor manufacturing process can be simplified, greatly contributing to cost reduction and yield improvement. can do.
なお本発明では、駆動用トランジスタを飽和領域で動作させるのが望ましいが、線形領域で動作させても良い。飽和領域では線形領域に比べて、ドレイン電流がゲート電圧Ｖｇｓの僅かな変動に対して、ドレイン電流が大きく影響しやすい。しかし本発明では、駆動用トランジスタを飽和領域で動作させても、駆動用トランジスタのゲートの電位が固定されているので、ゲート電圧Ｖｇｓが変動しない。駆動用トランジスタを飽和領域で動作させることで、ドレイン電流がドレイン電圧Ｖｄｓによって変化せず、Ｖｇｓのみによって定まるようになるので、発光素子の劣化に伴ってＶｅｌが大きくなる代わりにＶｄｓが小さくなっても、ドレイン電流の値は比較的一定に保たれる。よって、電界発光材料の劣化に伴う発光素子の輝度の低下や輝度むらの発生を抑えることができる。 In the present invention, the driving transistor is preferably operated in the saturation region, but may be operated in the linear region. In the saturation region, the drain current is more likely to affect the slight fluctuation of the gate voltage Vgs than in the linear region. However, in the present invention, even when the driving transistor is operated in the saturation region, the gate voltage Vgs does not vary because the gate potential of the driving transistor is fixed. By operating the driving transistor in the saturation region, the drain current is not changed by the drain voltage Vds, but is determined only by Vgs. Therefore, Vds is reduced instead of increasing Vel as the light emitting element is deteriorated. However, the value of the drain current is kept relatively constant. Therefore, it is possible to suppress a decrease in luminance or luminance unevenness due to deterioration of the electroluminescent material.
なお、駆動用トランジスタのＬをＷより長く、電流制御用トランジスタのＬをＷと同じか、それより短くしてもよい。より望ましくは、駆動用トランジスタのＷに対するＬの比が５以上にするとよい。上記構成によって、駆動用トランジスタの特性の違いに起因する、画素間における発光素子の輝度のばらつきをさらに抑えることができる。また、駆動用トランジスタのチャネル長をＬ１、チャネル幅をＷ１、電流制御用トランジスタのチャネル長をＬ２、チャネル幅をＷ２とすると、Ｌ１／Ｗ１：Ｌ２／Ｗ２＝Ｘ：１のとき、Ｘは５以上６０００以下とするのが望ましい。例としては、Ｌ１／Ｗ１＝５００μｍ／３μｍ、Ｌ２／Ｗ２＝３μｍ／１００μｍという場合が挙げられる。 The drive transistor L may be longer than W, and the current control transistor L may be equal to or shorter than W. More preferably, the ratio of L to W of the driving transistor is 5 or more. With the above structure, variation in luminance of the light-emitting element between pixels due to a difference in characteristics of the driving transistor can be further suppressed. Further, when the channel length of the driving transistor is L1, the channel width is W1, the channel length of the current control transistor is L2, and the channel width is W2, X is 5 when L1 / W1: L2 / W2 = X: 1. It is desirable to set it to 6000 or more. Examples include L1 / W1 = 500 μm / 3 μm and L2 / W2 = 3 μm / 100 μm.
また本明細書において発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的にはＯＬＥＤ（Organic Light Emitting Diode）や、ＦＥＤ（Field Emission Display）に用いられているＭＩＭ型の電子源素子（電子放出素子）等が含まれる。 In addition, in this specification, the light-emitting element includes, in its category, an element whose luminance is controlled by current or voltage. Specifically, the light-emitting element is used for OLED (Organic Light Emitting Diode) and FED (Field Emission Display). MIM type electron source elements (electron emitting elements) and the like are included.
また発光装置は、発光素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに本発明は、該発光装置を作製する過程における、発光素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を発光素子に供給するための手段を複数の各画素に備える。 The light-emitting device includes a panel in which the light-emitting element is sealed, and a module in which an IC including a controller or the like is mounted on the panel. Furthermore, the present invention relates to an element substrate corresponding to one mode before the light emitting element is completed in the process of manufacturing the light emitting device, and the element substrate includes a unit for supplying current to the light emitting element. Prepare for.
なお素子基板は、具体的には、発光素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜を成膜した後であって、パターニングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。 Note that, specifically, the element substrate may be in a state where only the pixel electrode of the light-emitting element is formed, or after the conductive film to be the pixel electrode is formed, the pixel electrode is formed by patterning. It may be in the state before being applied, and all forms are applicable.
発光素子の１つであるＯＬＥＤ（Organic Light Emitting Diode）は、電場を加えることで発生するルミネッセンス（Electroluminescence）が得られる電界発光材料を含む層（以下、電界発光層と記す）と、陽極と、陰極とを有している。電界発光層は陽極と陰極の間に設けられており、単層または複数の層で構成されている。これらの層の中に無機化合物を含んでいる場合もある。電界発光層におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とが含まれる。 An OLED (Organic Light Emitting Diode), which is one of the light emitting elements, includes a layer containing an electroluminescent material (hereinafter referred to as an electroluminescent layer) from which luminescence generated by applying an electric field is obtained, an anode, And a cathode. The electroluminescent layer is provided between the anode and the cathode, and is composed of a single layer or a plurality of layers. In some cases, these layers contain an inorganic compound. Luminescence in the electroluminescent layer includes light emission (fluorescence) when returning from the singlet excited state to the ground state and light emission (phosphorescence) when returning from the triplet excited state to the ground state.
なお本発明の発光装置において用いられるトランジスタとして、多結晶シリコンやアモルファスシリコンを用いた薄膜トランジスタを用いることができるが、本発明の発光装置に用いられるトランジスタは薄膜トランジスタに限定されない。単結晶シリコンを用いて形成されたトランジスタであっても良いし、ＳＯＩを用いたトランジスタであっても良い。また、有機半導体を用いたトランジスタであっても良いし、カーボンナノチューブを用いたトランジスタであってもよい。また本発明の発光装置の画素に設けられたトランジスタは、シングルゲート構造を有していても良いし、ダブルゲート構造やそれ以上のゲート電極を有するマルチゲート構造であっても良い。 Note that a thin film transistor using polycrystalline silicon or amorphous silicon can be used as a transistor used in the light-emitting device of the present invention; however, the transistor used in the light-emitting device of the present invention is not limited to a thin film transistor. A transistor formed using single crystal silicon or a transistor using SOI may be used. Further, a transistor using an organic semiconductor or a transistor using carbon nanotubes may be used. In addition, the transistor provided in the pixel of the light-emitting device of the present invention may have a single gate structure, a double gate structure, or a multi-gate structure having more gate electrodes.
本発明では、電流制御用トランジスタのゲート・ソース間に設けられた容量素子の容量を大きくしたり、画素へのビデオ信号の入力を制御するトランジスタのオフ電流を低く抑えたりしなくても、発光素子に流れる電流が変動しにくくなる。また発光素子に流れる電流は、電流制御用トランジスタのゲートにつく寄生容量による影響も受けない。そして、電流制御用トランジスタは発光素子への電流の供給の有無を選択するのみであって、発光素子に流れる電流の値は、駆動用トランジスタにより決定される。このため、ばらつき要因が減り、画質を大いに高めることができる。また、画素へのビデオ信号の入力を制御するトランジスタのオフ電流を低く抑えるためにプロセスを最適化しなくとも良いので、トランジスタの作製プロセスを簡略化することができ、コスト削減、歩留まり向上に大きく貢献することができる。 In the present invention, light emission can be achieved without increasing the capacitance of the capacitive element provided between the gate and source of the current control transistor or suppressing the off-current of the transistor that controls the input of the video signal to the pixel. The current flowing through the element is less likely to fluctuate. Further, the current flowing through the light emitting element is not affected by the parasitic capacitance attached to the gate of the current control transistor. The current control transistor only selects whether or not current is supplied to the light emitting element, and the value of the current flowing through the light emitting element is determined by the driving transistor. For this reason, variation factors can be reduced and the image quality can be greatly improved. In addition, it is not necessary to optimize the process in order to keep the off-state current of the transistor that controls the input of video signals to the pixel low, so that the transistor manufacturing process can be simplified, greatly contributing to cost reduction and yield improvement. can do.
また本発明では、駆動用トランジスタを飽和領域で動作させるのが望ましいが、線形領域で動作させても良い。飽和領域では線形領域に比べて、ドレイン電流がゲート電圧Ｖｇｓの僅かな変動に対して、ドレイン電流が大きく影響しやすい。しかし本発明では、駆動用トランジスタを飽和領域で動作させても、駆動用トランジスタのゲートの電位が固定されているので、ゲート電圧Ｖｇｓが変動しにくい。駆動用トランジスタを飽和領域で動作させることで、ドレイン電流がドレイン電圧Ｖｄｓによって変化せず、Ｖｇｓのみによって定まるようになるので、発光素子の劣化に伴ってＶｅｌが大きくなる代わりにＶｄｓが小さくなっても、ドレイン電流の値は一定に保たれる。よって、電界発光材料の劣化に伴う発光素子の輝度の低下や輝度むらの発生を抑えることができる。 In the present invention, the driving transistor is desirably operated in the saturation region, but may be operated in the linear region. In the saturation region, the drain current is more likely to affect the slight fluctuation of the gate voltage Vgs than in the linear region. However, in the present invention, even when the driving transistor is operated in the saturation region, the gate voltage Vgs is unlikely to fluctuate because the gate potential of the driving transistor is fixed. By operating the driving transistor in the saturation region, the drain current is not changed by the drain voltage Vds, but is determined only by Vgs. Therefore, Vds is reduced instead of increasing Vel as the light emitting element is deteriorated. However, the drain current value is kept constant. Therefore, it is possible to suppress a decrease in luminance or luminance unevenness due to deterioration of the electroluminescent material.
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the present invention can be implemented in many different modes, and those skilled in the art can easily understand that the modes and details can be variously changed without departing from the spirit and scope of the present invention. Is done. Therefore, the present invention is not construed as being limited to the description of this embodiment mode.
（実施の形態１）
図１に、本発明の発光装置が有する画素の一形態を示す。図１に示す画素は、発光素子１０１と、ビデオ信号の画素への入力を制御するためのスイッチング素子として用いるトランジスタ（スイッチング用トランジスタ）１０２と、発光素子１０１に供給される電流の値を制御する駆動用トランジスタ１０３と、発光素子１０１への電流の供給の有無を選択する電流制御用トランジスタ１０４とを有している。さらに本実施の形態のように、ビデオ信号の電位を保持するための容量素子１０５を画素に設けても良い。
(Embodiment 1)
FIG. 1 illustrates one mode of a pixel included in the light-emitting device of the present invention. The pixel shown in FIG. 1 controls a
図１では、駆動用トランジスタ１０３及び電流制御用トランジスタ１０４は同じ極性であっても異なる極性であってもどちらでも良い。本実施の形態では、駆動用トランジスタ１０３を飽和領域で動作させる例について説明するが、線形領域で動作させても良い。また、スイッチング用トランジスタ１０２及び電流制御用トランジスタ１０４は線形領域で動作させる。駆動用トランジスタ１０３にはエンハンスメント型トランジスタを用いてもよいし、ディプリーション型トランジスタを用いてもよい。スイッチング用トランジスタ１０２は、ｎ型であってもｐ型であってもどちらでも良い。
In FIG. 1, the driving
スイッチング用トランジスタ１０２のゲートは、走査線Ｇｊ（ｊ＝１〜ｙ）に接続されている。スイッチング用トランジスタ１０２のソースとドレインは、一方が信号線Ｓｉ（ｉ＝１〜ｘ）に、もう一方が電流制御用トランジスタ１０４のゲートに接続されている。駆動用トランジスタ１０３のゲートは第２の電源線Ｗｉ（ｉ＝１〜ｘ）に接続されている。そして駆動用トランジスタ１０３及び電流制御用トランジスタ１０４は、第１の電源線Ｖｉ（ｉ＝１〜ｘ）から供給される電流が、駆動用トランジスタ１０３及び電流制御用トランジスタ１０４のドレイン電流として発光素子１０１に供給されるように、第１の電源線Ｖｉ（ｉ＝１〜ｘ）、発光素子１０１と接続されている。本実施の形態では、電流制御用トランジスタ１０４のソースが第１の電源線Ｖｉ（ｉ＝１〜ｘ）に接続され、駆動用トランジスタ１０３のドレインが発光素子１０１の画素電極に接続される。
The gate of the switching
なお駆動用トランジスタ１０３のソースを第１の電源線Ｖｉ（ｉ＝１〜ｘ）に接続し、電流制御用トランジスタ１０４のドレインを発光素子１０１の画素電極に接続してもよい。
Note that the source of the driving
発光素子１０１は陽極と陰極と、陽極と陰極との間に設けられた電界発光層とからなる。陽極と陰極は、いずれか一方を画素電極、他方を対向電極として用いる。
The
容量素子１０５が有する２つの電極は、一方は第１の電源線Ｖｉ（ｉ＝１〜ｘ）に接続されており、もう一方は電流制御用トランジスタ１０４のゲートに接続されている。容量素子１０５は、電流制御用トランジスタ１０４のゲート電圧を保持するために設けられている。なお図１では容量素子１０５を設ける構成を示したが、本発明はこの構成に限定されず、容量素子１０５を設けない構成にしても良い。
One of the two electrodes of the
図１のように、駆動用トランジスタ１０３および電流制御用トランジスタ１０４をｐ型とする場合、駆動用トランジスタ１０３のドレインと発光素子１０１の陽極とを接続するのが望ましい。つまり陽極を画素電極とし、陰極を対向電極として用いるのが望ましい。逆に駆動用トランジスタ１０３および電流制御用トランジスタ１０４をｎ型とするならば、駆動用トランジスタ１０３のソースと発光素子１０１の陰極とを接続するのが望ましい。つまり陰極を画素電極とし、陽極を対向電極として用いるのが望ましい。
As shown in FIG. 1, when the driving
次に、図１に示した画素の駆動方法について説明する。図１に示す画素は、その動作を書き込み期間、保持期間とに分けて説明することができる。図２（Ａ）に、書き込み期間において電流制御用トランジスタ１０４がオンの場合の動作を、図２（Ｂ）に、書き込み期間において電流制御用トランジスタ１０４がオフの場合の動作を示す。また図２（Ｃ）に、保持期間において電流制御用トランジスタ１０４がオンの場合の動作を、図２（Ｄ）に、保持期間において電流制御用トランジスタ１０４がオフの場合の動作を示す。なお、図２（Ａ）〜図２（Ｄ）では動作を分かり易くするために、スイッチング用トランジスタ１０２と、電流制御用トランジスタ１０４とを単にスイッチとして示す。
Next, a method for driving the pixel shown in FIG. 1 will be described. The operation of the pixel illustrated in FIG. 1 can be described by being divided into a writing period and a holding period. FIG. 2A shows an operation when the
まず書き込み期間において、電流制御用トランジスタのスイッチングに関わらず、発光素子１０１への電流の供給を止めておく。具体的には、発光素子１０１の対向電極と第１の電源線Ｖｉ（ｉ＝１〜ｘ）の間の電位差を埋めれば良い。または、発光素子をダイオードに見立てたときに、発光素子が有する一対の電極間に逆方向バイアスの電圧がかけられるように、対向電極と第１の電源線Ｖｉ（ｉ＝１〜ｘ）の間の電位差を設定すれば良い。或いは、発光素子に流れる電流の経路をスイッチ等で遮断しても良い。そして、走査線Ｇｊ（ｊ＝１〜ｙ）が選択されると、走査線Ｇｊ（ｊ＝１〜ｙ）にゲートが接続されているスイッチング用トランジスタ１０２がオンになる。そして、信号線Ｓｉ（ｉ＝１〜ｘ）に入力されたビデオ信号が、スイッチング用トランジスタ１０２を介して電流制御用トランジスタ１０４のゲートに入力される。駆動用トランジスタ１０３のゲートには、電流制御用トランジスタがオンのときに駆動用トランジスタがオンになるような高さの電位が、第１の電源線Ｖｉ（ｉ＝１〜ｘ）から常に与えられている。
First, in the writing period, supply of current to the
なお、ビデオ信号の電位に従って、電流制御用トランジスタ１０４が、図２（Ａ）に示すようにオンになっていても、図２（Ｂ）に示すようにオフになっていても、書き込み期間においては発光素子１０１への電流の供給は停止している。よって書き込み期間において、全ての発光素子１０１は非発光の状態である。そして走査線Ｇｊ（ｊ＝１〜ｙ）の電位を制御することでスイッチング用トランジスタ１０２をオフにし、書き込み期間において書き込まれたビデオ信号の電位が保持される。
Note that in accordance with the potential of the video signal, the
次に保持期間では、発光素子１０１の対向電極と、第１の電源線Ｖｉ（ｉ＝１〜ｘ）の間には、発光素子１０１に順方向バイアスの電流が供給されるような電位差が設けられており、電流制御用トランジスタ１０４がオンであるならば発光素子１０１に流れる電流の経路が確保されている状態にする。
Next, in the holding period, a potential difference is provided between the counter electrode of the
よって、ビデオ信号によって電流制御用トランジスタ１０４がオンになる場合は、図２（Ｃ）に示すように、第１の電源線Ｖｉ（ｉ＝１〜ｘ）を介して電流が発光素子１０１に供給される。発光素子１０１に流れる電流は、駆動用トランジスタ１０３のドレイン電流と、発光素子１０１の電圧電流特性によって決まる。そして発光素子１０１は、供給される電流に見合った高さの輝度で発光する。逆に、書き込み期間において電流制御用トランジスタ１０４をオフにした場合、図２（Ｄ）に示すように、ビデオ信号の電位は容量素子１０５によって保持されているので、発光素子１０１への電流の供給は停止しており、発光素子１０１は非発光の状態を維持する。
Therefore, when the
なお図１に示した画素において、発光素子１０１の対向電極と第１の電源線Ｖｉ（ｉ＝１〜ｘ）の間の電位差を埋めることで、発光素子１０１への電流の供給を止める場合のスイッチの構成の一例を、図３（Ａ）に示す。図３（Ａ）に示すように、スイッチ１１０を切り替えることで、書き込み期間においては第１の電源線Ｖｉと、発光素子１０１の対向電極とに電位Ｖｄｄを与え、保持期間においては発光素子１０１に順方向バイアスの電流が供給されるように、発光素子１０１の対向電極に電位Ｖｓｓを、第１の電源線Ｖｉに電位Ｖｄｄを与えることができる。
Note that in the pixel illustrated in FIG. 1, when the potential difference between the counter electrode of the
また、図１に示した画素において、発光素子１０１に流れる電流の経路を遮断することで、発光素子１０１への電流の供給を止める場合のスイッチの構成を、図３（Ｂ）に示す。図３（Ｂ）に示すように、書き込み期間においてはスイッチ１１１をオフすることで、発光素子１０１に流れる電流の経路を遮断して対向電極をフローティングにし、保持期間においてはスイッチ１１１をオンにすることで、発光素子１０１に流れる電流の経路を確保し、発光素子１０１に順方向バイアスの電流が供給されるようにすることができる。
In addition, FIG. 3B illustrates a structure of a switch in the pixel illustrated in FIG. 1 in the case where supply of current to the light-emitting
書き込み期間と保持期間のタイミングの一例を、図４を用いて説明する。 An example of the timing of the writing period and the holding period will be described with reference to FIG.
図４は時間階調方式を用い、４ビット階調を表現する場合の例である。Ｔｓ１〜Ｔｓ４は各ビットに対応する保持期間である。保持期間Ｔｓ１〜Ｔｓ４は、その長さの比をＴｓ１：Ｔｓ２：Ｔｓ３：Ｔｓ４＝２3：２2：２1：２0＝８：４：２：１としている。Ｔｂ１〜Ｔｂ４は、各ビットに対応する、走査線に沿って並ぶ１行の画素ごとの書き込み期間に相当する。また、Ｔａ１〜Ｔａ４は、各ビットに対応する書き込みが開始されてから、全てのラインの画素において終了するまでのトータルの書き込み期間に相当する。 FIG. 4 shows an example of expressing a 4-bit gradation using the time gradation method. Ts1 to Ts4 are holding periods corresponding to the respective bits. The holding periods Ts1 to Ts4 have a length ratio of Ts1: Ts2: Ts3: Ts4 = 2 3 : 2 2 : 2 1 : 2 0 = 8: 4: 2: 1. Tb <b> 1 to Tb <b> 4 correspond to a writing period for each pixel of one row arranged along the scanning line corresponding to each bit. Ta1 to Ta4 correspond to a total writing period from the start of writing corresponding to each bit to the end of pixels of all lines.
書き込み期間Ｔｂ１において、画素の１行目から順に走査線が選択され、スイッチング用トランジスタがオンする。次に、信号線よりビデオ信号が各画素に入力される。ビデオ信号の入力が完了した行においては、書き込み期間Ｔｂ１が終了し、該ビデオ信号の電位が保持される。上記動作が最終行まで行われ、期間Ｔａ１が終了する。次に、全ての行において保持期間Ｔｓ１が開始される。保持期間では、書き込み期間Ｔａ１において入力されたビデオ信号の電位によって、各画素の発光、非発光が制御される。そして全ての画素において一斉に保持期間が終了し、再び１行目の画素から、次のビットに対応する書き込み期間Ｔｂ２が開始される。 In the writing period Tb1, scanning lines are sequentially selected from the first row of pixels, and the switching transistor is turned on. Next, a video signal is input to each pixel from the signal line. In the row where the input of the video signal is completed, the writing period Tb1 ends and the potential of the video signal is held. The above operation is performed up to the last row, and the period Ta1 ends. Next, the holding period Ts1 is started in all rows. In the holding period, light emission and non-light emission of each pixel are controlled by the potential of the video signal input in the writing period Ta1. Then, the holding period ends for all the pixels all at once, and the writing period Tb2 corresponding to the next bit is started again from the pixels in the first row.
ここでは４ビット階調を表現する場合について説明したが、ビット数及び階調数はこれに限定されない。また、保持期間の順番はＴｓ１〜Ｔｓ４である必要はなく、ランダムでもよいし、各保持期間を複数に分割して表示を行なってもよい。 Although the case of expressing a 4-bit gradation has been described here, the number of bits and the number of gradations are not limited to this. The order of the holding periods does not have to be Ts1 to Ts4, and may be random, or each holding period may be divided into a plurality of displays.
本発明では、電流制御用トランジスタ１０４を線形領域で動作させることで、そのドレイン電圧Ｖｄｓは発光素子１０１に加わる電圧Ｖｅｌに対して非常に小さくなり、ゲート電圧Ｖｇｓの僅かな変動が、発光素子１０１に流れる電流に影響しにくくなる。そして駆動用トランジスタ１０３のゲートの電位は、ビデオ信号によって制御されず、固定されている。よって、前記電流制御用トランジスタ１０４のゲート・ソース間に設けられた容量素子１０５の容量を大きくしたり、スイッチング用トランジスタ１０２のオフ電流を低く抑えたりしなくても、発光素子１０１に流れる電流が変動しにくくなる。また発光素子１０１に流れる電流は、電流制御用トランジスタ１０４のゲートにつく寄生容量による影響も受けない。そして、電流制御用トランジスタ１０４は発光素子１０１への電流の供給の有無を選択するのみであって、発光素子１０１に流れる電流の値は、駆動用トランジスタ１０３により決定される。このため、ばらつき要因が減り、画質を大いに高めることができる。また、スイッチング用トランジスタ１０２のオフ電流を低く抑えるためにプロセスを最適化しなくとも良いので、トランジスタの作製プロセスを簡略化することができ、コスト削減、歩留まり向上に大きく貢献することができる。
In the present invention, by operating the
なお駆動用トランジスタ１０３は飽和領域で動作させるのが望ましいが、線形領域で動作させても良い。飽和領域では線形領域に比べて、ドレイン電流がゲート電圧Ｖｇｓの僅かな変動に対して、ドレイン電流が大きく影響しやすい。しかし本発明では、駆動用トランジスタ１０３を飽和領域で動作させても、駆動用トランジスタ１０３のゲートの電位が固定されているので、ゲート電圧Ｖｇｓが変動しない。駆動用トランジスタ１０３を飽和領域で動作させることで、ドレイン電流がドレイン電圧Ｖｄｓによって変化せず、Ｖｇｓのみによって定まるようになるので、発光素子の劣化に伴ってＶｅｌが大きくなる代わりにＶｄｓが小さくなっても、ドレイン電流の値は一定に保たれる。よって、電界発光材料の劣化に伴う発光素子の輝度の低下や輝度むらの発生を抑えることができる。
Note that the driving
なおアクティブマトリクス型の発光装置は、ビデオ信号の入力後も発光素子への電流の供給をある程度維持することができるので、パネルの大型化、高精細化に柔軟に対応することができ、今後の主流となりつつある。具体的に提案されている、アクティブマトリクス型発光装置における画素の構成は、発光装置のメーカーによって異なっており、それぞれに特色のある技術的工夫が凝らされている。図５に、アクティブマトリクス型の発光装置における駆動方法の分類を、体系的に示す。 Note that the active matrix light-emitting device can maintain current supply to the light-emitting element to some extent even after video signals are input, so it can flexibly cope with the increase in size and definition of panels. It is becoming mainstream. Specifically, the configuration of the pixels in the active matrix light-emitting device that has been proposed differs depending on the manufacturer of the light-emitting device, and each has its own technical ideas. FIG. 5 shows a systematic classification of driving methods in the active matrix light-emitting device.
図５に示すように、アクティブマトリクス型の発光装置における駆動方法は、大まかに、ビデオ信号がデジタルのものと、アナログのものとに分類できる。そしてアナログに分類される発光装置は、さらに、発光素子に流す電流値をアナログ的に変調させる電流変調と、インバータのオンとオフの長さを変化させることで、階調を表現する時間変調とに分類される。電流変調の発光装置は、Ｔｒ特性補正回路ありのものと、なしのものに分類できる。Ｔｒ特性補正回路とは、駆動用トランジスタの特性ばらつきを補正する回路であり、閾値電圧のみ補正する回路や電流値（閾値電圧、移動度等すべて含む）を補正する回路がある。 As shown in FIG. 5, the driving method in the active matrix light emitting device can be roughly classified into a digital video signal and an analog video signal. The light-emitting device classified as analog further includes current modulation for analog-modulating the current value flowing through the light-emitting element, and time modulation for expressing gradation by changing the on and off lengths of the inverter. are categorized. Current modulation light-emitting devices can be classified into those with and without a Tr characteristic correction circuit. The Tr characteristic correction circuit is a circuit that corrects variation in characteristics of the driving transistor, and includes a circuit that corrects only a threshold voltage and a circuit that corrects a current value (including all threshold voltage, mobility, and the like).
電流変調に分類されるＴｒ特性補正回路ありの発光装置は、さらに電圧プログラミングで閾値電圧補正をするものと、電流プログラミングで電流値補正をするものとに分類される。電圧プログラミングは、ビデオ信号を電圧で入力し、駆動用トランジスタの閾値電圧のばらつきを補正するものである。一方、電流プログラミングは、駆動用トランジスタの電流値（閾値電圧、移動度もすべて含む）のばらつきを補正するものである。ビデオ信号は電流で入力する。発光素子は電流駆動素子であり、電流によって発光輝度が決まるのでデータとして電流値を用いた方が直接的である。 Light-emitting devices with a Tr characteristic correction circuit that are classified as current modulation are further classified into those that perform threshold voltage correction by voltage programming and those that perform current value correction by current programming. In the voltage programming, a video signal is input as a voltage, and a variation in threshold voltage of a driving transistor is corrected. On the other hand, the current programming corrects variations in the current value (including threshold voltage and mobility) of the driving transistor. The video signal is input as a current. Since the light emitting element is a current driving element, and the luminance of light emission is determined by the current, it is more direct to use the current value as data.
そして、電流プログラミングで電流値補正をする発光装置は、さらに電流ミラー型と、電流ミラーを用いないタイプに分類される。電流ミラー型は、カレントミラー回路を利用したピクセル回路で、電流を設定するトランジスタと発光素子への電流供給を行なうトランジスタを別々に配置する。ミラーとなる２つのトランジスタの特性が揃っていることが大前提となる。電流ミラーを用いないタイプの発光装置は、カレントミラー回路を用いず、１つのトランジスタで電流設定と発光素子への電流供給を行なう。 The light emitting device that corrects the current value by current programming is further classified into a current mirror type and a type that does not use a current mirror. The current mirror type is a pixel circuit using a current mirror circuit, in which a transistor for setting a current and a transistor for supplying a current to a light emitting element are separately arranged. The main premise is that the characteristics of the two transistors serving as mirrors are uniform. A light emitting device of a type that does not use a current mirror does not use a current mirror circuit, and performs current setting and current supply to the light emitting element with one transistor.
一方、デジタルに分類される発光装置は、面積階調と時間諧調に分類される。面積階調は画素内にサブピクセルを設け、その発光面積に１：２：４：８：…のように重みをつけて、その選択により階調表示を行なうものである。面積諧調には、発光時ゲート電位固定法がある。発光時ゲート電位固定法は、発光素子の発光期間、駆動用トランジスタのゲートの電位を固定することで、駆動用トランジスタのＶｇｓを一定にし、表示不良を改善するものである。ビデオ信号は駆動用トランジスタと直列に配置された電流制御用トランジスタのゲートに入力される。 On the other hand, light emitting devices classified as digital are classified into area gradation and time gradation. In the area gradation, subpixels are provided in a pixel, and the light emission area is weighted as 1: 2: 4: 8:..., And gradation display is performed by selection. As the area gradation, there is a gate potential fixing method during light emission. In the light emission gate potential fixing method, the Vgs of the driving transistor is fixed by fixing the light emission period of the light emitting element and the gate potential of the driving transistor, thereby improving display defects. The video signal is input to the gate of a current control transistor arranged in series with the driving transistor.
時間諧調は、１フレームを幾つかのサブフレームに分け、それぞれの発光時間に１：２：４：８：…のように重みをつけ、その選択によって階調表示を行なうものである。時間諧調は、DPS(Display Period Separated)駆動と、SES(Simultaneous Erasing Scan)駆動とに分類される。DPS駆動は、サブフレームがそれぞれ、データ書き込み期間(Addressing Period)と発光期間(Lighting Period)の２つの部分より構成される。DPS駆動については、” M .Mizukami, et al. ,6-Bit Digital VGA OLED, SID00 Digest,p.912”に記載されている。ＤＰＳ駆動には、上述したような発光時ゲート電位固定法がある。そして本発明の発光装置は、ＤＰＳ駆動の発光時ゲート電位固定法に分類される。 In time gradation, one frame is divided into several sub-frames, and the light emission times are given weights such as 1: 2: 4: 8:. Time gradation is classified into DPS (Display Period Separated) drive and SES (Simultaneous Erasing Scan) drive. In DPS driving, each subframe is composed of two parts, a data writing period (Addressing Period) and a light emitting period (Lighting Period). DPS driving is described in “M. Mizukami, et al., 6-Bit Digital VGA OLED, SID00 Digest, p. 912”. The DPS drive includes the above-described gate potential fixing method during light emission. The light-emitting device of the present invention is classified as a DPS-driven light emission gate potential fixing method.
SES駆動は、消去用トランジスタを用いることで、データ書き込み期間と発光期間を重ねることができ、発光素子の発光期間を長くすることができる。SES駆動については、”K .Inukai, et al. , 4.0-in. TFT-OLED Displays and a Novel Digital Driving Method , SID00 Digest,p.924”に記載されている。SES駆動はさらに、定電流駆動と定電圧駆動とに分類される。定電流駆動は発光素子を一定電流で駆動するものであり、発光素子の抵抗変化によらず、一定電流が流れる。定電圧駆動は、発光素子を一定電圧で駆動するものである。定電圧駆動には、上述したような発光時ゲート電位固定法がある。 In the SES drive, by using an erasing transistor, the data writing period and the light emission period can be overlapped, and the light emission period of the light emitting element can be extended. SES driving is described in “K. Inukai, et al., 4.0-in. TFT-OLED Displays and a Novel Digital Driving Method, SID00 Digest, p. 924”. SES driving is further classified into constant current driving and constant voltage driving. In the constant current driving, the light emitting element is driven with a constant current, and a constant current flows regardless of the resistance change of the light emitting element. In the constant voltage drive, the light emitting element is driven at a constant voltage. The constant voltage drive includes the gate potential fixing method during light emission as described above.
定電流駆動の発光装置は、さらにＴｒ特性補正回路ありのものと、なしのものとに分類される。Ｔｒ特性補正回路ありの発光装置は、国際公開番号ＷＯ０３／０２７９９７に記載されている発光装置の駆動（ＣＣＴ１）のものと、特開平２００３−２５５８９６号公報に記載されている発光装置の駆動（ＣＣＳＰ）のものとがある。Ｔｒ特性補正回路なしの発光装置は、さらに、駆動Ｔｒ ロングチャネル長のものと、発光時ゲート電位固定法のものとに分類される。発光時ゲート電位固定法の発光装置の発光装置にも、駆動Ｔｒ ロングチャネル長のものがある。駆動Ｔｒ ロングチャネル長については、特開平２００３−２９５７９３号公報に記載されている。駆動Ｔｒ ロングチャネル長は、定電流駆動時の駆動用トランジスタの特性ばらつきを抑制するものである。ゲート長を超ロングにすることで、閾値電圧近傍のＶｇｓを使わないため各画素の発光素子に流れる電流値のばらつきを低減できる。 The constant current drive light emitting devices are further classified into those having a Tr characteristic correction circuit and those having no Tr characteristic correction circuit. The light emitting device with a Tr characteristic correction circuit includes a light emitting device driving (CCT1) described in International Publication No. WO03 / 027997 and a light emitting device driving (CCSP) described in Japanese Patent Laid-Open No. 2003-255896. ) The light emitting devices without the Tr characteristic correction circuit are further classified into those having a driving Tr long channel length and those having a gate potential fixing method during light emission. Some light emitting devices of the light emitting device using the gate potential fixing method during light emission have a drive Tr long channel length. The driving Tr long channel length is described in Japanese Patent Laid-Open No. 2003-295793. The driving Tr long channel length suppresses variation in characteristics of the driving transistor during constant current driving. By making the gate length ultra-long, Vgs in the vicinity of the threshold voltage is not used, so that variations in the value of the current flowing through the light emitting element of each pixel can be reduced.
図６に、ビデオ信号がデジタルの発光装置において、ビデオ信号が電圧を用いているのか、電流を用いているのかで分類した、駆動方法の一覧を示す。図６に示すように、発光素子の発光時において、画素に入力されるビデオ信号が定電圧（ＣＶ）のものと、定電流（ＣＣ）のものとがある。 FIG. 6 shows a list of driving methods classified according to whether a video signal uses voltage or current in a digital light emitting device. As shown in FIG. 6, when the light emitting element emits light, there are a video signal input to the pixel having a constant voltage (CV) and a constant current (CC).
ビデオ信号が定電圧（ＣＶ）のものには、発光素子に印加される電圧が一定のもの（ＣＶＣＶ）と、発光素子に流れる電流が一定のもの（ＣＶＣＣ）とがある。またビデオ信号が定電流（ＣＣ）のものには、発光素子に印加される電圧が一定のもの（ＣＣＣＶ）と、発光素子に流れる電流が一定のもの（ＣＣＣＣ）とがある。 A video signal having a constant voltage (CV) includes a constant voltage (CVCV) applied to the light emitting element and a constant current (CVCC) flowing through the light emitting element. Video signals having a constant current (CC) include a constant voltage applied to the light emitting element (CCCV) and a constant current flowing through the light emitting element (CCCC).
本発明の発光装置は、駆動用トランジスタを線形領域で動作させた場合はＣＶＣＶに、飽和領域で動作させた場合はＣＶＣＣに分類される。 The light-emitting device of the present invention is classified as CVCV when the driving transistor is operated in the linear region, and is classified as CVCC when it is operated in the saturation region.
（実施の形態２）
本実施の形態では、実施の形態１とは異なる、本発明の発光装置における画素の一形態について説明する。
(Embodiment 2)
In this embodiment, one embodiment of a pixel in the light-emitting device of the present invention, which is different from that in
図７（Ａ）に、本実施の形態における画素の構成を示す。図７（Ａ）に示す画素は、発光素子２０１と、ビデオ信号の画素への入力を制御するためのスイッチング素子として用いるスイッチング用トランジスタ２０２と、発光素子２０１に流れる電流値を制御する駆動用トランジスタ２０３、発光素子２０１への電流の供給を制御する電流制御用トランジスタ２０４とを有している。さらに本実施の形態のように、ビデオ信号の電位を保持するための容量素子２０５を画素に設けても良い。
FIG. 7A illustrates a structure of a pixel in this embodiment mode. A pixel shown in FIG. 7A includes a light-emitting
駆動用トランジスタ２０３及び電流制御用トランジスタ２０４は同じ極性を有していても、異なる極性を有していてもどちらでも良い。また駆動用トランジスタ２０３は、飽和領域動作させても良いし、線形領域で動作させても良い。スイッチング用トランジスタ２０２及び電流制御用トランジスタ２０４は線形領域で動作させる。駆動用トランジスタ２０３にはエンハンスメント型トランジスタを用いてもよいし、ディプリーション型トランジスタを用いてもよい。また、スイッチング用トランジスタ２０２はｎ型であっても良いし、ｐ型であっても良い。
The driving
スイッチング用トランジスタ２０２のゲートは、第１の走査線Ｇａｊ（ｊ＝１〜ｙ）に接続されている。スイッチング用トランジスタ２０２のソースとドレインは、一方が信号線Ｓｉ（ｉ＝１〜ｘ）に、もう一方が電流制御用トランジスタ２０４のゲートに接続されている。駆動用トランジスタ２０３のゲートは第２の走査線Ｇｂｊ（ｊ＝１〜ｙ）に接続されている。そして駆動用トランジスタ２０３及び電流制御用トランジスタ２０４は、電源線Ｖｉ（ｉ＝１〜ｘ）から供給される電流が、駆動用トランジスタ２０３及び電流制御用トランジスタ２０４のドレイン電流として発光素子２０１に供給されるように、電源線Ｖｉ（ｉ＝１〜ｘ）、発光素子２０１と接続されている。本実施の形態では、電流制御用トランジスタ２０４のソースが電源線Ｖｉ（ｉ＝１〜ｘ）に接続され、駆動用トランジスタ２０３のドレインが発光素子２０１の画素電極に接続される。
The gate of the switching
なお本実施の形態では、駆動用トランジスタ２０３のソースが電源線Ｖｉ（ｉ＝１〜ｘ）に接続され、電流制御用トランジスタ２０４のドレインが発光素子２０１の画素電極に接続されていても良い。
Note that in this embodiment mode, the source of the driving
発光素子２０１は陽極と陰極と、陽極と陰極との間に設けられた電界発光層とを有する。陽極と陰極は、いずれか一方を画素電極、他方を対向電極として用いる。
The light-emitting
容量素子２０５が有する２つの電極は、一方は電源線Ｖｉ（ｉ＝１〜ｘ）に接続されており、もう一方は電流制御用トランジスタ２０４のゲートに接続されている。容量素子２０５は、電流制御用トランジスタ２０４のゲート電圧を保持するために設けられている。なお図７（Ａ）では容量素子２０５を設ける構成を示したが、本発明はこの構成に限定されず、容量素子２０５を設けない構成にしても良い。
One of the two electrodes of the
図７（Ａ）のように、駆動用トランジスタ２０３および電流制御用トランジスタ２０４をｐ型とする場合、駆動用トランジスタ２０３のドレインと発光素子２０１の陽極とを接続するのが望ましい。つまり陽極を画素電極とし、陰極を対向電極として用いるのが望ましい。逆に駆動用トランジスタ２０３および電流制御用トランジスタ２０４をｎ型とするならば、駆動用トランジスタ２０３のソースと発光素子２０１の陰極とを接続するのが望ましい。つまり陰極を画素電極とし、陽極を対向電極として用いるのが望ましい。
As shown in FIG. 7A, when the driving
次に、図７（Ａ）に示した画素の駆動方法について説明する。図７（Ａ）に示す画素は、実施の形態１の場合と同様に、その動作を書き込み期間と保持期間とに分けて説明することができる。
Next, a method for driving the pixel illustrated in FIG. As in the case of
まず書き込み期間において、電流制御用トランジスタ２０４のスイッチングに関わらず、発光素子２０１への電流の供給を止めておく。具体的には、実施の形態１と同様に、発光素子２０１の対向電極と第１の電源線Ｖｉ（ｉ＝１〜ｘ）の間の電位差を埋めれば良い。または、発光素子２０１をダイオードに見立てたときに、発光素子２０１が有する一対の電極間に逆方向バイアスの電圧がかけられるように、対向電極と第１の電源線Ｖｉ（ｉ＝１〜ｘ）の間の電位差を設定すれば良い。或いは、発光素子２０１に流れる電流の経路をスイッチ等で遮断しても良い。例えば、図３に示したような構成を有するスイッチを、用いることができる。また図７（Ａ）に示す画素では、第２の走査線Ｇｂｊの電位を制御することで、書き込み期間において駆動用トランジスタ２０３を強制的にオフし、発光素子に流れる電流の経路を遮断することができる。画素内の駆動用トランジスタ２０３を用いて発光素子２０１への電流の供給を止めることで、対向電極の電位を書き込み期間においても一定にしておける。したがって、書き込み期間から保持期間への移行の際と、保持期間から書き込み期間への移行の際において、対向電極への充放電に伴う消費電力を抑えることができる。
First, in the writing period, the supply of current to the
そして、書き込み期間において第１の走査線Ｇａｊ（ｊ＝１〜ｙ）が選択されると、第１の走査線Ｇａｊ（ｊ＝１〜ｙ）にゲートが接続されているスイッチング用トランジスタ２０２がオンになる。そして、信号線Ｓ１〜Ｓｘに入力されたビデオ信号が、スイッチング用トランジスタ２０２を介して電流制御用トランジスタ２０４のゲートに入力される。該ビデオ信号の電位は、容量素子２０５によって保持される。
When the first scanning line Gaj (j = 1 to y) is selected in the writing period, the switching
第１の走査線Ｇａｊが順に選択され、全ての画素において書き込み期間が終了すると、次に全ての画素において一斉に保持期間が開始される。 When the first scanning line Gaj is sequentially selected and the writing period ends in all the pixels, the holding period starts in all the pixels at the same time.
保持期間では、発光素子２０１の対向電極と、第１の電源線Ｖｉ（ｉ＝１〜ｘ）の間には、発光素子２０１に順方向バイアスの電流が供給されるような電位差が設けられており、電流制御用トランジスタ２０４がオンであるならば発光素子２０１に流れる電流の経路が確保される状態とする。また、第２の走査線Ｇｂｊ（ｊ＝１〜ｙ）が選択され、駆動用トランジスタ２０３のゲートには、電流制御用トランジスタ２０４がオンのときに駆動用トランジスタ２０３がオンになるような高さの電位が与えられる。このとき容量素子２０５によって保持されたビデオ信号の電位により、電流制御用トランジスタ２０４がオンになっている場合は、電源線Ｖｉ（ｉ＝１〜ｘ）を介して電流が発光素子２０１に供給される。電流制御用トランジスタ２０４は線形領域で動作しているため、発光素子２０１に流れる電流は、駆動用トランジスタ２０３と発光素子２０１の電圧電流特性によって決まる。そして発光素子２０１は、供給される電流に見合った高さの輝度で発光する。
In the holding period, a potential difference is provided between the counter electrode of the
また容量素子２０５によって保持されたビデオ信号の電位によって電流制御用トランジスタ２０４がオフになる場合は、発光素子２０１への電流の供給は停止されており、発光素子２０１は非発光の状態のままである。
In addition, when the
なお、第２の走査線Ｇｂｊのレイアウトは、図７（Ａ）に示した構成に限定されない。例えば図７（Ｂ）に示すように、第２の走査線Ｇｂｉ（ｉ＝１〜ｙ）を第１の走査線Ｇａｊと交差させ、かつ信号線Ｓｉと並列に配置しても良い。また図７（Ｃ）に示すように、信号線Ｓｉを共有している画素間で、駆動用トランジスタ２０３のゲート電極を、複数の配線で電気的に接続し、該複数の配線及び駆動用トランジスタ２０３のゲート電極を第２の走査線Ｇｂｉ（ｉ＝１〜ｙ）として機能させても良い。なお図７（Ｃ）の駆動用トランジスタ２０３を示す回路記号は、ゲート電極の異なる２点にコンタクト領域を設けたトランジスタを表したものであり、接続関係が通常と異なるため、特にこの様に表した。この場合、第２の走査線Ｇｂｉ（ｉ＝１〜ｙ）として機能する複数の配線を、信号線Ｓｉ側にレイアウトしてもよいが、図７（Ｄ）に示すように、電源線Ｖｉ側にレイアウトさせても良い。また、図７（Ｅ）に示すように、電源線Ｖｊを信号線Ｓｉと交差させ、かつ第１の走査線Ｇａｊと並列に配置し、第２の走査線Ｇｂｉ（ｉ＝１〜ｙ）を第１の走査線Ｇａｊと交差させ、かつ信号線Ｓｉと並列に配置しても良い。
Note that the layout of the second scan line Gbj is not limited to the structure illustrated in FIG. For example, as shown in FIG. 7B, the second scanning line Gbi (i = 1 to y) may be crossed with the first scanning line Gaj and arranged in parallel with the signal line Si. 7C, the gate electrode of the driving
（実施の形態３）
本実施の形態では、実施の形態１、実施の形態２とは異なる、本発明の発光装置における、画素の構成について説明する。
(Embodiment 3)
In this embodiment mode, a structure of a pixel in a light-emitting device of the present invention, which is different from those in
図８（Ａ）に、本実施の形態における画素の構成を示す。図８（Ａ）に示す画素は、発光素子２１１と、ビデオ信号の画素への入力を制御するためのスイッチング素子として用いるスイッチング用トランジスタ２１２と、発光素子２１１に流れる電流値を制御する駆動用トランジスタ２１３、発光素子２１１への電流の供給を制御する電流制御用トランジスタ２１４とを有している。さらに本実施の形態のように、ビデオ信号の電位を保持するための容量素子２１５を画素に設けても良い。
FIG. 8A illustrates a structure of a pixel in this embodiment mode. A pixel illustrated in FIG. 8A includes a light-emitting
駆動用トランジスタ２１３及び電流制御用トランジスタ２１４は同じ極性を有していても、異なる極性を有していてもどちらでも良い。また駆動用トランジスタ２１３は、飽和領域動作させても良いし、線形領域で動作させても良い。駆動用トランジスタ２１３にはエンハンスメント型トランジスタを用いてもよいし、ディプリーション型トランジスタを用いてもよい。電流制御用トランジスタ２１４は線形領域で動作させる。また、スイッチング用トランジスタ２１２はｎ型であっても良いし、ｐ型であっても良い。
The driving
スイッチング用トランジスタ２１２のゲートは、走査線Ｇｊ（ｊ＝１〜ｙ）に接続されている。スイッチング用トランジスタ２１２のソースとドレインは、一方が信号線Ｓｉ（ｉ＝１〜ｘ）に、もう一方が電流制御用トランジスタ２１４のゲートに接続されている。駆動用トランジスタ２１３のゲートは電源線Ｖｉ（ｉ＝１〜ｙ）に接続されている。そして駆動用トランジスタ２１３及び電流制御用トランジスタ２１４は、電源線Ｖｉ（ｉ＝１〜ｘ）から供給される電流が、駆動用トランジスタ２１３及び電流制御用トランジスタ２１４のドレイン電流として発光素子２１１に供給されるように、電源線Ｖｉ（ｉ＝１〜ｘ）、発光素子２１１と接続されている。本実施の形態では、電流制御用トランジスタ２１４のソースが電源線Ｖｉ（ｉ＝１〜ｘ）に接続され、駆動用トランジスタ２１３のドレインが発光素子２１１の画素電極に接続される。
The gate of the switching
なお本実施の形態では、駆動用トランジスタ２１３のソースが電源線Ｖｉ（ｉ＝１〜ｘ）に接続され、電流制御用トランジスタ２１４のドレインが発光素子２１１の画素電極に接続されていても良い。
Note that in this embodiment mode, the source of the driving
発光素子２１１は陽極と陰極と、陽極と陰極との間に設けられた電界発光層とを有する。陽極と陰極は、いずれか一方を画素電極、他方を対向電極として用いる。
The light-emitting
容量素子２１５が有する２つの電極は、一方は電源線Ｖｉ（ｉ＝１〜ｘ）に接続されており、もう一方は電流制御用トランジスタ２１４のゲートに接続されている。容量素子２１５は、電流制御用トランジスタ２１４のゲート電圧を保持するために設けられている。なお図８（Ａ）では容量素子２１５を設ける構成を示したが、本発明はこの構成に限定されず、容量素子２１５を設けない構成にしても良い。
One of the two electrodes of the
図８（Ａ）のように、駆動用トランジスタ２１３および電流制御用トランジスタ２１４をｐ型とする場合、駆動用トランジスタ２１３のドレインと発光素子２１１の陽極とを接続するのが望ましい。つまり陽極を画素電極とし、陰極を対向電極として用いるのが望ましい。逆に駆動用トランジスタ２１３および電流制御用トランジスタ２１４をｎ型とするならば、駆動用トランジスタ２１３のソースと発光素子２１１の陰極とを接続するのが望ましい。つまり陰極を画素電極とし、陽極を対向電極として用いるのが望ましい。
As shown in FIG. 8A, in the case where the driving
次に、図８（Ａ）に示した画素の駆動方法について説明する。図８（Ａ）に示す画素は、実施の形態１の場合と同様に、その動作を書き込み期間と保持期間とに分けて説明することができる。
Next, a method for driving the pixel illustrated in FIG. As in the case of
まず書き込み期間において、電流制御用トランジスタ２１４のスイッチングに関わらず、発光素子２１１への電流の供給を止めておく。具体的には、実施の形態１と同様に、発光素子２１１の対向電極と第１の電源線Ｖｉ（ｉ＝１〜ｘ）の間の電位差を埋めれば良い。または、発光素子をダイオードに見立てたときに、発光素子２１１が有する一対の電極間に逆方向バイアスの電圧がかけられるように、対向電極と第１の電源線Ｖｉ（ｉ＝１〜ｘ）の間の電位差を設定すれば良い。或いは、発光素子２１１に流れる電流の経路をスイッチ等で遮断しても良い。例えば、図３に示したような構成を有するスイッチを、用いることができる。
First, in the writing period, supply of current to the
そして、書き込み期間において走査線Ｇｊ（ｊ＝１〜ｙ）が選択されると、走査線Ｇｊ（ｊ＝１〜ｙ）にゲートが接続されているスイッチング用トランジスタ２１２がオンになる。そして、信号線Ｓ１〜Ｓｘに入力されたビデオ信号が、スイッチング用トランジスタ２１２を介して、電流制御用トランジスタ２１４のゲートに入力される。該ビデオ信号の電位は、容量素子２１５によって保持される。なお、駆動用トランジスタ２１３のゲートには、電流制御用トランジスタ２１４がオンのときに駆動用トランジスタ２１３がオンになるような高さの電位が、第１の電源線Ｖｉ（ｉ＝１〜ｘ）から常に与えられているが、上述したように書き込み期間においては発光素子２１１への電流の供給は停止しているので、電流制御用トランジスタ２１４のオン、オフに関わらず、発光素子２１１は非発光のままである。
When the scanning line Gj (j = 1 to y) is selected in the writing period, the switching
走査線Ｇｊが順に選択され、全ての画素において書き込み期間が終了すると、次に全ての画素において一斉に保持期間が開始される。 When the scanning line Gj is selected in order and the writing period ends for all the pixels, the holding period starts for all the pixels at the same time.
保持期間では、発光素子２１１の対向電極と、第１の電源線Ｖｉ（ｉ＝１〜ｘ）の間には、発光素子２１１に順方向バイアスの電流が供給されるような電位差が設けられており、電流制御用トランジスタ２１４がオンであるならば発光素子２１１に流れる電流の経路が確保される状態とする。また、駆動用トランジスタ２１３のゲートには、電流制御用トランジスタ２１４がオンのときに駆動用トランジスタ２１３がオンになるような高さの電位が、第１の電源線Ｖｉ（ｉ＝１〜ｘ）から常に与えられている。このとき容量素子２１５によって保持されたビデオ信号の電位により、電流制御用トランジスタ２１４がオンになっている場合は、電源線Ｖｉ（ｉ＝１〜ｘ）を介して電流が発光素子２１１に供給される。電流制御用トランジスタ２１４は線形領域で動作しているため、発光素子２１１に流れる電流は、駆動用トランジスタ２１３と発光素子２１１の電圧電流特性によって決まる。そして発光素子２１１は、供給される電流に見合った高さの輝度で発光する。
In the holding period, a potential difference is provided between the counter electrode of the
また容量素子２１５によって保持されたビデオ信号の電位によって電流制御用トランジスタ２１４がオフになる場合は、発光素子２１１への電流の供給は停止されており、発光素子２１１は非発光のままである。
When the
（実施の形態４）
本実施の形態では、実施の形態１、実施の形態２、実施の形態３とは異なる、本発明の発光装置における、画素の構成について説明する。
(Embodiment 4)
In this embodiment mode, a structure of a pixel in a light-emitting device of the present invention, which is different from those in
図８（Ｂ）に、本実施の形態における画素の構成を示す。図８（Ｂ）に示す画素は、発光素子２２１と、ビデオ信号の画素への入力を制御するためのスイッチング素子として用いるスイッチング用トランジスタ２２２と、発光素子２２１に流れる電流値を制御する駆動用トランジスタ２２３と、発光素子２２１への電流の供給を制御する電流制御用トランジスタ２２４と、書き込み期間中に発光素子へ２２１への電流の供給を停止するための遮断用トランジスタ２２６とを有している。さらに本実施の形態のように、ビデオ信号の電位を保持するための容量素子２２５を画素に設けても良い。
FIG. 8B illustrates the structure of the pixel in this embodiment. A pixel illustrated in FIG. 8B includes a light-emitting
駆動用トランジスタ２２３、電流制御用トランジスタ２２４及び遮断用トランジスタ２２６は同じ極性を有していても、異なる極性を有していてもどちらでも良い。また駆動用トランジスタ２２３は、飽和領域動作させても良いし、線形領域で動作させても良い。スイッチング用トランジスタ２２２、電流制御用トランジスタ２２４及び遮断用トランジスタ２２６は線形領域で動作させる。駆動用トランジスタ２２３にはエンハンスメント型トランジスタを用いてもよいし、ディプリーション型トランジスタを用いてもよい。また、スイッチング用トランジスタ２２２はｎ型であっても良いし、ｐ型であっても良い。
The driving
スイッチング用トランジスタ２２２のゲートは、第１の走査線Ｇａｊ（ｊ＝１〜ｙ）に接続されている。スイッチング用トランジスタ２２２のソースとドレインは、一方が信号線Ｓｉ（ｉ＝１〜ｘ）に、もう一方が電流制御用トランジスタ２２４のゲートに接続されている。駆動用トランジスタ２２３のゲートは第２の電源線Ｗｉ（ｉ＝１〜ｙ）に接続されている。そして駆動用トランジスタ２２３、電流制御用トランジスタ２２４及び遮断用トランジスタ２２６は、第１の電源線Ｖｉ（ｉ＝１〜ｘ）から供給される電流が、駆動用トランジスタ２２３、電流制御用トランジスタ２２４及び遮断用トランジスタ２２６のドレイン電流として発光素子２２１に供給することができるように、第１の電源線Ｖｉ（ｉ＝１〜ｘ）、発光素子２２１と接続されている。本実施の形態では、電流制御用トランジスタ２２４のソースが第１の電源線Ｖｉ（ｉ＝１〜ｘ）に接続され、駆動用トランジスタ２２３のドレインが発光素子２２１の画素電極に接続され、遮断用トランジスタ２２６が駆動用トランジスタ２２３と電流制御用トランジスタ２２４との間に、直列に接続されている。
The gate of the switching
なお、駆動用トランジスタ２２３、電流制御用トランジスタ２２４、遮断用トランジスタ２２６の接続は上記構成に限定されない。これら３つのトランジスタの並び順は設計者が適宜選択することができる。例えば、駆動用トランジスタ２２３のソースが第１の電源線Ｖｉ（ｉ＝１〜ｘ）に接続され、電流制御用トランジスタ２２４のドレインが発光素子２２１の画素電極に接続され、遮断用トランジスタ２２６が駆動用トランジスタ２２３と電流制御用トランジスタ２２４との間に、直列に接続されていても良い。
Note that the connection of the driving
発光素子２２１は陽極と陰極と、陽極と陰極との間に設けられた電界発光層とを有する。陽極と陰極は、いずれか一方を画素電極、他方を対向電極として用いる。
The light-emitting
容量素子２２５が有する２つの電極は、一方は第１の電源線Ｖｉ（ｉ＝１〜ｘ）に接続されており、もう一方は電流制御用トランジスタ２２４のゲートに接続されている。容量素子２２５は、電流制御用トランジスタ２２４のゲート電圧を保持するために設けられている。なお図８（Ｂ）では、容量素子２２５を設ける構成を示したが、本発明はこの構成に限定されず、容量素子２２５を設けない構成にしても良い。
One of the two electrodes of the
図８（Ｂ）のように、駆動用トランジスタ２２３および電流制御用トランジスタ２２４をｐ型とする場合、駆動用トランジスタ２２３のドレインと発光素子２２１の陽極とを接続するのが望ましい。つまり陽極を画素電極とし、陰極を対向電極として用いるのが望ましい。逆に駆動用トランジスタ２２３および電流制御用トランジスタ２２４をｎ型とするならば、駆動用トランジスタ２２３のソースと発光素子２２１の陰極とを接続するのが望ましい。つまり陰極を画素電極とし、陽極を対向電極として用いるのが望ましい。
As shown in FIG. 8B, when the driving
次に、図８（Ｂ）に示した画素の駆動方法について説明する。図８（Ｂ）に示す画素は、実施の形態１の場合と同様に、その動作を書き込み期間と保持期間とに分けて説明することができる。
Next, a method for driving the pixel illustrated in FIG. 8B is described. As in the case of
まず書き込み期間において、電流制御用トランジスタ２２４のスイッチングに関わらず、発光素子２２１への電流の供給を止めておく。具体的には、実施の形態１と同様に、発光素子２２１の対向電極と第１の電源線Ｖｉ（ｉ＝１〜ｘ）の間の電位差を埋めれば良い。または、発光素子２２１をダイオードに見立てたときに、発光素子２２１が有する一対の電極間に逆方向バイアスの電圧がかけられるように、対向電極と第１の電源線Ｖｉ（ｉ＝１〜ｘ）の間の電位差を設定すれば良い。或いは、発光素子２２１に流れる電流の経路をスイッチ等で遮断しても良い。例えば、図３に示したような構成を有するスイッチを、用いることができる。なお図８（Ｂ）に示す画素では、第２の走査線Ｇｂｊの電位を制御することで、書き込み期間において遮断用トランジスタ２２６を強制的にオフし、発光素子２２１に流れる電流の経路を遮断することができる。画素内の遮断用トランジスタ２２６を用いて発光素子２２１への電流の供給を止めることで、対向電極の電位を書き込み期間においても一定にしておける。したがって、書き込み期間から保持期間への移行の際と、保持期間から書き込み期間への移行の際において、対向電極への充放電に伴う消費電力を抑えることができる。また遮断用トランジスタ２２６は線形領域で動作しているので、飽和領域で動作するトランジスタに比べて、スイッチングさせる際に、ゲート電圧の変化を小さく抑えることができ、より消費電力を低減させることができる。
First, in the writing period, the supply of current to the
そして、書き込み期間において第１の走査線Ｇａｊ（ｊ＝１〜ｙ）が選択されると、第１の走査線Ｇａｊ（ｊ＝１〜ｙ）にゲートが接続されているスイッチング用トランジスタ２２２がオンになる。そして、信号線Ｓ１〜Ｓｘに入力されたビデオ信号が、スイッチング用トランジスタ２２２を介して、電流制御用トランジスタ２２４のゲートに入力される。該ビデオ信号の電位は、容量素子２２５によって保持される。なお、駆動用トランジスタ２２３のゲートには、電流制御用トランジスタ２２４及び遮断用トランジスタ２２６がオンのときに駆動用トランジスタ２２３がオンになるような高さの電位が、第２の電源線Ｗｉ（ｉ＝１〜ｘ）から常に与えられているが、上述したように書き込み期間においては遮断用トランジスタ２２６をオフするなどして発光素子２２１への電流の供給を停止しているので、電流制御用トランジスタ２２４のオン、オフに関わらず、発光素子２２１は非発光のままである。
When the first scanning line Gaj (j = 1 to y) is selected in the writing period, the switching
第１の走査線Ｇａｊが順に選択され、全ての画素において書き込み期間が終了すると、次に全ての画素において一斉に保持期間が開始される。 When the first scanning line Gaj is sequentially selected and the writing period ends in all the pixels, the holding period starts in all the pixels at the same time.
保持期間では、第２の走査線Ｇｂｊ（ｊ＝１〜ｙ）を選択し、第２の走査線Ｇｂｊ（ｊ＝１〜ｙ）にゲートが接続されている遮断用トランジスタ２２６をオンにする。さらに、発光素子２２１の対向電極と、第１の電源線Ｖｉ（ｉ＝１〜ｘ）の間には、発光素子２２１に順方向バイアスの電流が供給されるような電位差が設けられており、電流制御用トランジスタ２２４がオンであるならば発光素子２２１に流れる電流の経路が確保される状態にする。また、駆動用トランジスタ２２３のゲートには、電流制御用トランジスタ２２４及び遮断用トランジスタ２２６がオンのときに駆動用トランジスタ２２３がオンになるような高さの電位が、第２の電源線Ｗｉ（ｉ＝１〜ｘ）から常に与えられている。このとき容量素子２２５によって保持されたビデオ信号の電位により、電流制御用トランジスタ２２４がオンになっている場合は、第１の電源線Ｖｉ（ｉ＝１〜ｘ）を介して電流が発光素子２２１に供給される。電流制御用トランジスタ２２４は線形領域で動作しているため、発光素子２２１に流れる電流は、駆動用トランジスタ２２３と発光素子２２１の電圧電流特性によって決まる。そして発光素子２２１は、供給される電流に見合った高さの輝度で発光する。
In the holding period, the second scanning line Gbj (j = 1 to y) is selected, and the
また容量素子２２５によって保持されたビデオ信号の電位によって電流制御用トランジスタ２２４がオフになる場合は、発光素子２２１への電流の供給は停止されており、発光素子２２１は非発光のままである。
When the
（実施の形態５）
本実施の形態では、実施の形態１乃至実施の形態４とは異なる、本発明の発光装置における、画素の構成について説明する。
(Embodiment 5)
In this embodiment mode, a structure of a pixel in a light-emitting device of the present invention, which is different from those in
図９（Ａ）に、本実施の形態における画素の構成を示す。図９（Ａ）に示す画素は、発光素子３０１と、ビデオ信号の画素への入力を制御するためのスイッチング素子として用いるスイッチング用トランジスタ３０２と、発光素子３０１に流れる電流値を制御する駆動用トランジスタ３０３と、発光素子３０１への電流の供給を制御する電流制御用トランジスタ３０４とを有している。さらに本実施の形態のように、ビデオ信号の電位を保持するための容量素子３０５を画素に設けても良い。
FIG. 9A illustrates the structure of the pixel in this embodiment. A pixel shown in FIG. 9A includes a light-emitting
駆動用トランジスタ３０３及び電流制御用トランジスタ３０４は同じ極性を有していても、異なる極性を有していてもどちらでも良い。また駆動用トランジスタ３０３は、飽和領域動作させても良いし、線形領域で動作させても良い。スイッチング用トランジスタ３０２及び電流制御用トランジスタ３０４は、線形領域で動作させる。駆動用トランジスタ３０３にはエンハンスメント型トランジスタを用いてもよいし、ディプリーション型トランジスタを用いてもよい。また、スイッチング用トランジスタ３０２はｎ型であっても良いし、ｐ型であっても良い。
The driving
スイッチング用トランジスタ３０２のゲートは、走査線Ｇｊ（ｊ＝１〜ｙ）に接続されている。スイッチング用トランジスタ３０２のソースとドレインは、一方が信号線Ｓｉ（ｉ＝１〜ｘ）に、もう一方が電流制御用トランジスタ３０４のゲートに接続されている。駆動用トランジスタ３０３のゲートは信号線Ｓｉ（ｉ＝１〜ｙ）に接続されている。そして駆動用トランジスタ３０３及び電流制御用トランジスタ３０４は、電源線Ｖｉ（ｉ＝１〜ｘ）から供給される電流が、駆動用トランジスタ３０３及び電流制御用トランジスタ３０４のドレイン電流として発光素子３０１に供給することができるように、電源線Ｖｉ（ｉ＝１〜ｘ）、発光素子３０１と接続されている。本実施の形態では、電流制御用トランジスタ３０４のソースが電源線Ｖｉ（ｉ＝１〜ｘ）に接続され、駆動用トランジスタ３０３のドレインが発光素子３０１の画素電極に接続されている。
The gate of the switching
なお、駆動用トランジスタ３０３、電流制御用トランジスタ３０４の接続は上記構成に限定されない。例えば、駆動用トランジスタ３０３のソースが電源線Ｖｉ（ｉ＝１〜ｘ）に接続され、電流制御用トランジスタ３０４のドレインが発光素子３０１の画素電極に接続されていても良い。
Note that the connection of the driving
発光素子３０１は陽極と陰極と、陽極と陰極との間に設けられた電界発光層とを有する。陽極と陰極は、いずれか一方を画素電極、他方を対向電極として用いる。
The light-emitting
容量素子３０５が有する２つの電極は、一方は電源線Ｖｉ（ｉ＝１〜ｘ）に接続されており、もう一方は電流制御用トランジスタ３０４のゲートに接続されている。容量素子３０５は、電流制御用トランジスタ３０４のゲート電圧を保持するために設けられている。なお図９（Ａ）では、容量素子３０５を設ける構成を示したが、本発明はこの構成に限定されず、容量素子３０５を設けない構成にしても良い。
One of the two electrodes of the
図９（Ａ）のように、駆動用トランジスタ３０３および電流制御用トランジスタ３０４をｐ型とする場合、駆動用トランジスタ３０３のドレインと発光素子３０１の陽極とを接続するのが望ましい。つまり陽極を画素電極とし、陰極を対向電極として用いるのが望ましい。逆に駆動用トランジスタ３０３及び電流制御用トランジスタ３０４をｎ型とするならば、駆動用トランジスタ３０３のソースと発光素子３０１の陰極とを接続するのが望ましい。つまり陰極を画素電極とし、陽極を対向電極として用いるのが望ましい。
As shown in FIG. 9A, when the driving
次に、図９（Ａ）に示した画素の駆動方法について説明する。図９（Ａ）に示す画素は、実施の形態１の場合と同様に、その動作を書き込み期間と保持期間とに分けて説明することができる。
Next, a method for driving the pixel illustrated in FIG. 9A is described. As in the case of
まず書き込み期間において、電流制御用トランジスタ３０４のスイッチングに関わらず、発光素子３０１への電流の供給を止めておく。具体的には、実施の形態１と同様に、発光素子３０１の対向電極と第１の電源線Ｖｉ（ｉ＝１〜ｘ）の間の電位差を埋めれば良い。または、発光素子３０１をダイオードに見立てたときに、発光素子３０１が有する一対の電極間に逆方向バイアスの電圧がかけられるように、対向電極と第１の電源線Ｖｉ（ｉ＝１〜ｘ）の間の電位差を設定すれば良い。或いは、発光素子３０１に流れる電流の経路をスイッチ等で遮断しても良い。例えば、図３に示したような構成を有するスイッチを、用いることができる。
First, in the writing period, the supply of current to the
そして、書き込み期間において走査線Ｇｊ（ｊ＝１〜ｙ）が選択されると、走査線Ｇｊ（ｊ＝１〜ｙ）にゲートが接続されているスイッチング用トランジスタ３０２がオンになる。そして、信号線Ｓ１〜Ｓｘに入力されたビデオ信号が、スイッチング用トランジスタ３０２を介して、電流制御用トランジスタ３０４のゲートに入力される。該ビデオ信号の電位は、容量素子３０５によって保持される。なお、駆動用トランジスタ３０３のゲートには、電流制御用トランジスタ３０４がオンのときに駆動用トランジスタ３０３がオンになるような高さのビデオ信号の電位が、信号線Ｓｉ（ｉ＝１〜ｘ）から与えられる場合もあるが、上述したように書き込み期間においては発光素子３０１への電流の供給を停止しているので、電流制御用トランジスタ３０４のオン、オフに関わらず、発光素子３０１は非発光のままである。
When the scanning line Gj (j = 1 to y) is selected in the writing period, the switching
走査線Ｇｊが順に選択され、全ての画素において書き込み期間が終了すると、次に全ての画素において一斉に保持期間が開始される。 When the scanning line Gj is selected in order and the writing period ends for all the pixels, the holding period starts for all the pixels at the same time.
保持期間では、信号線Ｓｉ（ｉ＝１〜ｘ）に固定の電位を与える。スイッチング用トランジスタ３０２は保持期間においてオフになっているので、信号線Ｓｉに与えられた固定の電位は駆動用トランジスタ３０３のゲートに与えられる。そして信号線Ｓｉに与えられた固定の電位は、電流制御用トランジスタ３０４がオンのときに駆動用トランジスタ３０３がオンになるような高さにする。さらに保持期間では、発光素子３０１の対向電極と、電源線Ｖｉ（ｉ＝１〜ｘ）の間には、発光素子３０１に順方向バイアスの電流が供給されるような電位差が設けられており、電流制御用トランジスタ３０４がオンであるならば発光素子３０１に流れる電流の経路が確保される状態にする。よって、容量素子３０５によって保持されたビデオ信号の電位により、電流制御用トランジスタ３０４がオンになっている場合は、電源線Ｖｉ（ｉ＝１〜ｘ）を介して電流が発光素子３０１に供給される。電流制御用トランジスタ３０４は線形領域で動作しているため、発光素子３０１に流れる電流は、駆動用トランジスタ３０３と発光素子３０１の電圧電流特性によって決まる。そして発光素子３０１は、供給される電流に見合った高さの輝度で発光する。
In the holding period, a fixed potential is applied to the signal line Si (i = 1 to x). Since the switching
また容量素子３０５によって保持されたビデオ信号の電位によって電流制御用トランジスタ３０４がオフになる場合は、発光素子３０１への電流の供給は停止されており、発光素子３０１は非発光のままである。
In addition, when the
なお本実施の形態では、信号線Ｓｉに、書き込み期間においてビデオ信号の電位を与え、保持期間においては、電流制御用トランジスタ３０４がオンのときに駆動用トランジスタ３０３がオンになるような高さの固定の電位を与える。上記信号線Ｓｉに与える電位の切り替えは、単数または複数のスイッチング素子等の回路素子を用いることで実現することができる。例えば図９（Ａ）では、トランスミッションゲート３０６と、トランジスタ３０８と、インバータ３０７とを用い、信号線Ｓｉに与える電位の切り替えを行なう例を示している。
Note that in this embodiment, a potential of a video signal is applied to the signal line Si in the writing period, and the driving
具体的にトランスミッションゲート３０６は、ソースとドレインが互いに接続されたｎ型のトランジスタ３０６ａとｐ型のトランジスタ３０６ｂとを有する。ｎ型のトランジスタ３０６ａのゲートとｐ型のトランジスタ３０６ｂのゲートとは、インバータ３０７を介して互いに反転した信号が入力されている。そしてｎ型のトランジスタ３０６ａとｐ型のトランジスタ３０６ｂのいずれか一方は、ゲートがトランジスタ３０８のゲートに接続されており、他方は、信号線Ｓｉに与える電位の切り替えのタイミングを情報として有する信号（発光制御信号）の電位がゲートに与えられる。図９（Ａ）では、ｐ型のトランジスタ３０６ｂのゲートとトランジスタ３０８のゲートとが接続されており、ｎ型のトランジスタ３０６ａのゲートに発光制御信号の電位が与えられている例を示す。なお、トランジスタ３０８の極性は、トランスミッションゲート３０６が有する２つのトランジスタのうち、発光制御信号の電位がゲートに与えられている方のトランジスタと同じにする。よって図９（Ａ）では、トランジスタ３０８の極性はｎ型とする。
Specifically, the
ｎ型のトランジスタ３０６ａのソースとｐ型のトランジスタ３０６ｂのソースにはビデオ信号の電位が与えられており、ｎ型のトランジスタ３０６ａのドレインとｐ型のトランジスタ３０６ｂのドレインの電位は、信号線Ｓｉに与えられる。またトランジスタ３０８のソースとドレインのうち、一方は、電流制御用トランジスタ３０４がオンのときに駆動用トランジスタ３０３がオンするような高さの固定の電位が与えられており、他方は信号線Ｓｉに接続されている。
The potential of the video signal is applied to the source of the n-
発光制御信号によってｎ型のトランジスタ３０６ａ及びｐ型のトランジスタ３０６ｂがオンし、トランジスタ３０８がオフすると、ビデオ信号の電位が信号線Ｓｉに与えられる。逆に、発光制御信号によってｎ型のトランジスタ３０６ａ及びｐ型のトランジスタ３０６ｂがオフし、トランジスタ３０８がオンすると、電流制御用トランジスタ３０４がオンのときに駆動用トランジスタ３０３がオンするような高さの固定の電位が、信号線Ｓｉに与えられる。
When the n-
本実施の形態のように、信号線Ｓｉの電位を書き込み期間と保持期間とで切り替えることで、画素に信号または電位を供給するための配線の数を抑えることができる。 As in this embodiment mode, the number of wirings for supplying a signal or a potential to a pixel can be reduced by switching the potential of the signal line Si between a writing period and a holding period.
（実施の形態６）
本実施の形態では、実施の形態１乃至実施の形態５とは異なる、本発明の発光装置における、画素の構成について説明する。
(Embodiment 6)
In this embodiment mode, a structure of a pixel in a light-emitting device of the present invention, which is different from those in
図９（Ｂ）に、本実施の形態における画素の構成を示す。図９（Ｂ）に示す画素は、発光素子３１１と、ビデオ信号の画素への入力を制御するためのスイッチング素子として用いるスイッチング用トランジスタ３１２と、発光素子３１１に流れる電流値を制御する駆動用トランジスタ３１３と、発光素子３１１への電流の供給を制御する電流制御用トランジスタ３１４とを有している。さらに、ビデオ信号の電位を保持するための容量素子を画素に設けても良い。
FIG. 9B illustrates the structure of the pixel in this embodiment. A pixel illustrated in FIG. 9B includes a light-emitting
駆動用トランジスタ３１３及び電流制御用トランジスタ３１４は同じ極性を有していても、異なる極性を有していてもどちらでも良い。また駆動用トランジスタ３１３は、飽和領域動作させても良いし、線形領域で動作させても良い。スイッチング用トランジスタ３１２及び電流制御用トランジスタ３１４は、線形領域で動作させる。駆動用トランジスタ３１３にはエンハンスメント型トランジスタを用いてもよいし、ディプリーション型トランジスタを用いてもよい。また、スイッチング用トランジスタ３１２はｎ型であっても良いし、ｐ型であっても良い。
The driving
スイッチング用トランジスタ３１２のゲートは、第１の走査線Ｇａｊ（ｊ＝１〜ｙ）に接続されている。スイッチング用トランジスタ３１２のソースとドレインは、一方が信号線Ｓｉ（ｉ＝１〜ｘ）に、もう一方が電流制御用トランジスタ３１４のゲートに接続されている。駆動用トランジスタ３１３のゲートは第２の走査線Ｇｂｉ（ｉ＝１〜ｘ）に接続されている。そして駆動用トランジスタ３１３及び電流制御用トランジスタ３１４は、信号線Ｓｉ（ｉ＝１〜ｘ）から供給される電流が、駆動用トランジスタ３１３及び電流制御用トランジスタ３１４のドレイン電流として発光素子３１１に供給することができるように、信号線Ｓｉ（ｉ＝１〜ｘ）、発光素子３１１と接続されている。本実施の形態では、電流制御用トランジスタ３１４のソースが信号線Ｓｉ（ｉ＝１〜ｘ）に接続され、駆動用トランジスタ３１３のドレインが発光素子３１１の画素電極に接続されている。
The gate of the switching
なお、駆動用トランジスタ３１３、電流制御用トランジスタ３１４の接続は上記構成に限定されない。例えば、駆動用トランジスタ３１３のソースが信号線Ｓｉ（ｉ＝１〜ｘ）に接続され、電流制御用トランジスタ３１４のドレインが発光素子３１１の画素電極に接続されていても良い。
Note that the connection of the driving
発光素子３１１は陽極と陰極と、陽極と陰極との間に設けられた電界発光層とを有する。陽極と陰極は、いずれか一方を画素電極、他方を対向電極として用いる。
The light-emitting
図９（Ｂ）のように、駆動用トランジスタ３１３および電流制御用トランジスタ３１４をｐ型とする場合、駆動用トランジスタ３１３のドレインと発光素子３１１の陽極とを接続するのが望ましい。つまり陽極を画素電極とし、陰極を対向電極として用いるのが望ましい。逆に駆動用トランジスタ３１３及び電流制御用トランジスタ３１４をｎ型とするならば、駆動用トランジスタ３１３のソースと発光素子３１１の陰極とを接続するのが望ましい。つまり陰極を画素電極とし、陽極を対向電極として用いるのが望ましい。
As shown in FIG. 9B, when the driving
次に、図９（Ｂ）に示した画素の駆動方法について説明する。図９（Ｂ）に示す画素は、実施の形態１の場合と同様に、その動作を書き込み期間と保持期間とに分けて説明することができる。
Next, a method for driving the pixel illustrated in FIG. 9B is described. The operation of the pixel illustrated in FIG. 9B can be described by being divided into a writing period and a holding period as in the case of
まず書き込み期間において、電流制御用トランジスタ３１４のスイッチングに関わらず、発光素子３１１への電流の供給を止めておく。具体的には、実施の形態１と同様に、発光素子３１１の対向電極と第１の電源線Ｖｉ（ｉ＝１〜ｘ）の間の電位差を埋めれば良い。または、発光素子３１１をダイオードに見立てたときに、発光素子３１１が有する一対の電極間に逆方向バイアスの電圧がかけられるように、対向電極と第１の電源線Ｖｉ（ｉ＝１〜ｘ）の間の電位差を設定すれば良い。或いは、発光素子３１１に流れる電流の経路をスイッチ等で遮断しても良い。例えば、図３に示したような構成を有するスイッチを、用いることができる。なお図９（Ｂ）に示す画素では、第２の走査線Ｇｂｉ電位を制御することで、書き込み期間において駆動用トランジスタ３１３を強制的にオフし、発光素子３１１に流れる電流の経路を遮断することができる。画素内の駆動用トランジスタ３１３を用いて発光素子３１１への電流の供給を止めることで、対向電極の電位を書き込み期間においても一定にしておける。したがって、書き込み期間から保持期間への移行の際と、保持期間から書き込み期間への移行の際において、対向電極への充放電に伴う消費電力を抑えることができる。
First, in the writing period, the supply of current to the
そして、書き込み期間において第１の走査線Ｇａｊ（ｊ＝１〜ｙ）が選択されると、第１の走査線Ｇａｊ（ｊ＝１〜ｙ）にゲートが接続されているスイッチング用トランジスタ３１２がオンになる。そして、信号線Ｓ１〜Ｓｘに入力されたビデオ信号が、スイッチング用トランジスタ３１２を介して、電流制御用トランジスタ３１４のゲートに入力される。
When the first scan line Gaj (j = 1 to y) is selected in the writing period, the switching
第１の走査線Ｇａｊが順に選択され、全ての画素において書き込み期間が終了すると、次に全ての画素において一斉に保持期間が開始される。 When the first scanning line Gaj is sequentially selected and the writing period ends in all the pixels, the holding period starts in all the pixels at the same time.
保持期間では、信号線Ｓｉ（ｉ＝１〜ｘ）に固定の電位を与える。該固定の電位は、電流制御用トランジスタ３１４がオンのときに、発光素子３１１に順方向バイアスの電流が供給されるような高さとする。さらに保持期間では、電流制御用トランジスタ３１４がオンであるならば発光素子３１１に流れる電流の経路が確保される状態にする。よって、書き込み期間において入力されたビデオ信号の電位により、電流制御用トランジスタ３１４がオンになっている場合は、信号線Ｓｉ（ｉ＝１〜ｘ）を介して電流が発光素子３１１に供給される。電流制御用トランジスタ３１４は線形領域で動作しているため、発光素子３１１に流れる電流は、駆動用トランジスタ３１３と発光素子３１１の電圧電流特性によって決まる。そして発光素子３１１は、供給される電流に見合った高さの輝度で発光する。
In the holding period, a fixed potential is applied to the signal line Si (i = 1 to x). The fixed potential is set such that a forward bias current is supplied to the
また、ビデオ信号の電位によって電流制御用トランジスタ３１４がオフになる場合は、発光素子３１１への電流の供給は停止されており、発光素子３１１は非発光のままである。
When the
なお本実施の形態では、信号線Ｓｉに、書き込み期間においてビデオ信号の電位を与え、保持期間において発光素子３１１に順バイアス方向の電流を与えられるような高さの固定の電位を与える。上記信号線Ｓｉに与える電位の切り替えは、単数または複数のスイッチング素子等の回路素子を用いることで実現することができる。例えば図９（Ｂ）では、図９（Ａ）と同様に、トランスミッションゲート３１６と、トランジスタ３１８と、インバータ３１７とを用い、信号線Ｓｉに与える電位の切り替えを行なう例を示している。
Note that in this embodiment mode, a fixed potential is applied to the signal line Si so that a potential of a video signal is applied in the writing period and a current in the forward bias direction is applied to the light-emitting
本実施の形態のように、信号線Ｓｉの電位を書き込み期間と保持期間とで切り替えることで、画素に信号または電位を供給するための配線の数を抑えることができる。 As in this embodiment mode, the number of wirings for supplying a signal or a potential to a pixel can be reduced by switching the potential of the signal line Si between a writing period and a holding period.
特に、駆動用トランジスタ３１３を飽和領域で動作させる場合、発光素子３１１に順バイアス方向の電流を与えられるような高さの固定の電位を、赤（Ｒ）、緑（Ｇ）、青（Ｂ）に対応する画素ごとに変えることで、ホワイトバランスの調整を行なうことができる。
In particular, when the driving
本実施例では、図１に示した画素の、上面図の一実施例について説明する。図１０に本実施例の画素の上面図を示す。 In this embodiment, an example of a top view of the pixel shown in FIG. 1 will be described. FIG. 10 shows a top view of the pixel of this embodiment.
５００１は信号線、５００２は第１の電源線、５００３は第２の電源線に相当し、５００４は走査線に相当する。本実施例では、信号線５００１と第１の電源線５００２と第２の電源線５００３は同じ導電膜で形成する。また５００５はスイッチング用トランジスタであり、走査線５００４の一部がそのゲート電極として機能する。５００７は駆動用トランジスタ、５００８は電流制御用トランジスタに相当する。駆動用トランジスタ５００７は、そのＬ／Ｗが電流制御用トランジスタ５００８よりも大きくなるように、活性層が曲がりくねっている。５００９は画素電極に相当し、電界発光層や陰極（共に図示せず）と重なる領域（発光エリア）５０１０において発光する。
5001 corresponds to a signal line, 5002 corresponds to a first power supply line, 5003 corresponds to a second power supply line, and 5004 corresponds to a scanning line. In this embodiment, the
なお本発明の上面図はほんの一実施例であり、本発明はこれに限定されないことは言うまでもない。 It should be noted that the top view of the present invention is only an example, and it goes without saying that the present invention is not limited to this.
本実施例では、図１に示した画素の、図１０とは異なる上面図の一実施例について説明する。図１１に本実施例の画素の上面図を示す。 In this embodiment, an embodiment of a top view different from that of FIG. 10 of the pixel shown in FIG. 1 will be described. FIG. 11 shows a top view of the pixel of this embodiment.
８００１は信号線、８００２は第１の電源線、８００３は第２の電源線に相当し、８００４は走査線に相当する。本実施例では、信号線８００１と第１の電源線８００２と第２の電源線８００３は同じ導電膜で形成する。また８００５はスイッチング用トランジスタであり、第１の走査線８００４の一部がそのゲート電極として機能する。８００７は駆動用トランジスタ、８００８は電流制御用トランジスタに相当する。駆動用トランジスタ８００７は、そのＬ／Ｗが電流制御用トランジスタ８００８よりも大きくなるように、活性層が曲がりくねっている。８００９は画素電極に相当し、電界発光層や陰極（共に図示せず）と重なる領域（発光エリア）８０１０において発光する。また、８０１２は容量素子に相当する。
8001 is a signal line, 8002 is a first power supply line, 8003 is a second power supply line, and 8004 is a scanning line. In this embodiment, the
なお本発明の上面図はほんの一実施例であり、本発明はこれに限定されないことは言うまでもない。 It should be noted that the top view of the present invention is only an example, and it goes without saying that the present invention is not limited to this.
本発明で用いることができるトランジスタは、アモルファスシリコンで形成されていても良い。アモルファスシリコンでトランジスタを形成すると、結晶化のプロセスを設けずに済むので、作製方法を簡略化することができ、低コスト化が図れる。ただしアモルファスシリコンで形成されたトランジスタはｐ型よりもｎ型の方が、移動度は高く、発光装置の画素に用いるのにより適している。本実施例では、駆動用トランジスタがｎ型の場合における、画素の断面構造について説明する。 The transistor that can be used in the present invention may be formed of amorphous silicon. When a transistor is formed using amorphous silicon, it is not necessary to provide a crystallization process, so that a manufacturing method can be simplified and cost can be reduced. However, n-type transistors having higher mobility than amorphous transistors are more suitable for use in pixels of light-emitting devices. In this embodiment, a cross-sectional structure of a pixel in the case where an n-type driving transistor is described.
図１２（Ａ）に、駆動用トランジスタ６００１がｎ型で、発光素子６００２から発せられる光が陽極６００５側に抜ける場合の、画素の断面図を示す。図１２（Ａ）では、発光素子６００２の陰極６００３と駆動用トランジスタ６００１が電気的に接続されており、陰極６００３上に電界発光層６００４、陽極６００５が順に積層されている。陰極６００３は仕事関数が小さく、なおかつ光を反射する導電膜であれば公知の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして電界発光層６００４は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陰極６００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極６００５は光を透過する透明導電膜、例えばＩＴＯ、ＩＴＳＯ、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ等の透明導電膜を用いることができる。
FIG. 12A is a cross-sectional view of a pixel in the case where the driving
陰極６００３と、電界発光層６００４と、陽極６００５とが重なっている部分が発光素子６００２に相当する。図１２（Ａ）に示した画素の場合、発光素子６００２から発せられる光は、白抜きの矢印で示すように陽極６００５側に抜ける。
A portion where the cathode 6003, the electroluminescent layer 6004, and the anode 6005 overlap corresponds to the
また、駆動用トランジスタ６００１の活性層の一部が抵抗６００９として機能する。
In addition, part of the active layer of the driving
図１２（Ｂ）に、駆動用トランジスタ６０１１がｎ型で、発光素子６０１２から発せられる光が陰極６０１３側に抜ける場合の、画素の断面図を示す。図１２（Ｂ）では、駆動用トランジスタ６０１１と電気的に接続された透明導電膜６０１７上に、発光素子６０１２の陰極６０１３が成膜されており、陰極６０１３上に電界発光層６０１４、陽極６０１５が順に積層されている。そして陽極６０１５を覆うように、光を反射または遮蔽するための遮蔽膜６０１６が成膜されている。陰極６０１３は、図１２（Ａ）の場合と同様に、仕事関数が小さい導電膜であれば公知の材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極６０１３として用いることができる。そして電界発光層６０１４は、図１２（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極６０１５は光を透過する必要はないが、図１２（Ａ）と同様に、透明導電膜を用いて形成することができるし、ＴｉＮまたはＴｉを用いることもできる。そして遮蔽膜６０１６は、例えば光を反射する金属等を用いることができるが、金属膜に限定されない。例えば黒の顔料を添加した樹脂等を用いることもできる。
FIG. 12B is a cross-sectional view of a pixel in the case where the driving
陰極６０１３と、電界発光層６０１４と、陽極６０１５とが重なっている部分が発光素子６０１２に相当する。図１２（Ｂ）に示した画素の場合、発光素子６０１２から発せられる光は、白抜きの矢印で示すように陰極６０１３側に抜ける。
A portion where the cathode 6013, the electroluminescent layer 6014, and the anode 6015 overlap corresponds to the
また、駆動用トランジスタ６０１１の活性層の一部が抵抗６０１９として機能する。
In addition, part of the active layer of the driving
なお本実施例では、駆動用トランジスタと発光素子が電気的に接続されている例を示したが、駆動用トランジスタと発光素子との間に電流制御用トランジスタまたは遮断用トランジスタが接続されている構成であってもよい。 In this embodiment, an example in which the driving transistor and the light emitting element are electrically connected is shown. However, a configuration in which a current control transistor or a cutoff transistor is connected between the driving transistor and the light emitting element. It may be.
本実施例では、駆動用トランジスタがｐ型の場合における、画素の断面構造について説明する。 In this embodiment, a cross-sectional structure of a pixel when a driving transistor is a p-type will be described.
図１３（Ａ）に、駆動用トランジスタ６０２１がｐ型で、発光素子６０２２から発せられる光が陽極６０２３側に抜ける場合の、画素の断面図を示す。図１３（Ａ）では、発光素子６０２２の陽極６０２３と駆動用トランジスタ６０２１が電気的に接続されており、陽極６０２３上に電界発光層６０２４、陰極６０２５が順に積層されている。陰極６０２５は仕事関数が小さく、なおかつ光を反射する導電膜であれば公知の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして電界発光層６０２４は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陽極６０２３上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極６０２３は光を透過する透明導電膜、例えばＩＴＯ、ＩＴＳＯ、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ等の透明導電膜を用いても良い。
FIG. 13A is a cross-sectional view of a pixel in the case where the driving
陽極６０２３と、電界発光層６０２４と、陰極６０２５とが重なっている部分が発光素子６０２２に相当する。図１３（Ａ）に示した画素の場合、発光素子６０２２から発せられる光は、白抜きの矢印で示すように陽極６０２３側に抜ける。
A portion where the anode 6023, the electroluminescent layer 6024, and the cathode 6025 overlap with each other corresponds to the light-emitting
また、駆動用トランジスタ６０２１の活性層の一部が抵抗６０２９として機能する。
In addition, part of the active layer of the driving
図１３（Ｂ）に、駆動用トランジスタ６０３１がｐ型で、発光素子６０３２から発せられる光が陰極６０３５側に抜ける場合の、画素の断面図を示す。図１３（Ｂ）では、駆動用トランジスタ６０３１と電気的に接続された配線６０３７上に、発光素子６０３２の陽極６０３３が成膜されており、陽極６０３３上に電界発光層６０３４、陰極６０３５が順に積層されている。上記構成によって、陽極６０３３において光が透過しても、該光は配線６０３７において反射される。陰極６０３５は、図１３（Ａ）の場合と同様に、仕事関数が小さい導電膜であれば公知の材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極６０３５として用いることができる。そして電界発光層６０３４は、図１３（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極６０３３は光を透過する必要はないが、図１３（Ａ）と同様に、透明導電膜を用いて形成することができるし、ＴｉＮまたはＴｉを用いることもできる。そして遮蔽膜６０３６は、例えば光を反射する金属等を用いることができるが、金属膜に限定されない。例えば黒の顔料を添加した樹脂等を用いることもできる。
FIG. 13B is a cross-sectional view of a pixel in the case where the driving
陽極６０３３と、電界発光層６０３４と、陰極６０３５とが重なっている部分が発光素子６０３２に相当する。図１３（Ｂ）に示した画素の場合、発光素子６０３２から発せられる光は、白抜きの矢印で示すように陰極６０３５側に抜ける。
A portion where the anode 6033, the electroluminescent layer 6034, and the cathode 6035 overlap corresponds to the
また、駆動用トランジスタ６０３１の活性層の一部が抵抗６０３９として機能する。
Further, part of the active layer of the driving
なお本実施例では、駆動用トランジスタと発光素子が電気的に接続されている例を示したが、駆動用トランジスタと発光素子との間に電流制御用トランジスタまたは遮断用トランジスタが接続されている構成であってもよい。 In this embodiment, an example in which the driving transistor and the light emitting element are electrically connected is shown. However, a configuration in which a current control transistor or a cutoff transistor is connected between the driving transistor and the light emitting element. It may be.
本実施例では、駆動用トランジスタと電流制御用トランジスタが共にボトムゲート型の場合の、画素の断面構造について説明する。 In this embodiment, a cross-sectional structure of a pixel in the case where both a driving transistor and a current control transistor are bottom gate types will be described.
なお本発明で用いることができるトランジスタは、アモルファスシリコンで形成されていても良い。アモルファスシリコンでトランジスタを形成すると、結晶化のプロセスを設けずに済むので、作製方法を簡略化することができ、低コスト化が図れる。ただしアモルファスシリコンで形成されたトランジスタはｐ型よりもｎ型の方が移動度は高く、発光装置の画素に用いるのにより適している。本実施例では、駆動用トランジスタがｎ型の場合における、画素の断面構造について説明する。 Note that a transistor that can be used in the present invention may be formed using amorphous silicon. When a transistor is formed using amorphous silicon, it is not necessary to provide a crystallization process, so that a manufacturing method can be simplified and cost can be reduced. However, a transistor formed of amorphous silicon has higher mobility in the n-type than in the p-type, and is more suitable for use in a pixel of a light-emitting device. In this embodiment, a cross-sectional structure of a pixel in the case where an n-type driving transistor is described.
図１４に、本実施例の画素の断面図を示す。６５０１は駆動用トランジスタ、６５０２は電流制御用トランジスタに相当する。駆動用トランジスタ６５０１は、絶縁表面を有する基板６５００上に形成されたゲート電極６５０３と、ゲート電極６５０３を覆うように基板６５００上に形成されたゲート絶縁膜６５０４と、ゲート絶縁膜６５０４を間に挟んでゲート電極６５０３と重なる位置に形成された半導体膜６５０５とを有している。半導体膜６５０５は、ソース又はドレインとして機能する、導電型を付与する不純物が添加された２つの不純物領域６５０６ａ、６５０６ｂを有している。そして不純物領域６５０６ａは配線６５０８と接続されている。
FIG. 14 is a cross-sectional view of the pixel of this example.
電流制御用トランジスタ６５０２は、駆動用トランジスタ６５０１と同様に、絶縁表面を有する基板６５００上に形成されたゲート電極６５１０と、ゲート電極６５１０を覆うように基板６５００上に形成されたゲート絶縁膜６５０４と、ゲート絶縁膜６５０４を間に挟んでゲート電極６５１０と重なる位置に形成された半導体膜６５１１とを有している。半導体膜６５１１は、ソース又はドレインとして機能する、導電型を付与する不純物が添加された２つの不純物領域６５１２ａ、６５１２ｂを有している。そして不純物領域６５１２ａは、配線６５１３を介して駆動用トランジスタ６５０１が有する不純物領域６５０６ｂと接続されている。
Similar to the driving
駆動用トランジスタ６５０１及び電流制御用トランジスタ６５０２は、共に絶縁膜で形成された保護膜６５０７で覆われている。そして、保護膜６５０７に形成されたコンタクトホールを介して、配線６５０８が陽極６５０９と接続されている。また、駆動用トランジスタ６５０１及び電流制御用トランジスタ６５０２と、保護膜６５０７は層間絶縁膜６５２０で覆われている。層間絶縁膜６５２０は開口部を有しており、該開口部において陽極６５０９が露出している。陽極６５０９上には電界発光層６５２１と、陰極６５２２が形成されている。
Both the driving
なお、図１４では、駆動用トランジスタと電流制御用トランジスタが共にｎ型である場合について説明したが、ｐ型であってもよい。この場合、駆動用トランジスタの閾値電圧を制御するための不純物はｐ型を用いる。なお、遮断用トランジスタが、駆動用トランジスタ６５０１と陽極６５０９の間に設けられていても良いし、駆動用トランジスタ６５０１と電流制御用トランジスタ６５０２の間に設けられていても良いし、電流制御用トランジスタ６５０２のソースの電位を制御できるような位置に設けられていても良い。また駆動用トランジスタ６５０１のドレインが陽極６５０９に接続されている例を示したが、電流制御用トランジスタ６５０２のドレインが陽極６５０９に接続されていても良い。
In FIG. 14, the case where both the driving transistor and the current control transistor are n-type has been described, but may be p-type. In this case, p-type impurities are used for controlling the threshold voltage of the driving transistor. Note that the blocking transistor may be provided between the driving
図１５を用いて、本発明の発光装置の、画素の断面構造について説明する。図１５に、基板７０００上に形成されているトランジスタ７００１を示す。なお本実施例ではトランジスタ７００１が駆動用トランジスタであると仮定するが、トランジスタ７００１は電流制御用トランジスタであっても良いし、遮断用トランジスタであっても良い。駆動用トランジスタ７００１は第１の層間絶縁膜７００２で覆われており、第１の層間絶縁膜７００２上には樹脂等で形成されたカラーフィルタ７００３と、コンタクトホールを介して駆動用トランジスタ７００１のドレインと電気的に接続されている配線７００４が形成されている。なお、駆動用トランジスタ７００１と配線７００４の間に電流制御用トランジスタが設けられていても良い。
A cross-sectional structure of a pixel of the light emitting device of the present invention will be described with reference to FIG. FIG. 15 shows a
そしてカラーフィルタ７００３及び配線７００４を覆うように、第１の層間絶縁膜７００２上に、第２の層間絶縁膜７００５が形成されている。なお、第１の層間絶縁膜７００２または第２の層間絶縁膜７００５は、プラズマＣＶＤ法またはスパッタ法を用い、酸化珪素、窒化珪素または酸化窒化珪素膜を単層でまたは積層して用いることができる。また酸素よりも窒素のモル比率が高い酸化窒化珪素膜上に、窒素よりも酸素のモル比率が高い酸化窒化珪素膜を積層した膜を第１の層間絶縁膜７００２または第２の層間絶縁膜７００５として用いても良い。或いは第１の層間絶縁膜７００２または第２の層間絶縁膜７００５として、有機樹脂膜を用いても良いし、有機ポリシロキサンを用いても良い。
A second
第２の層間絶縁膜７００５上には、コンタクトホールを介して配線７００４に電気的に接続されている配線７００６が形成されている。配線７００６の一部は発光素子の陽極として機能している。配線７００６は、第２の層間絶縁膜７００５を間に挟んで、カラーフィルタ７００３と重なる位置に形成する。
Over the second
また第２の層間絶縁膜７００５上には有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成された隔壁７００８が形成されている。隔壁７００８は開口部を有しており、該開口部において陽極として機能する配線７００６と電界発光層７００９と陰極７０１０が重なり合うことで発光素子７０１１が形成されている。電界発光層７００９は、発光層単独かもしくは発光層を含む複数の層が積層された構成を有している。なお、隔壁７００８及び陰極７０１０上に、保護膜を成膜しても良い。この場合、保護膜は水分や酸素などの発光素子の劣化を促進させる原因となる物質を、他の絶縁膜と比較して透過させにくい膜を用いる。代表的には、例えばＤＬＣ膜、窒化炭素膜、ＲＦスパッタ法で形成された窒化珪素膜等を用いるのが望ましい。また上述した水分や酸素などの物質を透過させにくい膜と、該膜に比べて水分や酸素などの物質を透過させやすい膜とを積層させて、保護膜として用いることも可能である。
A
また隔壁７００８は、電界発光層７００９が成膜される前に、吸着した水分や酸素等を除去するために真空雰囲気下で加熱しておく。具体的には、１００℃〜２００℃、０．５〜１時間程度、真空雰囲気下で加熱処理を行なう。望ましくは３×１０-7Ｔｏｒｒ以下とし、可能であるならば３×１０-8Ｔｏｒｒ以下とするのが最も望ましい。そして、有機樹脂膜に真空雰囲気下で加熱処理を施した後に電界発光層７００９を成膜する場合、成膜直前まで真空雰囲気下に保つことで、信頼性をより高めることができる。
The
また隔壁７００８の開口部における端部は、隔壁７００８上に一部重なって形成されている電界発光層７００９に、該端部において穴があかないように、丸みを帯びさせることが望ましい。具体的には、開口部における有機樹脂膜の断面が描いている曲線の曲率半径が、０．２〜２μｍ程度であることが望ましい。
In addition, an end portion of the opening of the
上記構成により、電界発光層７００９や陰極７０１０のカバレッジを良好とすることができ、配線７００６と陰極７０１０が電界発光層７００９に形成された穴においてショートするのを防ぐことができる。また電界発光層７００９の応力を緩和させることで、発光領域が減少するシュリンクとよばれる不良を低減させることができ、信頼性を高めることができる。
With the above structure, coverage of the
なお図１５では、隔壁７００８として、ポジ型の感光性のアクリル樹脂を用いた例を示している。感光性の有機樹脂には、光、電子、イオンなどのエネルギー線が露光された箇所が除去されるポジ型と、露光された箇所が残るネガ型とがある。本発明ではネガ型の有機樹脂膜を用いても良い。また感光性のポリイミドを用いて隔壁７００８を形成しても良い。ネガ型のアクリルを用いて隔壁７００８を形成した場合、開口部における端部が、Ｓ字状の断面形状となる。このとき開口部の上端部及び下端部における曲率半径は、０．２〜２μｍとすることが望ましい。
Note that FIG. 15 illustrates an example in which a positive photosensitive acrylic resin is used as the
配線７００６は透明導電膜を用いることができる。ＩＴＯの他、ＩＴＳＯ、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ等の透明導電膜を用いても良い。図１５では配線７００６としＩＴＯを用いている。配線７００６は、その表面が平坦化されるように、ＣＭＰ法、ポリビニルアルコール系の多孔質体で拭浄して研磨しても良い。またＣＭＰ法を用いた研磨後に、配線７００６の表面に紫外線照射、酸素プラズマ処理などを行ってもよい。
The
また陰極７０１０は、光が透過する程度の膜厚とし、仕事関数の小さい導電膜であれば公知の他の材料を用いる。例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。なお陰極側から光を得るためには、膜厚を薄くする方法の他に、Ｌｉを添加することで仕事関数が小さくなったＩＴＯを用いる方法もある。本発明で用いる発光素子は、陽極側と陰極側の両方から光が発せられる構成であれば良い。
The
なお、実際には図１５まで完成したら、さらに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィルム等）や透光性のカバー材７０１２でパッケージング（封入）することが好ましい。その際、カバー材の内部を不活性雰囲気にしたり、内部に吸湿性材料（例えば酸化バリウム）を配置したりすると発光素子の信頼性が向上する。そして本発明では、カバー材７０１２にカラーフィルタ７０１３を設けても良い。
In actuality, when completed up to FIG. 15, packaging is performed with a protective film (laminate film, ultraviolet curable resin film, etc.) or a
なお、本発明は上述した作製方法に限定されず、公知の方法を用いて作製することが可能である。 Note that the present invention is not limited to the manufacturing method described above, and can be manufactured using a known method.
本実施例では、本発明の発光装置の構成と、駆動の仕方について説明する。図１６に、ＩＣに含まれる外部回路のブロック図とパネルの概略図を示す。 In this embodiment, the structure and driving method of the light emitting device of the present invention will be described. FIG. 16 shows a block diagram of an external circuit included in the IC and a schematic diagram of a panel.
図１６に示すように、本発明の発光装置の一形態に相当するモジュールは、外部回路３００４及びパネル３０１０を有する。外部回路３００４はＡ／Ｄ変換部３００１、電源部３００２及び信号生成部３００３を有する。Ａ／Ｄ変換部３００１はアナログ信号で入力された映像データ信号をデジタル信号（ビデオ信号）に変換し、信号線駆動回路３００６へ供給する。電源部３００２は、バッテリーやコンセントなどの電源より供給された電位から、所望の高さの電位を幾つか生成し、それぞれ信号線駆動回路３００６、走査線駆動回路３００７、発光素子３０１１、信号生成部３００３等に供給する。信号生成部３００３には、電源からの電位、映像信号及び同期信号等が入力され、各種信号の変換を行なう他、信号線駆動回路３００６及び走査線駆動回路３００７を駆動するためのクロック信号等を生成する。
As illustrated in FIG. 16, a module corresponding to one embodiment of the light-emitting device of the present invention includes an
外部回路３００４からの信号及び電源は、ＦＰＣを通し、パネル３０１０内のＦＰＣ接続部３００５からパネル３０１０の内部回路等に入力される。
A signal and power from the
また、パネル３０１０は、基板３００８上にＦＰＣ接続部３００５、内部回路が形成されている。内部回路には、信号線駆動回路３００６、走査線駆動回路３００７及び画素部３００９等が含まれる。画素部３００９には発光素子３０１１が設けられている。図１６には例として実施の形態１に記載の画素を採用しているが、画素部３００９には、本発明の実施の形態に挙げたいずれかの画素構成を採用することができる。
In the
図１７に、信号線駆動回路３００６の構成をブロック図で示す。
FIG. 17 is a block diagram illustrating a configuration of the signal
信号線駆動回路３００６はＤ−フリップフロップ４１０１を複数段用いたシフトレジスタ４１０２、データラッチ回路４１０３、ラッチ回路４１０４、レベルシフタ４１０５及びバッファ４１０６等を有する。入力される信号はクロック信号（Ｓ−ＣＫ）、反転クロック信号（Ｓ−ＣＫＢ）、スタートパルス（Ｓ−ＳＰ）、ビデオ信号（ＤＡＴＡ）及びラッチパルス（ＬａｔｃｈＰｕｌｓｅ）とする。
The signal
まず、クロック信号、反転クロック信号及びスタートパルスのタイミングに従って、シフトレジスタ４１０２より、順次サンプリングパルスが出力される。サンプリングパルスはデータラッチ回路４１０３へ入力され、そのタイミングで、ビデオ信号を取り込み、保持する。この動作が一列目から順に行われる。最終段のデータラッチ回路４１０３においてビデオ信号の保持が完了すると、水平帰線期間中にラッチパルスが入力され、データラッチ回路４１０３において保持されているビデオ信号は一斉にラッチ回路４１０４へと転送される。その後、レベルシフタ４１０５においてレベルシフトされ、バッファ４１０６において整形された後、信号線Ｓ１からＳｎへ一斉に出力される。その際、走査線駆動回路３００７によって選択された行の画素へ、Ｈレベル、Ｌレベルを含むビデオ信号が入力され、発光素子３０１１の発光、非発光を制御する。
First, sampling pulses are sequentially output from the
本実施例にて示した発光装置は、外部回路３００４がパネル３０１０から独立しているが、これらを同一基板上に一体形成して作製してもよい。また、信号線駆動回路３００６内にレベルシフタ４１０５及びバッファ４１０６が無くてもよい。
In the light-emitting device shown in this embodiment, the
本実施例は、実施例１〜実施例６と組み合わせて実施することができる。 This embodiment can be implemented in combination with the first to sixth embodiments.
本実施例では、本発明の発光装置の一形態に相当するパネルの外観について、図１８を用いて説明する。図１８は、第１の基板上に形成されたトランジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネルの上面図であり、図１８（Ｂ）は、図１８（Ａ）のＡ−Ａ’における断面図に相当する。 In this example, the appearance of a panel corresponding to one embodiment of the light-emitting device of the present invention will be described with reference to FIG. 18 is a top view of a panel in which a transistor and a light-emitting element formed over the first substrate are sealed with a sealant between the second substrate and FIG. 18B. This corresponds to a cross-sectional view taken along line AA ′ in FIG.
第１の基板４００１上に設けられた画素部４００２と、信号線駆動回路４００３と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、信号線駆動回路４００３と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、信号線駆動回路４００３と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、充填材４００７と共に密封されている。
A sealant 4005 is provided so as to surround the pixel portion 4002, the signal line driver circuit 4003, and the scan line driver circuit 4004 which are provided over the
また第１の基板４００１上に設けられた画素部４００２と、信号線駆動回路４００３と、走査線駆動回路４００４は、トランジスタを複数有しており、図１８（Ｂ）では、信号線駆動回路４００３に含まれるトランジスタ４００８、４００９と、画素部４００２に含まれるトランジスタ４０１０とを例示している。なお本実施例では、トランジスタ４０１０が駆動用トランジスタであると仮定するが、トランジスタ４０１０は電流制御用トランジスタであっても良いし、遮断用トランジスタであっても良い。
Further, the pixel portion 4002, the signal line driver circuit 4003, and the scan line driver circuit 4004 provided over the
また４０１１は発光素子に相当し、発光素子４０１１が有する画素電極は、駆動用トランジスタ４０１０のドレインと、配線４０１７を介して電気的に接続されている。そして本実施例では、発光素子４０１１の対向電極と透明導電膜４０１２が電気的に接続されている。なお発光素子４０１１の構成は、本実施例に示した構成に限定されない。発光素子４０１１から取り出す光の方向や、駆動用トランジスタ４０１０の極性などに合わせて、発光素子４０１１の構成は適宜変えることができる。
また信号線駆動回路４００３、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、図１８（Ｂ）に示す断面図では図示されていないが、引き回し配線４０１４及び４０１５を介して、接続端子４０１６から供給されている。
Further, various signals and potentials applied to the signal line driver circuit 4003, the scan line driver circuit 4004, or the pixel portion 4002 are not shown in the cross-sectional view of FIG. 18B, but are routed through
本実施例では、接続端子４０１６が、発光素子４０１１が有する画素電極と同じ導電膜から形成されている。また、引き回し配線４０１４は、配線４０１７と同じ導電膜から形成されている。また引き回し配線４０１５は、駆動用トランジスタ４０１０、トランジスタ４００８、４００９がそれぞれ有するゲート電極と、同じ導電膜から形成されている。
In this embodiment, the
接続端子４０１６は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
The
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはステンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることもできる。
Note that as the
但し、発光素子４０１１からの光の取り出し方向に位置する基板は、第２の基板は透明でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
Note that the second substrate of the substrate positioned in the light extraction direction from the
また、充填材４００７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。本実施例では充填材として窒素を用いた。 As the filler 4007, in addition to an inert gas such as nitrogen or argon, an ultraviolet curable resin or a thermosetting resin can be used. PVC (polyvinyl chloride), acrylic, polyimide, epoxy resin, silicon resin, PVB (Polyvinyl butyral) or EVA (ethylene vinyl acetate) can be used. In this example, nitrogen was used as the filler.
また発光素子４０１１の劣化を抑制できるように、充填材４００７内に、水分または酸素を吸着しうる物質（例えば酸化バリウム）を配置しておいても良い。
Further, a substance that can adsorb moisture or oxygen (eg, barium oxide) may be provided in the filler 4007 so that deterioration of the light-emitting
本実施例は、実施例１〜実施例７と自由に組み合わせて実施することができる。
This embodiment can be implemented by freely combining with
発光素子を用いた発光装置は自発光型であるため、液晶ディスプレイに比べ、明るい場所での視認性に優れ、視野角が広い。従って、様々な電子機器の表示部に用いることができる。 Since a light-emitting device using a light-emitting element is a self-luminous type, it has excellent visibility in a bright place and a wide viewing angle compared to a liquid crystal display. Therefore, it can be used for display portions of various electronic devices.
本発明の発光装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ：Digital Versatile Disc）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるため、発光装置を用いることが望ましい。それら電子機器の具体例を図１９に示す。 As an electronic device using the light emitting device of the present invention, a video camera, a digital camera, a goggle type display (head mounted display), a navigation system, a sound reproduction device (car audio, audio component, etc.), a notebook type personal computer, a game device, Play back a recording medium such as a portable information terminal (mobile computer, mobile phone, portable game machine or electronic book), an image playback device (specifically a DVD: Digital Versatile Disc) equipped with a recording medium, A device having a display capable of displaying). In particular, it is desirable to use a light-emitting device for a portable information terminal that often has an opportunity to see a screen from an oblique direction because the wide viewing angle is important. Specific examples of these electronic devices are shown in FIGS.
図１９（Ａ）は携帯情報端末であり、本体２００１、表示部２００２、操作キー２００３、モデム２００４等を含む。図１９（Ａ）ではモデム２００４が取り外し可能な形態の携帯情報端末を示しているが、モデムが本体２００１に内蔵されていても良い。本発明の発光装置は、表示部２００２に用いることができる。
FIG. 19A illustrates a portable information terminal, which includes a
図１９（Ｂ）は携帯電話であり、本体２１０１、表示部２１０２、音声入力部２１０３、音声出力部２１０４、操作キー２１０５、外部接続ポート２１０６、アンテナ２１０７等を含む。なお、表示部２１０２は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。本発明の発光装置は、表示部２１０２に用いることができる。
FIG. 19B illustrates a mobile phone, which includes a
図１９（Ｃ）は電子カードであり、本体２２０１、表示部２２０２、接続端子２２０３等を含む。本発明の発光装置は、表示部２２０２に用いることができる。なお図１９（Ｃ）では接触型の電子カードを示しているが、非接触型の電子カードや、接触型と非接触型の機能を持ち合わせた電子カードにも、本発明の発光装置を用いることができる。
FIG. 19C illustrates an electronic card, which includes a
図１９（Ｄ）は電子ブックであり、本体２３０１、表示部２３０２、操作キー２３０３等を含む。またモデムが本体２３０１に内蔵されていても良い。表示部２３０２には本発明の発光装置が用いられている。
FIG. 19D illustrates an electronic book, which includes a
図１９（Ｅ）はシート型のパーソナルコンピュータであり、本体２４０１、表示部２４０２、キーボード２４０３、タッチパッド２４０４、外部接続ポート２４０５、電源プラグ２４０６等を含む。表示部２４０２には、本発明の発光装置が用いられている。
FIG. 19E illustrates a sheet-type personal computer including a
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例の電子機器は実施例１〜８に示したいずれの構成の発光装置を用いても良い。
As described above, the applicable range of the present invention is so wide that it can be used for electronic devices in various fields. In addition, the electronic device of this embodiment may use the light emitting device having any structure shown in
１０１ 発光素子
１０２ スイッチング用トランジスタ
１０３ 駆動用トランジスタ
１０４ 電流制御用トランジスタ
１０５ 容量素子
１１０ スイッチ
１１１ スイッチ
２０１ 発光素子
２０２ スイッチング用トランジスタ
２０３ 駆動用トランジスタ
２０４ 電流制御用トランジスタ
２０５ 容量素子
２１１ 発光素子
２１２ スイッチング用トランジスタ
２１３ 駆動用トランジスタ
２１４ 電流制御用トランジスタ
２１５ 容量素子
２２１ 発光素子
２２２ スイッチング用トランジスタ
２２３ 駆動用トランジスタ
２２４ 電流制御用トランジスタ
２２５ 容量素子
２２６ 遮断用トランジスタ
３０１ 発光素子
３０２ スイッチング用トランジスタ
３０３ 駆動用トランジスタ
３０４ 電流制御用トランジスタ
３０５ 容量素子
３０６ トランスミッションゲート
３０６ａ トランジスタ
３０６ｂ トランジスタ
３０７ インバータ
３０８ トランジスタ
３１１ 発光素子
３１２ スイッチング用トランジスタ
３１３ 駆動用トランジスタ
３１４ 電流制御用トランジスタ
３１６ トランスミッションゲート
３１７ インバータ
３１８ トランジスタ
101
Claims (5)
前記発光素子は、画素電極と、対向電極と、前記画素電極と前記対向電極との間に形成された電界発光層とを有し、
前記第２のトランジスタのソースまたはドレインの一方は前記画素電極に電気的に接続され、
前記第２のトランジスタのソースまたはドレインの他方は前記第３のトランジスタのソースまたはドレインの一方と電気的に接続され、
前記第３のトランジスタのソースまたはドレインの他方は電源線と電気的に接続され、
第１の期間では、前記第１のトランジスタがオンになることでビデオ信号の電位が前記第３のトランジスタのゲートに供給され、なおかつ前記電源線及び前記対向電極に第１の電位が供給されており、
第２の期間では、前記第１のトランジスタがオフになることで前記ビデオ信号の電位が前記第３のトランジスタのゲートにおいて保持され、なおかつ前記電源線に前記第１の電位が、前記対向電極に第２の電位が供給されており、
前記第１の期間及び前記第２の期間において、前記第２のトランジスタのゲートには、前記第３のトランジスタがオンのときに前記第２のトランジスタがオンになるような高さの電位が与えられており、
前記第１の電位と前記第２の電位は、前記第２の期間において前記第３のトランジスタがオンのときに前記発光素子の順方向に電流を供給することができる高さであることを特徴とする発光装置の駆動方法。 Each pixel includes first to third transistors and a light-emitting element;
The light emitting element has a pixel electrode, a counter electrode, and an electroluminescent layer formed between the pixel electrode and the counter electrode,
One of a source and a drain of the second transistor is electrically connected to the pixel electrode;
The other of the source and the drain of the second transistor is electrically connected to one of the source and the drain of the third transistor;
The other of the source and the drain of the third transistor is electrically connected to a power supply line;
In the first period, when the first transistor is turned on, the potential of the video signal is supplied to the gate of the third transistor, and the first potential is supplied to the power supply line and the counter electrode. And
In the second period, the potential of the video signal is held at the gate of the third transistor by turning off the first transistor, and the first potential is applied to the power supply line and the counter electrode is applied. A second potential is supplied,
In the first period and the second period, the gate of the second transistor is given a potential high enough to turn on the second transistor when the third transistor is on. And
The first potential and the second potential are high enough to supply current in the forward direction of the light-emitting element when the third transistor is on in the second period. A driving method of the light emitting device.
前記発光素子は、画素電極と、対向電極と、前記画素電極と前記対向電極との間に形成された電界発光層とを有し、
前記第２のトランジスタのソースまたはドレインの一方は前記画素電極に電気的に接続され、
前記第２のトランジスタのソースまたはドレインの他方は前記第３のトランジスタのソースまたはドレインの一方と電気的に接続され、
前記第３のトランジスタのソースまたはドレインの他方は電源線と電気的に接続され、
前記第２のトランジスタのゲートは前記電源線に接続されており、
第１の期間では、前記第１のトランジスタがオンになることでビデオ信号の電位が前記第３のトランジスタのゲートに供給され、なおかつ前記電源線及び前記対向電極に第１の電位が供給されており、
第２の期間では、前記第１のトランジスタがオフになることで前記ビデオ信号の電位が前記第３のトランジスタのゲートにおいて保持され、なおかつ前記電源線に前記第１の電位が、前記対向電極に第２の電位が供給されており、
前記第１の期間及び前記第２の期間において、前記第２のトランジスタのゲートには、前記第３のトランジスタがオンのときに前記第２のトランジスタがオンになるような高さの電位が与えられており、
前記第１の電位と前記第２の電位は、前記第２の期間において前記第３のトランジスタがオンのときに前記発光素子の順方向に電流を供給することができる高さであることを特徴とする発光装置の駆動方法。 Each pixel includes first to third transistors and a light-emitting element;
The light emitting element has a pixel electrode, a counter electrode, and an electroluminescent layer formed between the pixel electrode and the counter electrode,
One of a source and a drain of the second transistor is electrically connected to the pixel electrode;
The other of the source and the drain of the second transistor is electrically connected to one of the source and the drain of the third transistor;
The other of the source and the drain of the third transistor is electrically connected to a power supply line;
A gate of the second transistor is connected to the power line;
In the first period, when the first transistor is turned on, the potential of the video signal is supplied to the gate of the third transistor, and the first potential is supplied to the power supply line and the counter electrode. And
In the second period, the potential of the video signal is held at the gate of the third transistor by turning off the first transistor, and the first potential is applied to the power supply line and the counter electrode is applied. A second potential is supplied,
In the first period and the second period, the gate of the second transistor is given a potential high enough to turn on the second transistor when the third transistor is on. And
The first potential and the second potential are high enough to supply current in the forward direction of the light-emitting element when the third transistor is on in the second period. A driving method of the light emitting device.
前記第１のトランジスタは線形領域で動作することを特徴とする発光装置の駆動方法。 In claim 1 or claim 2 ,
The method for driving a light-emitting device, wherein the first transistor operates in a linear region.
前記第２のトランジスタは飽和領域で動作することを特徴とする発光装置の駆動方法。 In any one of Claim 1 thru | or 3 ,
The method for driving a light-emitting device, wherein the second transistor operates in a saturation region.
前記第３のトランジスタは線形領域で動作することを特徴とする発光装置の駆動方法。 In any one of Claims 1 thru | or 4 ,
The method for driving a light-emitting device, wherein the third transistor operates in a linear region.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004183231A JP4675584B2 (en) | 2003-06-30 | 2004-06-22 | Driving method of light emitting device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003188746 | 2003-06-30 | ||
| JP2004183231A JP4675584B2 (en) | 2003-06-30 | 2004-06-22 | Driving method of light emitting device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010276621A Division JP5222931B2 (en) | 2003-06-30 | 2010-12-13 | Light emitting device |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2005037919A JP2005037919A (en) | 2005-02-10 |
| JP2005037919A5 JP2005037919A5 (en) | 2007-08-02 |
| JP4675584B2 true JP4675584B2 (en) | 2011-04-27 |
Family
ID=34220527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004183231A Expired - Fee Related JP4675584B2 (en) | 2003-06-30 | 2004-06-22 | Driving method of light emitting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4675584B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012238028A (en) * | 2003-06-30 | 2012-12-06 | Semiconductor Energy Lab Co Ltd | Light-emitting device and electronic appliance |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101458911B1 (en) | 2008-05-07 | 2014-11-12 | 삼성디스플레이 주식회사 | Display device |
| KR101988341B1 (en) | 2009-09-04 | 2019-06-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Light-emitting device and method for manufacturing the same |
| KR102446991B1 (en) * | 2013-09-13 | 2022-09-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Light-emitting device |
| KR102254623B1 (en) * | 2013-12-13 | 2021-05-24 | 삼성디스플레이 주식회사 | Organic light emitting display device |
| KR102358573B1 (en) | 2017-09-15 | 2022-02-04 | 삼성디스플레이 주식회사 | Display device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002149112A (en) * | 1999-11-30 | 2002-05-24 | Semiconductor Energy Lab Co Ltd | Electronic device |
| JP2002278497A (en) * | 2001-03-22 | 2002-09-27 | Canon Inc | Display panel and driving method therefor |
| JP2002358031A (en) * | 2001-06-01 | 2002-12-13 | Semiconductor Energy Lab Co Ltd | Light emitting device and its driving method |
| JP2003534574A (en) * | 2000-05-22 | 2003-11-18 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Active matrix electroluminescent display |
| JP2004347626A (en) * | 2003-03-26 | 2004-12-09 | Semiconductor Energy Lab Co Ltd | Element substrate and light emitting device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3522433B2 (en) * | 1995-12-04 | 2004-04-26 | 株式会社半導体エネルギー研究所 | Thin film semiconductor device |
-
2004
- 2004-06-22 JP JP2004183231A patent/JP4675584B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002149112A (en) * | 1999-11-30 | 2002-05-24 | Semiconductor Energy Lab Co Ltd | Electronic device |
| JP2003534574A (en) * | 2000-05-22 | 2003-11-18 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Active matrix electroluminescent display |
| JP2002278497A (en) * | 2001-03-22 | 2002-09-27 | Canon Inc | Display panel and driving method therefor |
| JP2002358031A (en) * | 2001-06-01 | 2002-12-13 | Semiconductor Energy Lab Co Ltd | Light emitting device and its driving method |
| JP2004347626A (en) * | 2003-03-26 | 2004-12-09 | Semiconductor Energy Lab Co Ltd | Element substrate and light emitting device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012238028A (en) * | 2003-06-30 | 2012-12-06 | Semiconductor Energy Lab Co Ltd | Light-emitting device and electronic appliance |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005037919A (en) | 2005-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5546057B2 (en) | Driving method of light emitting device | |
| JP7235907B2 (en) | light emitting device | |
| JP4425574B2 (en) | Element substrate and light emitting device | |
| JP2005003868A (en) | Light emitting device and element substrate | |
| JP4174737B2 (en) | Light emitting device and element substrate | |
| JP4675584B2 (en) | Driving method of light emitting device | |
| JP4790070B2 (en) | Light emitting device and driving method of light emitting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070619 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070619 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100826 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101014 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110118 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110126 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4675584 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |