CN218938844U - 一种芯片内时钟电路 - Google Patents

Abstract

本实用公开一种芯片内时钟电路，包括：时钟检测模块，所述时钟检测模块的第一输入端连接振荡电路的输出端，所述时钟检测模块的第二输入端连接外部时钟电路，所述时钟检测模块的输出端连接外部的功能电路；校准模块，所述校准模块的输入端连接所述时钟检测模块的输出端，所述校准模块的输出端连接所述振荡电路的校准端。有益效果在于：通过在芯片内时钟电路中引入时钟检测模块和校准模块，从而可依赖外部时钟电路对芯片内的振荡电路进行校准，随后再由芯片内的振荡电路提供时钟信号，而不依赖外部时钟电路，在实现较为准确的时钟信号输出的情况下降低了电路整体的功耗。

Description

一种芯片内时钟电路

技术领域

本实用新型涉及集成电路技术领域，具体涉及一种芯片内时钟电路。

背景技术

时钟电路，是一种用于为芯片提供时钟信号，以使得芯片依照特定时序执行对应功能的电路。通常来说，时钟电路是通过设置晶振、电容等组成振荡电路，向外部输出特定频率的振荡信号，来作为时钟信号。针对需要获取时钟信号的芯片的种类不同，振荡信号的频率会发生改变。

现有技术中，已存在有较多的适用于芯片的时钟方案，一般包括外部时钟输入和在芯片内部设置振荡电路两种方案。其中，外部时钟输入主要是通过在芯片上设置对应的引脚，来接收外部的输入的时钟信号，以驱动芯片内的各功能单元执行对应的动作。在芯片内部设置振荡电路则是通过在芯片内设置自激振荡电路，直接为芯片内的各单元提供时钟信号。

但是，在实际实施过程中，发明人发现，当芯片采用外部时钟输入的方案时，其需要在芯片外部设置持续工作的时钟电路，该方案的功耗相对来说较高。而芯片在芯片内设置振荡电路的方案，则由于振荡电路本身包含了电容等部件，容易受到温度影响造成频率偏移，进而使得输出的时钟信号不准确。

实用新型内容

针对现有技术中存在的上述问题，现提供一种芯片内时钟电路。

具体技术方案如下：

一种芯片内时钟电路，包括：

时钟检测模块，所述时钟检测模块的第一输入端连接振荡电路的输出端，所述时钟检测模块的第二输入端连接外部时钟电路，所述时钟检测模块的输出端连接外部的功能电路；

校准模块，所述校准模块的输入端连接所述时钟检测模块的输出端，所述校准模块的输出端连接所述振荡电路的校准端。

另一方面，所述振荡电路包括：

第一电流源，所述第一电流源的输入端连接外部的供电电路，所述第一电流源的输出端连接至第一开关的第一端；

第二电流源，所述第二电流源的输入端连接所述第一开关的第二端，所述第二电流源的输出端连接第二开关的第一端，所述第二开关接地；

比较器，所述比较器的反向输入端连接所述第一开关的第二端，所述比较器的同向输入端连接参考电压模块的输出端；

电容，所述电容的第一端连接所述比较器的反向输入端，所述电容的第二端接地。

另一方面，所述电容为可调电容，所述可调电容的受控端为所述振荡电路的校准端。

另一方面，所述第一开关和所述第二开关的受控端均连接至所述比较器的输出端。

另一方面，所述参考电压模块包括：

第三开关，所述第三开关的第一端连接外部的参考高电压，所述第三开关的第二端连接所述参考电压模块的输出端；

第四开关，所述第四开关的第一端连接外部的参考低电压，所述第四开关的第二端连接所述参考电压模块的输出端。

另一方面，所述第三开关的受控端和所述第四开关的受控端分别连接至所述比较器的输出端。

另一方面，所述校准模块包括：

锁相环模块，所述锁相环模块的输入端为所述校准模块的输入端；

频率控制模块，所述频率控制模块的输入端连接所述锁相环模块的输出端，所述频率控制模块的输出端为所述校准模块的输出端。

另一方面，所述外部时钟电路为晶振电路。

上述技术方案具有如下优点或有益效果：

针对现有技术中的芯片内的时钟电路在使用时容易发生频率偏移的问题，本实施例中，通过在芯片内时钟电路中引入时钟检测模块和校准模块，从而可依赖外部时钟电路对芯片内的振荡电路进行校准，随后再由芯片内的振荡电路提供时钟信号，而不依赖外部时钟电路，在实现较为准确的时钟信号输出的情况下降低了电路整体的功耗。

附图说明

参考所附附图，以更加充分的描述本实用新型的实施例。然而，所附附图仅用于说明和阐述，并不构成对本实用新型范围的限制。

图1为本实用新型实施例的整体示意图；

图2为本实用新型实施例中振荡电路示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

需要说明的是，在不冲突的情况下，本实用新型中的实施例及实施例中的特征可以相互组合。

下面结合附图和具体实施例对本实用新型作进一步说明，但不作为本实用新型的限定。

本实用新型包括：

一种芯片内时钟电路，如图1所示，包括：

时钟检测模块1，时钟检测模块的第一输入端连接振荡电路2的输出端，时钟检测模块1的第二输入端连接外部时钟电路CLK，时钟检测模块1的输出端连接外部的功能电路MOD；

校准模块3，校准模块3的输入端连接时钟检测模块1的输出端，校准模块3的输出端连接振荡电路2的校准端。

具体地，针对现有技术中的芯片内时钟电路，在工作时容易受到温度影响导致频率发生偏移的问题，本实施例中，通过在芯片内时钟电路中设置时钟检测模块1、振荡电路2和校准模块3，使得芯片内时钟电路能够通过时钟检测模块1选择采用外部时钟电路CLK输入来自外部时钟电路CLK的第一时钟信号，或选择输出芯片内时钟电路构建的振荡电路2输出的第二时钟信号。当需要转为芯片内时钟电路构建的振荡电路2输出的时钟信号时，时钟检测模块1选择输出外部时钟电路的第一时钟信号，使得校准模块3能够根据第一时钟信号对振荡电路2进行校准，从而使得振荡电路2输出的第二时钟信号的频率能够符合正常需求，避免了频偏问题。随后，可关闭外部时钟电路CLK，转为采用振荡电路2的第二时钟信号为功能电路MOD提供时钟，以此来降低电路整体的功耗，同时实现较为准确的时钟输出功能。

在一个实施例中，外部时钟电路CLK为晶振电路。

在一个实施例中，如图2所示，振荡电路2包括：

第一电流源I1，第一电流源I1的输入端连接外部的供电电路VDD，第一电流源I1的输出端连接至第一开关S1的第一端；

第二电流源I2，第二电流源I2的输入端连接第一开关S1的第二端，第二电流源I2的输出端连接第二开关S2的第一端，第二开关S2接地；

比较器COMP，比较器COMP的反向输入端连接第一开关S1的第二端，比较器COMP的同向输入端连接参考电压模块Vref的输出端；

电容C1，电容C1的第一端连接比较器COMP的反向输入端，电容C2的第二端接地。

具体地，针对现有技术中的芯片内时钟电路，在工作时容易受到温度影响导致频率发生偏移的问题，本实施例中，通过构建依次连接的第一电流源I1和第二电流源I2，并采用第一开关S1和第二开关S2控制比较器COMP的反向输入端的电压，使得比较器COMP的反向输入端的电压能够随着第一开关S1和第二开关S2的开启和关闭发生变化，进而根据该点位的变化情况与参考电压模块Vref输出的参考电压进行比较，从而输出特定频率的振荡电路。在这一过程中，通过调整电容C1的电容值，使得比较器COMP的反向输入端的电压与参考电压模块Vref输出的参考电压进行匹配，以实现对输出的时钟信号的频率的调整。

在一个实施例中，电容C1为可调电容，可调电容的受控端为振荡电路的校准端。

具体地，针对现有技术中的芯片内时钟电路，在工作时容易受到温度影响导致频率发生偏移的问题，本实施例中，通过将电容C1设置为可调电容，使得时钟校准模块3能够根据时钟检测模块1输出的第一时钟信号和第二时钟信号进行比较，从而调整电容C1的电容值，使得振荡电路2实际输出的第二时钟信号能够和第一时钟信号保持一致。

在一个实施例中，第一开关S1和第二开关S2的受控端均连接至比较器COMP的输出端。

在一个实施例中，参考电压模块Vref包括：

第三开关S3，第三开关S3的第一端连接外部的参考高电压VH，第三开关S3的第二端连接参考电压模块Vref的输出端；

第四开关S4，第四开关S4的第一端连接外部的参考低电压VL，第四开关S4的第二端连接参考电压模块Vref的输出端。

在一个实施例中，第三开关S3的受控端和第四开关S4的受控端分别连接至比较器COMP的输出端。

具体地，为实现较好的时钟输出效果，本实施例中，通过在参考电压模块Vref中设置第三开关S3和第四开关S4，并分别连接参考高电压VH和参考低电压VL，使得参考电压模块Vref能够根据比较器COMP的输出来调整输出参考高电压VH或参考低电压VL。通过与第一开关S1和第二开关S2相互配合，实现对振荡电路2的输出时钟信号的较好的控制。

在实施过程中，第一电流源I1和第二电流源I2均为直流电源，第一开关S1、第二开关S2、第三开关S3和第四开关S4可采用场效应管(MOSFET)或双极性晶体管(IGBT)实现，其具体极性根据实际器件类型发生改变。初始状态下，比较器comp的反向输入端的节点电压vn为0，输出端电压clk为0。

当开始工作时，第一开关S1和第三开关S3闭合，第二开关S2和第四开关S4断开，电容C1根据第一电流源I1的输出电压开始充电，比较器comp的同向输入端输入参考高电压VH，节点电压vn此时为0值，并随着电容C1的充电逐渐升高，比较器comp输出高电平；

当节点电压vn高于参考高电压VH时，比较器comp的输出电压翻转至低电平，使得第一开关S1和第三开关S3断开，第二开关S2和第四开关S4闭合，使得比较器comp的同向输入端受到参考低电压vl的输入，电容C1通过第二电流源I2放电，节点电压vn逐渐降低。

当节点电压低于参考低电压vl时，比较器comp的输出电压翻转至高电平，使得第一开关S1和第三开关S3闭合，第二开关S2和第四开关S4断开，使得比较器comp的同向输入端受到参考高电压vl的输入，电容C1根据第一电流源I1的输出电压开始充电，随后重复上述过程以使得比较器comp的输出电压发生改变，进而输出时钟信号。

在一个实施例中，校准模块3包括：

锁相环模块31，锁相环模块31的输入端为校准模块3的输入端；

频率控制模块32，频率控制模块32的输入端连接锁相环模块31的输出端，频率控制模块32的输出端为校准模块的输出端。

具体地，针对现有技术中的芯片内时钟电路，在工作时容易受到温度影响导致频率发生偏移的问题，本实施例中，通过在校准模块3中分别构建锁相环模块31和频率控制模块32，其中，锁相环模块31包括一个锁相环分频电路，用于对输入的第一时钟信号和第二时钟信号进行分频。随后，频率控制模块32能够根据锁相环模块31两次输出的结果输出对应的控制信号来改变振荡电路2中的电容C1的电容值，使得振荡电路2输出的第二时钟信号的频率能够符合芯片的频偏需求。

在实施过程中，针对单个校准周期，时钟检测模块1先后向校准模块3输入由外部时钟电路CLK产生的第一时钟信号，和由振荡电路2输出的第二时钟信号，随后，锁相环模块31根据接收到的第一时钟信号对振荡电路2输出的时钟信号进行校准，在校准的过程中，频率控制模块32通过调整振荡电路2中的电容C1的电容值，进而使得第二时钟信号和第一时钟信号保持一致。随后，时钟检测模块1仅输出第二时钟信号，而不再输出外部时钟电路CLK产生的第一时钟信号，使得外部时钟电路CLK可以根据需要关闭，降低了整体的功耗。

上述技术方案具有如下优点或有益效果：

针对现有技术中的芯片内的时钟电路在使用时容易发生频率偏移的问题，本实施例中，通过在芯片内时钟电路中引入时钟检测模块和校准模块，从而可依赖外部时钟电路对芯片内的振荡电路进行校准，随后再由芯片内的振荡电路提供时钟信号，而不依赖外部时钟电路，在实现较为准确的时钟信号输出的情况下降低了电路整体的功耗。

以上仅为本实用新型较佳的实施例，并非因此限制本实用新型的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本实用新型说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本实用新型的保护范围内。

Claims (8)

1.一种芯片内时钟电路，其特征在于，包括：

时钟检测模块，所述时钟检测模块的第一输入端连接振荡电路的输出端，所述时钟检测模块的第二输入端连接外部时钟电路，所述时钟检测模块的输出端连接外部的功能电路；

校准模块，所述校准模块的输入端连接所述时钟检测模块的输出端，所述校准模块的输出端连接所述振荡电路的校准端。

2.根据权利要求1所述的芯片内时钟电路，其特征在于，所述振荡电路包括：

第一电流源，所述第一电流源的输入端连接外部的供电电路，所述第一电流源的输出端连接至第一开关的第一端；

第二电流源，所述第二电流源的输入端连接所述第一开关的第二端，所述第二电流源的输出端连接第二开关的第一端，所述第二开关接地；

比较器，所述比较器的反向输入端连接所述第一开关的第二端，所述比较器的同向输入端连接参考电压模块的输出端；

电容，所述电容的第一端连接所述比较器的反向输入端，所述电容的第二端接地。

3.根据权利要求2所述的芯片内时钟电路，其特征在于，所述电容为可调电容，所述可调电容的受控端为所述振荡电路的校准端。

4.根据权利要求2所述的芯片内时钟电路，其特征在于，所述第一开关和所述第二开关的受控端均连接至所述比较器的输出端。

5.根据权利要求2所述的芯片内时钟电路，其特征在于，所述参考电压模块包括：

第三开关，所述第三开关的第一端连接外部的参考高电压，所述第三开关的第二端连接所述参考电压模块的输出端；

第四开关，所述第四开关的第一端连接外部的参考低电压，所述第四开关的第二端连接所述参考电压模块的输出端。

6.根据权利要求5所述的芯片内时钟电路，其特征在于，所述第三开关的受控端和所述第四开关的受控端分别连接至所述比较器的输出端。

7.根据权利要求5所述的芯片内时钟电路，其特征在于，所述校准模块包括：

锁相环模块，所述锁相环模块的输入端为所述校准模块的输入端；

频率控制模块，所述频率控制模块的输入端连接所述锁相环模块的输出端，所述频率控制模块的输出端为所述校准模块的输出端。

8.根据权利要求1所述的芯片内时钟电路，其特征在于，所述外部时钟电路为晶振电路。

Images