JP4674294B2 - アクティブマトリクス型ディスプレイ装置及びこれを備える電子機器 - Google Patents

アクティブマトリクス型ディスプレイ装置及びこれを備える電子機器 Download PDF

Info

Publication number
JP4674294B2
JP4674294B2 JP2008127454A JP2008127454A JP4674294B2 JP 4674294 B2 JP4674294 B2 JP 4674294B2 JP 2008127454 A JP2008127454 A JP 2008127454A JP 2008127454 A JP2008127454 A JP 2008127454A JP 4674294 B2 JP4674294 B2 JP 4674294B2
Authority
JP
Japan
Prior art keywords
voltage
source
pixel
liquid crystal
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008127454A
Other languages
English (en)
Other versions
JP2009276548A (ja
Inventor
正博 吉賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Chimei Innolux Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chimei Innolux Corp filed Critical Chimei Innolux Corp
Priority to JP2008127454A priority Critical patent/JP4674294B2/ja
Priority to TW098115088A priority patent/TWI501216B/zh
Priority to US12/463,130 priority patent/US8194022B2/en
Priority to CN2009101367290A priority patent/CN101581862B/zh
Publication of JP2009276548A publication Critical patent/JP2009276548A/ja
Application granted granted Critical
Publication of JP4674294B2 publication Critical patent/JP4674294B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/09—Function characteristic transflective
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0456—Pixel structures with a reflective area and a transmissive area combined in one pixel, such as in transflectance pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/028—Improving the quality of display appearance by changing the viewing angle properties, e.g. widening the viewing angle, adapting the viewing angle to the view direction

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、行及び列のマトリクス状に配置された複数の画素と、画素の各列に対応して設けられた複数のソースバスと、画素の各行に対応して設けられた複数のゲートバスと、複数の画素が共通して接続されたコモンバスとを有するアクティブマトリクス型ディスプレイ装置及びこれを備える電子機器に関する。
液晶ディスプレイ（ＬＣＤ）は、電圧による液晶分子の配向の変化を利用して、外光又はバックライト等の光を透過又は遮断することで画像を表示させることができる。現在一般的なＬＣＤの方式として、画面背面のバックライトを光源として表示を行う透過型と、バックライトを設けずに、外光の反射によって表示を行う反射型と、外光の反射及びバックライトを利用する半透過型がある。
透過型は、彩度が高く、暗いところでも見やすいという特徴を有するが、一方で、バックライトを用いるために消費電力が大きく、明るいところでは表示が暗くなるという欠点がある。反射型は、消費電力が小さく、明るいところで見やすいという特徴を有するが、一方で、彩度が低く、暗いところでは表示ができなくなるという欠点がある。そこで、近年、透過型及び反射型を組み合わせた半透過型が注目されている。半透過型の液晶ディスプレイでは、各画素は少なくとも２つのサブピクセルに分割され、それらのサブピクセルは夫々、透過用及び反射用とされる。
また、透過型のＬＣＤは、電圧が印加されていない状態で、白表示であるノーマリホワイト又は黒表示であるノーマリブラックのいずれか一方の表示モードをとる。特に垂直配向（ＶＡ）型の液晶を用いたディスプレイでは、通常はノーマリブラックが採用される。しかし、ノーマリブラックの垂直配向型液晶ディスプレイには、見る角度によってコントラストが変化するという、いわゆる“色つぶれ”の問題がある。
この問題を解決する方法として、一般的に、１つの画素を複数のサブピクセルに分割して、夫々に異なる電圧を印加することが知られている。夫々のサブピクセルは、異なる電圧が印加されることで、その印加電圧に対応した異なる輝度を表す。見た目にはこれらの輝度は平均化されて現れるので、結果として輝度特性が改善され、“色つぶれ”の問題は解消され得る。
このように、１つの画素が複数のサブピクセルに分割される場合には、夫々のサブピクセルに印加されるべき複数の電圧を供給する必要がある。
従来、夫々の画素に複数の電圧を供給する方法として、ゲートライン又はソースラインを複数設けて、夫々の素子に異なる電圧を供給すること（例えば、非特許文献１参照。）や、特定のサブピクセルにおいて液晶セルと直列にコンデンサ等の抵抗素子を設けて、その液晶セルに印加される電圧を、他のサブピクセルの液晶セルに印加される電圧とは異なる電圧とすること（例えば、非特許文献２参照。）等が知られている。
「Novel TFT-LCD Technology for Motion-Blur Reducing Using 120-Hz Driving with McFi」、S-S. Kim等著、セッション１８．１、ＳＩＤ０７ダイジェスト、１００３〜１００６頁 「MVA-LCD with Low Color Shift and High Image Quality」、M-C. Tai等著、セッション１８．２、ＳＩＤ０７ダイジェスト、１００７〜１００９頁
しかし、ゲートライン又はソースラインを複数設ける方法では、画素の開口面積が制限されるという問題がある。また、特定のサブピクセルで液晶セルと直列に抵抗素子を設ける方法では、抵抗素子を直列に接続された液晶セルは、そうでない液晶セルに比べて、印加され得る電圧の上限値が低くなるので、結果として透過率が低下するという問題がある。
本発明は、上記問題を鑑み、画素の開口面積及び透過率を低減することなく、複数の液晶セルを有する画素に複数の異なる電圧を供給することができるアクティブマトリクス型ディスプレイ装置を提供することを目的とする。
上記目的を達成するために、本発明のアクティブマトリクス型ディスプレイ装置は、
行及び列のマトリクス状に配置された複数の画素と、
前記画素の各列に対応して設けられた複数のソースバスと、
前記画素の各行に対応して設けられた複数のゲートバスと、
前記複数の画素が共通して接続されたコモンバスとを有するアクティブマトリクス型ディスプレイ装置であって、
夫々の画素は、
２以上の液晶セルと、
前記液晶セルの夫々に対応して設けられ、前記複数のソースバスの１つから前記液晶セルへ電流を流す２以上の駆動トランジスタと、
前記２以上の駆動トランジスタのうちの少なくとも１つの駆動トランジスタの制御電極と当該行のゲートバスとの間に接続され、当該列のソースバス上の電圧に従って作動する蓄積トランジスタと、
前記少なくとも１つの駆動トランジスタの制御電極と前記コモンバス又は前の行のゲートバスとの間に接続され、前記少なくとも１つの駆動トランジスタを作動させる電圧を前記蓄積トランジスタを介して蓄える蓄積コンデンサとを有する。
これにより、画素の開口面積及び透過率を低減することなく、複数の液晶セルを有する画素に複数の異なる電圧を供給することができるアクティブマトリクス型ディスプレイ装置を提供することができる。
望ましくは、当該アクティブマトリクス型ディスプレイ装置において、前記２以上の駆動トランジスタは、夫々、対応する液晶セルと当該列又は次の列のソースバスとの間に接続される。
望ましくは、当該アクティブマトリクス型ディスプレイ装置において、前記２以上の駆動トランジスタのうち、その制御電極を前記蓄積コンデンサ及び前記蓄積トランジスタに接続されない他の駆動トランジスタは、その制御電極を当該行のゲートバスへ接続される。
望ましくは、当該アクティブマトリクス型ディスプレイ装置は、ハイ又はローを表す２つの一定電圧の間で切り替わる電圧を前記複数のゲートバスの夫々へ供給するゲートドライバと、
所定範囲内で切り替わる可変な電圧を前記複数のソースバスを介して前記複数の画素へ供給するソースドライバと、
前記複数の画素の夫々について前記ソースドライバ又は外部電源のどちらによって電圧を供給すべきかを選択するソース電圧セレクタとを更に有し、
前記ソースドライバの供給電圧は、前記ハイを表す一定電圧よりも低く、前記ローを表す一定電圧よりも高く、
前記外部電源の供給電圧は、前記ハイを表す一定電圧及び前記蓄積トランジスタの閾値電圧の和よりも高い。
また、前記ソース電圧セレクタは、前記ソースバスの夫々に対応して設けられた、相反するスイッチング特性を有する２つのスイッチング素子から成る複数の直列回路を有し、該直列回路は、一方の端子を前記ソースドライバへ接続され、他方の端子を前記外部電源へ接続され、対応するソースバスを前記２つのスイッチング素子の間に接続される。一実施例で、前記直列回路は、ｐ形トランジスタ及びｎ形トランジスタによって形成されるインバータ回路である。
本発明のアクティブマトリクス型ディスプレイ装置は、透過型又は半透過型のディスプレイ装置であっても良い。
また、本発明のアクティブマトリクス型ディスプレイ装置は電子機器で使用され得る。
本発明により、画素の開口面積及び透過率を低減することなく、複数の液晶セルを有する画素に複数の異なる電圧を供給することができるアクティブマトリクス型ディスプレイ装置及びこれを備える電子機器を提供することが可能となる。
以下、添付の図面を参照して、本発明の好ましい実施形態を説明する。
［構成について］
図１は、本発明によるアクティブマトリクス型ディスプレイ装置の構成を一例として表す。図１のディスプレイ装置１は、ディスプレイ部１０と、ソースドライバ１２と、ゲートドライバ１４と、ソース電圧セレクタ１６とを有する。
ディスプレイ部１０は、交差して設けられた複数のソースバスＳ１〜Ｓｍ及びゲートバスＧ１〜Ｇｎ（ｍ、ｎは自然数。）と、それらの交差点に夫々設けられ、行及び列のマトリクス状に配置された複数の画素（明瞭のため図１には図示せず。）と、ディスプレイ部１０の裏側に設けられ、全ての画素が共通して接続されたコモンバス（図示せず。）とを有する。画素の各行は１つのゲートバスを共有し、画素の各列は１つのソースバスを共有する。
ソースドライバ１２は、夫々の画素へ駆動電力を供給するようソースバスＳ１〜Ｓｍを介してディスプレイ部１０へ接続されている。ソースドライバ１２の供給電圧Ｖｓは、所定範囲（一般的に、０から５ボルトの範囲。）内で切り替わる可変な電圧である。ゲートドライバ１４は、夫々の画素のオン／オフを制御するようゲートバスＧ１〜Ｇｎを介してディスプレイ部１０へ接続されている。ゲートドライバ１４の供給電圧Ｖｇは、ハイ（Ｈ）又はロー（Ｌ）を表す２つの一定電圧ＶＨ、ＶＬの間で切り替わる。本例で、ソースドライバの供給電圧Ｖｓは、ゲートドライバ１４の供給電圧Ｖｇとの関係で、ハイを表す一定電圧ＶＨよりも低く、ローを表す一定電圧ＶＬよりも高い。
ソース電圧セレクタ１６は、ディスプレイ部１０とソースドライバ１２との間に接続されており、ディスプレイ部１０の各画素へ供給される駆動電力をソースドライバ１２又は外部電源のどちらによって供給すべきかを、外部から入力される選択信号ＳＥＬ１、ＳＥＬ２、ＳＥＬ３に応じて選択することができる。外部電源は一定電圧Ｖｄを供給する。本例で、外部電源の供給電圧Ｖｄは、ソースドライバ１２の供給電圧Ｖｓよりも高い。更に、ゲートドライバ１４の供給電圧Ｖｇとの関係では、ハイを表す一定電圧ＶＨよりも高い。従って、Ｖｄ＞ＶＨ＞Ｖｓ＞ＶＬの関係が成立する。
また、本例では、ソースドライバ１２に内蔵されたデマルチプレクサ（図示せず。）によって１：３で時分割された電圧信号が供給されるディスプレイ装置を考えており、この場合、画素は３つで一組とみなされる。そのため、選択信号はＳＥＬ１、ＳＥＬ２、ＳＥＬ３の少なくとも３つを必要とする。従って、選択信号の数は、デマルチプレクサによって時分割されて出力される電圧信号の数に依存し、実際には３よりも少ない又は多い数であっても良い。ここで、ソース電圧セレクタ１６の回路構成の一例を図２に示す。
図２のソース電圧セレクタ１６は、ソースバスごとに、相反する特性を有する２つのスイッチング素子、例えば、ｐ形トランジスタ及びｎ形トランジスタの直列接続を有する。ｐ形トランジスタは、そのソース電極をソースドライバ１２へ接続され、そのドレイン電極をｎ形トランジスタのドレイン電極へ接続されている。ｎ形トランジスタのソース電極は、外部電源の供給電圧Ｖｄへ接続されている。ｐ形トランジスタ及びｎ形トランジスタのゲート電極は共に、選択信号ＳＥＬ１、ＳＥＬ２又はＳＥＬ３のいずれか１つへ接続されている。ｐ形トランジスタ及びｎ形トランジスタのドレイン電極は、また、対応するソースバスＳ１〜Ｓｍへ接続されている。なお、ソース電圧セレクタ１６は、トランジスタに限らず、他のスイッチング素子を用いることもできる。
ｐ形トランジスタ及びｎ形トランジスタの閾値電圧をＶｔｈとすると、選択信号として外部電源の供給電圧Ｖｄ及びトランジスタの閾値電圧Ｖｔｈの和（Ｖｄ＋Ｖｔｈ）よりも大きい電圧が入力されるならば、ｎ形トランジスタはオン状態となり、外部電源からソースバスへ一定電圧Ｖｄが供給される。このとき、ｐ形トランジスタはオフ状態にある。一方、選択信号として、ソースバス１２の供給電圧Ｖｓからトランジスタの閾値電圧Ｖｔｈを引いた値（Ｖｓ−Ｖｔｈ）よりも小さい電圧（例えば、−０．６Ｖ。）が入力されるならば、ｐ形トランジスタはオン状態となり、ソースバス１２からソースバスへ可変電圧Ｖｓが供給される。このとき、ｎ形トランジスタはオフ状態にある。
このように、ソース電圧セレクタ１６は、外部から入力される選択信号ＳＥＬ１、ＳＥＬ２、ＳＥＬ３に応じて、ディスプレイ部１０の各画素へ供給される駆動電力をソースドライバ１２又は外部電源のどちらによって供給すべきかを選択することができる。
図３は、本発明による画素の構造を一例として表す。
例えば、半透過型のディスプレイ装置では、夫々の画素は、透過用及び反射用の２つのサブピクセルに少なくとも分割され、更に、“色つぶれ”の問題に対処するために、透過用サブピクセルが少なくとも２つに分割される。本例は、このように少なくとも３つのサブピクセルに分割された半透過型ディスプレイ装置の画素を例とする。この場合、図３に表されるように、画素３ａ、３ｂは、３つ液晶セルＬ１〜Ｌ３と、夫々の液晶セルに対応して設けられた駆動トランジスタＴ１〜Ｔ３とを有する。更に、本発明に従って、画素は、蓄積トランジスタＴｒ及び蓄積コンデンサＣを更に有する。
図３（ａ）の画素３ａで、全ての液晶セルＬ１〜Ｌ３は、その一方の端子を所定の一定電位（例えば、０ボルト。）を有するコモンバスｌｃｏｍへ接続されている。
第１の液晶セルＬ１の他方の端子は、対応する第１の駆動トランジスタＴ１のドレイン電極へ接続され、第１の駆動トランジスタＴ１のソース電極は、ｉ列目のソースバスＳｉへ接続されている。また、第２の液晶セルＬ２の他方の端子は、対応する第２の駆動トランジスタＴ２のドレイン電極へ接続され、第２の駆動トランジスタＴ２のソース電極は、次の列のソースバスＳｉ＋１へ接続されている。第１及び第２の駆動トランジスタＴ１、Ｔ２のゲート電極は共に、一方の端子をコモンバスｌｃｏｍに接続された蓄積コンデンサＣの他方の端子へ接続されている。
また、第１及び第２の駆動トランジスタＴ１、Ｔ２のゲート電極は、蓄積トランジスタＴｒのドレイン電極へ接続されている。蓄積トランジスタＴｒは、そのソース電極をｊ行目のゲートバスＧｊへ接続され、そのゲート電極をｉ列目のソースバスＳｉへ接続されている。従って、蓄積トランジスタＴｒがオンすると、ｊ行目のゲートバスＧｊ上の電圧は、蓄積トランジスタＴｒを介して蓄積コンデンサＣに充電される。その後、蓄積トランジスタＴｒがオフすると、蓄積コンデンサＣの充電電圧によって、第１及び第２のトランジスタＴ１、Ｔ２がオンし、第１の液晶セルＬ１にはｉ列目のソースバスＳｉ上の電圧が、第２の液晶セルＬ２には次の列のソースバスＳｉ＋１上の電圧が、夫々印加される。
なお、蓄積トランジスタＴｒがオンするためには、そのゲート電極へ印加される電圧が、そのソース電極の電圧及びトランジスタＴｒ自体の閾値電圧の和よりも大きくなければならない。言い換えると、外部電源の供給電圧Ｖｄは、ゲートバス上のハイ時の電圧ＶＨ及び蓄積トランジスタＴｒの閾値電圧の和よりも大きくなければならない。
第３の液晶セルＬ３の他方の端子は、対応する第３の駆動トランジスタＴ３のドレイン電極へ接続されている。第３の駆動トランジスタＴ３は、そのソース電極をｉ列目のソースバスＳｉへ接続され、そのゲート電極をｊ行目のゲートバスＧｊへ接続されている。従って、第３の駆動トランジスタＴ３がオンすると、ｉ列目のソースバスＳｉ上の電圧は、第３の駆動トランジスタＴ３を介して第３の液晶セルＬ３に印加される。
一方、図３（ｂ）の画素３ｂは、蓄積コンデンサＣの端子がコモンバスｌｃｏｍではなく前の行のゲートバスＧｊ−１へ接続されている点で、図３（ａ）の画素３ａとは異なる。その他の構成は同じである。
なお、本例では、駆動トランジスタＴ１〜Ｔ３及び蓄積トランジスタＴｒとしてｎ形トランジスタが用いられるが、ｐ形トランジスタが用いられても良い。
図４は、３つで一組の画素の構造を一例として表す。
第１の画素３１、第２の画素３２及び第３の画素３３によって一組の画素が構成される。画素３１、３２及び３３は全て同じ構造を有し、例えば、図３（ａ）に表される構造を有する。
以下、図４の画素構造を例として、本発明による画素の駆動動作を説明する。しかし、図４の各画素が図３（ｂ）に表される構造を有していたとしても、その動作は基本的には同じである。
［動作について］
図５は、図４に表される構造を有する画素３１、３２及び３３の駆動を説明するタイミング図である。ＳＥＬ１、ＳＥＬ２、ＳＥＬ３は、外部からソース電圧セレクタ１６に入力される選択信号を表す。Ｇｊは、ゲートドライバ１４からｊ行目のゲートバスに供給される制御信号を表す。Ｓｉ、Ｓｉ＋１、Ｓｉ＋２、Ｓｉ＋３は、ソースドライバ１２又は外部電源からｉ〜ｉ＋３列目のソースバスの夫々に供給される電圧を表す。Ｖ（Ｃ１）は、第１の画素３１の蓄積コンデンサＣ１に充電される電圧を表す。Ｖ（Ｌ１１）、Ｖ（Ｌ１２）、Ｖ（Ｌ１３）は、第１の画素の第１、第２及び第３の液晶セルＬ１１、Ｌ１２、Ｌ１３の夫々に充電される電圧を表す。
ｊ行目の画素の走査開始前、即ち、（ｊ−１）行目の画素が駆動されている状態では、ｊ行目のゲートバスＧｊはロー（Ｌ）のままであり、各ソースバスＳ１〜Ｓｍには（ｊ−１）行目の画素の夫々を駆動するための所定電圧Ｖｐ１〜Ｖｐｍがある。従って、全ての画素３１、３２及び３３において、蓄積トランジスタＴｒ１、Ｔｒ２及びＴｒ３はオンする。しかし、ゲートバスＧｊはローであるから、駆動トランジスタＴ１１及びＴ１２、Ｔ２１及びＴ２２並びにＴ３１及びＴ３２はオンせず、そのソース−ドレイン間に電流は流れない。
その後、時間ｔ１で、（ｊ−１）行目のゲートバスＧｊ−１が完全にローになり、一方、ｊ行目のゲートバスＧｊがハイ（Ｈ）になると、ｊ行目の画素の走査は開始される。同時に、ｉ列目のソースバスＳｉ及び（ｉ＋３）列目のソースバスＳｉ＋３に対応するソース電圧セレクタ１６の選択信号、例えば、ＳＥＬ１はハイ（即ち、外部電源の供給電圧Ｖｄ及びトランジスタの閾値電圧Ｖｔｈの和（Ｖｄ＋Ｖｔｈ）よりも大きい電圧）になり、ソースバスＳｉ及びＳｉ＋３上に外部電源から供給される電圧Ｖｄが現れる。
このとき、第１の画素３１では、蓄積トランジスタＴｒ１はオンしたままである。そして、ゲートバスＧｊがハイであるから、蓄積トランジスタＴｒ１のソース−ドレイン間には電流が流れ、蓄積コンデンサＣ１は電圧ＶＨに充電される。また、第２の駆動トランジスタＴ１２のゲート電極の電位はゲートバスＧｊ上の電圧Ｖｇ＝ＶＨに等しく、電圧ＶＨは（ｉ＋１）列目のソースバスＳｉ＋１上にある所定電圧Ｖｐ（ｉ＋１）よりも高いから、第２の駆動トランジスタＴ１２はオンし、対応する第２の液晶セルＬ１２に電流が流れる。これにより、第２の液晶セルＬ１２は、（ｉ＋１）列目のソースバスＳｉ＋１上にある電圧Ｖｐ（ｉ＋１）に充電される。
また、第２及び第３の画素３２、３３では、ｊ行目のゲートバスＧｊがハイになったことで、夫々、第３の駆動トランジスタＴ２３及びＴ３３がオンする。従って、この第３の駆動トランジスタＴ２３及びＴ３３に対応する夫々の第３の液晶セルＬ２３及びＬ３３に電流が流れ、第２の画素３２の液晶セルＬ２３は、駆動トランジスタＴ２３を介して、（ｉ＋１）列目のソースバスＳｉ＋１上にある電圧Ｖｐ（ｉ＋１）に充電され、第３の画素３３の液晶セルＬ３３は、駆動トランジスタＴ３３を介して、（ｉ＋２）列目のソースバスＳｉ＋２上にある電圧Ｖｐ（ｉ＋２）に充電される。
第１の画素３１の蓄積コンデンサＣ１の充電完了後、時間ｔ２で、選択信号ＳＥＬ１はロー（即ち、ソースバス１２の供給電圧Ｖｓからトランジスタの閾値電圧Ｖｔｈを引いた値（Ｖｓ−Ｖｔｈ）よりも小さい電圧）になり、ソースバスＳｉ及びＳｉ＋３上には、夫々、ソースドライバ１２から供給される電圧Ｖｓ＝Ｖ ｐ１１ が現れる。ｉ列目のソースバスＳｉ上の電圧Ｖｐ１１は、第１の画素３１の第１の液晶セルＬ１１の動作に必要とされる電圧である。電圧Ｖｐ１１はゲートバスＧｊ上の電圧Ｖｇ＝ＶＨよりも低いから、第１の画素３１では、蓄積トランジスタＴｒ１はオフするが、第３の駆動トランジスタＴ１３はオンし、対応する液晶セルＬ１３に電流が流れる。これにより、第３の液晶セルＬ１３は駆動電圧Ｖｐ１１に充電される。また、このとき、蓄積コンデンサＣ１に充電された電圧ＶＨにより、第１及び第２の駆動トランジスタＴ１１、Ｔ１２がオンし、対応する夫々の液晶セルＬ１１及びＬ１２に電流が流れる。これにより、第１の液晶セルＬ１１も駆動電圧Ｖｐ１１に充電される。一方、第２の液晶セルＬ１２は、（ｉ＋１）列目のソースバスＳｉ＋１上にある電圧Ｖｐ（ｉ＋１）に充電されたままである。
次に、時間ｔ３で、ソースドライバ１２によって（ｉ＋１）列目のソースバスＳｉ＋１へ新たに電圧Ｖｐ１２が供給される。この電圧Ｖｐ１２は、第１の画素３１の第２の液晶セルＬ１２の動作に必要とされる電圧である。このとき、各画素のトランジスタの状態は変化しないが、第１の画素の３１の第２の液晶Ｌ１２及び第２の画素３２の第３の液晶Ｌ２３は、対応する夫々の駆動トランジスタＴ１２、Ｔ２３を介して、（ｉ＋１）列目のソースバスＳｉ＋１上のＶｐ１２に充電される。
その後、時間ｔ４で、ｊ行目のゲートバスＧｊはローになる。従って、全ての画素３１、３２及び３３において、第３の駆動トランジスタＴ１３、Ｔ２３及びＴ３３はオフするが、蓄積トランジスタＴｒ１、Ｔｒ２、Ｔｒ３は再びオンする。これによって、第１の画素３１では、蓄積コンデンサＣ１が放電され、その結果、第１及び第２の駆動トランジスタＴ１１、Ｔ１２はオフする。
時間ｔ５で、ｊ行目のゲートバスＧｊが再びハイになると同時に、ｉ＋１列目のソースバスＳｉ＋１に対応するソース電圧セレクタ１６の選択信号ＳＥＬ２はハイになり、ソースバスＳｉ＋１に外部電源から供給される電圧Ｖｄが現れる。
このとき、第２の画素３２では、蓄積トランジスタＴｒ２はオンしたままである。そして、ゲートバスＧｊがハイであるから、蓄積トランジスタＴｒ２のソース−ドレイン間には電流が流れ、蓄積コンデンサＣ２は電圧ＶＨに充電される。また、第２の駆動トランジスタＴ２２のゲート電極の電位はゲートバスＧｊ上の電圧Ｖｇ＝ＶＨに等しく、電圧ＶＨは（ｉ＋２）列目のソースバスＳｉ＋２上にある所定電圧Ｖｐ（ｉ＋２）よりも高いから、第２の駆動トランジスタＴ２２はオンし、対応する第２の液晶セルＬ２２に電流が流れる。これにより、第２の液晶セルＬ２２は、（ｉ＋２）列目のソースバスＳｉ＋２上にある電圧Ｖｐ（ｉ＋２）に充電される。
また、第１及び第３の画素３１、３３では、ｊ行目のゲートバスＧｊがハイになったことで、夫々、第３の駆動トランジスタＴ１３及びＴ３３がオンする。従って、第３の駆動トランジスタＴ１３及びＴ３３に対応する夫々の第３の液晶セルＬ１３及びＬ３３に電流が流れる。しかし、既に、第３の液晶セルＬ１３及びＬ３３は、夫々、ｉ列目のソースバスＳｉ上にある電圧Ｖｐ１１及び（ｉ＋２）列目のソースバスＳｉ＋２上にある電圧Ｖｐ（ｉ＋２）に充電されている。
第２の画素３２の蓄積コンデンサＣ２の充電完了後、時間ｔ６で、選択信号ＳＥＬ２はローになり、ソースバスＳｉ＋１上にソースドライバ１２から供給される電圧Ｖｓ＝Ｖｐ２１が現れる。この電圧Ｖｐ２１は、第２の画素３２の第１の液晶セルＬ２１の動作に必要とされる電圧である。電圧Ｖｐ２１はゲートバスＧｊ上の電圧Ｖｇ＝ＶＨよりも低いから、第２の画素３２では、蓄積トランジスタＴｒ２はオフするが、第３の駆動トランジスタＴ２３はオンし、対応する液晶セルＬ２３に電流が流れる。これにより、第３の液晶セルＬ２３は駆動電圧Ｖｐ２１に充電される。また、このとき、蓄積コンデンサＣ２に充電された電圧ＶＨにより、第１及び第２の駆動トランジスタＴ２１、Ｔ２２がオンし、対応する夫々の液晶セルＬ２１及びＬ２２に電流が流れる。これにより、第１の液晶セルＬ２１も駆動電圧Ｖｐ２１に充電される。一方、第２の液晶セルＬ２２は、（ｉ＋２）列目のソースバスＳｉ＋２上にある電圧Ｖｐ（ｉ＋２）に充電されたままである。
次に、時間ｔ７で、ソースドライバ１２によって（ｉ＋２）列目のソースバスＳｉ＋２へ新たに電圧Ｖｐ２２が供給される。この電圧Ｖｐ２２は、第２の画素３２の第２の液晶セルＬ２２を駆動するための駆動電圧である。このとき、各画素のトランジスタの状態は変化しないが、第２の画素の３２の第２の液晶Ｌ２２及び第３の画素３３の第３の液晶Ｌ３３は、対応する夫々の駆動トランジスタＴ２２、Ｔ３３を介して、（ｉ＋２）列目のソースバスＳｉ＋２上のＶｐ２２に充電される。
その後、時間ｔ８で、ｊ行目のゲートバスＧｊはローになる。従って、全ての画素３１、３２及び３３において、第３の駆動トランジスタＴ１３、Ｔ２３及びＴ３３はオフするが、蓄積トランジスタＴｒ１、Ｔｒ２、Ｔｒ３は再びオンする。これによって、第２の画素３２では、蓄積コンデンサＣ２が放電され、その結果、第１及び第２の駆動トランジスタＴ２１、Ｔ２２はオフする。
時間ｔ９で、ｊ行目のゲートバスＧｊが再びハイになると同時に、ｉ＋２列目のソースバスＳｉ＋２に対応するソース電圧セレクタ１６の選択信号ＳＥＬ３はハイになり、ソースバスＳｉ＋２に外部電源から供給される電圧Ｖｄが現れる。
このとき、第３の画素３３では、蓄積トランジスタＴｒ３はオンしたままである。そして、ゲートバスＧｊがハイであるから、蓄積トランジスタＴｒ３のソース−ドレイン間には電流が流れ、蓄積コンデンサＣ３は電圧ＶＨに充電される。また、第２の駆動トランジスタＴ３２のゲート電極の電位はゲートバスＧｊ上の電圧Ｖｇ＝ＶＨに等しく、電圧ＶＨは（ｉ＋３）列目のソースバスＳｉ＋３上にある所定電圧Ｖｐ１１ よりも高いから、第２の駆動トランジスタＴ３２はオンし、対応する第２の液晶セルＬ３２に電流が流れる。これにより、第２の液晶セルＬ３２は、（ｉ＋３）列目のソースバスＳｉ＋３上にある電圧Ｖｐ１１ に充電される。
また、第１及び第２の画素３１、３２では、ｊ行目のゲートバスＧｊがハイになったことで、夫々、第３の駆動トランジスタＴ１３及びＴ２３がオンする。従って、第３の駆動トランジスタＴ１３及びＴ２３に対応する夫々の第３の液晶セルＬ１３及びＬ２３に電流が流れる。しかし、既に、第３の液晶セルＬ１３及びＬ３３は、夫々、ｉ列目のソースバスＳｉ上にある電圧Ｖｐ１１及び（ｉ＋１）列目のソースバスＳｉ＋２上にある電圧Ｖｐ２１に充電されている。
第３の画素３３の蓄積コンデンサＣ３の充電完了後、時間ｔ１０で、選択信号ＳＥＬ３はローになり、ソースバスＳｉ＋２上にソースドライバ１２から供給される電圧Ｖｓ＝Ｖｐ３１が現れる。この電圧Ｖｐ３１は、第３の画素３３の第１の液晶セルＬ３１の動作に必要とされる電圧である。電圧Ｖｐ３１はゲートバスＧｊ上の電圧Ｖｇ＝ＶＨよりも低いから、第３の画素３３では、蓄積トランジスタＴｒ３はオフするが、第３の駆動トランジスタＴ３３はオンし、対応する液晶セルＬ３３に電流が流れる。これにより、第３の液晶セルＬ３３は駆動電圧Ｖｐ３１に充電される。また、このとき、蓄積コンデンサＣ３に充電された電圧ＶＨにより、第１及び第２の駆動トランジスタＴ３１、Ｔ３２がオンし、対応する夫々の液晶セルＬ３１及びＬ３２に電流が流れる。これにより、第１の液晶セルＬ３１も駆動電圧Ｖｐ３１に充電される。一方、第２の液晶セルＬ３２は、（ｉ＋３）列目のソースバスＳｉ＋３上にある電圧Ｖｐ１１ に充電されたままである。
次に、時間ｔ１１で、ソースドライバ１２によってｉ列目のソースバスＳｉ及び（ｉ＋３）列目のソースバスＳｉ＋３へ新たに、夫々、電圧Ｖｐ０２及びＶｐ３２が供給される。電圧Ｖｐ３２は、第３の画素３３の第２の液晶セルＬ３２の動作に必要とされる電圧である。このとき、各画素のトランジスタの状態は変化しないが、第３の画素の３３の第２の液晶Ｌ３２は、対応する駆動トランジスタＴ３２を介して、（ｉ＋３）列目のソースバスＳｉ＋３上のＶｐ３２に充電され、一方、第１の画素３１の第３の液晶Ｌ１３は、対応する駆動トランジスタＴ１３を介して、ｉ列目のソースバスＳｉ上のＶｐ０２に充電される。
その後、時間ｔ１２で、ｊ行目のゲートバスＧｊはローになる。従って、全ての画素３１、３２及び３３において、第３の駆動トランジスタＴ１３、Ｔ２３及びＴ３３はオフするが、蓄積トランジスタＴｒ１、Ｔｒ２、Ｔｒ３は再びオンする。これによって、第３の画素３３では、蓄積コンデンサＣ３が放電され、その結果、第１及び第２の駆動トランジスタＴ３１、Ｔ３２はオフする。
時間ｔ１３で、ｊ行目のゲートバスＧｊが再びハイになると、全ての画素３１、３２及び３３において、蓄積トランジスタＴｒ１、Ｔｒ２、Ｔｒ３はオフするが、第３の駆動トランジスタＴ１３、Ｔ２３及びＴ３３は再びオンする。
時間ｔ１４で、ｉ列目のソースバスＳｉ上にソースドライバ１２から供給される電圧Ｖｓ＝Ｖｐ１３が現れる。この電圧Ｖｐ１３は、第１の画素３１の第３の液晶セルＬ１３の動作に必要とされる電圧である。ゲート電極Ｇｊは依然としてハイのままであるから、第１の画素３１の第３の液晶セルＬ１３は、対応する第３の駆動トランジスタＴ１３を介して駆動電圧Ｖｐ１３に充電される。
次に、時間ｔ１５で、ｉ＋１列目のソースバスＳｉ＋１上にソースドライバ１２から供給される電圧Ｖｓ＝Ｖｐ２３が現れる。この電圧Ｖｐ２３は、第２の画素３２の第３の液晶セルＬ２３の動作に必要とされる電圧である。ゲート電極Ｇｊは依然としてハイのままであるから、第２の画素３２の第３の液晶セルＬ２３は、対応する第３の駆動トランジスタＴ２３を介して駆動電圧Ｖｐ２３に充電される。
次に、時間ｔ１６で、ｉ＋２列目のソースバスＳｉ＋２上にソースドライバ１２から供給される電圧Ｖｓ＝Ｖｐ３３が現れる。この電圧Ｖｐ３３は、第３の画素３３の第３の液晶セルＬ３３の動作に必要とされる駆動電圧である。ゲート電極Ｇｊは依然としてハイのままであるから、第３の画素３３の第３の液晶セルＬ３３は、対応する第３の駆動トランジスタＴ３３を介して駆動電圧Ｖｐ３３に充電される。
最後に、時間ｔ１７で、ｊ行目のゲートバスＧｊはローになる。従って、全ての画素３１、３２及び３３において、第３の駆動トランジスタＴ１３、Ｔ２３及びＴ３３はオフし、蓄積トランジスタＴｒ１、Ｔｒ２、Ｔｒ３はオンする。
時間ｔ１からｔ１７の間の一連の動作によって、各画素３１、３２、３３の全ての液晶セルは所要電圧を印加され得る。
このように、少なくとも１つの駆動トランジスタ（本実施例では２つの駆動トランジスタ）のゲート電極と当該行のゲートバスＧｊとの間に接続され、当該列のソースバスＳｉ上の電圧に従って作動する蓄積トランジスタと、蓄積トランジスタを介して、その少なくとも１つの駆動トランジスタを作動させる電圧を蓄える蓄積コンデンサとを設けることで、画素の開口面積及び透過率を低減することなく、複数の液晶セルを有する画素に複数の異なる電圧を供給することが可能となる。
本発明のアクティブマトリクス型ディスプレイ装置は、特に、携帯電話、パーソナルデジタルアシスタント（ＰＤＡ）、携帯オーディオプレーヤ及び携帯ゲーム機のような携帯機器にとって有用である。上述したように、本発明によれば、複数の液晶セルを有する画素に複数の異なる電圧を供給することができるアクティブマトリクス型ディスプレイ装置を提供する際に、画素の開口面積及び透過率を低減することがないので、即ち、同じ開口面積及び透過率を保つために装置を大型化する必要がないので、携帯機器のような大型化が困難な機器でも実施に適する。しかし、本発明は、当然、携帯機器に限らず、テレビ受像機及びパーソナルコンピュータ（ＰＣ）のような家電機器等の電子機器全般に適用され得る。特に、複数の液晶セルを有する画素に複数の異なる電圧を供給することが可能となることで“色つぶれ”の問題が解消され得るので、広角視野を要求されるモニタにとって有用である。
［変形例］
これまで、夫々の画素が少なくとも３つのサブピクセルに分割された半透過型ディスプレイ装置を例として説明してきたが、当然、夫々の画素が少なくとも２つのサブピクセルに分割された透過型ディスプレイ装置で本発明を実施することも可能である。
図６は、透過型ディスプレイ装置における本発明による画素の構造の一例を表す。
図６（ａ）の画素４ａは、２つの液晶セルＬａ１、Ｌａ２と、夫々の液晶セルに対応して設けられた駆動トランジスタＴａ１、Ｔａ２と、蓄積トランジスタＴｒ及び蓄積コンデンサＣとを有する。液晶セルＬａ１、Ｌａ２はいずれも、その一方の端子を所定の一定電位（例えば、０ボルト。）を有するコモンバスｌｃｏｍへ接続されている。
第１の液晶セルＬａ１の他方の端子は、対応する第１の駆動トランジスタＴａ１のドレイン電極へ接続され、第１の駆動トランジスタＴａ１のソース電極は、ｉ列目のソースバスＳｉへ接続されている。また、第２の液晶セルＬａ２の他方の端子は、対応する第２の駆動トランジスタＴａ２のドレイン電極へ接続され、第２の駆動トランジスタＴａ２のソース電極は、次の列のソースバスＳｉ＋１へ接続されている。第１及び第２の駆動トランジスタＴａ１、Ｔａ２のゲート電極は共に、一方の端子をコモンバスｌｃｏｍに接続された蓄積コンデンサＣの他方の端子へ接続されている。
また、第１及び第２の駆動トランジスタＴａ１、Ｔａ２のゲート電極は、蓄積トランジスタＴｒのドレイン電極へ接続されている。蓄積トランジスタＴｒは、そのソース電極をｊ行目のゲートバスＧｊへ接続され、そのゲート電極をｉ列目のソースバスＳｉへ接続されている。従って、蓄積トランジスタＴｒがオンすると、ｊ行目のゲートバスＧｊ上の電圧は、蓄積トランジスタＴｒを介して蓄積コンデンサＣに充電される。その後、蓄積トランジスタＴｒがオフすると、蓄積コンデンサＣの充電電圧によって、第１及び第２のトランジスタＴａ１、Ｔａ２がオンし、第１の液晶セルＬａ１にはｉ列目のソースバスＳｉ上の電圧が、第２の液晶セルＬａ２には次の列のソースバスＳｉ＋１上の電圧が、夫々印加される。
図６（ｂ）の画素４ｂは、第２の液晶セルＬｂ２に対応する駆動トランジスタＴｂ２が、そのソース電極を、第１の駆動トランジスタＴａ１と同じく、ｉ列目のソースバスＳｉへ接続され、そのゲート電極を、蓄積トランジスタＴｒを介さずにｊ行目のゲートバスＧｊへ直接に接続されている点で、図６（ａ）の画素４ａとは異なる。従って、第２の駆動トランジスタＴｂ２がオンすると、第２の液晶セルＬｂ２には、第２の駆動トランジスタＴｂ２を介してｉ列目のソースバスＳｉ上の電圧が印加される。
図６（ｃ）の画素４ｃは、第１の液晶セルＬｃ１に対応する駆動トランジスタＴｃ１がそのソース電極を、第１の駆動トランジスタＴａ１と同じく、ｉ列目のソースバスＳｉへ接続され、そのゲート電極を、蓄積トランジスタＴｒを介さずにｊ行目のゲートバスＧｊへ直接に接続されている点で、図６（ａ）の画素４ａとは異なる。従って、第１の駆動トランジスタＴｃ１がオンすると、第１の液晶セルＬｃ１には、第１の駆動トランジスタＴｃ１を介してｉ列目のソースバスＳｉ上の電圧が印加される。
このように、夫々の画素が少なくとも２つのサブピクセルに分割された透過型ディスプレイ装置でも本発明を実施することが可能である。
なお、図６に表される例では、蓄積コンデンサの一方の端子はコモンノードｌｃｏｍへ接続されるが、図３（ｂ）に表されるように前の行のゲートノードＧｊ−１へ接続されても良い。また、駆動トランジスタ及び蓄積トランジスタとして、ｎ形トランジスタ又はｐ形トランジスタのどちらが用いられても良い。
以上、発明を実施するための最良の形態について説明を行ったが、本発明は、この最良の形態で述べた実施の形態に限定されるものではない。本発明の主旨を損なわない範囲で変更することが可能である。
本発明によるアクティブマトリクス型ディスプレイ装置の構成の一例を表す。 図１のソース電圧セレクタの回路構成の一例を表す。 本発明による画素の構造の一例を表す。 ３つで一組の画素の構造を一例として表す。 図４に表される構造を有する画素の駆動を説明するタイミング図である。 本発明による画素の構造の他の例を表す。
符号の説明
１ アクティブマトリクス型ディスプレイ装置
１０ ディスプレイ部
１２ ソースドライバ
１４ ゲートドライバ
１６ ソース電圧セレクタ
Ｓ１〜Ｓｍ ソースバス
Ｇ１〜Ｇｎ ゲートバス
ｌｃｏｍ コモンバス
ＳＥＬ１，ＳＥＬ２，ＳＥＬ３ 選択信号
３ａ，３ｂ，４ａ，４ｂ，４ｃ 画素
Ｌ１〜Ｌ３ 液晶セル
Ｔ１〜Ｔ３ 駆動トランジスタ
Ｔｒ 蓄積トランジスタ
Ｃ 蓄積コンデンサ

Claims (6)

  1. 行及び列のマトリクス状に配置された複数の画素と、
    前記画素の各列ごとに夫々設けられ、前記画素の夫々に給電する複数のソースバスと、
    前記画素の各行ごとに夫々設けられ、前記画素の夫々に該画素の夫々のオン／オフを制御する制御信号を供給する複数のゲートバスと、
    前記複数の画素が共通して接続され、該複数の画素に共通電位を供給するコモンバスとを有するアクティブマトリクス型ディスプレイ装置であって、
    夫々の画素は、
    夫々の一方の端子が前記コモンバスに接続されている、少なくとも１つの第１液晶セル及び少なくとも１つの第２液晶セルを有する複数の液晶セルと、
    前記第１液晶セルの他方の端子と、当該画素の列又は次の列に対して設けられているソースバスとの間を接続する少なくとも１つの第１駆動トランジスタと、
    前記第２液晶セルの他方の端子と、当該画素の列又は次の列に対して設けられているソースバスとの間を接続し、制御電極が当該画素の行に対して設けられているゲートバスに接続された少なくとも１つの第２駆動トランジスタと、
    前記第１駆動トランジスタの制御電極と当該画素の行に対して設けられているゲートバスとの間に接続され、当該画素の列に対して設けられているソースバス上の電圧に従って作動する蓄積トランジスタと、
    前記蓄積トランジスタと前記第１駆動トランジスタの前記制御電極で接続された前記第１駆動トランジスタを作動させるための電圧を当該画素の行に対して設けられているゲートバスから前記蓄積トランジスタを介して蓄えるように、その第１駆動トランジスタの前記制御電極と前記コモンバス又は当該画素の行の前の行に対して設けられているゲートバスとの間に接続される蓄積コンデンサとを有するアクティブマトリクス型ディスプレイ装置。
  2. 前記複数のソースバスを介して前記複数の画素へ給電するソースドライバと、
    前記ソースドライバと前記複数の画素のマトリクス配置との間に接続され、前記複数の画素の夫々について前記ソースドライバ又は外部電源のどちらによって給電すべきかを選択するソース電圧セレクタとを更に有し、
    前記ソースドライバの供給電圧は、前記制御信号の最大電圧から最低電圧の間の範囲内で変化する可変な電圧であり、
    前記外部電源の供給電圧は、前記制御信号の前記最大電圧及び前記蓄積トランジスタの閾値電圧の和よりも高い、請求項１記載のアクティブマトリクスディスプレイ装置。
  3. 前記ソース電圧セレクタは、前記ソースバスの夫々に対応して設けられた、相反するスイッチング特性を有する２つのスイッチング素子から成る複数の直列回路を有し、
    前記直列回路は、一方の端子を前記ソースドライバへ接続され、他方の端子を前記外部電源へ接続され、対応するソースバスを前記２つのスイッチング素子の間に接続される、請求項２記載のアクティブマトリクス型ディスプレイ装置。
  4. 前記直列回路は、ｐ形トランジスタ及びｎ形トランジスタによって形成されるインバータ回路である、請求項３記載のアクティブマトリクス型ディスプレイ装置。
  5. 透過型又は半透過型のディスプレイ装置である、請求項１乃至４のうちいずれか一項記載のアクティブマトリクス型ディスプレイ装置。
  6. 請求項１乃至５のうちいずれか一項記載のアクティブマトリクス型ディスプレイ装置を備える電子機器。
JP2008127454A 2008-05-14 2008-05-14 アクティブマトリクス型ディスプレイ装置及びこれを備える電子機器 Expired - Fee Related JP4674294B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008127454A JP4674294B2 (ja) 2008-05-14 2008-05-14 アクティブマトリクス型ディスプレイ装置及びこれを備える電子機器
TW098115088A TWI501216B (zh) 2008-05-14 2009-05-07 主動矩陣型顯示裝置及具其之電子裝置
US12/463,130 US8194022B2 (en) 2008-05-14 2009-05-08 Active matrix display device and electronic device having the same
CN2009101367290A CN101581862B (zh) 2008-05-14 2009-05-13 主动矩阵型显示装置及具其的电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008127454A JP4674294B2 (ja) 2008-05-14 2008-05-14 アクティブマトリクス型ディスプレイ装置及びこれを備える電子機器

Publications (2)

Publication Number Publication Date
JP2009276548A JP2009276548A (ja) 2009-11-26
JP4674294B2 true JP4674294B2 (ja) 2011-04-20

Family

ID=41315810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008127454A Expired - Fee Related JP4674294B2 (ja) 2008-05-14 2008-05-14 アクティブマトリクス型ディスプレイ装置及びこれを備える電子機器

Country Status (4)

Country Link
US (1) US8194022B2 (ja)
JP (1) JP4674294B2 (ja)
CN (1) CN101581862B (ja)
TW (1) TWI501216B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4735998B2 (ja) * 2009-02-20 2011-07-27 奇美電子股▲ふん▼有限公司 アクティブマトリックス液晶表示装置及びその駆動方法
WO2011068028A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and method for manufacturing the same
TWI409760B (zh) 2009-12-17 2013-09-21 Au Optronics Corp 具畫素資料自我保持機能之有機發光顯示裝置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09113933A (ja) * 1995-10-19 1997-05-02 Matsushita Electric Ind Co Ltd 薄膜トランジスタ液晶表示素子
JPH09329807A (ja) * 1996-06-12 1997-12-22 Toshiba Corp 液晶表示装置
JP2001159883A (ja) * 1999-09-20 2001-06-12 Seiko Epson Corp 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器
JP2003255305A (ja) * 2002-02-27 2003-09-10 Fujitsu Display Technologies Corp 液晶表示装置及びその駆動方法
JP2006119539A (ja) * 2004-10-25 2006-05-11 Sharp Corp 液晶表示装置
JP2006309239A (ja) * 2005-04-26 2006-11-09 Samsung Electronics Co Ltd 液晶表示装置
JP2007218974A (ja) * 2006-02-14 2007-08-30 Hitachi Displays Ltd 表示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3175001B2 (ja) * 1996-02-23 2001-06-11 キヤノン株式会社 液晶表示装置及びその駆動方法
JP4206693B2 (ja) * 2002-05-17 2009-01-14 株式会社日立製作所 画像表示装置
US7468719B2 (en) * 2004-02-09 2008-12-23 Advanced Lcd Technologies Development Center Co., Ltd. Liquid crystal pixel memory, liquid crystal display, and methods of driving the same
KR101230299B1 (ko) * 2005-01-07 2013-02-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR101263512B1 (ko) * 2006-06-12 2013-05-13 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR20080038590A (ko) * 2006-10-30 2008-05-07 삼성전자주식회사 박막트랜지스터 기판 및 그 제조방법
JP5542296B2 (ja) * 2007-05-17 2014-07-09 株式会社半導体エネルギー研究所 液晶表示装置、表示モジュール及び電子機器
CN100526961C (zh) * 2007-10-18 2009-08-12 上海广电光电子有限公司 垂直取向模式的液晶显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09113933A (ja) * 1995-10-19 1997-05-02 Matsushita Electric Ind Co Ltd 薄膜トランジスタ液晶表示素子
JPH09329807A (ja) * 1996-06-12 1997-12-22 Toshiba Corp 液晶表示装置
JP2001159883A (ja) * 1999-09-20 2001-06-12 Seiko Epson Corp 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器
JP2003255305A (ja) * 2002-02-27 2003-09-10 Fujitsu Display Technologies Corp 液晶表示装置及びその駆動方法
JP2006119539A (ja) * 2004-10-25 2006-05-11 Sharp Corp 液晶表示装置
JP2006309239A (ja) * 2005-04-26 2006-11-09 Samsung Electronics Co Ltd 液晶表示装置
JP2007218974A (ja) * 2006-02-14 2007-08-30 Hitachi Displays Ltd 表示装置

Also Published As

Publication number Publication date
TWI501216B (zh) 2015-09-21
CN101581862B (zh) 2013-12-04
US8194022B2 (en) 2012-06-05
JP2009276548A (ja) 2009-11-26
CN101581862A (zh) 2009-11-18
TW200947414A (en) 2009-11-16
US20090284675A1 (en) 2009-11-19

Similar Documents

Publication Publication Date Title
US8497831B2 (en) Electro-optical device, driving method therefor, and electronic apparatus
KR100201429B1 (ko) 액정 표시 장치
KR100393150B1 (ko) 액정 표시 장치
US7508370B2 (en) Liquid-crystal display device and method of driving liquid-crystal display device
JP5351974B2 (ja) 表示装置
US20050253778A1 (en) Method and system for driving dual display panels
US20120113084A1 (en) Liquid crystal display device and driving method of the same
US20090146938A1 (en) Display device
JP2004309669A (ja) アクティブマトリクス型表示装置とその駆動方法
JP2004094058A (ja) 液晶表示装置および液晶表示装置の駆動方法
WO2010143612A1 (ja) 画素回路および表示装置
US10636373B2 (en) Pixel circuit, memory circuit, display panel and driving method
US8159480B2 (en) Electro-optical device and electronic apparatus
WO2010143613A1 (ja) 画素回路および表示装置
JP5342657B2 (ja) 表示装置
US20090141013A1 (en) Display Device and Drive Method Thereof
JPWO2011027598A1 (ja) 画素回路及び表示装置
JP2007286237A (ja) 表示装置
US8390655B2 (en) Active matrix liquid crystal display and method of driving the same and electronic device
JP4674294B2 (ja) アクティブマトリクス型ディスプレイ装置及びこれを備える電子機器
JP2007094262A (ja) 電気光学装置及び電子機器
KR101519914B1 (ko) 액정표시장치의 구동장치 및 그 구동방법
JP2012058335A (ja) 電気光学装置および電子機器
JP2008096915A (ja) 電気光学装置、走査線駆動回路および電子機器
US8587503B2 (en) Electro-optical device, method of driving electro-optical device, control circuit of electro-optical device, and electronic apparatus

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101102

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20101129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101130

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4674294

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees