JP4666394B2 - データ処理装置 - Google Patents
データ処理装置 Download PDFInfo
- Publication number
- JP4666394B2 JP4666394B2 JP2007179349A JP2007179349A JP4666394B2 JP 4666394 B2 JP4666394 B2 JP 4666394B2 JP 2007179349 A JP2007179349 A JP 2007179349A JP 2007179349 A JP2007179349 A JP 2007179349A JP 4666394 B2 JP4666394 B2 JP 4666394B2
- Authority
- JP
- Japan
- Prior art keywords
- write
- data
- voltage
- register
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Read Only Memory (AREA)
Description
12 データレジスタ
13 書込み制御回路
14 Xデコーダ
15 Yデコーダ
16 センスアンプ
17 フラッシュメモリの内部制御回路
18 データ入出力回路
19 電源回路
31 書込み制御用のシフトレジスタ
32 データ判定&シフト制御回路
41 可変分周回路
42 分周比設定用レジスタ
43 デコーダ
44 クロックドライバ
51 シフトレジスタ
52 重ね合わせビット数設定用レジスタ
53 デコーダ
54 パルス調整回路
Claims (12)
- 中央処理装置と、不揮発性メモリとを1の半導体基板上に形成されたデータ処理装置であって、
前記中央処理装置は、前記不揮発性メモリに対してアクセス動作指示を行い、前記不揮発性メモリへのデータ書込み指示においては書込みデータを前記不揮発性メモリへ供給し、
前記不揮発性メモリは、複数のワード線と、複数のビット線と、複数の不揮発性記憶素子とを備え、同一行の不揮発性記憶素子の制御端子が共通のワード線に接続され同一列の不揮発性記憶素子のデータ入出力端子が共通のビット線に接続されてなるメモリアレイと、
上記複数の不揮発性記憶素子の書込みデータを保持するデータレジスタと、
該データレジスタに保持されている書込みデータに応じて上記ビット線に書込み電圧を印加する書込み制御回路と、を備え、上記不揮発性記憶素子のしきい値を上記ビット線への書込み電圧の印加で変化させてデータを記憶させるように構成された不揮発性メモリにおいて、
上記書込み制御回路は、選択可能な1又は所定の複数のビット線単位に所定の開始時間間隔をおいて上記書込み電圧を順次印加する制御を行い、上記1又は所定の複数のビット線に接続される不揮発性記憶素子がしきい値電圧を変化させる対象に該当しない場合、当該不揮発性記憶素子へ上記書込み電圧を印加するタイミングにしきい値電圧を変化させる対象の他の不揮発性記憶素子に上記書込み電圧を印加する制御を行い、上記所定の開始時間間隔は上記書き込み制御回路に設定された情報に応じて変更可能とされ、
上記所定の開始時間間隔は、直前にビット線に印加を開始した書込み電圧の印加期間中において次のビット線に書込み電圧を印加開始するまでの時間間隔が変更可能なものとされることを特徴とするデータ処理装置。 - 上記書込み電圧は、書込み電圧が印加されるべきいずれか2以上の複数のビット線に並行して印加されるように構成されていることを特徴とする請求項1に記載のデータ処理装置。
- 上記書込み電圧が印加される上記1又は所定の複数のビット線の数が変更可能に構成されていることを特徴とする請求項2に記載のデータ処理装置。
- 上記書込み電圧が印加される上記1又は所定の複数のビット線の数を指定する値を設定するためのレジスタを備えていることを特徴とする請求項3に記載のデータ処理装置。
- 上記書込み電圧の1回の印加時間が変更可能に構成されていることを特徴とする請求項1乃至3の何れか1項に記載のデータ処理装置。
- 上記書込み電圧の印加時間はクロック信号に基づいて決定され、該クロック信号の周期が変更されることにより上記書込み電圧の印加時間が変更されるように構成されていることを特徴とする請求項5に記載のデータ処理装置。
- 基準クロック信号に基づいて上記周期の異なるクロック信号を発生可能な可変分周回路と、該可変分周回路における分周比を指定する値を設定するためのレジスタとを備え、上記分周比を変えることで上記クロック信号の周期が変更されるように構成されていることを特徴とする請求項6に記載のデータ処理装置。
- 上記クロック信号および上記データレジスタに保持されている書込みデータに基づいて、上記書込み電圧を順次出力するシフトレジスタを備えていることを特徴とする請求項5又は7に記載のデータ処理装置。
- 上記シフトレジスタは、互いに位相が異なる2つのクロック信号のいずれかでシフト動作可能に構成され、上記データレジスタに保持されている書込みデータに応じて上記2つのクロック信号のうち供給すべきクロック信号を切り替えて、上記1又は所定の複数のビット線に接続される不揮発性記憶素子がしきい値電圧を変化させる対象に該当しない場合、当該不揮発性記憶素子へ上記書込み電圧を印加するタイミングにしきい値電圧を変化させる対象の他の不揮発性記憶素子に接続されるビット線に順次書込み電圧を印加して行くように構成されていることを特徴とする請求項8に記載のデータ処理装置。
- 上記シフトレジスタは、各シフト段にスルーパスおよびシフトパスと、該スルーパスとシフトパスとを切り替える切替え手段とを備え、上記クロック信号によってシフト動作されるとともに上記データレジスタに保持されている書込みデータに応じて上記切替え手段が上記スルーパスとシフトパスとを切り替えて、書込みデータのビットが不揮発性メモリのしきい値電圧を変化させる対象に該当しないことを示すときはそのビットを飛ばして不揮発性記憶素子のしきい値電圧を変化させる対象に該当する他のビットに対応したビット線に順次書込み電圧を印加して行くように構成されていることを特徴とする請求項8に記載のデータ処理装置。
- 上記シフトレジスタと上記ビット線との間に、上記シフトレジスタの各シフト段の出力信号に基づいて複数のビット線のいずれか1つに書込み電圧を印加可能にする分配手段を備えていることを特徴とする請求項8乃至10の何れか1項に記載のデータ処理装置。
- 上記データレジスタは上記各ビット線の本数に対応したビット数の書込みデータを保持可能に構成され、上記データレジスタと上記シフトレジスタとの間には、上記データレジスタの複数のビットのうち1つを選択して上記シフトレジスタのいずれかのシフト段に供給する選択手段を備えていることを特徴とする請求項8乃至11の何れか1項に記載のデータ処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007179349A JP4666394B2 (ja) | 2007-07-09 | 2007-07-09 | データ処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007179349A JP4666394B2 (ja) | 2007-07-09 | 2007-07-09 | データ処理装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000302696A Division JP4055103B2 (ja) | 2000-10-02 | 2000-10-02 | 不揮発性メモリおよびそれを内蔵した半導体集積回路並びに不揮発性メモリの書込み方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007294105A JP2007294105A (ja) | 2007-11-08 |
JP4666394B2 true JP4666394B2 (ja) | 2011-04-06 |
Family
ID=38764533
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007179349A Expired - Fee Related JP4666394B2 (ja) | 2007-07-09 | 2007-07-09 | データ処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4666394B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11514775A (ja) * | 1995-11-01 | 1999-12-14 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 低電圧単一電源フラッシュメモリのためのプログラムアルゴリズム |
JP2000222890A (ja) * | 1999-01-28 | 2000-08-11 | Matsushita Electric Ind Co Ltd | 多ビット同時書込方式と半導体記憶装置 |
JP2001035173A (ja) * | 1999-06-22 | 2001-02-09 | Samsung Electronics Co Ltd | フラッシュメモリ装置及びそれのプログラム方法 |
JP2001243780A (ja) * | 2000-02-25 | 2001-09-07 | Sharp Corp | 不揮発性半導体記憶装置 |
JP2001297589A (ja) * | 2000-04-12 | 2001-10-26 | Matsushita Electric Ind Co Ltd | フラッシュメモリ書換え制御方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60103592A (ja) * | 1983-11-09 | 1985-06-07 | Pioneer Electronic Corp | Epromの書き込み方式 |
JPH0512891A (ja) * | 1990-09-17 | 1993-01-22 | Toshiba Corp | 半導体記憶装置 |
JPH0562484A (ja) * | 1991-09-06 | 1993-03-12 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
JPH08321193A (ja) * | 1995-05-23 | 1996-12-03 | Sony Corp | 半導体不揮発性記憶装置 |
JPH11176179A (ja) * | 1997-12-15 | 1999-07-02 | Nec Corp | 不揮発性半導体記憶装置 |
KR100268442B1 (ko) * | 1997-12-31 | 2000-10-16 | 윤종용 | 불 휘발성 반도체 메모리 장치의 프로그램 방법 |
JP3488631B2 (ja) * | 1998-04-24 | 2004-01-19 | 株式会社東芝 | 半導体記憶装置 |
JP3905979B2 (ja) * | 1998-06-03 | 2007-04-18 | 株式会社東芝 | 不揮発性半導体メモリ |
-
2007
- 2007-07-09 JP JP2007179349A patent/JP4666394B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11514775A (ja) * | 1995-11-01 | 1999-12-14 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 低電圧単一電源フラッシュメモリのためのプログラムアルゴリズム |
JP2000222890A (ja) * | 1999-01-28 | 2000-08-11 | Matsushita Electric Ind Co Ltd | 多ビット同時書込方式と半導体記憶装置 |
JP2001035173A (ja) * | 1999-06-22 | 2001-02-09 | Samsung Electronics Co Ltd | フラッシュメモリ装置及びそれのプログラム方法 |
JP2001243780A (ja) * | 2000-02-25 | 2001-09-07 | Sharp Corp | 不揮発性半導体記憶装置 |
JP2001297589A (ja) * | 2000-04-12 | 2001-10-26 | Matsushita Electric Ind Co Ltd | フラッシュメモリ書換え制御方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2007294105A (ja) | 2007-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4055103B2 (ja) | 不揮発性メモリおよびそれを内蔵した半導体集積回路並びに不揮発性メモリの書込み方法 | |
KR100805839B1 (ko) | 고전압 발생기를 공유하는 플래시 메모리 장치 | |
US6567315B2 (en) | Nonvolatile memory and method of programming the same memory | |
KR100479632B1 (ko) | 불휘발성메모리시스템및반도체기억장치 | |
US8174899B2 (en) | Non-volatile semiconductor memory device | |
JP2008135100A (ja) | 半導体記憶装置及びそのデータ消去方法 | |
KR20090055806A (ko) | 불휘발성 메모리 소자의 프로그램 검증 방법 | |
JP2006031871A (ja) | 半導体記憶装置 | |
JP2013200932A (ja) | 不揮発性半導体記憶装置 | |
JP4922464B1 (ja) | 半導体記憶装置 | |
JP3623756B2 (ja) | 不揮発性半導体記憶装置 | |
KR20100054705A (ko) | 불휘발성 메모리 장치의 동작 방법 | |
JP5017480B1 (ja) | 半導体記憶装置 | |
JP4846814B2 (ja) | 不揮発性半導体記憶装置 | |
US10431312B2 (en) | Nonvolatile memory apparatus and refresh method thereof | |
KR20140026758A (ko) | 비휘발성 메모리 장치 및 이를 포함하는 비휘발성 메모리 시스템 | |
JP2011181156A (ja) | 半導体記憶装置 | |
KR20120095051A (ko) | 불휘발성 메모리 장치 및 이의 프로그램 검증 방법 | |
JP4666394B2 (ja) | データ処理装置 | |
JP6235153B2 (ja) | 半導体装置 | |
JP2008027522A (ja) | 半導体装置 | |
JPH1125682A (ja) | 多値メモリおよび半導体記憶装置 | |
JPH1173790A (ja) | 半導体記憶装置 | |
KR20090000330A (ko) | 불휘발성 메모리 장치의 데이터 설정 방법 | |
TW201349244A (zh) | 藉由部分預程式化來減少記憶體抹除時間的方法與裝置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100512 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100604 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101013 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110105 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110105 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |