JP4661122B2 - 部品実装配線基板および配線基板への部品の実装方法 - Google Patents
部品実装配線基板および配線基板への部品の実装方法 Download PDFInfo
- Publication number
- JP4661122B2 JP4661122B2 JP2004226348A JP2004226348A JP4661122B2 JP 4661122 B2 JP4661122 B2 JP 4661122B2 JP 2004226348 A JP2004226348 A JP 2004226348A JP 2004226348 A JP2004226348 A JP 2004226348A JP 4661122 B2 JP4661122 B2 JP 4661122B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring board
- semiconductor chip
- bonding pad
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
Landscapes
- Wire Bonding (AREA)
Description
このような部品実装配線基板は、半導体チップ側における接合パッドと導電性膜との間の導通抵抗が低い。
このような部品実装配線基板は半導体チップ側における接合パッドと導電性膜との間の接着強度が大である。
このような部品実装配線基板は、半導体チップ側における接合パッドと二酸化マンガン膜との間の導通抵抗が低く、かつ銅薄膜と導電性膜と間は接着性が優れている。
このような部品実装配線基板は、配線基板側に形成されたバンプが内部に銅核を有していることにより、部品を配線基板と接合して形成される柱状の接合部は機械的強度が大であり、かつ銅核の存在によって部品と配線基板との間に一定のギャップを確保することができる。更に円錐台形状とされた銅核に塗布された半田はリフローされて球殻状となることから、銅核の頂面上には接合に充分な量の半田が保持される。
このような部品実装配線基板は、内部に銅核を有する接合部に力がかかる場合に、円錐台形状の銅核の広い底面によって面積当たりの力を軽減させることから、銅核の底面に部分的に接しているランドにかかる力を小さくする。
このような部品実装配線基板は、内部に銅核を有する接合部に力がかかる場合に、銅核の頂面より広い面積の接合パッドまたは電極端子によって面積当たり力が軽減されることから、接合パッドまたは電極端子の直下に接して存在する配線や絶縁膜にかかる力を小さくする。
このような部品実装配線基板は、フラックス機能を有する熱硬化性樹脂膜の垂れ下がりが接合部の補強材となり、接合部内の銅核と相俟って接合部の強度を増大させる。
このような部品実装配線基板は、結合部を変形させるような応力がかかっても、細く縊れた中間部が変形することによって応力が緩和され、応力がそのまま部品側および配線基板側へ及ぶことはない。
E(F)> E(U)、および E(F)> E(J)
各樹脂が選定されているものである。
このような部品実装配線基板は、機械的な応力が加わった時に、部品側の変形量は小さくて済む。
α(F)< α(U)、および α(F)< α(J)
各樹脂が選定されているものである。
このような部品実装配線基板は、温度上昇した時に、部品側の熱膨張による変形量は小さい。
このような配線基板への部品実装方法は、内部に銅核を有するバンプが形成されることにより、部品と配線基板との接合部の機械的強度を大にし、かつ部品と配線基板との間に一定のギャップを確保させる。更には、銅核の外周に塗布される半田はリフローされて球殻状とされることにより、円錐台形状の銅核の頂面上に充分な量の半田を確保することができる。
このような配線基板への部品実装方法は、チタン薄膜および銅薄膜が接合パッドと導電性膜との間の導通抵抗を低下させる。
このような配線基板への部品実装方法は、二酸化マンガン膜が接合パッドと導電性膜との接着性を向上させる。
このような配線基板への部品実装方法は、チタン薄膜および銅薄膜が接合パッドと二酸化マンガン膜との間の導通抵抗を低くし、二酸化マンガン膜が銅薄膜と導電性膜との接着性を向上させる。
E(F)> E(U)、および E(F)> E(J)
の関係を持たせているので、部品実装配線基板に機械的な応力が加わっても部品側の変形量は小さく、部品の配線や絶縁膜に損傷を発生させない。
α(F)< α(U)、および α(F)< α(J)
の関係を持たせているので、部品実装配線基板が温度上昇しても、その部品側の熱膨張量は小さく、部品の配線や絶縁膜に損傷を発生させない。
[部品の接合パッドまたは電極端子の処理加工]
[部品へのフラックス機能を有する熱硬化性樹脂の塗布]
[配線基板への部品の実装]
E(F)> E(U)、および E(F)> E(J)
の条件、またはフラックス機能を有する熱硬化性樹脂Fの完全硬化後の熱膨張係数α(F)、アンダーフィル用樹脂Uの完全硬化後の熱膨張係数α(U)、配線基板の外層絶縁膜用樹脂Jの完全硬化後の熱膨張係数α(J)の間において、
α(F)< α (U)、および α(F)< α(J)
の条件を満たすものであることを要する。
従来、この0.5mmピッチパッケージ52は、図19−Bに示すように、配線242の幅は70μmであるが、接合ランド244の径300μm、接合ランド244のピッチが0.5mm、接合ランド244の間隔が200μmのマザーボード241を使用するので、面積の大きいインターポーザ基板121を必要とするが、本発明のインターポーザ基板21とマザーボード41を使用することにより、面積の小さいインターポーザ基板21を採用することができ、そのメリットは極めて大である。
15 導電性膜、 18 処理加工された接合パッド、
19 フラックス樹脂膜、 20 接続孔、 21 配線基板、
22 配線、 23 外層絶縁樹脂膜、 24 ランド、
25 銅メッキ膜、 26 銅核、 27 半田、 24 ランド、
28 バンプ、 30 接合部、 31 アンダーフィル、
63 二酸化マンガン膜(プライマー)
Claims (4)
- 外層絶縁樹脂膜に設けられた接続孔を介して内部の配線回路と接続されており前記外層絶縁樹脂膜上に形成されている円錐台形状の銅核と該銅核の回りに形成された球殻状の半田とからなるバンプを備えた配線基板と、接合パッドが設けられた面の前記接合パッドの露出部分に形成されたプライマーとしての二酸化マンガン膜と前記接合パッドの周縁部で重なっているパッシベーション膜とに対し銀または銅の超微粒子を分散させたペーストを適用し加熱硬化させて形成された導電性膜と前記導電性膜に対し吸着型パラジウム触媒の存在下に形成された無電解ニッケルメッキ膜および重ねて形成された無電解金メッキ膜とからなる凸形状パッドが形成されており前記凸形状パッドの表面レベルは前記接合パッドの周縁部で重なっている前記パッシベーション膜の面と同等または前記パッシベーション膜の面よりも突出され、かつ前記半導体チップの主平面への前記凸形状パッドの投影面積は前記接合パッドの露出部分の面積より大とされており、更に前記凸形状パッドを覆って前記半導体チップの前記接合パッド側の面に前記フラックス機能を有する熱硬化性樹脂膜がタック性のあるペースト状態で塗布されている半導体チップとが、前記接合パッドと、前記バンプとの位置を合わせ、前記半田をリフローさせて実装されている
部品実装配線基板。 - 請求項1に記載の部品実装配線基板であって、
前記半導体チップは、前記導電性膜を形成させる前に、前記接合パッド側の面にチタン薄膜と銅薄膜とが形成され、更に前記銅薄膜上に二酸化マンガン膜が重ねて形成されている
部品実装配線基板。 - 配線基板の配線回路を覆う外層絶縁樹脂膜上に前記配線回路と接続された円錐台形状の銅核を形成し、次いで該銅核の外周に半田を塗布しリフローさせて前記銅核を包むように球殻状化させてバンプを形成する工程と、
半導体チップの接合パッドの露出部分に形成されたプライマーとしての二酸化マンガン膜と前記接合パッドの周縁部に重なっているパッシベーション膜とに対し銀または銅の超微粒子を分散させたペーストを適用し加熱硬化させて導電性膜を形成する工程と、前記導電性膜に対し吸着型パラジウム触媒を塗布して無電解ニッケルメッキ膜を形成し重ねて無電解金メッキ膜を形成する工程とからなる処理加工を施して凸形状パッドを形成し、前記凸形状パッドの表面レベルを前記接合パッドの周縁部で重なっている前記パッシベーション膜の面と同等または前記パッシベーション膜の面よりも突出させ、かつ前記半導体チップの主平面への前記凸形状のパッドの投影面積を前記接合パッドの露出部分の面積より大とした部品の前記接合パッドが設けられている面に前記接合パッドを覆ってフラックス機能を有する熱硬化性樹脂をペースト状の膜として塗布する工程と、
前記バンプと、前記接合パッドとを位置合わせし、前記半田をリフローさせて前記バンプと、前記接合パッドとを接合させると共に、ペースト状態で塗布されている前記フラックス機能を有する熱硬化性樹脂膜を前記半田の回りに垂れ下がらせ、前記垂れ下がりの下端を前記バンプ内の前記銅核の頂面より低い位置として完全硬化させる工程とからなる
配線基板への部品の実装方法。 - 請求項3に記載の部品実装配線基板であって、
前記半導体チップとして、前記導電性膜を形成させる前に、前記半導体チップの前記接合パッドの露出部分にチタン薄膜と銅薄膜が形成され、更に前記銅薄膜に前記二酸化マンガン薄膜が重ねて形成されているものを使用する
配線基板への部品実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004226348A JP4661122B2 (ja) | 2004-05-18 | 2004-08-03 | 部品実装配線基板および配線基板への部品の実装方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004147897 | 2004-05-18 | ||
JP2004226348A JP4661122B2 (ja) | 2004-05-18 | 2004-08-03 | 部品実装配線基板および配線基板への部品の実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006005322A JP2006005322A (ja) | 2006-01-05 |
JP4661122B2 true JP4661122B2 (ja) | 2011-03-30 |
Family
ID=35773399
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004226348A Expired - Fee Related JP4661122B2 (ja) | 2004-05-18 | 2004-08-03 | 部品実装配線基板および配線基板への部品の実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4661122B2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4844735B2 (ja) * | 2006-08-11 | 2011-12-28 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
JP2008124437A (ja) | 2006-10-19 | 2008-05-29 | Matsushita Electric Ind Co Ltd | 半導体ウェハ、その製造方法、および半導体チップの製造方法 |
JP5070868B2 (ja) * | 2007-02-07 | 2012-11-14 | 株式会社デンソー | 半導体チップの実装方法 |
KR100850212B1 (ko) * | 2007-04-20 | 2008-08-04 | 삼성전자주식회사 | 균일한 무전해 도금 두께를 얻을 수 있는 반도체 소자의제조방법 |
CN101874296B (zh) * | 2007-09-28 | 2015-08-26 | 泰塞拉公司 | 利用成对凸柱进行倒装芯片互连 |
JP5593897B2 (ja) * | 2010-07-12 | 2014-09-24 | 住友ベークライト株式会社 | 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法 |
US8580607B2 (en) | 2010-07-27 | 2013-11-12 | Tessera, Inc. | Microelectronic packages with nanoparticle joining |
JP5433543B2 (ja) * | 2010-09-27 | 2014-03-05 | ローム株式会社 | 半導体装置 |
US8853558B2 (en) | 2010-12-10 | 2014-10-07 | Tessera, Inc. | Interconnect structure |
US9633971B2 (en) | 2015-07-10 | 2017-04-25 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
US10886250B2 (en) | 2015-07-10 | 2021-01-05 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
TWI822659B (zh) | 2016-10-27 | 2023-11-21 | 美商艾德亞半導體科技有限責任公司 | 用於低溫接合的結構和方法 |
JP7391692B2 (ja) | 2020-02-05 | 2023-12-05 | 新光電気工業株式会社 | 配線基板及び配線基板の製造方法 |
KR102446924B1 (ko) * | 2020-04-07 | 2022-09-26 | 주식회사 네패스 | 반도체 패키지 |
WO2022024484A1 (ja) * | 2020-07-27 | 2022-02-03 | ソニーセミコンダクタソリューションズ株式会社 | 電子機器 |
CN112702848B (zh) * | 2021-03-24 | 2021-05-28 | 成都市克莱微波科技有限公司 | 一种高频柔性微波印制电路板的清洗方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08264541A (ja) * | 1995-03-23 | 1996-10-11 | Citizen Watch Co Ltd | 半導体装置 |
JPH1050765A (ja) * | 1996-08-01 | 1998-02-20 | Nec Corp | 半導体素子の実装方法および半導体装置 |
JPH10321671A (ja) * | 1997-05-22 | 1998-12-04 | Matsushita Electric Ind Co Ltd | バンプ付きチップの実装構造および実装方法 |
JP2000164623A (ja) * | 1998-11-30 | 2000-06-16 | Sharp Corp | 半導体装置 |
JP2002329808A (ja) * | 2001-05-01 | 2002-11-15 | Alps Electric Co Ltd | 電子回路基板 |
JP2003100809A (ja) * | 2001-09-27 | 2003-04-04 | Harima Chem Inc | フリップチップ実装方法 |
JP2003158153A (ja) * | 2001-11-22 | 2003-05-30 | Sumitomo Bakelite Co Ltd | フリップチップ実装用硬化性フラックス並びに半導体パッケージ、及びその製造方法 |
JP2003332371A (ja) * | 2002-05-17 | 2003-11-21 | Tamura Seisakusho Co Ltd | 突起電極の形成方法およびその装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6477949A (en) * | 1987-09-18 | 1989-03-23 | Fujitsu Ltd | Manufacture of semiconductor device |
-
2004
- 2004-08-03 JP JP2004226348A patent/JP4661122B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08264541A (ja) * | 1995-03-23 | 1996-10-11 | Citizen Watch Co Ltd | 半導体装置 |
JPH1050765A (ja) * | 1996-08-01 | 1998-02-20 | Nec Corp | 半導体素子の実装方法および半導体装置 |
JPH10321671A (ja) * | 1997-05-22 | 1998-12-04 | Matsushita Electric Ind Co Ltd | バンプ付きチップの実装構造および実装方法 |
JP2000164623A (ja) * | 1998-11-30 | 2000-06-16 | Sharp Corp | 半導体装置 |
JP2002329808A (ja) * | 2001-05-01 | 2002-11-15 | Alps Electric Co Ltd | 電子回路基板 |
JP2003100809A (ja) * | 2001-09-27 | 2003-04-04 | Harima Chem Inc | フリップチップ実装方法 |
JP2003158153A (ja) * | 2001-11-22 | 2003-05-30 | Sumitomo Bakelite Co Ltd | フリップチップ実装用硬化性フラックス並びに半導体パッケージ、及びその製造方法 |
JP2003332371A (ja) * | 2002-05-17 | 2003-11-21 | Tamura Seisakusho Co Ltd | 突起電極の形成方法およびその装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2006005322A (ja) | 2006-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100545008B1 (ko) | 반도체소자와 그 제조방법 및 반도체장치와 그 제조방법 | |
JP4661122B2 (ja) | 部品実装配線基板および配線基板への部品の実装方法 | |
JP5629580B2 (ja) | 二重ポスト付きフリップチップ相互接続 | |
JP4305430B2 (ja) | 部品実装方法および部品実装体 | |
TWI549204B (zh) | Manufacturing method of semiconductor device | |
TWI646875B (zh) | 印刷電路板及其製造方法與使用其之半導體封裝件 | |
US20140159235A1 (en) | Electronic component, electronic apparatus including the same, and manufacturing method of the electronic apparatus | |
JP2006279062A (ja) | 半導体素子および半導体装置 | |
US9293433B2 (en) | Intermetallic compound layer on a pillar between a chip and substrate | |
JP2006302929A (ja) | 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法 | |
US9132494B2 (en) | Wiring board and method for manufacturing the same | |
US7956472B2 (en) | Packaging substrate having electrical connection structure and method for fabricating the same | |
US20090102050A1 (en) | Solder ball disposing surface structure of package substrate | |
KR102006637B1 (ko) | 범프의 형성 방법 및 이를 포함하는 반도체 소자의 형성방법 | |
JP2013055272A (ja) | 半導体装置 | |
JP4051570B2 (ja) | 半導体装置の製造方法 | |
JP5036397B2 (ja) | チップ内蔵基板の製造方法 | |
JP3972209B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
US7544599B2 (en) | Manufacturing method of solder ball disposing surface structure of package substrate | |
JP2016122776A (ja) | バンプ付きプリント配線板およびその製造方法 | |
JP2012124427A (ja) | 電子部品の製造方法および半導体装置の製造方法 | |
JP2018088505A (ja) | 半導体装置およびその製造方法 | |
JP2016127066A (ja) | バンプ付きプリント配線板およびその製造方法 | |
JP4525148B2 (ja) | 半導体装置およびその製造方法 | |
WO2018198544A1 (ja) | 半導体装置の製造方法および半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070620 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20071028 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100901 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100921 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101220 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |