CN1307643C - 具有软基准层的磁阻器件的读取方法 - Google Patents
具有软基准层的磁阻器件的读取方法 Download PDFInfo
- Publication number
- CN1307643C CN1307643C CNB021323445A CN02132344A CN1307643C CN 1307643 C CN1307643 C CN 1307643C CN B021323445 A CNB021323445 A CN B021323445A CN 02132344 A CN02132344 A CN 02132344A CN 1307643 C CN1307643 C CN 1307643C
- Authority
- CN
- China
- Prior art keywords
- read
- line
- layer
- magnetoresistance device
- key horizon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
Abstract
一种磁阻器件(10)包括具有不同矫顽磁性的数据层和参考层(12和14)。每层具有在两个方向中的一个取向的磁化。通过将基准层的磁化临时地设置为已知的取向(110,210)并确定器件的电阻状态(112,212)可以读取存储器件(10)。
Description
技术领域
本申请涉及磁阻器件。本申请还涉及数据存储。
背景技术
磁随机存取存储器(“MRAM”)为用于短期和长期存储数据的非易失存储器。MRAM具有的功耗低于如DRAM、SRAM和快闪存储器等的短期存储器。MRAM进行的读取和写入操作比常规的长期存储装置例如硬盘驱动器快得多(高几个数量级)。此外,MRAM比硬盘驱动器更致密并且功耗更低。MRAM也被用于如极快处理器和网络设备等的嵌入式应用。
典型的MRAM器件包括存储单元的阵列、沿存储单元的行延伸的字线、以及沿存储单元列延伸的位线。每个存储单元位于字线和位线的交叉点。
存储单元基于隧道(tunneling)磁阻(TMR)器件,例如与旋转相关的隧道(SDT)结。典型的SDT结包括定位(pinned)层、读出层以及夹在定位层和读出层之间的绝缘隧道阻挡层。定位层具有在感兴趣范围内施加磁场时固定而不旋转的磁化取向(orientation)。读出层具有两个方向的任何一个中取向的磁化:与定位层磁化的相同方向或与定位层磁化的相反方向。如果定位层和读出层的磁化为相同的方向,那么SDT结的取向称做“平行”。如果定位层和读出层的磁化为相反的方向,那么SDT结的取向称做“反向平行”。这两个稳定的取向,平行和反向平行,对应于逻辑值‘0’和‘1’。
通过底层的反铁磁性(AF)定位层确定定位层的磁化取向。AF定位层提供了大的交换场,将定位层的磁化保持在一个方向。AF层下面通常为第一和第二籽晶层。第一籽晶使第二籽晶在(111)晶向生长。第二籽晶层为AF定位层建立(111)晶体结构取向。
发明内容
具有数据层和基准(reference)层的存储器件通过临时地将基准层的磁化设置为已知的方向并确定器件的阻力方向读取。
本发明提供了一种对具有数据层和基准层的磁阻器件进行读取操作的方法,该方法包括:
将基准层的磁化临时地设置为平行的或反向平行的取向;以及
确定所述磁阻器件的电阻状态,
其中通过在所述磁阻器件上施加电压并读出流过所述磁阻器件的电流确定电阻状态,
其中通过将双极脉冲施加到所述磁阻器件以及读出所述磁阻器件电阻的过渡确定电阻状态。
从下面结合附图借助阐明本发明的原理的例子的详细说明中,本发明的其它方面和优点将变得很显然。
附图说明
图1示出了根据本发明的磁存储器件。
图2示出了图1所示磁存储器件的数据和基准层的磁滞回线。
图3示出了对图1所示磁存储器件进行读取操作的第一种方法。
图4a和4b示出了对应于第一种方法的器件磁化方向。
图5示出了对图1所示磁存储器件进行读取操作的第二种方法。
图6a-6e和7a-7e进一步示出了第二种方法。
图8示出了执行第二种方法的电路。
图9a和9b为图8所示电路的时序图。
图10示出了根据本发明的MRAM器件。
图11示出了根据本发明的另一MRAM器件。
图12示出了读取操作期间的另一MRAM。
图13a、13b以及14-17示出了用于根据本发明的MRAM器件的不同覆盖导体。
图18a和18b示出了用于根据本发明的磁存储器件的合成铁氧磁材料基准层。
图19示出了合成铁氧磁基准层的各铁磁层基准层的磁滞回线。
图20示出了合成铁氧磁基准层的磁滞回线。
具体实施方式
参考图1,磁存储器件10包括具有数据层12、基准层14以及数据层和基准层12和14之间的隧道阻挡层16的磁隧道结11。层12和14都由铁磁材料制成。数据层12具有能在两个方向的任何一个中取向的磁化(由向量M1)表示,通常沿数据层12的易磁化轴(EA1)。基准层14具有能在两个方向的任何一个中取向的磁化(由向量M2)表示,通常沿易磁化轴(EA2)。显示的易磁化轴(EA1,EA2)沿X轴延伸。
如果数据和基准层12和14的磁化向量(M1和M2)的指向为相同的方向,那么磁性隧道结11的取向称为“平行”。如果数据和基准层12和14的磁化向量(M1和M2)的指向为相反的方向,那么磁性隧道结11的取向称为“反向平行”。这两个稳定的取向,平行和反向,平行对应于逻辑值‘0’和‘1’。
绝缘隧道阻挡层16允许在数据和基准层12和14之间发生量子机械遂道。这种遂道现象为电子旋转相关,使磁性隧道结11的电阻为数据和基准层12和14的磁化向量(M1和M2)的相对取向的函数。例如,如果磁性隧道结11的磁化取向为平行,那么磁性隧道结11的电阻为第一值(R),如果磁性隧道结11的磁化取向为反向平行,那么电阻为第二值(R+ΔR)。绝缘隧道阻挡层16由氧化铝(Al2O3)、二氧化硅(SiO2)、氧化钽(Ta2O5)、氮化硅(SiN4)、氮化铝(AlNx)、或氧化镁(MgO)制成。其它的介质和某些半导体材料可以用做绝缘隧道阻挡层16。绝缘隧道阻挡层16的厚度从约0.5纳米到约三纳米。
数据层12的矫顽磁力(Hc1)比基准层14的矫顽磁力(Hc2)高得多(参见图2,分别示出了数据和基准层12和14的磁滞回路L1和L2)。数据层12的矫顽磁力(Hc1)比基准层14的矫顽磁力(Hc2)大至少2-5倍。例如,数据层12的矫顽磁力(Hc1)约25 Oe,基准层14的矫顽磁力(Hc2)约5 Oe。优选使基准层14的矫顽磁力(Hc2)尽可能地低(例如,通过使基准层14尽可能地薄)。由此,可以认为基准层14比数据层12“更软”,是由于它的磁化向量(M2)很容易翻转。
通过使两层12和14的形状、几何结构、成分、厚度等不同,将两层12和14的矫顽磁力制得不同。可以使用的铁磁层材料包括镍铁(NiFe)、镍铁钴(NiFeCo)、钴铁(CoFe)、NiFe和Co的其它磁性软合金、掺杂的非晶铁磁性合金以及PERMALLOYTM。例如,数据层12可以由例如NiFeCo或CoFe的材料制成,基准层14可以由例如NiFe的材料制成。
沿x轴延伸的第一导体18与数据层12接触。沿y轴延伸的第二导体20与基准层14接触。第一和第二导体18和20显示为正交。在第二导体20上为第三导体22,也沿y轴延伸。电绝缘体24(例如介质材料层)将第二和第三导体20和22分开。导体18、20和22由导电材料例如铝、铜、金或银制成。
通过将写电流提供到第一和第二导体18和20,数据写入到磁性隧道结11。提供到第一导体18的电流在第一导体18周围产生磁场,提供到第二导体20的电流在第二导体周围产生磁场。当合并时,两个磁场超过了数据层12的矫顽磁力(Hc1),因此,使数据层12的磁化向量(M1)设置在需要的取向(取向取决于提供到第一和第二导体18和20的电流方向)。磁化设置为对应于逻辑‘1’的取向或对应于逻辑‘0’的取向。由于基准层14的矫顽磁力(Hc2)小于数据层12的,合并的磁场产生基准层14的磁化(M2)呈现与数据层12的磁化(M1)取向相同。
从导体18和20移走写入电流之后,数据层12的磁化向量(M1)保持它的取向。基准层14的磁化向量(M2)保持或不保持它的取向。如果基准层14为“超-软”,当从第一和第二导体18和20移走写入电流时,它将失去它的磁化取向。
第三导体22用于帮助写操作。通过写操作期间将电流提供到第三导体22,第三导体22周围的所得磁场与其它两个磁场合并以帮助将数据层12的磁化向量(M1)设置在需要的取向。
图3示出了读取磁存储器件10的第一种方法。电流提供到第三导体22,所得磁场产生基准层14的磁化向量(M2)呈现特定的取向(方框110)。所得磁场不会影响数据层12的磁化向量(M1)。由于基准层14的矫顽磁力(Hc2)很低,因此第三导体电流的量值也低。
随着电流提供到第三导体22,电压施加在磁性隧道结11上(方框110)。第一和第二导体18和20用于施加磁性隧道结11上的电压。电压使读出电流流过磁性隧道结11。
通过读出流过磁性隧道结11的电流测量磁性隧道结11的电阻(方框112)。读出电流反比于电流测量磁性隧道结11的电阻。由此Is=V/R或者Is=V/(R+ΔR),其中V为施加的电压,Is为读出电流,R为器件10的标称电阻,ΔR为从平行磁化取向到反向平行磁化取向产生的电阻变化。
现在参考图4a和4b。假设磁性隧道结11具有1欧姆的标称电阻(R),30%的遂道磁致电阻。画出的读取电流(IR)流入第三导体22内。读取电流(IR)使基准层14的磁化向量(M2)指向左边。如果测量的电阻R=1欧姆,那么数据层12存储第一逻辑值(图4a)。如果测量的电阻R=1.3欧姆,那么数据层12存储第二逻辑值(图4b)。由此,通过将基准层14的磁化设置为已知的取向并测量器件10的电阻(R或R+ΔR),那么可以确定存储在磁存储器件10中的逻辑值。
图5示出了读取磁存储器件10的第二种方法。双极脉冲施加到第三导体22(方框210),检查结电阻的过渡(transition)(方框212)。过渡方向(从高到低,或从低到高)表示数据层12的取向,因此,逻辑值存储在磁存储器件10中。
图6a-6e进一步示出了与存储逻辑‘0’的数据层12有关的第二种方法。双脉冲250施加到第三导体22(图6a)。双脉冲250具有正极性252(对应于逻辑‘0’),之后接负极性254(对应于逻辑‘1’)。正极性252将基准层14的磁化取向在与数据层12的相同方向中(图6b),由此器件10的磁化方向平行并且它的阻值为Rp。之后,负极性254将基准层14的磁化向量(M2)取向在相反方向(图6c),由此器件10的磁化方向反向平行并且它的阻值为R+ΔR或Rap。由此器件10的电阻从低到高过渡(图6d)。从低到高过渡表示逻辑‘0’存储在器件10中。对应的读出电流(Is)显示在图6e中。
图7a-7e示出了与存储逻辑‘1’的数据层12有关的第二种方法。相同的双极脉冲250施加到第三导体22(图7a)。磁存储器件从反向平行磁化取向(图7b)过渡为平行磁化取向(图7c),由此磁存储器件10的电阻从高过渡到低(图7d)。由此从低到高过渡表示逻辑‘1’存储在器件10中。对应的读出电流(Is)显示在图7e中。
双极读取操作涉及自身。因此,该动态方法对不同器件上的电阻变化不敏感。
双极脉冲不限于单个正极性之后接单个负极性,也不限于对应于逻辑‘0’的正极性和对应于逻辑‘1’的负极性。例如,正极性能容易地对应于逻辑‘1’,双极脉冲由负极性开始并过渡到正极性等。
检测电阻过渡的简单读出放大器310显示在图8中。流过磁性隧道结11的读出电流(Is)提供到读出放大器312。读出放大器312的第一和第二输出提供了与读出电流量值成正比的电压(V读出)。第一输出提供到比较器316的第一输入(IN+)。读出放大器312第二输出提供到延迟元件314,具有几纳秒的延迟。延迟元件314的输出提供到比较器316的第二输入(IN-)。延迟元件314的输出提供到比较器316的第二输入(IN-)。比较器316将第一比较器输入(IN+)处的读出电压(V读出)与第二比较器输入(IN-)处的延迟读出电压比较。比较器316的输出(VOUT)表示存储在磁存储器件10中的逻辑状态。
图9a和9b为图8电路的时序图。图9a对应于图6a-6e,图9b对应于7a-7e。
磁存储器件10具有比常规SDT结简单的结构。磁存储器件10比SDT结易于制造是由于不需要籽晶层和AF定位层。仍然进行退火数据层以设定易磁化轴,但在较低的温度下进行并且不是很关键。此外,显著减少了淀积工艺的复杂性。另一优点是数据层12在金属导体的顶部,得到更均匀的数据膜,因此,得到较好的磁响应和工艺性(就晶片上较好的一致性而言)。
现在参考图10,示出了包括磁性隧道结11阵列12的MRAM器件410。磁性隧道结11以行和列的形式排列,行沿x方向延伸,列沿y方向延伸。仅示出较小量的磁性隧道结11以简化MRAM器件410的图示。实际上,可以使用任何尺寸的阵列。
起字线18作用的导电条沿x轴在阵列12一侧的平面中延伸。字线18接触磁性隧道结11的数据层12。起位线20作用的导电条沿y方向在阵列12的相邻侧的平面中延伸。位线20接触磁性隧道结11的基准层14。可以一个字线18用于阵列12的每行,一个位线20用于阵列12的每列。每个磁性隧道结11位于字线18和位线20的交叉点。
起读取线22功能的导电条也沿y轴延伸。读取线22位于位线20上面并与之绝缘。(此外,读取线22可以位于位线20下面,字线18上面或下面,沿行或列等)。读取线22与字线18和位线20不相关。
MRAM器件410也包括第一和第二行解码器414a和414b,第一和第二列解码器416a和416b以及读出/写入电路418。读出/写入电路418包括读出放大器420、地连接422、行电流源424、电压源426以及列电流源428。
在选定的磁性隧道结11上进行写操作期间,第一行解码器414a将选定的字线18的一端连接到行电流源424,第二行解码器414b将选定字线18的另一端连接到地,第一列解码器416a将选定的位线20的一端接地,第二列解码器416b将选定位线20的另一端连接到列电流源428。由此,写电流流过选定的字线18和位线20。写电流产生磁场,使磁性隧道结11转换。列解码器416a和416b也使写电流流过读取线22穿过选定的磁性隧道结11。该第三写电流产生附加的磁场协助选定的隧道结11转换。
在选定的隧道结11上读取操作期间,第一行解码器414a将电压源426连接到选定的字线18,第一列解码器416a将选定的位线20连接到读出放大器420的虚拟地输入。由此,读出电流穿过选定的磁性隧道结11流到读出放大器420的输入。同时,第一和第二列解码器416a和416b使稳定的读出电流或双极电流脉冲流过读取线22穿过选定的磁性隧道结11。如果稳定的读出电流提供到选定的读取线22,那么通过读出放大器420可以读出选定的磁性隧道结11的电阻状态。如果双极脉冲提供到选定的读取线22,那么通过读出放大器420可以检查结电阻的过渡(检查结电阻过渡的读出放大器420具有与图8所示读出放大器312相同的结构)。
磁性隧道结11通过许多平行路径耦合在一起。在一个交叉点看到的电阻等于与其它行和列中磁性隧道结11电阻平行的交叉点处的磁性隧道结11的电阻。由此磁性隧道结11的阵列12特征为交叉点电阻器网络。
由于磁性隧道结11连成交叉点电阻器网络,寄生或潜通路电流干扰选定的磁性隧道结11上的读取操作。闭锁器件例如二极管或晶体管可以连接到磁性隧道结11。这些闭锁器件阻止了寄生电流。
此外,可以使用受让人的US专利No.6,259,644中公开的“等电位”法处理寄生电流。如果使用等电位法,读取/写入电路418提供了未选定位线20和选定位线20相同的电位,或者提供了未选定字线18和选定字线18相同的电位。
由于读取线22与位线20电绝缘,因此它们不会增加磁性隧道结11的阻***叉干扰。因此,相同的电位没有加到读取线22。
图10示出了具有三种不同类型导电条的MRAM器件410:字线18、位线20以及读取线22。然而,本发明不限于此。例如,根据本发明的MRAM器件可以仅具有两种不同类型的导电条:字线18和位线20。
参考图11,示出了包括字线18和位线20的MRAM器件510,但不包括读取线22。磁性隧道结11位于字线和位线18和20的交叉点处。
再参考图12,示出了仅使用字线和位线18和20的读取操作。第一行解码器514a将电压源56连接到选定的字线18,第一列解码器516a将选定的位线20的一端连接到读出放大器520的虚拟地输入。由此,读出电流(IS)穿过选定的磁性隧道结11流到读出放大器520。第二列解码器516b将列电流源528连接到选定位线20的另一端。由此,读取电流(IR)穿过选定的位线20流到读出放大器520。读取电流(IR)设定了基准层的磁化向量。读出放大器520检测读出和读取电流(IS+IR)的总和。由于读取电流(IR)的量值已知,因此可以确定读出电流(IS)以及磁性隧道结11的电阻和逻辑状态。
由此介绍的磁性隧道结11包括各基准层14,每个基准层14具有与对应的数据层12和隧道阻挡层16相同的几何结构。然而,本发明不限于基准层14具有与数据层和隧道阻挡层16相同的几何结构。
相反,基准层具有与字线和位线18和20相同的几何结构。这种基准层称做“基准线”。
现在参考图13a,示出了由多各磁性隧道结611共享的基准线610。基准线610顶部的叠层为位线和读取线20和22。基准线610在与位线和读取线20和22相同的方向中延伸。由此,一列的每个磁性隧道结611包括各数据层12、各隧道阻挡层16以及共享的基准线610。
本发明不限于图13a中所示的层叠在位线20下面的基准线610。相反,基准线610可以层叠在位线20的顶部(参见图13b);或者基准线610可以层叠在读取线22的上面或下面(并在与读取线22相同的方向中延伸),或者基准线610可以层叠在字线18的上面或下面(并在与字线18相同的方向中延伸)。如果基准线610层叠在位线20的顶部,因此不与隧道阻挡层16接触,而构图层14形成在隧道阻挡层16和字线、位线20之间之间,如图13b所示。
本发明不限于相对于字线、位线或读取线18、20或22层叠的基准线610。基准线可以与字线、位线和/或读取线结合,如图14-17所示。通过将铁磁材料覆盖到任何其它线,基准线610可以与任何其它线结合。将基准线与其它线结合的一个优点是省却了额外的互连层。覆盖的另一优点是减少了功耗,是由于覆盖使读和写电流量级减少。
图14示出了覆盖有铁磁材料(例如,NiFe)的位线20。覆盖层712形成软或超软基准线710。位线20位于读取线22和绝缘隧道阻挡层16之间。介质层(未示出)将读取线22与基准线710隔开。
铁磁覆盖层712完全封闭位线20以闭合磁通路线。隧道阻挡层16和位线20之间的那部分覆盖层712较薄。
写操作期间,写电流施加到位线20,所得磁场使基准线710饱和。基准线710较薄的部分将磁场指向数据层12。
读取操作期间,读取电流流过读取线22设定基准线710的磁化取向,而读出和寄生电流流过字线和位线。读取操作期间存在由流过字线的读出和寄生电流产生的磁场时,铁磁覆盖层712不应饱和。只要它不饱和,由读出和寄生电流产生的任何磁场不会干扰数据层12。
图15示出了覆盖有铁磁材料(例如,NiFe)的读取线22。覆盖层形成软或超软基准线810。读取线22位于位线20和绝缘隧道阻挡层16之间。铁磁覆盖层完全封闭读取线22以闭合磁通路线(如图16所示),或者它部分环绕读取线22(未示出)。该读取线22的未覆盖部分直接接触隧道阻挡层16,剩余部分覆盖有铁磁材料。
存在读取磁场时铁磁覆盖层812不应饱和(即,当读取电流提供到读取线22产生磁场并用于确定基准线810的磁化向量。只要覆盖层812完全包含读取磁场,那么读取磁场不会延伸超出覆盖层812干扰数据层12。
与图14的结构相比,字线14进一步离开数据层12,减少了写操作期间字线20施加的磁场强度。为补偿减少的磁场,写操作期间写电流也提供到覆盖的读取线810。写操作期间由读取线22提供的磁场帮助转换。
图16示出了包括覆盖在位线20和读取线22上铁磁材料的基准线912。基准线912包括三个部分:下部分912a、上部分912b以及帽盖部分912c。下部分912a由介质914与其它两部分912b和912c隔开。虽然与其它部分912b和912c电绝缘,但下部分912a磁耦合到其它部分912b和912c。
基准线912的下部分912a包括读取线22。覆盖层覆盖读取线22的底部和侧面。读取线22的上表面没有被铁磁覆盖层覆盖,但覆盖有介质914。
基准线912的上部分912b包括位线20。覆盖层覆盖位线20的顶部和侧面。位线20的底面没有被覆盖层覆盖,但被介质914覆盖。位线和读取线20和22也由介质914隔开。
读取线22提供有比位线20大的截面,以补偿制造公差。制造期间,基准线912b的上部分位于在下部分912a的中部。然而实际上,会发生未对准。即使发生未对准,上部分仍设置在下部分912a上,以便不引起位线和读取线20和22之间的短路。
帽盖部分912c从上部分912b向外延伸并在下部分912a的侧壁上延伸。帽盖部分912c也覆盖介质914。帽盖部分912c包围了下部分和上部分912a和912b之间的磁通路。帽盖部分912c和下部分912a的侧壁之间的间隙填充有介质914。间隙防止了位线20和读取线22之间的短路。由位线20产生的磁场在间隙上延伸并进入帽盖部分912c内。
多个绝缘隧道阻挡层16形成在基准线912的上部分912b上,对应的数据层12形成在绝缘隧道阻挡层16上。字线18形成在数据层12上。
夸大了下部分912a中覆盖层厚度的描述。对于下、上和帽盖部分912a、912b和912c。仅由读取线22产生的读取磁场没有饱和基准线912的上部分912b。由位线20产生的写入磁场饱和了基准线912的下部分912a。
位线和读取线20和22之间的电绝缘(即,介质914)使各电流提供到位线和读取线20和22。各电流进而允许读取和写入操作期间独立的场控制。通过调节提供到位线和读取线20和22的电流,所得两个磁场可以调节以仅确定下部分912a的磁化,或者仅确定上部分912b的磁化,或者基准线912的上部分和下部分912a和912b的磁化。
图17示出了下部分912a’的侧壁向上在介质层914’延伸的基准线912’。在帽盖部分912c’的侧壁和下部分912a’的侧壁之间有空气隙或绝缘体。
本发明不限于覆盖字线。字线和位线可以换位,位线可以改用铁磁材料覆盖。
基准层和线不限于铁磁铁。例如,基准线可以实现为合成铁磁铁,也称做人工反铁磁体。再参考图18a和18b,SF基准层1010包括由金属隔离层1016隔开的第一和第二铁磁层1012和1014。铁磁层1012和1014由例如CoFe、NiFe或Co等的材料制成,隔离层1016可以由导电、非导磁材料例如Ru、Re、Rh或Cu制成。两个铁磁层1012和1014之间存在强层间交换耦合。这种耦合的量值以及它的符号(无论是正或是负)为隔离层厚度/材料以及铁磁层材料和厚度的函数。耦合为负,即,两个铁磁层1012和1014为反向平行。
位线的尺寸、形状及特定FM层的厚度决定了它的矫顽磁性,即磁滞回路的x轴分量。其中一个磁滞回路显示在图19中。FM层的总体积以及层材料的单元磁化(每单位体积的磁矩),即,磁滞回路的y轴分量。
两个FM层1012和1014的矫顽磁性稍微不同(例如,10±5 Oe,50±10Oe)。SF基准层1010的矫顽磁性低于各FM层1012和1014的。由于两个FM层1012和1014的磁化指向相反方向,它们的力矩相互抵消,即,MSF=M1-M2,其中M1为第一铁磁层1012的磁矩,M2为第二铁磁层1014的磁矩,MSF为SF基准层1010的所得磁矩。结果为图20的磁滞回路。
隔离层1016的厚度可以在约0.2nm和2nm之间。每个铁磁层1012和1014例如具有约10-100 Oe的矫顽磁性和类似的磁滞回路。如果例如第一层1012的厚度为3纳米并且第二层1014的厚度为4纳米,那么通过改变第一和第二层1012和1014的厚度比例可以将所得矫顽磁性控制小于10 Oe。该低矫顽磁性使SF基准层1010的磁化向量容易地在图18a和18b所示的取向中转换。
两层1012和1014的磁化向量之间的交换耦合很强。因此,需要很大的磁场(例如,4000 Oe)将铁磁层1012和1014的磁化向量去耦。
示例性的SF基准层1010如下。
例1 | 例2 | 例3 | 厚度(nm) | |
层1012 | CoFe | NiFe | Co | 3 |
隔离层1016 | Ru | Ru | Ru | 0.75 |
层1014 | CoFe | NiFe | Co | 4 |
SF基准层不限于以上介绍的三层结构。SF基准层包括以下五个参考层:FM1/Ru1/FM2/Ru2/FM3,所有层具有不同的厚度。
SF基准层可以覆盖。覆盖层可以减小杂散磁场并减少读取/写入电流需求(通过集中读取和写入操作其间产生的磁场)。
虽然结合TMR器件介绍了本发明,但不限于此。本发明可以适用于具有类似运行特性的其它类型的磁阻器件。例如,本发明可以适用于巨磁阻(GMR)器件。除了非导磁金属层代替绝缘隧道阻挡层将数据层和基准层隔开之外,GMR器件具有于TMR器件相同的基本结构。示例性的隔离层金属包括金、银和铜。数据和基准磁化向量的相对取向影响了GMR器件的面内电阻。
本发明不限于GMR和TMR器件。例如,本发明可以适用于顶部和底部旋转阀。
虽然介绍和示出了本发明的几个具体实施例,但本发明不限于所介绍和示出的具体形式或布局。取而代之,本发明根据以下权利要求构成。
Claims (4)
1.一种对具有数据层和基准层的磁阻器件进行读取操作的方法,该方法包括:
将基准层的磁化临时地设置为平行的或反向平行的取向(110,210);以及
确定所述磁阻器件的电阻状态(112,212),
其中通过在所述磁阻器件上施加电压(110)并读出流过所述磁阻器件的电流(112)确定电阻状态,
其中通过将双极脉冲施加到所述磁阻器件(210)以及读出所述磁阻器件电阻的过渡(212)确定电阻状态。
2.根据权利要求1的方法,其中双极脉冲使读出电流流过所述磁阻器件;以及其中通过以下步骤读出过渡:
将读出电流转换成电压信号(312);
延迟电压信号(314);以及
将未延迟的电压信号与延迟的电压信号比较(316),所述比较表示所述磁阻器件电阻是否由高状态到低状态,或者由低状态到高状态。
3.根据权利要求1的方法,其中通过将基准层暴露到外部磁场临时地设置基准层的磁化取向。
4.根据权利要求1的方法,其中通过向所述磁阻器件施加电压(526)确定所述磁阻器件的电阻,由此基准电流流过所述磁阻器件;以及也将电流提供到所述磁阻器件(528),由流过器件电流总和确定电阻状态。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/963851 | 2001-09-25 | ||
US09/963,851 US6538917B1 (en) | 2001-09-25 | 2001-09-25 | Read methods for magneto-resistive device having soft reference layer |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1409321A CN1409321A (zh) | 2003-04-09 |
CN1307643C true CN1307643C (zh) | 2007-03-28 |
Family
ID=25507809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB021323445A Expired - Lifetime CN1307643C (zh) | 2001-09-25 | 2002-09-24 | 具有软基准层的磁阻器件的读取方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6538917B1 (zh) |
EP (1) | EP1296331A3 (zh) |
JP (2) | JP2003151263A (zh) |
KR (1) | KR20030027689A (zh) |
CN (1) | CN1307643C (zh) |
TW (1) | TWI263216B (zh) |
Families Citing this family (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6936903B2 (en) * | 2001-09-25 | 2005-08-30 | Hewlett-Packard Development Company, L.P. | Magnetic memory cell having a soft reference layer |
US6795281B2 (en) * | 2001-09-25 | 2004-09-21 | Hewlett-Packard Development Company, L.P. | Magneto-resistive device including soft synthetic ferrimagnet reference layer |
JP2003151262A (ja) * | 2001-11-15 | 2003-05-23 | Toshiba Corp | 磁気ランダムアクセスメモリ |
DE10158795B4 (de) * | 2001-11-30 | 2005-12-22 | Infineon Technologies Ag | Magnetoresistive Speicherzelle mit dynamischer Referenzschicht |
JP3866567B2 (ja) * | 2001-12-13 | 2007-01-10 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
KR100408421B1 (ko) * | 2002-01-16 | 2003-12-03 | 삼성전자주식회사 | 서브-어레이의 개수에 관계없이 계층형 입출력 라인구조를 가지는 반도체 메모리 장치 |
US6683806B2 (en) * | 2002-03-26 | 2004-01-27 | Micron Technology, Inc. | Methods of operating MRAM devices |
US6687179B2 (en) * | 2002-04-10 | 2004-02-03 | Micron Technology, Inc. | Method and system for writing data in an MRAM memory device |
US6724652B2 (en) * | 2002-05-02 | 2004-04-20 | Micron Technology, Inc. | Low remanence flux concentrator for MRAM devices |
US6780653B2 (en) | 2002-06-06 | 2004-08-24 | Micron Technology, Inc. | Methods of forming magnetoresistive memory device assemblies |
US6683815B1 (en) * | 2002-06-26 | 2004-01-27 | Silicon Magnetic Systems | Magnetic memory cell and method for assigning tunable writing currents |
US6850433B2 (en) * | 2002-07-15 | 2005-02-01 | Hewlett-Packard Development Company, Lp. | Magnetic memory device and method |
US20050195673A1 (en) * | 2002-07-15 | 2005-09-08 | Yoshiaki Asao | Magnetic random access memory having memory cells configured by use of tunneling magnetoresistive elements |
US6914805B2 (en) * | 2002-08-21 | 2005-07-05 | Micron Technology, Inc. | Method for building a magnetic keeper or flux concentrator used for writing magnetic bits on a MRAM device |
US6577529B1 (en) * | 2002-09-03 | 2003-06-10 | Hewlett-Packard Development Company, L.P. | Multi-bit magnetic memory device |
JP3788964B2 (ja) | 2002-09-10 | 2006-06-21 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
JP3906145B2 (ja) * | 2002-11-22 | 2007-04-18 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
US7002228B2 (en) * | 2003-02-18 | 2006-02-21 | Micron Technology, Inc. | Diffusion barrier for improving the thermal stability of MRAM devices |
JP2004296000A (ja) * | 2003-03-27 | 2004-10-21 | Hitachi Ltd | 磁気抵抗効果型ヘッド、及びその製造方法 |
US7161875B2 (en) * | 2003-06-12 | 2007-01-09 | Hewlett-Packard Development Company, L.P. | Thermal-assisted magnetic memory storage device |
US6885582B2 (en) * | 2003-06-12 | 2005-04-26 | Hewlett-Packard Development Company, L.P. | Magnetic memory storage device |
US6819587B1 (en) * | 2003-06-12 | 2004-11-16 | Hewlett-Packard Development Company, L.P. | Thermal-assisted nanotip magnetic memory storage device |
US6836422B1 (en) * | 2003-07-07 | 2004-12-28 | Hewlett-Packard Development Company, L.P. | System and method for reading a memory cell |
US6842364B1 (en) * | 2003-07-07 | 2005-01-11 | Hewlett-Packard Development Company, L.P. | Memory cell strings in a resistive cross point memory cell array |
US7274080B1 (en) | 2003-08-22 | 2007-09-25 | International Business Machines Corporation | MgO-based tunnel spin injectors |
US7598555B1 (en) | 2003-08-22 | 2009-10-06 | International Business Machines Corporation | MgO tunnel barriers and method of formation |
US7027320B2 (en) * | 2003-10-21 | 2006-04-11 | Hewlett-Packard Development Company, L.P. | Soft-reference magnetic memory digitized device and method of operation |
US7064970B2 (en) * | 2003-11-04 | 2006-06-20 | Micron Technology, Inc. | Serial transistor-cell array architecture |
US7286378B2 (en) * | 2003-11-04 | 2007-10-23 | Micron Technology, Inc. | Serial transistor-cell array architecture |
US7026673B2 (en) * | 2003-12-11 | 2006-04-11 | International Business Machines Corporation | Low magnetization materials for high performance magnetic memory devices |
US7252852B1 (en) | 2003-12-12 | 2007-08-07 | International Business Machines Corporation | Mg-Zn oxide tunnel barriers and method of formation |
US6980466B2 (en) * | 2004-01-15 | 2005-12-27 | Hewlett-Packard Development Company, L.P. | Soft-reference four conductor magnetic memory storage device |
US7102920B2 (en) * | 2004-03-23 | 2006-09-05 | Hewlett-Packard Development Company, L.P. | Soft-reference three conductor magnetic memory storage device |
US7339813B2 (en) * | 2004-09-30 | 2008-03-04 | Sharp Laboratories Of America, Inc. | Complementary output resistive memory cell |
US20090218559A1 (en) * | 2008-02-29 | 2009-09-03 | Ulrich Klostermann | Integrated Circuit, Memory Cell Array, Memory Module, and Method of Manufacturing an Integrated Circuit |
US7760542B2 (en) | 2008-04-21 | 2010-07-20 | Seagate Technology Llc | Spin-torque memory with unidirectional write scheme |
US7751231B2 (en) * | 2008-05-05 | 2010-07-06 | Qimonda Ag | Method and integrated circuit for determining the state of a resistivity changing memory cell |
US8233319B2 (en) | 2008-07-18 | 2012-07-31 | Seagate Technology Llc | Unipolar spin-transfer switching memory unit |
US7933137B2 (en) | 2008-10-08 | 2011-04-26 | Seagate Teachnology Llc | Magnetic random access memory (MRAM) utilizing magnetic flip-flop structures |
US7933146B2 (en) | 2008-10-08 | 2011-04-26 | Seagate Technology Llc | Electronic devices utilizing spin torque transfer to flip magnetic orientation |
US7940592B2 (en) | 2008-12-02 | 2011-05-10 | Seagate Technology Llc | Spin-torque bit cell with unpinned reference layer and unidirectional write current |
EP2276034B1 (en) * | 2009-07-13 | 2016-04-27 | Crocus Technology S.A. | Self-referenced magnetic random access memory cell |
EP2575135B1 (en) * | 2011-09-28 | 2015-08-05 | Crocus Technology S.A. | Magnetic random access memory (MRAM) cell and method for reading the MRAM cell using a self-referenced read operation |
US9047945B2 (en) * | 2012-10-15 | 2015-06-02 | Marvell World Trade Ltd. | Systems and methods for reading resistive random access memory (RRAM) cells |
KR20140052676A (ko) | 2012-10-25 | 2014-05-07 | 삼성디스플레이 주식회사 | 터치 센싱 패널의 제조 방법 |
US10170162B2 (en) * | 2017-05-23 | 2019-01-01 | Sandisk Technologies Llc | Sense amplifier calibration |
US11605409B2 (en) | 2020-10-27 | 2023-03-14 | International Business Machines Corporation | MTJ-based analog memory device |
US11664059B2 (en) | 2021-06-02 | 2023-05-30 | International Business Machines Corporation | Low power MTJ-based analog memory device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1308317A (zh) * | 1999-09-16 | 2001-08-15 | 株式会社东芝 | 磁电阻元件和磁存储装置 |
CN1221978C (zh) * | 1998-08-05 | 2005-10-05 | 国际商业机器公司 | 非易失性磁存储单元和器件 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4455626A (en) * | 1983-03-21 | 1984-06-19 | Honeywell Inc. | Thin film memory with magnetoresistive read-out |
JP2774243B2 (ja) * | 1994-05-27 | 1998-07-09 | 富士通株式会社 | 記憶装置 |
US5587943A (en) * | 1995-02-13 | 1996-12-24 | Integrated Microtransducer Electronics Corporation | Nonvolatile magnetoresistive memory with fully closed flux operation |
JPH09306160A (ja) * | 1996-05-09 | 1997-11-28 | Oki Electric Ind Co Ltd | 磁気メモリ素子および情報記憶装置 |
US6169686B1 (en) * | 1997-11-20 | 2001-01-02 | Hewlett-Packard Company | Solid-state memory with magnetic storage cells |
US6262625B1 (en) * | 1999-10-29 | 2001-07-17 | Hewlett-Packard Co | Operational amplifier with digital offset calibration |
US6259644B1 (en) * | 1997-11-20 | 2001-07-10 | Hewlett-Packard Co | Equipotential sense methods for resistive cross point memory cell arrays |
US5946227A (en) * | 1998-07-20 | 1999-08-31 | Motorola, Inc. | Magnetoresistive random access memory with shared word and digit lines |
US6072717A (en) * | 1998-09-04 | 2000-06-06 | Hewlett Packard | Stabilized magnetic memory cell |
JP3589346B2 (ja) * | 1999-06-17 | 2004-11-17 | 松下電器産業株式会社 | 磁気抵抗効果素子および磁気抵抗効果記憶素子 |
US6134138A (en) * | 1999-07-30 | 2000-10-17 | Honeywell Inc. | Method and apparatus for reading a magnetoresistive memory |
JP2001067862A (ja) * | 1999-09-01 | 2001-03-16 | Sanyo Electric Co Ltd | 磁気メモリ素子 |
US6404674B1 (en) * | 2001-04-02 | 2002-06-11 | Hewlett Packard Company Intellectual Property Administrator | Cladded read-write conductor for a pinned-on-the-fly soft reference layer |
US6466471B1 (en) * | 2001-05-29 | 2002-10-15 | Hewlett-Packard Company | Low power MRAM memory array |
-
2001
- 2001-09-25 US US09/963,851 patent/US6538917B1/en not_active Expired - Lifetime
-
2002
- 2002-08-07 TW TW091117781A patent/TWI263216B/zh not_active IP Right Cessation
- 2002-09-02 EP EP02256084A patent/EP1296331A3/en not_active Withdrawn
- 2002-09-19 JP JP2002273429A patent/JP2003151263A/ja not_active Withdrawn
- 2002-09-24 CN CNB021323445A patent/CN1307643C/zh not_active Expired - Lifetime
- 2002-09-24 KR KR1020020057725A patent/KR20030027689A/ko not_active Application Discontinuation
-
2007
- 2007-09-07 JP JP2007233234A patent/JP4658102B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1221978C (zh) * | 1998-08-05 | 2005-10-05 | 国际商业机器公司 | 非易失性磁存储单元和器件 |
CN1308317A (zh) * | 1999-09-16 | 2001-08-15 | 株式会社东芝 | 磁电阻元件和磁存储装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2008059746A (ja) | 2008-03-13 |
CN1409321A (zh) | 2003-04-09 |
EP1296331A3 (en) | 2003-12-03 |
TWI263216B (en) | 2006-10-01 |
JP2003151263A (ja) | 2003-05-23 |
US6538917B1 (en) | 2003-03-25 |
US20030058685A1 (en) | 2003-03-27 |
KR20030027689A (ko) | 2003-04-07 |
JP4658102B2 (ja) | 2011-03-23 |
EP1296331A2 (en) | 2003-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1307643C (zh) | 具有软基准层的磁阻器件的读取方法 | |
CN100447892C (zh) | 具有软基准层的磁存储器件 | |
US6593608B1 (en) | Magneto resistive storage device having double tunnel junction | |
EP1248273B1 (en) | Cladded read conductor for a tunnel junction memory cell | |
CN100350495C (zh) | 具有软基准层的磁阻器件 | |
US6404674B1 (en) | Cladded read-write conductor for a pinned-on-the-fly soft reference layer | |
US8039885B2 (en) | MRAM with storage layer and super-paramagnetic sensing layer | |
US6919594B2 (en) | Magneto resistive storage device having a magnetic field sink layer | |
EP1296332B1 (en) | Magnetic memory device | |
US6795281B2 (en) | Magneto-resistive device including soft synthetic ferrimagnet reference layer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
ASS | Succession or assignment of patent right |
Owner name: SAMSUNG ELECTRONICS CO., LTD Free format text: FORMER OWNER: HEWLETT-PACKARD DEVELOPMENT COMPANY Effective date: 20071228 |
|
C41 | Transfer of patent application or patent right or utility model | ||
TR01 | Transfer of patent right |
Effective date of registration: 20071228 Address after: Gyeonggi Do, South Korea Patentee after: SAMSUNG ELECTRONICS Co.,Ltd. Address before: California, USA Patentee before: Hewlett-Packard Co. |
|
CX01 | Expiry of patent term | ||
CX01 | Expiry of patent term |
Granted publication date: 20070328 |