JP4655483B2 - Information signal processing apparatus and method, program, and recording medium - Google Patents

Description

この発明は、画像信号、音声信号等の情報信号に対して処理を行う情報信号処理装置およびその方法、プログラム、並びに記録媒体に関する。 The present invention relates to an information signal processing apparatus that performs processing on an information signal such as an image signal and an audio signal, a method thereof , a program, and a recording medium.

詳しくは、この発明は、処理部の追加、変更によるアップグレードを、ユーザの負担が少なく、容易に行い得るようにした情報信号処理装置等に係るものである。 Particularly, the present invention may include additional processing units, the upgrade of the change, less burden on the user, it relates to easily as the information signal processing device and the like may be performed.

画像信号、音声信号等の情報信号に対して基板単位で処理を行っていく情報信号処理装置が考えられる。このような情報信号処理装置では、基板の追加、変更により、装置のアップグレードを図ることができる。特許文献１には、基板を着脱できる例が記載されている。   An information signal processing apparatus that processes information signals such as image signals and audio signals in units of substrates can be considered. In such an information signal processing apparatus, it is possible to upgrade the apparatus by adding or changing a substrate. Patent Document 1 describes an example in which a substrate can be attached and detached.

特開２００３−２２４７９７号公報JP 2003-224797 A

上述したように基板を追加、変更する場合、装置全体を制御する基板に対して、制御情報の更新を行う必要がある。この更新作業をユーザが手動で行うとすれば、ユーザにとって大きな負担となる。   As described above, when a board is added or changed, it is necessary to update control information for a board that controls the entire apparatus. If the user manually performs this update operation, a heavy burden is placed on the user.

この発明の目的は、処理部（処理基板）の追加、変更によるアップグレードを、ユーザの負担が少なく、容易に行い得るようにすることにある。   An object of the present invention is to make it possible to easily perform upgrade by adding or changing a processing unit (processing substrate) with less burden on the user.

本発明の第1の側面の情報信号処理装置は、制御情報に基づいて情報信号をそれぞれ処理する所定数の処理部と、前記所定数の処理部の動作を制御する制御部とを備え、前記所定数の処理部には、予め装着されていたものと、後から追加装着されたものとがあり、前記予め装着されていた前記処理部は、自身が前記情報信号を処理するために必要な前記制御情報と、自身が記憶している前記制御情報についてのバージョン情報を予め記憶しており、前記後から追加装着された前記処理部は、自身の前記制御情報、前記予め装着されていた前記処理部のための前記制御情報、および自身が記憶している１以上の前記制御情報についてのバージョン情報であって、前記予め装着されていた前記処理部のバージョン情報よりもバージョンが高いバージョン情報を予め記憶しており、前記制御部は、前記所定数の処理部それぞれが記憶している前記バージョン情報を取得し、バージョンが最も高い前記バージョン情報を有する前記処理部を検出し、検出された前記処理部が記憶している各処理部の制御情報を取得して、対応する前記所定数の処理部それぞれに供給し、前記所定数の処理部は、前記制御部から供給された前記制御情報を用いて、前記情報信号を処理する。 An information signal processing device according to a first aspect of the present invention includes a predetermined number of processing units that respectively process information signals based on control information, and a control unit that controls operations of the predetermined number of processing units, The predetermined number of processing units are pre-installed and those that are added later, and the pre-installed processing units are necessary for themselves to process the information signal. The control information and the version information about the control information stored by itself are stored in advance , and the processing unit additionally attached after the control information is the control information of itself, the pre-attached the control information for the processing unit, and it itself is an version information for one or more of the control information stored version is higher barge than the version information of the has been preloaded the processing unit Tio stores the down data beforehand, the control unit acquires the version information each of said predetermined number of processor is stored, and detects the processing unit having a version highest the version information, The detected control information of each processing unit stored in the processing unit is acquired and supplied to each of the corresponding predetermined number of processing units, and the predetermined number of processing units are supplied from the control unit The information signal is processed using the control information.

本発明の第1の側面の情報信号処理方法は、制御情報に基づいて情報信号をそれぞれ処理する所定数の処理部と、前記所定数の処理部の動作を制御する制御部とを備え、前記所定数の処理部には、予め装着されていたものと、後から追加装着されたものとがあり、前記予め装着されていた前記処理部は、自身が前記情報信号を処理するために必要な前記制御情報と、自身が記憶している前記制御情報についてのバージョン情報を予め記憶しており、前記後から追加装着された前記処理部は、自身の前記制御情報、前記予め装着されていた前記処理部のための前記制御情報、および自身が記憶している１以上の前記制御情報についてのバージョン情報であって、前記予め装着されていた前記処理部のバージョン情報よりもバージョンが高いバージョン情報を予め記憶している情報信号処理装置の情報信号処理方法であって、前記制御部が、前記所定数の処理部それぞれが記憶している前記バージョン情報を取得し、バージョンが最も高い前記バージョン情報を有する前記処理部を検出し、検出された前記処理部が記憶している各処理部の制御情報を取得して、対応する前記所定数の処理部それぞれに供給し、前記所定数の処理部が、前記制御部から供給された前記制御情報を用いて、前記情報信号を処理するステップを含む。 An information signal processing method according to a first aspect of the present invention includes a predetermined number of processing units that respectively process information signals based on control information, and a control unit that controls operations of the predetermined number of processing units, The predetermined number of processing units are pre-installed and those that are added later, and the pre-installed processing units are necessary for themselves to process the information signal. The control information and the version information about the control information stored by itself are stored in advance , and the processing unit additionally attached after the control information is the control information of itself, the pre-attached the control information for the processing unit, and it itself is an version information for one or more of the control information stored version is higher barge than the version information of the has been preloaded the processing unit A tio down information stored in advance to have the information signal processing apparatus of an information signal processing method, the control unit acquires the version information each of said predetermined number of processor are stored, the highest version The processing unit having the version information is detected, the control information of each processing unit stored in the detected processing unit is acquired, supplied to each of the corresponding predetermined number of processing units, and the predetermined number The processing unit includes a step of processing the information signal using the control information supplied from the control unit.

本発明の第1の側面の記録媒体は、予め装着されていたものと、後から追加装着されたものとからなる所定数の処理部であって、前記予め装着されていた前記処理部は、自身が情報信号を処理するために必要な制御情報と、自身が記憶している前記制御情報についてのバージョン情報を予め記憶し、前記後から追加装着された前記処理部は、自身の前記制御情報、前記予め装着されていた前記処理部のための前記制御情報、および自身が記憶している１以上の前記制御情報についてのバージョン情報であって、前記予め装着されていた前記処理部のバージョン情報よりもバージョンが高いバージョン情報を予め記憶して、前記制御情報に基づいて前記情報信号をそれぞれ処理する前記所定数の処理部を備える情報信号処理装置を制御するコンピュータに、前記所定数の処理部それぞれが記憶している前記バージョン情報を取得し、バージョンが最も高い前記バージョン情報を有する前記処理部を検出し、検出された前記処理部が記憶している各処理部の制御情報を取得して、対応する前記所定数の処理部それぞれに供給し、前記所定数の処理部に、供給された前記制御情報を用いて、前記情報信号を処理させる処理を実行させるためのプログラムを記録したコンピュータ読み取り可能なものである。 The recording medium according to the first aspect of the present invention is a predetermined number of processing units that are pre-mounted and those that are additionally mounted later, and the pre-mounted processing units are: Control information necessary for processing the information signal by itself and version information for the control information stored by itself are stored in advance, and the processing unit additionally mounted afterward stores the control information of the control signal. Version information on the control information for the processing unit that has been mounted in advance, and version information on the one or more control information stored by itself, the version information of the processing unit that has been mounted in advance Version information having a higher version than that is stored in advance, and the information signal processing apparatus including the predetermined number of processing units that respectively process the information signals based on the control information is controlled. To Yuta, acquires the version information each of said predetermined number of processor is stored, and detects the processing unit having a version highest the version information, each of said processing units that have been detected are stored Processing unit control information is acquired, supplied to each of the corresponding predetermined number of processing units, and the predetermined number of processing units executes processing of processing the information signal using the supplied control information It is a computer-readable one that records a program for making it happen.

本発明の第1の側面のプログラムは、予め装着されていたものと、後から追加装着されたものとからなる所定数の処理部であって、前記予め装着されていた前記処理部は、自身が情報信号を処理するために必要な制御情報と、自身が記憶している前記制御情報についてのバージョン情報を予め記憶し、前記後から追加装着された前記処理部は、自身の前記制御情報、前記予め装着されていた前記処理部のための前記制御情報、および自身が記憶している１以上の前記制御情報についてのバージョン情報であって、前記予め装着されていた前記処理部のバージョン情報よりもバージョンが高いバージョン情報を予め記憶して、前記制御情報に基づいて前記情報信号をそれぞれ処理する前記所定数の処理部を備える情報信号処理装置を制御するコンピュータに、前記所定数の処理部それぞれが記憶している前記バージョン情報を取得し、バージョンが最も高い前記バージョン情報を有する前記処理部を検出し、検出された前記処理部が記憶している各処理部の制御情報を取得して、対応する前記所定数の処理部それぞれに供給し、前記所定数の処理部に、供給された前記制御情報を用いて、前記情報信号を処理させる処理を実行させるためのものである。 The program according to the first aspect of the present invention is a predetermined number of processing units that are pre-mounted and those that are additionally mounted later, and the pre-mounted processing units are themselves Pre-stores the control information necessary for processing the information signal and the version information about the control information stored by itself, and the processing unit additionally mounted after the control information, Version information about the control information for the processing unit that is pre-mounted and one or more of the control information stored by the processing unit, based on version information of the processing unit that is pre-mounted Version information having a higher version is stored in advance, and a control unit that controls the information signal processing device including the predetermined number of processing units that respectively process the information signals based on the control information. The computer acquires the version information each of said predetermined number of processor is stored, and detects the processing unit having a version highest the version information, each of said processing units that have been detected are stored Processing unit control information is acquired and supplied to each of the corresponding predetermined number of processing units, and the predetermined number of processing units are used to process the information signal using the supplied control information. It is for making it happen.

本発明の第1の側面においては、制御情報に基づいて情報信号をそれぞれ処理する所定数の処理部それぞれが記憶しているバージョン情報が取得されて、バージョンが最も高いバージョン情報を有する処理部が検出され、検出された処理部が記憶している各処理部の制御情報が取得されて、対応する所定数の処理部それぞれに供給され、所定数の処理部において、制御部から供給された制御情報を用いて、情報信号が処理される。 In the first aspect of the present invention, version information each predetermined number of processing unit for processing the information signal, respectively, based on the control information stored is acquired, the processing unit having a version highest version information Control information of each processing unit detected and stored in the detected processing unit is acquired and supplied to each of the corresponding predetermined number of processing units, and the control supplied from the control unit in the predetermined number of processing units Using the information, an information signal is processed.

本発明によれば、処理部の追加、変更によるアップグレードを、ユーザの負担が少なく、容易に行うことができる。 According to the present invention , upgrade by adding or changing a processing unit can be easily performed with less burden on the user.

以下、図面を参照しながら、この発明の実施の形態について説明する。図１は、実施の形態としての画像信号処理装置１００の構成を示している。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 shows a configuration of an image signal processing apparatus 100 as an embodiment.

この画像信号処理装置１００は、制御基板１０１と、リモコン送信機１０２と、入力基板１０３と、処理基板１０４（処理基板Ａ）と、処理基板１０５（処理基板Ｂ）と、出力基板１０６とを有している。制御基板１０１、入力基板１０３、処理基板１０４、処理基板１０５および出力基板１０６は、それぞれバス１０７に接続されている。処理基板１０４、１０５、少なくとも処理基板１０５は、着脱自在とされている。   The image signal processing apparatus 100 includes a control board 101, a remote control transmitter 102, an input board 103, a processing board 104 (processing board A), a processing board 105 (processing board B), and an output board 106. is doing. The control board 101, the input board 103, the processing board 104, the processing board 105, and the output board 106 are each connected to a bus 107. The processing substrates 104 and 105, at least the processing substrate 105, are detachable.

制御基板１０１は、制御部を構成しており、処理基板１０４，１０５の動作を含め、装置全体の動作を制御する。リモコン送信機１０２は、ユーザインタフェースを構成している。リモコン送信機１０２は、ユーザの操作によるリモコン信号ＲＭを出力する。このリモコン信号ＲＭは、例えば赤外線信号である。制御基板１０１は、リモコン信号ＲＭに基づいて、処理基板１０４，１０５等の動作を制御する。   The control board 101 constitutes a control unit and controls the operation of the entire apparatus including the operation of the processing boards 104 and 105. The remote control transmitter 102 constitutes a user interface. The remote control transmitter 102 outputs a remote control signal RM by a user operation. This remote control signal RM is, for example, an infrared signal. The control board 101 controls operations of the processing boards 104 and 105 and the like based on the remote control signal RM.

入力基板１０３は、処理すべき画像信号Ｖinを入力するための処理基板である。この画像信号Ｖinは、例えば図示しないＤＶＤ(Digital Versatile Disc)プレーヤ、地上波デジタル放送チューナ等から出力されたものである。この場合、画像信号Ｖinは、ＭＰＥＧ(Moving Picture Experts Group)データに対して復号化処理が施されることで取得されている。   The input board 103 is a processing board for inputting an image signal Vin to be processed. The image signal Vin is output from, for example, a DVD (Digital Versatile Disc) player, a terrestrial digital broadcast tuner, or the like (not shown). In this case, the image signal Vin is acquired by performing decoding processing on MPEG (Moving Picture Experts Group) data.

処理基板１０４，１０５は、それぞれ、処理部を構成しており、画像信号を処理するものである。本実施の形態において、処理基板１０４，１０５は、それぞれ以下の処理を行うものとされる。すなわち、処理基板１０４は、ＳＤ(Standard Definition)信号である入力画像信号を、水平、垂直の画素数がそれぞれ２倍とされたＨＤ(High Definition)信号である出力画像信号に変換する、高画質化処理を行う。処理基板１０５は、入力画像信号を、ＭＰＥＧの符号化、復号化を経たことによって発生したブロック歪み、モスキートノイズを低減した出力画像信号に変換する、ノイズ低減処理を行う。   The processing substrates 104 and 105 each constitute a processing unit and process image signals. In the present embodiment, the processing substrates 104 and 105 each perform the following processing. That is, the processing board 104 converts an input image signal that is an SD (Standard Definition) signal into an output image signal that is an HD (High Definition) signal in which the number of horizontal and vertical pixels is doubled. Process. The processing board 105 performs noise reduction processing for converting the input image signal into an output image signal in which block distortion and mosquito noise generated by MPEG encoding and decoding are reduced.

出力基板１０６は、処理後の画像信号Ｖoutを出力するための処理基板である。この画像信号Ｖoutは、ＣＲＴ(Cathode-Ray Tube)、ＬＣＤ(Liquid Crystal Display)、ＰＤＰ(Plasma Display Panel)等からなる図示しないディスプレイに供給される。   The output board 106 is a processing board for outputting the processed image signal Vout. The image signal Vout is supplied to a display (not shown) composed of a CRT (Cathode-Ray Tube), an LCD (Liquid Crystal Display), a PDP (Plasma Display Panel) or the like.

図２は、制御基板１０１の構成を示している。制御基板１０１は、コンピュータとしてのＣＰＵ(Central Processing Unit)を有してなるコントローラ１１１と、そのＣＰＵの動作プログラム等が格納されたＲＯＭ(Read Only Memory)１１２と、そのＣＰＵの作業領域を構成する、作業用記憶手段としてのＲＡＭ(Random Access Memory)１１３と、リモコン受信部１１４と、インタフェース（Ｉ／Ｆ）１１５とからなっている。リモコン受信部１１４は、上述したリモコン送信機１０２からのリモコン信号ＲＭを受信し、そのリモコン信号ＲＭに対応した操作信号をコントローラ１１１に供給する。インタフェース１１５は、コントローラ１１１をバス１０７に接続する。   FIG. 2 shows the configuration of the control board 101. The control board 101 constitutes a controller 111 having a CPU (Central Processing Unit) as a computer, a ROM (Read Only Memory) 112 storing an operation program of the CPU, and a work area of the CPU. A RAM (Random Access Memory) 113 as a working storage means, a remote control receiver 114, and an interface (I / F) 115 are included. The remote control receiving unit 114 receives the remote control signal RM from the remote control transmitter 102 described above, and supplies an operation signal corresponding to the remote control signal RM to the controller 111. The interface 115 connects the controller 111 to the bus 107.

図３は、処理基板１０４，１０５の構成を示している。処理基板１０４，１０５は、それぞれ、コンピュータとしてのＣＰＵを有してなるコントローラ１２１と、そのＣＰＵの動作プログラム等が格納された、第１の記憶手段としてのＲＯＭ１２２と、そのＣＰＵの作業領域を構成する、第２の記憶手段（作業用記憶手段）としてのＲＡＭ１２３と、画像信号を処理する信号処理部１２４と、インタフェース（Ｉ／Ｆ）１２５とからなっている。インタフェース１２５は、コントローラ１２１および信号処理部１２４をバス１０７に接続する。また、コントローラ１２１は、信号処理部１２４の動作を制御する。   FIG. 3 shows the configuration of the processing substrates 104 and 105. Each of the processing boards 104 and 105 constitutes a controller 121 having a CPU as a computer, a ROM 122 as first storage means storing an operation program of the CPU, and a work area of the CPU. A RAM 123 as second storage means (working storage means), a signal processing unit 124 for processing image signals, and an interface (I / F) 125 are included. The interface 125 connects the controller 121 and the signal processing unit 124 to the bus 107. Further, the controller 121 controls the operation of the signal processing unit 124.

ここで、図４を参照して、処理基板１０４（処理基板Ａ）の信号処理部１２４の詳細を説明する。この信号処理部１２４は、入力画像信号（ＳＤ信号）Ｖａを、水平、垂直の画素数がそれぞれ２倍とされた出力画像信号Ｖｂに変換する。図５は、ＳＤ信号とＨＤ信号の画素位置関係を示しており、大きなドットがＳＤ信号の画素であり、小さいドットがＨＤ信号の画素である。この図５から分かるように、ＨＤ信号のライン数はＳＤ信号の２倍であり、またＨＤ信号の各ラインの画素数はＳＤ信号の２倍である。   Here, the details of the signal processing unit 124 of the processing substrate 104 (processing substrate A) will be described with reference to FIG. The signal processing unit 124 converts the input image signal (SD signal) Va into an output image signal Vb in which the number of horizontal and vertical pixels is doubled. FIG. 5 shows a pixel positional relationship between the SD signal and the HD signal, where a large dot is a pixel of the SD signal and a small dot is a pixel of the HD signal. As can be seen from FIG. 5, the number of HD signal lines is twice that of the SD signal, and the number of pixels in each line of the HD signal is twice that of the SD signal.

この信号処理部１２４は、バッファメモリ１３１と、予測タップ選択部１３２と、クラスタップ選択部１３３と、クラス検出部１３４と、係数データ生成部１３５と、推定予測演算部１３６と、バッファメモリ１３７とを有している。   The signal processing unit 124 includes a buffer memory 131, a prediction tap selection unit 132, a class tap selection unit 133, a class detection unit 134, a coefficient data generation unit 135, an estimated prediction calculation unit 136, and a buffer memory 137. have.

バッファメモリ１３１は、バス１０７からインタフェース１２５を通じて取り込まれる、処理対象である画像信号Ｖａを一時的に記憶する。   The buffer memory 131 temporarily stores the image signal Va to be processed, which is acquired from the bus 107 through the interface 125.

予測タップ選択部１３２、クラスタップ選択部１３３は、それぞれ、バッファメモリ１３１に記憶されている画像信号Ｖａから、画像信号Ｖｂにおける注目画素位置の周辺に位置する複数の画素データを、予測タップ、クラスタップのデータとして選択的に抽出する。この場合、ＲＡＭ１２３には、後述するように、初期化時に、コントローラ１２１が信号処理部１２４の動作を制御するための制御情報が記憶されるが、その一部として、予測タップ、クラスタップのパターン情報が含まれている。予測タップ選択部１３２、クラスタップ選択部１３３は、コントローラ１２１を介してＲＡＭ１２３から供給されるパターン情報に基づいて、それぞれ予測タップ、クラスタップのデータを選択的に抽出する。図６Ａ，Ｂは、それぞれクラスタップ、予測タップのパターン例を示している。   The prediction tap selection unit 132 and the class tap selection unit 133 respectively convert a plurality of pieces of pixel data located around the target pixel position in the image signal Vb from the image signal Va stored in the buffer memory 131 into prediction taps and classes. Selectively extract as tap data. In this case, as described later, the RAM 123 stores control information for the controller 121 to control the operation of the signal processing unit 124 at the time of initialization. Contains information. The prediction tap selection unit 132 and the class tap selection unit 133 selectively extract data of a prediction tap and a class tap, respectively, based on pattern information supplied from the RAM 123 via the controller 121. 6A and 6B show pattern examples of class taps and prediction taps, respectively.

クラス検出部１３４は、クラスタップ選択部１３３で選択的に抽出されるクラスタップのデータとしての複数の画素データに対してデータ圧縮処理を施して、注目画素位置の画素データが属するクラスを示すクラスコードＣＬを取得する。例えば、データ圧縮処理としては、ＡＤＲＣ(Adaptive Dynamic Range Coding)、ＤＰＣＭ（予測符号化）、ＶＱ（ベクトル量子化）等を利用できる。本実施の形態では、ＡＤＲＣ、例えば１ビットＡＤＲＣが利用される。   The class detection unit 134 performs data compression processing on a plurality of pixel data as class tap data selectively extracted by the class tap selection unit 133, and indicates a class to which the pixel data at the target pixel position belongs. Get the code CL. For example, as data compression processing, ADRC (Adaptive Dynamic Range Coding), DPCM (predictive coding), VQ (vector quantization), etc. can be used. In this embodiment, ADRC, for example, 1-bit ADRC is used.

まず、ＫビットＡＤＲＣを利用する場合について説明する。この場合、クラスタップに含まれる画素データの最大値ＭＡＸと最小値ＭＩＮの差分であるダイナミックレンジＤＲ＝ＭＡＸ−ＭＩＮを検出し、またクラスタップに含まれるそれぞれの画素データについて、その画素データから最小値ＭＩＮを減算し、その減算値をＤＲ／２^Kで除算（量子化）し、クラスタップを構成するそれぞれの画素データをＫビットに再量子化し、それを所定の順番で並べたビット列をクラスコードＣＬとする。 First, a case where K-bit ADRC is used will be described. In this case, the dynamic range DR = MAX−MIN, which is the difference between the maximum value MAX and the minimum value MIN of the pixel data included in the class tap, is detected, and for each pixel data included in the class tap, the minimum value is determined from the pixel data. Subtract the value MIN, divide (quantize) the subtracted value by DR / 2 ^K , requantize each pixel data constituting the class tap into K bits, and classify the bit string that is arranged in a predetermined order Let it be code CL.

１ビットＡＤＲＣを利用する場合には、クラスタップに含まれるそれぞれの画素データについて、その画素データから最小値ＭＩＮを減算し、その減算値をＤＲ／２で除算し、クラスタップに含まれるそれぞれの画素データを１ビットに再量子化し、それを所定の順番で並べたビット列をクラスコードＣＬとして出力する。   When 1-bit ADRC is used, for each pixel data included in the class tap, the minimum value MIN is subtracted from the pixel data, the subtracted value is divided by DR / 2, and each pixel data included in the class tap is subtracted. The pixel data is requantized to 1 bit, and a bit string in which the pixel data is arranged in a predetermined order is output as a class code CL.

後述するように、推定予測演算部１３６では、予測タップのデータとしての複数の画素データｘｉと、係数データＷｉとを用い、（１）式の推定式に基づいて、画像信号Ｖｂにおける注目画素位置の画素データｙが求められる。この（１）式において、ｎは複数の画素データｘｉの個数である。   As will be described later, the estimated prediction calculation unit 136 uses the plurality of pixel data xi as the prediction tap data and the coefficient data Wi, and based on the estimation formula (1), the target pixel position in the image signal Vb. Pixel data y is obtained. In the equation (1), n is the number of the plurality of pixel data xi.

ＲＡＭ１２３には、後述するように、初期化時に、コントローラ１２１が信号処理部１２４の動作を制御するための制御情報が記憶されるが、その一部として、各クラスの係数種データが含まれている。この係数種データは、上述した推定式の係数データＷｉ（ｉ＝１〜ｎ）を生成するための、パラメータｒ，ｚを含む生成式の係数データである。（２）式は、その生成式の一例を示している。ここで、パラメータｒは解像度を決めるパラメータであり、パラメータｚはノイズ除去度を決めるパラメータである。そして、ｗ_i0〜ｗ_i9が係数種データである。 As will be described later, the RAM 123 stores control information for the controller 121 to control the operation of the signal processing unit 124 at the time of initialization. The RAM 123 includes coefficient class data of each class as a part thereof. Yes. This coefficient seed data is coefficient data of a generation formula including parameters r and z for generating the coefficient data Wi (i = 1 to n) of the estimation formula described above. Formula (2) shows an example of the generation formula. Here, the parameter r is a parameter that determines the resolution, and the parameter z is a parameter that determines the degree of noise removal. In addition, w _{i0 to} w _i9 are coefficient seed data.

ＳＤ信号をＨＤ信号に変換する場合、ＳＤ信号の１画素に対応してＨＤ信号の４画素を得る必要がある（図５参照）。この場合、ＨＤ信号を構成する２×２の単位画素ブロック内の４画素は、それぞれＳＤ信号の中心予測タップに対して異なる位相ずれを持っている。図７は、ＨＤ信号を構成する２×２の単位画素ブロック内の４画素ＨＤ₁〜ＨＤ₄における、ＳＤ信号の中心予測タップＳＤ₀からの位相ずれを示している。ここで、ＨＤ₁〜ＨＤ₄の位置は、それぞれ、ＳＤ₀の位置から水平方向にｋ₁〜ｋ₄、垂直方向にｍ₁〜ｍ₄だけずれている。そのため、上述した各クラスの係数種データｗ_i0〜ｗ_i9は、さらに出力画素（ＨＤ₁〜ＨＤ₄）にそれぞれ対応した係数種データからなっている。 When the SD signal is converted into the HD signal, it is necessary to obtain four pixels of the HD signal corresponding to one pixel of the SD signal (see FIG. 5). In this case, the four pixels in the 2 × 2 unit pixel block constituting the HD signal each have a different phase shift with respect to the center prediction tap of the SD signal. FIG. 7 shows a phase shift from the center prediction tap SD ₀ of the SD signal in the four pixels HD _{1 to} HD ₄ in the 2 × 2 unit pixel block constituting the HD signal. Here, the position of HD ₁ ~HD _4, respectively, k ₁ to k ₄ in the horizontal direction from the position of the SD _0, are offset in the vertical direction by m ₁ ~m _4. Therefore, the coefficient seed data w _i0 to w _i9 for each above-described class is made from each of the corresponding coefficient seed data further output pixels (HD ₁ ~HD _4).

この係数種データｗ_i0〜ｗ_i9は、画像信号Ｖｂに対応した教師信号（ＨＤ信号）と画像信号Ｖａに対応した生徒信号（ＳＤ信号）とから学習によって予め生成されたものであり、画像信号Ｖａを画像信号Ｖｂに変換するための情報である。このような係数種データｗ_i0〜ｗ_i9を用いて画像信号Ｖａを画像信号Ｖｂに変換することで、ＳＤ信号としての画像信号Ｖａは、ＨＤ信号としての画像信号Ｖｂに変換される。この係数種データｗ_i0〜ｗ_i9の生成方法については後述する。 The coefficient seed data w _{i0 to} w _i9 are generated in advance from learning from a teacher signal (HD signal) corresponding to the image signal Vb and a student signal (SD signal) corresponding to the image signal Va. This is information for converting Va into an image signal Vb. By converting the image signal Va to the image signal Vb using such coefficient seed data w _{i0 to} w _i9 , the image signal Va as the SD signal is converted into the image signal Vb as the HD signal. It will be described later method of generating coefficient seed data w _i0 to w _i9.

係数データ生成部１３５は、コントローラ１２１を介してＲＡＭ１２３から、クラス検出部１３４で得られたクラスコードＣＬが表すクラスの、出力画素（ＨＤ₁〜ＨＤ₄）にそれぞれ対応した４画素分の係数種データｗ_i0〜ｗ_i9を取得し、さらにコントローラ１２１から供給される、ユーザによって調整されたパラメータｒ，ｚの値を用い、（２）式の生成式に基づいて、４画素分の係数データＷｉを生成する。 The coefficient data generation unit 135 is a coefficient type corresponding to the output pixels (HD _{1 to} HD ₄ ) of the class represented by the class code CL obtained from the class detection unit 134 from the RAM 123 via the controller 121. The data w _{i0 to} w _i9 are acquired, and the coefficient data Wi for four pixels is supplied based on the generation formula of the expression (2) using the values of the parameters r and z adjusted by the user supplied from the controller 121. Is generated.

推定予測演算部１３６は、画像信号Ｖｂを構成する２×２の単位画素ブロック毎に、画素データを求める。すなわち、この推定予測演算部１３６には、予測タップ選択部１３２から単位画素ブロック内の４画素（注目画素）に対応した、予測タップのデータとしての複数の画素データｘｉが供給され、また係数データ生成部１３５で生成された、その単位画素ブロックを構成する４画素分の係数データＷｉが供給される。そして、この推定予測演算部１３６は、単位画素ブロックを構成する４画素の画素データｙ₁〜ｙ₄を、それぞれ上述した（１）式の推定式で個別に演算する。 The estimated prediction calculation unit 136 obtains pixel data for each 2 × 2 unit pixel block constituting the image signal Vb. That is, the estimated prediction calculation unit 136 is supplied with a plurality of pieces of pixel data xi as prediction tap data corresponding to four pixels (target pixel) in the unit pixel block from the prediction tap selection unit 132, and coefficient data Coefficient data Wi for four pixels constituting the unit pixel block generated by the generation unit 135 is supplied. Then, this estimated prediction calculation section 136, a 4 pixel data y ₁ ~y ₄ pixels constituting the unit pixel block, individually calculating the estimated equation respectively above (1).

バッファメモリ１３７は、推定予測演算部１３６より順次出力される、画像信号Ｖｂを構成する各単位画素ブロック内の４画素の画素データｙ₁〜ｙ₄を一時的に記憶する。 Buffer memory 137, the estimation predictive calculating unit 136 is sequentially output from, for temporarily storing pixel data y ₁ ~y ₄ of four pixels in the unit pixel block constituting the image signal Vb.

図４に示す処理基板１０４（処理基板Ａ）の信号処理部１２４の動作を説明する。   The operation of the signal processing unit 124 of the processing substrate 104 (processing substrate A) shown in FIG. 4 will be described.

バス１０７からインタフェース１２５を通じて取り込まれる、処理対象である画像信号Ｖａはバッファメモリ１３１に一時的に記憶される。クラスタップ選択部１３３では、バッファメモリ１３１に記憶されている画像信号Ｖａから、画像信号Ｖｂにおける注目画素位置の周辺に位置する複数の画素データがクラスタップのデータとして選択的に抽出される。この複数の画素データはクラス検出部１３４に供給される。   The image signal Va to be processed, which is fetched from the bus 107 through the interface 125, is temporarily stored in the buffer memory 131. In the class tap selection unit 133, a plurality of pieces of pixel data located around the target pixel position in the image signal Vb are selectively extracted from the image signal Va stored in the buffer memory 131 as class tap data. The plurality of pixel data is supplied to the class detection unit 134.

クラス検出部１３４では、クラスタップのデータとしての複数の画素データに、例えば１ビットＡＤＲＣ等のデータ圧縮処理が施されて、画像信号Ｖｂにおける注目画素位置の画素データが属するクラスを表すクラスコードＣＬが得られる。このクラスコードＣＬは係数データ生成部１３５に供給される。   In the class detection unit 134, a plurality of pixel data as class tap data is subjected to data compression processing such as 1-bit ADRC, for example, and a class code CL representing a class to which the pixel data at the target pixel position in the image signal Vb belongs. Is obtained. The class code CL is supplied to the coefficient data generation unit 135.

この係数データ生成部１３５では、クラスコードＣＬが表すクラスの、出力画素（ＨＤ₁〜ＨＤ₄）にそれぞれ対応した係数種データｗ_i0〜ｗ_i9が、コントローラ１２１を介してＲＡＭ１２３から取得される。また、この係数データ生成部１３５には、コントローラ１２１から、ユーザによって調整されたパラメータｒ，ｚの値が供給される。そして、この係数データ生成部１３５では、４画素分の係数種データｗ_i0〜ｗ_i9およびパラメータｒ，ｚの値が用いられ、（２）式の生成式に基づいて、画像信号Ｖｂの２×２の単位画素ブロックを構成する４画素分の係数データＷｉが生成される。 In the coefficient data generation unit 135, of the class represented by the class code CL, the output pixel (HD ₁ ~HD ₄₎ respectively the corresponding coefficient seed data w _i0 to w _i9 are acquired from the RAM123 via the controller 121. The coefficient data generation unit 135 is supplied from the controller 121 with the values of the parameters r and z adjusted by the user. Then, in the coefficient data generation unit 135, coefficient seed data w _i0 to w _i9 and parameter r of 4 pixels, the value of z is used, based on the generated equation (2), 2 × image signal Vb Coefficient data Wi for four pixels constituting two unit pixel blocks is generated.

予測タップ選択部１３２では、バッファメモリ１３１に記憶されている画像信号Ｖａから、画像信号Ｖｂにおける注目画素位置の周辺、つまりその注目画素位置の単位画素ブロック内の４画素の周辺に位置する、複数の画素データｘｉが予測タップのデータとして選択的に抽出される。この複数の画素データｘｉは推定予測演算部１３６に供給される。   In the prediction tap selection unit 132, a plurality of image signals Va stored in the buffer memory 131 are positioned around the target pixel position in the image signal Vb, that is, around the four pixels in the unit pixel block of the target pixel position. Pixel data xi are selectively extracted as prediction tap data. The plurality of pixel data xi is supplied to the estimated prediction calculation unit 136.

また、この推定予測演算部１３６には、係数データ生成部１３５で生成された、画像信号Ｖｂの単位画素ブロックを構成する４画素分の係数データＷｉが供給される。そして、この推定予測演算部１３６では、予測タップのデータとしての複数の画素データｘｉおよび４画素分の係数データＷｉが用いられ、注目画素位置の単位画素ブロックを構成する４画素の画素データｙ₁〜ｙ₄が、それぞれ（１）式の推定式に基づいて、個別に求められる。 In addition, the estimated prediction calculation unit 136 is supplied with the coefficient data Wi for four pixels that form the unit pixel block of the image signal Vb, which is generated by the coefficient data generation unit 135. In the estimated prediction calculation unit 136, a plurality of pixel data xi as the prediction tap data and coefficient data Wi for four pixels are used, and the pixel data y _{1 of} the four pixels forming the unit pixel block at the target pixel position. ~y _4, based on the respective (1) of the estimation equation, obtained separately.

画像信号Ｖｂにおける注目画素位置が順次変化するようにされ、推定予測演算部１３６からは、画像信号Ｖｂにおける各注目画素位置の単位ブロックを構成する画素データｙ₁〜ｙ₄が順次出力される。このように推定予測演算部１３６から順次出力される、各注目画素位置の単位ブロックを構成する画素データｙ₁〜ｙ₄はバッファメモリ１３７に供給されて一時的に記憶される。このバッファメモリ１３７に記憶された画像信号Ｖｂを構成する各画素データは、その後に適宜なタイミングで読み出され、インタフェース１２５を介してバス１０７に送出される。 The target pixel position in the image signal Vb is sequentially changed, and the estimated prediction calculation unit 136 sequentially outputs the pixel data y _{1 to} y ₄ constituting the unit block of each target pixel position in the image signal Vb. Thus, the pixel data y _{1 to} y ₄ constituting the unit block at each target pixel position sequentially output from the estimated prediction calculation unit 136 are supplied to the buffer memory 137 and temporarily stored. Each pixel data constituting the image signal Vb stored in the buffer memory 137 is thereafter read out at an appropriate timing and sent to the bus 107 via the interface 125.

上述したように、処理基板１０４（処理基板Ａ）のＲＡＭ１２３に、初期化時に、制御情報の一部としての係数種データが記憶される。この係数種データは、予め学習によって生成されたものである。   As described above, the coefficient seed data as part of the control information is stored in the RAM 123 of the processing substrate 104 (processing substrate A) at the time of initialization. This coefficient seed data is generated by learning in advance.

この係数種データの生成方法について説明する。ここでは、（２）式の生成式における係数データである係数種データｗ_i0〜ｗ_i9を求める例を示すものとする。
ここで、以下の説明のため、（３）式のように、ｔj（ｊ＝０〜９）を定義する。
ｔ₀＝１，ｔ₁＝ｒ，ｔ₂＝ｚ，ｔ₃＝ｒ²，ｔ₄＝ｒｚ，ｔ₅＝ｚ²，ｔ₆＝ｒ³，
ｔ₇＝ｒ²ｚ，ｔ₈＝ｒｚ²，ｔ₉＝ｚ³
・・・（３）
この（３）式を用いると、（２）式は、（４）式のように書き換えられる。 A method for generating the coefficient seed data will be described. Here, it is assumed that shows an example of obtaining the coefficient seed data w _i0 to w _i9 is coefficient data in the production equation of the Equation (2).
Here, for the following explanation, tj (j = 0 to 9) is defined as shown in equation (3).
t ₀ = 1, t ₁ = r, t ₂ = z, t ₃ = r ² , t ₄ = rz, t ₅ = z ² , t ₆ = r ³ ,
t ₇ = r ² z, t ₈ = rz ² , t ₉ = z ³
... (3)
Using this equation (3), equation (2) can be rewritten as equation (4).

最終的に、学習によって未定係数ｗ_ijを求める。すなわち、クラスおよび出力画素の組み合わせ毎に、複数のＳＤ画素データとＨＤ画素データを用いて、二乗誤差を最小にする係数値を決定する。いわゆる最小二乗法による解法である。学習数をｍ、ｋ（１≦ｋ≦ｍ）番目の学習データにおける残差をｅ_k、二乗誤差の総和をＥとすると、（１）式および（２）式を用いて、Ｅは（５）式で表される。ここで、ｘ_ikはＳＤ信号のｉ番目の予測タップ位置におけるｋ番目の画素データ、ｙ_kはそれに対応するｋ番目のＨＤ信号の画素データを表している。 Finally, the undetermined coefficient w _ij is obtained by learning. That is, for each combination of class and output pixel, a coefficient value that minimizes the square error is determined using a plurality of SD pixel data and HD pixel data. This is a so-called least square method. If the learning number is m, the residual in the kth (1 ≦ k ≦ m) learning data is e _k , and the sum of the squared errors is E, using Eqs. (1) and (2), E is (5 ) Expression. Here, x _ik represents k-th pixel data at the i-th predicted tap position of the SD signal, and y _k represents pixel data of the corresponding k-th HD signal.

最小二乗法による解法では、（５）式のｗ_ijによる偏微分が０になるようなｗ_ijを求める。これは、（６）式で示される。 The solution according to the minimum square method, determine the w _ij such that 0 is partial differentiation by (5) of w _ij. This is shown by equation (6).

ここで、（７）式、（８）式のように、Ｘ_ipjq、Ｙ_ipを定義すると、（６）式は、行列を用いて、（９）式のように書き換えられる。 Here, if X _ipjq and Y _ip are defined as in equations (7) and (8), equation (6) can be rewritten as equation (9) using a matrix.

この（９）式が、係数種データｗ_i0〜ｗ_i9（ｉ＝１〜ｎ）を算出するための正規方程式である。この正規方程式を掃き出し法（Gauss-Jordanの消去法）等の一般解法で解くことにより、係数種データｗ_i0〜ｗ_i9を求めることができる。 This equation (9) is a normal equation for calculating the coefficient seed data w _{i0 to} w _i9 (i = 1 to n). By solving a general solution such as sweep-out method the normal equation (Gauss-Jordan elimination) can be used to determine the coefficient seed data w _i0 to w _i9.

図８は、上述した係数種データの生成方法の概念を示している。教師信号としてのＨＤ信号から、生徒信号としての複数のＳＤ信号を生成する。ここで、ＨＤ信号からＳＤ信号を生成する際に使用する間引きフィルタの周波数特性を変えることにより、解像度の異なるＳＤ信号を生成する。   FIG. 8 shows the concept of the coefficient seed data generation method described above. A plurality of SD signals as student signals are generated from the HD signals as teacher signals. Here, SD signals having different resolutions are generated by changing the frequency characteristics of the thinning filter used when the SD signal is generated from the HD signal.

解像度の異なるＳＤ信号によって、解像度を上げる効果の異なる係数種データを生成できる。例えばボケ具合の大きな画像が得られるＳＤ信号とボケ具合の小さな画像が得られるＳＤ信号があった場合、ボケ具合の大きな画像が得られるＳＤ信号による学習で、解像度を上げる効果の強い係数種データが生成され、ボケ具合の小さな画像が得られるＳＤ信号による学習で、解像度を上げる効果の弱い係数種データが生成される。   Coefficient seed data having different effects of increasing the resolution can be generated by SD signals having different resolutions. For example, when there is an SD signal from which an image with a large degree of blur can be obtained and an SD signal from which an image with a small degree of blur can be obtained, coefficient seed data having a strong effect of increasing the resolution by learning with the SD signal from which an image with a large degree of blur can be obtained. Is generated, and coefficient seed data having a weak effect of increasing the resolution is generated by learning with the SD signal from which an image with a small degree of blur can be obtained.

また、解像度の異なるＳＤ信号の各々に対してノイズを加えることで、ノイズの加わったＳＤ信号を生成する。ノイズを加える量を可変することでノイズ量が異なるＳＤ信号が生成され、それによってノイズ除去効果の異なる係数種データが生成される。例えばノイズをたくさん加えたＳＤ信号とノイズを少し加えたＳＤ信号とがあった場合、ノイズをたくさん加えたＳＤ信号による学習でノイズ除去効果の強い係数種データが生成され、ノイズを少し加えたＳＤ信号による学習でノイズ除去効果の弱い係数種データが生成される。   Further, by adding noise to each of the SD signals having different resolutions, an SD signal with noise added is generated. By varying the amount of noise to be added, SD signals having different noise amounts are generated, thereby generating coefficient seed data having different noise removal effects. For example, if there is an SD signal with a lot of noise added and an SD signal with a little noise added, coefficient seed data with a strong noise removal effect is generated by learning with the SD signal with a lot of noise added, and SD with a little noise added. Coefficient seed data having a weak noise removal effect is generated by learning with a signal.

ノイズを加える量としては、例えば（１０）式のように、ＳＤ信号の画素値ｘに対して、ノイズｎを加えてノイズの加わったＳＤ信号の画素値ｘ′を生成する場合、Ｇを可変することでノイズ量を調整する。
ｘ′＝ｘ＋Ｇ・ｎ ・・・（１０） As an amount of noise, for example, as shown in equation (10), when generating a pixel value x ′ of the SD signal to which noise n is added by adding noise n to the pixel value x of the SD signal, G is variable. To adjust the amount of noise.
x ′ = x + G · n (10)

例えば、周波数特性を可変するパラメータｒの値を０〜１．０まで０．１のステップで１１段階に可変し、ノイズを加える量を可変するパラメータｚの値を０〜１．０まで０．１のステップで１１段階に可変し、合計１２１種類のＳＤ信号を生成する。このようにして生成した複数のＳＤ信号とＨＤ信号との間で学習を行って係数種データを生成する。このパラメータｒ，ｚは、図４の処理基板１０４（処理基板Ａ）の信号処理部１２４に供給されるパラメータｒ，ｚに対応したものである。   For example, the value of the parameter r for varying the frequency characteristic is varied in 11 steps from 0 to 1.0 in 0.1 steps, and the value of the parameter z for varying the amount of noise added is varied from 0 to 1.0 to 0.1. It is variable to 11 steps in one step, and a total of 121 types of SD signals are generated. Learning is performed between the plurality of SD signals generated in this way and the HD signal to generate coefficient seed data. The parameters r and z correspond to the parameters r and z supplied to the signal processing unit 124 of the processing substrate 104 (processing substrate A) in FIG.

次に、上述した係数種データｗ_i0〜ｗ_i9（ｉ＝１〜ｎ）を生成するための係数種データ生成装置１５０について説明する。図９は、この係数種データ生成装置１５０の構成を示している。 Next, the coefficient seed data generation device 150 for generating the above-described coefficient seed data w _{i0 to} w _i9 (i = 1 to n) will be described. FIG. 9 shows the configuration of the coefficient seed data generation device 150.

この係数種データ生成装置１５０は、入力端子１５１と、生徒信号生成回路１５２とを有している。入力端子１５１は、教師信号としてのＨＤ信号を入力する。生徒信号生成回路１５２は、このＨＤ信号に対して、水平および垂直の間引き処理を行って、生徒信号としてのＳＤ信号を生成する。この生徒信号生成回路１５２には、パラメータｒ，ｚが供給される。パラメータｒの値に対応して、ＨＤ信号からＳＤ信号を生成する際に使用する間引きフィルタの周波数特性が可変される。また、パラメータｚの値に対応して、ＳＤ信号に加えるノイズの量が可変される。   The coefficient seed data generation device 150 includes an input terminal 151 and a student signal generation circuit 152. The input terminal 151 inputs an HD signal as a teacher signal. The student signal generation circuit 152 performs horizontal and vertical thinning processing on the HD signal to generate an SD signal as a student signal. The student signal generation circuit 152 is supplied with parameters r and z. Corresponding to the value of the parameter r, the frequency characteristic of the decimation filter used when generating the SD signal from the HD signal is varied. Further, the amount of noise added to the SD signal is varied corresponding to the value of the parameter z.

また、係数種データ生成装置１５０は、予測タップ選択部１５３と、クラスタップ選択部１５４とを有している。これら予測タップ選択部１５３、クラスタップ選択部１５４は、それぞれ、生徒信号生成回路１５２より出力されるＳＤ信号から、ＨＤ信号における注目画素位置の周辺に位置する複数のＳＤ画素データを、予測タップ、クラスタップのデータとして選択的に抽出する。この予測タップ選択部１５３、クラスタップ選択部１５４は、それぞれ、上述した処理基板１０４（処理基板Ａ）の信号処理部１２４の予測タップ選択部１３２、クラスタップ選択部１３３に対応するものである。   In addition, the coefficient seed data generation device 150 includes a prediction tap selection unit 153 and a class tap selection unit 154. The prediction tap selection unit 153 and the class tap selection unit 154 respectively convert a plurality of SD pixel data located around the target pixel position in the HD signal from the SD signal output from the student signal generation circuit 152 into a prediction tap, Selectively extracted as class tap data. The prediction tap selection unit 153 and the class tap selection unit 154 correspond to the prediction tap selection unit 132 and the class tap selection unit 133 of the signal processing unit 124 of the processing board 104 (processing board A) described above, respectively.

また、係数種データ生成装置１５０は、クラス検出部１５５を有している。このクラス検出部１５５は、クラスタップ選択部１５４で選択的に抽出されるクラスタップのデータとしての複数の画素データを処理して、教師信号としてのＨＤ信号における注目画素位置の画素データが属するクラスを示すクラスコードＣＬを生成する。このクラス検出部１５５は、上述した処理基板１０４（処理基板Ａ）の信号処理部１２４のクラス検出部１３４に対応するものである。   The coefficient seed data generation device 150 has a class detection unit 155. The class detection unit 155 processes a plurality of pixel data as class tap data selectively extracted by the class tap selection unit 154, and the class data to which the pixel data of the target pixel position in the HD signal as a teacher signal belongs Is generated. The class detection unit 155 corresponds to the class detection unit 134 of the signal processing unit 124 of the processing substrate 104 (processing substrate A) described above.

また、係数種データ生成装置１５０は、教師タップ選択部１５６を有している。この教師タップ選択部１５６は、入力端子１５１に入力される教師信号としてのＨＤ信号から、注目画素位置の画素データを選択的に抽出する。   Further, the coefficient seed data generation device 150 includes a teacher tap selection unit 156. The teacher tap selection unit 156 selectively extracts pixel data at the target pixel position from the HD signal as a teacher signal input to the input terminal 151.

また、係数種データ生成装置１５０は、正規方程式生成部１５７を有している。この正規方程式生成部１５７は、教師タップ選択部１５６で選択的に抽出された、教師信号としてのＨＤ信号における各注目画素位置の画素データｙと、この各注目画素位置の画素データｙにそれぞれ対応して予測タップ選択部１５３で選択的に抽出された、予測タップのデータとしての複数の画素データｘｉと、各注目画素位置の画素データｙにそれぞれ対応してクラス検出部１５５で得られたクラスコードＣＬと、パラメータｒ，ｚの値とから、クラスおよび出力画素の組み合わせ毎に、係数種データｗ_i0〜ｗ_i9を得るための正規方程式（（９）式参照）を生成する。 Further, the coefficient seed data generation device 150 includes a normal equation generation unit 157. The normal equation generation unit 157 corresponds to the pixel data y of each target pixel position in the HD signal as the teacher signal selectively extracted by the teacher tap selection unit 156 and the pixel data y of each target pixel position, respectively. Then, the plurality of pixel data xi as the prediction tap data selectively extracted by the prediction tap selection unit 153 and the class obtained by the class detection unit 155 corresponding to the pixel data y of each target pixel position, respectively. From the code CL and the values of the parameters r and z, a normal equation (see equation (9)) for obtaining coefficient seed data w _{i0 to} w _i9 is generated for each combination of class and output pixel.

この場合、１個の画素データｙとそれに対応する複数個の画素データｘｉとの組み合わせで１個の学習データが生成されるが、教師信号としてのＨＤ信号と生徒信号としてのＳＤ信号との間で、クラス毎に、多くの学習データが生成されていく。これにより、正規方程式生成部１５７では、クラス毎に、係数種データｗ_i0〜ｗ_i9を得るための正規方程式が生成される。 In this case, one piece of learning data is generated by combining one piece of pixel data y and a plurality of pieces of pixel data xi corresponding thereto, but between the HD signal as the teacher signal and the SD signal as the student signal. Thus, a lot of learning data is generated for each class. Thus, the normal equation generating unit 157, for each class, a normal equation for obtaining coefficient seed data w _i0 to w _i9 are produced.

またこの場合、正規方程式生成部１５７では、出力画素（図７のＨＤ₁〜ＨＤ₄参照）毎に、正規方程式が生成される。例えば、ＨＤ₁に対応した正規方程式は、中心予測タップに対するずれ値がＨＤ１と同じ関係にある画素データｙから構成される学習データから生成される。結果的に正規方程式生成部１５７では、上述したように、クラスおよび出力画素の組み合わせ毎に、正規方程式が生成される。 In this case, the normal equation generation unit 157 generates a normal equation for each output pixel (see HD _{1 to} HD _{4 in} FIG. 7). For example, the normal equation corresponding to HD ₁ is generated from learning data composed of pixel data y whose deviation value with respect to the center prediction tap has the same relationship as HD1. As a result, the normal equation generation unit 157 generates a normal equation for each combination of class and output pixel as described above.

また、係数種データ生成装置１５０は、係数種データ決定部１５８と、係数種メモリ１５９とを有している。係数種データ決定部１５８は、正規方程式生成部１５７から正規方程式のデータの供給を受け、当該正規方程式を掃き出し法等によって解き、クラスおよび出力画素の組み合わせ毎に、係数種データｗ_i0〜ｗ_i9を求める。係数種メモリ１５９は、係数種データ決定部１５８で求められた係数種データｗ_i0〜ｗ_i9を格納する。 The coefficient seed data generation apparatus 150 includes a coefficient seed data determination unit 158 and a coefficient seed memory 159. The coefficient seed data determination unit 158 receives supply of normal equation data from the normal equation generation unit 157, solves the normal equation by a sweep-out method or the like, and generates coefficient seed data w _{i0 to} w _{i9 for} each combination of class and output pixel _. Ask for. Coefficient seed memory 159 stores coefficient seed data w _i0 to w _i9 obtained by the coefficient seed data decision section 158.

図９に示す係数種データ生成装置１５０の動作を説明する。
入力端子１５１に入力される教師信号としてのＨＤ信号に対して、生徒信号生成回路１５２で水平および垂直の間引き処理が行われて、生徒信号としてのＳＤ信号が生成される。この場合、ＳＤ信号生成回路１５２にはパラメータｒ，ｚが制御信号として供給され、周波数特性およびノイズ加算量が段階的に変化した複数のＳＤ信号が順次生成されていく。 The operation of the coefficient seed data generation device 150 shown in FIG. 9 will be described.
The student signal generation circuit 152 performs a horizontal and vertical thinning process on the HD signal as the teacher signal input to the input terminal 151 to generate an SD signal as the student signal. In this case, parameters r and z are supplied as control signals to the SD signal generation circuit 152, and a plurality of SD signals whose frequency characteristics and noise addition amount are changed stepwise are sequentially generated.

クラスタップ選択部１５４では、生徒信号生成回路１５２で生成される生徒信号としてのＳＤ信号から、教師信号としてのＨＤ信号における注目画素位置の周辺に位置する複数の画素データがクラスタップのデータとして選択的に抽出される。この複数の画素データはクラス検出部１５５に供給される。このクラス検出部１５５では、クラスタップのデータとしての複数の画素データに、例えば１ビットＡＤＲＣのデータ圧縮処理が施されて、教師信号としてのＨＤ信号における注目画素位置の画素データが属するクラスを表すクラスコードＣＬが得られる。このクラスコードＣＬは、正規方程式生成部１５７に供給される。   The class tap selection unit 154 selects, as class tap data, a plurality of pixel data located around the target pixel position in the HD signal as the teacher signal from the SD signal as the student signal generated by the student signal generation circuit 152. Extracted. The plurality of pixel data is supplied to the class detection unit 155. In this class detection unit 155, a plurality of pixel data as class tap data is subjected to, for example, 1-bit ADRC data compression processing, and represents a class to which pixel data at a target pixel position in an HD signal as a teacher signal belongs. A class code CL is obtained. The class code CL is supplied to the normal equation generation unit 157.

予測タップ選択部１５３では、生徒信号生成回路１５２で生成される生徒信号としてのＳＤ信号から、教師信号としてのＨＤ信号における注目画素位置の周辺に位置する複数の画素データｘｉが予測タップのデータとして選択的に抽出される。この複数の画素データｘｉは正規方程式生成部１５７に供給される。また、教師タップ選択部１５６では、入力端子１５１に入力される教師信号としてのＨＤ信号から、注目画素位置の画素データｙが選択的に抽出される。この画素データｙは正規方程式生成部１５７に供給される。   In the prediction tap selection unit 153, from the SD signal as the student signal generated by the student signal generation circuit 152, a plurality of pieces of pixel data xi located around the target pixel position in the HD signal as the teacher signal are used as prediction tap data. Extracted selectively. The plurality of pixel data xi is supplied to the normal equation generation unit 157. In addition, the teacher tap selection unit 156 selectively extracts pixel data y at the target pixel position from the HD signal as the teacher signal input to the input terminal 151. The pixel data y is supplied to the normal equation generation unit 157.

正規方程式生成部１５７では、教師タップ選択部１５６で選択的に抽出された、教師信号としてのＨＤ信号における各注目画素位置の画素データｙと、この各注目画素位置の画素データｙにそれぞれ対応して予測タップ選択部１５３で選択的に抽出された、予測タップのデータとしての複数の画素データｘｉと、各注目画素位置の画素データｙにそれぞれ対応してクラス検出部１５５で得られたクラスコードＣＬと、パラメータｒ，ｚの値とから、クラスおよび出力画素の組み合わせ毎に、係数種データｗ_i0〜ｗ_i9を得るための正規方程式（（９）式参照）が生成される。 The normal equation generation unit 157 corresponds to the pixel data y of each target pixel position in the HD signal as the teacher signal selectively extracted by the teacher tap selection unit 156 and the pixel data y of each target pixel position, respectively. The class code obtained by the class detection unit 155 corresponding to each of the plurality of pixel data xi as the prediction tap data and the pixel data y of each target pixel position, which is selectively extracted by the prediction tap selection unit 153 From CL and the values of the parameters r and z, a normal equation (see equation (9)) for generating coefficient seed data w _{i0 to} w _i9 is generated for each combination of class and output pixel.

そして、係数種データ決定部１５８では、正規方程式生成部１５７から正規方程式のデータが供給され、当該正規方程式が掃き出し法等によって解かれ、クラスおよび出力画素の組み合わせ毎に、係数種データｗ_i0〜ｗ_i9が求められる。この係数種データｗ_i0〜ｗ_i9は、係数種メモリ１５９に格納される。 Then, the coefficient seed data determining unit 158 is supplied with the data of the normal equation from the normal equation generating unit 157, and the normal equation is solved by a sweeping method or the like, and for each combination of class and output pixel, coefficient seed data w _i0- w _i9 is required. The coefficient seed data w _{i0 to} w _i9 are stored in the coefficient seed memory 159.

このように、図９に示す係数種データ生成装置１５０においては、上述の図４に示す処理基板１０４（処理基板Ａ）のＲＡＭ１２３に、初期化時に、制御情報の一部として記憶される係数種データｗ_i0〜ｗ_i9を、良好に生成できる。 As described above, in the coefficient seed data generation device 150 shown in FIG. 9, the coefficient seed stored as part of the control information in the RAM 123 of the processing board 104 (processing board A) shown in FIG. the data w _i0 ~w _i9, can better produce.

次に、図１０を参照して、処理基板１０５（処理基板Ｂ）の信号処理部１２４の詳細を説明する。この信号処理部１２４は、入力画像信号Ｖｃを、ブロック歪み、モスキートノイズを低減した出力画像信号Ｖｄに変換する。   Next, details of the signal processing unit 124 of the processing substrate 105 (processing substrate B) will be described with reference to FIG. The signal processing unit 124 converts the input image signal Vc into an output image signal Vd in which block distortion and mosquito noise are reduced.

この信号処理部１２４は、バッファメモリ１６１と、予測タップ選択部１６２と、クラスタップ選択部１６３と、クラス検出部１６４と、推定予測演算部１６５と、バッファメモリ１６６とを有している。   The signal processing unit 124 includes a buffer memory 161, a prediction tap selection unit 162, a class tap selection unit 163, a class detection unit 164, an estimated prediction calculation unit 165, and a buffer memory 166.

バッファメモリ１６１は、バス１０７からインタフェース１２５を通じて取り込まれる、処理対象である画像信号Ｖｃを一時的に記憶する。   The buffer memory 161 temporarily stores the image signal Vc to be processed, which is fetched from the bus 107 through the interface 125.

予測タップ選択部１６２は、バッファメモリ１６１に記憶されている画像信号Ｖｃから、画像信号Ｖｄにおける注目画素位置の周辺に位置する複数の画素データを、予測タップのデータとして選択的に抽出する。この場合、ＲＡＭ１２３には、後述するように、初期化時に、コントローラ１２１が信号処理部１２４の動作を制御するための制御情報が記憶されるが、その一部として、予測タップのパターン情報が含まれている。予測タップ選択部１６２は、コントローラ１２１を介してＲＡＭ１２３から供給されるパターン情報に基づいて、予測タップのデータを選択的に抽出する。図１１は、予測タップのパターン例を示しており、ＡＰは注目画素位置である。   The prediction tap selection unit 162 selectively extracts, from the image signal Vc stored in the buffer memory 161, a plurality of pixel data located around the target pixel position in the image signal Vd as prediction tap data. In this case, as described later, the RAM 123 stores control information for the controller 121 to control the operation of the signal processing unit 124 at the time of initialization. It is. The prediction tap selection unit 162 selectively extracts prediction tap data based on pattern information supplied from the RAM 123 via the controller 121. FIG. 11 shows an example of a prediction tap pattern, where AP is a target pixel position.

クラスタップ選択部１６３は、バッファメモリ１６１に記憶されている画像信号Ｖｃから、画像信号Ｖｄにおける注目画素位置の画素データを含むＤＣＴ(Discrete Cosine Transform)処理ブロックを構成する複数の画素データを、クラスタップのデータとして選択的に抽出する。ＭＰＥＧデータの復号化時には、ＤＣＴ処理ブロック毎にデコード処理が行われて、画像信号Ｖｃを構成する画素データが取得されている。図１２は、ＤＣＴ処理ブロックを構成する８×８の画素データを示している。   The class tap selection unit 163 classifies a plurality of pieces of pixel data constituting a DCT (Discrete Cosine Transform) processing block including pixel data at a target pixel position in the image signal Vd from the image signal Vc stored in the buffer memory 161. Selectively extract as tap data. At the time of decoding MPEG data, decoding processing is performed for each DCT processing block, and pixel data constituting the image signal Vc is acquired. FIG. 12 shows 8 × 8 pixel data constituting the DCT processing block.

クラス検出部１６４は、クラスタップ選択部１６３で選択的に抽出されるクラスタップのデータとしての複数の画素データに対して上述した１ビットＡＤＲＣ等のデータ圧縮処理を施して、画像信号Ｖｄにおける注目画素位置の画素データが属するクラスを示すクラスコードＣＬを生成し、このクラスコードＣＬをコントローラ１２１に供給する。   The class detection unit 164 performs the data compression processing such as 1-bit ADRC described above on a plurality of pixel data as the class tap data selectively extracted by the class tap selection unit 163, and pays attention to the image signal Vd. A class code CL indicating the class to which the pixel data at the pixel position belongs is generated, and this class code CL is supplied to the controller 121.

推定予測演算部１６５は、予測タップのデータとしての複数の画素データｘｉと、係数データＷｉとを用い、上述した（１）式の推定式に基づいて、画像信号Ｖｄにおける注目画素位置の画素データｙを求める。   The estimated prediction calculation unit 165 uses a plurality of pixel data xi as the prediction tap data and the coefficient data Wi, and based on the estimation expression of the above expression (1), the pixel data of the target pixel position in the image signal Vd. Find y.

ＲＡＭ１２３には、後述するように、初期化時に、コントローラ１２１が信号処理部１２４の動作を制御するための制御情報が記憶されるが、その一部として、各クラスの係数データＷｉが含まれている。この場合、各クラスの係数データＷｉは、静止画用の係数データおよび動画用の係数データからなっている。またこの場合、静止画用の係数データおよび動画用の係数データは、さらに、ＤＣＴ処理ブロック内の８×８の各画素位置（図１２の（１，１）〜（８，８）の６４位置）にそれぞれ対応した係数データからなっている。結局、初期化時に、ＲＡＭ１２３には、クラス、画像種類（静止画、動画）、画素位置の各組み合わせに対応した係数データＷｉが記憶される。   As will be described later, the RAM 123 stores control information for the controller 121 to control the operation of the signal processing unit 124 at the time of initialization. The RAM 123 includes coefficient data Wi of each class as part of the control information. Yes. In this case, the coefficient data Wi of each class includes coefficient data for still images and coefficient data for moving images. Further, in this case, coefficient data for still images and coefficient data for moving images are further converted into 8 × 8 pixel positions (64 positions (1, 1) to (8, 8) in FIG. 12) in the DCT processing block. ), Each of which corresponds to coefficient data. After all, at initialization, the RAM 123 stores coefficient data Wi corresponding to each combination of class, image type (still image, moving image), and pixel position.

この係数データＷｉは、画像信号Ｖｄに対応した教師信号と画像信号Ｖｃに対応した生徒信号とから学習によって予め生成されたものであり、画像信号Ｖｃを画像信号Ｖｄに変換するための情報である。このような係数データＷｉを用いて画像信号Ｖｃを画像信号Ｖｄに変換することで、画像信号Ｖｃは、ブロック歪み、モスキートノイズを低減した画像信号Ｖｄに変換される。この係数データＷｉの生成方法については後述する。   The coefficient data Wi is generated in advance by learning from a teacher signal corresponding to the image signal Vd and a student signal corresponding to the image signal Vc, and is information for converting the image signal Vc into the image signal Vd. . By converting the image signal Vc to the image signal Vd using such coefficient data Wi, the image signal Vc is converted to the image signal Vd with reduced block distortion and mosquito noise. A method for generating the coefficient data Wi will be described later.

推定予測演算部１６５には、コントローラ１２１を介してＲＡＭ１２３から、クラス検出部１６４で得られたクラスコードＣＬが表すクラス、ＤＣＴ処理ブロック内における注目画素位置の画素位置、さらにユーザの操作によって選択された画像種類に対応した係数データＷｉが供給される。   The estimated prediction calculation unit 165 is selected from the RAM 123 via the controller 121 by the class represented by the class code CL obtained by the class detection unit 164, the pixel position of the target pixel position in the DCT processing block, and the user's operation. Coefficient data Wi corresponding to the selected image type is supplied.

バッファメモリ１６６は、推定予測演算部１６５より順次出力される、画像信号Ｖｄを構成する画素データｙを一時的に記憶する。   The buffer memory 166 temporarily stores the pixel data y constituting the image signal Vd, which is sequentially output from the estimated prediction calculation unit 165.

図１０に示す処理基板１０５（処理基板Ｂ）の信号処理部１２４の動作を説明する。
バス１０７からインタフェース１２５を通じて取り込まれる、処理対象である画像信号Ｖｃはバッファメモリ１６１に一時的に記憶される。クラスタップ選択部１６３では、バッファメモリ１６１に記憶されている画像信号Ｖｃから、画像信号Ｖｄにおける注目画素位置の画素データを含むＤＣＴ処理ブロックを構成する複数の画素データが、クラスタップのデータとして選択的に抽出される。この複数の画素データはクラス検出部１６４に供給される。 An operation of the signal processing unit 124 of the processing substrate 105 (processing substrate B) illustrated in FIG. 10 will be described.
The image signal Vc to be processed that is captured from the bus 107 through the interface 125 is temporarily stored in the buffer memory 161. In the class tap selection unit 163, a plurality of pixel data constituting a DCT processing block including pixel data at the target pixel position in the image signal Vd are selected as class tap data from the image signal Vc stored in the buffer memory 161. Extracted. The plurality of pixel data is supplied to the class detection unit 164.

クラス検出部１６４では、クラスタップのデータとしての複数の画素データに、例えば１ビットＡＤＲＣ等のデータ圧縮処理が施されて、画像信号Ｖｄにおける注目画素位置の画素データが属するクラスを表すクラスコードＣＬが得られる。このクラスコードＣＬはコントローラ１２１に供給される。そして、推定予測演算部１６５には、コントローラ１２１を介してＲＡＭ１２３から、このクラスコードＣＬが表すクラス、ＤＣＴ処理ブロック内における注目画素位置の画素位置、さらにユーザの操作によって選択された画像種類に対応した係数データＷｉが供給される。   In the class detection unit 164, a plurality of pixel data as class tap data is subjected to data compression processing such as 1-bit ADRC, for example, and a class code CL representing a class to which the pixel data at the target pixel position in the image signal Vd belongs. Is obtained. This class code CL is supplied to the controller 121. Then, the estimated prediction calculation unit 165 corresponds to the class represented by the class code CL, the pixel position of the target pixel position in the DCT processing block, and the image type selected by the user operation from the RAM 123 via the controller 121. The coefficient data Wi thus obtained is supplied.

予測タップ選択部１６２では、バッファメモリ１６１に一時的に格納されている画像信号Ｖｃから、画像信号Ｖｄにおける注目画素位置の周辺に位置する、複数の画素データｘｉが予測タップのデータとして選択的に取り出される。この複数の画素データｘｉは推定予測演算部１６５に供給される。   In the prediction tap selection unit 162, a plurality of pieces of pixel data xi located around the target pixel position in the image signal Vd are selectively selected as prediction tap data from the image signal Vc temporarily stored in the buffer memory 161. It is taken out. The plurality of pixel data xi is supplied to the estimated prediction calculation unit 165.

そして、推定予測演算部１６５では、予測タップのデータとしての複数の画素データｘｉおよび係数データＷｉが用いられ、（１）式の推定式に基づいて、画像信号Ｖｄにおける注目画素位置の画素データｙが求められる。   Then, the estimated prediction calculation unit 165 uses a plurality of pixel data xi and coefficient data Wi as prediction tap data, and pixel data y of the target pixel position in the image signal Vd based on the estimation expression of the expression (1). Is required.

画像信号Ｖｄにおける注目画素位置が順次変化するようにされ、推定予測演算部１６５からは、画像信号Ｖｄにおける各注目画素位置の画素データｙが順次出力される。このように推定予測演算部１６５から順次出力される、各注目画素位置の画素データｙはバッファメモリ１６６に供給されて一時的に記憶される。このバッファメモリ１６６に記憶された画像信号Ｖｄを構成する各画素データは、その後に適宜なタイミングで読み出され、インタフェース１２５を介してバス１０７に送出される。   The target pixel position in the image signal Vd is sequentially changed, and the estimated prediction calculation unit 165 sequentially outputs pixel data y of each target pixel position in the image signal Vd. Thus, the pixel data y of each target pixel position sequentially output from the estimated prediction calculation unit 165 is supplied to the buffer memory 166 and temporarily stored. Each pixel data constituting the image signal Vd stored in the buffer memory 166 is thereafter read out at an appropriate timing and sent to the bus 107 via the interface 125.

上述したように、処理基板１０５（処理基板Ａ）のＲＡＭ１２３に、初期化時に、制御情報の一部としての係数データＷｉが記憶される。この係数データＷｉの生成方法について説明する。この係数データＷｉは、予め学習によって生成されたものである。   As described above, the coefficient data Wi as part of the control information is stored in the RAM 123 of the processing substrate 105 (processing substrate A) at the time of initialization. A method for generating the coefficient data Wi will be described. The coefficient data Wi is generated in advance by learning.

まず、この学習方法について説明する。上述の（１）式において、学習前は係数データＷ₁，Ｗ₂，‥‥，Ｗ_nは未定係数である。学習は、クラス毎に、複数の学習データを用いることで行われる。学習データ数がｍの場合、（１）式に従って、以下に示す（１１）式が設定される。ｎは予測タップの数を示している。
ｙ_k＝Ｗ₁×ｘ_k1＋Ｗ₂×ｘ_k2＋‥‥＋Ｗ_n×ｘ_kn ・・・（１１）
（ｋ＝１，２，‥‥，ｍ） First, this learning method will be described. In the above equation (1), before learning, coefficient data W ₁ , W ₂ ,..., W _n are undetermined coefficients. Learning is performed by using a plurality of learning data for each class. When the number of learning data is m, the following equation (11) is set according to equation (1). n indicates the number of prediction taps.
y _k = W ₁ × x _k1 + W ₂ × x _k2 +... + W _n × x _kn (11)
(K = 1, 2,..., M)

ｍ＞ｎの場合、係数データＷ₁，Ｗ₂，‥‥，Ｗ_nは、一意に決まらないので、誤差ベクトルｅの要素ｅ_kを、以下の（１２）式で定義し、（１３）式のｅ²を最小にする係数データを求める。いわゆる最小二乗法によって係数データを一意に定める。
ｅ_k＝ｙ_k−｛Ｗ₁×ｘ_k1＋Ｗ₂×ｘ_k2＋‥‥＋Ｗ_n×ｘ_kn｝ ・・・（１２）
（ｋ＝１，２，‥‥ｍ） When m> n, the coefficient data W ₁ , W ₂ ,..., W _n are not uniquely determined, so the element e _k of the error vector e is defined by the following expression (12), and the expression (13) The coefficient data that minimizes e ² is obtained. Coefficient data is uniquely determined by a so-called least square method.
e _k = y _k − {W ₁ × x _k1 + W ₂ × x _k2 +... + W _n × x _kn } (12)
(K = 1, 2, ... m)

（１３）式のｅ²を最小とする係数データを求めるための実際的な計算方法としては、まず、（１４）式に示すように、ｅ²を係数データＷｉ(ｉ＝１〜ｎ）で偏微分し、ｉの各値について偏微分値が０となるように係数データＷｉを求めればよい。 As a practical calculation method for obtaining coefficient data that minimizes e ² in equation (13), first, as shown in equation (14), e ² is expressed by coefficient data Wi (i = 1 to n). Partial coefficient differentiation is performed, and coefficient data Wi may be obtained so that the partial differential value becomes 0 for each value of i.

（１５）式、（１６）式のようにＸji，Ｙiを定義すると、（１４）式は、（１７）式の行列式の形に書くことができる。この（１７）式が、係数データを算出するための正規方程式である。この正規方程式を掃き出し法（Gauss-Jordanの消去法）等の一般解法で解くことにより、係数データＷｉ（ｉ＝１〜ｎ）を求めることができる。   If Xji and Yi are defined as in the equations (15) and (16), the equation (14) can be written in the form of a determinant of the equation (17). This equation (17) is a normal equation for calculating coefficient data. Coefficient data Wi (i = 1 to n) can be obtained by solving this normal equation by a general solution method such as a sweep-out method (Gauss-Jordan elimination method).

次に、上述した係数データＷｉ（ｉ＝１〜ｎ）を生成するための係数データ生成装置１７０について説明する。図１３は、この係数データ生成装置１７０の構成を示している。   Next, the coefficient data generation device 170 for generating the above-described coefficient data Wi (i = 1 to n) will be described. FIG. 13 shows the configuration of the coefficient data generation device 170.

この係数データ生成装置１７０は、入力端子１７１と、ＭＰＥＧ符号化部１７２と、ＭＰＥＧ復号化部１７３とを有している。入力端子１７１は、上述した画像信号Ｖｄに対応した教師信号を入力する。ＭＰＥＧ符号化部１７２は、この教師信号に対してＭＰＥＧの符号化を行ってＭＰＥＧストリームを生成する。ＭＰＥＧ復号化部１７３は、このＭＰＥＧストリームに対して復号化を行って、上述した画像信号Ｖｃに対応した生徒信号を生成する。この生徒信号には、ＭＰＥＧの符号化、復号化を経たことによって、ブロック歪み、モスキートノイズが発生している。   The coefficient data generation device 170 has an input terminal 171, an MPEG encoding unit 172, and an MPEG decoding unit 173. The input terminal 171 inputs a teacher signal corresponding to the image signal Vd described above. The MPEG encoding unit 172 performs MPEG encoding on the teacher signal to generate an MPEG stream. The MPEG decoding unit 173 decodes the MPEG stream to generate a student signal corresponding to the above-described image signal Vc. In this student signal, block distortion and mosquito noise occur due to MPEG encoding and decoding.

また、係数データ生成装置１７０は、予測タップ選択部１７４を有している。この予測タップ選択部１７４は、ＭＰＥＧ復号化部１７３で生成された生徒信号から、教師信号における注目画素位置の周辺に位置する複数の画素データを、予測タップのデータとして選択的に抽出する。この予測タップ選択部１７４は、上述した処理基板１０５（処理基板Ｂ）の信号処理部１２４の予測タップ選択部１６２に対応するものである。   In addition, the coefficient data generation device 170 includes a prediction tap selection unit 174. The prediction tap selection unit 174 selectively extracts a plurality of pieces of pixel data located around the target pixel position in the teacher signal from the student signal generated by the MPEG decoding unit 173 as prediction tap data. The prediction tap selection unit 174 corresponds to the prediction tap selection unit 162 of the signal processing unit 124 of the processing substrate 105 (processing substrate B) described above.

また、係数データ生成装置１７０は、クラスタップ選択部１７５を有している。このクラスタップ選択部１７５は、ＭＰＥＧ復号化部１７３で生成された生徒信号から、教師信号における注目画素位置の画素データを含むＤＣＴ処理ブロックを構成する複数の画素データを、クラスタップのデータとして選択的に抽出する。このクラスタップ選択部１７５は、上述した処理基板１０５（処理基板Ｂ）の信号処理部１２４のクラスタップ選択部１６３に対応するものである。   In addition, the coefficient data generation device 170 has a class tap selection unit 175. The class tap selection unit 175 selects, from the student signal generated by the MPEG decoding unit 173, a plurality of pixel data constituting a DCT processing block including pixel data at the target pixel position in the teacher signal as class tap data. To extract. The class tap selection unit 175 corresponds to the class tap selection unit 163 of the signal processing unit 124 of the processing substrate 105 (processing substrate B) described above.

また、係数データ生成装置１７０は、クラス検出部１７６を有している。このクラス検出部１７６は、クラスタップ選択部１７５で選択的に抽出されるクラスタップのデータとしての複数の画素データを処理して、教師信号における注目画素位置の画素データが属するクラスを示すクラスコードＣＬを生成する。このクラス検出部１７６は、上述した処理基板１０５（処理基板Ｂ）の信号処理部１２４のクラス検出部１６４に対応するものである。   The coefficient data generation device 170 has a class detection unit 176. The class detection unit 176 processes a plurality of pixel data as class tap data selectively extracted by the class tap selection unit 175, and indicates a class code indicating a class to which the pixel data at the target pixel position in the teacher signal belongs. CL is generated. The class detection unit 176 corresponds to the class detection unit 164 of the signal processing unit 124 of the processing substrate 105 (processing substrate B) described above.

また、係数データ生成装置１７０は、教師タップ選択部１７７を有している。この教師タップ選択部１７７は、入力端子１７１に入力される教師信号から、注目画素位置の画素データを選択的に抽出する。   In addition, the coefficient data generation device 170 has a teacher tap selection unit 177. The teacher tap selection unit 177 selectively extracts pixel data at the target pixel position from the teacher signal input to the input terminal 171.

また、係数データ生成装置１７０は、正規方程式生成部１７８を有している。この正規方程式生成部１７８は、教師タップ選択部１７７で選択的に抽出された、教師信号における各注目画素位置の画素データｙと、この各注目画素位置の画素データｙにそれぞれ対応して予測タップ選択部１７４で選択的に抽出された、予測タップのデータとしての複数の画素データｘｉと、各注目画素位置の画素データｙにそれぞれ対応してクラス検出部１７６で得られたクラスコードＣＬとから、クラス、画像種類、画素位置の組み合わせ毎に、係数データＷｉを得るための正規方程式（（１７）式参照）を生成する。   Further, the coefficient data generation device 170 has a normal equation generation unit 178. The normal equation generation unit 178 includes the prediction tap corresponding to the pixel data y of each pixel position of interest in the teacher signal and the pixel data y of each pixel position of interest that are selectively extracted by the teacher tap selection unit 177. From the plurality of pixel data xi as the prediction tap data selectively extracted by the selection unit 174 and the class code CL obtained by the class detection unit 176 corresponding to the pixel data y of each pixel position of interest. For each combination of class, image type, and pixel position, a normal equation (see equation (17)) for obtaining coefficient data Wi is generated.

この場合、１個の画素データｙとそれに対応する複数の画素データｘｉとの組み合わせで１個の学習データが生成されるが、教師信号と生徒信号との間で、クラス毎に、多くの学習データが生成されていく。これにより、正規方程式生成部１７８では、クラス毎に、係数データＷｉを得るための正規方程式が生成される。   In this case, one piece of learning data is generated by a combination of one piece of pixel data y and a plurality of pieces of pixel data xi corresponding thereto, but a lot of learning is performed for each class between the teacher signal and the student signal. Data is generated. As a result, the normal equation generation unit 178 generates a normal equation for obtaining coefficient data Wi for each class.

またこの場合、教師信号として静止画および動画の画像信号を用いることで、各クラスの係数データＷｉを得るための正規方程式として、それぞれ、画像種類（静止画、動画）に対応した正規方程式が生成される。   In this case, by using still and moving image signals as teacher signals, normal equations corresponding to image types (still images and moving images) are generated as normal equations for obtaining coefficient data Wi of each class. Is done.

またこの場合、正規方程式生成部１７８では、ＤＣＴ処理ブロック内の画素位置毎に、正規方程式が生成される。すなわち、ＤＣＴ処理ブロック内の８×８の各画素位置に対応した正規方程式は、それぞれ、その画素位置に存在する画素データｙから構成される学習データを用いて生成される。   In this case, the normal equation generation unit 178 generates a normal equation for each pixel position in the DCT processing block. That is, a normal equation corresponding to each 8 × 8 pixel position in the DCT processing block is generated using learning data composed of pixel data y existing at the pixel position.

結局、正規方程式生成部１７８では、上述したように、クラス、画像種類、画素位置の組み合わせ毎に、正規方程式が生成される。   Eventually, as described above, the normal equation generation unit 178 generates a normal equation for each combination of class, image type, and pixel position.

また、係数データ生成装置１７０は、係数データ決定部１７９と、係数メモリ１８０とを有している。係数データ決定部１７９は、正規方程式生成部１７８から正規方程式のデータの供給を受け、当該正規方程式を掃き出し法等によって解き、クラス、画像種類、画素位置の組み合わせ毎に、係数データＷｉを求める。係数メモリ１８０は、係数データ決定部１７９で求められた係数データＷｉを格納する。   In addition, the coefficient data generation device 170 includes a coefficient data determination unit 179 and a coefficient memory 180. The coefficient data determination unit 179 receives supply of normal equation data from the normal equation generation unit 178, solves the normal equation by a sweeping method or the like, and obtains coefficient data Wi for each combination of class, image type, and pixel position. The coefficient memory 180 stores the coefficient data Wi obtained by the coefficient data determination unit 179.

次に、図１３に示す係数データ生成装置１７０の動作を説明する。
入力端子１７１には、画像信号Ｖｄに対応した教師信号が入力され、この教師信号は、ＭＰＥＧ符号化部１７２に供給される。ＭＰＥＧ符号化部１７２では、この教師信号に対してＭＰＥＧの符号化が施されて、ＭＰＥＧストリームが生成される。このＭＰＥＧストリームは、ＭＰＥＧ復号化部１７３に供給される。ＭＰＥＧ復号化部１７３では、このＭＰＥＧストリームに対して復号化が施されて、画像信号Ｖｃに対応した生徒信号が生成される。 Next, the operation of the coefficient data generation apparatus 170 shown in FIG. 13 will be described.
A teacher signal corresponding to the image signal Vd is input to the input terminal 171, and this teacher signal is supplied to the MPEG encoding unit 172. In the MPEG encoding unit 172, the teacher signal is subjected to MPEG encoding to generate an MPEG stream. This MPEG stream is supplied to the MPEG decoding unit 173. In the MPEG decoding unit 173, the MPEG stream is decoded and a student signal corresponding to the image signal Vc is generated.

クラスタップ選択部１７５では、ＭＰＥＧ復号化部１７３で生成された生徒信号から、教師信号における注目画素位置の画素データを含むＤＣＴ処理ブロックを構成する複数の画素データが、クラスタップのデータとして選択的に抽出される。この複数の画素データはクラス検出部１７６に供給される。このクラス検出部１７６では、クラスタップのデータとしての複数の画素データに、例えば１ビットＡＤＲＣのデータ圧縮処理が施されて、教師信号における注目画素位置の画素データが属するクラスを表すクラスコードＣＬが得られる。このクラスコードＣＬは、正規方程式生成部１７８に供給される。   In the class tap selection unit 175, a plurality of pixel data constituting a DCT processing block including pixel data at the target pixel position in the teacher signal is selectively selected as class tap data from the student signal generated by the MPEG decoding unit 173. Extracted into The plurality of pixel data is supplied to the class detection unit 176. In this class detection unit 176, a plurality of pixel data as class tap data is subjected to, for example, 1-bit ADRC data compression processing, and a class code CL representing a class to which the pixel data at the target pixel position in the teacher signal belongs is obtained. can get. The class code CL is supplied to the normal equation generation unit 178.

予測タップ選択部１７４では、ＭＰＥＧ復号化部１７３で生成された生徒信号から、教師信号における注目画素位置の周辺に位置する複数の画素データｘｉが予測タップのデータとして選択的に抽出される。この複数の画素データｘｉは正規方程式生成部１７８に供給される。また、教師タップ選択部１７７では、入力端子１７１に入力される教師信号から、注目画素位置の画素データｙが選択的に抽出される。この画素データｙは正規方程式生成部１７８に供給される。   The prediction tap selection unit 174 selectively extracts a plurality of pieces of pixel data xi located around the target pixel position in the teacher signal from the student signal generated by the MPEG decoding unit 173 as prediction tap data. The plurality of pixel data xi is supplied to the normal equation generation unit 178. Also, the teacher tap selection unit 177 selectively extracts pixel data y at the target pixel position from the teacher signal input to the input terminal 171. The pixel data y is supplied to the normal equation generation unit 178.

正規方程式生成部１７８では、教師タップ選択部１７７で選択的に抽出された、教師信号における各注目画素位置の画素データｙと、この各注目画素位置の画素データｙにそれぞれ対応して予測タップ選択部１７４で選択的に抽出された、予測タップのデータとしての複数の画素データｘｉと、各注目画素位置の画素データｙにそれぞれ対応してクラス検出部１７６で得られたクラスコードＣＬとから、クラス、画像種類、画素位置の組み合わせ毎に、係数データＷｉを得るための正規方程式（（１７）式参照）が生成される。   The normal equation generation unit 178 selects pixel data y at each pixel position of interest in the teacher signal selectively extracted by the teacher tap selection unit 177 and predictive tap selection corresponding to the pixel data y at each pixel position of interest. From the plurality of pixel data xi as the prediction tap data selectively extracted by the unit 174 and the class code CL obtained by the class detection unit 176 corresponding to the pixel data y of each target pixel position, For each combination of class, image type, and pixel position, a normal equation (see equation (17)) for obtaining coefficient data Wi is generated.

そして、係数データ決定部１７９では、正規方程式生成部１７８から正規方程式のデータが供給され、当該正規方程式が掃き出し法等によって解かれ、クラス、画像種類、画素位置の組み合わせ毎に、係数データＷｉが求められる。この係数データＷｉは、係数メモリ１８０に格納される。   Then, the coefficient data determination unit 179 is supplied with the data of the normal equation from the normal equation generation unit 178, the normal equation is solved by a sweeping method or the like, and the coefficient data Wi is obtained for each combination of class, image type, and pixel position. Desired. The coefficient data Wi is stored in the coefficient memory 180.

このように、図１３に示す係数データ生成装置１７０においては、上述の図１０に示す処理基板１０５（処理基板Ｂ）のＲＡＭ１２３に、初期化時に、制御情報の一部として記憶される係数データＷｉを、良好に生成できる。   As described above, in the coefficient data generation device 170 shown in FIG. 13, the coefficient data Wi stored as part of the control information in the RAM 123 of the processing board 105 (processing board B) shown in FIG. Can be generated satisfactorily.

図１に戻って、処理基板１０１のＲＯＭ１１２および処理基板１０４，１０５のＲＯＭ１２２には、バージョン情報およびこのバージョン情報で示されるバージョン以下のバージョンを示すバージョン情報を持つ全ての処理基板の制御情報が記憶されている。図１４Ａ〜Ｃは、本実施の形態において、制御基板１０１、処理基板１０４，１０５がそれぞれ持つＲＯＭ内の制御情報を示している。   Returning to FIG. 1, the ROM 112 of the processing board 101 and the ROM 122 of the processing boards 104 and 105 store the control information of all the processing boards having version information and version information indicating a version equal to or lower than the version indicated by the version information. Has been. FIGS. 14A to 14C show control information in the ROM possessed by the control board 101 and the processing boards 104 and 105, respectively, in the present embodiment.

図１４Ｂは、処理基板１０４（処理基板Ａ）のＲＯＭ１２２が持つ制御情報を示している。この処理基板１０４のＲＯＭ１２２にはバージョン情報「１」および処理基板Ａの制御情報「ＩＡ１」が記憶されている。なお、処理基板Ａの制御情報「ＩＡ１」は、処理基板Ａの動作を制御する際に必要な情報である。   FIG. 14B shows control information held by the ROM 122 of the processing substrate 104 (processing substrate A). The ROM 122 of the processing substrate 104 stores version information “1” and control information “IA1” of the processing substrate A. The control information “IA1” of the processing substrate A is information necessary for controlling the operation of the processing substrate A.

この制御情報「ＩＡ１」には、ユーザの処理基板Ａの動作に係るリモコン操作に対応した操作信号を、後述する命令セットに変換するための情報、さらに処理基板Ａ内の信号処理部１２４にその命令セット内の命令語に対応した動作をさせるための情報が含まれている。ここで、ユーザのリモコン操作に対応した操作信号には、上述したパラメータｒ，ｚの値を調整するための操作信号が含まれる。   This control information “IA1” includes information for converting an operation signal corresponding to a remote control operation related to the operation of the processing board A by the user into an instruction set to be described later, and further to the signal processing unit 124 in the processing board A. Information for causing an operation corresponding to an instruction word in the instruction set is included. Here, the operation signal corresponding to the user's remote control operation includes an operation signal for adjusting the values of the parameters r and z described above.

また、この制御情報「ＩＡ１」には、処理基板Ａで処理すべき画像信号Ｖａの取得場所、および処理後の画像信号Ｖｂの供給場所を示す情報が含まれている。この場合、画像信号Ｖａの取得場所は入力基板１０３であり、画像信号Ｖｂの供給場所は出力基板１０６である。さらに、この制御情報「ＩＡ１］には、処理基板Ａで用いられる上述した係数種データｗ_i0〜ｗ_i9およびタップパターン情報が含まれている。 The control information “IA1” includes information indicating the acquisition location of the image signal Va to be processed on the processing substrate A and the supply location of the processed image signal Vb. In this case, the acquisition location of the image signal Va is the input substrate 103, and the supply location of the image signal Vb is the output substrate 106. Further, the control information “IA1” includes the above-described coefficient seed data w _{i0 to} w _i9 and tap pattern information used in the processing substrate A.

図１４Ａは、制御基板１０１のＲＯＭ１１２が持つ制御情報を示している。この制御基板１０１のＲＯＭ１１２にはバージョン情報「１」および処理基板Ａの制御情報「ＩＡ１」が記憶されている。この場合、バージョン情報が、上述した処理基板１０４（処理基板Ａ）のＲＯＭ１２２のバージョン情報と同じ「１」であるので、この制御基板１０１のＲＯＭ１１２には、上述した処理基板１０４のＲＯＭ１２２と同様に、制御情報「ＩＡ１」が含まれている。   FIG. 14A shows control information held by the ROM 112 of the control board 101. The ROM 112 of the control board 101 stores version information “1” and control information “IA1” of the processing board A. In this case, since the version information is “1”, which is the same as the version information of the ROM 122 of the processing substrate 104 (processing substrate A), the ROM 112 of the control substrate 101 is similar to the ROM 122 of the processing substrate 104 described above. , Control information “IA1” is included.

図１４Ｃは、処理基板１０５（処理基板Ｂ）のＲＯＭ１２２が持つ制御情報を示している。この処理基板１０５のＲＯＭ１２２にはバージョン情報「２」および処理基板Ａの制御情報「ＩＡ２」および処理基板Ｂの制御情報「ＩＢ１」が記憶されている。なお、処理基板Ａの制御情報「ＩＡ２」は処理基板Ａの動作を制御する際に必要な情報であり、処理基板Ｂの制御情報「ＩＢ１」は処理基板Ｂの動作を制御する際に必要な情報である。   FIG. 14C shows control information held by the ROM 122 of the processing substrate 105 (processing substrate B). The ROM 122 of the processing board 105 stores version information “2”, control information “IA2” of the processing board A, and control information “IB1” of the processing board B. The control information “IA2” of the processing substrate A is information necessary for controlling the operation of the processing substrate A, and the control information “IB1” of the processing substrate B is necessary for controlling the operation of the processing substrate B. Information.

制御情報「ＩＡ２」には、ユーザの処理基板Ａの動作に係るリモコン操作に対応した操作信号を、後述する命令セットに変換するための情報、さらに処理基板Ａ内の信号処理部１２４にその命令セット内の命令語に対応した動作をさせるための情報が含まれている。ここで、ユーザのリモコン操作に対応した操作信号には、上述したパラメータｒ，ｚの値を調整するための操作信号が含まれる。   The control information “IA2” includes information for converting an operation signal corresponding to a remote control operation related to the operation of the processing board A by the user into an instruction set to be described later, and further sends the command to the signal processing unit 124 in the processing board A. Information for performing operations corresponding to the instruction words in the set is included. Here, the operation signal corresponding to the user's remote control operation includes an operation signal for adjusting the values of the parameters r and z described above.

また、この制御情報「ＩＡ２」には、処理基板Ａで処理すべき画像信号Ｖａの取得場所、および処理後の画像信号Ｖｂの供給場所を示す情報が含まれている。画像信号Ｖａの取得場所は処理基板１０５（処理基板Ｂ）であり、画像信号Ｖｂの供給場所は出力基板１０６である。さらに、この制御情報「ＩＡ２」には、処理基板Ａで用いられる上述した係数種データおよびタップパターン情報が含まれている。これら係数種データおよびタップパターン情報は、上述した制御情報「ＩＡ１」に含まれている係数種データｗ_i0〜ｗ_i9およびタップパターン情報と同じ、あるいはそれをアップグレードしたものとされる。 The control information “IA2” includes information indicating the acquisition location of the image signal Va to be processed by the processing substrate A and the supply location of the processed image signal Vb. The acquisition location of the image signal Va is the processing substrate 105 (processing substrate B), and the supply location of the image signal Vb is the output substrate 106. Further, the control information “IA2” includes the above-described coefficient seed data and tap pattern information used in the processing substrate A. These coefficient seed data and tap pattern information are the same as, or an upgrade of, the coefficient seed data w _{i0 to} w _i9 and tap pattern information included in the control information “IA1” described above.

制御情報「ＩＢ１」には、ユーザの処理基板Ｂの動作に係るリモコン操作に対応した操作信号を、後述する命令セットに変換するための情報、さらに処理基板Ｂ内でその命令セット内の命令語に対応した制御信号あるいは制御プログラムを得るための情報が含まれている。ここで、ユーザのリモコン操作に対応した操作信号には、上述した静止画、動画の画像種類を選択するための操作信号が含まれる。   The control information “IB1” includes information for converting an operation signal corresponding to a remote control operation related to the operation of the processing board B by the user into an instruction set to be described later, and instruction words in the instruction set in the processing board B. Includes information for obtaining a control signal or a control program corresponding to. Here, the operation signal corresponding to the user's remote control operation includes an operation signal for selecting the above-described still image or moving image type.

また、この制御情報「ＩＢ１」には、処理基板Ｂで処理すべき画像信号Ｖｃの取得場所、および処理後の画像信号Ｖｄの供給場所を示す情報が含まれている。画像信号Ｖｃの取得場所は入力基板１０３であり、画像信号Ｖｄの供給場所は処理基板１０４（処理基板Ａ）である。さらに、この制御情報「ＩＢ１］には、処理基板Ｂで用いられる上述した係数データＷｉおよび予測タップのパターン情報が含まれている。   The control information “IB1” includes information indicating the acquisition location of the image signal Vc to be processed by the processing substrate B and the supply location of the processed image signal Vd. The acquisition location of the image signal Vc is the input substrate 103, and the supply location of the image signal Vd is the processing substrate 104 (processing substrate A). Further, the control information “IB1” includes the above-described coefficient data Wi used in the processing substrate B and the pattern information of the prediction tap.

次に、図１５のフローチャートを参照して、初期化時、つまりパワーオン時、あるいはリセットボタン操作時の動作、つまり初期化動作について説明する。   Next, with reference to the flowchart of FIG. 15, an operation at the time of initialization, that is, at power-on or when a reset button is operated, that is, an initialization operation will be described.

まず、ステップＳＴ１１で、初期化動作を開始し、ステップＳＴ１２で、制御基板１０１は、バス１０７に接続されている各処理基板に、バージョン情報を要求する。このバージョン情報の要求は、制御基板１０１が、バージョン情報を要求するための、後述する命令セットをバス１０７を通じて各処理基板に送信することで行われる。この場合、命令語と共に命令セットを構成する処理基板ＩＤとして、全ての処理基板を対象とするブロードキャスト用の処理基板ＩＤが使用される。   First, in step ST11, an initialization operation is started. In step ST12, the control board 101 requests version information from each processing board connected to the bus 107. The request for version information is made by the control board 101 transmitting an instruction set (described later) for requesting version information to each processing board via the bus 107. In this case, broadcast processing board IDs for all the processing boards are used as the processing board IDs constituting the instruction set together with the instruction word.

次に、ステップＳＴ１３で、各処理基板は、各自のＲＯＭ１２２からバージョン情報を読み出し、そのバージョン情報に各自の処理基板ＩＤを付加して、バス１０７を通じて制御基板１０１に送信する。そして、ステップＳＴ１４で、制御基板１０１は、各処理基板からのバージョン情報を受信する。   Next, in step ST <b> 13, each processing board reads the version information from its own ROM 122, adds its own processing board ID to the version information, and transmits it to the control board 101 through the bus 107. In step ST14, the control board 101 receives version information from each processing board.

次に、ステップＳＴ１５で、制御基板１０１は、自己のＲＯＭ１１２から、バージョン情報を読み出す。そして、ステップＳＴ１６で、制御基板１０１は、自己のＲＯＭ１１２から読み出したバージョン情報および各処理基板のＲＯＭ１２２から読み出したバージョン情報で示されるバージョンを比較し、バージョン情報で示されるバージョンが最も高いＲＯＭを選択ＲＯＭ（選択記憶手段）として選択する。   Next, in step ST15, the control board 101 reads version information from its own ROM 112. In step ST16, the control board 101 compares the version information read from its own ROM 112 and the version indicated by the version information read from the ROM 122 of each processing board, and selects the ROM having the highest version indicated by the version information. Select as ROM (selective storage means).

この場合、制御基板１０１は、バージョン情報で示されるバージョンが最も高いＲＯＭが自己のＲＯＭおよび所定の処理基板のＲＯＭであるとき、選択ＲＯＭとして自己のＲＯＭを選択する。この場合、制御基板１０１は、所定の処理基板のＲＯＭに記憶されている制御情報を送ってもらう必要がなく、初期化の動作が簡単となる。   In this case, the control board 101 selects its own ROM as the selection ROM when the ROM having the highest version indicated by the version information is its own ROM and a ROM of a predetermined processing board. In this case, the control board 101 does not need to receive control information stored in the ROM of a predetermined processing board, and the initialization operation is simplified.

次に、ステップＳＴ１７で、制御基板１０１のＲＯＭ１１２が選択ＲＯＭでないとき、ステップＳＴ１８に進む。このステップＳＴ１８では、制御基板１０１は、選択ＲＯＭを持つ処理基板へ、制御情報を要求する。この制御情報の要求は、制御基板１０１が、制御情報を要求するための、後述する命令セットをバス１０７を通じて、選択ＲＯＭを持つ処理基板に送信することで行われる。そして、ステップＳＴ１９で、選択ＲＯＭを持つ処理基板は、自己のＲＯＭ１２２（選択ＲＯＭ）から制御情報を読み出し、その制御情報を、自己の処理基板ＩＤを付加した状態で、バス１０７を通じて制御基板１０１に送信する。   Next, when the ROM 112 of the control board 101 is not the selection ROM in step ST17, the process proceeds to step ST18. In step ST18, the control board 101 requests control information from the processing board having the selection ROM. This control information request is made by the control board 101 transmitting an instruction set (to be described later) for requesting control information to the processing board having the selection ROM via the bus 107. In step ST19, the processing board having the selection ROM reads the control information from its own ROM 122 (selection ROM), and the control information is added to the control board 101 through the bus 107 with its own processing board ID added. Send.

次に、ステップＳＴ２０で、制御基板１０１は、選択ＲＯＭから読み出された制御情報を受信し、ＲＡＭ１１３に記憶する。そして、ステップＳＴ２１で、制御基板１０１は、ＲＡＭ１１３に記憶された制御情報のうち、各処理基板に対応した制御情報を、当該各処理基板の処理基板ＩＤを付加した状態として、バス１０７を通じて各処理基板に送信する。そして、ステップＳＴ２２で、各処理基板は、自己の基板に対応した制御情報を受信し、ＲＡＭ１２３に記憶する。その後に、ステップＳＴ２３で、初期化動作を終了する。   Next, in step ST20, the control board 101 receives the control information read from the selection ROM and stores it in the RAM 113. In step ST21, the control board 101 sets the control information corresponding to each processing board out of the control information stored in the RAM 113, with the processing board ID of each processing board being added, to each process through the bus 107. Send to the board. In step ST <b> 22, each processing board receives control information corresponding to its own board and stores it in the RAM 123. Thereafter, in step ST23, the initialization operation is terminated.

また、ステップＳＴ１７で、制御基板１０１のＲＯＭ１１２が選択ＲＯＭであるとき、ステップＳＴ２４に進む。このステップＳＴ２４では、制御基板１０１は、自己のＲＯＭ１１２（選択ＲＯＭ）から制御情報を読み出し、ＲＡＭ１１３に記憶する。   In step ST17, when the ROM 112 of the control board 101 is the selection ROM, the process proceeds to step ST24. In this step ST24, the control board 101 reads the control information from its own ROM 112 (selection ROM) and stores it in the RAM 113.

次に、ステップＳＴ２５で、制御基板１０１は、ＲＡＭ１１３に記憶された制御情報のうち、各処理基板にそれぞれ対応した制御情報を、当該各処理基板の処理基板ＩＤを付加した状態として、バス１０７を通じて各処理基板に送信する。そして、ステップＳＴ２６で、各処理基板は、自己の基板に対応した制御情報を受信し、ＲＡＭ１２３に記憶する。その後に、ステップＳＴ２３で、初期化動作を終了する。   Next, in step ST25, the control board 101 sets the control information corresponding to each processing board among the control information stored in the RAM 113, with the processing board ID of each processing board added, through the bus 107. It transmits to each processing board. In step ST <b> 26, each processing board receives control information corresponding to its own board and stores it in the RAM 123. Thereafter, in step ST23, the initialization operation is terminated.

パワーオン時、あるいはリセットボタン操作時の初期化時に、上述した初期化動作が行われ、制御基板１０１のＲＡＭ１１３および各処理基板のＲＡＭ１２３に制御情報が記憶されることで、各処理基板の動作が、選択ＲＯＭに記憶されていた制御情報に基づいて制御される状態となる。   At the time of power-on or initialization at the time of reset button operation, the above-described initialization operation is performed, and control information is stored in the RAM 113 of the control board 101 and the RAM 123 of each process board, so that the operation of each process board can be performed. Then, the state is controlled based on the control information stored in the selection ROM.

この初期化動作の後、ユーザがリモコン送信機１０２で処理基板の動作に係る操作を行ったとき、制御基板１０１は、ＲＡＭ１１３に記憶されている制御情報に基づいて、その操作に対応した命令セットを生成し、この命令セットをバス１０７に送出する。図１６は、命令セットの構成を示しており、命令語と、この命令語を送る対象である処理基板の処理基板ＩＤとからなっている。バス１０７に接続されている各処理基板は、バス１０７を通じて受信された命令セットの処理基板ＩＤを参照し、その命令セットが自己の処理基板への命令セットである場合、その命令セットの命令語に従った動作をする。   After the initialization operation, when the user performs an operation related to the operation of the processing board with the remote control transmitter 102, the control board 101 sets an instruction set corresponding to the operation based on the control information stored in the RAM 113. And sends this instruction set to the bus 107. FIG. 16 shows the configuration of an instruction set, which consists of an instruction word and a processing board ID of a processing board to which this instruction word is sent. Each processing board connected to the bus 107 refers to the processing board ID of the instruction set received through the bus 107, and when the instruction set is an instruction set to its own processing board, the instruction word of the instruction set Follow the instructions.

図１７のフローチャートは、処理基板のコントローラ１２１における、命令セット受信時における制御動作を示している。ステップＳＴ３１で、命令セットの受信があるとき、ステップＳＴ３２で、受信された命令セットの処理基板ＩＤに基づいて、その命令セットが自己の処理基板への命令セットであるか否かを判定する。自己の処理基板への命令セットであるとき、ステップＳＴ３３で、受信された命令セットの命令語に従って信号処理部１２４の動作を制御する。そして、ステップＳＴ３４で、制御動作を終了する。また、ステップＳＴ３２で、自己の処理基板への命令セットでないときは、直ちに、ステップＳＴ３４に進み、制御動作を終了する。   The flowchart of FIG. 17 shows the control operation when the command set is received by the controller 121 of the processing board. When an instruction set is received in step ST31, it is determined in step ST32 whether or not the instruction set is an instruction set for its own processing board based on the processing board ID of the received instruction set. When it is an instruction set to its own processing board, in step ST33, the operation of the signal processing unit 124 is controlled according to the instruction word of the received instruction set. And control operation is complete | finished by step ST34. In step ST32, if it is not an instruction set for its own processing substrate, the process immediately proceeds to step ST34 and the control operation is terminated.

なお、コントローラ１２１は、上述したように命令語に従って信号処理部１２４の動作を制御する場合、ＲＡＭ１２３に記憶されている制御情報に基づいて、当該命令語に対応した動作をさせる。   When the controller 121 controls the operation of the signal processing unit 124 according to the command word as described above, the controller 121 performs an operation corresponding to the command word based on the control information stored in the RAM 123.

例えば、図４に示す処理基板１０４（処理基板Ａ）には、自己の処理基板への命令セットとして“パラメータｒ，ｚの値を１単位、例えば０．１だけアップまたはダウンする”という命令語を含む命令セットが供給される。この場合、コントローラ１２１は、ＲＡＭ１２３から１単位の値を取得し、現在のパラメータｒ，ｚの値を１単位だけアップまたはダウンして、新たなパラメータｒ，ｚの値を取得し、この新たなパラメータｒ，ｚの値を制御信号として係数データ生成部１３５に供給する。   For example, the processing board 104 (processing board A) shown in FIG. 4 has an instruction word “increase or decrease the values of the parameters r and z by one unit, for example, 0.1” as an instruction set to its processing board. An instruction set including is provided. In this case, the controller 121 acquires a value of one unit from the RAM 123, increases or decreases the current parameter r, z by one unit, acquires a new value of the parameter r, z, and acquires the new value. The values of the parameters r and z are supplied to the coefficient data generation unit 135 as control signals.

また例えば、図１０に示す処理基板１０５（処理基板Ｂ）には、自己の処理基板への命令セットとして画像種類（静止画、動画）を選択する命令語を含む命令セットが供給される。この場合、コントローラ１２１は、ＲＡＭ１２３からクラスおよび画素位置に対応した係数データＷｉを読み出して推定予測演算部１６５に供給する際、その命令語で選択された画像種類の係数データＷｉを読み出して推定予測演算部１６５に供給する。   Further, for example, the processing board 105 (processing board B) shown in FIG. 10 is supplied with an instruction set including an instruction word for selecting an image type (still image, moving image) as an instruction set to the processing board of its own. In this case, when the controller 121 reads out the coefficient data Wi corresponding to the class and the pixel position from the RAM 123 and supplies the coefficient data Wi to the estimated prediction calculation unit 165, the controller 121 reads out the coefficient data Wi of the image type selected by the instruction word and performs the estimated prediction. It supplies to the calculating part 165.

次に、図１に示す画像信号処理装置１００において、処理基板１０４（処理基板Ａ）が接続されており、処理基板１０５（処理基板Ｂ）が接続されていない場合の動作を説明する。   Next, in the image signal processing apparatus 100 shown in FIG. 1, an operation when the processing substrate 104 (processing substrate A) is connected and the processing substrate 105 (processing substrate B) is not connected will be described.

制御基板１０１のＲＯＭ１１２および処理基板１０４（処理基板Ａ）のＲＯＭ１２２には、図１４Ａ，Ｂに示すように、バージョン情報「１」および処理基板Ａの制御情報「ＩＡ１」が記憶されている。そのため、初期化動作では、図１８に示すように、制御基板１０１のＲＯＭ１１２が選択ＲＯＭとして選択され、このＲＯＭ１１２に記憶されている制御情報「ＩＡ１」が、制御基板１０１のＲＡＭ１１３および処理基板１０４（処理基板Ａ）のＲＡＭ１２３に記憶される。これにより、処理基板１０４の動作は、制御情報「ＩＡ１」に基づいて制御される状態となる。   The ROM 112 of the control board 101 and the ROM 122 of the processing board 104 (processing board A) store version information “1” and control information “IA1” of the processing board A as shown in FIGS. 14A and 14B. Therefore, in the initialization operation, as shown in FIG. 18, the ROM 112 of the control board 101 is selected as the selection ROM, and the control information “IA1” stored in the ROM 112 is stored in the RAM 113 of the control board 101 and the processing board 104 ( It is stored in the RAM 123 of the processing substrate A). As a result, the operation of the processing substrate 104 is controlled based on the control information “IA1”.

この制御情報「ＩＡ１」には、上述したように、処理基板１０４（処理基板Ａ）で処理すべき画像信号Ｖａの取得場所、および処理後の画像信号Ｖｂの供給場所を示す情報が含まれており、画像信号Ｖａの取得場所は入力基板１０３であり、画像信号Ｖｂの供給場所は出力基板１０６である。   As described above, the control information “IA1” includes information indicating the acquisition location of the image signal Va to be processed by the processing substrate 104 (processing substrate A) and the supply location of the processed image signal Vb. The image signal Va is acquired from the input board 103, and the image signal Vb is supplied from the output board 106.

そのため、処理基板１０４は、入力基板１０３に入力された画像信号Ｖinを、バス１０７を通じて、画像信号Ｖａとして取得する。そして、処理基板１０４では、この画像信号Ｖａに対して高画質化処理が行われる。すなわち、ＳＤ信号である画像信号Ｖａが、水平、垂直の画素数がそれぞれ２倍とされたＨＤ信号である画像信号Ｖｂに変換される（図４参照）。処理基板１０４で生成される画像信号Ｖｂは出力基板１０６に供給され、画像信号Ｖoutとして出力される。   Therefore, the processing board 104 acquires the image signal Vin input to the input board 103 as the image signal Va through the bus 107. In the processing substrate 104, the image quality Va processing is performed on the image signal Va. That is, the image signal Va which is an SD signal is converted into an image signal Vb which is an HD signal in which the number of horizontal and vertical pixels is doubled (see FIG. 4). The image signal Vb generated by the processing substrate 104 is supplied to the output substrate 106 and output as the image signal Vout.

ここで、ユーザは、リモコン送信機１０２を操作して、パラメータｒ，ｚの値を調整できる。この場合、制御基板１０１から処理基板１０４には、命令セットとして“パラメータｒ，ｚの値を１単位、例えば０．１だけアップまたはダウンする”という命令語を含む命令セットが供給される。そしてこの場合、処理基板１０４のコントローラ１２１は、ＲＡＭ１２３から１単位の値を取得し、現在のパラメータｒ，ｚの値を１単位だけアップまたはダウンして、新たなパラメータｒ，ｚの値を取得し、この新たなパラメータｒ，ｚの値を制御信号として信号処理部１２４の係数データ生成部１３５に供給する（図４参照）。これにより、処理基板１０４で生成される画像信号Ｖｂは、新たなパラメータｒ，ｚの値に対応した解像度、ノイズ除去度を持つものとなる。   Here, the user can adjust the values of the parameters r and z by operating the remote control transmitter 102. In this case, an instruction set including an instruction word “increase or decrease the values of the parameters r and z by one unit, for example, 0.1” is supplied from the control board 101 to the processing board 104. In this case, the controller 121 of the processing board 104 acquires a value of one unit from the RAM 123, and increases or decreases the current parameter r, z by one unit to acquire a new value of the parameter r, z. Then, the values of the new parameters r and z are supplied as control signals to the coefficient data generation unit 135 of the signal processing unit 124 (see FIG. 4). As a result, the image signal Vb generated on the processing substrate 104 has a resolution and a noise removal degree corresponding to the values of the new parameters r and z.

次に、図１に示す画像信号処理装置１００において、処理基板１０４（処理基板Ａ）および処理基板１０５（処理基板Ｂ）の双方が接続されている場合の動作を説明する。   Next, in the image signal processing apparatus 100 shown in FIG. 1, the operation when both the processing substrate 104 (processing substrate A) and the processing substrate 105 (processing substrate B) are connected will be described.

制御基板１０１のＲＯＭ１１２および処理基板１０４（処理基板Ａ）のＲＯＭ１２２には、図１４Ａ，Ｂに示すように、バージョン情報「１」および処理基板Ａの制御情報「ＩＡ１」が記憶されている。また、処理基板１０５（処理基板Ｂ）のＲＯＭ１２２には、図１４Ｃに示すように、バージョン情報「２」、処理基板Ａの制御情報「ＩＡ２」および処理基板Ｂの制御情報「ＩＢ１」が記憶されている。   The ROM 112 of the control board 101 and the ROM 122 of the processing board 104 (processing board A) store version information “1” and control information “IA1” of the processing board A as shown in FIGS. 14A and 14B. In addition, as shown in FIG. 14C, the ROM 122 of the processing substrate 105 (processing substrate B) stores version information “2”, control information “IA2” of the processing substrate A, and control information “IB1” of the processing substrate B. ing.

そのため、初期化動作では、図１９に示すように、処理基板１０５（処理基板Ｂ）のＲＯＭ１２２が選択ＲＯＭとして選択され、このＲＯＭ１２２に記憶されている制御情報「ＩＡ２」，「ＩＢ１」が制御基板１０１のＲＡＭ１１３に記憶される。また、この処理基板１０５のＲＯＭ１２２に記憶されている制御情報「ＩＡ２」が処理基板１０４（処理基板Ａ）のＲＡＭ１２３に記憶され、この処理基板１０５のＲＯＭ１２２に記憶されている制御情報「ＩＡ２」が処理基板１０５のＲＡＭ１２３に記憶される。   Therefore, in the initialization operation, as shown in FIG. 19, the ROM 122 of the processing substrate 105 (processing substrate B) is selected as the selection ROM, and the control information “IA2” and “IB1” stored in the ROM 122 is the control substrate. 101 is stored in the RAM 113. Further, the control information “IA2” stored in the ROM 122 of the processing board 105 is stored in the RAM 123 of the processing board 104 (processing board A), and the control information “IA2” stored in the ROM 122 of the processing board 105 is stored. It is stored in the RAM 123 of the processing substrate 105.

これにより、処理基板１０４の動作は、制御情報「ＩＡ２」に基づいて制御される状態となる。また、処理基板１０５の動作は、制御情報「ＩＢ１」に基づいて制御される状態となる。   Thereby, the operation of the processing substrate 104 is controlled based on the control information “IA2”. Further, the operation of the processing substrate 105 is controlled based on the control information “IB1”.

この制御情報「ＩＡ２」には、上述したように、処理基板１０４（処理基板Ａ）で処理すべき画像信号Ｖａの取得場所、および処理後の画像信号Ｖｂの供給場所を示す情報が含まれており、画像信号Ｖａの取得場所は処理基板１０５であり、画像信号Ｖｂの供給場所は出力基板１０６である。また、制御情報「ＩＢ１」には、上述したように、処理基板１０５（処理基板Ｂ）で処理すべき画像信号Ｖｃの取得場所、および処理後の画像信号Ｖｄの供給場所を示す情報が含まれており、画像信号Ｖｃの取得場所は入力基板１０３であり、画像信号Ｖｄの供給場所は処理基板１０４である。   As described above, the control information “IA2” includes information indicating the acquisition location of the image signal Va to be processed by the processing substrate 104 (processing substrate A) and the supply location of the processed image signal Vb. The image signal Va is acquired from the processing board 105, and the image signal Vb is supplied from the output board 106. Further, as described above, the control information “IB1” includes information indicating the acquisition location of the image signal Vc to be processed by the processing substrate 105 (processing substrate B) and the supply location of the processed image signal Vd. The acquisition location of the image signal Vc is the input substrate 103, and the supply location of the image signal Vd is the processing substrate 104.

そのため、処理基板１０５は、入力基板１０３に入力された画像信号Ｖinを、バス１０７を通じて、画像信号Ｖｃとして取得する。そして、この処理基板１０５では、この画像信号Ｖｃに対してノイズ低減処理が行われる。すなわち、画像信号Ｖｃが、ＭＰＥＧの符号化、復号化を経たことによって発生したブロック歪み、モスキートノイズを低減した画像信号Ｖｄに変換される（図１０参照）。   Therefore, the processing board 105 acquires the image signal Vin input to the input board 103 as the image signal Vc through the bus 107. In the processing substrate 105, noise reduction processing is performed on the image signal Vc. That is, the image signal Vc is converted into an image signal Vd in which block distortion and mosquito noise generated by MPEG encoding and decoding are reduced (see FIG. 10).

また、処理基板１０４は、処理基板１０５で得られた画像信号Ｖｄを、バス１０７を通じて、画像信号Ｖａとして取得する。そして、この処理基板１０４では、この画像信号Ｖａに対して高画質化処理が行われる。すなわち、ＳＤ信号である画像信号Ｖａが、水平、垂直の画素数がそれぞれ２倍とされたＨＤ信号である画像信号Ｖｂに変換される（図４参照）。処理基板１０４で生成される画像信号Ｖｂは出力基板１０６に供給され、画像信号Ｖoutとして出力される。   Further, the processing substrate 104 acquires the image signal Vd obtained by the processing substrate 105 as the image signal Va through the bus 107. In the processing substrate 104, the image quality Va processing is performed on the image signal Va. That is, the image signal Va which is an SD signal is converted into an image signal Vb which is an HD signal in which the number of horizontal and vertical pixels is doubled (see FIG. 4). The image signal Vb generated by the processing substrate 104 is supplied to the output substrate 106 and output as the image signal Vout.

ここで、ユーザは、リモコン送信機１０２を操作して、処理基板１０５の処理に係る画像種類を選択できる。この場合、制御基板１０１から処理基板１０５には、命令セットとして、画像種類（静止画、動画）を選択する命令語を含む命令セットが供給される。そしてこの場合、処理基板１０５のコントローラ１２１は、ＲＡＭ１２３からクラスおよび画素位置に対応した係数データＷｉを読み出して推定予測演算部１６５に供給する際、その命令語で選択された画像種類の係数データＷｉを読み出して推定予測演算部１６５に供給する（図１０参照）。これにより、処理基板１０５では選択された画像種類に対応したノイズ低減処理が行われる。   Here, the user can select the image type related to the processing of the processing board 105 by operating the remote control transmitter 102. In this case, an instruction set including an instruction word for selecting an image type (still image, moving image) is supplied from the control board 101 to the processing board 105 as an instruction set. In this case, when the controller 121 of the processing board 105 reads out the coefficient data Wi corresponding to the class and the pixel position from the RAM 123 and supplies the coefficient data Wi to the estimated prediction calculation unit 165, the coefficient data Wi of the image type selected by the instruction word. Is supplied to the estimated prediction calculation unit 165 (see FIG. 10). Thereby, the processing substrate 105 performs noise reduction processing corresponding to the selected image type.

またここで、ユーザは、リモコン送信機１０２を操作して、処理基板１０４の処理に係るパラメータｒ，ｚの値を調整できる。この場合、制御基板１０１から処理基板１０４には、命令セットとして“パラメータｒ，ｚの値を１単位、例えば０．１だけアップまたはダウンする”という命令語を含む命令セットが供給される。そしてこの場合、処理基板１０４のコントローラ１２１は、ＲＡＭ１２３から１単位の値を取得し、現在のパラメータｒ，ｚの値を１単位だけアップまたはダウンして、新たなパラメータｒ，ｚの値を取得し、この新たなパラメータｒ，ｚの値を制御信号として信号処理部１２４の係数データ生成部１３５に供給する（図４参照）。これにより、処理基板１０４で生成される画像信号Ｖｂは、新たなパラメータｒ，ｚの値に対応した解像度、ノイズ除去度を持つものとなる。   Here, the user can adjust the values of the parameters r and z related to the processing of the processing board 104 by operating the remote control transmitter 102. In this case, an instruction set including an instruction word “increase or decrease the values of the parameters r and z by one unit, for example, 0.1” is supplied from the control board 101 to the processing board 104. In this case, the controller 121 of the processing board 104 acquires a value of one unit from the RAM 123, and increases or decreases the current parameter r, z by one unit to acquire a new value of the parameter r, z. Then, the values of the new parameters r and z are supplied as control signals to the coefficient data generation unit 135 of the signal processing unit 124 (see FIG. 4). As a result, the image signal Vb generated on the processing substrate 104 has a resolution and a noise removal degree corresponding to the values of the new parameters r and z.

このように、図１に示す画像信号処理装置１００においては、制御基板１０１のＲＯＭ１１２、処理基板１０４，１０５のＲＯＭ１２２は、それぞれ、バージョン情報およびこのバージョン情報で示されるバージョン以下のバージョンを示すバージョン情報を持つ全ての処理基板の制御情報を記憶している。そして、初期化時には、バージョン情報で示されるバージョンが最も高いＲＯＭに記憶されている制御情報が、制御基板１０１のＲＡＭ１１３、および対応する処理基板のＲＡＭ１２３に自動的に記憶され、当該処理基板の動作が制御される。   As described above, in the image signal processing apparatus 100 shown in FIG. 1, the ROM 112 of the control board 101 and the ROM 122 of the processing boards 104 and 105 are version information indicating version information and a version equal to or lower than the version indicated by the version information, respectively. The control information of all the processing substrates having is stored. At initialization, the control information stored in the ROM having the highest version indicated by the version information is automatically stored in the RAM 113 of the control board 101 and the RAM 123 of the corresponding processing board, and the operation of the processing board Is controlled.

したがって、例えば処理基板１０４（処理基板Ａ）接続されている状態で、さらに処理基板１０５（処理基板Ｂ）を接続し、パワーオンあるいはリセットボタンの操作を行うだけで、画像信号の処理経路に処理基板１０５を挿入でき、処理基板１０５の追加によるアップグレードを、ユーザの負担が少なく、容易に行うことができる。   Therefore, for example, while the processing substrate 104 (processing substrate A) is connected, the processing substrate 105 (processing substrate B) is further connected, and the power on or reset button operation is performed. The substrate 105 can be inserted, and the upgrade by adding the processing substrate 105 can be easily performed with less burden on the user.

またこの場合、処理基板１０５のＲＯＭ１２２内の制御情報「ＩＡ２」が処理基板１０４のＲＡＭ１２３に記憶され、この処理基板１０４の動作は、制御情報「ＩＡ２」に基づいて制御される。そのため、例えば、処理基板１０５のＲＯＭ１２２内の制御情報「ＩＡ２」に含まれる係数種データおよびタップパターン情報を、制御基板１０４のＲＯＭ１２２内の制御情報「ＩＡ１」に含まれる係数種データｗ_i0〜ｗ_i9およびタップパターン情報に対してアップグレードしたものとしておくことで、処理基板１０４の処理のアップグレードを、ユーザの負担が少なく、容易に行うことができる。 In this case, the control information “IA2” in the ROM 122 of the processing board 105 is stored in the RAM 123 of the processing board 104, and the operation of the processing board 104 is controlled based on the control information “IA2”. Therefore, for example, the coefficient seed data and the tap pattern information included in the control information “IA2” in the ROM 122 of the processing board 105 are converted into the coefficient seed data w _{i0 to} w included in the control information “IA1” in the ROM 122 of the control board 104. _By upgrading _i9 and tap pattern information, the processing of the processing substrate 104 can be easily upgraded with less burden on the user.

なお、詳細説明は省略するが、制御基板１０１、あるいは処理基板１０４，１０５を、そのＲＯＭ１１２，１２２に記憶される処理基板１０４，１０５の制御情報がアップグレードに対応したものとされた新たな基板に変更する場合、当該新たな基板のＲＯＭ内のバージョン情報で示すバージョンを高くしておくことで、初期化時に、制御基板１０１のＲＡＭ１１３、処理基板１０４，１０５のＲＡＭ１２３には当該アップグレードに対応した制御情報が自動的に記憶されるため、処理基板１０４，１０５の処理のアップグレードを、ユーザの負担が少なく、容易に行うことができる。   Although detailed description is omitted, the control board 101 or the processing boards 104 and 105 are replaced with new boards whose control information of the processing boards 104 and 105 stored in the ROMs 112 and 122 corresponds to the upgrade. In the case of changing, the version indicated by the version information in the ROM of the new board is set high, so that the RAM 113 of the control board 101 and the RAM 123 of the processing boards 104 and 105 are controlled corresponding to the upgrade at the time of initialization. Since the information is automatically stored, the processing of the processing substrates 104 and 105 can be easily upgraded with less burden on the user.

なお、上述実施の形態においては、制御基板１０１のＲＯＭ１１２にもバージョン情報および処理基板の制御情報を記憶しているものを示したが、制御基板１０１のＲＯＭ１１２にバージョン情報および処理基板の制御情報を記憶しない構成も考えられる。ただし、制御基板１０１のＲＯＭ１１２にバージョン情報および処理基板の制御情報を記憶しておくことで、この制御基板１０１のＲＯＭ１１２が選択ＲＯＭとして選択される可能性があり、その場合、当該制御基板１０１は、所定の処理基板のＲＯＭに記憶されている制御情報を送ってもらう必要がなく、初期化の動作が簡単となる。   In the above-described embodiment, the ROM 112 of the control board 101 stores the version information and the processing board control information. However, the ROM 112 of the control board 101 stores the version information and the processing board control information. A configuration not memorized is also conceivable. However, by storing the version information and the processing board control information in the ROM 112 of the control board 101, there is a possibility that the ROM 112 of the control board 101 is selected as the selection ROM. Therefore, it is not necessary to send the control information stored in the ROM of the predetermined processing board, and the initialization operation is simplified.

また、上述実施の形態においては、情報信号として画像信号を取り扱う画像信号処理装置１００にこの発明を適用したものであるが、この発明は、他の情報信号、例えば音声信号を取り扱う情報信号処理装置にも同様に適用できる。   In the above-described embodiment, the present invention is applied to the image signal processing apparatus 100 that handles image signals as information signals. However, the present invention is an information signal processing apparatus that handles other information signals, for example, audio signals. The same applies to the above.

この発明は、処理部の追加、変更によるアップグレードを、ユーザの負担が少なく、容易に行い得るものであり、例えば画像信号、音声信号等の情報信号に対して基板単位で処理を行っていく情報信号処理装置に適用できる。   According to the present invention, the upgrade by adding or changing the processing unit can be easily performed with less burden on the user. For example, information for processing information signals such as image signals and audio signals in units of substrates. Applicable to signal processing apparatus.

実施の形態としての画像信号処理装置の構成を示すブロック図である。It is a block diagram which shows the structure of the image signal processing apparatus as embodiment. 制御基板の構成を示すブロック図である。It is a block diagram which shows the structure of a control board. 処理基板の構成を示すブロック図である。It is a block diagram which shows the structure of a process board | substrate. 高画質化処理を行う処理基板Ａの信号処理部の構成を示すブロック図である。It is a block diagram which shows the structure of the signal processing part of the process board | substrate A which performs an image quality improvement process. ＳＤ信号とＨＤ信号の画素位置関係を示す図である。It is a figure which shows the pixel positional relationship of SD signal and HD signal. クラスタップ、予測タップのパターン例を示す図である。It is a figure which shows the example of a pattern of a class tap and a prediction tap. ＨＤ信号の単位画素ブロック内の４画素の中心予測タップからの位相ずれを示す図である。It is a figure which shows the phase shift from the center prediction tap of 4 pixels in the unit pixel block of HD signal. 係数種データの生成方法を説明するための図である。It is a figure for demonstrating the production | generation method of coefficient seed data. 係数種データ生成装置の構成を示すブロック図である。It is a block diagram which shows the structure of a coefficient seed data generation apparatus. ノイズ低減処理を行う処理基板Ｂの信号処理部の構成を示すブロック図である。It is a block diagram which shows the structure of the signal processing part of the process board | substrate B which performs a noise reduction process. 予測タップのパターン例を示す図である。It is a figure which shows the example of a pattern of a prediction tap. ＤＣＴ処理ブロックを説明するための図である。It is a figure for demonstrating a DCT process block. 係数データ生成装置の構成を示すブロック図である。It is a block diagram which shows the structure of a coefficient data generation apparatus. 各基板が持つＲＯＭ内の制御情報を示す図である。It is a figure which shows the control information in ROM which each board | substrate has. 初期化動作を示すフローチャートである。It is a flowchart which shows initialization operation | movement. 命令セットの構成を示す図である。It is a figure which shows the structure of an instruction set. 処理基板の命令セット受信時の動作を示すフローチャートである。It is a flowchart which shows the operation | movement at the time of the command set reception of a process board | substrate. 処理基板Ａ接続時の初期化動作を説明するための図である。It is a figure for demonstrating the initialization operation | movement at the time of the process board | substrate A connection. 処理基板Ａ，Ｂ接続時の初期化動作を説明するための図である。It is a figure for demonstrating the initialization operation | movement at the time of process board | substrate A and B connection.

符号の説明Explanation of symbols

１００・・・画像信号処理装置、１０１・・・制御基板、１０２・・・リモコン送信機、１０３・・・入力基板、１０４，１０５・・・処理基板、１０６・・・出力基板、１０７・・・バス、１１１・・・コントローラ、１１２・・・ＲＯＭ、１１３・・・ＲＡＭ、１１４・・・リモコン受信部、１１５・・・インタフェース（Ｉ／Ｆ）、１２１・・・コントローラ、１２２・・・ＲＯＭ、１２３・・・ＲＡＭ、１２４・・・信号処理部、１２５・・・インタフェース（Ｉ／Ｆ）、１３１・・・バッファメモリ、１３２・・・予測タップ選択部、１３３・・・クラスタップ選択部、１３４・・・クラス検出部、１３５・・・係数データ生成部、１３６・・・推定予測演算部、１３７・・・バッファメモリ、１５０・・・係数種データ生成装置、１６１・・・バッファメモリ、１６２・・・予測タップ選択部、１６３・・・クラスタップ選択部、１６４・・・クラス検出部、１６５・・・推定予測演算部、１６６・・・バッファメモリ、１７０・・・係数データ生成装置
DESCRIPTION OF SYMBOLS 100 ... Image signal processing apparatus, 101 ... Control board, 102 ... Remote control transmitter, 103 ... Input board, 104, 105 ... Processing board, 106 ... Output board, 107 ... -Bus, 111 ... Controller, 112 ... ROM, 113 ... RAM, 114 ... Remote control receiver, 115 ... Interface (I / F), 121 ... Controller, 122 ... ROM, 123 ... RAM, 124 ... signal processing unit, 125 ... interface (I / F), 131 ... buffer memory, 132 ... predictive tap selection unit, 133 ... class tap selection , 134... Class detection unit, 135... Coefficient data generation unit, 136... Prediction prediction calculation unit, 137... Buffer memory, 150. 161: Buffer memory, 162: Prediction tap selection unit, 163: Class tap selection unit, 164 ... Class detection unit, 165 ... Estimated prediction calculation unit, 166 ... Buffer memory, 170 ... Coefficient data generator

Claims (8)

制御情報に基づいて情報信号をそれぞれ処理する所定数の処理部と、前記所定数の処理部の動作を制御する制御部とを備え、
前記所定数の処理部には、予め装着されていたものと、後から追加装着されたものとがあり、
前記予め装着されていた前記処理部は、自身が前記情報信号を処理するために必要な前記制御情報と、自身が記憶している前記制御情報についてのバージョン情報を予め記憶しており、
前記後から追加装着された前記処理部は、自身の前記制御情報、前記予め装着されていた前記処理部のための前記制御情報、および自身が記憶している１以上の前記制御情報についてのバージョン情報であって、前記予め装着されていた前記処理部のバージョン情報よりもバージョンが高いバージョン情報を予め記憶しており、
前記制御部は、前記所定数の処理部それぞれが記憶している前記バージョン情報を取得し、バージョンが最も高い前記バージョン情報を有する前記処理部を検出し、検出された前記処理部が記憶している各処理部の制御情報を取得して、対応する前記所定数の処理部それぞれに供給し、
前記所定数の処理部は、前記制御部から供給された前記制御情報を用いて、前記情報信号を処理する
ことを特徴とする情報信号処理装置。 A predetermined number of processing units that respectively process information signals based on the control information; and a control unit that controls operations of the predetermined number of processing units,
In the predetermined number of processing units, there are those that have been attached in advance and those that have been additionally attached later,
The processing unit mounted in advance stores in advance the control information necessary for processing the information signal by itself and version information about the control information stored by itself.
The processing unit that is additionally attached later is a version of the control information of itself, the control information for the processing unit that has been attached in advance, and one or more of the control information stored by itself. Information that is pre-stored with version information that is higher in version than the version information of the processing unit that was previously mounted;
The control unit acquires the version information stored in each of the predetermined number of processing units, detects the processing unit having the version information having the highest version, and the detected processing unit stores the version information. Control information of each processing unit is supplied to each of the corresponding predetermined number of processing units,
The information signal processing device, wherein the predetermined number of processing units processes the information signal using the control information supplied from the control unit. 前記制御部と前記所定数の処理部それぞれは、前記制御情報を記憶する作業用記憶手段を有し、
前記制御部は、取得した前記各処理部の制御情報を前記作業用記憶手段に記憶し、
前記所定数の処理部は、前記制御部から供給された前記制御情報を前記作業用記憶手段に記憶する
ことを特徴とする請求項１に記載の情報信号処理装置。 Each of the control unit and the predetermined number of processing units has work storage means for storing the control information,
The control unit stores the acquired control information of each processing unit in the work storage unit,
The information signal processing apparatus according to claim 1, wherein the predetermined number of processing units stores the control information supplied from the control unit in the work storage unit. 前記制御情報には、処理対象の前記情報信号の取得場所と、処理後の前記情報信号の供給場所を示す情報が含まれる
ことを特徴とする請求項１に記載の情報信号処理装置。 The information signal processing apparatus according to claim 1, wherein the control information includes information indicating an acquisition location of the information signal to be processed and a supply location of the information signal after processing. 前記情報信号は、画像信号であり、
前記所定数の処理部それぞれは、出力画像の各画素を注目画素として、注目画素に対応する入力画像の画素周辺の複数画素の画素データと、事前の学習から求められる係数データとの積和演算式を行うことにより、前記出力画像の画像信号を求め、
前記制御情報には、前記係数データそのものか、または、前記係数データを生成するためのデータが含まれる
ことを特徴とする請求項１に記載の情報信号処理装置。 The information signal is an image signal;
Each of the predetermined number of processing units uses each pixel of the output image as a target pixel, and performs a product-sum operation of pixel data of a plurality of pixels around the pixel of the input image corresponding to the target pixel and coefficient data obtained from prior learning By calculating the image signal of the output image,
The information signal processing apparatus according to claim 1, wherein the control information includes the coefficient data itself or data for generating the coefficient data. 制御情報に基づいて情報信号をそれぞれ処理する所定数の処理部と、前記所定数の処理部の動作を制御する制御部とを備え、前記所定数の処理部には、予め装着されていたものと、後から追加装着されたものとがあり、前記予め装着されていた前記処理部は、自身が前記情報信号を処理するために必要な前記制御情報と、自身が記憶している前記制御情報についてのバージョン情報を予め記憶しており、前記後から追加装着された前記処理部は、自身の前記制御情報、前記予め装着されていた前記処理部のための前記制御情報、および自身が記憶している１以上の前記制御情報についてのバージョン情報であって、前記予め装着されていた前記処理部のバージョン情報よりもバージョンが高いバージョン情報を予め記憶している情報信号処理装置の情報信号処理方法であって、
前記制御部が、前記所定数の処理部それぞれが記憶している前記バージョン情報を取得し、バージョンが最も高い前記バージョン情報を有する前記処理部を検出し、検出された前記処理部が記憶している各処理部の制御情報を取得して、対応する前記所定数の処理部それぞれに供給し、
前記所定数の処理部が、前記制御部から供給された前記制御情報を用いて、前記情報信号を処理する
ステップを含む情報信号処理方法。 A predetermined number of processing units that respectively process information signals based on control information, and a control unit that controls the operation of the predetermined number of processing units, the predetermined number of processing units being mounted in advance And the processing unit that has been mounted in advance, the control information that is necessary for itself to process the information signal, and the control information that is stored by itself. Version information about the processing unit that has been additionally mounted afterwards is stored in the control information of itself, the control information for the processing unit that has been mounted in advance, and Information signal processing in which version information on one or more of the control information is stored in advance and version information higher than the version information of the processing unit mounted in advance is stored A location information signal processing method,
The control unit acquires the version information stored in each of the predetermined number of processing units, detects the processing unit having the version information having the highest version, and the detected processing unit stores the version information. Control information of each processing unit is supplied to each of the corresponding predetermined number of processing units,
An information signal processing method including a step in which the predetermined number of processing units process the information signal using the control information supplied from the control unit. 前記制御部と前記所定数の処理部それぞれは、前記制御情報を記憶する作業用記憶手段を有し、
前記制御部は、取得した前記各処理部の制御情報を前記作業用記憶手段に記憶し、
前記所定数の処理部は、前記制御部から供給された前記制御情報を前記作業用記憶手段に記憶する
ことを特徴とする請求項５に記載の情報信号処理方法。 Each of the control unit and the predetermined number of processing units has work storage means for storing the control information,
The control unit stores the acquired control information of each processing unit in the work storage unit,
The information signal processing method according to claim 5 , wherein the predetermined number of processing units store the control information supplied from the control unit in the work storage unit. 予め装着されていたものと、後から追加装着されたものとからなる所定数の処理部であって、前記予め装着されていた前記処理部は、自身が情報信号を処理するために必要な制御情報と、自身が記憶している前記制御情報についてのバージョン情報を予め記憶し、前記後から追加装着された前記処理部は、自身の前記制御情報、前記予め装着されていた前記処理部のための前記制御情報、および自身が記憶している１以上の前記制御情報についてのバージョン情報であって、前記予め装着されていた前記処理部のバージョン情報よりもバージョンが高いバージョン情報を予め記憶して、前記制御情報に基づいて前記情報信号をそれぞれ処理する前記所定数の処理部を備える情報信号処理装置を制御するコンピュータに、
前記所定数の処理部それぞれが記憶している前記バージョン情報を取得し、バージョンが最も高い前記バージョン情報を有する前記処理部を検出し、検出された前記処理部が記憶している各処理部の制御情報を取得して、対応する前記所定数の処理部それぞれに供給し、
前記所定数の処理部に、供給された前記制御情報を用いて、前記情報信号を処理させる
処理を実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。 A predetermined number of processing units, which are pre-mounted and those which are additionally mounted later, the pre-mounted processing units are controls necessary for themselves to process information signals Information and the version information about the control information stored therein are stored in advance, and the processing unit that is additionally mounted after the above is for the control unit that is mounted in advance, the processing unit that is mounted in advance The version information on the control information and the one or more pieces of control information stored by itself, the version information having a version higher than the version information of the processing unit mounted in advance is stored in advance. A computer that controls the information signal processing device including the predetermined number of processing units that respectively process the information signals based on the control information ;
The version information stored in each of the predetermined number of processing units is acquired, the processing unit having the version information with the highest version is detected, and the detected processing unit stores each version of the processing unit. Obtaining control information and supplying it to each of the corresponding predetermined number of processing units;
A computer-readable recording medium on which a program for causing the predetermined number of processing units to execute the process of processing the information signal using the supplied control information is recorded. 予め装着されていたものと、後から追加装着されたものとからなる所定数の処理部であって、前記予め装着されていた前記処理部は、自身が情報信号を処理するために必要な制御情報と、自身が記憶している前記制御情報についてのバージョン情報を予め記憶し、前記後から追加装着された前記処理部は、自身の前記制御情報、前記予め装着されていた前記処理部のための前記制御情報、および自身が記憶している１以上の前記制御情報についてのバージョン情報であって、前記予め装着されていた前記処理部のバージョン情報よりもバージョンが高いバージョン情報を予め記憶して、前記制御情報に基づいて前記情報信号をそれぞれ処理する前記所定数の処理部を備える情報信号処理装置を制御するコンピュータに、
前記所定数の処理部それぞれが記憶している前記バージョン情報を取得し、バージョンが最も高い前記バージョン情報を有する前記処理部を検出し、検出された前記処理部が記憶している各処理部の制御情報を取得して、対応する前記所定数の処理部それぞれに供給し、
前記所定数の処理部に、供給された前記制御情報を用いて、前記情報信号を処理させる
処理を実行させるためのプログラム。 A predetermined number of processing units, which are pre-mounted and those which are additionally mounted later, the pre-mounted processing units are controls necessary for themselves to process information signals Information and the version information about the control information stored therein are stored in advance, and the processing unit that is additionally mounted after the above is for the control unit that is mounted in advance, the processing unit that is mounted in advance The version information on the control information and the one or more pieces of control information stored by itself, the version information having a version higher than the version information of the processing unit mounted in advance is stored in advance. A computer that controls the information signal processing device including the predetermined number of processing units that respectively process the information signals based on the control information ;
The version information stored in each of the predetermined number of processing units is acquired, the processing unit having the version information with the highest version is detected, and the detected processing unit stores each version of the processing unit. Obtaining control information and supplying it to each of the corresponding predetermined number of processing units;
A program for causing the predetermined number of processing units to execute processing of processing the information signal using the supplied control information.

Images