JP4654998B2 - サンプルホールド回路およびマルチプライングｄ／ａコンバータ - Google Patents
サンプルホールド回路およびマルチプライングｄ／ａコンバータ Download PDFInfo
- Publication number
- JP4654998B2 JP4654998B2 JP2006203205A JP2006203205A JP4654998B2 JP 4654998 B2 JP4654998 B2 JP 4654998B2 JP 2006203205 A JP2006203205 A JP 2006203205A JP 2006203205 A JP2006203205 A JP 2006203205A JP 4654998 B2 JP4654998 B2 JP 4654998B2
- Authority
- JP
- Japan
- Prior art keywords
- inverting
- input voltage
- capacitor
- voltage
- capacitance value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 200
- 238000005070 sampling Methods 0.000 claims description 86
- 230000014509 gene expression Effects 0.000 description 42
- 238000006243 chemical reaction Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 11
- 125000004122 cyclic group Chemical group 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
- G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M1/0607—Offset or drift compensation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
- H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
- H03M1/068—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS
- H03M1/0682—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS using a differential network structure, i.e. symmetrical with respect to ground
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
- H03M1/069—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps
- H03M1/0695—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps using less than the maximum number of output states per stage or step, e.g. 1.5 per stage or less than 1.5 bit per stage type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
- H03M1/162—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in a single stage, i.e. recirculation type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
- H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Manipulation Of Pulses (AREA)
Description
本発明は、入力電圧をホールドして差動出力するもので特にＡ／Ｄコンバータまたはその前置回路に好適なサンプルホールド回路およびそれを用いたマルチプライングＤ／Ａコンバータに関する。
特許文献１および２に記載されているように、パイプライン型Ａ／Ｄコンバータの各ステージは、サブＡＤＣ、サブＤＡＣ、加算器およびオペアンプから構成されている。サブＡＤＣは、アナログ入力電圧を所謂１．５ビットでＡ／Ｄ変換し、サブＤＡＣは、そのＡ／Ｄ変換値に応じて＋Ｖref／２、０、−Ｖref／２を出力する。加算器は、アナログ入力電圧とサブＤＡＣの出力電圧とを加算し、オペアンプは、その加算器の出力を所定利得例えば２倍に増幅して次段ステージに出力する。
また、特許文献３に記載されているように、巡回型Ａ／Ｄコンバータは、アナログ入力電圧とフィードバック電圧の一方を選択するスイッチ、選択された電圧をサンプルホールドするサンプルホールド回路、ホールドされた電圧をデジタル信号に変換するサブＡＤＣ、このサブＡＤＣの出力信号をアナログ電圧に変換するサブＤＡＣ、サンプルホールド回路の出力電圧からサブＤＡＣの出力電圧を減算する減算器、減算により得られた電圧を増幅する残留電圧増幅回路およびサブＡＤＣの出力信号を１ビットずつ重畳して加算するデジタル加算部から構成されている。
特開２００５−３９５２９号公報
特開２００３−２９８４１８号公報
特許第３０４６００５号公報
上述したように、パイプライン型Ａ／Ｄコンバータ、巡回型Ａ／Ｄコンバータの何れについても、加減算、増幅、ホールドの各機能を実行する回路が必要となる。この回路にはオペアンプが用いられる。この場合、オペアンプの同相入力電圧が変化すると、オペアンプの特性例えばゲインやスルーレートが変化し、さらにはＡ／ＤコンバータのＡ／Ｄ変換結果にも誤差が生じる。このため、ゲインやスルーレートが大きく且つ安定した状態となるように、オペアンプに最適な同相入力電圧を与えて動作させることが好ましい。
本発明は上記事情に鑑みてなされたもので、その目的は、ホールド動作時におけるオペアンプの同相入力電圧を所定値に保ち得るサンプルホールド回路およびそれを用いたマルチプライングＤ／Ａコンバータを提供することにある。
請求項１に記載した手段によれば、オペアンプの反転入力端子と非反転入力端子に対をなして反転側キャパシタと非反転側キャパシタが複数接続されている。サンプリング動作時において、各キャパシタに所定の電荷が設定され、少なくとも１つのキャパシタに入力電圧が印加される。一方、ホールド動作時においては、少なくとも一対の反転側キャパシタと非反転側キャパシタがオペアンプの入出力間に接続され、少なくとも１つのキャパシタに入力電圧が印加される。
サンプリング動作時に入力電圧が印加されるキャパシタの総容量値とホールド動作時に入力電圧が印加されるキャパシタの総容量値とが等しいので（第１条件）、ホールド動作時におけるオペアンプの入力電圧はサンプリング動作時の入力電圧に依存しない。従って、サンプリング動作時の入力電圧の大小によらず、ホールド動作時におけるオペアンプの入力電圧を所定の同相入力電圧に保つことができ、オペアンプを望ましいゲインおよびスルーレートで動作させることができる。
また、ホールド動作時に入力電圧が印加される反転側キャパシタの総容量値と非反転側キャパシタの総容量値とが等しいので（第２条件）、ホールド動作時に入力電圧が変化しても、サンプリングした電圧を正確に保持し続ける。さらに、サンプリング動作時に入力電圧が印加される反転側キャパシタの総容量値と非反転側キャパシタの総容量値とが異なるので（第３条件）、ホールド電圧にサンプリングした電圧が現れる。
請求項２に記載した手段によれば、反転入力電圧と非反転入力電圧のそれぞれについて上記第１条件ないし第３条件が成立する。さらに、サンプリング動作時に非反転入力電圧が印加される反転側キャパシタの総容量値から非反転入力電圧が印加される非反転側キャパシタの総容量値を減算した値と、反転入力電圧が印加される非反転側キャパシタの総容量値から反転入力電圧が印加される反転側キャパシタの総容量値を減算した値とが等しいので（第５条件）、請求項１に記載した手段と同様の作用および効果を持つ差動入力、差動出力のサンプルホールド回路が得られる。
請求項３に記載した手段によれば、請求項１に記載した手段と同様の回路構成を備え、上記第１条件を満たすので、ホールド動作時におけるオペアンプの入力電圧はサンプリング動作時の入力電圧に依存しない。従って、ホールド動作時におけるオペアンプの入力電圧を所定の同相入力電圧に保つことができ、オペアンプを望ましいゲインおよびスルーレートで動作させることができる。
また、サンプリング動作時に入力電圧が印加される反転側キャパシタの総容量値とホールド動作時に入力電圧が印加される非反転側キャパシタの総容量値との加算値と、サンプリング動作時に入力電圧が印加される非反転側キャパシタの総容量値とホールド動作時に入力電圧が印加される反転側キャパシタの総容量値との加算値とが異なるので（第４条件）、ホールド電圧にサンプリングした電圧が現れる。本手段では、ホールド電圧はホールド期間における入力電圧の変化分ΔＶにより影響を受けるが、入力電圧の帯域が制限されており、さらに変化分ΔＶの係数は小さく設定することが可能であるため、実用上問題のないホールド特性を実現可能となる。
請求項４に記載した手段によれば、サンプリング動作時に入力電圧が印加される反転側キャパシタの総容量値とホールド動作時に入力電圧が印加される反転側キャパシタの総容量値とが異なるように設定され、サンプリング動作時に入力電圧が印加される非反転側キャパシタの総容量値とホールド動作時に入力電圧が印加される非反転側キャパシタの総容量値とが異なるように設定されている。これは、上記第４条件と等価な条件となる。従って、請求項３に記載した手段と実質的に同様の作用および効果が得られる。
請求項５に記載した手段によれば、入力電圧のサンプリング動作時において、オペアンプをボルテージフォロアとして動作させることによりオペアンプの反転入力端子と非反転入力端子を所定電圧にバイアスするので、これら反転入力端子と非反転入力端子へのバイアス電圧供給回路が不要となる。また、適当な条件を設定することにより、オペアンプのオフセット電圧の影響を排除することもできる。
請求項６に記載した手段によれば、サンプリング動作時において、反転側キャパシタと非反転側キャパシタのうち少なくとも１つのキャパシタに入力電圧が印加され、他の少なくとも１つのキャパシタに入力デジタル値に応じて設定されるＤＡＣ電圧が印加される。このように、従来構成ではホールド動作時にのみＤＡＣ電圧を印加していたのに対し、本手段ではサンプリング動作時にＤＡＣ電圧を印加する構成に特徴がある。
（第１の実施形態）
以下、図１に示すサンプルホールド回路の動作を表す一般式を導出し、その一般式に基づいて本実施形態のサンプルホールド回路を実現するために必要な条件を求める。
以下、図１に示すサンプルホールド回路の動作を表す一般式を導出し、その一般式に基づいて本実施形態のサンプルホールド回路を実現するために必要な条件を求める。
サンプリング動作時の入力電圧をＶinとし、ホールド動作時の入力電圧をＶin＋ΔＶとすると、本実施形態のサンプルホールド回路で実現したい特性は以下の通りである。電圧ΔＶは、サンプリング動作からホールド動作に移行した時の入力電圧Ｖinに対するその後の変化分を表している。
（１Ａ）シングルエンド入力、差動出力である。
（１Ｂ）サンプリング動作時に少なくとも１つのキャパシタに入力電圧Ｖinが印加され、ホールド動作時に少なくとも１つのキャパシタに入力電圧Ｖin＋ΔＶが印加されている。
（１Ｃ）サンプリングした入力電圧Ｖinを所定ゲイン倍に増幅してホールドする。ホールド電圧（差動出力電圧Ｖop1−Ｖom1）は、ホールド動作時における入力電圧Ｖin＋ΔＶに依存しない。
（１Ｄ）ホールド動作時におけるオペアンプＯＰの入力電圧Ｖx1（同相入力電圧）は、サンプリング動作時の入力電圧Ｖinに依存しない。
（１Ａ）シングルエンド入力、差動出力である。
（１Ｂ）サンプリング動作時に少なくとも１つのキャパシタに入力電圧Ｖinが印加され、ホールド動作時に少なくとも１つのキャパシタに入力電圧Ｖin＋ΔＶが印加されている。
（１Ｃ）サンプリングした入力電圧Ｖinを所定ゲイン倍に増幅してホールドする。ホールド電圧（差動出力電圧Ｖop1−Ｖom1）は、ホールド動作時における入力電圧Ｖin＋ΔＶに依存しない。
（１Ｄ）ホールド動作時におけるオペアンプＯＰの入力電圧Ｖx1（同相入力電圧）は、サンプリング動作時の入力電圧Ｖinに依存しない。
図１は、反転側と非反転側にそれぞれ３個のキャパシタを備え、そのうち１個のキャパシタをフィードバックキャパシタとして用いたサンプルホールド回路の構成図である。オペアンプＯＰは、ホールド電圧を差動出力する構成を備えている。このオペアンプＯＰの反転入力端子には３個のキャパシタＣs1、Ｃs2、Ｃf1（反転側キャパシタに相当）の各一端が接続されており、非反転入力端子にも同数（３個）のキャパシタＣs3、Ｃs4、Ｃf2（非反転側キャパシタに相当）の各一端が接続されている。キャパシタＣs1とＣs3、キャパシタＣs2とＣs4、キャパシタＣf1とＣf2はそれぞれ対をなしており、相等しい容量値すなわちｘＣ、ｙＣ、ｚＣ（ｘ、ｙ、ｚはそれぞれ１以上の整数、Ｃは単位容量値）を有している。また、オペアンプＯＰは、十分に大きいオープンループゲインを有しているものとする。
図１（ａ）は、サンプリング動作時の接続形態を示している。オペアンプＯＰはボルテージフォロアとしての接続形態とされ、オペアンプＯＰの非反転出力端子、反転出力端子から出力される電圧Ｖop、Ｖomはともにコモン電圧Ｖcm0となる。また、一般式を導くため、キャパシタＣs1、Ｃs2、Ｃf1、Ｃs3、Ｃs4、Ｃf2には、それぞれ電荷設定のための電圧Ｖａ、Ｖｂ、Ｖｃ、Ｖｄ、Ｖｅ、Ｖｆが入力されるものとする。電圧Ｖａ、Ｖｂ、Ｖｃ、Ｖｄ、Ｖｅ、Ｖｆのうち少なくとも１つは入力電圧Ｖinであり、それ以外は一定の電圧である。
図１（ｂ）はホールド動作時における接続形態を示している。この場合、少なくとも一対のキャパシタここではキャパシタＣf1とＣf2の他端がそれぞれオペアンプＯＰの非反転出力端子と反転出力端子に接続される。ただし、全てのキャパシタＣs1、Ｃs2、Ｃf1、Ｃs3、Ｃs4、Ｃf2をフィードバックキャパシタとすることはできない。一般式を導くため、オペアンプＯＰの非反転出力端子、反転出力端子から出力される電圧Ｖop、ＶomをそれぞれＶop1、Ｖom1とし、キャパシタＣs1、Ｃs2、Ｃs3、Ｃs4には、それぞれ電圧Ｖｇ、Ｖｈ、Ｖｉ、Ｖｊが入力されるものとする。電圧Ｖｇ、Ｖｈ、Ｖｉ、Ｖｊのうち少なくとも１つは入力電圧Ｖin＋ΔＶであり、それ以外は一定の電圧である。
さて、上述した特性を持つ本実施形態のサンプルホールド回路を得るための要件は、以下の３つである。
［第１要件］
ホールド動作時におけるオペアンプＯＰの入力電圧Ｖx1の式に、入力電圧Ｖinの項が存在しないこと（ΔＶが残ることは構わない）。
［第２要件］
ホールド動作時における差動出力電圧Ｖop1−Ｖom1の式にΔＶの項が存在しないこと。
［第３要件］
ホールド動作時における差動出力電圧Ｖop1−Ｖom1の式にＶinの項が残ること。
［第１要件］
ホールド動作時におけるオペアンプＯＰの入力電圧Ｖx1の式に、入力電圧Ｖinの項が存在しないこと（ΔＶが残ることは構わない）。
［第２要件］
ホールド動作時における差動出力電圧Ｖop1−Ｖom1の式にΔＶの項が存在しないこと。
［第３要件］
ホールド動作時における差動出力電圧Ｖop1−Ｖom1の式にＶinの項が残ること。
そこで、ホールド動作時の差動出力電圧Ｖop1−Ｖom1とオペアンプＯＰの入力電圧Ｖx1の一般式を求める。サンプリング動作時とホールド動作時とで、キャパシタＣs1、Ｃs2、Ｃf1、Ｃs3、Ｃs4、Ｃf2の全電荷は保存される。このときの電荷保存の式は、反転側、非反転側についてそれぞれ（１）式、（２）式のようになる。（１）式、（２）式はそれぞれ（３）式、（４）式のように整理され、（３）式から（４）式を減算することにより（５）式が得られる。この（５）式を整理することにより、ホールド動作時における差動出力電圧Ｖop1−Ｖom1を表す一般式である（６）式が得られる。
（３）式は（７）式のように整理される。また、出力電圧Ｖop1、Ｖom1のコモン電圧をＶcm1とすると、出力電圧Ｖop1、Ｖom1とコモン電圧Ｖcm1とは（８）式に示す関係があり、この（８）式から（９）式が得られる。そこで、（７）式の右辺にあるＶop1に（９）式さらに（６）式を代入することにより（10）式が得られる。この（10）式を（11）式、（12）式のように順次整理することにより、ホールド動作時におけるオペアンプＯＰの入力電圧Ｖx1の一般式である（13）式が得られる。
［第１要件について］
(13)式により表されるホールド動作時におけるオペアンプＯＰの入力電圧Ｖx1は、電圧Ｖａ〜Ｖｊに依存する第１項、コモン電圧Ｖcm0である第２項、およびキャパシタの容量比ｚ／（ｘ＋ｙ＋ｚ）とコモン電圧Ｖcm1との積である第３項からなる。第１項において、サンプリング動作時に入力される電圧Ｖａ、Ｖｂ、Ｖｃ、Ｖｄ、Ｖｅ、Ｖｆは全て減算されており、ホールド動作時に入力される電圧Ｖｇ、Ｖｈ、Ｖｉ、Ｖｊは全て加算されている。従って、第１要件を満たすためには、サンプリング動作時に入力電圧Ｖinが印加されるキャパシタの総容量値とホールド動作時に入力電圧Ｖin＋ΔＶが印加されるキャパシタの総容量値とが等しいことが必要となる（第１条件）。
(13)式により表されるホールド動作時におけるオペアンプＯＰの入力電圧Ｖx1は、電圧Ｖａ〜Ｖｊに依存する第１項、コモン電圧Ｖcm0である第２項、およびキャパシタの容量比ｚ／（ｘ＋ｙ＋ｚ）とコモン電圧Ｖcm1との積である第３項からなる。第１項において、サンプリング動作時に入力される電圧Ｖａ、Ｖｂ、Ｖｃ、Ｖｄ、Ｖｅ、Ｖｆは全て減算されており、ホールド動作時に入力される電圧Ｖｇ、Ｖｈ、Ｖｉ、Ｖｊは全て加算されている。従って、第１要件を満たすためには、サンプリング動作時に入力電圧Ｖinが印加されるキャパシタの総容量値とホールド動作時に入力電圧Ｖin＋ΔＶが印加されるキャパシタの総容量値とが等しいことが必要となる（第１条件）。
［第２要件について］
（６）式により表されるホールド動作時における差動出力電圧Ｖop1−Ｖom1を表す一般式において、サンプリング動作時に反転側に入力される電圧Ｖａ、Ｖｂ、Ｖｃとホールド動作時に非反転側に入力される電圧Ｖｉ、Ｖｊは加算されており、サンプリング動作時に非反転側に入力される電圧Ｖｄ、Ｖｅ、Ｖｆとホールド動作時に反転側に入力される電圧Ｖｇ、Ｖｈは減算されている。従って、第２要件を満たすためには、ホールド動作時に入力電圧Ｖin＋ΔＶが印加される反転側キャパシタの総容量値と非反転側キャパシタの総容量値とが等しいことが必要となる（第２条件）。
（６）式により表されるホールド動作時における差動出力電圧Ｖop1−Ｖom1を表す一般式において、サンプリング動作時に反転側に入力される電圧Ｖａ、Ｖｂ、Ｖｃとホールド動作時に非反転側に入力される電圧Ｖｉ、Ｖｊは加算されており、サンプリング動作時に非反転側に入力される電圧Ｖｄ、Ｖｅ、Ｖｆとホールド動作時に反転側に入力される電圧Ｖｇ、Ｖｈは減算されている。従って、第２要件を満たすためには、ホールド動作時に入力電圧Ｖin＋ΔＶが印加される反転側キャパシタの総容量値と非反転側キャパシタの総容量値とが等しいことが必要となる（第２条件）。
［第３要件について］
（６）式から、サンプリング動作時に入力電圧Ｖinが印加される反転側キャパシタの総容量値と非反転側キャパシタの総容量値とが異なることが必要となる（第３条件）。
（６）式から、サンプリング動作時に入力電圧Ｖinが印加される反転側キャパシタの総容量値と非反転側キャパシタの総容量値とが異なることが必要となる（第３条件）。
これらの条件の正当性を確認するため、以下の９ケースについて検証する。
（ケース１）
電圧Ｖｃが入力電圧Ｖin、電圧Ｖｇ、Ｖｉが入力電圧Ｖin＋ΔＶ、ｚ＝２ｘの場合、条件１、２、３を満たす。その結果、差動出力電圧Ｖop1−Ｖom1を表す（６）式にＶinの項が残る（ゲイン１倍）。また、オペアンプＯＰの入力電圧Ｖx1を表す(13)式に（１／（３＋ｙ／ｘ））ΔＶの項が残る。
（ケース１）
電圧Ｖｃが入力電圧Ｖin、電圧Ｖｇ、Ｖｉが入力電圧Ｖin＋ΔＶ、ｚ＝２ｘの場合、条件１、２、３を満たす。その結果、差動出力電圧Ｖop1−Ｖom1を表す（６）式にＶinの項が残る（ゲイン１倍）。また、オペアンプＯＰの入力電圧Ｖx1を表す(13)式に（１／（３＋ｙ／ｘ））ΔＶの項が残る。
（ケース２）
電圧Ｖｃが入力電圧Ｖin、電圧Ｖｇ、Ｖｉ、Ｖｈ、Ｖｊが入力電圧Ｖin＋ΔＶ、ｚ＝２ｘ＋２ｙの場合、条件１、２、３を満たす。その結果、差動出力電圧Ｖop1−Ｖom1を表す（６）式にＶinの項が残る（ゲイン１倍）。また、オペアンプＯＰの入力電圧Ｖx1を表す(13)式に（１／３）ΔＶの項が残る。
電圧Ｖｃが入力電圧Ｖin、電圧Ｖｇ、Ｖｉ、Ｖｈ、Ｖｊが入力電圧Ｖin＋ΔＶ、ｚ＝２ｘ＋２ｙの場合、条件１、２、３を満たす。その結果、差動出力電圧Ｖop1−Ｖom1を表す（６）式にＶinの項が残る（ゲイン１倍）。また、オペアンプＯＰの入力電圧Ｖx1を表す(13)式に（１／３）ΔＶの項が残る。
（ケース３）
電圧Ｖａが入力電圧Ｖin、電圧Ｖｈ、Ｖｊが入力電圧Ｖin＋ΔＶ、ｘ＝２ｙの場合、条件１、２、３を満たす。その結果、差動出力電圧Ｖop1−Ｖom1を表す（６）式に（ｘ／ｚ）Ｖinの項が残る（ゲインｘ／ｚ倍）。また、オペアンプＯＰの入力電圧Ｖx1を表す(13)式に（１／（３＋ｚ／ｙ））ΔＶの項が残る。
電圧Ｖａが入力電圧Ｖin、電圧Ｖｈ、Ｖｊが入力電圧Ｖin＋ΔＶ、ｘ＝２ｙの場合、条件１、２、３を満たす。その結果、差動出力電圧Ｖop1−Ｖom1を表す（６）式に（ｘ／ｚ）Ｖinの項が残る（ゲインｘ／ｚ倍）。また、オペアンプＯＰの入力電圧Ｖx1を表す(13)式に（１／（３＋ｚ／ｙ））ΔＶの項が残る。
（ケース４）
電圧Ｖａ、Ｖｂが入力電圧Ｖin、電圧Ｖｇ、Ｖｊが入力電圧Ｖin＋ΔＶ、ｘ＝ｙの場合、条件１、２、３を満たす。その結果、差動出力電圧Ｖop1−Ｖom1を表す（６）式に（２ｘ／ｚ）Ｖinの項が残る（ゲイン２ｘ／ｚ倍）。また、オペアンプＯＰの入力電圧Ｖx1を表す(13)式に（１／（２＋ｚ／ｘ））ΔＶの項が残る。
電圧Ｖａ、Ｖｂが入力電圧Ｖin、電圧Ｖｇ、Ｖｊが入力電圧Ｖin＋ΔＶ、ｘ＝ｙの場合、条件１、２、３を満たす。その結果、差動出力電圧Ｖop1−Ｖom1を表す（６）式に（２ｘ／ｚ）Ｖinの項が残る（ゲイン２ｘ／ｚ倍）。また、オペアンプＯＰの入力電圧Ｖx1を表す(13)式に（１／（２＋ｚ／ｘ））ΔＶの項が残る。
（ケース５）
電圧Ｖａ、Ｖｄが入力電圧Ｖin、電圧Ｖｇ、Ｖｉが入力電圧Ｖin＋ΔＶの場合、条件３を満たさない。その結果、差動出力電圧Ｖop1−Ｖom1を表す（６）式からＶinの項が消えてしまう。従って、本ケースの設定は不適切となる。
電圧Ｖａ、Ｖｄが入力電圧Ｖin、電圧Ｖｇ、Ｖｉが入力電圧Ｖin＋ΔＶの場合、条件３を満たさない。その結果、差動出力電圧Ｖop1−Ｖom1を表す（６）式からＶinの項が消えてしまう。従って、本ケースの設定は不適切となる。
（ケース６）
電圧Ｖａ、Ｖｃが入力電圧Ｖin、電圧Ｖｈ、Ｖｊが入力電圧Ｖin＋ΔＶ、ｘ＋ｚ＝２ｙの場合、条件１、２、３を満たす。その結果、差動出力電圧Ｖop1−Ｖom1を表す（６）式に（１＋ｘ／ｚ）Ｖinの項が残る（ゲイン（１＋ｘ／ｚ）倍）。また、オペアンプＯＰの入力電圧Ｖx1を表す(13)式に（１／３）ΔＶの項が残る。
電圧Ｖａ、Ｖｃが入力電圧Ｖin、電圧Ｖｈ、Ｖｊが入力電圧Ｖin＋ΔＶ、ｘ＋ｚ＝２ｙの場合、条件１、２、３を満たす。その結果、差動出力電圧Ｖop1−Ｖom1を表す（６）式に（１＋ｘ／ｚ）Ｖinの項が残る（ゲイン（１＋ｘ／ｚ）倍）。また、オペアンプＯＰの入力電圧Ｖx1を表す(13)式に（１／３）ΔＶの項が残る。
（ケース７）
電圧Ｖｃ、Ｖｄが入力電圧Ｖin、電圧Ｖｈ、Ｖｊが入力電圧Ｖin＋ΔＶ、ｘ＋ｚ＝２ｙの場合、条件１、２、３を満たす。その結果、差動出力電圧Ｖop1−Ｖom1を表す（６）式に（１−ｘ／ｚ）Ｖinの項が残る（ゲイン（１−ｘ／ｚ）倍）。また、オペアンプＯＰの入力電圧Ｖx1を表す(13)式に（１／３）ΔＶの項が残る。
電圧Ｖｃ、Ｖｄが入力電圧Ｖin、電圧Ｖｈ、Ｖｊが入力電圧Ｖin＋ΔＶ、ｘ＋ｚ＝２ｙの場合、条件１、２、３を満たす。その結果、差動出力電圧Ｖop1−Ｖom1を表す（６）式に（１−ｘ／ｚ）Ｖinの項が残る（ゲイン（１−ｘ／ｚ）倍）。また、オペアンプＯＰの入力電圧Ｖx1を表す(13)式に（１／３）ΔＶの項が残る。
（ケース８）
電圧Ｖａ、Ｖｃ、Ｖｄが入力電圧Ｖin、電圧Ｖｈ、Ｖｊが入力電圧Ｖin＋ΔＶ、２ｘ＋ｚ＝２ｙの場合、条件１、２、３を満たす。その結果、差動出力電圧Ｖop1−Ｖom1を表す（６）式にＶinの項が残る（ゲイン１倍）。また、オペアンプＯＰの入力電圧Ｖx1を表す(13)式に（１／（３−ｘ／ｙ））ΔＶの項が残る。
電圧Ｖａ、Ｖｃ、Ｖｄが入力電圧Ｖin、電圧Ｖｈ、Ｖｊが入力電圧Ｖin＋ΔＶ、２ｘ＋ｚ＝２ｙの場合、条件１、２、３を満たす。その結果、差動出力電圧Ｖop1−Ｖom1を表す（６）式にＶinの項が残る（ゲイン１倍）。また、オペアンプＯＰの入力電圧Ｖx1を表す(13)式に（１／（３−ｘ／ｙ））ΔＶの項が残る。
（ケース９）
電圧Ｖａ、Ｖｃ、Ｖｄが入力電圧Ｖin、電圧Ｖｇ、Ｖｉ、Ｖｈ、Ｖｊが入力電圧Ｖin＋ΔＶ、ｚ＝２ｙの場合、条件１、２、３を満たす。その結果、差動出力電圧Ｖop1−Ｖom1を表す（６）式にＶinの項が残る（ゲイン１倍）。また、オペアンプＯＰの入力電圧Ｖx1を表す(13)式に（１／（１＋２／（１＋ｘ／ｙ）））ΔＶの項が残る。
電圧Ｖａ、Ｖｃ、Ｖｄが入力電圧Ｖin、電圧Ｖｇ、Ｖｉ、Ｖｈ、Ｖｊが入力電圧Ｖin＋ΔＶ、ｚ＝２ｙの場合、条件１、２、３を満たす。その結果、差動出力電圧Ｖop1−Ｖom1を表す（６）式にＶinの項が残る（ゲイン１倍）。また、オペアンプＯＰの入力電圧Ｖx1を表す(13)式に（１／（１＋２／（１＋ｘ／ｙ）））ΔＶの項が残る。
以上の各ケースから確認されたように、各要件１、２、３についてそれぞれ条件１、２、３を満たすことが必要となる。条件１、２、３を以下にまとめて示す。
［第１条件］
サンプリング動作時に入力電圧Ｖinが印加されるキャパシタの総容量値とホールド動作時に入力電圧Ｖin＋ΔＶが印加されるキャパシタの総容量値とが等しいこと。
［第２条件］
ホールド動作時に入力電圧Ｖin＋ΔＶが印加される反転側キャパシタの総容量値と非反転側キャパシタの総容量値とが等しいこと。
［第３条件］
サンプリング動作時に入力電圧Ｖinが印加される反転側キャパシタの総容量値と非反転側キャパシタの総容量値とが異なること。
［第１条件］
サンプリング動作時に入力電圧Ｖinが印加されるキャパシタの総容量値とホールド動作時に入力電圧Ｖin＋ΔＶが印加されるキャパシタの総容量値とが等しいこと。
［第２条件］
ホールド動作時に入力電圧Ｖin＋ΔＶが印加される反転側キャパシタの総容量値と非反転側キャパシタの総容量値とが等しいこと。
［第３条件］
サンプリング動作時に入力電圧Ｖinが印加される反転側キャパシタの総容量値と非反転側キャパシタの総容量値とが異なること。
また、
サンプリング動作時に入力電圧Ｖinを印加する反転側キャパシタの総容量値＝αＣ
サンプリング動作時に入力電圧Ｖinを印加する非反転側キャパシタの総容量値＝βＣ
ホールド動作時に入力電圧Ｖin＋ΔＶを印加する反転側キャパシタの総容量値＝γＣ
ホールド動作時に入力電圧Ｖin＋ΔＶを印加する非反転側キャパシタの総容量値＝ηＣ
とすれば、第１条件、第２条件、第３条件は、それぞれ以下の（14）式、（15）式、（16）式によっても表せる。
サンプリング動作時に入力電圧Ｖinを印加する反転側キャパシタの総容量値＝αＣ
サンプリング動作時に入力電圧Ｖinを印加する非反転側キャパシタの総容量値＝βＣ
ホールド動作時に入力電圧Ｖin＋ΔＶを印加する反転側キャパシタの総容量値＝γＣ
ホールド動作時に入力電圧Ｖin＋ΔＶを印加する非反転側キャパシタの総容量値＝ηＣ
とすれば、第１条件、第２条件、第３条件は、それぞれ以下の（14）式、（15）式、（16）式によっても表せる。
［第１条件］
α＋β＝γ＋η …（14）
［第２条件］
γ＝η …（15）
［第３条件］
α≠β …（16）
α＋β＝γ＋η …（14）
［第２条件］
γ＝η …（15）
［第３条件］
α≠β …（16）
以上説明したように、本実施形態のサンプルホールド回路は、オペアンプＯＰの反転入力端子と非反転入力端子に対をなして反転側キャパシタＣs1、Ｃs2、Ｃf1と非反転側キャパシタＣs3、Ｃs4、Ｃf2が接続されている。そして、サンプリング動作時において、電荷設定するためにオペアンプＯＰがボルテージフォロアとして動作し、少なくとも１つのキャパシタに入力電圧Ｖinが印加される。また、ホールド動作時において、少なくとも一対の反転側キャパシタと非反転側キャパシタがフィードバックキャパシタとしてオペアンプＯＰの入出力間に接続され、少なくとも１つのキャパシタに入力電圧Ｖin＋ΔＶが印加される。
この構成において第１条件を満たすことにより、ホールド動作時におけるオペアンプＯＰの入力電圧Ｖx1がサンプリング動作時の入力電圧Ｖinに依存しなくなる。従って、オペアンプＯＰの入力電圧Ｖx1を所定の同相入力電圧（バイアス電圧）に保つことができ、オペアンプＯＰを望ましいゲインおよびスルーレートで動作させることができる。また、第２条件と第３条件を満たすことにより、ホールド動作時に入力電圧が変化しても（つまりΔＶが０でなくても）、サンプリングしたシングルエンド電圧Ｖinを差動出力電圧Ｖop1−Ｖom1に変換して正確に保持できる。
シングルエンドの入力電圧Ｖinをホールドして差動出力電圧Ｖop1−Ｖom1として出力するので、Ｓ／Ｎ比が向上し、差動増幅回路の高い同相電圧除去比により入力信号Ｖinに重畳するノイズを除去できる。また、差動出力とすることで電圧振幅が１／２になるため、電源電圧以上の電圧や負電圧も扱うことができるようになる。
（第２の実施形態）
第２の実施形態のサンプルホールド回路も、第１の実施形態のサンプルホールド回路と同様の回路形態を備えている。ただし、入力電圧Ｖin、Ｖin＋ΔＶの与え方およびキャパシタの容量値の設定が異なる。
第２の実施形態のサンプルホールド回路も、第１の実施形態のサンプルホールド回路と同様の回路形態を備えている。ただし、入力電圧Ｖin、Ｖin＋ΔＶの与え方およびキャパシタの容量値の設定が異なる。
本実施形態のサンプルホールド回路で実現したい特性は以下の通りである。第１の実施形態のサンプルホールド回路が備える特性（１Ｃ）に替わる特性が（２Ｃ）である。
（２Ａ）シングルエンド入力、差動出力である。
（２Ｂ）サンプリング動作時に少なくとも１つのキャパシタに入力電圧Ｖinが印加され、ホールド動作時に少なくとも１つのキャパシタに入力電圧Ｖin＋ΔＶが印加されている。
（２Ｃ）サンプリングした入力電圧Ｖinを所定ゲイン倍に増幅してホールドする。ただし、ホールド電圧（差動出力電圧Ｖop1−Ｖom1）は、ホールド動作時における入力電圧Ｖinの変化分ΔＶに依存する。
（２Ｄ）ホールド動作時におけるオペアンプＯＰの入力電圧Ｖx1は、サンプリング動作時の入力電圧Ｖinに依存しない。
（２Ａ）シングルエンド入力、差動出力である。
（２Ｂ）サンプリング動作時に少なくとも１つのキャパシタに入力電圧Ｖinが印加され、ホールド動作時に少なくとも１つのキャパシタに入力電圧Ｖin＋ΔＶが印加されている。
（２Ｃ）サンプリングした入力電圧Ｖinを所定ゲイン倍に増幅してホールドする。ただし、ホールド電圧（差動出力電圧Ｖop1−Ｖom1）は、ホールド動作時における入力電圧Ｖinの変化分ΔＶに依存する。
（２Ｄ）ホールド動作時におけるオペアンプＯＰの入力電圧Ｖx1は、サンプリング動作時の入力電圧Ｖinに依存しない。
特性（２Ｃ）は、ホールド動作時に差動出力電圧Ｖop1−Ｖom1に入力電圧Ｖinの変化分ΔＶの影響が現れる点において完全なホールド動作とはならない。しかし、入力電圧Ｖinの帯域が制限されている場合には、差動出力電圧Ｖop1−Ｖom1に残るΔＶの項の係数をなるべく小さく設定することにより、サンプルホールド回路として十分に用いることができる。
本実施形態のサンプルホールド回路を得るための要件は、第１の実施形態で説明した第１要件と新たな第４要件の２つである。
［第１要件］
ホールド動作時におけるオペアンプＯＰの入力電圧Ｖx1の式に、入力電圧Ｖinの項が存在しないこと（ΔＶが残ることは構わない）。
［第４要件］
ホールド動作時における差動出力電圧Ｖop1−Ｖom1の式にＶinの項とΔＶの項が残ること。
［第１要件］
ホールド動作時におけるオペアンプＯＰの入力電圧Ｖx1の式に、入力電圧Ｖinの項が存在しないこと（ΔＶが残ることは構わない）。
［第４要件］
ホールド動作時における差動出力電圧Ｖop1−Ｖom1の式にＶinの項とΔＶの項が残ること。
第１要件を満たすためには、既に述べたように第１条件を満たせばよい。一方、第４要件を満たすためには、サンプリング動作時に入力電圧Ｖinが印加される反転側キャパシタの総容量値とホールド動作時に入力電圧Ｖin＋ΔＶが印加される非反転側キャパシタの総容量値との加算値と、サンプリング動作時に入力電圧Ｖinが印加される非反転側キャパシタの総容量値とホールド動作時に入力電圧Ｖin＋ΔＶが印加される反転側キャパシタの総容量値との加算値とが異なることが必要となる（第４条件）。
これらの条件の正当性を確認するため、以下の８ケースについて検証する。
（ケース１０）
電圧Ｖｃが入力電圧Ｖin、電圧Ｖｉ、Ｖｊが入力電圧Ｖin＋ΔＶ、ｚ＝ｘ＋ｙの場合、条件１、４を満たす。その結果、差動出力電圧Ｖop1−Ｖom1を表す（６）式に２（Ｖin＋ΔＶ／２）の項が残る（ゲイン２倍）。また、オペアンプＯＰの入力電圧Ｖx1を表す(13)式に（１／４）ΔＶの項が残る。
（ケース１０）
電圧Ｖｃが入力電圧Ｖin、電圧Ｖｉ、Ｖｊが入力電圧Ｖin＋ΔＶ、ｚ＝ｘ＋ｙの場合、条件１、４を満たす。その結果、差動出力電圧Ｖop1−Ｖom1を表す（６）式に２（Ｖin＋ΔＶ／２）の項が残る（ゲイン２倍）。また、オペアンプＯＰの入力電圧Ｖx1を表す(13)式に（１／４）ΔＶの項が残る。
（ケース１１）
電圧Ｖｃが入力電圧Ｖin、電圧Ｖｉが入力電圧Ｖin＋ΔＶ、ｚ＝ｘの場合、条件１、４を満たす。その結果、差動出力電圧Ｖop1−Ｖom1を表す（６）式に２（Ｖin＋ΔＶ／２）の項が残る（ゲイン２倍）。また、オペアンプＯＰの入力電圧Ｖx1を表す(13)式に（１／（２（２＋ｙ／ｘ）））ΔＶの項が残る。
電圧Ｖｃが入力電圧Ｖin、電圧Ｖｉが入力電圧Ｖin＋ΔＶ、ｚ＝ｘの場合、条件１、４を満たす。その結果、差動出力電圧Ｖop1−Ｖom1を表す（６）式に２（Ｖin＋ΔＶ／２）の項が残る（ゲイン２倍）。また、オペアンプＯＰの入力電圧Ｖx1を表す(13)式に（１／（２（２＋ｙ／ｘ）））ΔＶの項が残る。
（ケース１２）
電圧Ｖａが入力電圧Ｖin、電圧Ｖｉが入力電圧Ｖin＋ΔＶの場合、条件１、４を満たす。その結果、差動出力電圧Ｖop1−Ｖom1を表す（６）式に（ｘ／ｚ）（Ｖin＋ΔＶ）の項が残る（ゲインｘ／ｚ倍）。また、オペアンプＯＰの入力電圧Ｖx1を表す(13)式に（ｘ／（２（ｘ＋ｙ＋ｚ）））ΔＶの項が残る。
電圧Ｖａが入力電圧Ｖin、電圧Ｖｉが入力電圧Ｖin＋ΔＶの場合、条件１、４を満たす。その結果、差動出力電圧Ｖop1−Ｖom1を表す（６）式に（ｘ／ｚ）（Ｖin＋ΔＶ）の項が残る（ゲインｘ／ｚ倍）。また、オペアンプＯＰの入力電圧Ｖx1を表す(13)式に（ｘ／（２（ｘ＋ｙ＋ｚ）））ΔＶの項が残る。
（ケース１３）
電圧Ｖａ、Ｖｂが入力電圧Ｖin、電圧Ｖｉ、Ｖｊが入力電圧Ｖin＋ΔＶの場合、条件１、４を満たす。その結果、差動出力電圧Ｖop1−Ｖom1を表す（６）式に（２（ｘ＋ｙ）／ｚ）（Ｖin＋ΔＶ／２）の項が残る（ゲイン２（ｘ＋ｙ）／ｚ倍）。また、オペアンプＯＰの入力電圧Ｖx1を表す(13)式に（１／（２（１＋ｚ／（ｘ＋ｙ）））ΔＶの項が残る。
電圧Ｖａ、Ｖｂが入力電圧Ｖin、電圧Ｖｉ、Ｖｊが入力電圧Ｖin＋ΔＶの場合、条件１、４を満たす。その結果、差動出力電圧Ｖop1−Ｖom1を表す（６）式に（２（ｘ＋ｙ）／ｚ）（Ｖin＋ΔＶ／２）の項が残る（ゲイン２（ｘ＋ｙ）／ｚ倍）。また、オペアンプＯＰの入力電圧Ｖx1を表す(13)式に（１／（２（１＋ｚ／（ｘ＋ｙ）））ΔＶの項が残る。
（ケース１４）
電圧Ｖａ、Ｖｂが入力電圧Ｖin、電圧Ｖｉ、Ｖｈが入力電圧Ｖin＋ΔＶの場合、条件１、４を満たす。その結果、差動出力電圧Ｖop1−Ｖom1を表す（６）式に（２ｘ／ｚ）（Ｖin＋（（ｘ−ｙ）／２ｘ）ΔＶ）の項が残る（ゲイン２ｘ／ｚ倍）。また、オペアンプＯＰの入力電圧Ｖx1を表す(13)式に（１／（２（１＋ｚ／（ｘ＋ｙ）））ΔＶの項が残る。
電圧Ｖａ、Ｖｂが入力電圧Ｖin、電圧Ｖｉ、Ｖｈが入力電圧Ｖin＋ΔＶの場合、条件１、４を満たす。その結果、差動出力電圧Ｖop1−Ｖom1を表す（６）式に（２ｘ／ｚ）（Ｖin＋（（ｘ−ｙ）／２ｘ）ΔＶ）の項が残る（ゲイン２ｘ／ｚ倍）。また、オペアンプＯＰの入力電圧Ｖx1を表す(13)式に（１／（２（１＋ｚ／（ｘ＋ｙ）））ΔＶの項が残る。
（ケース１５）
電圧Ｖａ、Ｖｄが入力電圧Ｖin、電圧Ｖｊが入力電圧Ｖin＋ΔＶ、２ｘ＝ｙの場合、条件１、４を満たす。その結果、差動出力電圧Ｖop1−Ｖom1を表す（６）式に（２ｘ／ｚ）（Ｖin＋ΔＶ）の項が残る（ゲイン２ｘ／ｚ倍）。また、オペアンプＯＰの入力電圧Ｖx1を表す(13)式に（１／（３＋ｚ／ｘ））ΔＶの項が残る。
電圧Ｖａ、Ｖｄが入力電圧Ｖin、電圧Ｖｊが入力電圧Ｖin＋ΔＶ、２ｘ＝ｙの場合、条件１、４を満たす。その結果、差動出力電圧Ｖop1−Ｖom1を表す（６）式に（２ｘ／ｚ）（Ｖin＋ΔＶ）の項が残る（ゲイン２ｘ／ｚ倍）。また、オペアンプＯＰの入力電圧Ｖx1を表す(13)式に（１／（３＋ｚ／ｘ））ΔＶの項が残る。
（ケース１６）
電圧Ｖａ、Ｖｃが入力電圧Ｖin、電圧Ｖｊが入力電圧Ｖin＋ΔＶ、ｘ＋ｚ＝ｙの場合、条件１、４を満たす。その結果、差動出力電圧Ｖop1−Ｖom1を表す（６）式に（２ｙ／ｚ）（Ｖin＋ΔＶ／２）の項が残る（ゲイン２ｙ／ｚ倍）。また、オペアンプＯＰの入力電圧Ｖx1を表す(13)式に（１／４）ΔＶの項が残る。
電圧Ｖａ、Ｖｃが入力電圧Ｖin、電圧Ｖｊが入力電圧Ｖin＋ΔＶ、ｘ＋ｚ＝ｙの場合、条件１、４を満たす。その結果、差動出力電圧Ｖop1−Ｖom1を表す（６）式に（２ｙ／ｚ）（Ｖin＋ΔＶ／２）の項が残る（ゲイン２ｙ／ｚ倍）。また、オペアンプＯＰの入力電圧Ｖx1を表す(13)式に（１／４）ΔＶの項が残る。
（ケース１７）
電圧Ｖｃ、Ｖｄが入力電圧Ｖin、電圧Ｖｊが入力電圧Ｖin＋ΔＶ、ｘ＋ｚ＝ｙの場合、条件１、４を満たす。その結果、差動出力電圧Ｖop1−Ｖom1を表す（６）式に２（Ｖin＋（ｙ／２ｚ）ΔＶ）の項が残る（ゲイン２倍）。また、オペアンプＯＰの入力電圧Ｖx1を表す(13)式に（１／４）ΔＶの項が残る。
電圧Ｖｃ、Ｖｄが入力電圧Ｖin、電圧Ｖｊが入力電圧Ｖin＋ΔＶ、ｘ＋ｚ＝ｙの場合、条件１、４を満たす。その結果、差動出力電圧Ｖop1−Ｖom1を表す（６）式に２（Ｖin＋（ｙ／２ｚ）ΔＶ）の項が残る（ゲイン２倍）。また、オペアンプＯＰの入力電圧Ｖx1を表す(13)式に（１／４）ΔＶの項が残る。
以上の各ケースから確認されたように、各要件１、４についてそれぞれ条件１、４を満たすことが必要となる。条件１、４を以下にまとめて示す。
［第１条件］
サンプリング動作時に入力電圧Ｖinが印加されるキャパシタの総容量値とホールド動作時に入力電圧Ｖin＋ΔＶが印加されるキャパシタの総容量値とが等しいこと。
［第４条件］
サンプリング動作時に入力電圧Ｖinが印加される反転側キャパシタの総容量値とホールド動作時に入力電圧Ｖin＋ΔＶが印加される非反転側キャパシタの総容量値との加算値と、サンプリング動作時に入力電圧Ｖinが印加される非反転側キャパシタの総容量値とホールド動作時に入力電圧Ｖin＋ΔＶが印加される反転側キャパシタの総容量値との加算値とが異なること。
［第１条件］
サンプリング動作時に入力電圧Ｖinが印加されるキャパシタの総容量値とホールド動作時に入力電圧Ｖin＋ΔＶが印加されるキャパシタの総容量値とが等しいこと。
［第４条件］
サンプリング動作時に入力電圧Ｖinが印加される反転側キャパシタの総容量値とホールド動作時に入力電圧Ｖin＋ΔＶが印加される非反転側キャパシタの総容量値との加算値と、サンプリング動作時に入力電圧Ｖinが印加される非反転側キャパシタの総容量値とホールド動作時に入力電圧Ｖin＋ΔＶが印加される反転側キャパシタの総容量値との加算値とが異なること。
また、第１の実施形態で定義したα、β、γ、ηを用いると、第１条件、第４条件はそれぞれ以下の（14）式、（17）式によっても表せる。
［第１条件］
α＋β＝γ＋η …（14）
［第４条件］
α＋η≠β＋γ …（17）
［第１条件］
α＋β＝γ＋η …（14）
［第４条件］
α＋η≠β＋γ …（17）
ところで、この（14）式と（17）式の加算と減算を行うと、それぞれ次の（18）式と（19）式が得られる。
α≠γ …（18）
β≠η …（19）
α≠γ …（18）
β≠η …（19）
従って、第４条件は、上記（17）式に替えて（18）式と（19）式によっても表せ、さらに以下のように表すこともできる。
［第４条件］
サンプリング動作時に入力電圧Ｖinが印加される反転側キャパシタの総容量値とホールド動作時に入力電圧Ｖin＋ΔＶが印加される反転側キャパシタの総容量値とが異なるとともに、サンプリング動作時に入力電圧Ｖinが印加される非反転側キャパシタの総容量値とホールド動作時に入力電圧Ｖin＋ΔＶが印加される非反転側キャパシタの総容量値とが異なること。
［第４条件］
サンプリング動作時に入力電圧Ｖinが印加される反転側キャパシタの総容量値とホールド動作時に入力電圧Ｖin＋ΔＶが印加される反転側キャパシタの総容量値とが異なるとともに、サンプリング動作時に入力電圧Ｖinが印加される非反転側キャパシタの総容量値とホールド動作時に入力電圧Ｖin＋ΔＶが印加される非反転側キャパシタの総容量値とが異なること。
図２は、一例としてケース１０の場合についての入力電圧Ｖinのサンプリングタイミングとホールドタイミングの関係を示している。時刻ｔ１までがサンプリング期間であり、時刻ｔ１以降がホールド期間である。サンプリング動作からホールド動作に移行する時刻ｔ１の入力電圧はＶinで、ホールド電圧をＡ／Ｄ変換等に実際に用いる時刻ｔ３の入力電圧はＶin＋ΔＶである。
本実施形態では、ホールド動作時における差動出力電圧Ｖop1−Ｖom1は上記入力電圧Ｖinに保持されず、入力電圧Ｖinの変化分ΔＶに応じて変化する。従って、本実施形態のサンプルホールド回路を用いるには、入力電圧Ｖinの帯域が制限されていることが必要となる。しかしながら、ケース１０の場合には差動出力電圧Ｖop1−Ｖom1を表す（６）式に残る項は２（Ｖin＋ΔＶ／２）であるので、時刻ｔ１での真のサンプリング電圧Ｖinに対する誤差はΔＶではなくΔＶ／２となる。
すなわち、サンプルホールド回路を設けない場合には、時刻ｔ１から時刻ｔ３までがそのままサンプリング遅れとなり、誤差電圧がΔＶとなる。これに対し、ケース１０に示す本実施形態のサンプルホールド回路を用いると、時刻ｔ１から時刻ｔ２までの時間ΔＴが等価的なサンプリング遅れとなり、誤差電圧がΔＶ／２に圧縮される。
等価的なサンプリング遅れ時間ΔＴを短縮するには時刻ｔ１から時刻ｔ３までの期間を短縮すればよく、誤差電圧を低減するには差動出力電圧Ｖop1−Ｖom1を表す（６）式におけるΔＶの係数が小さくなるように設定することが効果的である。実際の適用回路では、サンプル時間、ホールド時間、精度、入力電圧の帯域などを考慮して、上述した第１条件と第４条件を満たす範囲内においてサンプルホールド回路への入力電圧Ｖinの印加形態、各キャパシタの容量値を決定すればよい。
以上説明したように、本実施形態のサンプルホールド回路は、第１条件を満たすことにより、第１の実施形態と同様にオペアンプＯＰを望ましいゲインおよびスルーレートで動作させることができる。また、第４条件を満たすことにより、入力電圧Ｖinの帯域が制限され且つ差動出力電圧Ｖop1−Ｖom1に対するΔＶの影響が小さく設定された条件の下で、サンプリングした電圧をほぼ正確に保持することができる。
（第３の実施形態）
図３は、反転側と非反転側にそれぞれ４個のキャパシタを備え、そのうち２個のキャパシタをフィードバックキャパシタとして用いたサンプルホールド回路の構成図である。本実施形態のサンプルホールド回路で実現したい特性は、第１の実施形態または第２の実施形態で説明した特性と同じである。
図３は、反転側と非反転側にそれぞれ４個のキャパシタを備え、そのうち２個のキャパシタをフィードバックキャパシタとして用いたサンプルホールド回路の構成図である。本実施形態のサンプルホールド回路で実現したい特性は、第１の実施形態または第２の実施形態で説明した特性と同じである。
オペアンプＯＰの反転入力端子には４個のキャパシタＣs1、Ｃs2、Ｃf1、Ｃf2（反転側キャパシタに相当）の各一端が接続されており、非反転入力端子にも同数（４個）のキャパシタＣs3、Ｃs4、Ｃf3、Ｃf4（非反転側キャパシタに相当）の各一端が接続されている。キャパシタＣs1とＣs3、キャパシタＣs2とＣs4、キャパシタＣf1とＣf3、キャパシタＣf2とＣf4はそれぞれ対をなしており、相等しい容量値すなわちｘＣ、ｙＣ、ｚＣ、ｋＣ（ｘ、ｙ、ｚ、ｋはそれぞれ１以上の整数、Ｃは単位容量値）を有している。
図３（ａ）は、サンプリング動作時の接続形態を示しており、キャパシタＣs1、Ｃs2、Ｃf1、Ｃf2、Ｃs3、Ｃs4、Ｃf3、Ｃf4には、それぞれ電荷設定のための電圧Ｖａ、Ｖｂ、Ｖｃ、Ｖｄ、Ｖｅ、Ｖｆ、Ｖｇ、Ｖｈが入力されるものとする。これら電圧Ｖａ、Ｖｂ、Ｖｃ、Ｖｄ、Ｖｅ、Ｖｆ、Ｖｇ、Ｖｈのうち少なくとも１つは入力電圧Ｖinであり、それ以外は一定の電圧である。電荷設定するため、オペアンプＯＰはボルテージフォロアとして動作する。
図３（ｂ）はホールド動作時における接続形態を示している。キャパシタＣf1、Ｃf2の他端とキャパシタＣf3、Ｃf4の他端が、それぞれオペアンプＯＰの非反転出力端子と転出力端子に接続される。キャパシタＣs1、Ｃs2、Ｃs3、Ｃs4には、それぞれ電圧Ｖｉ、Ｖｊ、Ｖｋ、Ｖｌが入力されるものとする。その他の構成は、図１に示した構成と同じである。
以下、ホールド動作時の差動出力電圧Ｖop1−Ｖom1とオペアンプＯＰの入力電圧Ｖx1の一般式を求める。電荷保存の式は、反転側、非反転側についてそれぞれ（20）式、（21）式のようになる。（20）式、（21）式はそれぞれ（22）式、（23）式のように整理され、（22）式から（23）式を減算することにより（24）式が得られる。この（24）式を（25）式のように整理することにより、ホールド動作時における差動出力電圧Ｖop1−Ｖom1を表す一般式である（26）式が得られる。
（22）式は（27）式のように整理される。この（27）式の右辺にあるＶop1に（９）式さらに（６）式を代入することにより（28）式が得られる。この（28）式を（29）式のように整理することにより、ホールド動作時におけるオペアンプＯＰの入力電圧Ｖx1の一般式である（30）式が得られる。
すなわち、差動出力電圧Ｖop1−Ｖom1を表す（26）式の分母は、フィードバックキャパシタの容量（対をなすキャパシタの片側のみ）が加算された式となり、分子は、サンプリング動作時の反転側入力電圧とホールド動作時の非反転側入力電圧が各容量値と乗算された上で加算され、サンプリング動作時の非反転側入力電圧とホールド動作時の反転側入力電圧が各容量値と乗算された上で減算された式となる。
また、入力電圧Ｖx1を表す（30）式の第１項の分母は、全キャパシタの容量（対をなすキャパシタの両側）が加算された式となり、第１項の分子は、サンプリング動作時の反転側入力電圧と非反転側入力電圧が各容量値と乗算された上で減算され、ホールド動作時の反転側入力電圧と非反転側入力電圧が各容量値と乗算された上で加算された式となる。（30）式の第２項は、サンプリング動作時のコモン電圧Ｖcm0である。（30）式の第３項は、フィードバックキャパシタの容量を全キャパシタの容量で除した値とホールド動作時のコモン電圧Ｖcm1とを乗算した式となる。
これから、第１の実施形態で説明した第１条件、第２条件、第３条件および第２の実施形態で説明した第１条件、第４条件は、キャパシタの数およびフィードバックキャパシタの数によらず一般的に成立することが分かる。なお、反転側キャパシタと非反転側キャパシタとはそれぞれ対をなしており、対をなす２つのキャパシタの容量値は等しく設定する必要がある。また、少なくとも１対のキャパシタをフィードバックキャパシタとするが、全てのキャパシタをフィードバックキャパシタとすることはできない。反転側と非反転側にそれぞれ５個以上のキャパシタを備える場合も同様である。
（第４の実施形態）
次に、図１に示すサンプルホールド回路に差動入力電圧を印加する第４の実施形態について説明する。
次に、図１に示すサンプルホールド回路に差動入力電圧を印加する第４の実施形態について説明する。
サンプリング時の非反転入力電圧をＶinp、反転入力電圧をＶinmとすれば、同相分電圧Ｖrefとの関係は（31）式のようになり、差動分電圧Ｖinおよび同相分電圧Ｖrefとの関係は（32）式のようになる。これら（31）式と（32）式から、非反転入力電圧Ｖinp、反転入力電圧Ｖinmはそれぞれ（33）式、（34）式のようになる。
一方、ホールド動作時の非反転入力電圧をＶinp'、反転入力電圧をＶinm'とし、差動分電圧をＶin＋ΔＶ、同相分電圧をＶref＋ΔＶrefとすると、ホールド動作時における同相分電圧Ｖref＋ΔＶrefとの関係は（35）式および（36）式のようになる。また、差動分電圧Ｖin＋ΔＶおよび同相分電圧Ｖref＋ΔＶrefとの関係は（37）式のようになる。この（37）式を整理すると（38）式が得られ、この（38）式に（32）式を代入すると（39）式が得られる。
また、ホールド動作時における非反転入力電圧Ｖinp'は、（33）式のＶin、ＶrefをそれぞれＶin＋ΔＶ、Ｖref＋ΔＶrefに置き替えることにより（40）式のようになり、これを整理して（41）式が得られる。同様に、ホールド動作時における反転入力電圧Ｖinm'は、（34）式のＶin、ＶrefをそれぞれＶin＋ΔＶ、Ｖref＋ΔＶrefに置き替えることにより（42）式のようになり、これを整理して（43）式が得られる。
以上の関係を踏まえて、本実施形態のサンプルホールド回路で実現したい特性は以下の通りとなる。
（４Ａ）差動入力、差動出力である。
（４Ｂ）サンプリング動作時にそれぞれ少なくとも１つのキャパシタに反転入力電圧Ｖinmと非反転入力電圧Ｖinpが印加され、ホールド動作時にそれぞれ少なくとも１つのキャパシタに反転入力電圧Ｖinm'と非反転入力電圧Ｖinp'が印加されている。
（４Ｃ）サンプリングした差動入力電圧（Ｖinp−Ｖinm）を所定ゲイン倍に増幅してホールドする。ホールド電圧（差動出力電圧Ｖop1−Ｖom1）は、ホールド動作時における反転入力電圧Ｖinm'と非反転入力電圧Ｖinp'（差動分電圧Ｖin＋ΔＶと同相分電圧Ｖref＋ΔＶref）に依存しない。
（４Ｄ）ホールド動作時におけるオペアンプＯＰの入力電圧Ｖx1は、サンプリング動作時の反転入力電圧Ｖinmと非反転入力電圧Ｖinp（差動分電圧Ｖinと同相分電圧Ｖref）に依存しない。
（４Ａ）差動入力、差動出力である。
（４Ｂ）サンプリング動作時にそれぞれ少なくとも１つのキャパシタに反転入力電圧Ｖinmと非反転入力電圧Ｖinpが印加され、ホールド動作時にそれぞれ少なくとも１つのキャパシタに反転入力電圧Ｖinm'と非反転入力電圧Ｖinp'が印加されている。
（４Ｃ）サンプリングした差動入力電圧（Ｖinp−Ｖinm）を所定ゲイン倍に増幅してホールドする。ホールド電圧（差動出力電圧Ｖop1−Ｖom1）は、ホールド動作時における反転入力電圧Ｖinm'と非反転入力電圧Ｖinp'（差動分電圧Ｖin＋ΔＶと同相分電圧Ｖref＋ΔＶref）に依存しない。
（４Ｄ）ホールド動作時におけるオペアンプＯＰの入力電圧Ｖx1は、サンプリング動作時の反転入力電圧Ｖinmと非反転入力電圧Ｖinp（差動分電圧Ｖinと同相分電圧Ｖref）に依存しない。
差動入力であっても、反転入力電圧Ｖinmと非反転入力電圧Ｖinpとを別々に考えれば、シングルエンド入力に関する第１または第２の実施形態と同様の条件が必要となる。すなわち、第１の実施形態に基づく場合には、反転入力電圧Ｖinmと非反転入力電圧Ｖinpのそれぞれについて第１条件ないし第３条件が必要となり、第２の実施形態に基づく場合には、反転入力電圧Ｖinmと非反転入力電圧Ｖinpのそれぞれについて第１条件および第４条件が必要となる。
さらに、差動入力の場合には、ホールド動作時における差動出力電圧Ｖop1−Ｖom1の式に（Ｖinp−Ｖinm）の項が残ることが必要である。このためには、（６）式または（26）式において、反転入力電圧Ｖinmの係数と非反転入力電圧Ｖinpの係数の大きさが等しく且つ符号が逆になる必要がある。この要件を満たすためには次の第５条件が必要である。
［第５条件］
サンプリング動作時に、非反転入力電圧Ｖinpが印加される反転側キャパシタの総容量値から非反転入力電圧Ｖinpが印加される非反転側キャパシタの総容量値を減算した値と、反転入力電圧Ｖinmが印加される非反転側キャパシタの総容量値から反転入力電圧Ｖinmが印加される反転側キャパシタの総容量値を減算した値とが等しいこと。
サンプリング動作時に、非反転入力電圧Ｖinpが印加される反転側キャパシタの総容量値から非反転入力電圧Ｖinpが印加される非反転側キャパシタの総容量値を減算した値と、反転入力電圧Ｖinmが印加される非反転側キャパシタの総容量値から反転入力電圧Ｖinmが印加される反転側キャパシタの総容量値を減算した値とが等しいこと。
これらの条件の正当性を確認するため、以下の３ケースについて検証する。
（ケース１８）
電圧Ｖｆが反転入力電圧Ｖinm、電圧Ｖｃが非反転入力電圧Ｖinp、電圧Ｖｇが反転入力電圧Ｖinm'、電圧Ｖｉが非反転入力電圧Ｖinp'、ｘ＝ｚの場合、条件２を満たさない。その結果、差動出力電圧Ｖop1−Ｖom1を表す（６）式に２（Ｖinp−Ｖinm）＋（ΔＶin−ΔＶref）の項が残る（ゲイン２倍）。また、入力電圧Ｖx1を表す(13)式に−（１／（２＋ｙ／ｘ））ΔＶinの項が残る。
（ケース１８）
電圧Ｖｆが反転入力電圧Ｖinm、電圧Ｖｃが非反転入力電圧Ｖinp、電圧Ｖｇが反転入力電圧Ｖinm'、電圧Ｖｉが非反転入力電圧Ｖinp'、ｘ＝ｚの場合、条件２を満たさない。その結果、差動出力電圧Ｖop1−Ｖom1を表す（６）式に２（Ｖinp−Ｖinm）＋（ΔＶin−ΔＶref）の項が残る（ゲイン２倍）。また、入力電圧Ｖx1を表す(13)式に−（１／（２＋ｙ／ｘ））ΔＶinの項が残る。
（ケース１９）
電圧Ｖｆが反転入力電圧Ｖinm、電圧Ｖｃが非反転入力電圧Ｖinp、電圧Ｖｇ、Ｖｉが反転入力電圧Ｖinm'、電圧Ｖｈ、Ｖｊが非反転入力電圧Ｖinp'、２ｘ＝２ｙ＝ｚの場合、条件２を満たす。その結果、差動出力電圧Ｖop1−Ｖom1を表す（６）式に２（Ｖinp−Ｖinm）の項が残る（ゲイン２倍）。また、入力電圧Ｖx1を表す(13)式に（１／２）ΔＶinの項が残る。
電圧Ｖｆが反転入力電圧Ｖinm、電圧Ｖｃが非反転入力電圧Ｖinp、電圧Ｖｇ、Ｖｉが反転入力電圧Ｖinm'、電圧Ｖｈ、Ｖｊが非反転入力電圧Ｖinp'、２ｘ＝２ｙ＝ｚの場合、条件２を満たす。その結果、差動出力電圧Ｖop1−Ｖom1を表す（６）式に２（Ｖinp−Ｖinm）の項が残る（ゲイン２倍）。また、入力電圧Ｖx1を表す(13)式に（１／２）ΔＶinの項が残る。
（ケース２０）
電圧Ｖｄが反転入力電圧Ｖinm、電圧Ｖａが非反転入力電圧Ｖinp、電圧Ｖｈが反転入力電圧Ｖinm'、電圧Ｖｊが非反転入力電圧Ｖinp'、ｘ＝ｙの場合、条件２を満たさない。その結果、差動出力電圧Ｖop1−Ｖom1を表す（６）式に（ｘ／ｚ）（２（（Ｖinp−Ｖinm）＋（ΔＶ−ΔＶref））の項が残る（ゲイン２ｘ／ｚ倍）。また、入力電圧Ｖx1を表す(13)式に（１／（２＋ｚ／ｙ））ΔＶinの項が残る。
電圧Ｖｄが反転入力電圧Ｖinm、電圧Ｖａが非反転入力電圧Ｖinp、電圧Ｖｈが反転入力電圧Ｖinm'、電圧Ｖｊが非反転入力電圧Ｖinp'、ｘ＝ｙの場合、条件２を満たさない。その結果、差動出力電圧Ｖop1−Ｖom1を表す（６）式に（ｘ／ｚ）（２（（Ｖinp−Ｖinm）＋（ΔＶ−ΔＶref））の項が残る（ゲイン２ｘ／ｚ倍）。また、入力電圧Ｖx1を表す(13)式に（１／（２＋ｚ／ｙ））ΔＶinの項が残る。
以上説明したように、本実施形態によれば第１および第２の実施形態で説明した条件にさらに第５条件を付加することにより、差動入力電圧を入力とするサンプルホールド回路が得られる。
（第５の実施形態）
次に、具体的な回路例である第５の実施形態について、図４ないし図６を参照しながら説明する。
次に、具体的な回路例である第５の実施形態について、図４ないし図６を参照しながら説明する。
図４に示すサンプルホールド回路１は、図１に示す回路においてｘ＝１、ｙ＝０、ｚ＝２とし、Ｖａ＝Ｖｄ＝Ｖｆ＝Ｖref、Ｖｃ＝Ｖin、Ｖｇ＝Ｖｉ＝Ｖin＋ΔＶ、Ｖｂ＝Ｖｅ＝Ｖｈ＝Ｖｊ＝０としたものである。すなわち、２対のキャパシタＣs1、Ｃs2およびＣf1、Ｃf2を有するシングルエンド入力の構成を備えており、キャパシタＣs1とＣs2はＣの容量値を有し、キャパシタＣf1とＣf2は２Ｃの容量値を有している。このサンプルホールド回路１は、第１の実施形態で示した第１条件から第３条件を全て満たしている。
本実施形態では、図１では省略したオペアンプＯＰのオフセット電圧Ｖosを考慮する。これに伴って、サンプリング動作時にオペアンプＯＰの反転出力端子、非反転出力端子から出力される電圧を（コモン電圧Ｖcm0ではなく）Ｖom0、Ｖop0とし、ホールド動作時のオペアンプＯＰの反転入力端子、非反転入力端子の電圧をＶxm1、Ｖxp1としている（図５参照）。
図４に示すように、キャパシタＣs1、Ｃf1の各一端はオペアンプＯＰの反転入力端子に接続されており、キャパシタＣs2、Ｃf2の各一端はオペアンプＯＰの非反転入力端子に接続されている。キャパシタＣs1の他端にはスイッチＳ１、Ｓ２を介して基準電圧Ｖref、入力電圧Ｖinが与えられ、キャパシタＣs2の他端にはスイッチＳ４、Ｓ５を介して基準電圧Ｖref、入力電圧Ｖinが与えられる。また、キャパシタＣf1の他端にはスイッチＳ３を介して入力電圧Ｖinが与えられ、キャパシタＣf2の他端にはスイッチＳ６を介して基準電圧Ｖrefが与えられる。
キャパシタＣf1、Ｃf2はフィードバックキャパシタであって、各他端はそれぞれスイッチＳ７、Ｓ８を介してオペアンプＯＰの非反転出力端子、反転出力端子に接続されている。オペアンプＯＰの反転入力端子と非反転出力端子との間および非反転入力端子と反転出力端子との間には、それぞれスイッチＳ９、Ｓ１０が接続されている。
スイッチＳ１〜Ｓ１０はアナログスイッチであり、スイッチＳ１、Ｓ３、Ｓ４、Ｓ６、Ｓ９、Ｓ１０は信号φ１がＨレベルの時にオン、Ｌレベルの時にオフとなり、スイッチＳ２、Ｓ５、Ｓ７、Ｓ８は信号φ２がＨレベルの時にオン、Ｌレベルの時にオフとなる。信号φ１と信号φ２は相補的な関係にある。制御回路２は、図５（ａ）に示すサンプリング動作時において信号φ１をＨレベル、信号φ２をＬレベルとし、図５（ｂ）に示すホールド動作時において信号φ１をＬレベル、信号φ２をＨレベルとする。
ここでは、オペアンプＯＰのオフセット電圧Ｖosを考慮して、ホールド動作時の差動出力電圧Ｖop1−Ｖom1とオペアンプＯＰの入力電圧Ｖx1の式を求める。電荷保存の式は、反転側、非反転側についてそれぞれ（44）式、（45）式のようになる。（44）式、（45）式においてＣs1＝Ｃs2＝Ｃ、Ｃf1＝Ｃf2＝２Ｃとし整理すると、それぞれ（46）式、（47）式のようになり、（46）式から（47）式を減算することにより（48）式が得られる。
オペアンプＯＰのオープンループゲインが十分に大きい場合、ボルテージフォロアの出力電圧Ｖop0、Ｖom0とオフセット電圧Ｖosの間には（49）式の関係が成立する。また、入力電圧Ｖxp1、Ｖxm1とオフセット電圧Ｖosの間には（50）式の関係が成立する。これら（49）式と（50）式を（48）式に代入すると、ホールド動作時における差動出力電圧Ｖop1−Ｖom1を表す（51）式が得られる。
（46）式は（52）式のように整理される。また、出力電圧Ｖop0、オフセット電圧Ｖosおよびコモン電圧Ｖcm0の間には（53）式の関係が成立する。さらに、（51）式と（８）式の両辺を加算すると（54）式が得られる。これら（53）式と（54）式を（52）式に代入すると（55）式が得られ、これを整理するとホールド動作時におけるオペアンプＯＰの反転入力電圧Ｖxm1を表す（56）式が得られる。また、（50）式と（56）式からオペアンプＯＰの非反転入力電圧Ｖxp1を表す（57）式が得られる。
本実施形態のサンプルホールド回路１は、第１条件から第３条件を全て満たしている。従って、ホールド動作時における差動出力電圧Ｖop1−Ｖom1を表す（51）式にＶinの項が残り（第３要件）、ΔＶの項は存在しない（第２要件）。また、ホールド動作時におけるオペアンプＯＰの入力電圧Ｖxp1、Ｖxm1の式に入力電圧Ｖinの項は存在しない（第１要件）。さらに、（51）式にはオフセット電圧Ｖosの項も存在しないので、差動出力電圧Ｖop1−Ｖom1からオペアンプＯＰのオフセット電圧Ｖosの影響を排除することができる。
ホールド動作時におけるオペアンプＯＰの入力電圧Ｖxm1、Ｖxp1には、（56）式、（57）式に示すようにオペアンプＯＰのオフセット電圧Ｖosに係る電圧Ｖos／２と、サンプリング動作からホールド動作に移行した後の入力電圧Ｖinの変化分ΔＶに係る電圧ΔＶ／３が存在する。例えばＶcm0＝Ｖcm1＝Ｖref＝２．５Ｖ（電源電圧の中央値）、Ｖos＝１０ｍＶの場合、入力電圧Ｖxm1、Ｖxp1はそれぞれ以下のようになる。
Ｖxm1＝２．５Ｖ−５ｍＶ＋ΔＶ／３
Ｖxp1＝２．５Ｖ＋５ｍＶ＋ΔＶ／３
Ｖxm1＝２．５Ｖ−５ｍＶ＋ΔＶ／３
Ｖxp1＝２．５Ｖ＋５ｍＶ＋ΔＶ／３
通常の使用状態ではΔＶ／３は２．５Ｖよりも十分に小さいので、オペアンプＯＰを電源電圧の中央値Ｖrefの近傍で動作させることができ、オペアンプＯＰをその好ましいゲインおよびスルーレートで動作させることができる。
本実施形態のサンプルホールド回路１によれば、図６に示すようなシングルエンド信号から差動信号への理想的な変換回路が得られる。このときの入力電圧Ｖin、出力電圧Ｖop1、Ｖom1、差動出力電圧Ｖop1−Ｖom1および同相出力電圧Ｖref（一例として２．５Ｖ）の関係は、（51）式、（58）式〜（60）式および図６（ｂ）に示すようになる。
（第６の実施形態）
次に、シングルエンド入力のサンプルホールド回路をマルチプライングＤ／Ａコンバータ（以下、ＭＤＡＣと称す）に適用した第６の実施形態について、図７ないし図９を参照しながら説明する。
次に、シングルエンド入力のサンプルホールド回路をマルチプライングＤ／Ａコンバータ（以下、ＭＤＡＣと称す）に適用した第６の実施形態について、図７ないし図９を参照しながら説明する。
図７は、パイプライン型Ａ／ＤコンバータのＡ／Ｄ変換ステージや巡回型Ａ／Ｄコンバータなどに用いられる基本回路である。この回路３は、サブＡ／Ｄコンバータ４、マルチプレクサ５およびＭＤＡＣ６から構成されている。このうちサブＡ／Ｄコンバータ４は、入力電圧Ｖinに対し所謂１．５ビットのＡ／Ｄ変換を行い、３値（＋１、０、−１）のＡ／Ｄ変換値（入力デジタル値に相当）を出力する。なお、マルチプレクサ５とＭＤＡＣ６との全体をマルチプライングＤ／Ａコンバータと称してもよい。
ＭＤＡＣ６は、理想的には（61）式に示すように、入力電圧Ｖinから基準電圧Ｖrefを減算した値を２倍に増幅し（第１項）、Ａ／Ｄ変換値に応じた値を減算し（第２項）、差動出力電圧Ｖop1−Ｖom1を得てホールドする。具体的には、Ａ／Ｄ変換値＋１、０、−１に応じてそれぞれ（62）式、（63）式、（64）式のようになる。
本回路３では、マルチプレクサ５が出力する電圧Ｖda0、Ｖda1を用いて（61）式を実現する。そのために、マルチプレクサ５は、Ａ／Ｄ変換値に応じて電圧Ｖda0、Ｖda1を以下のように選択する。
＋１…Ｖda0＝０、Ｖda1＝Ｖref
０…Ｖda0＝Ｖref、Ｖda1＝Ｖref
−１…Ｖda0＝Ｖref、Ｖda1＝２Ｖref
＋１…Ｖda0＝０、Ｖda1＝Ｖref
０…Ｖda0＝Ｖref、Ｖda1＝Ｖref
−１…Ｖda0＝Ｖref、Ｖda1＝２Ｖref
図８は、ＭＤＡＣ６の構成図である。このＭＤＡＣ６は、図１に示す回路においてｘ＝１、ｙ＝０、ｚ＝１とし、Ｖａ＝Ｖin、Ｖｉ＝Ｖin＋ΔＶ、Ｖｃ＝Ｖｆ＝Ｖref、Ｖｄ＝Ｖda0、Ｖｇ＝Ｖda1、Ｖｂ＝Ｖｅ＝Ｖｈ＝Ｖｊ＝０としたものである。すなわち、２対のキャパシタＣs1、Ｃs2およびＣf1、Ｃf2を有するシングルエンド入力の構成を備えており、キャパシタＣs1、Ｃs2、Ｃf1、Ｃf2は全てＣの容量値を有している。このＭＤＡＣ６（サンプルホールド回路）は、第１の実施形態で示した第１条件と第３条件を満たすが、第２条件は満たさない。
図８に示すように、キャパシタＣs1の他端にはスイッチＳ１、Ｓ２を介して入力電圧Ｖin、電圧Ｖda1が与えられ、キャパシタＣs2の他端にはスイッチＳ４、Ｓ５を介して入力電圧Ｖin、電圧Ｖda0が与えられる。また、キャパシタＣf1、Ｃf2の他端には、それぞれスイッチＳ３、Ｓ６を介して基準電圧Ｖrefが与えられる。スイッチＳ１、Ｓ３、Ｓ５、Ｓ６、Ｓ９、Ｓ１０は信号φ１がＨレベルの時にオン、Ｌレベルの時にオフとなり、スイッチＳ２、Ｓ４、Ｓ７、Ｓ８は信号φ２がＨレベルの時にオン、Ｌレベルの時にオフとなる。その他の構成は図４と同様である。
制御回路２は、図９（ａ）に示すサンプリング動作時において信号φ１をＨレベル、信号φ２をＬレベルとし、図９（ｂ）に示すホールド動作時において信号φ１をＬレベル、信号φ２をＨレベルとする。従来構成のＭＤＡＣではホールド動作時にのみＤＡＣ電圧Ｖda0またはＶda1が印加されていたのに対し、ＭＤＡＣ６では図９に示すようにサンプリング動作時にもＤＡＣ電圧Ｖda0またはＶda1が印加されている構成に特徴がある。
電荷保存の式は、反転側、非反転側についてそれぞれ（65）式、（66）式のようになる。（65）式、（66）式においてＣs1＝Ｃs2＝Ｃf1＝Ｃf2として整理するとそれぞれ（67）式、（68）式のようになり、（67）式から（68）式を減算することにより（69）式が得られる。上述した（49）式と（50）式を（69）式に代入すると、ホールド動作時における差動出力電圧Ｖop1−Ｖom1を表す（70）式が得られる。第２条件を満たしていないので、（70）式にはΔＶ／２の項が残る。
（67）式は（71）式のように整理される。また、（70）式と（８）式の両辺を加算すると（72）式が得られる。（53）式と（72）式を（71）式に代入すると（73）式が得られ、これを整理するとホールド動作時におけるオペアンプＯＰの反転入力電圧Ｖxm1を表す（74）式が得られる。また、（50）式と（74）式からオペアンプＯＰの非反転入力電圧Ｖxp1を表す（75）式が得られる。
ホールド動作時におけるオペアンプＯＰの入力電圧Ｖxm1、Ｖxp1には、オペアンプＯＰのオフセット電圧Ｖosに係る電圧Ｖos／２と、サンプリング動作からホールド動作に移行した後の入力電圧Ｖinの変化分ΔＶに係る電圧ΔＶ／２が存在する。例えばＶcm0＝Ｖcm1＝Ｖref＝２．５Ｖ（電源電圧の中央値）、Ｖos＝１０ｍＶの場合、入力電圧Ｖxm1は（74）式から以下のようになる（Ｖxp1も同様）。
＋１…Ｖxm1＝３．１２５Ｖ−５ｍＶ＋ΔＶ／２
０…Ｖxm1＝２．５Ｖ−５ｍＶ＋ΔＶ／２
−１…Ｖxm1＝３．１２５Ｖ−５ｍＶ＋ΔＶ／２
＋１…Ｖxm1＝３．１２５Ｖ−５ｍＶ＋ΔＶ／２
０…Ｖxm1＝２．５Ｖ−５ｍＶ＋ΔＶ／２
−１…Ｖxm1＝３．１２５Ｖ−５ｍＶ＋ΔＶ／２
通常の使用状態ではΔＶ／２は十分に小さいので、オペアンプＯＰを電源電圧の中央値付近で動作させることができ、オペアンプＯＰをその好ましいゲインおよびスルーレートで動作させることができる。
（70）式にはオフセット電圧Ｖosの項が存在しないので、差動出力電圧Ｖop1−Ｖom1からオペアンプＯＰのオフセット電圧Ｖosの影響を排除することができる。また、差動出力電圧Ｖop1−Ｖom1には入力電圧Ｖinの変化分ΔＶの項が残存するが、その係数は１／２であるためΔＶによる誤差は圧縮される。従って、入力電圧Ｖinの帯域が制限されている場合には、十分な精度によりＭＤＡＣひいてはパイプライン型Ａ／Ｄコンバータや巡回型Ａ／Ｄコンバータを構成することができる。
（第７の実施形態）
次に、差動入力のサンプルホールド回路をマルチプライングＤ／Ａコンバータ（ＭＤＡＣ）に適用した第７の実施形態について、図１０ないし図１２を参照しながら説明する。
次に、差動入力のサンプルホールド回路をマルチプライングＤ／Ａコンバータ（ＭＤＡＣ）に適用した第７の実施形態について、図１０ないし図１２を参照しながら説明する。
図１０は、パイプライン型Ａ／ＤコンバータのＡ／Ｄ変換ステージや巡回型Ａ／Ｄコンバータなどに用いられる基本回路である。この回路７は、サブＡ／Ｄコンバータ８、マルチプレクサ９およびＭＤＡＣ１０から構成されている。このうちサブＡ／Ｄコンバータ８は、差動入力電圧Ｖinp、Ｖinmに対し所謂１．５ビットのＡ／Ｄ変換を行い、３値（＋１、０、−１）のＡ／Ｄ変換値を出力する。なお、マルチプレクサ９とＭＤＡＣ１０との全体をマルチプライングＤ／Ａコンバータと称してもよい。
ＭＤＡＣ１０は、理想的には（76）式に示すように、差動入力電圧Ｖinp−Ｖinmを２倍に増幅し（第１項）、Ａ／Ｄ変換値（入力デジタル値に相当）に応じた値を減算し（第２項）、差動出力電圧Ｖop1−Ｖom1を得てホールドする。この（76）式は、上述したシングルエンド入力の場合の（61）式に（32）式を代入することにより得られる。
図１１は、ＭＤＡＣ１０の構成図である。このＭＤＡＣ１０は、図１に示す回路においてｘ＝１、ｙ＝０、ｚ＝１とし、Ｖａ＝Ｖda1、Ｖｃ＝Ｖinp、Ｖｄ＝Ｖda0、Ｖｆ＝Ｖinm、Ｖｇ＝Ｖinm＋ΔＶinm、Ｖｉ＝Ｖinp＋ΔＶinp、Ｖｂ＝Ｖｅ＝Ｖｈ＝Ｖｊ＝０としたものである。すなわち、２対のキャパシタＣs1、Ｃs2およびＣf1、Ｃf2を有する差動入力の構成を備えており、キャパシタＣs1、Ｃs2、Ｃf1、Ｃf2は全てＣの容量値を有している。このサンプルホールド回路は、反転入力電圧Ｖinmと非反転入力電圧Ｖinpのそれぞれについて、第１の実施形態で示した第１条件と第３条件を満たすが第２条件は満たさない。また、第４の実施形態で示した第５条件を満たす。
図１１に示すように、キャパシタＣs1の他端にはスイッチＳ１、Ｓ２を介して入力電圧Ｖinm、電圧Ｖda1が与えられ、キャパシタＣs2の他端にはスイッチＳ４、Ｓ５を介して入力電圧Ｖinp、電圧Ｖda0が与えられる。また、キャパシタＣf1、Ｃf2の他端には、それぞれスイッチＳ３、Ｓ６を介して入力電圧Ｖinp、Ｖinmが与えられる。スイッチＳ２、Ｓ３、Ｓ５、Ｓ６、Ｓ９、Ｓ１０は信号φ１がＨレベルの時にオン、Ｌレベルの時にオフとなり、スイッチＳ１、Ｓ４、Ｓ７、Ｓ８は信号φ２がＨレベルの時にオン、Ｌレベルの時にオフとなる。その他の構成は図４と同様である。
制御回路２は、図１２（ａ）に示すサンプリング動作時において信号φ１をＨレベル、信号φ２をＬレベルとし、図１２（ｂ）に示すホールド動作時において信号φ１をＬレベル、信号φ２をＨレベルとする。従来構成のＭＤＡＣではホールド動作時にのみＤＡＣ電圧Ｖda0、Ｖda1が印加されていたのに対し、ＭＤＡＣ１０では図１２に示すようにサンプリング動作時にもＤＡＣ電圧Ｖda0、Ｖda1が印加されている構成に特徴がある。
なお、サンプリング動作時の差動入力電圧をＶinp、Ｖinmとし、ホールド動作時の差動入力電圧をＶinp＋ΔＶinp、Ｖinm＋ΔＶinmとすると、これら差動入力電圧のサンプリング動作時、ホールド動作時の差動成分Ｖin(diff)、Ｖin(diff)＋ΔＶin(diff)はそれぞれ（77）式、（78）式となり、差動入力電圧のサンプリング動作時、ホールド動作時の同相成分Ｖin(com)、Ｖin(com)＋ΔＶin(com)はそれぞれ（79）式、（80）式となる。
オペアンプＯＰのオフセット電圧Ｖosを考慮しない場合、ホールド動作時における差動出力電圧Ｖop1−Ｖom1は、既に求めた（６）式にｘ＝ｚ、ｙ＝０、Ｖａ＝Ｖda1、Ｖｃ＝Ｖinp、Ｖｄ＝Ｖda0、Ｖｆ＝Ｖinm、Ｖｇ＝Ｖinm＋ΔＶinm、Ｖｉ＝Ｖinp＋ΔＶinp、Ｖｂ＝Ｖｅ＝Ｖｈ＝Ｖｊ＝０を代入することにより（81）式となる。この（81）式には同相成分Ｖin(com)の項は存在しない。ただし、第２条件を満たしていないのでΔＶin(diff)／２の項は残る。
マルチプレクサ９は、サブＡ／Ｄコンバータ８のＡ／Ｄ変換値に応じて電圧Ｖda0、Ｖda1を以下のように選択する。差動入力の場合には、シングルエンド入力の場合と異なり、ＤＡＣ電圧は２電圧（０Ｖ、Ｖref（例えば２．５Ｖ））でよい。
＋１…Ｖda0＝０、Ｖda1＝Ｖref
０…Ｖda0＝Ｖda1＝０またはＶda0＝Ｖda1＝Ｖref
−１…Ｖda0＝Ｖref、Ｖda1＝０
＋１…Ｖda0＝０、Ｖda1＝Ｖref
０…Ｖda0＝Ｖda1＝０またはＶda0＝Ｖda1＝Ｖref
−１…Ｖda0＝Ｖref、Ｖda1＝０
一方、ホールド動作時におけるオペアンプＯＰの入力電圧Ｖx1は、既に求めた（13）式にｘ＝ｚ、ｙ＝０、Ｖａ＝Ｖda1、Ｖｃ＝Ｖinp、Ｖｄ＝Ｖda0、Ｖｆ＝Ｖinm、Ｖｇ＝Ｖinm＋ΔＶinm、Ｖｉ＝Ｖinp＋ΔＶinp、Ｖｂ＝Ｖｅ＝Ｖｈ＝Ｖｊ＝０を代入することにより（82）式となる。
ホールド動作時におけるオペアンプＯＰの入力電圧Ｖx1には、サンプリング動作からホールド動作に移行した後の差動入力電圧の同相成分の変化分ΔＶin(com)に係る電圧ΔＶin(com)／４が存在する。例えばＶcm0＝Ｖcm1＝Ｖref＝２．５Ｖ（電源電圧の中央値）の場合、入力電圧Ｖx1は（82）式から以下のようになる。
＋１…Ｖx1＝３．１２５Ｖ＋ΔＶin(com)／４
０…Ｖx1＝２．５Ｖ＋ΔＶin(com)／４
−１…Ｖx1＝３．１２５Ｖ＋ΔＶin(com)／４
＋１…Ｖx1＝３．１２５Ｖ＋ΔＶin(com)／４
０…Ｖx1＝２．５Ｖ＋ΔＶin(com)／４
−１…Ｖx1＝３．１２５Ｖ＋ΔＶin(com)／４
通常の使用状態ではΔＶin(com)／４は十分に小さいので、オペアンプＯＰを電源電圧の中央値付近で動作させることができ、オペアンプＯＰをその好ましいゲインおよびスルーレートで動作させることができる。
以上説明したように、本実施形態によれば差動入力のサンプルホールド回路を用いてマルチプライングＤ／Ａコンバータ１０を構成できる。この場合、差動出力電圧Ｖop1−Ｖom1には差動入力電圧の差動成分の変化分ΔＶin(diff)の項が残存するが、その係数は１／２であるためΔＶin(diff)による誤差は圧縮される。従って、差動入力電圧Ｖinp−Ｖinmの帯域が制限されている場合には、十分な精度によりＭＤＡＣひいてはパイプライン型Ａ／Ｄコンバータや巡回型Ａ／Ｄコンバータを構成することができる。
（第８の実施形態）
次に、第１の実施形態に類似する構成を備えた第８の実施形態について、図１３を参照しながら説明する。
次に、第１の実施形態に類似する構成を備えた第８の実施形態について、図１３を参照しながら説明する。
図１３に示すサンプルホールド回路は、図１に示すサンプルホールド回路に対し各キャパシタに電荷設定するための構成が異なっている。すなわち、サンプリング動作時に、オン状態となるスイッチＳ１１、Ｓ１２を介してオペアンプＯＰの反転入力端子、非反転入力端子にバイアス電圧Ｖbiasを印加するようになっている。ホールド動作時に、これらのスイッチＳ１１、Ｓ１２はオフとなる。このように、サンプリング動作時に各キャパシタに電荷設定をする構成としては、オペアンプＯＰをボルテージフォロアとして動作させる構成に限られず、直接バイアス電圧Ｖbiasを与える構成としてもよい。本実施形態によっても、第１の実施形態と同様の作用および効果が得られる。
（その他の実施形態）
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
各実施形態および各ケースに示すように、条件１ないし条件５のうち必要な条件を満たす限りにおいて、入力電圧Ｖinの入力数と入力位置、全キャパシタの数、フィードバックキャパシタの数、キャパシタの静電容量値等を適宜設定可能である。
上述したサンプルホールド回路は、Ａ／Ｄコンバータへの適用に限定されない。
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
各実施形態および各ケースに示すように、条件１ないし条件５のうち必要な条件を満たす限りにおいて、入力電圧Ｖinの入力数と入力位置、全キャパシタの数、フィードバックキャパシタの数、キャパシタの静電容量値等を適宜設定可能である。
上述したサンプルホールド回路は、Ａ／Ｄコンバータへの適用に限定されない。
１はサンプルホールド回路、２は制御回路、６、１０はマルチプライングＤ／Ａコンバータ、ＯＰはオペアンプである。
Claims (6)
- ホールドした電圧を差動出力するオペアンプと、
このオペアンプの反転入力端子に接続された複数の反転側キャパシタと、
前記オペアンプの非反転入力端子に接続されそれぞれ対をなす前記各反転側キャパシタと同じ容量値を持つ複数の非反転側キャパシタと、
入力電圧のサンプリング動作時において、前記反転側キャパシタと非反転側キャパシタのうち少なくとも１つのキャパシタに入力電圧を印加するとともに残るキャパシタに所定の電荷を設定し、ホールド動作時において、少なくとも一対の反転側キャパシタと非反転側キャパシタをそれぞれ前記オペアンプの非反転出力端子と反転出力端子に接続するとともに残る前記反転側キャパシタと非反転側キャパシタのうち少なくとも１つのキャパシタに入力電圧を印加するように制御する制御回路とを備え、
サンプリング動作時に入力電圧が印加されるキャパシタの総容量値とホールド動作時に入力電圧が印加されるキャパシタの総容量値とが等しく設定され、
ホールド動作時に入力電圧が印加される反転側キャパシタの総容量値と非反転側キャパシタの総容量値とが等しく設定され、
サンプリング動作時に入力電圧が印加される反転側キャパシタの総容量値と非反転側キャパシタの総容量値とが異なるように設定されていることを特徴とするサンプルホールド回路。 - 前記入力電圧が反転入力電圧と非反転入力電圧とからなる差動入力電圧の場合、
当該反転入力電圧と非反転入力電圧のそれぞれについて前記各設定条件が満たされるとともに、
サンプリング動作時に非反転入力電圧が印加される反転側キャパシタの総容量値から非反転入力電圧が印加される非反転側キャパシタの総容量値を減算した値と、反転入力電圧が印加される非反転側キャパシタの総容量値から反転入力電圧が印加される反転側キャパシタの総容量値を減算した値とが等しく設定されていることを特徴とする請求項１記載のサンプルホールド回路。 - 帯域が制限された入力電圧のサンプルホールド回路であって、
ホールドした電圧を差動出力するオペアンプと、
このオペアンプの反転入力端子に接続された複数の反転側キャパシタと、
前記オペアンプの非反転入力端子に接続されそれぞれ対をなす前記各反転側キャパシタと同じ容量値を持つ複数の非反転側キャパシタと、
入力電圧のサンプリング動作時において、前記反転側キャパシタと非反転側キャパシタのうち少なくとも１つのキャパシタに入力電圧を印加するとともに残るキャパシタに所定の電荷を設定し、ホールド動作時において、少なくとも一対の反転側キャパシタと非反転側キャパシタをそれぞれ前記オペアンプの非反転出力端子と反転出力端子に接続するとともに残る前記反転側キャパシタと非反転側キャパシタのうち少なくとも１つのキャパシタに入力電圧を印加するように制御する制御回路とを備え、
サンプリング動作時に入力電圧が印加されるキャパシタの総容量値とホールド動作時に入力電圧が印加されるキャパシタの総容量値とが等しく設定され、
サンプリング動作時に入力電圧が印加される反転側キャパシタの総容量値とホールド動作時に入力電圧が印加される非反転側キャパシタの総容量値との加算値と、サンプリング動作時に入力電圧が印加される非反転側キャパシタの総容量値とホールド動作時に入力電圧が印加される反転側キャパシタの総容量値との加算値とが異なるように設定されていることを特徴とするサンプルホールド回路。 - 帯域が制限された入力電圧のサンプルホールド回路であって、
ホールドした電圧を差動出力するオペアンプと、
このオペアンプの反転入力端子に接続された複数の反転側キャパシタと、
前記オペアンプの非反転入力端子に接続されそれぞれ対をなす前記各反転側キャパシタと同じ容量値を持つ複数の非反転側キャパシタと、
入力電圧のサンプリング動作時において、前記反転側キャパシタと非反転側キャパシタのうち少なくとも１つのキャパシタに入力電圧を印加するとともに残るキャパシタに所定の電荷を設定し、ホールド動作時において、少なくとも一対の反転側キャパシタと非反転側キャパシタをそれぞれ前記オペアンプの非反転出力端子と反転出力端子に接続するとともに残る前記反転側キャパシタと非反転側キャパシタのうち少なくとも１つのキャパシタに入力電圧を印加するように制御する制御回路とを備え、
サンプリング動作時に入力電圧が印加されるキャパシタの総容量値とホールド動作時に入力電圧が印加されるキャパシタの総容量値とが等しく設定され、
サンプリング動作時に入力電圧が印加される反転側キャパシタの総容量値とホールド動作時に入力電圧が印加される反転側キャパシタの総容量値とが異なるように設定され、
サンプリング動作時に入力電圧が印加される非反転側キャパシタの総容量値とホールド動作時に入力電圧が印加される非反転側キャパシタの総容量値とが異なるように設定されていることを特徴とするサンプルホールド回路。 - 入力電圧のサンプリング動作時において、前記オペアンプをボルテージフォロアとして動作させることにより、前記オペアンプの反転入力端子と非反転入力端子を所定電圧にバイアスすることを特徴とする請求項１ないし４の何れかに記載のサンプルホールド回路。
- 請求項１ないし５の何れかに記載のサンプルホールド回路を備え、当該サンプルホールド回路が有する制御回路は、サンプリング動作時において、反転側キャパシタと非反転側キャパシタのうち少なくとも１つのキャパシタに入力電圧を印加するとともに、他の少なくとも１つのキャパシタに入力デジタル値に応じて設定されるＤＡＣ電圧を印加するように制御することを特徴とするマルチプライングＤ／Ａコンバータ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006203205A JP4654998B2 (ja) | 2005-11-08 | 2006-07-26 | サンプルホールド回路およびマルチプライングｄ／ａコンバータ |
| US11/593,569 US7397287B2 (en) | 2005-11-08 | 2006-11-07 | Sample hold circuit and multiplying D/A converter having the same |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005323549 | 2005-11-08 | ||
| JP2006203205A JP4654998B2 (ja) | 2005-11-08 | 2006-07-26 | サンプルホールド回路およびマルチプライングｄ／ａコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007159087A JP2007159087A (ja) | 2007-06-21 |
| JP4654998B2 true JP4654998B2 (ja) | 2011-03-23 |
Family
ID=38003133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006203205A Expired - Fee Related JP4654998B2 (ja) | 2005-11-08 | 2006-07-26 | サンプルホールド回路およびマルチプライングｄ／ａコンバータ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7397287B2 (ja) |
| JP (1) | JP4654998B2 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102006014925B3 (de) * | 2006-03-30 | 2007-09-27 | Infineon Technologies Ag | Schaltungsanordnung mit einer Abtast-Halte-Einrichtung und Verfahren zur Signalverarbeitung in einer Abtast-Halte-Einrichtung |
| US7683677B2 (en) * | 2007-08-06 | 2010-03-23 | Mediatek Inc. | Sample-and-hold amplification circuits |
| US20090096816A1 (en) * | 2007-10-16 | 2009-04-16 | Seiko Epson Corporation | Data driver, integrated circuit device, and electronic instrument |
| US7746254B2 (en) * | 2007-12-26 | 2010-06-29 | Denso Corporation | Sample and hold circuit, multiplying D/A converter having the same, and A/D converter having the same |
| US7652612B2 (en) * | 2008-03-10 | 2010-01-26 | Atmel Corporation | Cyclic pipeline analog-to-digital converter |
| JP4977102B2 (ja) * | 2008-09-02 | 2012-07-18 | 株式会社東芝 | 差動増幅器 |
| US7746260B1 (en) * | 2008-12-19 | 2010-06-29 | Mediatek Inc. | Multiplying digital-to-analog converter for high speed and low supply voltage |
| US7843232B2 (en) * | 2009-02-27 | 2010-11-30 | Atmel Corporation | Dual mode, single ended to fully differential converter structure |
| DE102009012767B4 (de) * | 2009-03-12 | 2013-05-23 | Texas Instruments Deutschland Gmbh | Geschaltete Spannungsversorgung mit Stromabtastung |
| US8212762B2 (en) * | 2009-10-13 | 2012-07-03 | Himax Technologies Limited | Output amplifier of a source driver with an amplifier circuit having an inverted and non-inverted output |
| US8279156B2 (en) * | 2009-10-13 | 2012-10-02 | Himax Technologies Limited | Output amplifier of source driver with high impedance and inverted high impedance control signals |
| EP2437268B1 (en) | 2010-09-30 | 2013-01-02 | ST-Ericsson SA | Single-ended to differential buffer circuit and method for coupling at least a single-ended input analog signal to a receiving circuit with differential inputs |
| US8493139B2 (en) | 2011-11-17 | 2013-07-23 | Analog Devices, Inc. | Low noise auto-zero circuits for amplifiers |
| CN103138762B (zh) * | 2011-11-30 | 2016-04-27 | 禾瑞亚科技股份有限公司 | 多阶取样保持电路 |
| US8957707B2 (en) | 2011-11-30 | 2015-02-17 | Egalax—Empia Technology Inc. | Positive/negative sampling and holding circuit |
| US20130322142A1 (en) * | 2012-05-31 | 2013-12-05 | General Electric Company | Multilevel power converter |
| WO2014023994A1 (en) * | 2012-08-08 | 2014-02-13 | Freescale Semiconductor, Inc. | Sample-and-hold circuit, capacitive sensing device, and method of operating a sample-and-hold circuit |
| US8947289B2 (en) * | 2012-08-09 | 2015-02-03 | Greenvity Communications, Inc. | Method of producing low-power switched-capacitor amplifier, circuit and a pipeline analog-to-digital converter including the same |
| US9300316B2 (en) * | 2014-02-28 | 2016-03-29 | Qualcomm Incorporated | Voltage doubling circuit for an analog to digital converter (ADC) |
| US9558845B2 (en) * | 2015-03-25 | 2017-01-31 | Qualcomm Incorporated | Sampling network and clocking scheme for a switched-capacitor integrator |
| JP6675882B2 (ja) * | 2016-02-29 | 2020-04-08 | エイブリック株式会社 | スイッチドキャパシタ入力回路及びスイッチドキャパシタアンプ及びスイッチドキャパシタ電圧比較器 |
| WO2018047457A1 (ja) * | 2016-09-06 | 2018-03-15 | ソニーセミコンダクタソリューションズ株式会社 | アナログデジタル変換器、電子装置、および、アナログデジタル変換器の制御方法 |
| WO2019120587A1 (en) * | 2017-12-22 | 2019-06-27 | Telefonaktiebolaget Lm Ericsson (Publ) | Time-interleaved analog-to-digital converter |
| US11095303B1 (en) * | 2020-06-30 | 2021-08-17 | Dialog Semiconductor B.V. | Single-ended to differential circuit |
| US11943592B2 (en) * | 2022-04-11 | 2024-03-26 | Infineon Technologies Ag | Single to differential conversion in silicon microphone amplifiers |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000101434A (ja) * | 1998-09-18 | 2000-04-07 | Nec Corp | 乗算型ディジタル／アナログ変換回路 |
| JP2001006385A (ja) * | 1999-06-21 | 2001-01-12 | Sanyo Electric Co Ltd | サンプル／ホールド回路 |
| JP2003188727A (ja) * | 2001-12-18 | 2003-07-04 | Sanyo Electric Co Ltd | アナログ−デジタル変換回路 |
| JP2004180333A (ja) * | 2004-01-22 | 2004-06-24 | Sanyo Electric Co Ltd | アナログ−デジタル変換回路 |
| JP2005252326A (ja) * | 2004-03-01 | 2005-09-15 | Kawasaki Microelectronics Kk | パイプライン型ａ／ｄ変換器 |
| JP2005537749A (ja) * | 2002-08-29 | 2005-12-08 | ザイリンクス インコーポレイテッド | スイッチトキャパシタシステム、方法、および使用 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5689201A (en) * | 1995-08-08 | 1997-11-18 | Oregon State University | Track-and-hold circuit utilizing a negative of the input signal for tracking |
| US5736895A (en) * | 1996-01-16 | 1998-04-07 | Industrial Technology Research Institute | Biquadratic switched-capacitor filter using single operational amplifier |
| US5790064A (en) * | 1996-04-10 | 1998-08-04 | Oasis Design, Inc. | Apparatus and method for switching capacitors within a switched capacitor circuit at times selected to avoid data dependent loading upon reference voltage supplies |
| JPH09306194A (ja) * | 1996-05-15 | 1997-11-28 | Fuji Xerox Co Ltd | サンプル・ホールド回路 |
| KR100286322B1 (ko) | 1997-09-11 | 2001-04-16 | 김영환 | 아날로그/디지털변환회로 |
| US6169427B1 (en) * | 1998-12-10 | 2001-01-02 | National Semiconductor Corporation | Sample and hold circuit having single-ended input and differential output and method |
| US6147522A (en) * | 1998-12-31 | 2000-11-14 | Cirrus Logic, Inc. | Reference voltage circuitry for use in switched-capacitor applications |
| US6313685B1 (en) * | 1999-05-24 | 2001-11-06 | Level One Communications, Inc. | Offset cancelled integrator |
| US6636084B2 (en) * | 1999-12-22 | 2003-10-21 | Texas Instruments Incorporated | Sample and hold circuit |
| US6445331B1 (en) * | 2001-08-14 | 2002-09-03 | National Semiconductor Corporation | Apparatus and method for common-mode regulation in a switched capacitor circuit |
| US6611163B1 (en) * | 2002-03-20 | 2003-08-26 | Texas Instruments Incorporated | Switched capacitor scheme for offset compensated comparators |
| US6617908B1 (en) * | 2002-03-22 | 2003-09-09 | Cirrus Logic, Inc. | Switched-capacitor circuits with reduced distortion |
| JP2003298418A (ja) | 2002-03-29 | 2003-10-17 | Fujitsu Ltd | 誤差自動較正機能付きアナログ／ディジタル変換器 |
| DE10219327A1 (de) * | 2002-04-30 | 2003-11-20 | Infineon Technologies Ag | Integrierte Schaltung mit einer Abtast-Halte-Einrichtung |
| US7088147B2 (en) * | 2003-04-16 | 2006-08-08 | Cirrus Logic, Inc. | Sample and hold circuits and methods with offset error correction and systems using the same |
| JP4183179B2 (ja) | 2003-07-15 | 2008-11-19 | 泰博 杉本 | アナログ・ディジタル変換器 |
| US7002506B1 (en) * | 2004-12-23 | 2006-02-21 | Texas Instruments Incorporated | Providing pipe line ADC with acceptable bit error and power efficiency combination |
-
2006
- 2006-07-26 JP JP2006203205A patent/JP4654998B2/ja not_active Expired - Fee Related
- 2006-11-07 US US11/593,569 patent/US7397287B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000101434A (ja) * | 1998-09-18 | 2000-04-07 | Nec Corp | 乗算型ディジタル／アナログ変換回路 |
| JP2001006385A (ja) * | 1999-06-21 | 2001-01-12 | Sanyo Electric Co Ltd | サンプル／ホールド回路 |
| JP2003188727A (ja) * | 2001-12-18 | 2003-07-04 | Sanyo Electric Co Ltd | アナログ−デジタル変換回路 |
| JP2005537749A (ja) * | 2002-08-29 | 2005-12-08 | ザイリンクス インコーポレイテッド | スイッチトキャパシタシステム、方法、および使用 |
| JP2004180333A (ja) * | 2004-01-22 | 2004-06-24 | Sanyo Electric Co Ltd | アナログ−デジタル変換回路 |
| JP2005252326A (ja) * | 2004-03-01 | 2005-09-15 | Kawasaki Microelectronics Kk | パイプライン型ａ／ｄ変換器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007159087A (ja) | 2007-06-21 |
| US7397287B2 (en) | 2008-07-08 |
| US20070103203A1 (en) | 2007-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4654998B2 (ja) | サンプルホールド回路およびマルチプライングｄ／ａコンバータ | |
| JP3737346B2 (ja) | サンプルホールド増幅回路とそれを用いたパイプライン型ａｄ変換器およびパイプライン型ｄａ変換器 | |
| US7683819B2 (en) | Analog-to-digital converting circuit | |
| US20060061502A1 (en) | Switched-capacitor circuit and pipelined a/d converter | |
| JP2006115003A (ja) | サンプルホールド回路およびそれを用いたパイプラインａｄ変換器 | |
| JP2002271201A (ja) | Ａ／ｄ変換器 | |
| CN101931413A (zh) | 流水线模数转换器以及乘法数模转换器 | |
| JP4811339B2 (ja) | Ａ／ｄ変換器 | |
| JP2010114587A (ja) | スイッチトキャパシタ回路およびパイプライン型ａ／ｄコンバータ | |
| JP3340280B2 (ja) | パイプライン型ａ／ｄコンバータ | |
| US6954169B1 (en) | 1/f noise, offset-voltage charge injection induced error cancelled op-amp sharing technique | |
| US7598896B2 (en) | A/D converter with noise cancel function | |
| US8766898B2 (en) | High-accuracy multi-channel circuit | |
| US20070120595A1 (en) | Increasing the common mode range of a circuit | |
| WO2011021260A1 (ja) | パイプライン型ａｄ変換器およびその出力補正方法 | |
| JP5507406B2 (ja) | スイッチトキャパシタ回路、サンプル・ホールド回路、および、ａ／ｄ変換装置 | |
| KR101106424B1 (ko) | 차동 증폭기, 2단 증폭기, 및 아날로그/ 디지털 변환기 | |
| JP2005072844A (ja) | Ａ／ｄコンバータ | |
| JP2011166278A (ja) | 差動増幅回路、２段増幅回路およびそれらを用いたａ／ｄ変換回路 | |
| JP4442703B2 (ja) | サンプルホールド回路、マルチプライングｄ／ａコンバータおよびａ／ｄコンバータ | |
| JP2016213641A (ja) | 増幅回路 | |
| US8471753B1 (en) | Pipelined analog-to-digital converter and method for converting analog signal to digital signal | |
| KR101122734B1 (ko) | 캐패시터의 직렬연결을 이용한 멀티플라잉 디지털 아날로그 변환기와 이를 포함하는 파이프라인 아날로그 디지털 변환기 | |
| JP4391502B2 (ja) | 差動増幅器、２段増幅器及びアナログ／ディジタル変換器 | |
| JP2003008439A (ja) | アナログ−デジタル変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080909 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101124 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101207 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4654998 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |