JP4654609B2 - 負荷駆動回路 - Google Patents
負荷駆動回路 Download PDFInfo
- Publication number
- JP4654609B2 JP4654609B2 JP2004168678A JP2004168678A JP4654609B2 JP 4654609 B2 JP4654609 B2 JP 4654609B2 JP 2004168678 A JP2004168678 A JP 2004168678A JP 2004168678 A JP2004168678 A JP 2004168678A JP 4654609 B2 JP4654609 B2 JP 4654609B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- node
- base
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Conversion In General (AREA)
Description
図6に示すプッシュプル回路は、容量性の負荷CLに接続される出力端子Toutと、電源線VCCおよび出力端子Toutの間に接続されるnpnトランジスタQ101と、出力端子Toutおよびグランド線Gの間に接続されるpnpトランジスタQ102と、コレクタ−ベース間が短絡されてダイオードとして機能するnpnトランジスタQ103およびpnpトランジスタQ104と、電流源11および12とを有する。
pnpトランジスタQ102は、そのコレクタがグランド線Gに、エミッタが出力端子Toutに、ベースがノードN12に接続される。
電流源11によって電源線VCCからノードN11に流れる電流I11は、
I11=Iid2+Δi;
電流源12によってノードN12からグランド線Gに流れる電流I12は、
I12=Iid2−Δi;
のように表される。
ただし‘Iid2’は、出力端子Toutから負荷CLに流れる電流がゼロになるときに電源線VCCからノードN11およびN12を介してグランド線Gに流れるアイドリング電流を示す。また、‘Δi’は、このアイドリング電流Iid2に重畳される信号成分を示す。
このように、2つのトランジスタ(Q101,Q102)を用いて負荷に対する電流の吐き出しと引き込みが行われるため、特に容量性の負荷を高速に駆動することができる。
したがって、出力段のアイドリング電流Iid1による消費電力の増加を抑えるためには、アイドリング電流Iid2を小さくすることが望ましい。
また、上記第1トランジスタの電流が増大すると、上記第1ノードから上記第1トランジスタのベースに流れる電流に応じて上記第2トランジスタのベース電流が制御されて、第2トランジスタのベース電流が減少する。そのため、上記第1トランジスタと上記第2トランジスタとを貫通して流れる電流が抑制される。
これにより、上記第2の電流増幅回路において、上記第2ノードから上記第2トランジスタのベースに流れる電流が増幅される。そのため、この電流増幅回路を有さない場合と比較すると、上記出力端子から負荷に同一の電流を出力させるために必要な差動電流信号の振幅が小さくなる。これにより、上記第1ノードと上記第2ノードとの間に接続されるバイアス回路に定常的に流す電流を小さくすることが可能になる。
また、上記第2トランジスタの電流が増大すると、上記第2ノードから上記第2トランジスタのベースに流れる電流に応じて上記第1トランジスタのベース電流が制御されて、第1トランジスタのベース電流が減少する。そのため、上記第1の電流増幅回路と上記第2の電流増幅回路との間に過渡特性の違いがある場合でも、上記第1トランジスタと上記第2トランジスタとを貫通して流れる電流が抑制される。
図1は、本発明の第1の実施形態に係る負荷駆動回路の構成の一例を示す図である。
なお、npnトランジスタQ1は、本発明の第1トランジスタの一実施形態である。
pnpトランジスタQ2は、本発明の第2トランジスタの一実施形態である。
npnトランジスタQ13およびpnpトランジスタQ14は、本発明のバイアス回路の一実施形態である。
電流増幅回路3Aは、本発明の第1の電流増幅回路の一実施形態である。
電流増幅回路3Bは、本発明の第2の電流増幅回路の一実施形態である。
すなわち、npnトランジスタQ1は、そのコレクタが電源線VCCに、エミッタが出力端子Toutにそれぞれ接続される。
すなわち、pnpトランジスタQ2は、そのコレクタがグランド線Gに、エミッタが出力端子Toutにそれぞれ接続される。
なお、ノードN1は本発明の第1ノード、ノードN2は本発明の第2ノードにそれぞれ相当する。
このダイオードとして機能するトランジスタQ13およびQ14は、ノードN1とN2との間に直列に接続される。すなわち、ノードN1からノードN2へ流れる電流に対して、npnトランジスタ13のベース−エミッタ間のダイオードと、pnpトランジスタQ14のベース−エミッタ間のダイオードとがそれぞれ順方向になるように、直列に接続される。
すなわち、ノードN1から入力される電流IAinを増幅率Gaで増幅し、該増幅した電流IAout(=Ga×IAin)をnpnトランジスタQ1のベースに入力する。
すなわち、ノードN2から入力される電流IBinを増幅率Gbで増幅し、該増幅した電流IBout(=Gb×IBin)をpnpトランジスタQ2のベースに入力する。
このように、2つのトランジスタ(Q1,Q2)を用いて負荷に対する電流の吐き出しと引き込みが行われるため、特に容量性の負荷を高速に駆動することができる。
Iout=Ic1−Ic2;
となる。出力段のトランジスタ(Q1、Q2)に流れるアイドリング電流Iid1は、出力電流IoutがゼロのときにトランジスタQ1,Q2に流れる電流であり、
Ic1=Ic2=Iid1;
の関係を満たす。
I1=I2=Iid2;
が成立する。
ここで、トランジスタQ1,Q2,Q13,Q14の電流増幅率が十分に大きく、そのベース電流が微小で無視できるものとすると、トランジスタQ13,Q14のコレクタ電流Ic13およびIc14は
Ic13=Ic14=Iid2;
の関係を満たす。
Ic1=Ic2=Iid1;
Ic13=Ic14=Iid2;
の関係を式(11)に代入して整理すると、アイドリング電流Iid1は次式のように表される。
したがって、出力端子Toutから吐き出される最大電流Iout_max(+)、および、出力端子Toutに引き込まれる最大電流Iout_max(−)は、それぞれ次式のように表される。
そのため、これらの電流増幅回路を有さない場合と比較すると、出力端子Toutから負荷に所定の最大電流を出力させるために必要な信号成分Δiの振幅を小さくして、アイドリング電流Iid2を小さくすることが可能になる。アイドリング電流Iid2を小さくすることで、ノードN1とノードN2との間に接続されるバイアス回路(トランジスタQ13およびQ14)において発生するバイアス電圧を小さくし、アイドリング電流Iid1を減少させることができる。
すなわち、負荷に瞬時的に供給できる最大電流を高めつつ、アイドリング電流Iid1の増加による消費電力の増加を抑えることができる。
次に、本発明の第2の実施形態を述べる。
第2の実施形態においては、電流増幅回路の構成例が示される。
図2に示す負荷駆動回路は、図1に示す負荷駆動回路と同様な構成(出力端子Tout、npnトランジスタQ1およびQ13、pnpトランジスタQ2およびQ14、電流源1および2、電流増幅回路3Aおよび3B)有する。
npnトランジスタQ3は、本発明の第3トランジスタの一実施形態である。
pnpトランジスタQ4は、本発明の第4トランジスタの一実施形態である。
定電流回路M1は、本発明の第1の定電流回路の一実施形態である。
npnトランジスタQ5は、本発明の第5トランジスタの一実施形態である。
pnpトランジスタQ6は、本発明の第6トランジスタの一実施形態である。
定電流回路M2は、本発明の第2の定電流回路の一実施形態である。
また、npnトランジスタQ3は、抵抗R5を介して電源線VCCにコレクタが接続され、本発明の第4ノードに相当するノードN4にエミッタが接続される。
また、pnpトランジスタQ4は、電源線VCCにエミッタが接続され、本発明の第3ノードに相当するノードN3にコレクタが接続される。
このnpnトランジスタQ11は、pnpトランジスタQ4のコレクタとノードN4との間に接続される。すなわち、npnトランジスタQ11は、そのコレクタとベースがpnpトランジスタQ4のコレクタに接続され、そのエミッタがノードN4に接続される。
npnトランジスタQ11のエミッタ電流Ie11は、pnpトランジスタQ4のコレクタ電流Ic4と出力電流IAoutとの差に応じた電流である。
定電流回路M1は、npnトランジスタQ3のエミッタ電流Ie3とnpnトランジスタQ11のエミッタ電流Ie11とをノードN4において合成した電流が一定の電流IEE1となるように制御する。
また、pnpトランジスタQ5は、抵抗R6を介してグランド線Gにコレクタが接続され、本発明の第6ノードに相当するノードN6にエミッタが接続される。
また、npnトランジスタQ6は、グランド線Gにエミッタが接続され、本発明の第5ノードに相当するノードN5にコレクタが接続される。
このpnpトランジスタQ12は、npnトランジスタQ6のコレクタとノードN6との間に接続される。すなわち、pnpトランジスタQ12は、そのコレクタとベースがnpnトランジスタQ6のコレクタに接続され、そのエミッタがノードN6に接続される。
pnpトランジスタQ12のエミッタ電流Ie12は、npnトランジスタQ6のコレクタ電流Ic6と出力電流IBoutとの差に応じた電流である。
定電流回路M2は、pnpトランジスタQ5のエミッタ電流Ie5とpnpトランジスタQ12のエミッタ電流Ie12とをノードN6において合成した電流が一定の電流IEE2となるように制御する。
したがって、pnpトランジスタQ4のエミッタ接地増幅率を‘β4’とすると、電流増幅回路3Aの入力電流IAinの微小変化に対してpnpトランジスタQ4のコレクタ電流Ic4の微小変化は(β3×β4)倍に増幅される。
そのため、npnトランジスタQ3のコレクタ電流Ic3の微小変化分に応じたpnpトランジスタQ4のコレクタ電流Ic4の微小変化分は、ほぼ出力電流IAoutの微小変化分になる。
したがって、入力電流IAinの微小変化に対する出力電流IAoutの微小変化の比、すなわち電流増幅回路3Aにおける微小振幅の電流増幅率は、概ね‘β3×β4’となる。
また、電流増幅回路3Bの出力電流IBoutが最大の場合、定電流回路M2に流れる電流IEE2のほとんどがpnpトランジスタQ5に流れ、この電流の大半がnpnトランジスタQ6のベースに供給される。
したがって、出力電流IAoutの最大値IAout_maxおよび出力電流IBoutの最大値IBout_maxは、それぞれ次式のように表される。
また、出力端子Toutに引き込まれる電流が最大のとき、pnpトランジスタQ5のベースには差動電流信号の最大値2Δi_max(−)が流れ、そのエミッタには電流IEEが流れる。
したがって、差動電流信号の最大値2Δi_max(+)および2Δi_max(−)は、それぞれ次式のように表すことができる。
仮に、トランジスタQ3〜Q6の電流増幅率が数10程度であるとすると、電流増幅回路3Aおよび3Bは100を越える増幅率を有することになり、その結果、これらの増幅回路を有さない場合に比べて、アイドリング電流Iid2を2桁以上も小さくすることができる。式(15)に示すように、出力段のアイドリング電流Iid1はバイアス回路(Q13,Q14)に流れるアイドリング電流Iid2に比例するため、アイドリング電流Iid2を2桁も小さくすることができれば、出力段のアイドリング電流Iid1を大幅に減らすことができる。
このように、本実施形態によれば、負荷に瞬時に供給できる最大電流を高めつつ、アイドリング電流Iid1を削減して消費電力を抑えることができる。
次に、本発明の第3の実施形態について述べる。
図3に示す負荷駆動回路は、図1に示す負荷駆動回路における電流増幅回路3Aおよび3Bを、次に述べる電流増幅回路4Aおよび4Bに置き換えたものである。
すなわち、npnトランジスタQ1のベース電位をノードN1の電位に対して電位差VSaだけ低下させる。
すなわち、pnpトランジスタQ2のベース電位をノードN2の電位に対して電位差VSbだけ上昇させる。
Ic1=Ic2=Iid1;
Ic13=Ic14=Iid2;
の関係が成立するものとすると、アイドリング電流Iid1は次式のよう表される。
これにより、負荷に瞬時的に供給できる最大電流を高めつつ、上述した第1および第2の実施形態に比べて、出力段のアイドリング電流Iid1を更に減少させることができる。
次に、本発明の第4の実施形態を述べる。
第4の実施形態においては、電圧シフト機能を有する電流増幅回路の構成例が示される。
図4に示す負荷駆動回路は、図3に示す負荷駆動回路と同様な構成(出力端子Tout、npnトランジスタQ1およびQ13、pnpトランジスタQ2およびQ14、電流源1および2、電流増幅回路4Aおよび4B)有する。
抵抗R1は、npnトランジスタQ3のエミッタからノードN4へ流れる電流の経路上に挿入される。
抵抗R2は、ノードN6からpnpトランジスタQ5のエミッタへ流れる電流の経路上に挿入される。
抵抗R2は、本発明の第2抵抗の一実施形態である。
ベース−コレクタ間を短絡されたnpnトランジスタQ11は、本発明の第1ダイオードの一実施形態である。
ベース−コレクタ間を短絡されたpnpトランジスタQ12は、本発明の第2ダイオードの一実施形態である。
ここで、npnトランジスタQ3およびQ11の電流密度(コレクタ電流/順方向飽和電流)を等しくすることにより、それぞれのベース−エミッタ間電圧Vbe3およびVbe11を等しくするものとすると、式(34)は次式のように表される。
次に、本発明の第5の実施形態を述べる。
そのため、出力段の2つのトランジスタの一方をオンからオフ、他方をオフからオンへ変化させるときに、電流増幅回路の過渡特性の違いから、2つのトランジスタが同時にオンして電源線VCCとグランド線Gとの間に貫通電流が流れる場合がある。
例えば電流増幅回路3Aの場合、npnトランジスタQ1をオンさせるときは、pnpトランジスタQ4を介して大きな電流(式(20)によるとβ4×IEE1)をnpnトランジスタQ1のベースに流し込むことができるが、npnトランジスタQ1をオフさせるときにそのベースから引き抜くことができる電流は、最大でも電流IEE1である。
同様に、電流増幅回路3Bの場合、pnpトランジスタQ2をオンさせるときは、npnトランジスタQ6を介して大きな電流(式(21)によるとβ6×IEE2)をpnpトランジスタQ2のベースから引き抜くことができるが、npnトランジスタQ1をオフさせるときにそのベースに流し込むことができる電流は、最大でも電流IEE2である。
そのため、負荷の駆動速度が非常に高速になると、出力端子Toutの電圧が上昇する場合は、ノードN3に比べてノードN4の電圧上昇速度が遅くなり、出力端子Toutの電圧が下降する場合は、ノードN4に比べてノードN3の電圧下降速度が遅くなる。その結果、瞬時的にノードN3−N4間の電位差が大きくなり、npnトランジスタQ1およびpnpトランジスタQ2に貫通電流が流れる場合がある。
図5に示す負荷駆動回路は、図4に示す負荷駆動回路と同様な構成(出力端子Tout、npnトランジスタQ1およびQ13、pnpトランジスタQ2およびQ14、電流源1および2、電流増幅回路4Aおよび4B)を有するとともに、pnpトランジスタQ7と、npnトランジスタQ8と、抵抗R3およびR4と、キャパシタC1およびC2とを有する。
npnトランジスタQ8は、本発明の第8トランジスタの一実施形態である。
抵抗R3は、本発明の第3抵抗の一実施形態である。
抵抗R4は、本発明の第4抵抗の一実施形態である。
キャパシタC1は、本発明の第1キャパシタの一実施形態である。
キャパシタC2は、本発明の第2キャパシタの一実施形態である。
図5の例において、pnpトランジスタQ7のベースは、pnpトランジスタQ4とともに、npnトランジスタQ3のコレクタに接続される。
また、pnpトランジスタQ7のコレクタはpnpトランジスタQ2のベースに接続され、そのエミッタは抵抗R3を介して電源線VCCに接続される。
図5の例において、npnトランジスタQ8のベースは、npnトランジスタQ6とともに、pnpトランジスタQ5のコレクタに接続される。
また、npnトランジスタQ8のコレクタはnpnトランジスタQ1のベースに接続され、そのエミッタは抵抗R4を介してグランド線Gに接続される。
キャパシタC2は、抵抗R4に並列に接続される。
すなわち、npnトランジスタQ1の電流が増加する過渡期において、pnpトランジスタQ2の電流の減少が加速されるため、npnトランジスタQ1とpnpトランジスタQ2とが同時にオンすることにより流れる貫通電流を抑制することができる。
貫通電流を抑制できることから、電源線VCCやグランド線Gに流れるスパイク状のノイズを抑制できるとともに、貫通電流による消費電力を削減できる。
すなわち、pnpトランジスタQ2の電流が増加する過渡期において、npnトランジスタQ2の電流の減少が加速されるため、npnトランジスタQ1とpnpトランジスタQ2とが同時にオンすることにより流れる貫通電流を抑制することができる。これにより、電源ノイズの抑制と消費電力の削減を図ることができる。
また、定常時にpnpトランジスタQ7およびnpnトランジスタQ8に流れる電流を小さく抑えることによって、過渡応答時にnpnトランジスタQ1やpnpトランジスタQ2のオンを妨げる電流が小さくなるため、応答速度を高速化することができる。
第1の制御回路は、ノードN1からnpnトランジスタQ1のベースに流れる電流IAinが、npnトランジスタQ1に流れる電流を増大させる方向に変化したとき、pnpトランジスタQ2に流れる電流が減少するようにpnpトランジスタQ2のベース電流を制御する。
第2の制御回路は、ノードN2からpnpトランジスタQ2のベースに流れる電流IBinが、pnpトランジスタQ2に流れる電流を増大させる方向に変化したとき、npnトランジスタQ1に流れる電流が減少するようにnpnトランジスタQ1のベース電流を制御する。
このような制御回路を付加することにより、出力段の2つのトランジスタ(Q1,Q2)を駆動する2つの電流増幅回路の過渡特性の違いによって該2つのトランジスタが同時にオンする現象を防止し、貫通電流を抑えることができる。
Claims (9)
- 電流を出力する第1電流源および第2電流源と、
上記第1電流源と第1ノードで接続され、上記第2電流源と第2ノードで接続され、上記第1ノードから上記第2ノードに流れる電流に応じたバイアス電圧を該ノード間に発生するバイアス回路と、
上記第1ノードおよび上記第2ノードから入出力される差動電流信号に応じた電流を出力する出力端子と、
第1の電源供給線と上記出力端子との間に接続される第1導電型の第1トランジスタ、および第2の電源供給線と上記出力端子との間に接続される第2導電型の第2トランジスタを有し、上記第1トランジスタおよび上記第2トランジスタの導通状態が、上記第1ノードおよび第2ノードに入力される上記差動電流信号に基づく電流駆動により相補的に制御される出力段回路と、
上記第1ノードと上記第1トランジスタのベースに接続される第3ノードとの間に接続され、上記第1ノードの電流を増幅して上記第3ノードへ出力する第1の電流増幅回路と、
上記第1トランジスタおよび上記第2トランジスタの貫通電流を抑制するために、上記第1の電源供給線と上記第2トランジスタのベースに接続される第4ノードとの間に接続される第1の貫通電流抑制回路と、
を有し、
上記第1の電流増幅回路は、
上記第1ノードにベースが接続され、上記第1ノードの電流を増幅する第1導電型の第3トランジスタと、
上記第3トランジスタにベースが接続され、増幅した電流を上記第3ノードへ出力する第2導電型の第4トランジスタと、
を有し、
上記第1の貫通電流抑制回路は、
上記第1の電流増幅回路の上記第3トランジスタにベースが接続され、上記第3トランジスタにより増幅された電流の増減に対応させて上記第1の電源供給線と上記第4ノードとの間に流す電流を増減させる第5トランジスタを有し、
上記第1トランジスタの電流が増加する場合に、上記第5トランジスタによる上記第4ノードの電流により、上記第2トランジスタのベース電流を減らす
負荷駆動回路。 - 上記第2ノードと上記第4ノードとの間に接続され、上記第2ノードの電流を増幅して上記第4ノードへ出力する第2の電流増幅回路と、
上記貫通電流を抑制するために、上記第2の電源供給線と上記第3ノードとの間に接続される第2の貫通電流抑制回路と、
を有し、
上記第2の電流増幅回路は、
上記第2ノードにベースが接続され、上記第2ノードの電流を増幅する第2導電型の第7トランジスタと、
上記第7トランジスタにベースが接続され、増幅した電流を上記第4ノードへ出力する第1導電型の第8トランジスタと、
を有し、
上記第2の貫通電流抑制回路は、
上記第2の電流増幅回路の上記第7トランジスタにベースが接続され、上記第7トランジスタにより増幅された電流の増減に対応させて上記第2の電源供給線と上記第3ノードとの間に流す電流を増減させる第9トランジスタを有し、
上記第2トランジスタの電流が増加する場合に、上記第9トランジスタによる上記第3ノードの電流により、上記第1トランジスタのベース電流を減らす
請求項1記載の負荷駆動回路。 - 上記第1の電流増幅回路は、
上記第3ノードにダイオード接続された第6トランジスタと、
上記第3トランジスタおよび上記第6トランジスタが接続され、上記第4トランジスタに流れる電流と上記第3ノードから上記第1トランジスタのベースに出力される電流との差に応じた電流と、上記第3トランジスタに流れる電流とを合成する第5ノードと、
上記第5ノードにおいて合成された電流が一定になるように制御する第1の定電流回路と、
を有する
請求項1または2記載の負荷駆動回路。 - 上記第1の電流増幅回路は、
上記第3トランジスタと上記第5ノードとの間に接続された第1抵抗を有する
請求項3記載の負荷駆動回路。 - 上記第1の貫通電流抑制回路は、
上記第5トランジスタと上記第1の電源供給線との間に接続される第2抵抗と、
上記第2抵抗に並列に接続される第1キャパシタと、
を有する
請求項1から4のいずれか一項記載の負荷駆動回路。 - 上記第2の電流増幅回路は、
上記第4ノードにダイオード接続された第10トランジスタと、
上記第7トランジスタおよび上記第10トランジスタが接続され、上記第8トランジスタに流れる電流と上記第4ノードから上記第2トランジスタのベースに出力される電流との差に応じた電流と、上記第7トランジスタに流れる電流とを合成する第6ノードと、
上記第6ノードにおいて合成された電流が一定になるように制御する第2の定電流回路と、
を有する
請求項2記載の負荷駆動回路。 - 上記第2の電流増幅回路は、
上記第7トランジスタと上記第6ノードとの間に接続された第3抵抗を有する
請求項6記載の負荷駆動回路。 - 上記第2の貫通電流抑制回路は、
上記第9トランジスタと上記第2の電源供給線との間に接続される第4抵抗と、
上記第4抵抗に並列に接続される第2キャパシタと、
を有する
請求項2または6から7のいずれか一項記載の負荷駆動回路。 - 上記第1の電流増幅回路は、上記第1ノードと上記第1トランジスタのベースとの間に、上記第1トランジスタの定常電流を減少させる電位差を発生させ、
上記第2の電流増幅回路は、上記第2ノードと上記第2トランジスタのベースとの間に、上記第2トランジスタの定常電流を減少させる電位差を発生させる、
請求項2または6から8のいずれか一項記載の負荷駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004168678A JP4654609B2 (ja) | 2004-06-07 | 2004-06-07 | 負荷駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004168678A JP4654609B2 (ja) | 2004-06-07 | 2004-06-07 | 負荷駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005348581A JP2005348581A (ja) | 2005-12-15 |
JP4654609B2 true JP4654609B2 (ja) | 2011-03-23 |
Family
ID=35500439
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004168678A Expired - Fee Related JP4654609B2 (ja) | 2004-06-07 | 2004-06-07 | 負荷駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4654609B2 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5731213A (en) * | 1980-08-01 | 1982-02-19 | Nec Corp | Electric power amplifier |
JPH07142941A (ja) * | 1993-06-17 | 1995-06-02 | Fraunhofer Ges | 増幅器出力段 |
JPH1032437A (ja) * | 1996-07-18 | 1998-02-03 | Hitachi Ltd | 電力増幅器 |
JP2002064337A (ja) * | 2000-06-05 | 2002-02-28 | Teac Corp | 増幅回路 |
JP3371824B2 (ja) * | 1998-10-09 | 2003-01-27 | ソニー株式会社 | 容量負荷駆動回路 |
JP2004032619A (ja) * | 2002-06-28 | 2004-01-29 | Denso Corp | 演算増幅回路 |
-
2004
- 2004-06-07 JP JP2004168678A patent/JP4654609B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5731213A (en) * | 1980-08-01 | 1982-02-19 | Nec Corp | Electric power amplifier |
JPH07142941A (ja) * | 1993-06-17 | 1995-06-02 | Fraunhofer Ges | 増幅器出力段 |
JPH1032437A (ja) * | 1996-07-18 | 1998-02-03 | Hitachi Ltd | 電力増幅器 |
JP3371824B2 (ja) * | 1998-10-09 | 2003-01-27 | ソニー株式会社 | 容量負荷駆動回路 |
JP2002064337A (ja) * | 2000-06-05 | 2002-02-28 | Teac Corp | 増幅回路 |
JP2004032619A (ja) * | 2002-06-28 | 2004-01-29 | Denso Corp | 演算増幅回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2005348581A (ja) | 2005-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4833424A (en) | Linear amplifier with transient current boost | |
JPS6212692B2 (ja) | ||
JPS63240109A (ja) | 差動増幅器 | |
JPS6212691B2 (ja) | ||
JPH06196945A (ja) | 差動増幅回路 | |
JP4654609B2 (ja) | 負荷駆動回路 | |
JPH0626287B2 (ja) | 増幅装置 | |
JPS6123689B2 (ja) | ||
JP4549274B2 (ja) | ドライバー出力回路 | |
JP2776318B2 (ja) | 演算増幅回路 | |
JPH0257372B2 (ja) | ||
JPS5845842B2 (ja) | トランジスタ増幅回路 | |
JP2779388B2 (ja) | 定電圧発生回路 | |
JPH0230902Y2 (ja) | ||
JP2623954B2 (ja) | 利得可変増幅器 | |
JP2006060455A (ja) | 定電流ミラー回路 | |
JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
JP3317240B2 (ja) | 利得制御増幅器 | |
JP2001308662A (ja) | 可変利得増幅回路 | |
JPH08204477A (ja) | リミッタ回路 | |
JPH03284004A (ja) | エミッタフォロア回路 | |
JPH0258911A (ja) | 電力増幅回路 | |
JPH01115205A (ja) | 最大値出力回路 | |
JP2009033537A (ja) | 出力回路 | |
JPS63178611A (ja) | 利得制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070529 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100707 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100928 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101207 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |