JP4650050B2 - 電子部品の導通設置方法及び液晶表示素子の製造方法 - Google Patents

電子部品の導通設置方法及び液晶表示素子の製造方法 Download PDF

Info

Publication number
JP4650050B2
JP4650050B2 JP2005091642A JP2005091642A JP4650050B2 JP 4650050 B2 JP4650050 B2 JP 4650050B2 JP 2005091642 A JP2005091642 A JP 2005091642A JP 2005091642 A JP2005091642 A JP 2005091642A JP 4650050 B2 JP4650050 B2 JP 4650050B2
Authority
JP
Japan
Prior art keywords
electronic component
anisotropic conductive
conductive adhesive
installation
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005091642A
Other languages
English (en)
Other versions
JP2006278442A (ja
Inventor
修一 石堂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2005091642A priority Critical patent/JP4650050B2/ja
Publication of JP2006278442A publication Critical patent/JP2006278442A/ja
Application granted granted Critical
Publication of JP4650050B2 publication Critical patent/JP4650050B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Liquid Crystal (AREA)
  • Wire Bonding (AREA)

Description

本発明は、電子部品の導通設置方法及び液晶表示素子の製造方法に関する。
従来、例えば液晶表示素子において、各電極から引き出されたリード配線のパターンが形成されたガラス基板端部に、液晶駆動用LSIチップと信号電圧供給用のフレキシブル配線基板を導通設置する場合、異方性導電接着材が用いられている。
この場合、通常、LSIチップとフレキシブル配線基板とは、それぞれの接続端子のピッチが異なるから、それぞれの接続端子ピッチに適した異方性導電接着材が用いられる。そのため、特許文献1に示されるように、LSIチップとフレキシブル配線基板には、個々に異方性導電接着材が配置されている。
特開2002−244151号公報
しかし、搭載する電子部品ごとに別個の異方性導電接着材を配置する場合、それぞれの部品搭載工程において逐一位置合わせを行って異方性導電接着材を配置することになるため、製造工数がその分アップする。また、個々の異方性導電接着材毎に配置誤差や熱圧着の際の延び代を見込む必要があるため、複数の異方性導電接着材を配置する合計スペースが大きくなり、適用製品の小型化に不利である。特に、携帯端末機器のディスプレイとして用いられる液晶表示素子の場合、小型薄型化に対する要求が極めて厳しく、異方性導電接着材の配置スペースを縮小することが強く求められていた。
本発明の目的は、異方性導電接着材の配置スペースが縮小されると共に電子部品の導通設置に要する工数が大幅に低減され、適用製品の小型化及びコストダウンが顕著に促進される電子部品の導通設置方法及び液晶表示素子の製造方法を提供することである。
本発明の電子部品の導通設置方法は、第1の電子部品と第2の電子部品とを配線パターンが形成された回路基板上の所定の設置領域に異方性導電接着シートを介して設置する電子部品の導通設置方法であって、前記設置領域よりも広い面積の支持面を有した受け台に、前記回路基板の下面のうち少なくとも前記設置領域に対応する全領域が前記支持面に接触する第1の状態になるように、前記回路基板を載置し、且つ、前記回路基板上の前記設置領域に1枚膜状の前記異方性導電接着シートを載置するとともに前記異方性導電接着シート上の第1の領域に前記第1の電子部品を載置する第1の工程と、前記第1の工程よりも後に、前記第1の状態で前記第1の電子部品を加熱しながら前記回路基板に向けて加圧することによって前記第1の電子部品を導通設置する第2の工程と、前記第2の工程よりも後に、前記異方性導電接着シート上の第2の領域に載置された前記第2の電子部品を加熱しながら前記回路基板に向けて加圧することによって前記第2の電子部品を導通設置する第3の工程と、を有することを特徴とする。
本発明の液晶表示素子の製造方法は、液晶駆動用のLSIチップと前記LSIチップに信号電圧を供給するためのフレキシブル配線基板とを配線パターンが形成された第1の基板上の所定の設置領域に異方性導電接着シートを介して設置する液晶表示素子の製造方法であって、前記設置領域よりも広い面積の支持面を有した受け台に、前記第1の基板の下面のうち少なくとも前記設置領域に対応する全領域が前記支持面に接触する第1の状態になるように、前記第1の基板を載置し、且つ、前記第1の基板上の前記設置領域に1枚膜状の前記異方性導電接着シートを載置するとともに前記異方性導電接着シート上の第1の領域に前記LSIチップを載置する第1の工程と、前記第1の工程よりも後に、前記第1の状態で前記LSIチップを加熱しながら前記第1の基板に向けて加圧することによって前記LSIチップを導通設置する第2の工程と、前記第2の工程よりも後に、前記異方性導電接着シート上の第2の領域に載置された前記フレキシブル配線基板を加熱しながら前記回路基板に向けて加圧することによって前記フレキシブル配線基板を導通設置する第3の工程と、を有することを特徴とする。
本発明によれば、異方性導電接着材の配置スペースが縮小されると共に電子部品の導通設置に要する工数が大幅に低減され、適用製品の小型化及びコストダウンを顕著に促進することができる。
図1は本発明の一実施形態としての液晶表示素子を示す平面図で、図2はその要部をII−II線で切断して示す模式的部分断面図である。
本実施形態の液晶表示素子は、図1に示されるように、平面外形が長方形をなす一対のガラス基板1、2が、枠状シール材3により所定の間隙を保ち接合されている。これら一対のガラス基板1、2は大きさが異なっており、大きい方のガラス基板1の一方の長辺側端部1aを他方の小ガラス基板2の対応する端面よりもそれぞれ適長突出させて、接合されている。
図2に示されるように、接合された一対のガラス基板1、2の各対向面(内面)には、それぞれ、電極4、5が配設され、それら一対のガラス基板1、2間の枠状シール材3で囲まれた空間には、液晶6が封入されている。それら電極4、5が液晶6を介して対向する領域が画素となり、それら複数の画素が所定の配列で配置されて表示領域Dd(図1参照)が形成されている。
大ガラス基板1の突出部1aには、両ガラス基板1、2の各電極4、5から引き出されたリード配線7、8が、所定のパターンで引き回し配設されている。
そして、各電極4、5に信号電圧を供給して液晶を駆動する1個のドライバチップ9と、これに信号電圧を入力するためのフレキシブル配線基板10が、それぞれ、突出部1aの所定位置に導通設置されている。
ドライバチップ9とフレキシブル配線基板10は、前記大ガラス基板1の突出部1aにおける前記ドライバチップ9の接続領域と、前記フレキシブル配線基板10の接続領域とを覆う大きさの1枚の異方性導電接着材11により、リード配線7、8及び入力配線12と導通接続されている。異方性導電接着材11は絶縁性樹脂基材11a中に導電性粒子11bを分散混合させてフィルム状に形成され、本実施形態では絶縁性樹脂基材11aとして熱硬化性のエポキシ樹脂を用い、これに樹脂粒子の表面にニッケル膜をコーティングしてなる導電性粒子11bが分散混合されている。
ドライバチップ9では、チップ本体の底面に複数の端子電極9aが20μmピッチで配設されている。これら端子電極9aは、ドライバチップ9の入力側と出力側とで千鳥配置で突設されている。
また、フレキシブル配線基板10は、ポリイミド樹脂フィルム等からなるベースシート10aの表面に銅箔からなる複数のストライプ配線10bが200μmのピッチで平行に配設されてなり、従って、ストライプ配線の端部に形成されている接続端子部(不図示)も200μmのピッチで並設されている。
ここで、本発明においては、上述した異方性導電接着材11として、導電性粒子11bの平均粒径がドライバチップ9における端子電極9aのピッチの1/4以下であって、好ましくは1/5以下、に調製されたものが用いられる。本実施形態においては、端子電極9aのピッチが20μmのドライバチップ9に対して、導電性粒子11bの平均粒径が4μmの異方性導電接着材11が用いられている。
上述の異方性導電接着材11を用いることにより、ドライバチップ9及びフレキシブル配線基板10の双方において適正な導通接続構造が得られる。すなわち、ドライバチップ9における端子電極9aのピッチは20μmと小さいが、異方性導電接着材11の導電性粒子11bの平均粒径がその1/5の4μmと充分に小さいから、隣接端子電極9a間の絶縁性が充分に確保されると共に各端子電極9aと対応するリード配線の接続端子とが確実に導電接続される。なお、フレキシブル配線基板10における配線10bのピッチは200μm、各配線幅が100μmであり、共に導電性粒子11bの平均粒径よりも充分に大きいから、隣接配線間の絶縁性及び各配線10aと対応する入力配線12間の導通性は共に充分に確保される。
また、ドライバチップ9とフレキシブル配線基板10に対して個々に異方性導電接着材を配置する場合は、ドライバチップ9とフレキシブル配線基板10間の間隔dをそれぞれの異方性導電接着材の配置ずれを見込んだ寸法とする必要があるが、本発明においては個々の異方性導電接着材を1枚の異方性導電接着材11に一体化したから、前記間隔dは、異方性導電接着材の配置ずれを考慮する必要がなく、熱圧着の際に食み出す異方性導電接着材を各電子部品の設置精度に悪影響を及ぼさない程度に吸収できる寸法が確保されておればよい。従って、本実施形態の液晶表示素子のガラス基板1の大きさは、隣接する電子部品つまりドライバチップ9とフレキシブル配線基板10間の間隔dが異方性導電接着材11の配置ずれを考慮する必要がない分だけ短縮される。本実施形態における前記短縮代は、0.4mmであり、その結果、液晶表示素子の小型化が0.4mmだけ促進される。
つぎに、本実施形態の液晶表示素子の製造方法における熱圧着工程とそれに用いる装置について、図3(a)、(b)に基づき説明する。なお、上記実施形態と同一の構成要素については同一の符号を付して、その説明を省略する。
まず、液晶表示素子におけるリード配線7、8(図2参照)及びそれらの接続端子が配設されたガラス基板突出部1aの所定位置に、前記ドライバチップ9の接続領域と、前記フレキシブル配線基板10の接続領域とを覆う形状に形成された異方性導電接着材11を配置する。次いで、異方性導電接着材11上の所定位置にドライバチップ9を位置合わせを行いつつ載置する。
次に、異方性導電接着材11とドライバチップ9が配置された液晶表示素子の突出部1aを、図3に示すように、受け台31上に位置合わせしつつ載置する。ここで、受け台31は、その支持面31aがドライバチップ9の搭載エリアAcだけでなくフレキシブル配線基板10の搭載エリアAfをも含む面積を備えている。そして、受け台31は、熱伝導係数の大きい材料である酸化アルミニウムで形成されている。
受け台31に支持されたガラス基板1の突出部1aに対してその上方から熱圧着ヘッド32が下降する。熱圧着ヘッド32は、先端面32aをドライバチップ9の上面に当接させ、これを加熱しつつ加圧する。この場合、熱圧着ヘッド32の先端面32aを210℃に加熱し、600kgf/Cm2 の圧力で4.5秒間加圧する。これにより、図2に示されるように、複数の導電性粒子11bが端子電極9aの先端面とそれに対応するリード配線7、8の接続端子部表面との間に挟圧されて適度に押し潰された状態となり、この状態はエポキシ樹脂等の熱硬化性樹脂からなる絶縁樹脂基材11aが硬化することにより保持される。その結果、各端子電極9aが互いにショートすることなく対応するリード配線7、8の接続端子部に導電性粒子11bを介して確実に導通接続され、ドライバチップ9が突出部1aの所定位置にCOG方式により適正に導通設置される。
ここで、熱圧着ヘッド32の先端面32aからドライバチップ9を経て異方性導電接着材11のチップ搭載エリアAcに伝導された熱は、さらにガラス基板1へも伝導される。ガラス基板1に伝導された熱は、さらにその厚さ方向及び面方向に伝わって行く。面方向に伝わった熱は、異方性導電接着材11のフレキシブル配線基板の配設エリアAfに伝わる。すなわち、ドライバチップ搭載エリアAcとフレキシブル配線基板配設エリアAfとが一体となった本発明に係わる異方性導電接着材11では、フレキシブル配線基板搭載エリアAfにおける絶縁性樹脂基材11aが、異方性導電接着材11自体を伝わる熱とガラス基板1を介して伝わる熱の双方を受けるために、従来のエリア毎に別個の異方性導電接着材を設ける場合に比べ、ドライバチップ9の熱圧着工程における加熱によって熱硬化し易い。
図4は、異方性導電接着材11中の絶縁樹脂基材11aのドライバチップ9からの距離に対する熱硬化反応率の変化を示しており、実線は本実施形態の受け台31を使用した場合の変化特性を示し、破線は図3(b)に示すように異方性導電接着材11のチップ搭載エリアAcだけを支持する従来の受け台33を使用した場合の変化特性を示している。
図4から明らかなように、図3(b)に示す従来の熱圧着装置による場合、ドライバチップ9からの距離が0.3mm程度までは反応率が直線的に低下するが、0.3mmを超えると反応率が44〜50%程度の範囲で略一定となり低下する傾向は見られない。
これに対して、広い支持面31aを備えた受け台31を用いる本実施形態の熱圧着装置による場合、ドライバチップ9からの距離が0.4mmに至るまでは反応率が10〜12%程度の低いレベルまで直線的に低下し、0.4mmを超えると、反応率がその10〜12%程度の低い範囲で略一定となっている。
これは、本発明に係わる本実施形態の熱圧着装置の場合、受け台31とガラス基板1の接触面積が広く且つ受け台31の材質が熱伝導率の高い酸化アルミニウムであるため、ガラス基板1に伝導した熱圧着ヘッド32からの余剰熱が受け台31を介して効率良く放散されるのに対して、従来の熱圧着装置の場合、受け台33とガラス基板1の接触面積が小さいためにガラス基板1に伝わった余剰熱が効率良く放散されないからである。
熱硬化性絶縁樹脂基材11aの反応率が10〜12%程度であるならば、そのエリアには電子部品を適正に熱圧着搭載できる。従って、フレキシブル配線基板10とドライバチップ9の間隔d(図2参照)を0.4mm以上に設定し、本発明の熱圧着装置によりドライバチップ9を熱圧着搭載することにより、後順のフレキシブル配線基板10の熱圧着搭載を支障なく実施することができる。
ドライバチップ9のCOG搭載が完了した液晶表示素子を、フレキシブル配線基板10の熱圧着搭載ステージに搬送し、上述したドライバチップ9のときと略同じプロセスの熱圧着工程を実施し、フレキシブル配線基板10を異方性導電接着材11の対応する搭載エリアAfに熱圧着接合する。このとき、異方性導電接着材11におけるフレキシブル配線基板搭載前のその対応エリアAfの絶縁樹脂基材11aの熱硬化反応率は、上述したように10〜12%程度と低いから、フレキシブル配線基板10がショートを発生させることなく図2に示されるように確実且つ適正に導通接合される。
このように、本発明の熱圧着装置によれば、1枚の異方性導電接着材11でドライバチップ9とフレキシブル配線基板10を導通設置する本発明に係わる導通設置構造の場合でも、ドライバチップ9の熱圧着工程とフレキシブル配線基板10の熱圧着工程を別ステージでバッチ式に実施することが可能となる。従って、ライン式連続生産が難しくオフライン式(バッチ式)生産に限定される小規模な生産環境であっても、1枚の異方性導電接着材11でドライバチップ9とフレキシブル配線基板10を搭載する本実施形態の導通設置構造が適用された液晶表示素子の製造が可能となる。
なお、受け台31の材質は酸化アルミニウムに限らず、ガラスとしてもよい。ガラスの受け台31は、支持する液晶表示素子のガラス基板1と材質が同じであるため、熱圧着ヘッド32の加熱による熱膨張率も略同じとなり、熱膨張率の違いによる歪みが発生し難いという利点がある。ガラスの脆弱性は、表面をアルマイト処理することにより補うことができる。
以上のように、本実施形態の液晶表示素子は、液晶駆動用のドライバチップ9とこれに信号電圧を入力するためのフレキシブル配線基板10を1枚の異方性導電接着材11を介して液晶表示素子のリード配線7、8が配設されたガラス基板1の突出部1aに導通設置したから、ドライバチップ9とフレキシブル配線基板10の配置間隔dを必要な距離を残して最大限に短縮でき、その結果、液晶表示素子の小型化が促進されるだけでなく、1枚に一体化することにより異方性導電接着材の材料費及び製造工数が低減されることと相俟ってガラス基板材料の歩留りも向上し、液晶表示素子の原価低減に寄与する。
また、本実施形態の熱圧着装置は、熱伝導性に優れた材料で形成されるとともに、1枚の異方性導電接着材11のドライバチップ搭載エリアAcとフレキシブル配線基板搭載エリアAfの双方を一括支持できる支持面積の大きい、受け台31を用いるから、ドライバチップ9を熱圧着搭載した際の熱により異方性導電接着材11のドライバチップ搭載エリアAcだけでなくフレキシブル配線基板搭載エリアAfも硬化を開始させてしまう不具合の発生を確実に防止でき、その結果、上述の本実施形態の液晶表示素子であっても、ドライバチップ9の熱圧着工程とフレキシブル配線基板10の熱圧着工程をそれぞれ別ステージでバッチ式に実施することが可能となり、ライン式連続生産が困難な小規模な工場において支障なく生産することができる。
なお、本発明は、上記の実施形態に限定されるものではない。例えば、1個の異方性導電接着材を介して導通設置される電子部品は、2個に限らず、3個以上の場合も本発明は有効に適用される。
また、本発明は、液晶表示素子のドライバチップとフレキシブル配線基板を導通設置する場合に限らず、フレキシブル配線基板がLSIチップが搭載されたCOF方式のものである場合や、液晶表示素子ではなくEL(エレクトロルミネッセンス)表示素子やプラズマディスプレイパネル素子或いは表示素子以外の他の電子機器における電子部品の導通設置構造等に、広く適用できることは勿論である。
本発明の一実施形態としての液晶表示モジュールを示す平面図である。 上記液晶表示モジュールにおける電子部品の導通設置構造を図1のII−II線で切断して示す模式的断面図である。 (a)は上記液晶表示モジュールの製造に用いられる本発明の熱圧着装置の一実施形態を示す側面図で、(b)は比較例としての従来の熱圧着装置を示す側面図である。 異方性導電接着材における位置と硬化反応率の関係を上記の本発明と従来の各熱圧着装置毎に示すグラフ図である。
符号の説明
1、2 ガラス基板
3 シール材
4、5 電極
6 液晶
7、8 リード配線
9 ドライバチップ
10 フレキシブル配線基板
11 異方性導電接着材
11a 絶縁樹脂基材
11b 導電性粒子
12 入力配線

Claims (6)

  1. 第1の電子部品と第2の電子部品とを配線パターンが形成された回路基板上の所定の設置領域に異方性導電接着シートを介して設置する電子部品の導通設置方法であって、
    前記設置領域よりも広い面積の支持面を有した受け台に、前記回路基板の下面のうち少なくとも前記設置領域に対応する全領域が前記支持面に接触する第1の状態になるように、前記回路基板を載置し、且つ、前記回路基板上の前記設置領域に1枚膜状の前記異方性導電接着シートを載置するとともに前記異方性導電接着シート上の第1の領域に前記第1の電子部品を載置する第1の工程と、
    前記第1の工程よりも後に、前記第1の状態で前記第1の電子部品を加熱しながら前記回路基板に向けて加圧することによって前記第1の電子部品を導通設置する第2の工程と、
    前記第2の工程よりも後に、前記異方性導電接着シート上の第2の領域に載置された前記第2の電子部品を加熱しながら前記回路基板に向けて加圧することによって前記第2の電子部品を導通設置する第3の工程と、
    を有することを特徴とする電子部品の導通設置方法。
  2. 前記回路基板はガラスからなり、
    前記受け台は前記支持面がアルマイト処理されたガラスからなることを特徴とする請求項1に記載の電子部品の導通設置方法。
  3. 前記異方性導電接着シートは、導電性粒子の平均粒径が前記第1の電子部品と前記第2の電子部品とのうちの接続端子ピッチの小さい方の接続端子ピッチの1/4以下であることを特徴とする請求項1または2に記載の電子部品の導通設置方法。
  4. 前記回路基板は、液晶表示素子において電極から引き出されたリード配線が所定のパターンに配設されたガラス基板であり、
    前記第1の電子部品は、液晶駆動用のLSIチップであり、
    前記第2の電子部品は、前記LSIチップに信号電圧を供給するためのフレキシブル配線基板であることを特徴とする請求項1から3の何れかに記載の電子部品の導通設置方法。
  5. 前記受け台は、酸化アルミニウムで形成されていることを特徴とする請求項1に記載の電子部品の導通設置方法。
  6. 液晶駆動用のLSIチップと前記LSIチップに信号電圧を供給するためのフレキシブル配線基板とを配線パターンが形成された第1の基板上の所定の設置領域に異方性導電接着シートを介して設置する液晶表示素子の製造方法であって、
    前記設置領域よりも広い面積の支持面を有した受け台に、前記第1の基板の下面のうち少なくとも前記設置領域に対応する全領域が前記支持面に接触する第1の状態になるように、前記第1の基板を載置し、且つ、前記第1の基板上の前記設置領域に1枚膜状の前記異方性導電接着シートを載置するとともに前記異方性導電接着シート上の第1の領域に前記LSIチップを載置する第1の工程と、
    前記第1の工程よりも後に、前記第1の状態で前記LSIチップを加熱しながら前記第1の基板に向けて加圧することによって前記LSIチップを導通設置する第2の工程と、
    前記第2の工程よりも後に、前記異方性導電接着シート上の第2の領域に載置された前記フレキシブル配線基板を加熱しながら前記回路基板に向けて加圧することによって前記フレキシブル配線基板を導通設置する第3の工程と、
    を有することを特徴とする液晶表示素子の製造方法。
JP2005091642A 2005-03-28 2005-03-28 電子部品の導通設置方法及び液晶表示素子の製造方法 Expired - Fee Related JP4650050B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005091642A JP4650050B2 (ja) 2005-03-28 2005-03-28 電子部品の導通設置方法及び液晶表示素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005091642A JP4650050B2 (ja) 2005-03-28 2005-03-28 電子部品の導通設置方法及び液晶表示素子の製造方法

Publications (2)

Publication Number Publication Date
JP2006278442A JP2006278442A (ja) 2006-10-12
JP4650050B2 true JP4650050B2 (ja) 2011-03-16

Family

ID=37212927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005091642A Expired - Fee Related JP4650050B2 (ja) 2005-03-28 2005-03-28 電子部品の導通設置方法及び液晶表示素子の製造方法

Country Status (1)

Country Link
JP (1) JP4650050B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019036516A (ja) * 2016-12-01 2019-03-07 デクセリアルズ株式会社 異方性導電フィルム

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09191026A (ja) * 1996-01-09 1997-07-22 Citizen Watch Co Ltd 液晶表示装置
JP2002229055A (ja) * 2001-02-02 2002-08-14 Matsushita Electric Ind Co Ltd 液晶表示装置及びその製造方法
JP2002305220A (ja) * 2001-04-04 2002-10-18 Seiko Epson Corp 表示装置及びその製造方法並びに電子機器
JP2002313852A (ja) * 2001-04-10 2002-10-25 Shibaura Mechatronics Corp 基板への電子部品の実装方法
JP2003060051A (ja) * 2001-08-10 2003-02-28 Rohm Co Ltd 半導体集積回路装置及びそれを用いた電子装置
JP2003114625A (ja) * 2001-10-05 2003-04-18 Hitachi Ltd 表示装置
JP2003156759A (ja) * 2001-11-19 2003-05-30 Seiko Instruments Inc 液晶表示装置
JP2003249525A (ja) * 2002-02-26 2003-09-05 Matsushita Electric Ind Co Ltd 表示パネルの製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09191026A (ja) * 1996-01-09 1997-07-22 Citizen Watch Co Ltd 液晶表示装置
JP2002229055A (ja) * 2001-02-02 2002-08-14 Matsushita Electric Ind Co Ltd 液晶表示装置及びその製造方法
JP2002305220A (ja) * 2001-04-04 2002-10-18 Seiko Epson Corp 表示装置及びその製造方法並びに電子機器
JP2002313852A (ja) * 2001-04-10 2002-10-25 Shibaura Mechatronics Corp 基板への電子部品の実装方法
JP2003060051A (ja) * 2001-08-10 2003-02-28 Rohm Co Ltd 半導体集積回路装置及びそれを用いた電子装置
JP2003114625A (ja) * 2001-10-05 2003-04-18 Hitachi Ltd 表示装置
JP2003156759A (ja) * 2001-11-19 2003-05-30 Seiko Instruments Inc 液晶表示装置
JP2003249525A (ja) * 2002-02-26 2003-09-05 Matsushita Electric Ind Co Ltd 表示パネルの製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019036516A (ja) * 2016-12-01 2019-03-07 デクセリアルズ株式会社 異方性導電フィルム
KR20190064644A (ko) 2016-12-01 2019-06-10 데쿠세리아루즈 가부시키가이샤 이방성 도전 필름
US10957462B2 (en) 2016-12-01 2021-03-23 Dexerials Corporation Anisotropic conductive film
JP7274815B2 (ja) 2016-12-01 2023-05-17 デクセリアルズ株式会社 異方性導電フィルム

Also Published As

Publication number Publication date
JP2006278442A (ja) 2006-10-12

Similar Documents

Publication Publication Date Title
US6433414B2 (en) Method of manufacturing flexible wiring board
KR100440416B1 (ko) 반도체 디바이스
JP3755824B2 (ja) 複数電極接着用の電子部品とその実装方法
JP2000002882A (ja) 液晶表示装置及びその製造方法
JPWO2009150995A1 (ja) 電力半導体回路装置およびその製造方法
US20120193803A1 (en) Semiconductor device, method for producing semiconductor device, and display
EP2587471B1 (en) Display device
US6864119B2 (en) COF semiconductor device and a manufacturing method for the same
JP2015142018A (ja) 電力用半導体装置
KR100551388B1 (ko) 회로기판의평탄화방법및반도체장치의제조방법
US20080179080A1 (en) Junction structure of flexible substrate
CN1390305A (zh) 探测装置及其制造方法与使用它的基板检测方法
EP3584834A1 (en) Semiconductor device
CN112993607A (zh) 显示装置、显示装置的制造方法及印刷布线基板
JP4650050B2 (ja) 電子部品の導通設置方法及び液晶表示素子の製造方法
TWI246131B (en) Mounting method and mounting structure of semiconductor device, optoelectronic device, manufacturing method of optoelectronic device and electronic machine
JP2007035546A (ja) 圧着装置及び圧着方法
JP4874612B2 (ja) 液晶表示モジュール
JP4067502B2 (ja) 半導体装置、半導体装置の実装構造およびそれを備える電子機器ならびに表示装置
JP2013229358A (ja) 半導体装置及びその製造方法
JP2002341786A (ja) プリント配線基板、及びこれを用いる平面表示装置の製造方法
JP3032111B2 (ja) 表示装置の実装構造
CN111448539A (zh) 触控显示屏及其制作方法以及显示设备
US7119423B2 (en) Semiconductor device and method of manufacturing the same, electronic module, and electronic instrument
JP2010224115A (ja) 液晶表示装置とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100921

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101116

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101129

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees