JP4067502B2 - 半導体装置、半導体装置の実装構造およびそれを備える電子機器ならびに表示装置 - Google Patents

Description

本発明は、半導体装置、半導体装置の実装構造およびそれを備える電子機器ならびに表示装置に関し、特に、ベアチップ型半導体装置（例えば、ＩＣチップやＬＥＤチップ）が回路基板にフェイスダウン実装された構造に関する。

近年、液晶表示装置や有機ＥＬ表示装置などの薄型表示装置が携帯電話等の表示装置として広く用いられている。これらの薄型表示装置は、表示パネルと表示パネルに駆動信号を供給するための駆動回路（典型的には駆動ＩＣ）とを備える。表示パネルは少なくとも１枚の透明基板を有し、駆動ＩＣは透明基板に実装される構成を採るものが多い。

例えば、ＴＦＴ型液晶表示装置は、透明基板上に画素毎に設けられる画素電極と、画素電極毎に少なくとも１つ設けられたＴＦＴと、画素電極にＴＦＴを介して接続される信号線（ソースバスライン）と、ＴＦＴのスイッチングを制御するためにＴＦＴに接続された走査線（ゲートバスライン）とを有し、信号線や走査線に所定の信号（データ信号や走査信号）を供給する駆動ＩＣが透明基板上に実装されている。

駆動ＩＣの実装構造としては、従来、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ ｐａｃｋａｇｅ）を用いた構造が広く用いられていたが、近年では、低コスト、高信頼性、薄型化等の観点から、液晶パネルのガラス基板に駆動ＩＣをベアチップ実装したＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式が用いられるようになってきている。

ＣＯＧ方式の中でも、駆動ＩＣの半導体基板の回路が形成された面（回路形成面）に突起状のバンプ電極を形成し、このバンプ電極を液晶パネルのガラス基板に形成されたパッド（走査線や信号線の端子電極、ボンディングパッドともいう。）に接続する、いわゆるフェイスダウン実装構造が一般的である。

また、ＣＯＧ方式の具体的な接続方法としては、駆動ＩＣのバンプ電極を半田にて形成し、これを溶融してガラス基板上のパッドと接続する方法や、バンプ電極をＡｕ等の金属により形成し、導電性樹脂層を介してパッドと接続する方法がある。特に、導電性樹脂層として異方性導電層は、その厚さ方向に導電性を有する一方で層面内方向には導電性を有しないので、導電層をパターニングする必要が無く、異方性導電層を介して互いに対向するバンプ電極とパッドとを電気的に接続することができる。また、隣接する接続間には樹脂材料（接着剤）が充填されるので絶縁信頼性にも優れる。異方性導電層は、異方性導電フィルム（ＡＣＦ）や異方性導電性ペースト（ＡＣＰ）などを用いて形成される。

図４および図５を参照しながら、液晶表示装置におけるフェイスダウン実装構造を説明する。なお、図４に示す液晶表示装置１００は、本発明による半導体装置１０を備える本発明による実施形態の液晶表示装置１００であるが、半導体装置１０の代わりに従来の半導体装置（例えば図６の半導体装置７０）を実装すると従来の液晶表示装置と実質的に同じなので、ここでは図４および図５を参照しながら説明する。

液晶表示装置１００は、図４に模式的に示すように、液晶パネル（表示パネル）２０と、液晶パネル２０の額縁領域２０ｂ（ＴＦＴ基板２３が露出している領域）に実装された駆動ＩＣ１０と、駆動ＩＣ１０に所定の信号（データ信号および走査信号など）および電源電圧を供給するためのＦＰＣ１５を備えている。

ＴＦＴ基板２３は、液晶パネル２０の表示領域２０ａに対応する領域内に、上述したように、画素電極、ＴＦＴ、信号線、走査線（いずれも不図示）、およびパッド２２（図５）を有しており、パッド２２から入力される信号によって、液晶層（不図示）に所定のタイミングで所定の電圧を印加する。

なお、液晶層はＴＦＴ基板２３と対向するように配置された対向基板（不図示）との間に設けられており、対向基板には液晶層を介して画素電極に対向するように形成された対向電極（不図示）が形成されている。対向電極はトランスファーと呼ばれる転移電極を介して、ＴＦＴ基板上の共通配線に接続されており、共通電圧も駆動ＩＣ１０から供給されるように構成されている。

図５は図４中の５Ａ―５Ａ’線に沿った断面の一部を模式的に示した図である。

駆動ＩＣ１０は、ＴＦＴ基板２３に異方性導電層３０を介してフィスダウン実装されている。駆動ＩＣ１０は、半導体基板１の回路形成面にバンプ電極２を有しており、ＴＦＴ基板３はそのガラス基板２１上に形成されたパッド２２を有している。バンプ電極２とパッド２２とが異方性導電層３０中の導電性粒子３２を挟持することによって互いに電気的に接続されている。異方性導電層３０中の樹脂材料（接着剤）は駆動ＩＣ１０をＴＦＴ基板２３に機械的に接合するとともに、隣接する電気的な接続（一対のバンプ電極２とパッド２２との間の電気的接続）を互いに絶縁する。

近年、半導体装置の多出力化、小型化に対応するために、配設ピッチの縮小（狭ピッチ化）が進んでいる。従来の狭ピッチ化された駆動ＩＣのバンプ電極の配置を、図６を参照しながら説明する。

図６に示した従来の駆動ＩＣ７０（半導体装置）では、半導体基板７１の回路形成面（主面）の回路（不図示）が形成されていない周辺領域に、バンプ電極７２が配置されている。すなわち、バンプ電極７２が形成されていない中央部分に回路が形成されており、回路が形成された領域を避けて、基板７１の主面の第１辺７１ａ、第２辺７１ｂ、第３辺７１ｃ、および第４辺７１ｄ近傍の周辺領域にそれぞれバンプ電極７２が形成されている。

上述したフェイスダウン実装構造は、例えば、ＡＣＦを用いて以下のようにして形成される。

図７に示すように、まず、ＴＦＴ基板９１上のパッド９２が形成された領域にＡＣＦ３０が圧着される。次いで、ＴＦＴ基板９１のパッド９２と駆動ＩＣ８０のバンプ電極８２との位置合わせを行い、その後、圧着ツール６０にて、駆動ＩＣ８０側から加熱圧着する。

加熱圧着されることで、パッド９２とバンプ電極８２との間に挟まれた導電性粒子３２は、厚み方向に弾性変形（扁平）し、その周りの絶縁性接着剤３４が硬化することで、変形状態を保持したまま固定されることとなる。その結果、パッド９２とバンプ電極８２とが電気的に接続される。また、硬化した絶縁性接着剤３４によって、ＴＦＴ基板９０と駆動ＩＣ８０との機械的接続も実現される。このように、導電性粒子３２を弾性変形させて、パッド９２とバンプ電極８２とを電気的に接続する方法は、例えば特許文献１に記載されている。
特開平１０−２０６８７４号公報

しかしながら、異方性導電層を用いた上記の実装方法を採用すると、隣接するバンプ電極間で短絡する場合がある。

この短絡が発生するメカニズムを、図８および図９を参照しながら説明する。

上記実装方法は、ＴＦＴ基板９１上のパッド９２が形成された領域に異方性導電層を貼り付けた後、異方性導電層に駆動ＩＣ７０を加熱圧着する工程を含む。この異方性導電層に駆動ＩＣ７０を加熱圧着する工程において異方性導電層内に気泡が存在すると、図８に示すように異方性導電層（不図示）内の気泡が移動する。気泡５は、回路形成面の中央部分から周辺領域に向かって（回路形成面の辺７１ａ、７１ｂ、７１ｃ、および７１ｄに向かって）移動する。

気泡５は、例えば、異方性導電層３０をＴＦＴ基板の所定の領域に貼り付ける際にＴＦＴ基板と異方性導電層３０との間に発生する場合がある。また、絶縁性接着剤３４の中に元から含まれている場合もある。

図９は図８の一部分９Ａを模式的に示す図である。気泡５が移動すると、導電性粒子３２は絶縁性接着剤３４と気泡５との界面に凝集し、図９に示すように隣接するバンプ電極７２の間に上記気泡５が到達すると、数珠繋ぎに凝集した導電性粒子３２を介して隣接するバンプ電極７２同士が電気的に接続され、短絡してしまうことがある。この短絡は、バンプ電極７２の配設ピッチの縮小化が進むほど発生し易くなる。また、短絡が発生しなくても電気的信頼性を招くことがある。

ここでは、液晶表示装置における駆動ＩＣとＴＦＴ基板との実装構造を例示したが、近年、液晶表示装置に関わらず、表示装置全般に高精細化が求められており、この高精細化に対応するために、上記バンプ電極８２およびパッド９２の狭ピッチ化が進んでいる。したがって、上記の問題は、ベアチップ半導体装置（例えば、ＩＣチップやＬＥＤチップ）を回路基板にフェイスダウン実装する際に共通の問題である。

本発明は、上記諸点に鑑みてなされたものであり、その主な目的は、ベアチップ型半導体装置が回路基板にフェイスダウン実装された構造の電気的信頼性を改善することにある。

本発明の半導体装置は、異方性導電層を介して、回路基板にフェイスダウン実装されるベアチップ型半導体装置であって、少なくとも４つの辺を含む主面を有する半導体基板と、前記半導体基板の前記主面の周辺領域に設けられ、前記少なくとも４つの辺の内の少なくとも１つの辺の近傍に、前記少なくとも１つの辺に沿って配列された複数のバンプ電極であって、隣接間隔が０．１ｍｍ以下で配列されたバンプ電極を含む第１バンプ電極群と、隣接間隔が０．１ｍｍ超で配列されたバンプ電極を含む第２バンプ電極群とを含む、複数のバンプ電極と、前記複数のバンプ電極の内の少なくとも一部のバンプ電極を挟んで、前記少なくとも１つの辺と対向するように設けられた少なくとも１つのダミーバンプとを有しており、前記少なくとも１つのダミーバンプは、前記第１バンプ電極群の前記隣接間隔０．１ｍｍ以下のバンプ電極と対応する位置に設けられ、前記第２バンプ電極群の前記隣接間隔０．１ｍｍ超のバンプ電極と対応する位置に設けられていないことを特徴としている。

前記少なくとも１つのダミーバンプの少なくとも表面は、絶縁材料で形成されていることが好ましい。

前記少なくとも１つのダミーバンプと、前記複数のバンプ電極の内の前記少なくとも１つのダミーバンプに最近接のバンプ電極との距離は、１０μm以上１００μm以下の範囲にあることが好ましい。

前記少なくとも１つのダミーバンプの前記半導体基板の前記主面からの高さは、前記複数のバンプ電極の前記主面からの高さと略等しいことが好ましい。

本発明の半導体装置の実装構造は、上記半導体装置と、回路基板とを備え、前記半導体装置は前記回路基板に前記異方性導電層を介してフェイスダウンで実装されていることを特徴としている。

本発明の電子機器は、上記半導体装置の実装構造を備えることを特徴としている。

本発明の表示装置は、上記半導体装置の実装構造を備え、前記回路基板が透明基板であることを特徴としている。

本発明の半導体装置は、異方性導電層を介して回路基板にフェイスダウン実装されるベアチップ型半導体装置であり、半導体基板の主面の周辺領域に、主面の辺に沿って配列されたバンプ電極と、そのバンプ電極を挟んで上記主面の辺と対向するように設けられたダミーバンプとを有するので、異方性導電層内の上記主面の中央部分で発生した気泡がダミーバンプによって堰き止められ、バンプ電極が形成された周辺領域に移動しない。したがって、隣接するバンプ電極間での短絡を防止でき、また、実装構造の電気的信頼性も高くできる。

本発明によると、回路基板にフェイスダウン実装された際に、電気的な接続信頼性が高い半導体装置および半導体装置の実装構造が提供される。さらに、本発明による実装構造を表示装置に適用することによって、電気的な信頼性が高く、且つ、額縁領域が狭い、高付加価値は表示装置を得ることができる。もちろん、本発明は、液晶表示装置などの表示装置に限られず、種々の電子機器の小型化および信頼性を向上することができる。

以下、図面を参照しながら、本発明による実施形態の液晶表示装置における実装構造を説明する。

図４および図５に示した液晶表示装置１００は、図１に示す参考例の半導体装置１０を有する点において従来の液晶表示装置と異なる。液晶表示装置１００の基本的な構成は上述したので、重複する説明をここでは省略する。

図１を参照しながら、半導体装置１０の構成を説明する。図１は、半導体装置１０の回路形成面（主面ともいう。）を模式的に示した平面図である。

図１に示すように、半導体装置１０は、半導体基板１の回路形成面に複数のバンプ電極２を有しているベアチップ半導体装置である。バンプ電極２の構成および回路形成面のバンプ電極２の配置は、図８に示した従来の半導体装置７０と同じである。半導体装置１０は、バンプ電極２を挟んで回路形成面の辺１ａ、１ｂ、１ｃおよび１ｄと対向するように設けられたダミーバンプ３を有することを特徴としている。

以下、図２を参照しながら本発明の作用を説明する。図２は、図１に示した半導体装置１０の回路形成面の一部分２Ａを模式的に示す図である。

異方性導電層３０に半導体装置１０を加熱圧着する工程（図７参照）で、異方性導電層３０内の回路形成面の中央部分に存在する気泡５は、中央部分から周辺領域に向かって移動する。しかしながら、半導体装置１０はダミーバンプ３を有しているので、図２に示すように気泡５はダミーバンプ３によって堰き止められ、バンプ電極２が形成された周辺領域に移動しない。このため、隣接するバンプ電極２の間に気泡５を到達しにくくできるので、隣接するバンプ電極２の間で導電性粒子３２が凝集するのを抑制でき、従来よりも、実装構造の電気的信頼性を高くできる。また、短絡を防止できるので歩留まりを高くできる。

以下、図１を参照しながら、半導体装置１０をより具体的に説明する。

半導体基板１の回路形成面は例えば略矩形であり、第１辺１ａ、第２辺１ｂ、第３辺１ｄ、および第４辺１ｅを有している。バンプ電極２は、上記第１辺１ａから第４辺１ｅの各辺の近傍に設けられた各周辺領域に、各辺に沿って配列されている。例えば、第１辺１ａの近傍に設けられた周辺領域には、第１辺１ａに沿ってバンプ電極２ａが配列されている。ここで、第１辺１ａに沿って配列されているバンプ電極２ａを第１バンプ電極という場合がある。同様に、第２辺１ｂに沿って配列されているバンプ電極２を第２バンプ電極２ｂといい、第３辺１ｃに沿って配列されているバンプ電極２を第３バンプ電極２ｃといい、第４辺１ｄに沿って配列されているバンプ電極２を第４バンプ電極２ｄという場合がある。

第１バンプ電極２ａ、第２バンプ電極２ｂ、第３バンプ電極２ｃおよび第４バンプ電極２ｄのそれぞれの内側には、ダミーバンプ３が形成されている。第１バンプ電極２ａ、第２バンプ電極２ｂ、第３バンプ電極２ｃおよび第４バンプ電極２ｄに対応するダミーバンプを、それぞれ、第１ダミーバンプ３ａ、第２ダミーバンプ３ｂ、第３ダミーバンプ３ｃおよび第４ダミーバンプ３ｄと称する。第１ダミーバンプ３ａは、第１バンプ電極２ａを挟んで第１辺１ａに対向するように設けられており、第２ダミーバンプ３ｂは、第２バンプ電極２ａを挟んで第２辺１ｂに対向するように設けられている。第３ダミーバンプ３ｃおよび第４ダミーバンプ３ｄも同様に、それぞれ、第３ダミーバンプ３ｃおよび第４ダミーバンプ３ｄを挟んで、第３辺１ｃおよび第４辺１ｄに対向するように設けられている。

図１に示すように、第１ダミーバンプ３ａ、第２ダミーバンプ３ｂ、第３ダミーバンプ３ｃおよび第４ダミーバンプ３ｄを一体に形成して基板１の主面の中央領域を包囲すれば、気泡５をダミーバンプで包囲された領域内に閉じ込めることができるので、バンプ電極２が形成された周辺領域に気泡５が移動するのをより効果的に抑制できる。

ダミーバンプ３は、少なくとも表面が絶縁材料で形成されていることが好ましい。隣接するバンプ電極２が、ダミーバンプ３および導電性粒子３２を介して短絡してしまうのを妨げるためである。ダミーバンプ３は、例えば、バンプ電極２と同じ導電材料を用いて、バンプ電極２の作製工程と同一工程で所定形状の凸部を作製した後、凸部の表面に樹脂などをコーティングして形成できる。もちろん、単層の絶縁層で形成してもよい。

ダミーバンプ３とバンプ電極２との間の距離ｄ（図２）は、１０μｍ以上１００μｍ以下であることが好ましい。距離ｄを１０μｍ以上にすれば、たとえダミーバンプ３が充分な絶縁性を備えていない場合であっても、ダミーバンプ３とバンプ電極２とが数珠繋ぎに凝集した導電性粒子３２を介して短絡してしまうことを充分に防止できる。ダミーバンプ３とバンプ電極２との間で気泡が生成するのを防止するには、距離ｄを１００μｍ以下にすることが好ましい。

ダミーバンプ３の半導体基板１の主面からの高さは、バンプ電極２の半導体基板１の主面からの高さと略同じであることが好ましい。ダミーバンプ３の高さがバンプ電極２の高さよりも小さいと、異方性導電層３０の基板７１の主面中央部で発生した気泡５がダミーバンプ３によって十分に堰き止められず、バンプ電極２が形成された周辺領域に移動してしまう恐れがあるからである。バンプ電極２の高さは、具体的には、例えば１２μｍから１５μｍ程度であり、ダミーバンプ３の高さは上記バンプ電極２の高さ以下である。ダミーバンプ３の幅Ｗ（図２）は、Wの幅が広くなるとその場所から気泡が発生しやすくなるという理由から１５μ以下であることが好ましい。

バンプ電極２の隣接間隔Ｐが０．１ｍｍ以下まで狭ピッチ化されると、短絡が生じやすい。本実施形態の半導体装置１０は、狭ピッチ化された半導体装置の短絡に特に効果的である。

例えば半導体装置１０の基板１の主面に、隣接間隔Ｐの異なるバンプ電極２が形成されている場合、隣接間隔Ｐが０．１ｍｍ以下のバンプ電極２に対して選択的にダミーバンプを形成しても良い。以下、図３（ａ）、（ｂ）および（ｃ）を参照して説明する。

図３（ａ）に示す半導体装置１０ａは、例えば、０．０５ｍｍの隣接間隔Ｐ１ａおよび０．３ｍｍの隣接間隔Ｐ１ｂ（Ｐ１ｂ＞Ｐ１ａ）を有する第１バンプ電極２ａを基板１の第１辺１ａの周辺領域に有し、隣接間隔Ｐ２が０．０８ｍｍの第２バンプ電極２ｂを基板１の第２辺１ｂの周辺領域に有し、隣接間隔Ｐ３が０．２ｍｍの第３バンプ電極２ｃを基板１の第３辺１ｃの周辺領域に有し、隣接間隔Ｐ４が０．２ｍｍの第４バンプ電極２ｄを基板１の第４辺１ｄの周辺領域に有している。すなわち、隣接間隔が０．１ｍｍ以下のバンプ電極を第１辺１ａ、第２辺１ｂおよび第３辺１ｃの周辺領域に有するが、第４辺１ｃの周辺領域には有しない。

半導体装置１０ａは、第１バンプ電極２ａ、第２バンプ電極２および第３バンプ電極２ｃのそれぞれに対応して、第１辺１ａ、第２辺１ｂおよび第３辺１ｃに沿って設けられたダミーバンプ３を有するが、第４バンプ電極２ｄに対応するダミーバンプ３を有しない。すなわち、隣接間隔が０．１ｍｍ以下のバンプ電極を有する辺に沿って、選択的にダミーバンプを配置している。

図３（ｂ）に示す半導体装置１０ｂは、第３バンプ電極２ｃの隣接間隔Ｐ３が０．２ｍｍ（≧０．１ｍｍ）であり、第３バンプ電極２ｃに対応するダミーバンプ３を有しない点で図３（ａ）に示す半導体装置１０ａと異なる。

ダミーバンプ３は、基板１の１つの辺に沿って一体に形成される必要はなく、１つの辺に沿って複数のダミーバンプが設けられてもよい。

図３（ｃ）に示す半導体装置１０ｃは、第１バンプ電極２ａの隣接間隔が０．０５ｍｍ（Ｐ１ａ）および０．３ｍｍ（Ｐ１ｂ）を有する場合に、第１辺１ａ近傍において、隣接間隔がＰ１ａ（≦０．１ｍｍ）の第１バンプ電極２ａのみに対応するようにダミーバンプ３を選択的に配置している。

図３（ａ）から（ｃ）に例示したように、少なくとも凝集した微粒子によって短絡が発生する可能性があるバンプ電極に対応してダミーバンプを設ければ良く、ダミーバンプの形状、大きさや配置の設計の自由度は高い。また、ダミーバンプの形状、大きさや配置を適宜変更することによって、接続信頼性を向上することもできる。

一般に、接着面の構成が不均一であると、接着信頼性が低下することがある。例えば、基板１のある辺に沿って形成されたバンプ電極の総面積と、他の辺に沿って形成されたバンプ電極の総面積とが異なると、接着強度などに差が生じ、接続信頼性が低下する場合がある。このような場合に、ダミーバンプの形状、大きさや配置を適宜変更することによって、基板１の表面の構成の均一性を向上し、接続信頼性を改善することができる。ここでは、バンプ電極の面積の違いを例示したが、バンプ電極の大きさやピッチなども接続信頼性に影響を与えることがあるので、これらを考慮して、ダミーバンプの形状、大きさや配置を設計すればよい。

なお、図１に示すようにダミーバンプ３を形成すれば、設計が容易であるというメリットがある。

上記の説明では、半導体基板１の主面が長方形である場合を説明したが、主面の形状はこれに限られない。異方性導電層３０は、異方性導電フィルム（ＡＣＦ）や異方性導電性ペースト（ＡＣＰ）などを用いて形成される。

本実施形態の駆動ＩＣは、例えば、図７を参照しながら説明したプロセスによって、実装することができる。

まず、ＴＦＴ基板２３上にＡＣＦ３０が圧着され、次いで、ＴＦＴ基板２３と駆動ＩＣ１０との位置合わせが行われる。そして、その後、圧着ツール６０にて、駆動ＩＣ１０側より加熱圧着が施される。圧着条件としては、例えば、温度１７０℃〜１９０℃、加圧力７０ＭｐＰａ〜９０ＭＰａ、加圧時間８秒〜１２秒である。これにより、ＡＣＦ１０が硬化（熱硬化）して、駆動ＩＣ１０がＴＦＴ基板２３に実装される。

加熱圧着されることで、パッド電極９２とバンプ電極８２との間に挟まれた上記導電性粒子３２は、厚み方向に弾性変形（扁平）し、その周りの絶縁性接着剤３４が硬化することで、変形状態を保持したまま固定されることとなる。その結果、パッド電極９２とバンプ電極８２との電気的な接続が形成され、硬化した絶縁性接着剤３４によって、ＴＦＴ基板２３と駆動ＩＣ１０との機械的接続も実現される。

本発明の実施形態による半導体装置１０を用いると、基板１の主面の中央部における異方性導電層３０内に気泡５が存在しても、図１に示したように、主面の周辺領域に設けられたバンプ電極２に対応してダミーバンプ３を配置しているので、上記気泡５がダミーバンプ３によって堰き止められ、周辺領域のバンプ電極２まで移動しない。したがって、気泡５の存在に起因する隣接端子間の電気的短絡を防止できる。このため、電気的な接続の信頼性を確保しながら、多数のバンプ電極を効率的に配置することができる。

上記の実施形態では、液晶表示装置における実装構造を例に本発明を説明したが、本発明は、上述した例に限られず、ベアチップ半導体装置（例えば、ＩＣチップやＬＥＤチップ）を回路基板にフェイスダウン実装した構造に広く適用することができ、接続信頼性を向上するという効果を奏する。

なお、特開平１１−３５４５６４号公報には、異方性導電層を用いた実装構造において、バンプ電極を所定の形状にすることによって、バンプ電極とパッドとの間に存在する導電性粒子の数を多くする半導体装置を開示している。しかしながら、上記特許文献に開示されている発明は、異方性導電層内に存在する気泡が電気的信頼性に影響することに言及すらしていない。

本発明の半導体装置は、液晶表示装置などの表示装置、およびその他の種々の電子機器に広く利用できる。

参考例の半導体装置１０の回路形成面を模式的に示した平面図である。 図１に示した半導体装置１０の回路形成面の一部分２Ａを模式的に示す図である。 （ａ）、（ｂ）および（ｃ）は、本発明による実施形態の半導体装置の回路形成面を模式的に示した平面図である。 本発明による実施形態の液晶表示装置１００における実装構造を模式的に示す平面図である。 図４の液晶表示装置１００の断面図である。 従来の半導体装置７０の回路形成面を模式的に示した平面図である。 液晶パネルに駆動ＩＣを実装するプロセスを説明するための模式的な断面図である。 従来の半導体装置７０の回路形成面を模式的に示した平面図である。 図８に示した半導体装置７０の回路形成面の一部分９Ａを模式的に示す図である。

符号の説明

１ 半導体基板
１ａ 第１辺
１ｂ 第２辺
１ｃ 第３辺
１ｄ 第４辺
２ バンプ電極
２ａ 第１バンプ電極
２ｂ 第２バンプ電極
２ｃ 第３バンプ電極
２ｄ 第４バンプ電極
３ ダミーバンプ
５ 気泡
１０ 半導体基板
１０ａ 半導体基板
１０ｂ 半導体基板
１０ｃ 半導体基板
２１ ガラス基板
２２ パッド２２
３０ 異方性導電層
３２ 導電性粒子
３４ 絶縁性接着剤
１００ 液晶表示装置

Claims (7)

1. 異方性導電層を介して、回路基板にフェイスダウン実装されるベアチップ型半導体装置であって、
   少なくとも４つの辺を含む主面を有する半導体基板と、
   前記半導体基板の前記主面の周辺領域に設けられ、前記少なくとも４つの辺の内の少なくとも１つの辺の近傍に、前記少なくとも１つの辺に沿って配列された複数のバンプ電極であって、隣接間隔が０．１ｍｍ以下で配列されたバンプ電極を含む第１バンプ電極群と、隣接間隔が０．１ｍｍ超で配列されたバンプ電極を含む第２バンプ電極群とを含む、複数のバンプ電極と、
   前記複数のバンプ電極の内の少なくとも一部のバンプ電極を挟んで、前記少なくとも１つの辺と対向するように設けられた少なくとも１つのダミーバンプとを有しており、
   前記少なくとも１つのダミーバンプは、前記第１バンプ電極群の前記隣接間隔０．１ｍｍ以下のバンプ電極と対応する位置に設けられ、前記第２バンプ電極群の前記隣接間隔０．１ｍｍ超のバンプ電極と対応する位置に設けられていない、半導体装置。
2. 前記少なくとも１つのダミーバンプの少なくとも表面は、絶縁材料で形成されている、請求項１に記載の半導体装置。
3. 前記少なくとも１つのダミーバンプと、前記複数のバンプ電極の内の前記少なくとも１つのダミーバンプに最近接のバンプ電極との距離は、１０μｍ以上１００μｍ以下の範囲にある、請求項１または２に記載の半導体装置。
4. 前記少なくとも１つのダミーバンプの前記半導体基板の前記主面からの高さは、前記複数のバンプ電極の前記主面からの高さと等しい、請求項１から３のいずれかに記載の半導体装置。
5. 請求項１から４のいずれかに記載の半導体装置と、回路基板とを備え、
   前記半導体装置は前記回路基板に前記異方性導電層を介してフェイスダウンで実装されている、半導体装置の実装構造。
6. 請求項５に記載の半導体装置の実装構造を備える、電子機器。
7. 請求項５に記載の半導体装置の実装構造を備え、前記回路基板が透明基板である、表示装置。

Images