JP4649874B2 - 放射線撮像装置 - Google Patents

Description

この発明は、放射線を検出するフラットパネル検出器を備えた放射線撮像装置に係り、特に、スイッチングマトリックス基板で複数の読み出しラインから画素値を読み出す技術に関する。

従来、この種の装置として、電荷読み出し制御用のスイッチングマトリックス基板を有するフラットパネル検出器を備え、その画素群のうち同一のデータラインの画素群について読み出すラインを複数に分割して構成されているものがある。

このように構成されている装置では、フラットパネル検出器の有感層で検出された電荷が蓄積用のコンデンサに蓄積され、所定のタイミングで各コンデンサの電荷が各画素値として各読み出しラインを通して読み出されている。例えば、読み出しラインが平面視で中央部を境として上下の二方向に構成されている場合には、同一データラインに位置する画素群がそれぞれ読み出しラインを介して、中央部を境に上側と下側に向けて読み出されることになる。

しかしながら、このような構成を有する従来例の場合には、次のような問題がある。

すなわち、従来の装置は、スイッチングマトリックス基板に固有の電荷漏れが同一読み出しライン内において発生し、これに起因して同一読み出しライン内における各画素の電荷が互いの画素値に影響を与える。したがって、同一データライン上であっても読み出しラインごとにその影響度合いが異なるので、全画素の画素値に基づき構成された画像には、読み出しラインの境目にあたる位置に偽像であるアーティファクトが生じるという問題がある。

特に、被検体等のフラットパネル検出器上での載置バランスにより、同一データラインにおける上の読み出しラインと下の読み出しラインとにおいて放射線強度が大きく異なる結果となった場合には、蓄積する電荷もそれぞれの読み出しラインで大きく異なる。すると、上と下の読み出しラインにまたがるように位置している被検体等による画像は本来連続的に見えるはずであるが、それぞれの電荷漏れによる影響が異なることもあって境界に階調の段差ができる。

この発明は、このような事情に鑑みてなされたものであって、同一読み出しライン内における画素値を補正することにより、読み出しラインの境界にあたる位置に発生するアーティファクトを抑制することができる放射線撮像装置を提供することを目的とする。

この発明は、このような目的を達成するために、次のような構成をとる。

すなわち、請求項1に記載の発明は、放射線を検出するフラットパネル検出器であって
、マトリックス状に配列された画素群を有し、画素群の縦の並びをデータラインとしたと
き、データラインの各々は、複数の読み出しラインから構成され、複数の読み出しライン
から各画素値を読み出すスイッチングマトリックス基板を備え、ある読み出しラインの画
素群についての各画素の画素値を、その読み出しラインの画素群に基づく補正値で補正す
る補正手段を備え、画素値の補正は読み出しラインごとに行われるとともに、前記補正手段は、前記補正値を、読み出しラインの総画素値の平均値に基づく値に係数を乗じて得られる値とすることを特徴とするものである。

［作用・効果］請求項1に記載の発明によれば、補正手段によって、同一読み出しラインにおける画素数に応じた補正値で、同一読み出しラインの各画素の画素値を補正する。同一読み出しライン内において生じる電荷漏れによる画素値への悪影響は、同一読み出しライン内の画素数に応じて変わるので、これに基づく補正値によって各画素値を補正することで、電荷漏れに起因する画素値への悪影響を抑制できる。したがって、全画素値に基づき構成された画像において、読み出しラインの境界にあたる位置で発生するアーティファクトを抑制することができる。

また、電荷漏れによる悪影響は、同一読み出しライン内における画素数と、総画素値と、スイッチングマトリックス基板の個体差などによって異なる。したがって、総画素値の平均値に係数を乗じて補正値とすることにより、これらを考慮して精度良く補正することができる。

また、この発明に置いて、前記係数は、前記スイッチングマトリックス基板における蓄積電荷の漏れ度合いに基づき予め設定されていることが好ましい（請求項３）。電荷蓄積の漏れ度合いは、スイッチングマトリックス基板に固有のものであり、基板の種類や製造プロセス等によって異なるので、予めこれらを考慮しておくと精度良く補正できる。

さらに、係数としては、例えば、±０．５％程度が好ましい。経験的にこの程度の値を係数とすることで精度良く補正できているからである。

この発明に係る放射線撮像装置によれば、同一読み出しライン内の画素数に基づく補正値によって各画素値を補正することで、電荷漏れに起因する画素値への悪影響を抑制できる。したがって、全画素値に基づき構成された画像において、読み出しラインの境界にあたる位置で発生するアーティファクトを抑制できる。

以下、図面を参照してこの発明の実施例1を説明する。

図１は、実施例に係る放射線撮像装置の概略構成を示すブロック図である。

天板１は、検査対象である被検体Ｍが載置されるものである。この天板１はＸ線透過材料などで構成されている。天板１を挟む位置には、Ｘ線管３と、Ｘ線に有感なフラットパネル検出器５とが対向配備されている。

撮影制御部７は、Ｘ線管３からのＸ線照射を制御する照射制御部９を制御する。照射制御部９の制御は、撮影者によって操作されるキーボード１１やマウス１３からの指示に応じて、撮影制御部１１から出力される指令信号によって行われる。キーボード１１やマウス１３からは、Ｘ線管３のＸ線照射強度や照射時間、またフラットパネル検出器５における増幅度等に関する情報が指示される。

フラットパネル検出器５で検出された透過Ｘ線に応じた信号は、信号収集部１５によって収集される。収集された信号は、データ処理部１７において処理されて、構成されたＸ線画像がモニタ１９に映し出される。なお、この発明における補正手段に相当するデータ処理部１７は、後述する画素値に係る補正処理も併せて行うようになっている。

ここで図２を参照し、フラットパネル検出器５について詳細に説明する。なお、図２は、フラットパネル検出器の構成を示すブロック図である。

この実施例に係るフラットパネル検出器５は、透過Ｘ線に応じて検出された電荷を増幅してデジタル信号に変換するアレイアンプ２１，２３と、この発明の画素に相当するセンサ画素を駆動するゲートドライバ２５と、アレイアンプ２１，２３及びゲートドライバ２５を制御する制御回路２７とを備えている。

この実施例では、フラットパネル検出器５が備えているスイッチングマトリックス基板２９がｎ×２ｍ個（例えば、ｎ＝２ｍであり、３，０７２×３，０７２である）のセンサ画素をマトリックス状に備えているものとする。具体的には、図２の一番上（第１行Ｌ１）の左から右に向かってセンサ画素１−１〜１−ｎのｎ個のセンサ画素が設けられ、二番目（第２行Ｌ２）にはセンサ画素２−１〜２−ｎのｎ個のセンサ画素が設けられ、……、ｍ番目（第ｍ行Ｌｍ）にはセンサ画素ｍ−１〜ｍ−ｎのｎ個のセンサ画素が設けられている。これらの各センサ画素のうち第１行Ｌ１に位置する各センサ画素１−１〜１−ｎは、ゲート線ＧＬ１からの信号に応じて各々の蓄積電荷が各読み出しラインＤＵ１〜ＤＵｎから読み出され、第２行Ｌ２に位置する各センサ画素１−２〜２−ｎは、ゲート線ＧＬ２からの信号に応じて各読み出しラインＤＵ１〜ＤＵｎから読み出され、……、第ｍ行Ｌｍに位置する各センサ画素ｍ−１〜ｍ−ｎは、ゲート線ＧＬｍからの信号に応じて各読み出しラインＤＵ１〜ＤＵｎから読み出される。これらは、フラットパネル検出器５の上半分にあたる第１領域ａｒ１を占めている。なお、フラットパネル検出器５におけるセンサ画素群の縦の並びを、左から順にデータラインＤＬ１，ＤＬ２，ＤＬ３，……，ＤＬｎとする。

第１領域ａｒ１の下側には、フラットパネル検出器５の下半分を占める第２領域ａｒ２が位置する。この第２領域ａｒ２には、上述した第１領域ａｒ１を中央で対称となるように各センサ画素が配置されている。

すなわち、第２領域ａｒ２における一番下（第１行Ｌ１）の左から右に向かってセンサ画素１−１〜１−ｎのｎ個のセンサ画素が設けられ、下から二番目（第２行Ｌ２）にはセンサ画素２−１〜２−ｎのｎ個のセンサ画素が設けられ、……、下からｍ番目（第ｍ行Ｌｍ）にはセンサ画素ｍ−１〜ｍ−ｎのｎ個のセンサ画素が設けられている。これらの各センサ画素のうち第１行Ｌ１に位置する各センサ画素１−１〜１−ｎは、ゲート線ＧＬ２ｍからの信号に応じて各々の蓄積電荷が各読み出しラインＤＤ１〜ＤＵｎから読み出され、第２行Ｌ２に位置する各センサ画素２−１〜２−ｎは、ゲート線ＧＬ２ｍ−１からの信号に応じて各読み出しラインＤＤ１〜ＤＤｎから読み出され、……、第ｍ行Ｌｍに位置する各センサ画素ｍ−１〜ｍ−ｎは、ゲート線ＧＬｍ＋１からの信号に応じて各読み出しラインＤＤ１〜ＤＤｎから読み出される。

このようにフラットパネル検出器５は、データラインＤＬ１に位置している第１領域ａｒ１及び第２領域ａｒ２のセンサ画素１−１，２−１，……，ｍ−１のうち、第１領域ａｒ１のセンサ画素１−１，２−１，……，ｍ−１が上側の読み出しラインＤＵ１〜ＤＵｎから読み出され、第２領域ａｒ２のセンサ画素１−１，２−１，……，ｍ−１が下側の読み出しラインＤＤ１〜ＤＤｎから読み出されるように構成されている。その他のデータラインＤＬ２，ＤＬ３，ＤＬｎについても同様であり、フラットパネル検出器５の上側の第１領域ａｒ１と、下側の第２領域ａｒ２とで別々の読み出しが行われる（２ｃｈ読み出しとも呼ばれる）。

ここで図３を参照して、上述したセンサ画素１−１〜ｍ−ｎについて説明する。なお、図３は、センサ画素の回路構成図である。

上述した各センサ画素１−１〜ｍ−ｎは、スイッチングマトリックス基板２９においては、図３に示すように構成されている。

すなわち、センサ画素１−１〜ｍ−ｎ（図３ではセンサ画素１−１〜２−２の４個だけを例示している）に対応して、検出素子３０と、電荷蓄積容量であるコンデンサ３１と、ゲート線ＧＬ１〜ＧＬｍ，ＧＬｍ＋１〜ＧＬ２ｍの信号に応じて動作するスイッチング素子としての薄膜トランジスタ３３とが形成されている。

また、フラットパネル検出器５及びスイッチングマトリックス基板２９の詳細な構造は、図４に示すようなものである。なお、図４は、フラットパネル検出器及びスイッチングマトリックス基板の一部を示す縦断面図である。

フラットパネル検出器５は、放射線に対して透過性を有する支持基板５ａと、その下面側に形成されたバイアス電荷印加用の共通電極５ｂと、この共通電極５ｂの下面に正孔注入阻止層５ｃ及び入射した放射線に感応して電子−正孔対キャリアを生成する検出層５ｄとを積層した状態で備えている。フラットパネル検出器５の下面に設けられたスイッチングマトリックス基板２９は、絶縁性基板３５の上面に、コンデンサ３１の接地側電極３１ａと、薄膜トランジスタ３３のゲート電極３３ａの上に絶縁膜３７を介してコンデンサ３１の接続側電極３１ｂと、薄膜トランジスタ３３のソース電極３３ｂ及びドレイン電極３３ｃが積層形成されている。さらに、その上面には、保護用の絶縁膜３９で覆われた状態となっている。

また、コンデンサ３１の接続側電極３１ｂと薄膜トランジスタ３３のソース電極３３ｂは、同時形成されて導通されている。絶縁膜３７と保護用の絶縁膜３９としては、例えば、プラズマＳｉＮ膜が採用可能である。フラットパネル検出器５とスイッチングマトリックス基板２９とを位置合わせして、例えば、異方導電性フィルム（ＡＣＦ）や異方導電性ペースト等を間に介在させた状態で、加熱・加圧接着して貼り合わせる。これによりフラットパネル検出器５とスイッチングマトリックス基板２９とが貼り合わされて一体化される。

このようにフラットパネル検出器５及びスイッチングマトリックス基板２９は構成されている。そのため、各センサ画素のコンデンサ３１は薄膜トランジスタ３３が非作動時であっても、スイッチングマトリックス基板２９の材料や構造等に固有のリーク電流の存在により、ある程度の電荷漏れに起因して、共通する読み出しライン（ＤＵｎまたはＤＤｎ）において隣接するコンデンサ３１との間で電荷量の相互移動が生じ得ることが判る。

ここで図５を参照し、フラットパネル検出器５における電荷の読み出しについて説明する。なお、図５は、フラットパネル検出器における読み出しの説明に供する図である。

上述したような構成を備えているフラットパネル検出器５において、例えば、センサ画素ＰにおいてＸ線が入射した場合、データ処理部１７は、以下の補正式を用いて各センサ画素１−１〜ｍ−ｎの電荷量に応じた画素値を補正する。

Ｐ（ｉ，ｊ） ＝ Ｐ'（ｉ，ｊ）−Ｋ・Σ［Ｐ'（ｉ，ｊ）］／Ｊ
ここで、上記の符号ｉはセンサ画素が属する読み出しライン（ＤＵ１，ＤＵ２やＤＤ１，ＤＤ２）を示し、符号ｊはその読み出しラインに含まれているセンサ画素の総数（この実施例ではｍ）を示し、符号Ｐは補正後の画素値を示し、符号Ｐ'は補正前の画素値を示し、符号Ｋはフラットパネル検出器５及びスイッチングマトリックス基板２９の材料や構成等に基づく電荷漏れに応じて予め設定されている係数を示す。また、上記Σは、ｊ＝１からＪまでの総和を示す。上記ｊ及びｉの符号は、上述したセンサ画素１−１〜ｍ−ｎの符号ｍ及びｎにそれぞれが対応している。なお、係数Ｋは、経験的に±０．５％程度が好ましい。電荷漏れによる画素値への影響は、同一読み出しライン内における画素数と、総画素値と、スイッチングマトリックス基板における基板の種類、製造プロセス等や個体差などによって異なるが、上記第２項に係数Ｋを乗じることにより、これらを考慮して精度良く補正することができる。

例えば、センサ画素Ｐ（図２におけるセンサ画素２−３）は、図５に示すように、第１領域ａｒ１に属するとともに、読み出しラインＤＵ３に位置している。したがって、このセンサ画素Ｐの画素値Ｐは、収集されたその画素値Ｐ'から、読み出しラインＤＵ３に位置している全センサ画素１−３〜ｍ−３の総画素値の平均値（Σ［Ｐ'（ｉ，ｊ）］／Ｊ）に係数Ｋを乗じた補正値を差し引く。これにより読み出しラインが共通している関係で、同一読み出しラインに属する各センサ画素の蓄積電荷が互いに影響し合うことで生じる電荷変動を補正することができる。

次に、図６を参照して上述した構成の放射線撮像装置の動作について説明する。なお、図６は、動作を示すフローチャートである。

ステップＳ１
キーボード１１等から指示された撮影条件に応じて撮影制御部７が照射制御部９及びフラットパネル検出器５を制御し、これにより被検体Ｍの撮影を行う。

ステップＳ２
フラットパネル検出器５を介して信号収集部１５が透過Ｘ線に基づく信号を収集する。

ステップＳ３
データ処理部１７は、信号収集部１５から信号を取り込むとともに、上述した補正式を用いて、読み出しラインごとに補正値（上記補正式の第２項）を求める。

ステップＳ４
データ処理部１７は、読み出しラインごとに求められた補正値を各センサ画素に適用して、補正後の各画素値を求める。

ステップＳ５
データ処理部１７は、補正後の各画素値に基づいて画像を構成し、それをモニタ１９に出力して表示する。このときの画像は、読み出し方向の境界にあたる位置にアーティファクトが生じない高品質のものとなっている。

このように、データ処理部１７によって、同一読み出しラインにおける画素数に応じた補正値で、同一読み出しラインの各画素の画素値を補正する。同一読み出しライン内において生じる電荷漏れによる画素値への悪影響は、同一読み出しライン内の画素数や総画素値等に応じて変わるので、これに基づく補正値によって各画素値を補正することで、電荷漏れに起因する画素値への悪影響を抑制できる。したがって、全画素値に基づき構成された画像において、読み出しラインの境界にあたる位置で発生するアーティファクトを抑制することができる。

この発明は、上記実施形態に限られることはなく、下記のように変形実施することができる。

（１）上述した各実施例では、縦横のセンサ画素数が同じフラットパネル検出器５を例に採って説明したが、この発明はこのようなフラットパネル検出器５に限定されるものではなく、縦横のセンサ画素数が異なるものであっても適用できる。

（２）上述した実施例におけるフラットパネル検出器５及びスイッチングマトリックス基板２９の構成に限定されるものではなく、読み出しラインが二箇所以上の偶数箇所から読み出される構成のものであれば適用することができる。例えば、３箇所あるいは４箇所から読み出す３チャンネル読み出しや４チャンネル読み出しであっても適用可能である。

（３）上述した各実施例では、上下方向の中央部を境に読み出しラインが分割されているが、左右方向の中央部を境に読み出しラインを分割したものであっても同様の作用効果を奏する。

実施例に係る放射線撮影装置の概略構成を示すブロック図である。 フラットパネル検出器の構成を示すブロック図である。 センサ画素の回路構成図である。 フラットパネル検出器及びスイッチングマトリックス基板の一部を示す縦断面図である。 フラットパネル検出器における読み出しの説明に供する図である。 動作を示すフローチャートである。

符号の説明

１ … 天板
３ … Ｘ線管
５ … フラットパネル検出器
１７ … データ処理部（補正手段）
２９ … スイッチングマトリックス基板
３１ … コンデンサ
３３ … 薄膜トランジスタ
１−１〜ｍ−ｎ … センサ画素（画素）
ａｒ１ … 第１領域
ａｒ２ … 第２領域
ＤＵ１〜ＤＵｎ … （上側の）読み出しライン
ＤＤ１〜ＤＤｎ … （下側の）読み出しライン
ＧＬ１〜ＧＬｍ … ゲート線
ＤＬ１〜ＤＬｎ … データライン

Claims (2)

1. 放射線を検出するフラットパネル検出器であって、
   マトリックス状に配列された画素群を有し、
   画素群の縦の並びをデータラインとしたとき、
   データラインの各々は、複数の読み出しラインから構成され、
   複数の読み出しラインから各画素値を読み出すスイッチングマトリックス基板を備え、
   ある読み出しラインの画素群についての各画素の画素値を、その読み出しラインの画素群に基づく補正値で補正する補正手段を備え、
   画素値の補正は読み出しラインごとに行われるとともに、
   前記補正手段は、前記補正値を、読み出しラインの総画素値の平均値に基づく値に係数を乗じて得られる値とすることを特徴とする放射線撮像装置。
2. 請求項１に記載の放射線撮像装置において、前記係数は、前記スイッチングマトリックス基板における蓄積電荷の漏れ度合いに基づき予め設定されていることを特徴とする放射線撮像装置。

Images